富士時報 Vol.71 No.8 1998 カレントモード電源用 CMOSIC 丸山 宏志（まるやま ひろし） まえがき 特に海外ではよく採用されている方式である。 表２ に FA1384x 近年，環境問題の改善策として省エネルギー化が重要視 シリーズの 主要特性 を 示 す。また， 図 1 にチップ写真を示す。 されるなか，電気・電子機器に広く使用されるスイッチン グ電源の高効率化・低消費電力化がクローズアップされて ２.１ 特 長 いる。このため，リモートコントローラやタイマ付きの製 今回開発 した FA1384x シリーズは， 8 ピンのカレント 品や AC アダプタなど常時電源を投入したまま使用される モード電源用制御 IC としては，業界標準といえる他社の 製品では，待機時消費電力の低減を目的として，スタンバ 384x シリーズと同じピン配置を採用し，同じ機能を CMOS イ（低消費電力）モードを持つなどの工夫をした電源回路 回路で構成している。また，パッケージ外形は DIP（Dual も増えてきている。 Inline Package）と SOP（ Small Outline Package）の２ 商用交流電源 （ 100 V， 230 V など）を 直流電源 に 変換 する AC-DC 電源用制御 IC として，バイポーラプロセス 種類を用意している。 IC の特長は以下のとおりである。 を使用したものが従来から主として開発されてきたが，ス （1） CMOS プロセスの採用により低消費電流化 タンバイモードなどの最小負荷時には電源用制御 IC 自体 （2 ） サイクル 単位 で 電流制限 を 行 う，ラッチング PWM の消費電力も，低消費電力化の対象となるレベルに達して （Pulse Width Modulation）制御 （3） ヒステリシス特性をもつ低電圧ロックアウト いる。 富士電機では，液晶パネルやプリンタのサーマルヘッド などで使用される高耐圧ドライバ IC の開発で蓄積してき た 高耐圧 CMOS（ Complementary MOS）プロセス 技術 FA13842/44 ： 16.5 V オン/9 V オフ FA13843/45 ： 9.6 V オン/9 V オフ （4 ） フライバック 回路 またはフォワード 回路向 けに 最大 を，スイッチング電源用制御 IC にも適用し，消費電流の デューティの異なる品種を用意 低減 を 行 った CMOS タイプの IC を 開発 していく 方針 を FA13842/43 ： 96 ％ 固め，その関連製品として，8 ピンのカレントモード電源 FA13844/45 ： 48 ％ 用制御 CMOSIC「FA1384x シリーズ」を開発したので， （RT ＝ 10 kΩ，CT ＝ 3,300 pF のとき） その概要を紹介する。 ２.２ 回路構成・デバイス 製品の概要 今回開発した FA1384x シリーズの回路ブロック図を図 ２ に 示 す。 VCC 端子 から 接続 された 基準電圧発生回路 ， 富士電機ではすでに，バイポーラプロセスを用いた AC- 低電圧保護（UVLO）回路，出力ドライバ回路などから構 DC 電源用制御 IC として， 表 1 の 製品 を 系列化 している。 成される高耐圧部と，基準電圧発生回路から接続された発 今回の開発では，製品系列を強化するため 8 ピンのカレン ，電流比較器（カレン 振器，誤差増幅器（エラーアンプ） トモード電源用制御 IC を，CMOS プロセスを用いて製品 トコンパレータ）などの低耐圧制御部から構成されている。 化した。 ２.２.１ デバイス こ の 制 御 方 式 は ， パ ワ ー MOSFET （ Metal-Oxide- 使用したプロセスは，30 V 耐圧の高耐圧 MOS デバイス Semiconductor Field-Effect Transistor）のピーク 電流 を と 5 V 耐圧の MOS デバイスで，2 種類のゲート酸化膜厚 一定に保つように制御する方式で，位相遅れ要素の影響が を使い分ける構成をとっており，高耐圧・低耐圧どちらで 少なく，安定動作する電源を設計しやすいなどの理由で， も CMOS 回路を構成することができる。 丸山 宏志 スイッチング電源用制御 IC の開 発に従事。現在，松本工場半導体 開発センター IC 開発部主任。 430（ 6 ） 富士時報 カレントモード電源用 CMOSIC Vol.71 No.8 1998 表１ AC-DC電源用 IC の製品系列 動作電圧 最大動作周波数 最大デューティ FA5301BP/BN （16ピン） 7∼22V 200kHz 任意 20mA （DC） FA5304AP/AS （8ピン） 10∼30V 600kHz 46％ ±1.5A （ピーク） FA5305AP/AS （8ピン） 10∼30V 600kHz 46％ ±1.5A （ピーク） FA5310BP/BS （8ピン） 10∼30V 600kHz 46％ FA5311BP/BS （8ピン） 10∼30V FA5314P/S （8ピン） エラー アンプ 基準電圧 機 能 あり 5V ±5％ 外部同期 過負荷・過電流 CRT モニタ 2.0V ±5％ 過負荷・過電圧 過電流（＋検出） 汎用電源 2.0V ±5％ 過負荷・過電圧 過電流（−検出） 汎用電源 ±1.5A （ピーク） 過負荷・過電圧 過電流（＋検出） 汎用電源 フォワード回路 600kHz 70％ ±1.5A （ピーク） 過負荷・過電圧 過電流（＋検出） 汎用電源 フライバック回路 10∼30V 600kHz 46％ ±1.5A （ピーク） 過負荷・過電圧 過電流（−検出） 汎用電源 フォワード回路 FA5315P/S （8ピン） 10∼30V 600kHz 70％ ±1.5A （ピーク） 過負荷・過電圧 過電流（−検出） 汎用電源 フライバック回路 FA5316P/S （8ピン） 10∼30V 600kHz 46％ ±1.0A （ピーク） 過負荷・過電圧 過電流（＋検出） 汎用電源 フォワード回路 FA5317P/S （8ピン） 10∼30V 600kHz 70％ ±1.0A （ピーク） 過負荷・過電圧 過電流（＋検出） 汎用電源 フライバック回路 FA5321P/M （16ピン） 12∼27V 500kHz 50％ ±1.5A （ピーク） 2.4V ±8％ カレントモード 外部同期 過負荷・過電圧 過電流（＋検出） 汎用電源 FA5331P/M （16ピン） 10∼28V 220kHz 92％ ±1.5A （ピーク） 1.54V ±4％ 外部同期 過電圧・過電流 力率改善 形式（端子数） 出力電流 表２ FA1384xシリーズの主要特性 5V ±4％ 用 途 図１ チップ写真（FA13842） （a）絶対最大定格 項 目 特 性 電源電圧 10∼28V ソース電流 400mA シンク電流 1.0A 出力ピーク電流 動作周波数 10∼500kHz 動作周囲温度 −25∼＋85℃ 動作接合温度 150℃ （b）電気的特性 項 目 スタートアップ電流 特 性 12 A（標準） スタンバイ電流（V CC ＝14V） 2 A（最大） 動作時消費電流（C L ＝1,000pF） 3mA（標準） 基準電圧 5V±5％ エラーアンプ帰還入力電圧 2.5V±4％ 電流センス最大入力しきい電圧 1V±0.1V 出力立上り時間（C L ＝1,000pF） 40ns（標準） 出力立下り時間（C L ＝1,000pF） 20ns（標準） ２.２.２ UVLO 回路 CMOS 化 のメリットを 生 かし， 起動前 の 消費電流 を 徹 底的に低減するため，図３に示す回路構成とした。 動作は，VCC 電圧がツェナー電圧を超えるまでは MN1 がオフしているので 電流 はほぼゼロになり， 出力 される H/L のロジック 信号 によって 他 の 回路 ブロックのバイア また，通常の CMOS プロセスで使用するソース，ドレー ス電流をオフに固定できるため IC 全体の消費電流もほぼ ンを作る濃い濃度の領域と，高耐圧用に使用する濃度の薄 ゼロとなる。図４に起動直前までの消費電流特性を示す。 い領域を組み合わせることによって，npn トランジスタ， 14 V までのスタンバイ電流はほぼゼロ，起動直前のスター pnp トランジスタ，ツェナーダイオードのバイポーラデバ トアップ電流は10μA 強である。 イスを 構成 することができ， 基準電圧発生回路 は，この VCC 電圧 がさらに 上 がれば MN1 はオン 状態 になり， npn トランジスタを使ったバンドギャップ基準電圧回路を 出力されるロジックは反転し，各部のバイアス電流が流れ 採用している。 出し動作が始まる。また，MP1 がオンすることで UVLO 431（ 7 ） 富士時報 カレントモード電源用 CMOSIC Vol.71 No.8 1998 図２ 回路ブロック VCC （7） 図５ 出力ドライバ回路 EnbL1 UVLO 30V VREF （8） VCC 5V 5V REF ENB 2.5V ＋ − EnbL2 pチャネル UVLO ＋ 出力 ENB − VCC pチャネル pチャネル OUT （6） OUT RT/CT （4） FB （2） COMP （1） GND （5） OSC ER_AMP ＋ − nチャネル OnH nチャネル 2R 1R S 1V FF QB − ＋ ISNS （3） Q R TFF Q CLK QB nチャネル OnL 5V制御ブロック 〈注〉FA13844とFA13845ではトグルフリップフロップを使用 図６ 出力端子動作波形（C L ＝ 2,200pF） 図３ UVLO 回路 INV2 MP3 MP2 VCC MP1 立上り時間 68.5ns ZD1 EnbH INV1 立下り時間 35.0ns R2 MN2 EnbL ZD2 MN1 R1 50ns/div 図４ スタートアップ電流 VCCスタートアップ電流（μA） 12 Ta＝25℃ FA13842/44 10 て VCC 電圧までの信号に拡張したあと，UVLO 回路部か らのイネーブル信号と AND をとって最終段を駆動する。 VCC 電圧 が 起動電圧 に 満 たない 場合 はイネーブル 信号 が 8 H レベルで入力されその結果，制御信号の状態にかかわら 6 ず出力ドライバを L レベル（ゲートオフ）に固定する。 図６に，出力端子に負荷として 2,200 pF 4 の容量をつけた 場合の動作波形を示す。立上り時間70 ns/立下り時間35 ns 2 0 となっており，n チャネルパワー MOSFET を駆動する場 合，ゲートオン時の立上りに比べよりスピードの要求され 0 5 10 15 20 VCC供給電圧（V） るゲートオフ時の立下りを重視して設計されている。また， VCC 電圧15 V のときのオン抵抗は p チャネルソース電流 側が15 Ω，n チャネルシンク電流側は 7.5 Ωである。 回路のヒステリシスが設定されている。 ２.２.３ 出力ドライバ回路 応用回路例 CMOS インバータ 構成 の 出力 ドライバ 回路 を 内蔵 し， スイッチング用 MOSFET のゲートを VCC 電圧までフル 図７にホトカプラを使用した二次巻線電圧検出方式の応 スイングさせることができる。また H レベル/L レベルの 用回路例を示す。AC 入力された電圧は，起動抵抗 R1 を 切換時には，VCC 側の p チャネル MOS と GND 側の n チャ 通り，電解コンデンサ C2 を充電する。この電圧がオンし ネル MOS の 両方 がオフする 数十 ns の 期間 を 設定 するこ きい電圧に達すると，IC が動作を開始しその後変圧器の とで，貫通電流を低減している。 補助巻線から電力を供給する。今回開発した FA1384x で 図５にドライバ回路の概略構成を示す。制御部からの５ は，スタートアップ電流が小さいため，起動抵抗値を大き V 振幅のロジック信号（OnH/OnL）をレベルシフタを使っ く設定することができる。電源が動作を開始し，補助巻線 432（ 8 ） 富士時報 カレントモード電源用 CMOSIC Vol.71 No.8 1998 図７ 応用回路例 ヒューズ TR YG902C AC80∼ 264V ＋ ＋ ＋ 4,700μF 4,700μF 4,700μF ＋ 100kΩ 400V/220μF R1 33mH 0.022μF 16V 0∼4A GND 220kΩ ERA22-10 2SK2101 1.2kΩ 470pF 33Ω 4.7 kΩ ERA 91-02 ERA 22 10 PC 2.2kΩ 1kΩ 0.33Ω 10kΩ 560Ω 100Ω 0.1μF FA13842x 0.1μF COMP VREF 10kΩ 1,000pF FB VCC ISNS OUT RT/CT GND PC 22μF VR 5kΩ D1 ERA91-02 2,200pF 1kΩ ＋ C2 1kΩ 100pF 図８ 起動時間と R1，C2 の関係 図９ 起動時間の短い補助巻線回路 AC100V入力 4 起動時間（s） C2＝47μF R1 D2 C2＝22μF D1 3 VCC ＋ ＋ C3 C2 FA13842 2 C2＝10μF 1 0 200 400 600 800 1,000 1,200 間を早め，起動後は C2 から電力を供給する。 起動抵抗 R1（kΩ） あとがき から VCC 電流が供給される通常動作状態でも起動抵抗に カレントモードの AC-DC 電源用 CMOSIC の 概要につ は 電流 が 流 れ 続 けるため， 抵抗値 を 大 きくすることでこ いて紹介した。バイポーラ構成の制御 IC に比べ，CMOS の 抵抗損失 を 低減 することができる。ただし， 電流 を 小 構成の IC は，低消費電力化に有利であり，またロジック さくするとコンデンサ C2 の充電が遅くなり起動時間が長 回路 を 内蔵 しやすいなどの 点 でも 優 れている。 富士電機 くなるので実使用に合わせて定数を選ぶ必要がある。図 ８ では，今回開発した IC 以外にもスイッチング電源用制御 に C2 容量と起動抵抗値および起動時間の関係を示す。 IC の CMOS 化を進め，市場要求にこたえ，ユニークな製 また， 起動抵抗値 を 大 きくしても， 起動時間 を 短 くす 品を開発していく所存である。 る方法として図９がある。C3 の容量を小さくして起動時 433（ 9 ） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。