富士時報 Vol.77 No.5 2004 60 V 耐圧 MOSFET 内蔵型降圧同期整流電源 IC 特 集 1 藤井 優孝（ふじい まさなり） 米田 保（よねだ たもつ） まえがき ２.１ IC 全体の特長 本 IC は直流安定化電源として機能するためのＰＷＭ制 近年，電子機器はますます小型化・軽量化・高機能化が 御を行う基本機能のほか，電源の小型・高効率・高出力に 進んでおり，この電子機器を駆動するための電源において 有利となる以下の特長を有する。特に，電源電圧が 10 ∼ は小型・高出力・高効率の要求がなされている。 45 V で負荷電流を各 1.2 A まで出力することができ，電源 この要求に対し，富士電機ではこれまでも 60V 耐圧の 総合効率は最大で 90 ％以上を実現することができる。こ メインのパワー MOSFET（Metal Oxide Semiconductor れは従来の富士電機製品 FA3685P に対して同期整流化す Field Effect Transistor）と PWM（Pulse Width Modula- ることによって電源総合効率で 5 ∼ 10 ％以上の効率アッ tion） 制 御 回 路 を ワ ン チ ッ プ 化 し た １ チ ャ ネ ル パ ワ ー プが可能となった。 MOSFET 内蔵の降圧型スイッチング電源制御用 DC-DC コンバータ IC の開発および製品化を行い，出力負荷電流 （1） 低オン抵抗 60 V 耐圧のパワー MOSFET 内蔵の同期 整流方式で高効率を実現：電源総合効率 90 ％以上 値による系列化を進めてきている。 本稿では，電源の小型化・高出力化・高効率化の要求を 図１ FA7726F および FA7730F の製品外観 さらに満足させるためにメイン側および同期整流側の高耐 圧パワー MOSFET を内蔵した 3 チャネル出力および 2 チャネル出力の降圧型 DC-DC コンバータ IC「FA7726F」 および「FA7730F」を開発・製品化したので，その概要 を紹介する。 製品の概要 図１に今回開発・製品化した IC の製品外観を示す。ま た ， 表 １ に 60 V 耐 圧 パ ワ ー MOSFET 内 蔵 の 降 圧 型 ス イッチング電源制御用 DC-DC コンバータ IC の系列一覧 を示す。 表１ 60 V耐圧パワーMOSFET内蔵の降圧型スイッチング電源制御用DC-DCコンバータICの系列一覧 入力電圧 出力 チャネル数 出力電圧 過電流保護 動作周波数 回路方式 10∼45 V 1 3.3 Vまたは1.5 V ラッチ電流0.9 A 80 kHz 非同期MOS内蔵 PDIP8 FA7702P 10∼45 V 1 任意設定 ラッチ電流1.0 A 80 kHz 非同期MOS内蔵 PDIP8またはSOP8 FA3635P/S 10∼45 V 1 任意設定 ラッチ電流2.0 A 40 kHz 非同期MOS内蔵 PDIP8 FA3685P 10∼45 V 2 チャネル1：1.5 Vまたは5 V チャネル2：3.3 V パルスバイパルス 制限電流2.5 A 40∼200 kHz 同期整流MOS内蔵 E-pad TQFP48 FA7730F 10∼45 V 3 チャネル1：5 V チャネル2：3.3 V チャネル3：1.5 V パルスバイパルス 制限電流2.5 A 40∼200 kHz 同期整流MOS内蔵 E-pad TQFP64 FA7726F 藤井 優孝 米田 保 スイッチング電源 IC の開発に従 スイッチング電源 IC の開発に従 事。現在，富士電機デバイステク 事。現在，富士電機デバイステク ノロジー （株） 半導体事業本部半導 ノロジー（株）半導体事業本部情 体工場情報・電源開発部。 報・電源事業部 TAC（テクニカ ルアプリケーションセンター） 。 338（32） パッケージ 型 名 富士時報 60 V 耐圧 MOSFET 内蔵型降圧同期整流電源 IC Vol.77 No.5 2004 （2 ） 高出力負荷電流（∼ 1.2 A） 圧のオーバシュートを抑制する。ソフトスタート端子 （3） 電圧検出抵抗を内蔵し，高精度出力電圧を実現：各 チャネルとも＋ − 2.5 ％ ™1.5 V，3.3 V，5 V の 3 チャネル出力：FA7726F ™3.3 V，1.5 V/5 V の 2 チャネル出力（SEL 端子で 1.5 （CS）には内部電流源を内蔵しているため外部にコンデン サを接続して使用する。 特 集 1 （2 ） オンオフ回路（FA7730F のみ） チャネルごとに出力を停止することができる。 （3） パルスバイパルス過電流制限回路 V/5 V 切換可能）：FA7730F チャネルごとにメイン MOSFET に流れる電流を監視し， （4 ） 電源電圧範囲が広い：IC 電源入力 10 ∼ 45 V 2.5 A 以上の電流が流れるとメイン MOSFET のオン期間 （5） 動作周波数範囲が広い：40 ∼ 200 kHz （6 ） チャネルごとのソフトスタート回路 を小さくすることでメイン MOSFET を流れる電流を制限 （7） チャネルごとのオンオフ機能内蔵（FA7730F のみ） する。 （8） チャネルごとのタイマラッチ式出力短絡保護回路内蔵 （4 ） タイマラッチ式出力短絡保護回路 チャネルごとに誤差増幅器の出力電圧異常を監視し，タ （9） 低電圧誤動作防止回路内蔵 （10） パルスバイパルス方式の 2.5 A 過電流制限機能内蔵で イマラッチ式出力短絡保護回路にてある一定の遅延時間経 パワー MOSFET の保護，コイルの電流飽和防止および 過後，IC 出力を停止する。この遅延時間は内蔵の電流源 電源の過負荷保護 で充電されるタイマラッチ用端子（CP）に接続されるコ ンデンサ容量で設定することが可能である。 （11） 過熱保護回路内蔵 （12） 小型・薄型・許容損失大の E-pad TQFP パッケージ （5） 過熱保護回路 ™TQFP64 ピン（FA7726F） IC の温度異常を監視し，145 ℃以上の温度となると， ™TQFP48 ピン（FA7730F） IC 出力を停止する。誤動作防止のために OHP 端子にはコ ンデンサを接続する。 ２.２ 動作説明 （6 ） 低電圧誤動作防止用回路 図２に FA7726F の内部ブロック図を，図３に FA7730F の内部ブロック図を示す。また，各種動作について以下に 述べる。 電源入力端子（VCC および PVCC）電圧が低下（5.5 V 以下）するとすべてのチャネルの出力を停止する。 （7） 三角波発振器 （1） ソフトスタート回路（共通） 三角波発振器の発振周波数はタイミング抵抗接続端子 チャネルごとのソフトスタート回路にて起動時にデュー ティサイクルを徐々に広げ，入力電圧の突入電流と出力電 （RT）に 4.6 ∼ 24 kΩの抵抗を接続することで 40 ∼ 200 kHz の間で任意に設定できる。三角波の振幅は 0.6 ∼ 2.0 V であり，各チャネルの PWM コンパレータに入力され る。 図２ 回路ブロック図（FA7726F） 図３ 回路ブロック図（FA7730F） OSC 5V 内部 電源回路 VCC PWM 誤差増幅 コンパ 器1 レータ1 − FB1 IN1− VIN1 1V ＋ ＋ 1V FB3 IN3− VIN3 ＋ 1V ① ＋ − PWM 誤差増幅 コンパ 器3 レータ3 − ② ＋ − ③ PVCC1 REG3 OUT1 FB1 IN1− VIN1 デ P ッ ド タ イ N ム ⑤ デ ッ P ド タ イ ム N ④ PVCC2 PGND1 OUT2 3V 内部 電源回路 5V 内部 電源回路 VCC 1V ＋ ＋ − PVCC1 ① デ P ッ ド タ イ N ム ③ PVCC2 ② デ P ッ ド タ イ N ム ④ SEL PWM コンパ レータ2 PGND2 PVCC3 FB2 IN2− VIN2 誤差増幅 器2 − ＋ OUT3 1V ＋ − PGND3 過電流制限信号 ch1 ② ch2 UVLO_L ④ ⑤ GND ③ ch3 OUT1 PGND1 OUT2 PGND2 過電流制限信号 ① ソフト スタート 回路 REG5 基準 電圧 PWM 誤差増幅 コンパ 器1 レータ1 − 過電流 検出回路 CS1 CS2 ① UVLO_L ③ UVLO_H FB検出 SQ R 短絡保護 ラッチ 回路 CP 過熱保護 ラッチ 回路 OHP ch1 過電流 ② ch2 検出回路 ソフト スタート 回路 ch3 CS3 デ P ッ ド タ イ N ム ④ ch2 CS2 OSC RT ＋ − PWM 誤差増幅 コンパ レータ2 器2 − FB2 IN2− VIN2 CS1 REG5 基準 電圧 ④ ch2 内部 電源回路 ch1 REG3 3V ch1 RT UVLO_H FB検出 SQ R 短絡保護 ラッチ 回路 CP 過熱保護 ラッチ 回路 OHP GND 339（33） 富士時報 60 V 耐圧 MOSFET 内蔵型降圧同期整流電源 IC Vol.77 No.5 2004 にもよるが 78 ∼ 91 ％である。次に，図７および図８に入 応用回路例 力電圧 10 V 時および 40 V 時の動作周波数と電源総合効率 の関係をそれぞれ示す。入力電圧 10 V 時には出力負荷電 図 ４ に FA7726F の応用回路例を， 図 ５ に FA7730F の 流が 0.4 A，0.6 A および 0.8 A で 40 ∼ 200 kHz の全動作 応用回路例を示す。一例として，FA7730F は SEL 端子を 周波数領域にて電源総合効率が 85 ％以上となっている。 GND 端子に接続しており，出力 5 V と 3.3 V の構成とな 入力電圧 40 V 時には動作周波数 40 ∼ 100 kHz で電源総合 る。また，SEL 端子オープンで出力 1.5 V と 3.3 V の構成 に切り替えることもできる。 図６ 動作周波数 120 kHz 時の入力電圧と電源総合効率の 関係（FA7726F） FA7726F の電源総合効率を 図６ ∼ 図８ に示す。出力電 圧は 5 V，3.3 V および 1.5 V の 3 チャネルである。図６に f ＝120 kHz 95 示す。出力負荷電流は各チャネルとも 0.4 ∼ 1.0 A であり， 90 このときの電源総合効率は入力電圧および出力負荷電流値 85 効率（％） 動作周波数 120 kHz 時の入力電圧と電源総合効率の関係を 図４ 応用回路例（FA7726F） 80 75 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 VIN （10∼ 45 V） 60 GND 50 55 0 10 20 30 40 50 39 CP 40 VIN1 41 VIN2 42 VIN3 22 21 20 19 18 17 （NC） OHP 23 VCC 38 24 PVCC2 FB3 25 （NC） 37 26 VREG5 IN3− 27 CS1 36 28 （NC） FB2 29 CS2 35 30 RT FB1 IN2− CS3 34 （NC） 31 IN1− （NC） 32 33 VREG3 入力電圧（V） 15 OUT2 14 13 11 PGND2 10 FA7726F 8 PGND1 51 53 52 54 55 PVCC1 56 57 58 59 60 OUT1 3 2 （NC） （NC） PVCC3 （NC） OUT3 （NC） 50 V in＝10 V 95 4 PGND3 49 （FA7726F） GND 7 （NC）5 GND 46 48 図７ 入力電圧 10 V 時の動作周波数と電源総合効率の関係 6 44 47 Vo2 （3.3 V/ 1.2 A） 9 43（NC） 45 16 （NC） （NC）12 61 62 63 1 Vo1 （5.0 V/ 1.2 A） 90 85 64 Vo3 （1.5 V/ 1.2 A） 効率（％） GND GND 80 75 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 60 55 50 0 50 図５ 応用回路例（FA7730F） GND 16 VREG3 7 6 5 4 RT 46 42 PVCC2 PGND2 FB1 （NC） FB2 （NC） VIN2 GND 26 27 28 29 30 31 32 90 85 GND （NC）40 OUT2 25 SEL Vo1 （5.0 V/ 1.2 A） 41 IN2− 24 44 33 34 39 38 37 35 36 V in＝40 V 95 43 FA7730F IN1− 23（NC） 47 （NC）45 VIN1 22 250 （FA7726F） 48 21（NC） 200 1 PVCC1 19（NC） 20 2 OUT1 17（NC） 18 3 150 図８ 入力電圧 40 V 時の動作周波数と電源総合効率の関係 Vo2 （3.3 V/ 1.2 A） GND 効率（％） VREG5 8 PGND1 OHP 15 9 （NC） 10 14 VCC 11 CS1 CS2 CP （NC） 12 13 100 動作周波数（kHz） VIN （10∼ 45 V） （NC） 特 集 1 80 75 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 60 55 50 0 50 100 150 動作周波数（kHz） 340（34） 200 250 富士時報 60 V 耐圧 MOSFET 内蔵型降圧同期整流電源 IC Vol.77 No.5 2004 図９ 動作周波数 120 kHz 時の入力電圧と電源総合効率の 図１１ 入力電圧 40 V 時の動作周波数と電源総合効率の関係 （FA7730F） 関係（FA7730F） 95 90 90 85 85 80 80 75 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 60 55 効率（％） 効率（％） f ＝120 kHz 95 10 20 30 40 75 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 60 55 50 0 V in＝40 V 50 50 0 50 入力電圧（V） 100 150 200 250 動作周波数（kHz） 図１０ 入力電圧 10 V 時の動作周波数と電源総合効率の関係 （FA7730F） と出力電圧の差が大きくなることでスイッチング損失が増 加し，電源総合効率は若干低下するが，電源総合効率は V in＝10 V 95 82 ∼ 87 ％と比較的高い効率となっている。 90 効率（％） 85 あとがき 80 75 入力電圧が 10 ∼ 45 V の同期整流パワー MOSFET 内蔵 70 I o＝0.4 A I o＝0.6 A I o＝0.8 A I o＝1.0 A 65 60 55 50 0 50 100 150 200 250 動作周波数（kHz） の 3 チャネル出力および 2 チャネル出力の降圧型 DC-DC コンバータ IC の概要を紹介した。 現在，電子機器はますます小型化・軽量化・高機能化が 進んでおり，この電子機器を駆動するための電源において は小型化・高出力化・高効率化のほか低コスト化の要求が 高まっている。そこで，富士電機ではこうした市場要求に 応えるべく，今後パワー MOSFET のさらなる低オン抵抗 効率は 80 ％以上と比較的高い効率となっている。 FA7730F の電源総合効率を 図９ ∼ 図１１に示す。出力電 化，スイッチングスピードの高速化などにより，電源総合 効率の向上を図った高耐圧同期整流パワー MOSFET 内蔵 圧は 5 V と 3.3 V の 2 チャネルである。図９に動作周波数 の DC-DC コンバータ IC の系列化を進めていく所存であ 120 kHz 時の入力電圧と電源総合効率の関係を示す。出力 る。 負荷電流は各チャネルとも 0.4 ∼ 1.0 A であり，このとき の電源総合効率は入力電圧および出力負荷電流値にもよる が 84 ∼ 92 ％と高効率を実現している。次に，図１０および 図１１に入力電圧 10 V 時および 40 V 時の動作周波数と電源 総合効率の関係をそれぞれ示す。入力電圧 10 V 時には出 力負荷電流が 0.4 A および 0.6 A で 40 ∼ 200 kHz の全動作 周波数領域にて電源総合効率が 90 ％以上となっている。 入力電圧 40 V 時には入力電圧 10 V 時と比較して入力電圧 参考文献 （1） 野村一郎ほか．汎用 2 チャネル DC - DC コンバータ IC． 富士時報．vol.74, no.10, 2001, p.557- 560. （2 ） 山田谷政幸．LCD パネル用電源 IC．富士時報．vol.74, no.10, 2001, p.561- 563. （3） 藤井優孝．液晶モニタ用 3 チャネル DC- DC コンバータ制 御 IC．富士時報．vol.76, no.3, 2003, p.153- 155. 341（35） 特 集 1 ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。