富士時報 Vol.80 No.6 2007 第 3 世代マイクロ電源「FB6832J」 横山 岳（よこやま たけし） 山田 教文（やまだ たかふみ） まえがき 図 2004 年，マイクロ電源「FB6800 シリーズ」は，イン FB6832J のブロック図 V in ダクタと制御 IC を一体化しつつ 3.5 mm × 3.5 mm，厚さ VDD PVDD CE 1.0 mm という超小型サイズの 1 チャネル DC-DC コンバー ドライバ ソフト スタート タモジュールとして誕生した。その構造はユニークで，イ ンダクタ上部に制御 IC を載せたワンパッケージモジュー C in 10 F ル で あ る。 ま た， 超 小 型 で あ り な が ら 出 力 MOSFET （Metal- Oxide- Semiconductor Field- Effect Transistor） UVLO 過熱保護 回路 過電流 保護回路 PMOS インダクタ OUT V out エラー アンプ RFB0 − ＋ RFB1 FB ドライバ PFM コントローラ NMOS VREF C out 10 F を内蔵し同期整流方式を採用することにより高効率を実現 した。 GND PGND 第 2 世代となった「FB6831J」は，第 1 世代から設置面 積で 40 % のサイズダウンを行った。端子配列を 4 辺配置 から 2 辺配置にすることでコイルパターンが最適化され， 特性を低下することなくサイズダウンを可能にした。また， 図 マイクロ電源の外形寸法 インダクタと制御 IC の接続をフリップチップボンディン グからワイヤボンディングへ変更することで，チップサイ 今回開発した第 3 世代となる「FB6832J」では，第 2 世 代の構造はそのままに 19 % のサイズダウンを行った。ま 1.00 mm 2.40 mm ズのさらなる小型化を実現した。 た，ターゲットを 300 mA 以下の小電流用途におき，小型 インダクタにマッチした設計をすることで高効率を維持し 2.95 mm た。 FB6832J の特徴 （a）第 2 世代 FB6832J は， リ チ ウ ム イ オ ン バ ッ テ リ ー 1 セ ル を 使 う携帯機器をターゲットに開発された，同期整流型降圧 DC-DC コンバータである。図 1 に FB6832J のブロック図 を示す。 1.00 mm 2.40 mm 特 集 藪崎 純（やぶざき じゅん） 携帯機器では，サイズとともに低消費電力（高効率） ， 低ノイズ（低リプル）も要求される。これらのニーズに 2.40 mm 応えるため，FB6832J は全負荷領域でオン時間を固定し た PFM（Pulse Frequency Modulation）制御を採用した。 これにより低消費電力を実現しつつ，リプル電圧も低く抑 （b）第 3 世代 えられている。 藪崎 純 横山 岳 山田 教文 マイクロインダクタの開発・設計 電源 IC の開発・設計に従事。現 モノリシック IC パッケージの開 在，富士電機デバイステクノロ 発・設計に従事。現在，富士電機 に従事。現在，富士電機デバイス ジー株式会社半導体事業本部情 デバイステクノロジー株式会社電 テクノロジー株式会社電子デバイ 子デバイス研究所アセンブリ開発 ス研究所アセンブリ開発部。 報・電源事業部技術部。 部。 424（ 46 ） 第 3 世代マイクロ電源「FB6832J」 富士時報 Vol.80 No.6 2007 主な特徴は次のとおりである。 Out）の保護機能を備えている。それぞれの保護機能は異 常解除で自動復帰する。 外形寸法 （ 1） 過電流保護は，図 4 に示すように負荷電流がある値以上 かわらず 2.4 mm × 2.4 mm，厚さ 1.0 mm（標準）の超小 に大きくなると，出力電圧を低下させる「フ」の字特性と 型を実現した。 なっている。Vout ＝ 0 V となったときの Iout は約 370 mA インダクタ （ 2） である。FB6832J の主な電気的特性を表１に示す。 インダクタ構造は第 2 世代と同様トロイダル型である 応用回路 が，端子数を 10 ピンから 8 ピンに減らすことで，長手方 向を 2.95 mm から 2.4 mm に短縮した。インダクタの特性 ，Rdc ＝ 0.087 Ω で あ る。 図 3 は，L ＝ 1.56 µH（100 mA） FB6832J の応用回路例を図 5 に示す。インダクタ，出力 に構造を示す。 電圧検出抵抗，位相補償回路を内蔵しているため，外付 低消費電力 （ 3） け部品としては入出力コンデンサのみで DC-DC コンバー FB6832J は，100 mA 以下の軽負荷電流でも高効率を保 タを構成できる。出力電圧のラインアップとしては 1.0 V， つため PFM 制御を行っている。PFM 制御は，負荷電流 1.2 V，1.5 V，1.8 V を用意している。 に応じて発振周波数を変え出力電圧を一定に保つ制御方法 で，負荷が軽くなってくるとスイッチング周波数を低下 実装面積 （ 1） 従来の一般的な DC-DC コンバータとの実装面積の比較 させ，スイッチングロスを少なくできるという特徴がある。 を図 6 に示す。一般的な DC-DC コンバータと比較し，実 さらに FB6832J の制御回路は消費電流を極力抑えた設計 装面積削減が可能となった。 を行っているため，無負荷での消費電流は 10 µA と LDO 一般的な DC-DC コンバータでは，制御 IC とインダク （Low Drop Out）レギュレータなみの特性を実現している。 保護機能 （ 4） 図 FB6832J の過電流保護特性 過電流保護，過熱保護，UVLO（Under Voltage Lock 1.4 図 マイクロ電源の構造 1.2 V out（V） 1.0 V DD ＝3.0 V 0.8 V DD ＝3.6 V 0.6 V DD ＝4.2 V 0.4 0.2 0 表 0 0.2 0.4 0.6 I out（A） 0.8 1.0 FB6832Jの主な電気的特性 項 目 電源電圧 消費電流 記 号 V DD 出力リプル電圧 最大効率 最 小 標 準 最 大 単 位 2.7 3.6 5.5 V I VDD1 VDDピン，CE＝L（停止時） ー 0.1 1.0 A I VDD2 VDDピン，CE＝H，無負荷，V out ＝1.5 V ー 10 ー A I PVDD1 PVDDピン，CE＝L（停止時） ー 0.1 1.0 A I PVDD2 出力電圧精度 条 件 V out-T1 V out-T2 PVDDピン，CE＝H，I out ＝300 mA，V out ＝1.5 V 126 145 156 mA I out ＝50 mA −2 ー ＋2 % I out ＝0∼300 mA，V in ＝2.7∼5.5 V −3 ー ＋3 % V out ＝1.5 V，I out =10 mA, コンデンサESR<100 mΩ（ESR：等価直列抵抗） ー 10 ー mV p-p V out ＝1.5 V，I out =300 mA コンデンサESR<100 mΩ ー 8 ー mV p-p η1 V out ＝1.8 V，I out =200 mA 80 90 ー % η2 V out ＝1.5 V，I out =200 mA 80 86 ー % V ripple UVLOオンしきい値電圧 V UVLH 2.25 2.4 2.55 V UVLOオフしきい値電圧 V UVLL 2.15 2.3 2.45 V 425（ 47 ） 特 集 図 2（b） に示すように，インダクタを内蔵しているにもか 富士時報 Vol.80 No.6 2007 FB6832J の応用回路例 図 FB6832J の効率特性 4 3 PVDD VDD CE NC 特 集 100 V in CE 2 1 V out ＝1.5 V 90 C in 10 F FB6832J V out ＝1.8 V 95 η （％） 図 第 3 世代マイクロ電源「FB6832J」 85 80 8 70 C out 10 F GND V out ＝1.0 V 0 50 100 150 200 I out（mA） 250 300 GND 図 図 V out ＝1.2 V 75 PGND 7 GND V out 6 FB OUT 5 FB6832J の負荷応答波形 FB6832J の実装面積比較 V in ＝3.6 V V out ＝1.2 V 2.9 mm V out：50 mV/div 2.9 mm 1.4 mm 1.1 mm I out：100 mA/div （a）FB6832J の実装面積：15.66 mm2 50 s/div 3.8 mm 7.3 mm （Pulse Width Modulation）制御の切替を行う DC-DC コ ンバータでは，PFM 制御をバースト動作させるタイプが 多い。バースト動作中は，スイッチングと休止を繰り返す ため，リプル電圧が PWM 制御時に比べ極端に大きくなっ （b）一般の DC-DC コンバータの実装面積：27.74 mm2 てしまう。これに比べ，FB6832J はオン時間を固定した PFM 制御を行っているため，負荷電流が同一であればオ フ時間は一定となりスイッチング周波数は変動しない。こ タをつなぐスイッチングラインをプリント基板上に配置す のため，リプル電圧は負荷電流に影響を受けることが少な る必要があり，実装面積を増やすと同時にノイズ発生源に く，変動幅を小さくすることができるためノイズ低減に有 もなっていた。FB6832J は，外付け部品としては入出力 効である。 のコンデンサのみであるため，制御 IC の GND とコンデ 負荷応答特性 （ 4） ンサの GND を最短でつなぐ理想的なパターン配置が可能 図 8 に示すように，10 mA から 150 mA，150 mA から となった。 10 mA の負荷変動においてドロップ電圧 50 mV，オーバ 効 率 （ 2） シュート電圧 35 mV と良好な応答特性となっている。 効率特性 を 図 7 に示す。PFM 制御を採用しているた め，100 mA 以下の軽負荷での効率低下が抑えられ，Iout 系列化 ＝ 5 mA でも 85 % 以上（Vout ＝ 3.6 V のとき）を維持して いる。さらに，無負荷では消費電流が 10 µA と小さいため， 現 在， マ イ ク ロ 電 源 の 系 列 化 と し て， 同 期 整 流 型 負荷が待機状態となる用途には最適である。 昇 圧 DC-DC コ ン バ ー タ「FB6841J」 を 開 発 し て い る。 リプル電圧 （ 3） 軽 負 荷 で の 効 率 を 維 持 す る た め，PFM 制 御/PWM 426（ 48 ） FB6841J は，2.4 mm × 2.4 mm のサイズは同じであるが， 厚さを 0.9 mm（最大）へ薄型化している。FB6832J と同 第 3 世代マイクロ電源「FB6832J」 富士時報 Vol.80 No.6 2007 図 様に，インダクタ，出力電圧検出抵抗，位相補償回路を内 FB6841J のブロック図 蔵しているため，外付け部品としては入出力コンデンサの C in CE ク図を図 9 に，主な電気的特性を表 2 に示す。 コントロール ロジック UVLO タイマ ラッチ PWM コント ローラ TSD ソフト スタート p チャネル ドライバ あとがき OUT C out n チャネル ドライバ ＋ − V out 第 3 世代マイクロ電源は，リチウムイオンバッテリー 1 セルを使った携帯機器に適した超小型・高効率・低リプル EA の DC-DC 電源モジュールである。 「FB6832J」は降圧タ イプで，PFM 制御を用いて軽負荷での効率特性に優れた SENSE GND 特徴を持つ。また， 「FB6841J」は厚さ 0.9 mm の薄型化を PGND 図った昇圧タイプの DC-DC 電源モジュールである。 これまで，小型であるという特徴を生かした小電流用途 表 向けの製品を開発してきたが，今後，出力電流が 1 A を超 FB6841Jの主な電気的特性 項 目 記 号 電源電圧 V DD 出力電圧 V out-T1 最大効率 η 条 件 I out ＝50 mA Vout ＝5.0 V I out ＝0.1 A 最 小 標 準 最 大 単 位 2.7 3.6 5.5 V 4.9 5.0 5.1 V ー 85 ー % UVLOオン しきい値電圧 V UVLH 1.8 1.9 2.0 V ヒステリシス 電圧 V UVHYS ー 100 ー mV える製品も開発が計画されており，系列拡大を図っていく 所存である。 参考文献 藪 崎 純． マ イ ク ロ 電 源（ イ ン ダ ク タ 内 蔵 パ ワ ー IC） の （ 1） 設計と応用例．次世代エネルギーエレクトロニクス研究会． 2006-3. 佐野功ほか．第二世代マイクロ電源．富士時報．vol.79, （ 2） no.5, 2006, p.405-407. 427（ 49 ） 特 集 みで DC-DC コンバータを構成できる。FB6841J のブロッ VDD ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。