(Chinese) Si8230/Si8231/Si8232/Si8233/Si8234/Si8235/Si8236 0.5 and 4.0 Amp ISOdrivers (2.5 and 5 kVrms)

Si823x
0.5 和 4.0 安 培 I S O D R I V E R ( 2. 5 和 5
KVRMS)
特性

一个封装内两个完全隔离的驱动  60 ns 传送延时 (最大)
器
 独立 HS 和 LS 输入或 PWM 输入
最高 5 kVRMS 输入到输出隔离
版本
最高 1500 VDC 峰值驱动器到驱动  瞬态抑制 >45 kV/µs
器差分电压

HS/LS 和双驱动器版本

最高 8 MHz 切换频率

0.5 A 峰值输出 (Si8230/1/2/7)

4.0 A 峰值输出 (Si8233/4/5/6/8)

高电磁抗扰度
重叠保护和可编程死区时间
 AEC-Q100 认证


宽工作范围
–40

至 +125 °C
符合 RoHS 的封装
宽体
SOIC-16 窄体
LGA-14
SOIC-16
应用
供电系统
电机控制系统
 直流到直流隔离供电
照明控制系统
等离子显示器
 太阳能和工业变换器




安全认证

UL 1577 认证
1

分钟内最多 5000 Vrms
CSA component notice 5A 认证
IEC

VDE 认证合规
60747-5-5 (VDE 0884 第
5 部分)
EN 60950-1 (强化绝缘)
IEC
60950-1, 61010-1, 60601-1
 CQC 认证
(强化绝缘)
GB4943.1
描述
Si823x 隔离驱动器系列将两个独立、隔离的驱动器集成到一个封装内。
Si8230/1/3/4 是高侧 / 低侧驱动器,而 Si8232/5/6/7/8 是双驱动器。 还提
供峰值输出电流 0.5 A (Si8230/1/2/7) 和 4.0 A (Si8233/4/5/6/8) 的版本。
所有驱动器的最大供电电压为 24 V。
Si823x 驱 动 器 采 用 Silicon Labs 自 主 研 发 的 硅 隔 离 技 术,提 供 符 合
UL1577 的 5 kVRMS 耐受电压以及 60 ns 快速传送时间。 驱动器输出可连
接到相同或独立的地线进行接地,或者连接到正或负电压。 单个控制输入
(Si8230/2/3/5/6/7/8) 或 PWM 输入 (Si8231/4) 配置提供滞后 >400 mV 的
TTL 级兼容输入。 高度的集成、低传送延时、较小的外形及其灵活性和成
本效益性使 Si823x 系列非常适合 MOSFET/IGBT 门驱动器隔离应用。
修订版 1.7 5/15
版权所有 © 2015 Silicon Laboratories
订购信息:
参阅 第 39 页。
Si823x
Si823x
2
修订版 1.7
Si823x
目录
章节
页码
1. 顶层模块示意图 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2. 电气规格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.1. 测试电路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3. 功能描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.1. 典型工作特征 (0.5 安培) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2. 典型工作特征 (4.0 安培) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.3. 系列简介和启动过程中的逻辑运算 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.4. 供电连接 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.5。 功耗散注意事项 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.6. 布局注意事项 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.7。 欠压锁定操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.8。 可编程死区时间和重叠保护 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
4. 应用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.1。 高侧 / 低侧驱动器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.2. 双驱动器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.3。 双驱动器及热增强封装 (Si8236) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
5. 引脚描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6. 订购指南 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7. 封装外形:16 引脚宽体 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
8. 焊盘图案:16 引脚宽体 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
9. 封装外形:16 引脚窄体 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10. 焊盘图案: 16 引脚窄体 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
11. 封装外形: 14 LD LGA (5 x 5 mm) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
12. 焊盘图案: 14 LD LGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
13. 封装外形: 14 LD LGA 及导热垫 (5 x 5 mm) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
14. 焊盘图案: 14 LD LGA 及导热垫 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
15. 顶部标记 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
15.1. Si823x 顶部标记 (16 引脚宽体 SOIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
15.2. 顶部标记说明 (16 引脚宽体 SOIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
15.3. Si823x 顶部标记 (16 引脚窄体 SOIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
15.4. 顶部标记说明 (16 引脚窄体 SOIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
15.5. Si823x 顶部标记 (14 LD LGA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
15.6. 顶部标记说明 (14 LD LGA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
文档修改列表 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
联系信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
修订版 1.7
3
Si823x
1. 顶层模块示意图
VDDI
VDDA
ISOLATION
VIA
VOA
UVLO
GNDA
DT CONTROL
&
OVERLAP
PROTECTION
DT
VDDI
VDDI
VDDB
ISOLATION
VDDI
UVLO
DISABLE
VOB
UVLO
GNDB
VIB
GNDI
Si8230/3
图 1. Si8230/3 双输入高侧 / 低侧隔离驱动器
VDDI
VDDA
ISOLATION
PWM
LPWM
VOA
UVLO
GNDA
DT CONTROL
&
OVERLAP
PROTECTION
DT
VDDI
VDDI
VDDB
ISOLATION
VDDI
UVLO
DISABLE
VOB
UVLO
GNDB
LPWM
GNDI
Si8231/4
图 2. Si8231/4 单输入高侧 / 低侧隔离驱动器
4
修订版 1.7
Si823x
VDDI
ISOLATION
VDDA
VIA
VOA
UVLO
GNDA
VDDI
VDDI
UVLO
VDDI
ISOLATION
VDDB
DISABLE
VOB
UVLO
GNDB
VIB
GNDI
Si8232/5/6/7/8
图 3. Si8232/5/6/7/8 双隔离驱动器
修订版 1.7
5
Si823x
2. 电气规格
表 1. 电气特性 1
2.7 V < VDDI < 5.5 V, VDDA = VDDB = 12 V 或者 15 V。 TA = –40 至 +125 °C。 25 °C 时的典型规格
参数
符号
测试条件
最低
类型
最高
单位
VDDI
Si8230/1/2/3/4/5/6
Si8237/8
4.5
2.7
—
—
5.5
5.5
V
驱动器供电电压
VDDA、
VDDB
VDDA 和 GNDA 以及 VDDB 和
GNDB 间电压
(参见 “6. 订购指南 ” )
6.5
—
24
V
输入供电静态
电流
IDDI(Q)
Si8230/2/3/5/6/7/8
—
2
3
mA
Si8231/4
—
3.5
5
mA
输出供电静态
电流
IDDA(Q)、
IDDB(Q)
每通道电流
—
—
3.0
mA
输入供电有效电流
IDDI
输入频率 = 500 kHz,无负载
—
3.5
—
mA
输出供电有效电流
IDDA
IDDB
每通道电流输入频率 =
500 kHz,无负载
—
6
—
mA
输入引脚泄漏电流
IVIA、 IVIB、
IPWM
–10
—
+10
µA dc
输入引脚泄漏电流
IDISABLE
–10
—
+10
µA dc
逻辑高输入阈值
VIH
2.0
—
—
V
逻辑低输入阈值
VIL
—
—
0.8
V
Si8230/1/2/3/4/5/6/7/8
400
450
—
mV
—
—
V
直流规格
输入侧供电
电压
输入滞后
VIHYST
逻辑高输出电压
VOAH、
VOBH
IOA、 IOB = –1 mA
(VDDA /
VDDB) —
0.04
逻辑低输出电压
VOAL、
VOBL
IOA、 IOB = 1 mA
—
—
0.04
V
Si8230/1/2/7, 图 4
—
0.5
—
A
Si8233/4/5/6/8, 图 4
—
4.0
—
A
Si8230/1/2/7, 图 5
—
0.25
—
A
Si8233/4/5/6/8, 图 5
—
2.0
—
A
Si8230/1/2/7
—
5.0
—

Si8233/4/5/6/8
—
1.0
—

输出短路脉冲吸入电流
IOA(SCL)、
IOB(SCL)
输出短路脉冲源电流
IOA(SCH)、
IOB(SCH)
输出吸入电阻
RON(SINK)
注意:
1. 5、 8 和 10 V UVLO 器件 VDDA = VDDB = 12 V ; 12.5 V UVLO 器件 VDDA = VDDB = 15 V
2. TDD 是不触发重叠保护的最短重叠时间 (仅限 Si8230/1/3/4)。
3. 可用的最大 RDT 电阻为 220 k。
6
修订版 1.7
Si823x
表 1. 电气特性 1 (续)
2.7 V < VDDI < 5.5 V, VDDA = VDDB = 12 V 或者 15 V。 TA = –40 至 +125 °C。 25 °C 时的典型规格
参数
输出源电阻
符号
RON(SOURCE)
测试条件
最低
类型
最高
单位
Si8230/1/2/7
—
15
—

Si8233/4/5/6/8
—
2.7
—

VDDI 欠压阈值
VDDIUV+
VDDI 上升
(Si8230/1/2/3/4/5/6)
3.60
4.0
4.45
V
VDDI 欠压阈值
VDDIUV–
VDDI 下降
(Si8230/1/2/3/4/5/6)
3.30
3.70
4.15
V
VDDI 锁定滞后
VDDIHYS
(Si8230/1/2/3/4/5/6)
—
250
—
mV
VDDI 欠压阈值
VDDIUV+
VDDI 上升 (Si8237/8)
2.15
2.3
2.5
V
VDDI 欠压阈值
VDDIUV–
VDDI 下降 (Si8237/8)
2.10
2.22
2.40
V
VDDI 锁定滞后
VDDIHYS
(Si8237/8)
—
75
—
mV
VDDAUV+、
VDDBUV+
VDDA、 VDDB 上升
VDDA、 VDDB 欠压阈值
5 V 阈值
参阅 第 27 页的图 37。
5.20
5.80
6.30
V
8 V 阈值
参阅 第 27 页的图 38。
7.50
8.60
9.40
V
10 V 阈值
参阅 第 27 页的图 39。
9.60
11.1
12.2
V
12.5 V 阈值
参阅 第 27 页的图 40。
12.4
13.8
14.8
V
VDDA、 VDDB 欠压阈值
VDDAUV–、
VDDBUV–
VDDA、 VDDB 下降
5 V 阈值
参阅 第 27 页的图 37。
4.90
5.52
6.0
V
8 V 阈值
参阅 第 27 页的图 38。
7.20
8.10
8.70
V
10 V 阈值
参阅 第 27 页的图 39。
9.40
10.1
10.9
V
12.5 V 阈值
参阅 第 27 页的图 40。
11.6
12.8
13.8
V
VDDA、 VDDB
锁定滞后
VDDAHYS、
VDDBHYS
UVLO 电压 = 5 V
—
280
—
mV
VDDA、 VDDB
锁定滞后
VDDAHYS、
VDDBHYS
UVLO 电压 = 8 V
—
600
—
mV
VDDA、 VDDB
锁定滞后
VDDAHYS、
VDDBHYS
UVLO 电压 = 10 V 或 12.5 V
—
1000
—
mV
注意:
1. 5、 8 和 10 V UVLO 器件 VDDA = VDDB = 12 V ; 12.5 V UVLO 器件 VDDA = VDDB = 15 V
2. TDD 是不触发重叠保护的最短重叠时间 (仅限 Si8230/1/3/4)。
3. 可用的最大 RDT 电阻为 220 k。
修订版 1.7
7
Si823x
表 1. 电气特性 1 (续)
2.7 V < VDDI < 5.5 V, VDDA = VDDB = 12 V 或者 15 V。 TA = –40 至 +125 °C。 25 °C 时的典型规格
参数
符号
测试条件
最低
类型
最高
单位
—
10
—
ns
—
30
60
ns
—
—
5.60
ns
DT = VDDI,未连接
—
0.4
—
ns
图 42, RDT = 100 k
—
900
—
ns
图 42, RDT = 6 k
—
70
—
ns
CL = 200 pF (Si8230/1/2)
—
—
20
ns
CL = 200 pF (Si8233/4/5/6)
—
—
12
ns
交流规格
最小脉冲宽度
传送延时
tPHL、 tPLH
脉宽失真
|tPLH - tPHL|
PWD
最小重叠时间 2
TDD
CL = 200 pF
可编程死区时间 3
DT
输出上升和下降时间
tR,tF
从 Disable True
开始的关闭时间
tSD
—
—
60
ns
tRESTART
—
—
60
ns
从 Disable False 开始的
重启时间
器件启动时间
tSTART
从 VDD_ = VDD_UV+ 至 VOA、
VOB = VIA、 VIB 的时间
—
—
40
µs
共模
瞬态抑制
CMTI
VIA、 VIB、 PWM = VDDI 或 0 V
VCM = 1500 V ( 图 6)
20
45
—
kV/µs
注意:
1. 5、 8 和 10 V UVLO 器件 VDDA = VDDB = 12 V ; 12.5 V UVLO 器件 VDDA = VDDB = 15 V
2. TDD 是不触发重叠保护的最短重叠时间 (仅限 Si8230/1/3/4)。
3. 可用的最大 RDT 电阻为 220 k。
8
修订版 1.7
Si823x
2.1. 测试电路
图 4, 5, 和 6 分别对吸收电流、源电流和共模瞬态抗扰度测试电路进行了描述。
VDDA = VDDB = 15 V
VDDI
VDD
IN
INPUT
Si823x
10
OUT
SCHOTTKY
VSS
1 µF
1 µF
CER
Measure
100 µF
8V
+
_
5.5 V
+
_
10 µF
EL
RSNS
0.1
50 ns
VDDI
GND
200 ns
INPUT WAVEFORM
图 4. IOL 吸收电流测试电路
VDDA = VDDB = 15 V
VDDI
INPUT
IN
VDD
Si823x
10
OUT
SCHOTTKY
VSS
1 µF
1 µF
CER
Measure
100 µF
10 µF
EL
RSNS
0.1
50 ns
VDDI
GND
200 ns
INPUT WAVEFORM
图 5. IOH 源电流测试电路
修订版 1.7
9
Si823x
12 V
Supply
Si823x
Input Signal
Switch
5V
Isolated
Supply
VDDI
VDDA
INPUT
VOA
DISABLE
DT
GNDA
VDDB
Oscilloscope
VOB
100k
GNDI
GNDB
Isolated
Ground
Input
High Voltage
Differential
Probe
Vcm Surge
Output
High Voltage
Surge Generator
图 6. 共模瞬态抗扰度测试电路
10
修订版 1.7
Output
Si823x
表 2. 法规信息 1,2,3,4
CSA
Si823x 获得 CSA Component Acceptance Notice 5A 认证。 详情见文件 232873。
61010-1: 最高 600 VRMS 增强绝缘工作电压;最高 600 VRMS 基本绝缘工作电压。
60950-1: 最高 600 VRMS 增强绝缘工作电压;最高 1000 VRMS 基本绝缘工作电压。
60601-1: 最高 125 VRMS 增强绝缘工作电压;最高 380 VRMS 基本绝缘工作电压。
VDE
Si823x 经 IEC 60747-5-5 认证。详见文件 5006301-4880-0001。
60747-5-5: 最高 891 Vpeak 的基本绝缘工作电压。
60950-1: 最高 600 VRMS 增强绝缘工作电压;最高 1000 VRMS 基本绝缘工作电压。
UL
Si823x 经 UL1577 元件认可计划认证。 详情见文件 E257455。
最高 5000 VRMS 额定绝缘基本保护电压。
CQC
Si823x 获得 GB4943.1-2011 认证。详情见证书 CQC13001096106 和 CQC13001096108。
额定最高 600 VRMS 增强绝缘工作电压;最高 1000 VRMS 基本绝缘工作电压。
注意:
1. 法规认证适用于额定值 2.5 kVRMS 的器件,其生产过程经过 1 秒的 3.0 kVRMS 测试 。
2. 法规认证适用于额定值 3.75 kVRMS 的器件,其生产过程经过 1 秒的 4.5 kVRMS 测试 。
3. 法规认证适用于额定值 5.0 kVRMS 的器件,其生产过程经过 1 秒的 6.0 kVRMS 测试 。
4. 详见 第 39 页的 “6. 订购指南 ”。
修订版 1.7
11
Si823x
表 3. 绝缘和安全相关规格
数值
参数
符号
14 LD
WBSOIC-16
14 LD
WBSOIC-16
LGA 有导 单位
NBSOIC-16
LGA
5 kVRMS
热垫
2.5 kVRMS 2.5 kVRMS
1.0 kVRMS
测试条件
额定空气间隙
(间隙) 1
L(1O1)
8.0
8.0/4.01
3.5
1.75
mm
额定外部追踪 (爬电) 1
L(1O2)
8.0
8.0/4.01
3.5
1.75
mm
0.014
0.014
0.014
0.014
mm
600
600
600
600
V
最小内间隙
(内间隙)
追踪阻抗
(耐电痕化指数)
PTI
侵蚀深度
ED
0.019
0.019
0.021
0.021
mm
电阻
(输入 - 输出) 2
RIO
1012
1012
1012
1012

电容
(输入 - 输出) 2
CIO
1.4
1.4
1.4
1.4
pF
4.0
4.0
4.0
4.0
pF
输入电容 3
IEC60112
f = 1 MHz
CI
注意:
1. 表中数值与额定爬电和间隙值对应,详见 “7. 封装外形: 16 引脚宽体 SOIC” 、 “9. 封装外形: 16 引脚窄体
SOIC” 、 “11. 封装外形: 14 LD LGA (5 x 5 mm)” 和 “13. 封装外形: 14 LD LGA 及导热垫 (5 x 5 mm)” 。
VDE 认证的间隙和爬电限值: NB SOIC-16 封装为最小 4.7 mm, WB SOIC-16 封装为最小 8.5mm。 UL 未
在元件级认证上设置间隙和爬电最小值。 CSA 认证的间隙和爬电限值: NB SOIC-16 封装为最小 3.9 mm,
WB SOIC-16 封装为最小 7.6mm。
2. 为了确定阻抗和电容,将 Si823x 转换为两终端器件。 引脚 1–8 (1-7, 14 LD LGA) 一起截短组成第一个端子,
而 9–16 (8-14, 14 LD LGA) 一起截短组成第二个端子。 然后测量两个端子间的参数。
3. 从输入引脚到接地点的测量值。
表 4. IEC 60664-1 (VDE 0884 第 5 部分)额定值
规格
WB
SOIC-16
NB
SOIC-16
14 LD
LGA
14 LD
LGA
有导热垫
I
I
I
I
额定主电压 < 150 VRMS
I-IV
I-IV
I-IV
I-IV
额定主电压 < 300 VRMS
I-IV
I-III
I-III
I-III
额定主电压 < 400 VRMS
I-III
I-II
I-II
I-II
额定主电压 < 600 VRMS
I-III
I-II
I-II
I-I
参数
基本隔离组
安装分类
12
测试条件
材料组
修订版 1.7
Si823x
表 5. IEC 60747-5-5 绝缘特性 *
特性
参数
符号
测试条件
WB
NB SOIC-16 14 LD LGA
SOIC-16 14 LD LGA
有导热垫
891
560
373
V peak
VPR
方法 b1
(VIORM x 1.875 = VPR,
100%
生产测试, tm = 1 秒,
部分放电 < 5 pC)
1671
1050
700
V peak
VIOTM
t = 60 秒
6000
4000
2650
V peak
2
2
2
>109
>109
>109
VIORM
最大工作绝缘电压
输入到输出测试电压
瞬态过压
污染等级 (DIN VDE 0110,
表 1)
TS,VIO = 500 V 下绝缘阻抗
单位
RS

* 注意: 安全值的保持通过保护电路获得保证。 Si823x 提供 40/125/21 的气候分类。
表 6. IEC 安全限值 1
参数
外壳
温度
符号
WB
NB
SOIC-16 SOIC-16
测试条件
TS
安全输入
电流
IS
器件功耗 2
PD
JA = 100 °C/W (WB SOIC-16)、
105 °C/W (NB SOIC-16, 14 LD LGA)、
50 °C/W (14 LD LGA 有导热垫 )
VDDI = 5.5 V、
VDDA = VDDB = 24 V、
TJ = 150 °C, TA = 25 °C
14 LD
14 LD
LGA 有导
LGA
热垫
单位
150
150
150
150
°C
50
50
50
100
mA
1.2
1.2
1.2
1.2
W
注意:
1. 故障时允许的最大值。 参见图 7 和 8 中的热降额曲线。
2. Si82xx 测试时采用 VDDI = 5.5 V、 VDDA = VDDB = 24 V、 TJ = 150 ºC、 CL = 100 pF、输入 2 MHz 50% 占
空比矩形波。
修订版 1.7
13
Si823x
表 7. 热特性
参数
IC 结至空气 热阻
符号
WB
SOIC-16
NB
SOIC-16
14 LD
LGA
14 LD
LGA 有导
热垫
单位
JA
100
105
105
50
°C/W
表 8. 绝对最大额定值 1
参数
符号
最低
最高
单位
TSTG
–65
+150
°C
室温偏差
TA
–40
+125
°C
结点温度
TJ
—
+150
°C
VDDI
–0.6
6.0
V
VDDA, VDDB
–0.6
30
V
任一引脚上相对于地线的电压
VIO
–0.5
VDD + 0.5
V
峰值输出电流 (tPW = 10 μs,占空比 =0.2%)
(0.5 安培版本)
IOPK
—
0.5
A
峰值输出电流 (tPW = 10 μs,占空比 =0.2%)
(4.0 安培版本)
IOPK
—
4.0
A
最大隔离 (输入到输出)(1 秒)
WB SOIC-16
—
260
°C
最大隔离 (输出到输出)(1 秒)
WB SOIC-16
—
6500
VRMS
最大隔离 (输入到输出)(1 秒)
NB SOIC-16
—
2500
VRMS
最大隔离 (输出到输出)(1 秒)
NB SOIC-16
—
4500
VRMS
最大隔离 (输入到输出)(1 秒)
14 LD LGA 无导热垫
—
2500
VRMS
最大隔离 (输出到输出)(1 秒)
14 LD LGA 无导热垫
—
3850
VRMS
最大隔离 (输入到输出)(1 秒)
14 LD LGA 带导热垫
—
650
VRMS
最大隔离 (输出到输出)(1 秒)
14 LD LGA 带导热垫
—
1850
VRMS
储存温度 2
输入端供电电压
驱动器端供电电压
注意:
1. 超出最大额定值可导致器件永久损坏。 应在本数据表运行部分规定的条件下工作。 长期在最大绝对额定值条件
下工作可影响器件的可靠性。
2. VDE 认证储存温度为 –40 至 150 °C。
14
修订版 1.7
Safety-Limiting Current (mA)
Si823x
60
50
VDDI = 5.5 V
VDDA, VDDB = 24 V
40
30
20
10
0
0
50
100
150
Case Temperature (ºC)
200
Safety-Limiting Current (mA)
图 7. WB SOIC-16、 NB SOIC-16、 14 LD LGA 的热降额曲线,
依赖于符合 DIN EN 60747-5-5 的外壳温度安全限值
120
VDDI = 5.5 V
VDDA, VDDB = 24 V
100
80
60
40
20
0
0
50
100
150
Case Temperature (ºC)
200
图 8. 带导热垫 14 LD LGA 的热降额曲线,依赖于符合 DIN EN 60747-5-5 的外壳温度安全限值
修订版 1.7
15
Si823x
3. 功能描述
Si823x 通道的工作情况与光电耦合器和门驱动器类似,但调制的是 RF 载波而不是光。这种简单的结构提供了一个
牢靠的隔离数据路径,并且不要求有特别注意事项,或要求启动时初始化。 一个 Si823x 通道的简化模块示意图如
图 9 所示。
Transmitter
Receiver
RF
OSCILLATOR
A
Dead
time
control
MODULATOR
Driver
VDD
SemiconductorBased Isolation
Barrier
B
DEMODULATOR
0.5 to 4 A
peak
Gnd
图 9. 简化通道示意图
一个通道包含由基于半导体的隔离屏障所分隔的一个 RF 发射器和一个 RF 接收器。 对于发射器,输入 A 对 RF 振
荡器利用开 / 关键控提供的载波进行调制。 接收器含一个解调器,根据 RF 内部能量对输入状态进行解码,并通过输
出驱动器将结果应用到输出 B。 这种 RF 开 / 关键控方式优于脉冲代码方式,因其能够提供最佳的噪音抑制、低能耗
和更好的磁场抑制。 详见图 10。
Input Signal
Modulation Signal
Output Signal
图 10. 调制方式
16
修订版 1.7
Si823x
3.1. 典型工作特征 (0.5 安培)
图 11 至 22 中给出的典型性能特性仅供参考。 实际规格限值见 第 6 页的表 1。
VDDA Supply Current (mA)
10
Rise/Fall Time (ns)
8
Tfall
6
4
Trise
2
VDD=12V, 25°C
CL = 100 pF
7
5
12
15
18
500kHz
3
100kHz
2
1
50 kHz
0
9
21
1MHz
4
0
9
Duty Cycle = 50%
CL = 100 pF
1 Channel Switching
6
14
19
24
VDDA Supply Voltage (V)
24
VDDA Supply (V)
图 14. 相对于供电电压的供电电流
图 11. 相对于电源电压的上升 / 下降时间
5
Supply Current (mA)
Propagation Delay (ns)
30
25
H-L
20
L-H
15
VDD=12V, 25°C
CL = 100 pF
12
15
18
3
VDDA = 15V,
f = 250kHz, CL = 0 pF
Duty Cycle = 50%
2 Channels Switching
2
1
-50
10
9
4
21
0
50
100
Temperature (°C)
24
VDDA Supply (V)
图 15. 相对于温度的供电电流
图 12. 相对于供电电压的传送延时
40
35
Duty Cycle = 50%
CL = 0 pF
1 Channel Switching
3.5
Rise/Fall Time (ns)
VDDA Supply Current (mA)
4
1MHz
3
500kHz
2.5
2
100kHz
Trise
30
25
20
Tfall
15
10
5
1.5
50 kHz
VDD=12V, 25°C
0
1
9
14
19
24
VDDA Supply Voltage (V)
0.0
0.5
1.0
1.5
2.0
Load (nF)
图 16. 相对于负荷的上升 / 下降时间
图 13. 相对于供电电压的供电电流
修订版 1.7
17
50
4ϳϱ
45
ϰϱϬ
6RXUFH&XUUHQWP$
Propagation Delay (ns)
Si823x
40
35
L-H
30
H-L
25
20
15
ϰϮϱ
ϰϬϬ
ϯϳϱ
ϯϱϬ
ϯϮϱ
ϯϬϬ
VDD=12V, Vout=VDD-5V
VDD=12V, 25°C
10
0.0
0.5
1.0
Ϯϳϱ
1.5
10
2.0
15
25
6LQN&XUUHQWP$
Propagation Delay (ns)
30
L-H
20
H-L
15
VDD=12V, Load = 200pF
-40
-20
0
20
40
60
80
100
ϴϱϬ
ϴϮϱ
ϴϬϬ
ϳϳϱ
ϳϱϬ
7Ϯϱ
ϳϬϬ
ϲϳϱ
ϲϱϬ
ϲϮϱ
ϲϬϬ
ϱϳϱ
ϱϱϬ
VDD=12V, Vout=5V
-40
120
-10
80
110
ϰϮ5
6RXUFH&XUUHQWP$
ϭϭϮϱ
ϭϬϬϬ
6LQN&XUUHQWP$
50
图 21. 相对于温度的输出吸入电流
图 18. 相对于温度的传送延时
ϴϳϱ
ϳϱϬ
ϲϮϱ
ϰϬϬ
3ϳϱ
ϯϱϬ
ϯϮ5
ϯϬϬ
VDD=12V, Vout=5V
VDD=12V, Vout=VDD-5V
Ϯϳϱ
ϱϬϬ
12
14
16
18
20
22
-40
24
-10
20
50
80
7HPSHUDWXUH°&
6XSSO\9ROWDJH9
图 19. 相对于电源电压的输出吸入电流
18
20
7HPSHUDWXUH°&
Temperature (°C)
10
25
图 20. 相对于电源电压的输出源电流
图 17. 相对于负荷的传送延时
10
20
6XSSO\9ROWDJH9
Load (nF)
图 22. 相对于温度的输出源电流
修订版 1.7
110
Si823x
3.2. 典型工作特征 (4.0 安培)
图 23 至 34 中给出的典型性能特性仅供参考。 实际规格限值见 第 6 页的表 1。
VDDA Supply Current (mA)
10
Rise/Fall Time (ns)
8
Tfall
6
Trise
4
2
14
Duty Cycle = 50%
CL = 100 pF
1 Channel Switching
12
10
500kHz
8
6
100kHz
4
2
50 kHz
0
9
VDD=12V, 25°C
CL = 100 pF
14
12
15
18
19
24
VDDA Supply Voltage (V)
0
9
1MHz
21
图 26. 相对于供电电压的供电电流
24
VDDA Supply (V)
10
Supply Current (mA)
图 23. 相对于电源电压的上升 / 下降时间
Propagation Delay (ns)
30
25
L-H
8
6
VDDA = 15V,
f = 250kHz, CL = 0 pF
Duty Cycle = 50%
2 Channels Switching
4
2
0
20
-50
0
15
10
9
12
15
18
21
40
24
35
Rise/Fall Time (ns)
VDDA Supply (V)
图 24. 相对于供电电压的传送延时
14
Duty Cycle = 50%
CL = 0 pF
1 Channel Switching
12
100
图 27. 相对于温度的供电电流
VDD=12V, 25°C
CL = 100 pF
VDDA Supply Current (mA)
50
Temperature (°C)
H-L
1MHz
10
Trise
30
25
20
Tfall
15
10
5
8
500kHz
4
VDD=12V, 25°C
0
6
0
100kHz
2
1
2
3
4
5
6
7
8
9
10
Load (nF)
50 kHz
0
9
14
19
24
图 28. 相对于负荷的上升 / 下降时间
VDDA Supply Voltage (V)
图 25. 相对于供电电压的供电电流
修订版 1.7
19
Si823x
50
4
3.75
H-L
40
35
Source Current (A)
Propagation Delay (ns)
45
L-H
30
25
20
3.5
3.25
3
2.75
2.5
2.25
15
10
0
1
2
3
4
5
6
7
10
8
9
Sink Current (A)
Propagation Delay (ns)
H-L
L-H
20
15
VDD=12V, Load = 200pF
-20
0
20
40
60
80
100
7
6.75
6.5
6.25
6
5.75
5.5
5.25
5
4.75
4.5
4.25
4
VDD=12V, Vout=5V
-40
120
-10
50
80
110
图 33. 相对于温度的输出吸入电流
图 30. 相对于温度的传送延时
3.5
9
3.25
Source Current (A)
8
Sink Current (A)
20
Temperature (°C)
Temperature (°C)
7
6
5
3
2.75
2.5
2.25
VDD=12V, Vout=5V
VDD=12V, Vout=VDD-5V
2
4
10
12
14
16
18
20
22
24
-40
Supply Voltage (V)
-10
20
50
80
Temperature (°C)
图 31. 相对于供电电压的输出吸入电流
20
25
图 32. 相对于供电电压的输出源电流
30
-40
20
Supply Voltage (V)
图 29. 相对于负荷的传送延时
10
15
10
Load (nF)
25
VDD=12V, Vout=VDD-5V
2
VDD=12V, 25°C
图 34. 相对于温度的输出源电流
修订版 1.7
110
Si823x
3.3. 系列简介和启动过程中的逻辑运算
Si823x 系列隔离驱动器包括高侧、低侧和双驱动器配置。
3.3.1. 产品
表 9 显示本系列中各产品的配置和功能简介。
表 9. Si823x 系列简介
部件号
配置
重叠保护
可编程死区时间
输入
峰值输出电流
(A)
Si8230
Si8231
Si8232/7
Si8233
Si8234
Si8235/6/8
高侧 / 低侧


高侧 / 低侧

—


—

—


—
VIA、 VIB
PWM
0.5
0.5
0.5
4.0
4.0
4.0
双驱动器
高侧 / 低侧
高侧 / 低侧
双驱动器
VIA、 VIB
VIA、 VIB
PWM
VIA、 VIB
3.3.2. 器件行为
表 10 包含 Si8230/3、 Si8231/4 和 Si8232/5/6 系列的真值表。
表 10. Si823x 系列真值表 1
Si8230/3 (高侧 / 低侧)真值表
输入
输出
VOA
VOB
VDDI 状态
禁用
L
已供电
L
L
L
输出瞬态在内死区时间终止后发生。
L
H
已供电
L
L
H
输出瞬态在内死区时间终止后发生。
H
L
已供电
L
H
L
输出瞬态在内死区时间终止后发生。
H
H
已供电
L
L
L
无效状态。 输出瞬态在内死区时间终止后发生。
X2
X2
未供电
X
L
L
输出在 VDDI 电源恢复 7 µs 内回到输入状态。
X
X
已供电
H
L
L
禁用器件。
VIA
VIB
L
注释
Si8231/4 (PWM 输入高侧 / 低侧)真值表
PWM 输入
VDDI 状态
禁用
输出
VOA
VOB
注释
注意:
1. 此真值表假设 VDDA 和 VDDB 已供电。 如果 VDDA 和 VDDB 低于 UVLO,
详见第 26 页的 “3.7.2. 欠压锁定 ”。
2. 请注意,如果源电流充足,充电会导致内部二极管充爆。
修订版 1.7
21
Si823x
表 10. Si823x 系列真值表 1 (续)
H
已供电
L
H
L
输出瞬态在内死区时间终止后发生。
L
已供电
L
L
H
输出瞬态在内死区时间终止后发生。
X2
未供电
X
L
L
输出在 VDDI 电源恢复 7 µs 内回到输入状态。
X
已供电
H
VDDI 状态
禁用
输入
禁用器件。
Si8232/5/6/7/8 (双驱动器)真值表
L
L
输出
VOA
VOB
注释
VIA
VIB
L
L
已供电
L
L
L
输出瞬态会立即发生
(无内死区时间)。
L
H
已供电
L
L
H
输出瞬态会立即发生
(无内死区时间)。
H
L
已供电
L
H
L
输出瞬态会立即发生
(无内死区时间)。
H
H
已供电
L
H
H
输出瞬态会立即发生
(无内死区时间)。
X2
X2
未供电
X
L
L
输出在 VDDI 电源恢复 7 µs 内回到输入状态。
X
X
已供电
H
L
L
禁用器件。
注意:
1. 此真值表假设 VDDA 和 VDDB 已供电。 如果 VDDA 和 VDDB 低于 UVLO,
详见第 26 页的 “3.7.2. 欠压锁定 ”。
2. 请注意,如果源电流充足,充电会导致内部二极管充爆。
22
修订版 1.7
Si823x
3.4. 供电连接
隔离要求强制 VDDI、VDDA 和 VDDB 单独供电。 这些供电的去耦电容必须尽可能靠近 Si823x 的 VDD 和 GND 引
脚。 这些电容器的最佳值取决于负荷电流以及芯片和为其供电的调节器之间的距离。 推荐低效串联电阻式 (ESR) 电
容器,例如钽电容。
3.5. 功耗散注意事项
正确的系统设计必须确保在整个负荷范围内 Si823x 在安全热限值内工作。 Si823x 总功耗散为偏压电源电流、内部
寄生切换耗损以及系列门电阻和负荷的功耗之和。公式 1 显示了 Si823x 总功耗散。
Rp
Rn
2
P D =  V DDI   I DDI  + 2  I DD2   V DD2  +  f   Q TL   V DD2  -------------------- +  f   Q TL   V DD2  -------------------- + 2fCintV DD2
Rp + Rg
Rn + Rg
where:
P D is the total Si823x device power dissipation (W)
I DDI is the input-side maximum bias current (3 mA)
I DD2 is the driver die maximum bias current (2.5 mA)
C int is the internal parasitic capacitance (75 pF for the 0.5 A driver and 370 pF for the 4.0 A driver)
V DDI is the input-side VDD supply voltage (2.7 to 5.5 V)
V DD2 is the driver-side supply voltage (10 to 24 V)
f is the switching frequency (Hz)
Q TL is the total highside bootstrap charge (see Section 2.2 of AN486)
R G is the external gate resistor
R P is the R DS  ON  of the driver pull-up switch: (Rp=15 for the 0.5A driver; Rp=2.7 for the 4.0A driver)
R n is the R DS  ON  of the driver pull-down switch: (Rn=5 for the 0.5A driver and 1 for the 4.0A driver)
公式 1.
0.5 A 驱动器功耗示例 (使用方程式 1 并给出以下事项):
VDDI = 5.0 V
VDD2 = 12 V
f = 350 kHz
RG = 22 
QG = 25 nC
3
–9
3
– 12
15
5
Pd = 0.015 + 0.060 +  350  10   25  10   12  ------------------- +  f   Q TL   V DD2  ---------------- + 2   350  10   75  10   144  
15 + 22
5 + 22
= 140 mW
From which the driver junction temperature is calculated using Equation 2, where:
Pd is the total Si823x device power dissipation (W)
 ja is the thermal resistance from junction to air (105 °C/W in this example)
T A is the ambient temperature
修订版 1.7
23
Si823x
T j = P d   ja + T A
= (0.145)(105) + 20
= 35.2 °C
Si823x 允许的最大功耗由封装热阻、环境温度和允许的最大结温度决定,如 公式 2 所示:
T jmax – T A
P Dmax  --------------------------ja
where:
P Dmax = Maximum Si823x power dissipation (W)
T jmax = Si823x maximum junction temperature (150 °C)
T A = Ambient temperature (°C)
ja = Si823x junction-to-air thermal resistance (105 °C/W)
f = Si823x switching frequency (Hz)
公式 2.
PDmax Tjmax、TA 和 ja 的替代值 公式 2 可产生最大允许总功率 1.19 W。通过替代此值和从 第 6 页的表 1 至 公式
1 的相应数据表数值并进行简化可得到组大允许负荷。 结果是公式 3 (0.5 A 驱动器)和公式 4 (4.0 A 驱动器),
两者均假设 VDDI = 5 V 和 VDDA = VDDB = 18 V。
–3
– 11
1.4  10
C L(MAX) = -------------------------- – 7.5  10
f
公式 3.
–3
– 10
1.4  10
C L(MAX) = -------------------------- – 3.7  10
f
公式 4.
公式 3 和 公式 4 在 图 35 中以图表形式表示,其沿负荷线的点表示相应切换频率的 CL 封装损耗限值。
24
修订版 1.7
Si823x
1 6 ,0 0 0
0 .5 A D r i ve r ( p F )
4 A D r i ve r ( p F )
1 4 ,0 0 0
1 2 ,0 0 0
Max Load (pF)
1 0 ,0 0 0
8 ,0 0 0
6 ,0 0 0
4 ,0 0 0
2 ,0 0 0
0
700
650
600
550
500
450
400
350
300
250
200
150
100
F re q u e n c y (K h z )
图 35. 相对于切换频率的最大负荷
修订版 1.7
25
Si823x
3.6. 布局注意事项
最重要的是最大程度减少驱动器路径中的环路和 Si823x VDD 线路上的噪音。 必须注意让 Si823x 尽可能靠近其驱
动的器件才能最大程度减少这些路径中的寄生电感。 另外,VDD 供电和接地轨迹路径必须尽可能短。 为此,强烈推
荐使用供电和接地平面。 如采取用于供电器件和小信号元件的独立接地和 VDD 平面的分割接地平面系统,可提供
最佳的整体降噪性能。
3.7. 欠压锁定操作
启动、正常工作和关闭时的器件行为见 图 36,其中 UVLO+ 和 UVLO- 分别是正向和负向阈值。 请注意,输出 VOA
和 VOB 在输入侧电源 (VDDI) 不存在时默认为低。
3.7.1. 器件启动
输出 VOA 和 VOB 在启动中保持为低,直到 VDD 在时间段 tSTART 中高于 UVLO 阈值。 之后,输出遵循输入 VIA
和 VIB 的状态。
3.7.2. 欠压锁定
欠压锁定 (UVLO) 是为了器件启动和关闭时以及 VDD 低于规定的工作电路范围时防止错误操作。 输入 (控制)侧
的驱动器 A 和驱动器 B 分别拥有自己的欠压锁定监控器。
Si823x 输入侧在 VDDI < VDDIUV– 时进入 UVLO ,在 VDDI > VDDIUV+ 退出 UVLO。 驱动器输出 VOA 和 VOB 在
Si823x 输入侧处于 UVLO 下时保持为低,且各自的 VDD 供电 (VDDA、 VDDB)在容差内。 每个驱动器输出可独
立进出 UVLO。 例如, VOA 在 VDDA 低于 VDDAUV– 时无条件地进入 UVLO,在 VDDA 上升到高于 VDDAUV+ 时
退出 UVLO。
UVLO+
UVLO-
VDD HYS
VDDI
UVLO+
UVLO-
VDD HYS
VDDA
VIA
DISABLE
tSTART
tSD
tSTART
tSTART
tSD
tRESTART
VOA
图 36. 正常工作和关闭时的器件行为
26
修订版 1.7
tPHL
tPLH
Si823x
3.7.3. 欠压锁定 (UVLO)
UVLO 电路在 VDD 低于锁定阈值时无条件驱动 VO 变为低。 图 37 至 40 显示,在启动时 Si823x 保持在 UVLO 下
直到 VDD 上升至高于 VDDUV+。关闭时,Si823x 在 VDD 低于 UVLO 阈值加滞后(即 VDD < VDDUV+ – VDDHYS)
时进入 UVLO。
V DDUV+ (Typ)
3.5
Output Voltage (VO) 10.5
Output Voltage (VO) 10.5
V DDUV+ (Typ)
4.0
4.5
5.0
5.5
6.0
6.5
7.0
7.5
8.5
Supply Voltage (V DD - V SS) (V)
9.0
图 37. Si823x UVLO 响应 (5 V)
V DDUV+ (Typ)
Output Voltage (VO) 10.5
Output Voltage (VO) 10.5
6.5
7.0
7.5
8.0
8.5
9.0
11.3
9.5 10.0
11.8
12.3 12.8 13.3 13.8 14.3 14.8 15.3
Supply Voltage (V DD - V SS) (V)
Supply Voltage (V DD - V SS) (V)
图 40. Si823x UVLO 响应 (12.5 V)
图 38. Si823x UVLO 响应 (8 V)
27
10.0 10.5 11.0 11.5 12.0 12.5
图 39. Si823x UVLO 响应 (10 V)
V DDUV+ (Typ)
6.0
9.5
Supply Voltage (V DD - V SS) (V)
修订版 1.7
Si823x
3.7.4. 控制输入
VIA、 VIB 和 PWM 输入是高真值、符合 TTL 电平的逻辑输入。 VIA 和 VIB 上逻辑高信号引发相应的输出转为高。
对于 PWM 输入版本 (Si8231/4) 来说,PWM 输入为高时,VOA 为高且 VOB 为低,而 PWM 输入为低时,VOA 为
低且 VOB 为高。
3.7.5. 禁用输入
在 DISABLE 输入变为高之后,将无条件驱动 VOA 和 VOB 变为低,无论 VIA 和 VIB 状态如何。在 DISABLE = VIH
后,器件在 tSD 内停止工作,且在 DISABLE = VIL 后于 tRESTART 内恢复。 如果 VDDI 低于其 UVLO 水平 (即
VOA\VOB 仍低),则 DISABLE 输入无效。
3.8. 可编程死区时间和重叠保护
所有高侧 / 低侧驱动器 (Si8230/1/3/4) 都包括可编程重叠保护以防止输出 VOA 和 VOB 同时为高。 这些器件也包括
可编程死区时间,在 VOA 和 VOB 瞬态间添加了用户可编程的延时。 启用后,死区时间应用于所有瞬态,即使是在
重叠恢复后。 死区时间延时量 (DT) 由按从 DT 输入接地的一个电阻 (RDT) 编程。公式 5 请注意,死区时间引脚
可 连接到 VDDI 或保持浮动以便在约 400 ps 下提供额定死区时间。
DT  10  RDT
where:
DT = dead time (ns)
and
RDT = dead time programming resistor (k 
公式 5.
驱动 VIA 和 VIB 的器件应提供 TDD 最小死区时间以避免激活重叠保护。 两个输入驱动器的输入 / 输出时间波形见
图 41,死区时间波形见 图 42。
参考
描述
A 正常工作: VIA 高, VIB 低。
B 正常工作: VIB 高, VIA 低。
VIA/
PWM
VIB
VOA
VOB
A
B
C
D
E
F
G
H
I
C
争用: VIA = VIB = 高。
D
从争用中恢复: VIA 过渡低。
E
正常工作: VIA = VIB = 低。
F
正常工作: VIA 高, VIB 低。
G
争用: VIA = VIB = 高。
H
从争用中恢复: VIB 过渡低。
I
正常工作: VIB 过渡高。
图 41. 高侧 / 低侧双输入驱动器的输入 / 输出波形
28
修订版 1.7
Si823x
OVERLAP
OVERLAP
VOB
VIA/
PWM
VIB
50%
VIB
VIA/
PWM
DT
DT
DT
DT
90%
VOA
VOA
10%
90%
DT
DT
VOB
VOB
10%
A. Typical Dead Time Operation
B. Dead Time Operation During Overlap
图 42. 高侧 / 低侧双输入驱动器的死区时间波形
修订版 1.7
29
Si823x
4. 应用
以下示例给出了使用 Si823x 的典型电路配置。
4.1. 高侧 / 低侧驱动器
图 43A 显 示 通 过 VIA 和 VIB 输 入 信 号 实 行 控 制 的 Si8230/3,图 43B 显 示 通 过 单 个 PWM 信 号 实 行 控 制 的
Si8231/4。
VDD2
VDDI
D1
VDDI
C1
1uF
1500 V max
1500 V max
VDDA
VDDA
GNDI
CB
OUT1
VIA
OUT2
VIB
RDT
PWM
PWMOUT
GNDA
DT
CONTROLLER
CB
Q1
VOA
GNDA
DT
Si8230/3
CONTROLLER
RDT
Si8231/4
VDDB
VDDB
VDDB
C3
10uF
DISABLE
I/O
C3
10uF
DISABLE
GNDB
VOB
Q1
VOA
VDDB
I/O
D1
C2
1 µF
VDDI
C1
1uF
GNDI
VDD2
VDDI
C2
1 µF
GNDB
Q2
A
VOB
Q2
B
图 43. 半桥应用中的 Si823x
对于这两种应用来说, D1 和 CB 组成一个传统的自引导电路,允许 VOA 作为 Q1 的高侧驱动器工作,而 Q1 的最
大漏电压为 15 00V。自引导启动时间取决于选择的 CB 电容。请参阅 “AN486:高侧自引导设计在供电系统中使用
Si823x ISOdrivers”。VOB 作为传统低侧驱动器连接,并且在大部分应用中,VDD2 与 VDDB 相同。请注意,Si823x
的输入侧要求 VDD 在 4.5 至 5.5V 范围内 (Si8237/8 则为 2.7 至 5.5V 范围内),而 VDDA 和 VDDB 输出侧供电
必须根据各自的接地点在 6.5 至 24V 之间。推荐在 Si823x 输入侧使用 0.1 和 1 µF 的旁路电容器,并且这些电容器
应尽可能靠近芯片。另外,推荐在 Si823x 输出侧使用 0.1 和 10µF 的旁路电容器,并且这些电容器应尽可能靠近芯
片,以降低高频噪声并使性能最大化。
30
修订版 1.7
Si823x
4.2. 双驱动器
图 44 显示配置为双驱动器的 Si823x。 注意, Q1 和 Q2 的漏电电压可引用于共同接地或不同接地,其间电压为
1500 V dc。
VDDI
VDDI
C1
10 µF
Q1
VOA
GNDI
VDDA
PH1
VIA
PH2
VIB
VDDA
C2
10 µF
GNDA
Si8232/5/7/8
CONTROLLER
VDDB
VDDB
DISABLE
I/O
C3
10 µF
GNDB
VOB
Q2
图 44. 双驱动器应用中的 Si8232/5/7/8
因为每个输出驱动器位于其自己的芯片上,所以 VOA 与 VOB 的相对电压极性可以交换而不损坏驱动器。 也就是
说,通过 VDD, VOA 的电压可以高于或低于 VOB 的电压而不损坏驱动器。 因此,双驱动器低电位的高侧 / 低侧驱
动程序可以使用 VOA 或 VOB 作为高侧驱动器。 同样地,双驱动器能作为一个双低侧或双高侧驱动器运作,不会受
静态或动态电压极性的变化影响。
4.3. 双驱动器及热增强封装 (Si8236)
Si8236 的导热垫必须连接到散热器以降低热阻。 一般来说,热屏障面积越大,热阻越低。 推荐使用热 VIAS 为屏障
增加体积。 一般来说 VIAS 体积远大于屏障本身,且占用空间更少,从而更有效地降低热阻。 虽然散热器一般不是
电路接地点,但对于 Si8236 来说是一个很好的参考平面,且可作为降低 EMI 的屏障层。
Si8236 外层(包括 20 个热 VIAS)上有一个 10mm2 的热平面,其热阻实测为 50 °C/W。这比没有导热垫的 Si8235
改进很多。 Si8235 的热阻实测为 105 °C /W。此外应注意, Si8236 的 GNDA 和 GNDB 引脚通过导热垫连接在一
起。
修订版 1.7
31
Si823x
5. 引脚描述
SOIC-16 (Narrow)
SOIC-16 (Wide)
VIA
1
16
VDDA
VIA
1
16
VDDA
VIB
2
15
VOA
VIB
2
15
VOA
VDDI
3
14
GNDA
VDDI
3
14
GNDA
GNDI
4
13
NC
GNDI
4
DISABLE
5
12
NC
DISABLE
5
Si8230 13
Si8233 12
DT
6
11
VDDB
DT
6
11
VDDB
NC
7
10
VOB
NC
7
10
VOB
VDDI
8
9
VDDI
8
9
Si8230
Si8233
GNDB
NC
NC
GNDB
表 11. Si8230/3 双输入 HS/LS 隔离驱动器 (SOIC-16)
引脚
名称
1
VIA
驱动器 A 的非转换逻辑输入端子。
2
VIB
驱动器 B 的非转换逻辑输入端子。
3
VDDI
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
4
GNDI
输入侧接地端子。
5
6
7
32
描述
DISABLE 器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入连接到外
部逻辑电平,以避免因电容噪声耦合而出现错误操作。
DT
死区时间可编程输入。 从 DT 连接到接地点的电阻值决定了 VOA 和 VOB 输出瞬态间的死区时
间。 当连接至 VDDI 或无连接时,默认为 400 ps 死区时间 (见 第 28 页的 “3.8. 可编程死区时
间和重叠保护 ”)。
NC
无连接。
8
VDDI
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
9
GNDB
驱动器 B 接地端子。
10
VOB
11
VDDB
12
NC
无连接。
13
NC
无连接。
14
GNDA
15
VOA
16
VDDA
驱动器 B 输出 (低侧驱动器)。
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
驱动器 A 接地端子。
驱动器 A 输出 (高侧驱动器)。
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
Si823x
SOIC-16 (Narrow)
SOIC-16 (Wide)
PWM
1
16
VDDA
NC
2
15
VOA
VDDI
3
14
GNDI
4
DISABLE
5
DT
PWM
1
16
VDDA
NC
2
15
VOA
GNDA
VDDI
3
14
GNDA
13
NC
GNDI
4
12
NC
DISABLE
5
Si8231 13
Si8234 12
6
11
VDDB
DT
6
11
VDDB
NC
7
10
VOB
NC
7
10
VOB
VDDI
8
9
VDDI
8
9
Si8231
Si8234
GNDB
NC
NC
GNDB
表 12. Si8231/4 PWM 输入 HS/LS 隔离驱动器 (SOIC-16)
引脚
名称
1
PWM
2
NC
3
VDDI
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
4
GNDI
输入侧接地端子。
5
6
7
描述
PWM 输入。
无连接。
DISABLE 器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入连接到外
部逻辑电平,以避免因电容噪声耦合而出现错误操作。
DT
死区时间可编程输入。 从 DT 连接到接地点的电阻值决定了 VOA 和 VOB 输出瞬态间的死区时
间。 当连接至 VDDI 或无连接时,默认为 400 ps 死区时间 (见 第 28 页的 “3.8. 可编程死区时
间和重叠保护 ”)。
NC
无连接。
8
VDDI
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
9
GNDB
驱动器 B 接地端子。
10
VOB
11
VDDB
12
NC
无连接。
13
NC
无连接。
14
GNDA
15
VOA
16
VDDA
驱动器 B 输出 (低侧驱动器)。
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
驱动器 A 接地端子。
驱动器 A 输出 (高侧驱动器)。
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
33
Si823x
SOIC-16 (Narrow)
SOIC-16 (Wide)
VIA
1
16
VDDA
VIA
1
16
VDDA
VIB
2
15
VOA
VIB
2
15
VOA
VDDI
3
14
GNDA
VDDI
3
GNDA
GNDI
4
13
NC
GNDI
4
DISABLE
5
12
NC
DISABLE
5
Si8232 14
Si8235 13
Si8237
Si8238 12
NC
6
11
VDDB
NC
6
11
VDDB
NC
7
10
VOB
NC
7
10
VOB
VDDI
8
9
VDDI
8
9
Si8232
Si8235
Si8237
Si8238
GNDB
NC
NC
GNDB
表 13. Si8232/5/7/8 双隔离驱动器 (SOIC-16)
引脚
名称
1
VIA
驱动器 A 的非转换逻辑输入端子。
2
VIB
驱动器 B 的非转换逻辑输入端子。
3
VDDI
输入侧供电端子;连接到 4.5 至 5.5V 的电源 (Si8237/8 为 2.7 至 5.5 V)。
4
GNDI
输入侧接地端子。
5
6
34
描述
DISABLE 器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入连接到外
部逻辑电平,以避免因电容噪声耦合而出现错误操作。
NC
无连接。
7
NC
8
VDDI
输入侧供电端子;连接到 4.5 至 5.5V 的电源 (Si8237/8 为 2.7 至 5.5 V)。
9
GNDB
驱动器 B 接地端子。
10
VOB
11
VDDB
12
NC
无连接。
13
NC
无连接。
14
GNDA
15
VOA
16
VDDA
无连接。
驱动器 B 的输出。
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
驱动器 A 接地端子。
驱动器 A 的输出。
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
Si823x
LGA-14 (5 x 5 mm)
GNDI
1
14
VDDA
VIA
2
13
VOA
VIB
3
12
GNDA
VDDI
4
11
NC
DISABLE
5
10
VDDB
DT
6
7
VOB
VDDI
7
8
GNDB
Si8233
表 14. Si8233 双输入 HS/LS 隔离驱动器 (14 LD LGA)
引脚
名称
描述
GNDI
1
输入侧接地端子。
VIA
2
驱动器 A 的非转换逻辑输入端子。
VIB
3
驱动器 B 的非转换逻辑输入端子。
VDDI
4
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
DISABLE
5
器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入
连接到外部逻辑电平,以避免因电容噪声耦合而出现错误操作。
DT
6
死区时间可编程输入。 从 DT 连接到接地点的电阻值决定了 VOA 和 VOB 输出瞬态间
的死区时间。 当连接至 VDDI 或无连接时,默认为 400 ps 死区时间 (见第 28 页的
“3.8. 可编程死区时间和重叠保护 ”)。
VDDI
7
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
GNDB
8
驱动器 B 接地端子。
VOB
9
驱动器 B 输出 (低侧驱动器)。
VDDB
10
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
NC
11
无连接。
GNDA
12
驱动器 A 接地端子。
VOA
13
驱动器 A 输出 (高侧驱动器)。
VDDA
14
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
35
Si823x
LGA-14 (5 x 5 mm)
GNDI
1
14
VDDA
PWM
2
13
VOA
NC
3
12
GNDA
VDDI
4
11
NC
DISABLE
5
10
VDDB
DT
6
7
VOB
VDDI
7
8
GNDB
Si8234
表 15. Si8234 PWM 输入 HS/LS 隔离驱动器 (14 LD LGA)
36
引脚
名称
描述
GNDI
1
输入侧接地端子。
PWM
2
PWM 输入。
NC
3
无连接。
VDDI
4
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
DISABLE
5
器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入
连接到外部逻辑电平,以避免因电容噪声耦合而出现错误操作。
DT
6
死区时间可编程输入。 从 DT 连接到接地点的电阻值决定了 VOA 和 VOB 输出瞬态间
的死区时间。 当连接至 VDDI 或无连接时,默认为 400 ps 死区时间 (见 第 28 页的
“3.8. 可编程死区时间和重叠保护 ”)。
VDDI
7
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
GNDB
8
驱动器 B 接地端子。
VOB
9
驱动器 B 输出 (低侧驱动器)。
VDDB
10
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
NC
11
无连接。
GNDA
12
驱动器 A 接地端子。
VOA
13
驱动器 A 输出 (高侧驱动器)。
VDDA
14
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
Si823x
LGA-14 (5 x 5 mm)
GNDI
1
14
VDDA
VIA
2
13
VOA
VIB
3
12
GNDA
VDDI
4
11
NC
DISABLE
5
10
VDDB
NC
6
7
VOB
VDDI
7
8
GNDB
Si8235
表 16. Si8235 双隔离驱动器 (14 LD LGA)
引脚
名称
描述
GNDI
1
输入侧接地端子。
VIA
2
驱动器 A 的非转换逻辑输入端子。
VIB
3
驱动器 B 的非转换逻辑输入端子。
VDDI
4
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
DISABLE
5
器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入
连接到外部逻辑电平,以避免因电容噪声耦合而出现错误操作。
NC
6
无连接。
VDDI
7
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
GNDB
8
驱动器 B 接地端子。
VOB
9
驱动器 B 输出 (低侧驱动器)。
VDDB
10
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
NC
11
无连接。
GNDA
12
驱动器 A 接地端子。
VOA
13
驱动器 A 输出 (高侧驱动器)。
VDDA
14
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
37
Si823x
LGA-14 (5 x 5 mm)
GNDI
1
14
VDDA
VIA
2
13
VOA
VIB
3
12
GNDA
VDDI
4
11
NC
DISABLE
5
10
VDDB
NC
6
7
VOB
VDDI
7
8
GNDB
Si8236
表 17. Si8236 双隔离驱动器 (14 LD LGA)
38
引脚
名称
描述
GNDI
1
输入侧接地端子。
VIA
2
驱动器 A 的非转换逻辑输入端子。
VIB
3
驱动器 B 的非转换逻辑输入端子。
VDDI
4
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
DISABLE
5
器件禁用。 此输入为高时,将无条件驱动输出 VOA、 VOB 变为低。 强烈推荐将此输入
连接到外部逻辑电平,以避免因电容噪声耦合而出现错误操作。
NC
6
无连接。
VDDI
7
输入侧供电端子;连接到 4.5 至 5.5 V 的电源。
GNDB
8
驱动器 B 的接地端子。 Si8236 的 GNDA 和 GNDB 引脚通过导热垫连接在一起。
VOB
9
驱动器 B 输出 (低侧驱动器)。
VDDB
10
驱动器 B 供电电压端子;连接到 6.5 至 24 V 的电源。
NC
11
无连接。
GNDA
12
驱动器 A 的接地端子。 Si8236 的 GNDA 和 GNDB 引脚通过导热垫连接在一起。
VOA
13
驱动器 A 输出 (高侧驱动器)。
VDDA
14
驱动器 A 供电电压端子;连接到 6.5 至 24 V 的电源。
修订版 1.7
Si823x
6. 订购指南
表 18. 订购零件号 1,2
订购零件号
(OPN)
峰值电
流
UVLO
电压
隔离额定值
温度范围
封装类型
传统订购零件
号 (OPN) 仅限
2.5 kV
输入
配置
Si8230BB-D-IS
VIA、 VIB
高侧 /
低侧
Si8231BB-D-IS
PWM
高侧 /
低侧
Si8232BB-D-IS
VIA、 VIB
双驱动器
Si8234CB-D-IS
PWM
高侧 /
低侧
Si8233BB-D-IS
VIA、 VIB
高侧 /
低侧
Si8234BB-D-IS
PWM
高侧 /
低侧
Si8235BB-D-IS
VIA、 VIB
双驱动器
Si8235-B-IS
Si8230AB-D-IS
VIA、 VIB
无相关数据
Si8231AB-D-IS
PWM
高侧 /
低侧
Si8232AB-D-IS
VIA、 VIB
双驱动器
Si8233AB-D-IS
VIA、 VIB
Si8234AB-D-IS
PWM
高侧 /
低侧
Si8235AB-D-IS
VIA、 VIB
双驱动器
宽体 (WB) 封装选项
Si8230-A-IS
0.5 A
8V
Si8231-A-IS
Si8232-A-IS
10 V
2.5 kVrms
–40 至
+125 °C
SOIC-16
宽体
Si8233-B-IS
4.0 A
8V
0.5 A
Si8234-B-IS
5V
无相关数据
2.5 kVrms
4.0 A
无相关数据
5V
–40 至
+125 °C
SOIC-16
宽体
无相关数据
无相关数据
无相关数据
无相关数据
注意:
1. 根据 JEDEC 行业标准分类和和峰值焊接温度,所有封装均符合 RoHS 要求,且峰值回熔温度为 260 °C。
2. 可交换使用“Si” 和“SI”。
修订版 1.7
39
Si823x
表 18. 订购零件号 1,2 (续)
订购零件号
(OPN)
输入
配置
峰值电
流
UVLO
电压
0.5 A
8V
隔离额定值
温度范围
封装类型
传统订购零件
号 (OPN) 仅限
2.5 kV
2.5 kVrms
–40 至
+125 °C
SOIC-16
窄体
无相关数据
窄体 (NB) 封装选项
Si8230BB-D-IS1 VIA、 VIB
高侧 /
低侧
Si8231BB-D-IS1
高侧 /
低侧
PWM
Si8232BB-D-IS1 VIA、 VIB
双驱动器
Si8233BB-D-IS1 VIA、 VIB
高侧 /
低侧
Si8234BB-D-IS1
高侧 /
低侧
PWM
Si8235BB-D-IS1 VIA、 VIB
双驱动器
Si8235BA-D-IS1
双驱动器
VIA、 VIB
Si8230AB-D-IS1 VIA、 VIB
Si8231AB-D-IS1
PWM
高侧 /
低侧
Si8232AB-D-IS1 VIA、 VIB
双驱动器
Si8233AB-D-IS1 VIA、 VIB
高侧 /
低侧
Si8234AB-D-IS1
PWM
Si8235AB-D-IS1 VIA、 VIB
4.0 A
8V
1.0 kVrms
无相关数据
0.5 A
5V
无相关数据
2.5 kVrms
4.0 A
5V
双驱动器
–40 至
+125 °C
SOIC-16
窄体
无相关数据
无相关数据
无相关数据
无相关数据
LGA 封装选项
注意:
1. 根据 JEDEC 行业标准分类和和峰值焊接温度,所有封装均符合 RoHS 要求,且峰值回熔温度为 260 °C。
2. 可交换使用“Si” 和“SI”。
40
修订版 1.7
Si823x
表 18. 订购零件号 1,2 (续)
订购零件号
(OPN)
输入
配置
峰值电
流
Si8233CB-D-IM
Si8233BB-D-IM
VIA、 VIB
高侧 /
低侧
Si8233AB-D-IM
Si8234BB-D-IM
Si8234AB-D-IM
温度范围
封装类型
4.0 A
Si8235AB-D-IM
双驱动器
无相关数据
8V
Si8233-B-IM
无相关数据
2.5 kVrms
–40 至
+125 °C
5V
LGA-14
5x5 mm
Si8234-B-IM
无相关数据
8V
Si8235-B-IM
5V
无相关数据
8V
Si8236AA-D-IM
传统订购零件
号 (OPN) 仅限
2.5 kV
10 V
8V
Si8235BB-D-IM
Si8236BA-D-IM
隔离额定值
5V
PWM
VIA、 VIB
UVLO
电压
5V
LGA-14
5x5 mm
带导热垫
1.0 kVrms
Si8236-B-IM
无相关数据
5 kV 订购选项
Si8230BD-D-IS
VIA、 VIB
高侧 /
低侧
Si8231BD-D-IS
PWM
高侧 /
低侧
Si8232BD-D-IS
VIA、 VIB
双驱动器
Si8233BD-D-IS
VIA、 VIB
高侧 /
低侧
Si8234BD-D-IS
PWM
高侧 /
低侧
Si8235BD-D-IS
VIA、 VIB
双驱动器
Si8230AD-D-IS
VIA、 VIB
Si8231AD-D-IS
PWM
高侧 /
低侧
Si8232AD-D-IS
VIA、 VIB
双驱动器
Si8233AD-D-IS
VIA、 VIB
Si8234AD-D-IS
PWM
高侧 /
低侧
Si8235AD-D-IS
VIA、 VIB
双驱动器
0.5 A
8V
5.0 kVrms
–40 至
+125 °C
SOIC-16
宽体
无相关数据
4.0 A
无相关数据
0.5 A
5V
无相关数据
5.0 kVrms
4.0 A
5V
–40 至
+125 °C
SOIC-16
宽体
无相关数据
无相关数据
无相关数据
无相关数据
3 V VDDI 订购选项
注意:
1. 根据 JEDEC 行业标准分类和和峰值焊接温度,所有封装均符合 RoHS 要求,且峰值回熔温度为 260 °C。
2. 可交换使用“Si” 和“SI”。
修订版 1.7
41
Si823x
表 18. 订购零件号 1,2 (续)
订购零件号
(OPN)
输入
配置
Si8237AB-D-IS1 VIA、 VIB
双驱动器
Si8237BB-D-IS1 VIA、 VIB
双驱动器
Si8238AB-D-IS1 VIA、 VIB
双驱动器
Si8238BB-D-IS1 VIA、 VIB
双驱动器
Si8237AD-D-IS VIA、 VIB
双驱动器
Si8237BD-D-IS VIA、 VIB
双驱动器
Si8238AD-D-IS
VIA、VIB
双驱动器
Si8238BD-D-IS VIA、 VIB
双驱动器
峰值电
流
0.5 A
UVLO
电压
5V
传统订购零件
号 (OPN) 仅限
2.5 kV
40 至 +125 °C
N/A
5V
8V
4.0 A
封装类型
SOIC-16
窄体
2.5 kVrms
8V
0.5 A
温度范围
5V
8V
4.0 A
隔离额定值
5V
5.0 kVrms
SOIC-16
宽体
8V
注意:
1. 根据 JEDEC 行业标准分类和和峰值焊接温度,所有封装均符合 RoHS 要求,且峰值回熔温度为 260 °C。
2. 可交换使用“Si” 和“SI”。
42
修订版 1.7
Si823x
7. 封装外形: 16 引脚宽体 SOIC
图 45 给出了 16 引脚宽体 SOIC 的 Si823x 封装细节。表 19 列出了图示中尺寸的值。
图 45. 16 引脚宽体 SOIC
修订版 1.7
43
Si823x
表 19. 封装图尺寸
尺寸
最低
—
最高
2.65
A1
0.10
0.30
A2
2.05
—
b
0.31
0.51
c
0.20
0.33
A
D
10.30 BSC
E
10.30 BSC
E1
7.50 BSC
e
1.27 BSC
L
0.40
1.27
h
0.25
0.75

0°
8°
aaa
—
—
0.10
0.33
0.10
ddd
—
—
0.25
eee
—
0.10
fff
—
0.20
bbb
ccc
注意:
1. 所有显示的尺寸均以毫米 (mm) 为单位,除非另外说明。
2. 尺寸和公差符合 ANSI Y14.5M-1994。
3. 此图符合 JEDEC Outline MS-013, Variation AA。
4. 推荐的回流曲线依据的是 JEDEC J-STD-020 针对小型无铅部件
的规格。
44
修订版 1.7
Si823x
8. 焊盘图案: 16 引脚宽体 SOIC
图 46 给出了 16 引脚宽体 SOIC 中 Si823x 的建议焊盘详细信息。表 20 列出了图示中尺寸的值。
图 46. 16 引脚 SOIC 焊盘图案
表 20. 16 引脚宽体 SOIC 焊盘图案尺寸
尺寸
特点
(mm)
C1
导热垫列间距
9.40
E
导热垫行间距
1.27
X1
导热垫宽
0.60
Y1
导热垫长
1.90
注意:
1. 此焊盘图案设计基于 IPC-7351 图案 SOIC127P1032X265-16AN,用于密度
级 B (焊盘突出中值)。
2. 所有显示的尺寸为最大材料情况 (MMC) 下且假设有 0.05mm 的板卡制造公
差。
修订版 1.7
45
Si823x
9. 封装外形: 16 引脚窄体 SOIC
图 47 给出了 16 引脚窄体 SOIC (SO-16) 中 Si823x 的封装细节。表 21 列出了图示中尺寸的值。
图 47. 16 引脚小外形集成电路 (SOIC) 封装
表 21. 封装示意图尺寸
尺寸
最低
最高
尺寸
最低
最高
A
—
1.75
L
0.40
1.27
A1
0.10
0.25
L2
A2
1.25
—
h
0.25
0.50
b
0.31
0.51
θ
0°
8°
c
0.17
0.25
aaa
0.10
0.25 BSC
D
9.90 BSC
bbb
0.20
E
6.00 BSC
ccc
0.10
E1
3.90 BSC
ddd
0.25
e
1.27 BSC
注意:
1. 所有显示的尺寸均以毫米 (mm) 为单位,除非另外说明。
2. 尺寸和公差符合 ANSI Y14.5M-1994。
3. 此图纸符合 JEDEC 固态外形 MS-012, Variation AC 的要求。
4. 推荐的卡回流曲线依据的是 JEDEC/IPC J-STD-020 针对小型部件的标准。
46
修订版 1.7
Si823x
10. 焊盘图案: 16 引脚窄体 SOIC
图 48 说明了 16 引脚窄体 SOIC 中 Si823x 的推荐焊盘图案详细信息。表 22 列出了图示中尺寸的值。
图 48. 16 引脚窄体 SOIC PCB 焊盘图案
表 22. 16 引脚窄体 SOIC 焊盘图案尺寸
尺寸
特点
(mm)
C1
导热垫列间距
5.40
E
导热垫行间距
1.27
X1
导热垫宽
0.60
Y1
导热垫长
1.55
注意:
1. 此焊盘图案设计基于 IPC-7351 图案 SOIC127P600X165-16N,用于密度级
B (焊盘突出中值)。
2. 所有显示的尺寸为最大材料情况 (MMC) 下且假设有 0.05mm 的板卡制造公
差。
修订版 1.7
47
Si823x
11. 封装外形: 14 LD LGA (5 x 5 mm)
图 49 给出了 LGA 外形下 Si823x 的封装细节。表 23 列出了图示中尺寸的值。
图 49. Si823x LGA 外形
表 23. 封装图尺寸
尺寸
最低
正常
最高
A
0.74
0.84
0.94
b
0.25
0.30
0.35
D
5.00 BSC
D1
4.15 BSC
e
0.65 BSC
E
5.00 BSC
E1
3.90 BSC
L
0.70
0.75
0.80
L1
0.05
0.10
0.15
aaa
—
—
0.10
bbb
—
—
0.10
ccc
—
—
0.08
ddd
—
—
0.15
eee
—
—
0.08
注意:
1. 所有显示的尺寸均以毫米 (mm) 为单位,除非另外说明。
2. 尺寸和公差符合 ANSI Y14.5M-1994。
48
修订版 1.7
Si823x
12. 焊盘图案: 14 LD LGA
图 50 说明了 在 14 引脚 LGA 中 Si823x 的推荐焊盘图案详细信息。表 24 列出了图示中尺寸的值。
图 50. 14 引脚 LGA 焊盘图案
表 24. 14 引脚 LGA 焊盘图案尺寸
尺寸
C1
E
X1
Y1
(mm)
4.20
0.65
0.80
0.40
注意:
一般说明
1. 所有显示的尺寸均以毫米 (mm) 为单位。
2. 此焊盘图案设计基于 IPC-7351 指导原则。
3. 所有显示的尺寸均为最大材料情况 (MMC) 下。 最小 材料情况
(LMC) 的计算基于 0.05mm 的制造公差。
阻焊层设计
4. 所有金属垫都是非阻焊层限定的 (NSMD)。 阻焊层与金属垫 间的
最小间隙为 60µm,一直到导热垫周围。
网板设计
5. 应使用具有梯形壁的不锈钢激光切割电抛光网板来确保良好的焊膏
脱离。
6. 网板厚度应为 0.125 mm (5 密耳)。
7. 网板孔到焊盘导热垫的比例应为 1:1。
卡组装
8. 推荐免清洗 3 类焊膏。
9. 建议的卡回流温度曲线按照针对小型部件的 JEDEC/IPC J-STD020 规格。
修订版 1.7
49
Si823x
13. 封装外形: 14 LD LGA 及导热垫 (5 x 5 mm)
图 51 给出了 LGA 外形下 Si8236 ISOdriver 的封装细节。表 25 列出了图示中尺寸的值。
图 51. Si823x LGA 及导热垫外形
表 25. 封装图尺寸
尺寸
最低
正常
最高
A
0.74
0.84
0.94
b
0.25
0.30
0.35
D
5.00 BSC
D1
4.15 BSC
e
0.65 BSC
E
5.00 BSC
E1
3.90 BSC
L
0.70
0.75
0.80
L1
0.05
0.10
0.15
P1
1.40
1.45
1.50
P2
4.15
4.20
4.25
aaa
—
—
0.10
bbb
—
—
0.10
ccc
—
—
0.08
ddd
—
—
0.15
eee
—
—
0.08
注意:
1. 所有显示的尺寸均以毫米 (mm) 为单位,除非另外说明。
2. 尺寸和公差符合 ANSI Y14.5M-1994。
50
修订版 1.7
Si823x
14. 焊盘图案: 14 LD LGA 及导热垫
图 52 说明了 14 引脚 LGA 及导热垫中 Si8236 的推荐焊盘图案详细信息。表 26 列出图中尺寸值。
图 52. 14 引脚 LGA 及导热垫焊盘图案
表 26. 14 引脚 LGA 及导热垫焊盘图案尺寸
尺寸
C1
C2
D2
E
X1
Y1
(mm)
4.20
1.50
4.25
0.65
0.80
0.40
注意:
一般说明:
1. 所有显示的尺寸均以毫米 (mm) 为单位。
2. 此焊盘图案设计基于 IPC-7351 指导原则。
3. 所有显示的尺寸均为最大材料情况 (MMC) 下。 最小 材料情况
(LMC) 的计算基于 0.05mm 的制造公差。
阻焊层设计:
4. 所有金属垫都是非阻焊层限定的 (NSMD)。 阻焊层与金属垫 间的
最小间隙为 60µm,一直到导热垫周围。
网板设计:
5. 应使用具有梯形壁的不锈钢激光切割电抛光网板来确保良好的焊膏
脱离。
6. 网板厚度应为 0.125 mm (5 密耳)。
7. 网板孔到焊盘导热垫的比例应为 1:1。
卡组装:
8. 推荐免清洗 3 类焊膏。
9. 建议的卡回流温度曲线按照针对小型部件的 JEDEC/IPC J-STD020 规格。
修订版 1.7
51
Si823x
15. 顶部标记
15.1. Si823x 顶部标记 (16 引脚宽体 SOIC)
Si823YUV
YYWWTTTTTT
e4
TW
15.2. 顶部标记说明 (16 引脚宽体 SOIC)
线 1 标记:
底部零件号
订购选项
详见订购指南。
Si823 = ISOdriver 产品系列
Y = 峰值输出电流
 0, 1, 2, 7 = 0.5 A
 3, 4, 5, 8 = 4.0 A
U = UVLO 水平
 A = 5 V; B = 8 V; C = 10 V; D = 12.5 V
V = 隔离额定值
 B = 2.5 kV; C = 3.75 kV; D = 5.0 kV
线 2 标记:
线 3 标记:
52
YY = 年
WW = 工作周
由装配室指定 对应模具日期的年份和工作周。
TTTTTT = Mfg 代码
订购单制造代码。
周长 = 1.5 mm 直径
(居中对齐)
“e4” 无铅符号
原产国
ISO 代码缩写
TW = 台湾
修订版 1.7
Si823x
15.3. Si823x 顶部标记 (16 引脚窄体 SOIC)
e4
Si823YUV
YYWWTTTTTT
15.4. 顶部标记说明 (16 引脚窄体 SOIC)
线 1 标记:
底部零件号
订购选项
详见订购指南。
Si823 = ISOdriver 产品系列
Y = 峰值输出电流
 0, 1, 2, 7 = 0.5 A
 3, 4, 5, 8 = 4.0 A
U = UVLO 水平
 A = 5 V; B = 8 V; C = 10 V; D = 12.5 V
V = 隔离额定值
 B = 2.5 kV; C = 3.75 kV; D = 5.0 kV
线 2 标记:
YY = 年
WW = 工作周
由装配室指定 对应模具日期的年份和工作周。
TTTTTT = Mfg 代码
订购单制造代码。
修订版 1.7
53
Si823x
15.5. Si823x 顶部标记 (14 LD LGA)
Si823Y
UV-IM
TTTTTT
YYWW
15.6. 顶部标记说明 (14 LD LGA)
线 1 标记:
底部零件号
订购选项
详见订购指南。
线 2 标记:
Si823 = ISOdriver 产品系列
Y = 峰值输出电流
 0, 1, 2 = 0.5 A
 3, 4, 5, 6 = 4.0 A
U = UVLO 水平
 A = 5 V; B = 8 V; C = 10 V; D = 12.5 V
订购选项
V = 隔离额定值
 A = 1.0 kV; B = 2.5 kV; C = 3.75 kV; D = 5.0 kV
I = –40 to +125 °C 环境温度范围
M = LGA 封装类型
线 3 标记:
TTTTTT
装配制造代码
线 4 标记:
Circle = 1.5 mm 直径
引脚 1 标识符
YYWW
制造日期代码
54
修订版 1.7
Si823x
文档修改列表
修订版 1.1 至修订版 1.2
修订版 0.11 至修订版 0.2

已更新第 39 页的 “6. 订购指南 ”。
所有封装类型的已更新湿敏度
更新了所有规格以反映最新修订。
 更新的第 6 页的表 1,包括新 UVLO 选项。


(MSL)。
已更新第 14 页的表 8。
添加的结点温度规范
更新的第 14 页的表 8,反映新的最大封装隔离额
定值。
 添加了图 34、 35 和 36。

更新了订购指南以反映新封装选项。
 增加了第 27 页的 “3.7.3. 欠压锁定 (UVLO)” 以描述
UVLO 的工作情况。

修订版 0.2 至修订版 0.3

已更新第 11 页的表 2,带新的注释。

添加的表格 17 和引出线。

更新的图 19、 20、 21 和 22,说明正确的 y 轴比例。

更新了第 31 页的图 44。

更新了第 31 页的 “4.3. 双驱动器及热增强封装
(Si8236)”。

更新了第 43 页的 “7. 封装外形: 16 引脚宽体
SOIC”。

第 2、 3 和 4 章移动到了第 5 章之后。

更新了表 14、 15 和 17。

更新了第 44 页上的表 19, “ 封装图尺寸 ”。
从引脚图和标题中删除

将整个额定值为 1.5 kVRMS 的器件的参考值更改为
Si8230、 Si8231 和 Si8232。
更新和添加了订购指南脚注。
 更新了 第 6 页的表 1 中的 UVLO 规格。
1.0 kVRMS。



在表 1 中增加了 PWD 和输出供电有效电流规格。

在 第 17 页的 “3.1. 典型工作特征(0.5 安培)” 和 第
19 页的 “3.2. 典型工作特征 (4.0 安培) ” 中更新和
增加了典型工作条件图。
修订版 0.3 至修订版 1.0

已更新表 2、 3、 4 和 5。

已更新 “6. 订购指南 ” 。


添加了 5 V UVLO 订购选项
修订版 1.2 至修订版 1.3

全文添加了 Si8237/8。

更新了第 6 页的表 1。

更新了第 9 页的图 4。

更新了第 9 页的图 5。

Added 第 10 页的图 6。

更新了第 21 页的表 10。
创建了注意
添加了标记部分。

修订版 1.0 至修订版 1.1



26A 和 26B 的参考。
更新了第 39 页的表 18。
添加了
Si8235-BA-C-IS1 订购部件号。
添加了表的注意。
规格更新。
已更新第 6 页的表 1。
CMTI
1 和 2。
更新了 第 28 页的 “3.8. 可编程死区时间和重叠保护 ”。
删除了图
已更新第 1 页的 “ 特性 ”。
CMTI
更新了第 23 页的 “3.5. 功耗散注意事项 ”。
修订版 1.3 至修订版 1.4
规格更新。

已更新第 13 页上的表 5, “IEC 60747-5-5 绝缘特
性 *”。

已更新第 31 页的 “4.2. 双驱动器 ”。

已更新第 39 页的 “6. 订购指南 ”。

第 1 页上使用芯片图形替代引脚说明。

更新了 第 39 页的 “6. 订购指南 ”。
更新了
“ 3 V VDDI 订购选项 ” 。
修订版 1.4 至修订版 1.5

更新了表 1,输入、输出供电电流。

全文增加了对 AEC-Q100 认证的引用。

将所有对 60747-5-2 的引用更改为 60747-5-5。

全文增加了对 CQC 的引用。

全文更新了引脚说明。
死区时间默认值从

1 ns 修正为 400 ps。
更新了表 18,订购零件号。
删除了湿度敏感水平表注释。
修订版 1.7
55
Si823x
修订版 1.5 至修订版 1.6

更新了表 18,订购零件号。
增加了修订版
D 订购零件号。
删除了之前修订版本的所有订购零件号。
修订版 1.6 至修订版 1.7

更新了第 11 页的表 2
添加了合规认证

(CQC) 号码。
更新了第 12 页的表 3
更新了侵蚀深度。

更新了第 13 页的表 5
更新了

WBSOIC-16 的 VPR。
更新了第 14 页的表 8
删除了
Io,添加了峰值输出电流规格。

更新了第 23 页上的公式 1 示例。

更新了第 30 页的图 43。

更新了第 31 页的图 44。

更新了第 39 页的表 18 中的订购指南。
删除了注意
56
2。
修订版 1.7
Si823x
联系信息
Silicon Laboratories Inc.
400 West Cesar Chavez
Austin, TX 78701
电话: 1+(512) 416-8500
传真: 1+(512) 416-9669
免费电话: 1+(877) 444-3032
请访问 Silicon Labs 技术支持网页:
https://www.silabs.com/support/pages/contacttechnicalsupport.aspx
并注册提交技术支持请求。
专利通告
Silicon Labs 投资研发创新型低功耗、小尺寸、模拟密集型混合信号解决方案,以帮助我们的客户在市场中脱颖而出。 Silicon Labs 广泛的专利
组合是我们独特方式和世界一流工程团队的有力证明。
本文中信息在出版时在所有方面应该是准确的,但可随时修改,恕不另行通知。 Silicon Laboratories 对于错误和遗漏不承担任何责任,且不
会对因使用此处信息而导致的任何后果负责。 另外,Silicon Laboratories 对于所述功能或参数的正常使用不承担责任。Silicon Laboratories
保留修改文中信息的权利,恕不另行通知。 Silicon Laboratories 对其产品用于任何特定用途的合适性不作任何担保、声明或保证, Silicon
Laboratories 亦不承担因应用或使用其任何产品或电路产生的任何责任,特别对任何和所有责任,包括但不限于间接损坏或附带损坏概不负
责。 Silicon Laboratories 产品未设计、计划或授权用于旨在支持或维持生命的用途,或用于 Silicon Laboratories 产品故障可能造成人身伤
亡情形的任何其他应用中。 如果买方购买或使用 Silicon Laboratories 的产品用于任何非设计用途或未经授权的应用中,买方应保证 Silicon
Laboratories 不会受到任何索赔和损害。
Silicon Laboratories 和 Silicon Labs 是 Silicon Laboratories Inc. 的商标。
本文中其他产品或品牌名称是各自所有者的商标或注册商标。
修订版 1.7
57
Similar pages