Si21642-C60 双 DVB-T2/C2/S2/S2X/T/C/S 数字电视解调器 说明 Si21642C 在一个单独的紧凑装置中集成了两个符合 DVB-T2/T、 DVB-C2/C、DVB-S2/S 和 DVB-S2X 标准的独立高性能数字解调 器。Si21642C 利用成熟的 Silicon Labs 数字解调体系结构，为各 种媒体提供了卓越的接收性能，同时最大限度地降低了前端设计的 复杂性、成本和功耗。将 Si21642C 同时连接至一个双地面/有线电 视调谐器和一个双卫星调谐器，即可获得成本优化的高性能电视接 收前端。 Silicon Labs 内部研发的 DVB-C2 解调器可接受标准 IF (36 MHz) 或低 IF 输入（差分），并且支持由 DVB-C2 标准指定的所有模 式。DVB-C2 模式的主要特点是具有 4096-QAM、6 或 8 MHz 的带 宽、凹 槽 插 入 管 理（宽 频 和 窄 频），以 及 支 持 多 个 数 据 切 片 和 PLP。 DVB-T2（包括 T2-Lite）解调器支持由 DVB-T2 标准 (V1.4.1) 指定 的所有模式。DVB-T2 模式的主要特点是具有 SISO 和 MISO 支 持、FEF 管理、完全自主的信号采集（包括所有导频模式的自动 L1 信号解析支持），以及 DVB-T2/T 自动检测。包括 ITU-T J.83 annex B 在内的 DVB-T 和 DVB-C 解调器是成熟且使用广泛的 Silicon Labs 设备 Si2164/67/68/69 的增强版本。 卫 星 接 收 支 持 解 调 广 泛 应 用 的 DVB-S、DIRECTV™ (DSS)、 DVB-S2、DIRECTV™ (AMC) 旧标准，以及 DVB-S2 (S2X) 卫星广 播的新增第二部分标准。零 IF 接口（差分接口）可以无缝连接到 已获市场认可的卫星硅调谐器。它还集成了两个用于控制卫星天线 的 DiSEqC™ 2.0 LNB 接口，并且在每一个卫星解调器上，还提供 从 LNB 到卫星调谐器 RF 输入的用于补偿长线缆馈送回波的均衡 器。 Si21642C 提供了适用于 DVB-S/S2/S2X 和 DVB-C 标准的片上盲 扫算法以及盲锁功能。Si21642C 集成了两个独立的可编程传输流 接口，用于提供灵活多样的输出模式，包括交叉开关功能，且完全 兼容所有 MPEG 解码器或条件接收模块，以支持所有客户应用。 功能 - 引脚对引脚兼容所有双解调器产品系列：Si216x2 和 Si218x2 - API 兼容所有单解调器和所有双解调器 - DVB-T2 和 T2-Lite (ETSI EN 302 755-V1.4.1) - 带宽：1.7、5、6、7 或 8 MHz - 符合 NorDig Unified 2.5 和 D-Book 8 - DVB-C2 (ETSI EN 302 769-V1.2.1) - 16-QAM 至 4096-QAM OFDM 解调 - DVB-T (ETSI EN 300 744) - 符合 NorDig Unified 2.5 和 D-Book 8 - DVB-C (ETSI EN 300 429) / ITU-T J.83 Annex A/B/C - 1 至 7.2 MSymbol/s，符合 C-Book - DVB-S2（ETSI EN 302 307-1 V1.4.1） - QPSK/8PSK 解调器 - DVB-S2X (ETSI EN302 307-2 V1.1.1) - QPSK/8PSK、8/16/32APSK 解调器 - 滚降系数为 0.05 到 0.35 - 支持 TS 传输的信道绑定 - 支持 DVB-S (ETSI EN 300 421) 和 DSS - 双 DiSEqC™ 2.x 接口，支持 Unicable - 1 至 45 MSps，符合所有卫星标准（32APSK 时 <40 MSps） - I2C 串行总线接口（主模块和主机） - 可通过快速 SPI 或 I2C（支持广播模式）来下载固件补丁进行升级 - 适用于 T/C 调谐器的双独立差分 IF 输入和适用于卫星调谐器的 - 差分 ZIF I/Q 输入 GPIO 和多用途端口（每个解调器两个） 独立且灵活的 TS 接口，配有串行或并行输出和交叉开关功能 适用于所有标准的快速锁定时间 仅两个电源：1.2 和 3.3 V 8x8 mm，QFN-68 引脚封装，符合无铅/RoHS 要求 应用 - 多接收器 iDTV：板载或 NIM 内嵌 高级多媒体 PVR STB PC-TV 配件 PVR、DVD 和蓝光光盘刻录机 1.2, 3.3V MP_A_A MP_C_A Si21642C S_ADC_IP_A S_ADC_IN_A S_ADC_QP_A S_ADC_QN_A TC_ADC_P_A TC_ADC_N_A ADC_A ADC_A DEMODULATOR_A CORE TS_A ADC_A DiSEqC_OUT_A DiSEqC_CMD DiSEqC_A TS1_SYNC TS1_DATA TS1_VAL 8 TS1_CLK GPIO1/ TS_ERR_A I2C Block_A DiSEqC_IN_A_B SDA_MAST SCL_MAST XO XTAL_I/CLK_IN CLK_IN/OUT ADDR_A SDA_HOST SCL_HOST ADDR_B TV Tuner DiSEqC_OUT_B TV Tuner TC_ADC_P_B TC_ADC_N_B S_ADC_IP_B S_ADC_IN_B S_ADC_QP_B S_ADC_QN_B DiSEqC_B ADC_B GPIO0/ TS_ERR_B I2C Block_B ADC_B HDTV MPEGS.o.C. Dual Satellite Tuner RESETB TS_B DEMODULATOR_B CORE TS2_SYNC TS2_DATA TS2_VAL 8 TS2_CLK ADC_B MP_B_B MP_D_B 双数字解调器 版权所有 © 2015 Silicon Laboratories 2015.11.5 Si21642-C60 双 DVB-T2/C2/S2/S2X/T/C/S 数字电视解调器 所选电气规格 （TA = –10 至 70 °C）。 Parameter General Input clock reference Supported XTAL frequency Total power consumption for each demodulator Test Condition Min Typ Max Unit DVB-T2 4 16 — — — — 356 182 30 30 — — MHz MHz mW mW DVB-C23 — 327 — mW — 142 — mW — 421 — mW — 230 — mW — 42 — °C/W 1.14 3.00 3.00 1.20 3.30 3.30 1.30 3.60 3.60 V V V DVB-T21 4 DVB-C DVB-S2 5 DVB-S6 4 layer PCB Thermal resistance (θJA) Power Supplies VDD_VCORE VDD_VANA VDD_VIO Notes: 1. Test conditions: 8 MHz, 256-QAM, 32K FFT, CR = 3/5, GI = 1/128, PP7, C/N at picture failure, parallel TS. 2. Test conditions: 8 MHz, 8K FFT, 64-QAM, parallel TS. 3. Test conditions: 4096-QAM, CR = 5/6, GI = 1/128, C/N = 34 dB (at picture failure), parallel TS. 4. Test conditions: 6.9 Mbaud, 256-QAM, parallel TS. 5. Test conditions: 32 Mbaud, CR = 3/5, 8PSK, pilots On, C/N at picture failure, parallel TS. 6. Test conditions: 30 Mbaud, CR = 7/8, at QEF: BER = 2 x 10–4, parallel TS. S_ADC_IP_A VDD_ANA ADDR_B ADDR_A XTAL_I/CLK_IN XO RESETB MP_D_B MP_C_A VDD_CORE VDD_CORE GPIO_1/TS_ERR_A TS2_DATA[7] TS1_DATA[7] TS2_DATA[6] TS1_DATA[6] TS2_DATA[5] 引脚分配 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 S_ADC_IN_A 52 34 TS1_DATA[5] S_ADC_QP_A 53 33 VDD_VIO S_ADC_QN_A 54 32 GND S_ADC_IP_B 55 31 VDD_CORE S_ADC_IN_B 56 30 VDD_CORE S_ADC_QP_B 57 S_ADC_QN_B 58 TC_ADC_P_A 59 TC_ADC_N_A 60 Si21642C 29 TS2_DATA[4] (GND_PAD) 27 TS2_DATA[3] QFN-68 8x8mm 25 TS2_DATA[2] TC_ADC_P_B 61 TC_ADC_N_B 62 CLK_IN_OUT 63 28 TS1_DATA[4] 26 TS1_DATA[3] 24 TS1_DATA[2] 23 TS2_DATA[1] SDA_MAST 64 22 TS1_DATA[1] SCL_MAST 65 GND 66 21 TS2_DATA[0]/TS2_SER 20 TS1_DATA[0]/TS1_SER VDD_CORE 67 VDD_CORE 68 19 TS2_CLK 18 TS1_CLK 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 MP_A_A MP_B_B GPIO_0/TS_ERR_B DISEQC_CMD_A DISEQC_IN_A_B DISEQC_OUT_A DISEQC_OUT_B VDD_CORE VDD_CORE GND VDD_VIO SCL_HOST SDA_HOST TS1_VAL TS2_VAL TS1_SYNC TS2_SYNC 1 选择指南 Part # Description Si21642-C60-GM/R Dual Digital TV Demodulator for DVB-T2/C2/S2/S2X/T/C/S, 8x8 mm QFN-68 双数字解调器 版权所有 © 2015 Silicon Laboratories Silicon Laboratories 和 Silicon Labs 均为 Silicon Laboratories Inc. 的商标。 本文中其他产品或品牌名称是各自所有者的商标或注册商标 2015.11.5