Si21662-D60 双 DVB-S/S2/S2X 数字电视解调器 说明 Si21662D 将符合 DVB-S2/S 和 DVB-S2X 标准的两个高性能数字 解 调 器 集 成 于 一 个 单 独 的 紧 凑 装 置 中。Si21662D 利 用 成 熟 的 Silicon Labs 数字解调体系结构，具有卓越的接收性能，同时最大 限度地降低了前端设计的复杂性、成本和功耗。将 Si21662D 连接 至一个双卫星调谐器，即可获得成本优化的高性能电视或 STB 接 收前端。 卫 星 接 收 支 持 解 调 广 泛 应 用 的 DVB-S、DIRECTV™ (DSS)、 DVB-S2、DIRECTV™ (AMC) 旧标准，以及 DVB-S2 (S2X) 卫星广 播的新增第二部分标准。零 IF 接口（差分接口）可以无缝连接到 已获市场认可的卫星硅调谐器。它还集成了两个用于控制卫星天线 的 DiSEqC™ 2.0 LNB 接口，并且在每一个卫星解调器上，还提供 从 LNB 到卫星调谐器 RF 输入的用于补偿长线缆馈送回波的均衡 器。 可变编码调制 (VCM)、QPSK/8PSK、8/16/32APSK 解调方案和广 播服务类是 DVB-S2/S2X 解调器的主要规格。Silicon Labs 创新的 LDPC 和 BCH 解码体系结构不仅功耗低，同时具有同类产品中最 优的接收性能。 Si21662D 提供了片上盲扫算法以及盲锁功能。 Si21662D 内嵌两个独立的可编程传输流接口，用于提供灵活多样 的输出模式，包括交叉开关功能，且完全兼容所有 MPEG 解码器 或条件接收模块，能够支持所有客户应用。 功能 - 引脚对引脚兼容所有双解调器产品系列：Si216x2 和 Si218x2 - API 兼容所有单解调器和所有双解调器 - DVB-S2（ETSI EN 302 307-1 V1.4.1） - QPSK/8PSK 解调器 - DVB-S2X (ETSI EN302 307-2 V1.1.1) - 支持广播类 - QPSK/8PSK、8/16/32APSK 解调器 - 滚降系数为 0.05 到 0.35 - 支持 VCM - 支持 ISSY 和 NPD - 支持 MIS - 输出模式：支持 TS、GPCS 和 GSE-HEM - 支持 TS 传输的信道绑定 - 支持 DVB-S (ETSI EN 300 421) 和 DSS - QPSK 解调器和增强型 FEC 解码器 - 双 DiSEqC™ 2.x 接口，支持 Unicable - 1 至 45 MSps，符合所有卫星标准（32APSK 时 <40 MSps） - I2C 串行总线接口（主模块和主机） - 可通过快速 SPI 或 I2C（支持广播模式）来下载固件补丁进行升级 - 双独立差分 ZIF I/Q 输入 - GPIO 和多用途端口（每个解调器两个） - 独立且灵活的 TS 接口，配有串行或并行输出和交叉开关功能 - 快速锁定时间 - 仅两个电源：1.2 和 3.3 V - 8x8 mm，QFN-68 引脚封装，符合无铅/RoHS 要求 应用 - 1.2, 3.3V MP_A_A MP_C_A Dual Satellite Tuner DiSEqC_OUT_A DiSEqC_CMD RESETB Si21662D ADC_A DEMODULATOR_A CORE ADC_A DiSEqC_A TS_A GPIO1/ TS_ERR_A I2C Block_A DiSEqC_IN_A_B SDA_MAST SCL_MAST XO XTAL_I/CLK_IN CLK_IN/OUT DiSEqC_OUT_B S_ADC_IP_B S_ADC_IN_B S_ADC_QP_B S_ADC_QN_B TS1_SYNC TS1_DATA TS1_VAL 8 TS1_CLK ADDR_A SDA_HOST SCL_HOST ADDR_B DiSEqC_B GPIO0/ TS_ERR_B I2C Block_B TS_B ADC_B ADC_B HDTV MPEG S.o.C. S_ADC_IP_A S_ADC_IN_A S_ADC_QP_A S_ADC_QN_A 多接收器 iDTV：板载或 NIM 内嵌 高级多媒体 PVR STB PC-TV 配件 PVR、DVD 和蓝光光盘刻录机 DEMODULATOR_B CORE TS2_SYNC TS2_DATA TS2_VAL 8 TS2_CLK MP_B_B MP_D_B 双数字解调器 版权所有 © 2015 Silicon Laboratories 2015.10.14 Si21662-D60 双 DVB-S/S2/S2X 数字电视解调器 所选电气规格 （TA = –10 至 70 °C）。 Parameter General Input clock reference Test Condition Thermal resistance (θJA) Power Supplies VDD_VCORE VDD_VANA VDD_VIO Typ Max Unit 4 — 30 MHz 16 — 30 MHz DVB-S21 — 421 — mW DVB-S2 4 layer PCB — 230 — mW — 42 — °C/W 1.14 3.00 3.00 1.20 3.30 3.30 1.30 3.60 3.60 V V V Supported XTAL frequency Total power consumption for each demodulator Min Notes: 1. Test conditions: 32 Mbaud, CR = 3/5, 8PSK, pilots On, parallel TS, C/N at picture failure. 2. Test conditions: 30 Mbaud, CR = 7/8, parallel TS, at QEF: BER = 2 x 10–4. TS2_DATA[5] TS1_DATA[6] TS2_DATA[6] TS1_DATA[7] TS2_DATA[7] GPIO_1/TS_ERR_A VDD_CORE VDD_CORE MP_C_A MP_D_B RESETB XO XTAL_I/CLK_IN ADDR_A ADDR_B VDD_ANA S_ADC_IP_A 引脚分配 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 S_ADC_IN_A 52 34 TS1_DATA[5] S_ADC_QP_A 53 33 VDD_VIO S_ADC_QN_A 54 32 GND S_ADC_IP_B 55 31 VDD_CORE S_ADC_IN_B 56 30 VDD_CORE S_ADC_QP_B 57 S_ADC_QN_B 58 NC 59 NC 60 Si21662D 29 TS2_DATA[4] (GND_PAD) 27 TS2_DATA[3] QFN-68 8x8mm 25 TS2_DATA[2] NC 61 NC 62 CLK_IN_OUT 63 28 TS1_DATA[4] 26 TS1_DATA[3] 24 TS1_DATA[2] 23 TS2_DATA[1] SDA_MAST 64 22 TS1_DATA[1] SCL_MAST 65 21 TS2_DATA[0]/TS2_SER GND 66 20 TS1_DATA[0]/TS1_SER VDD_CORE 67 19 TS2_CLK 18 TS1_CLK GPIO_0/TS_ERR_B DISEQC_CMD_A DISEQC_IN_A_B DISEQC_OUT_A DISEQC_OUT_B VDD_CORE TS2_SYNC MP_B_B 9 10 11 12 13 14 15 16 17 TS1_SYNC 8 TS2_VAL 7 TS1_VAL 6 SDA_HOST 5 SCL_HOST 4 VDD_VIO 3 GND 2 VDD_CORE 1 MP_A_A VDD_CORE 68 选择指南 Part # Description Si21662-D60-GM/R Dual Digital TV Demodulator for DVB-S/S2/S2X, 8x8 mm QFN-68 双数字解调器 版权所有 © 2015 Silicon Laboratories Silicon Laboratories 和 Silicon Labs 均为 Silicon Laboratories Inc. 的商标。 本文中其他产品或品牌名称是各自所有者的商标或注册商标 2015.10.14