AN-595: 了解TxDAC®系列高速DAC的引脚兼容性[中文版] (Rev. 0)

AN-595
应用笔记
One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com
了解TxDAC®系列高速DAC的引脚兼容性
作者:David Carr
简介
TxDAC产品系列由三代高性能、低功耗CMOS数模转换器
兼容(参考图1至3)。在不同代产品之间迁移设计时,需要
(DAC)组成。各产品提供引脚兼容的8、10、12、14位版
理解电源要求、功能选项及旁路要求等方面的差异。
本,并专门针对通信系统的发射信号路径进行了优化。所
系列描述
有器件都采用相同的接口选项、小型封装和引脚排列,因
首个TxDAC产品系列是AD9708/AD9760/AD9762/AD9764
而可以根据性能、分辨率和成本,向上或向下选择适合的
(AD976x)系列。这是市面上首个专门针对通信应用而设计
器件。
的CMOS DAC系列。它们不仅容许灵活的电源电压(2.7 V
TxDAC产品系列在发展过程中,始终保持与前代产品引脚
至5.5 V),而且性能优于当时很普遍的BiCMOS替代产品。
(MSB) DB13
1
28 CLOCK
(MSB) DB13
1
DB12
2
27 DVDD
DB12 2
DB11
3
26 DCOM
DB11
DB10
4
25 NC
DB10 4
DB9
5
24 AVDD
6
AD9764
3
DB9 5
DB8
6
(MSB) DB13
1
28 CLOCK
27 DVDD
DB12
2
27 DVDD
26 DCOM
DB11
3
26 DCOM
25 NC
DB10
4
25 MODE
DB9
5
DB8
6
28 CLOCK
AD9754
24 AVDD
AD9744
24 AVDD
DB7
23 RESERVED
TOP VIEW
7 (Not to Scale) 22 IOUTA
21 IOUTB
DB6
8
21 IOUTB
20 ACOM
DB5
9
20 ACOM
23 ICOMP
TOP VIEW
7 (Not to Scale) 22 IOUTA
DB7
23 COMP2
TOP VIEW
7 (Not to Scale) 22 IOUTA
DB6
8
21 IOUTB
DB6
8
DB5
9
20 ACOM
DB5
9
19 COMP1
DB4 10
19 NC
DB4 10
DB3 11
18 FS ADJ
DB3 11
18 FS ADJ
DB3 11
18 FS ADJ
DB2 12
17 REFIO
DB2 12
17 REFIO
DB2 12
17 REFIO
DB1 13
16 REFLO
DB1 13
16 REFLO
DB1 13
16 REFLO
DB8
DB4 10
(LSB) DB0
14
15 SLEEP
DB7
(LSB) DB0
14
15 SLEEP
(LSB) DB0
14
19 NC
15 SLEEP
NC = NO CONNECT
NC = NO CONNECT
NC = NO CONNECT
图1. AD9764引脚排列
图2. AD9754引脚排列
图3. AD9744引脚排列
TxDAC是ADI公司的注册商标。
Rev. 0 | Page 1 of 2
AN-595
之后推出的是AD9750/AD9752/AD9754系列(AD975x),性
不连接(NC)引脚。该引脚具有内部下拉电阻,如果保持
能比第一代产品更出色。为了实现性能提升,模拟电源电
悬空,可将器件置于偏移二进制数据模式之下。因此,
压受到限制(4.5 V至5.5 V)。不过,数字电源继承了前代产
它可与现有AD976x和AD975x设计(不连接引脚25)兼容。
品的灵活性,保持了与众多逻辑系列的兼容性。
表III详述了MODE引脚容许的外部连接和选定的最终数
TxDAC系列最近推出的产品是AD9740/AD9742/AD9744
据格式。
(AD974x系列)。该系列的设计采用了仅支持3.3 V电源的先
表III. AD974x的MODE控制
进亚微米CMOS工艺。AD974x系列实现了工业标准TxDAC
MODE引脚
数据格式
悬空
DCOM
DVDD
偏移二进制
偏移二进制
二进制补码
引脚排列可达到的最高性能。
电源要求
随着每一代产品的技术进步,电源电压的要求也发生了变
化。表I列出了每一代的要求。
COMP1和COMP2引脚
AD976x系列包含两个必须从外部进行旁路的内部偏置节点
表I. 电源要求
系列
模拟电源
数字电源
AD976x
AD975x
AD974x
2.7 V至5.5 V
4.5 V至5.5 V
3.0 V至3.6 V
2.7 V至5.5 V
2.7 V至5.5 V
3.0 V至3.6 V
(COMP1和COMP2)。AD975x系列去除了其中一个偏置节
点。在AD974x系列中,内部偏置点均无法从外部去耦。不
过,AD974x引脚排列中的一个引脚被声明为RESERVED,
以支持工厂测试模式。
该引脚在PCB上应断开(悬空),也可通过电容连接到地,
采样速率
AD976x和AD975x系列采用5 V CMOS工艺设计,支持125
MSPS的最高数据速率。AD974x系列使用了更先进的3 V
CMOS工艺,支持165 MSPS的更新速率。表II总结了每一
系列支持的时钟速率。
表II. 最大采样速率
系列
最大fCLOCK
AD976x
AD975x
AD974x
125 MSPS
125 MSPS
165 MSPS
但不得直接(或电阻式)连接到地或供电轨。表IV和V详述
了这两个引脚的要求。
表IV:引脚19的名称和连接
系列
引脚19名称
引脚19连接
AD976x
AD975x
AD974x
COMP1
NC
NC
0.1 µF至AVDD
内部不连接
内部不连接
表V:引脚23的名称和连接
MODE选择
AD974x系列添加了MODE引脚,允许处理偏移二进制或
系列
引脚23名称
引脚23连接
AD976x
AD975x
AD974x
COMP2
ICOMP
RESERVED
0.1 µF至ACOM
0.1 µF至ACOM
悬空或容性耦合至ACOM
二进制补码数据。前两代产品仅支持偏移二进制。
MODE功能由引脚25控制,该引脚在早期器件中设计为
©2006 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
E02998-0-6/02(0)
T
T
Rev. 0 | Page 2 of 2
Similar pages