中文数据手册

10位、4倍过采样
标清电视视频解码器，支持去隔行
ADV7280
产品特性
应用
支持全球NTSC/PAL/SECAM色彩解调
一个10位模数转换器(ADC)，每通道4倍过采样适用于CVBS、
Y/C和YPrPb模式
模拟视频输入通道，内置片内抗混叠滤波器
ADV7280：最多4路输入通道
ADV7280-M：最多8路输入通道
视频输入支持CVBS(复合)、Y/C(S视频)和YPrPb(分量)
NTSC/PAL/SECAM自动检测
高达1.47 V的共模输入范围解决方案
出色的共模噪声抑制能力
5线式自适应2D梳状滤波器和CTI视频增强特性
自适应数字线路长度跟踪(ADLLT)、信号处理和增强FIFO管理
可提供Mini时基校正(TBC)功能
集成自动增益控制(AGC)功能，提供自适应峰值白色模式
快速切换能力
集成隔行-逐行(I2P)视频输出转换器
自适应对比度增强(ACE)
向下扰动(8位至6位)
Rovi (Macrovision)复制保护检测
MIPI CSI-2输出接口(ADV7280-M)
8位ITU-R BT.656 YCrCb 4:2:2输出和HS、VS或场同步(ADV7280)
全功能垂直消隐间隔(VBI)数据分割器
提供关断模式
双线式I2C兼容型串行接口
通过汽车应用认证
温度等级：−40°C至+105°C
32引脚、5 mm x 5 mm LFCSP封装，符合RoHS标准
智能电话/多媒体手机
汽车信息娱乐
支持视频安全监控的DVR
媒体播放器
Rev. A
概述
ADV7280/ADV7280-M是功能丰富的单芯片、多格式视频
解码器。ADV7280/ADV7280-M可自动检测标准模拟基带
视频信号，兼容复合、S视频和分量视频形式的NTSC、
PAL和SECAM全球标准信号。
ADV7280可将模拟视频信号转换为YCrCb 4:2:2视频数据流，
其与8位ITU-R BT.656接口标准兼容。ADV7280-M可将模拟
视频信号转换为8位、YCrCb 4:2:2视频数据流，可通过兼容
移动工业处理器接口(MIPI®)的CSI-2接口输出。
ADV7280/ADV7280-M的模拟视频输入端支持单端信号。
ADV7280提供4路模拟输入，ADV7280-M提供8路模拟输
入。ADV7280和ADV7280-M支持I2P转换。
ADV7280/ADV7280-M通过双线式串行双向端口(I2C兼容
型)进行编程，并且采用1.8 V CMOS工艺制造。该解码器提
供LFCSP封装选项，非常适合空间受限的便携式应用。
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject tochange without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2013–2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADV7280
目录
产品特性 ...........................................................................................1
关断时序................................................................................... 15
应用....................................................................................................1
通用电源(仅ADV7280).......................................................... 15
概述....................................................................................................1
输入网络 ........................................................................................ 16
修订历史 ...........................................................................................2
输入配置 ........................................................................................ 17
功能框图 .......................................................................................... 3
自适应对比度增强(ACE) .......................................................... 18
技术规格 .......................................................................................... 4
I2P功能........................................................................................... 19
电气规格......................................................................................4
MIPI CSI-2输出(仅ADV7280-M).............................................. 20
视频规格......................................................................................5
ITU-R BT.656 Tx配置(仅ADV7280) ......................................... 21
模拟规格......................................................................................6
I2C端口描述 .................................................................................. 22
MIPI视频输出规格(仅ADV7280-M) .....................................6
寄存器映射 .............................................................................. 23
像素端口时序规格(仅ADV7280) ...........................................8
PCB布局建议 ................................................................................ 25
时钟和I2C时序规格...................................................................9
模拟接口输入 .......................................................................... 25
绝对最大额定值........................................................................... 10
电源去耦................................................................................... 25
热阻 ........................................................................................... 10
VREFN和VREFP引脚 ............................................................ 25
回流焊 ....................................................................................... 10
数字输出(INTRQ、GPO0至GPO2).................................... 25
ESD警告.................................................................................... 10
裸露金属焊盘 .......................................................................... 25
引脚配置和功能描述 .................................................................. 11
数字输入................................................................................... 25
工作原理 ........................................................................................ 13
ADV7280-M的MIPI输出(D0P、D0N、
模拟前端(AFE) ....................................................................... 13
CLKP、CLKN) ........................................................................ 25
标清处理器(SDP) ................................................................... 14
典型电路连接 ............................................................................... 26
电源时序控制 ............................................................................... 15
外形尺寸 ........................................................................................ 28
最佳上电时序 .......................................................................... 15
订购指南................................................................................... 28
简化上电时序 .......................................................................... 15
汽车应用产品 .......................................................................... 28
修订历史
2013年8月—修订版0：初始版
2014年2月—修订版0至修订版A
更改表1的模拟电源电流的单端CVBS输入参数 .....................4
Rev. A | Page 2 of 28
ADV7280
功能框图
CLOCK PROCESSING BLOCK
10-BIT ADC
DIGITAL
PROCESSING
BLOCK
ANALOG VIDEO
INPUTS
AIN3
AIN4
AA
FILTER
MUX BLOCK
AIN1
AIN2
AA
FILTER
AA
FILTER
2D COMB
+
SHA
VBI SLICER
ADC
–
COLOR
DEMOD
AA
FILTER
I2P
LLC
VS/FIELD/SFL
HS
ACE
DOWN
DITHER
I2C/CONTROL
REFERENCE
8-BIT
PIXEL DATA
P7 TO P0
INTRQ
11634-001
ADLLT PROCESSING
FIFO
PLL
XTALN
OUTPUT BLOCK
ADV7280
XTALP
SCLK SDATA ALSB RESET PWRDWN
图1. ADV7280功能框图
ADV7280-M
PLL
XTALN
CLKN
D0P
AA
FILTER
2D COMB
+
SHA
ADC
–
VBI SLICER
COLOR
DEMOD
AA
FILTER
I2P
ACE
DOWN
DITHER
I2C/CONTROL
REFERENCE
SCLK SDATA ALSB RESET PWRDWN
图2. ADV7280-M功能框图
Rev. A | Page 3 of 28
GPO0
GPO1
GPO2
INTRQ
11634-002
AA
FILTER
DIGITAL
PROCESSING
BLOCK
OUTPUT BLOCK
AA
FILTER
FIFO
D0N
MUX BLOCK
ANALOG VIDEO
INPUTS
MIPI
Tx
ADLLT PROCESSING
10-BIT ADC
AIN1
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
AIN8
CLKP
CLOCK PROCESSING BLOCK
XTALP
ADV7280
技术规格
电气规格
除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。MVDD仅适
用于ADV7280-M。
表1.
参数
静态性能
ADC分辨率
积分非线性
差分非线性
数字输入
输入高电压
符号
测试条件/注释
N
INL
DNL
CVBS模式
CVBS模式
VIH
输入低电压
VIL
输入漏电流
IIN
DVDDIO = 3.3 V
DVDDIO = 1.8 V(仅ADV7280)
DVDDIO = 3.3 V
DVDDIO = 1.8 V(仅ADV7280)
RESET 引脚
SDATA、SCLK引脚
PWRDWN、ALSB引脚
最小值
典型值
−10
−10
−10
VIH
VIL
XTALN引脚
XTALN引脚
1.2
VOH
2.4
1.4
输出低电压
VOL
DVDDIO = 3.3 V, ISOURCE = 0.4 mA
DVDDIO = 1.8 V，ISOURCE = 0.4 mA
(仅ADV7280)
DVDDIO = 3.3 V, ISINK = 3.2 mA
DVDDIO = 1.8 V，ISINK = 1.6 mA
,
(仅ADV7280)
高阻抗漏电流
输出电容
电源要求1, 2, 3
数字I/O电源
ILEAK
COUT
PLL电源
模拟电源
数字电源
MIPI Tx电源
数字I/O电源电流
PVDD
AVDD
DVDD
MVDD
IDVDDIO
PLL电源电流
MIPI Tx电源电流
模拟电源电流
单端CVBS输入
Y/C输入
YPrPb输入
数字电源电流
单端CVBS输入
Y/C输入
YPrPb输入
IPVDD
IMVDD
IAVDD
仅ADV7280-M
ADV7280-M
ADV7280
仅ADV7280-M
10
位
LSB
LSB
2
1.2
CIN
ADV7280-M
ADV7280
单位
2
±0.6
输入电容
晶振输入
输入高电压
输入低电压
数字输出
输出高电压
DVDDIO
最大值
2.97
1.62
1.71
1.71
1.71
1.71
0.8
0.4
+10
+15
+50
10
V
V
V
V
µA
µA
µA
pF
0.4
V
V
V
V
3.3
3.3
1.8
1.8
1.8
1.8
1.5
5
12
14
0.4
0.2
V
V
10
20
µA
pF
3.63
3.63
1.89
1.89
1.89
1.89
V
V
V
V
V
V
mA
mA
mA
mA
47
60
75
mA
mA
mA
70
70
70
mA
mA
mA
IDVDD
Rev. A | Page 4 of 28
ADV7280
参数
关断电流1
数字I/O电源关断电流
PLL电源关断电流
模拟电源关断电流
数字电源关断电流
MIPI Tx电源关断电流
关断模式下的总功耗
符号
测试条件/注释
IDVDDIO_PD
DVDDIO = 3.3 V, ADV7280-M
DVDDIO = 3.3 V, ADV7280
IPVDD_PD
IAVDD_PD
IDVDD_PD
IMVDD_PD
最小值
典型值
最大值
73
84
46
0.2
420
4.5
1
仅ADV7280-M
单位
µA
µA
µA
µA
µA
µA
mW
1
通过特性保证。
典型功耗值在标称电源电压水平和SMPTE条形测试图案下测得。
3
除非另有说明，所有规格均适用于I2P内核激活的情况下。
2
视频规格
除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。规格通过特性
保证。MVDD仅适用于ADV7280-M。
表2.
参数
非线性规格1
差分相位
差分增益
亮度非线性
噪声规格
信噪比，未加权
模拟前端串扰
共模抑制比2
锁定时间规格
水平锁定范围
垂直锁定范围
fSC副载波锁定范围
色彩锁定时间
同步深度范围
色同步范围
垂直锁定时间
自动检测切换速度3
快速切换速度4
亮度规格
亮度精度
亮度对比度精度
符号
测试条件/注释
最小值
DP
DG
LNL
CVBS输入，5步调制
CVBS输入，5步调制
CVBS输入，5步
0.9
0.5
2.0
度
%
%
SNR
亮度斜坡
亮度平场
57.1
58
60
73
dB
dB
dB
dB
CMRR
典型值
−5
40
最大值
+5
70
单位
2
100
100
%
Hz
kHz
行
%
%
场
行
ms
1
1
%
%
±1.3
60
20
5
200
200
CVBS，1 V输入
1
这些规格适用于全部CVBS输入类型(NTSC、PAL和SECAM)。
本电路设计的CMRR严重依赖于电路输入端的外部电阻匹配(参见“输入网络”部分)。采用0.1%容差电阻、1 V共模电压和10 kHz共模频率进行CMRR测量。
3
自动检测切换速度表示ADV7280/ADV7280-M检测其输入端存在何种视频格式(例如，PAL I或NTSC M)所需的时间。
4
快速切换速度表示ADV7280/ADV7280-M从一路模拟输入切换到另一路所需的时间(比如从AIN1切换到AIN2)。
2
Rev. A | Page 5 of 28
ADV7280
模拟规格
除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。规格通过特性
保证。MVDD仅适用于ADV7280-M。
表3.
参数
箝位电路
外部箝位电容
输入阻抗
大箝位源电流
大箝位吸电流
小箝位源电流
小箝位吸电流
测试条件/注释
最小值
典型值
最大值
0.1
10
0.4
0.4
10
10
箝位断开
单位
µF
MΩ
mA
mA
µA
µA
MIPI视频输出规格(仅ADV7280-M)
除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。ADV7280-M
的CSI-2时钟通道甚至在数据通道进入低功耗(LP)模式时依然保持高速(HS)模式。由于这个原因，时钟通道上某些适合低功耗
模式的测量不适用。除非另有说明，所有高速测量均在ADV7280-M逐行模式以及432 Mbps标称输出数据速率下完成。规格通
过特性保证。
表4.
参数
单位间隔
隔行输出
逐行输出
数据通道LP TX直流规格1
戴维宁输出高电平
戴维宁输出低电平
数据通道LP TX交流规格1
上升时间，15%至85%
下降时间，85%至15%
上升时间，30%至85%
数据通道LP压摆率与CLOAD的关系
整个垂直边沿区间内的
最大压摆率
符号
UI
测试条件/注释
最小值
典型值
最大值
4.63
2.31
VOH
VOL
最小压摆率
400 mV ≤ VOUT ≤ 930 mV
400 mV ≤ VOUT ≤ 700 mV
700 mV ≤ VOUT ≤ 930 mV
LP异或时钟的脉冲宽度
1.1
−50
ns
ns
1.3
+50
V
mV
25
25
35
ns
ns
ns
上升沿
150
mV/ns
下降沿
150
mV/ns
下降沿
上升沿
上升沿
停止状态后的第一个时钟
脉冲或停止状态前的
最后一个脉冲
1.2
0
单位
30
30
>0
40
mV/ns
mV/ns
mV/ns
ns
20
ns
90
ns
所有其他时钟脉冲
LP异或时钟周期
时钟通道LP TX直流规格1
戴维宁输出高电平
戴维宁输出低电平
时钟通道LP TX交流规格1
上升时间，15%至85%
下降时间，85%至15%
VOH
VOL
1.1
−50
Rev. A | Page 6 of 28
1.2
0
1.3
+50
V
mV
25
25
ns
ns
ADV7280
参数
时钟通道LP压摆率
整个垂直边沿区间内的
最大压摆率
最小压摆率
400 mV ≤ VOUT ≤ 930 mV
400 mV ≤ VOUT ≤ 700 mV
700 mV ≤ VOUT ≤ 930 mV
数据通道HS TX
信号要求
低功耗至高速
转换级
符号
t9
t10
高速差分电压摆幅
差分电压失配
单端输出高电压
静态共模电压电平
静态共模电压失配
常见动态电平变化
50 MHz至450 MHz
450 MHz以上
上升时间，20%至80%
下降时间，80%至20%
高速至低功耗
转换级
t11
|V1|
t12
t14
t15
高速差分电压摆幅
差分电压失配
单端输出高电压
静态共模电压电平
静态共模电压失配
常见动态电平变化
50 MHz至450 MHz
450 MHz以上
上升时间，20%至80%
下降时间，80%至20%
最小值
最大值
单位
上升沿
150
mV/ns
下降沿
150
mV/ns
典型值
下降沿
上升沿
上升沿
参见图3
30
30
>0
mV/ns
mV/ns
mV/ns
D0P引脚处于VOL以及D0N引脚
处于VOH的时间
D0P和D0N引脚处于VOL的时间
50
ns
t10加上HS零电平周期
40 + (4 × UI)
145 + (10 × UI)
140
200
150
t13
时钟通道HS TX
信号要求
低功耗至高速
转换级2
测试条件/注释
发送HS传输脉冲的最终有效
载荷数据位之后，
ADV7280-M驱动翻转
最终数据位所需的时间
传输上升时间的
后端(30%至85%)
从t12开始到低功耗状态
开始的时间，之后是一次
HS传输突发脉冲
HS传输突发脉冲后，
发送低功耗状态的时间
200
0.15
0.15
60 + (4 × UI)
85 + (6 × UI)
ns
270
10
360
250
5
ns
mV p-p
mV
mV
mV
mV
25
15
0.3 × UI
0.3 × UI
mV
mV
ns
ns
ns
35
ns
105 + (12 × UI)
ns
100
ns
95
ns
ns
270
10
360
250
5
ns
mV p-p
mV
mV
mV
mV
25
15
0.3 × UI
0.3 × UI
mV
mV
ns
ns
参见图3
t9
CLKP引脚处于VOL以及
CLKN引脚处于VOH的时间
50
38
时钟HS零电平周期
300
140
500
200
150
200
|V2|
0.15
0.15
Rev. A | Page 7 of 28
ADV7280
参数
HS TX时钟至数据
通道时序要求
数据至时钟压摆
1
2
符号
测试条件/注释
最小值
典型值
0.35 × UI
最大值
单位
0.65 × UI
ns
这些测量在CLOAD = 50 pF下执行。
时钟通道在正常工作期间保持高速模式。这些结果仅适用于启动阶段的ADV7280-M。
|V2|
CLKP/CLKN
D0P/D0N
VOH
t9
t10
t11
|V1|
VOL
t13
TRANSMIT FIRST
DATA BIT
LOW POWER
TO
HIGH SPEED
TRANSITION
HS-ZERO
START OF
TRANSMISSION
SEQUENCE
HIGH SPEED DATA
TRANSMISSION
t15
HS-TRAIL
HIGH SPEED
TO
LOW POWER
TRANSITION
11634-005
t14
t12
图3. ADV7280-M输出时序图(符合MIPI CSI-2规格)
像素端口时序规格(仅ADV7280)
除非另有说明，AVDD、DVDD和PVDD = 1.71 V至1.89 V，DVDDIO = 1.62 V至3.63 V，针对额定工作温度范围内。规格通过特性保证。
表5.
符号
测试条件/注释
最小值
t9:t10
t11
t12
典型值
45:55
负时钟沿至有效数据开始
(tSETUP = t10 − t11)
有效数据结束至负时钟沿
(tHOLD = t9 − t12)
t9
t10
OUTPUT LLC
t12
t11
11634-004
参数
时钟输出
LLC传号空号比
数据和控制输出
数据输出转换时间
OUTPUTS P0 TO P7, HS,
VS/FIELD/SFL
图4. ADV7280像素端口和控制输出时序图
Rev. A | Page 8 of 28
最大值
单位
55:45
%占空比
3.8
ns
6.9
ns
ADV7280
时钟和I2C时序规格
除非另有说明，AVDD、DVDD、PVDD和MVDD = 1.71 V至1.89 V，DVDDIO = 2.97 V至3.63 V，针对额定工作温度范围内。
规格通过特性保证。MVDD仅适用于ADV7280-M。
表6.
参数
系统时钟和晶振
标称频率
频率稳定性
I2C端口
SCLK频率
SCLK最短脉冲宽度(高电平)
SCLK最短脉冲宽度(低电平)
保持时间(起始条件)
建立时间(起始条件)
SDATA建立时间
SCLK和SDATA上升时间
SCLK和SDATA下降时间
建立时间(停止条件)
RESET 输入
RESET 脉冲宽度
符号
最小值
典型值
最大值
单位
±50
MHz
ppm
28.63636
400
t1
t2
t3
t4
t5
t6
t7
t8
kHz
µs
µs
µs
µs
ns
ns
ns
µs
0.6
1.3
0.6
0.6
100
300
300
0.6
5
ms
t3
t5
t3
SDATA
t2
t4
t7
图5. I C时序图
2
Rev. A | Page 9 of 28
t8
11634-003
t1
t6
SCLK
ADV7280
绝对最大额定值
热阻
表7.
参数
AVDD至DGND
DVDD至DGND
PVDD至DGND
MVDD至DGND1
DVDDIO至DGND
PVDD至DVDD
MVDD至DVDD1
AVDD至DVDD
数字输入电压
数字输出电压
模拟输入至地
最大结温
(TJMAX)
存储温度范围
红外回流焊
(20秒)
1
额定值
2.2 V
2.2 V
2.2 V
2.2 V
4V
−0.9 V至+0.9 V
−0.9 V至+0.9 V
−0.9 V至+0.9 V
DGND − 0.3 V至DVDDIO + 0.3 V
DGND − 0.3 V至DVDDIO + 0.3 V
地 − 0.3 V至AVDD + 0.3 V
140°C
表8中的热阻值表示焊接在4层印刷电路板(PCB)上的器件
额定值，这些器件具有公共接地层，并且器件的裸露焊盘
连接至DGND。表8中的数值为最大值。
表8. 32引脚LFCSP封装热阻
热特性
结至环境热阻
(静止空气)
结至外壳
热阻
符号
θJA
数值
32.5
单位
°C/W
θJC
2.3
°C/W
回流焊
ADV7280/ADV7280-M是一款无铅、环保产品。采用最新
材料和工艺制造。每个器件引脚上的涂层均为100%纯锡电
−65°C至+150°C
260°C
镀 。 这 些 器 件 适 合 无 铅 应 用 ， 并 且 可 耐 受 高 达 255°C
(±5°C)的表贴焊接温度。
MVDD仅适用于ADV7280-M。
此外，ADV7280/ADV7280-M还向后兼容传统的SnPb焊接
注意，超出上述绝对最大额定值可能会导致器件永久性损
工艺。这意味着可在传统回流温度(220°C至235°C)下将电
坏。这只是额定最值，并不能以这些条件或者在任何其他
镀Sn涂层焊接至Sn/Pb焊盘。
超出本技术规范操作章节中所示规格的条件下，推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
ESD警告
ESD(静电放电)敏感器件。
器件的可靠性。
这些器件为高性能集成电路，ESD额定值小于2 kV，对ESD
(静电放电)敏感。搬运和装配时必须采取适当的防范措施。
Rev. A | Page 10 of 28
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
ADV7280
32
31
30
29
28
27
26
25
LLC
PWRDWN
HS
VS/FIELD/SFL
SCLK
SDATA
ALSB
RESET
引脚配置和功能描述
ADV7280
TOP VIEW
(Not to Scale)
24
23
22
21
20
19
18
17
INTRQ
AIN4
AIN3
AVDD
VREFN
VREFP
AIN2
AIN1
NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO DGND.
11634-006
1
2
3
4
5
6
7
8
P3 9
P2 10
P1 11
P0 12
DVDD 13
XTALP 14
XTALN 15
PVDD 16
DGND
DVDDIO
DVDD
DGND
P7
P6
P5
P4
图6. ADV7280引脚配置
表9. ADV7280引脚功能描述
引脚编号
1, 4
2
3, 13
5至12
14
引脚名称
DGND
DVDDIO
DVDD
P7至P0
XTALP
类型
地
电源
电源
输出
输出
15
XTALN
输入
16
17, 18,
22, 23
19
20
21
24
PVDD
AIN1至AIN4
电源
输入
VREFP
VREFN
AVDD
INTRQ
输出
输出
电源
输出
25
RESET
输入
26
ALSB
输入
27
28
29
SDATA
SCLK
VS/FIELD/SFL
输入/输出
输入
输出
30
31
32
HS
PWRDWN
LLC
输出
输入
输出
EPAD (EP)
说明
数字电源接地。
数字I/O电源(1.8 V或3.3 V )。
数字电源(1.8 V)。
视频像素输出端口。
将该引脚连接至外部28.63636 MHz晶振，如果已经采用外部1.8 V、
28.63636 MHz时钟振荡器为ADV7280提供时钟信号，则保持其断开状态。
ADV7280必须使用基频晶振。
外部28.63636 MHz晶振的输入引脚。供ADV7280使用的晶振必须为基频晶振。
如果使用外部1.8 V、28.63636 MHz时钟振荡器源为ADV7280提供时钟，
则振荡器输出信号输入XTALN引脚。
PLL电源(1.8 V)。
模拟视频输入通道。
内部基准电压输出。
内部基准电压输出。
模拟电源(1.8 V)。
中断请求输出。
在输入视频信号中检测到某些信号时，产生中断。
系统复位输入(低电平有效)。
ADV7280电路复位需要最短5 ms的低电平复位脉冲。
该引脚选择ADV7280的I2C写入地址。当ALSB设为逻辑0时，写入地址为0x40；
当ALSB设为逻辑1时，写入地址为0x42。
I2C端口串行数据输入/输出。
I2C端口串行时钟输入。最大时钟速率为400 kHz。
垂直同步输出信号/场同步输出信号/副载波频率锁定。
配置为SFL功能时，该引脚提供一个串行输出流，
可以在ADV7280解码器连到任何ADI数字视频编码器时锁定副载波频率。
水平同步输出信号。
关断引脚。该引脚为逻辑低电平时，ADV7280进入关断模式。
输出像素数据的行锁定输出时钟。
时钟输出标称值为27 MHz，但它会根据视频线路长度增加或减少。
裸露焊盘。裸露焊盘必须连接到DGND。
Rev. A | Page 11 of 28
32
31
30
29
28
27
26
25
PWRDWN
SCLK
SDATA
ALSB
RESET
AIN8
AIN7
AIN6
ADV7280
1
2
3
4
5
6
7
8
ADV7280-M
TOP VIEW
(Not to Scale)
24
23
22
21
20
19
18
17
AIN5
AIN4
AIN3
AVDD
VREFN
VREFP
AIN2
AIN1
NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO DGND.
11634-007
D0P
D0N
CLKP
CLKN
MVDD
XTALP
XTALN
PVDD
9
10
11
12
13
14
15
16
DGND
DVDDIO
DVDD
DGND
INTRQ
GPO2
GPO1
GPO0
图7. ADV7280-M引脚配置
表10. ADV7280-M引脚功能描述
引脚编号
1, 4
2
3
5
引脚名称
DGND
DVDDIO
DVDD
INTRQ
类型
地
电源
电源
输出
6至8
输出
9
10
11
12
13
14
GPO2 至
GPO0
D0P
D0N
CLKP
CLKN
MVDD
XTALP
输出
输出
输出
输出
电源
输出
15
XTALN
输入
16
17, 18, 22,
23, 24, 25,
26, 27
19
20
21
28
PVDD
AIN1至AIN8
电源
输入
VREFP
VREFN
AVDD
RESET
输出
输出
电源
输入
29
ALSB
输入
30
31
32
SDATA
SCLK
PWRDWN
EPAD (EP)
输入/输出
输入
输入
说明
数字电源接地。
数字I/O电源(3.3 V)。
数字电源(1.8 V)。
中断请求输出。
在输入视频信号中检测到某些信号时，产生中断。
通用输出。
这些引脚可通过I2C配置，以便控制外部器件。
正MIPI差分数据输出。
负MIPI差分数据输出。
正MIPI差分时钟输出。
负MIPI差分时钟输出。
MIPI数字电源(1.8 V)。
将该引脚连接至外部28.63636 MHz晶振，如果已经采用外部1.8 V、
28.63636 MHz时钟振荡器为ADV7280-M提供时钟信号，则保持其断开状态。
ADV7280-M必须使用基频晶振。
外部28.63636 MHz晶振的输入引脚。供ADV7280-M使用的晶振必须为基频晶振。
如果使用外部1.8 V、28.63636 MHz时钟振荡器源为ADV7280-M提供时钟，
则振荡器输出信号输入XTALN引脚。
PLL电源(1.8 V)。
模拟视频输入通道。
内部基准电压输出。
内部基准电压输出。
模拟电源(1.8 V)。
系统复位输入(低电平有效)。
ADV7280-M电路复位需要最短5 ms的低电平复位脉冲。
该引脚选择ADV7280-M的I2C写入地址。
当ALSB设为逻辑0时，写入地址为0x40；当ALSB设为逻辑1时，写入地址为0x42。
I2C端口串行数据输入/输出。
I2C端口串行时钟输入。最大时钟速率为400 kHz。
关断引脚。该引脚为逻辑低电平时，ADV7280-M进入关断模式。
裸露焊盘。裸露焊盘必须连接到DGND。
Rev. A | Page 12 of 28
ADV7280
工作原理
ADV7280/ADV7280-M是功能丰富的单芯片、多格式视频
模拟前端(AFE)
解码器。ADV7280/ADV7280-M可自动检测标准模拟基带
ADV7280/ADV7280-M的模拟前端(AFE)包含一个高速、10
视频信号，兼容复合、S视频和分量视频形式的NTSC、
位ADC，将模拟视频信号数字化，然后输入至标清处理器
PAL和SECAM全球标准信号。
(SDP)。
ADV7280可将模拟视频信号转换为8位YCrCb 4:2:2分量视频
AFE还包括一个输入多路复用器，支持多个视频信号施加
数据流，其与ITU-R BT.656接口标准兼容。
于ADV7280/ADV7280-M。输入多路复用器允许最多4路复
ADV7280-M可将模拟视频信号转换为8位YCrCb 4:2:2视频数
合视频信号施加于ADV7280，以及最多8路复合视频信号
据流，通过MIPI CSI-2接口输出。MIPI CSI-2输出接口连接
施加于ADV7280-M。
宽范围视频处理器和FPGA。
ADC前置电流钳位电路，确保视频信号始终在转换器的处
ADV7280/ADV7280-M接受复合视频信号以及S-视频和
理范围之内。
YPbPr视频信号，支持较宽范围的消费和汽车视频源。针
每个模拟输入通道之前需要连接一个电阻分压器网络，确
对具有真8位数据分辨率的消费电子应用，精确的10位模
保输入信号保持在ADC范围内(参见“输入网络”部分)。
数转换可以提供专业品质的视频性能。
ADV7280/ADV7280-M的数字精密钳位电路对视频信号执
高级隔行-逐行(I2P)转换功能可让ADV7280/ADV7280-M将
行精密钳位。
隔行视频输入转换为逐行视频输出。该功能可在不使用外
表11列出了三种ADC时钟速率，它们由待处理的视频输入
部存储器的情况下执行。ADV7280/ADV7280-M使用边沿
格式确定。这些时钟速率确保对于CVBS、Y/C和YPrPb模
自适应技术，最大程度减少低角度线上的视频缺陷。
式具有每通道4倍过采样。
自 动 增 益 控 制 (AGC ) 和 钳 位 复 位 电 路 使 ADV7280 /
表11. ADC时钟速率
ADV7280-M模拟视频输入引脚处的输入视频信号峰峰值范
围可达0 V至1.0 V。或者，也可以旁路AGC和钳位复位电路，
实现手动设置。
ADV7280/ADV7280-M支持其他多种功能，包括8位至6位
输入格式
CVBS
Y/C(S-视频)
YPrPb
1
向下扰动模式和自适应对比度增强(ACE)。
ADC时钟速率(MHz)1
57.27
114
172
基于XTALP和XTALN引脚之间的28.63636 MHz晶振。
ADV7280/ADV7280-M通过双线式串行双向端口(I2C兼容
型)进行编程，并且采用1.8 V CMOS工艺制造。ADV7280/
ADV7280-M的单芯片CMOS结构可确保以更低的功耗提供
更多的功能。该解码器提供LFCSP封装选项，非常适合空
间受限的便携式应用。
Rev. A | Page 13 of 28
每通道过
采样速率
4×
4×
4×
ADV7280
标清处理器(SDP)
自适应对比度增强(ACE)可提供更佳的视觉细节，其算法
ADV7280/ADV7280-M可解码复合、S视频和分量格式的许
会自动调整对比度水平，增强图像细节。ACE能在不使图
多基带视频信号。视频处理器支持的视频标准包括：
像亮区饱和的情况下增加暗区的对比度。该特性在汽车应
• PAL B、PAL D、PAL G、PAL H、PAL I、PAL M、PAL N、
用中特别有用，因为在这类应用中，分辨阴影区域的物体
PAL Nc、PAL 60
很重要。
• NTSC J、NTSC M、NTSC 4.43
向下扰动将ADV7280/ADV7280-M的输出从8位转换为6
• SECAM B、SECAM D、SECAM G、SECAM K、SECAM L
位，方便进行标准LCD面板设计。
ADV7280/ADV7280-M可通过标清处理器(SDP)自动检测视
I2P模块将隔行视频输入转换为逐行视频输出，而无需借
频标准，并作相应处理。
助外部存储器。
ADV7280/ADV7280-M具有一个5线式自适应2D梳状滤波
SDP可处理各种VBI数据服务，如字幕信息(CCAP)、宽屏
器，可在解码复合视频信号时提供出色的色度和亮度分
幕信令(WSS)和版权生成管理系统(CGMS)。VBI数据作为
离。这种自适应滤波器根据视频标准和信号质量自动调整
辅助数据包传输。
处理模式，无需用户干预。
ADV7280/ADV7280-M完全兼容Rovi® (Macrovision®)；检测
ADV7280/ADV7280-M还提供视频用户控制，如亮度、对
电路可识别并向用户汇报I型、II型和III型保护级。这些解
比度和色调。
码器还能够稳定地支持所有Macrovision信号输入。
ADV7280/ADV7280-M采用已获专利的自适应数字线路长
度跟踪(ADLLT™)算法，可跟踪VCR等视频源的视频线路长
度变化。ADLLT使ADV7280/ADV7280-M能够跟踪和解码
质量不佳的视频源，如VCR以及调谐器输出和便携式摄像
机的高噪声源等。ADV7280/ADV7280-M集成色度瞬态改
善(CTI)处理器，能够提高色度转换的边沿速率，从而锐化
垂直转换。
Rev. A | Page 14 of 28
ADV7280
电源时序控制
最佳上电时序
由于各电源都正在建立，因此必须确保低额定电源电压水
ADV7280/ADV7280-M的最佳上电时序为：首先是3.3 V DVDDIO
平不超过高额定电源电压水平。上电期间，所有电源都必
电源上电，然后是1.8 V电源上电：DVDD、PVDD、AVDD和MVDD
须遵循“绝对最大额定值”部分所列之规格。
(仅适用于ADV7280-M)。
关断时序
ADV7280/ADV7280-M上电时，需遵循以下步骤。上电期
只要DVDDIO不低于低额定电源电压，ADV7280/ADV7280-M
间，所有电源都必须遵循“绝对最大额定值”部分所列之
电源就可同时解除置位。
规格。
通用电源(仅ADV7280)
1. 置位PWRDWN和RESET引脚(拉低引脚)。
ADV7280-M需要标称值为3.3 V的DVDDIO电源。但是，ADV7280
2. DVDDIO电源上电。
可采用标称值为1.8 V的DVDDIO电源工作。因此，ADV7280的
3. 完全置位DVDDIO后，1.8 V电源上电。
所有电源(DVDD、PVDD、AVDD和DVDDIO)都可以上电至1.8 V。
4. 1.8 V电源完全置位后，拉高PWRDWN引脚。
5. 等待5 ms，然后拉高RESET引脚。
当DVDDIO为标称值1.8 V时，ADV7280应按如下顺序上电：
6. 待所有电源以及PWRDWN和RESET引脚都完成上电并
1. 按照“最佳上电时序”部分所述的步骤上电，但DVDDIO电
稳定后，再等待5 ms时间，然后启动ADV7280/ADV7280-M
源上电至1.8 V，而不是3.3 V。另外，PWRDWN和RESET
引脚上电至1.8 V，而不是3.3 V。
的I C通信。
2
2. 将ADV7280数字输出的驱动强度设置为最大值。
简化上电时序
作为替代方案，ADV7280/ADV7280-M可通过同时置位所
有电源以及PWRDWN和RESET引脚完成上电。完成此
3. 将所有连接至ADV7280上引脚(如SCLK和SDATA引脚)的
上拉电阻接1.8 V电压，而不是3.3 V。
操作后，执行软件复位，等待10 ms，然后启动ADV7280/
ADV7280-M的I2C通信。
1.8V
3.3V SUPPLY
PWRDWN PIN
1.8V SUPPLIES
PWRDWN PIN
POWER-UP
3.3V SUPPLY
POWER-UP
RESET PIN
1.8V SUPPLIES
POWER-UP
RESET PIN
POWER-UP
5ms
RESET
OPERATION
图8. 最佳上电时序
Rev. A | Page 15 of 28
5ms
WAIT
TIME
11634-008
VOLTAGE
3.3V
ADV7280
输入网络
解码器的AINx输入引脚上需要连接一个输入网络(外部电阻
24 Ω和51 Ω电阻提供模拟视频输入所需的75 Ω端接电阻。
和电容电路)。图9显示使用下列任一视频输入格式时，用
这些电阻同时组成增益为0.68的电阻分压器。电阻分压器
于ADV7280/ADV7280-M每个AINx输入引脚上的输入网络：
衰 减 输 入 模 拟 视 频 的 幅 度 ， 将 输 出 调 整 到 ADV7280/
• 单端CVBS
ADV7280-M的ADC范围，这使得ADV7280/ADV7280-M的
输入范围最高可达1.47 V p-p。注意，ADC内的放大器会恢
• YC(S-视频)
复输入信号幅度，从而保持信噪比(SNR)性能。
• YPrPb
100 nF交流耦合电容可在模拟输入视频的直流偏置馈入
VIDEO INPUT
FROM SOURCE
EXT
ESD
ADV7280/ADV7280-M的 A I N x引 脚 之 前 将 其 移 除 。
100nF
24Ω
ADV7280/ADV7280-M的箝位电路可在输入信号的直流偏
AIN1 OF ADV7280
51Ω
图9. 输入网络
11634-009
INPUT
CONNECTOR
置馈入ADV7280/ADV7280-M的ADC之前将其恢复为最佳
水平。
Rev. A | Page 16 of 28
ADV7280
输入配置
ADV7280/ADV7280-M的输入格式由INSEL[4:0]位指定(见
INSEL[4:0]位指定预定义模拟输入路由方案，无需使用手
表12)。这些位还可用来配置SDP内核，以处理CVBS、Y/C
动多路复用编程，允许用户将各种视频信号类型路由至解
(S-视频)或分量(YPrPb)格式。INSEL[4:0]位处于寄存器空
码器。例如，如果选择CVBS输入，则会关断其余通道。
间的用户子映射中，地址为0x00[4:0]。有关寄存器的更多
信息，请参考“寄存器映射”部分。
表12. INSEL[4:0]位指定的输入格式
INSEL[4:0]位值
00000
00001
00010
00011
00100
00101
00110
00111
01000
视频格式
CVBS
CVBS
CVBS
CVBS
CVBS
CVBS
CVBS
CVBS
Y/C(S-视频)
01001
Y/C(S-视频)
01010
Y/C(S-视频)
ADV7280
AIN1上的CVBS输入
AIN2上的CVBS输入
AIN3上的CVBS输入
AIN4上的CVBS输入
保留
保留
保留
保留
AIN1上的Y输入
AIN2上的C输入
AIN3上的Y输入
AIN4上的C输入
保留
01011
Y/C(S-视频)
保留
01100
YPrPb
01101
YPrPb
AIN1上的Y输入
AIN2上的Pb输入
AIN3上的Pr输入
保留
01110至11111
保留
保留
模拟输入
ADV7280-M
AIN1上的CVBS输入
AIN2上的CVBS输入
AIN3上的CVBS输入
AIN4上的CVBS输入
AIN5上的CVBS输入
AIN6上的CVBS输入
AIN7上的CVBS输入
AIN8上的CVBS输入
AIN1上的Y输入
AIN2上的C输入
AIN3上的Y输入
AIN4上的C输入
AIN5上的Y输入
AIN6上的C输入
AIN7上的Y输入
AIN8上的C输入
AIN1上的Y输入
AIN2上的Pb输入
AIN3上的Pr输入
AIN4上的Y输入
AIN5上的Pb输入
AIN6上的Pr输入
保留
Rev. A | Page 17 of 28
ADV7280
自适应对比度增强(ACE)
ADV7280/ADV7280-M可根据图片内容增加图像对比度，
ACE功能默认禁用。如需使能ACE功能，请如按表13所示
让亮区变得更亮，暗区变得更暗。可选ACE功能能够在不
执行寄存器写操作。如需禁用ACE功能，请按表14所示执
大幅影响亮区的情况下提高暗区的对比度。该功能在汽车
行寄存器写操作。
应用中特别有用，因为在这类应用中，分辨阴影区域的物
体很重要。
表13. 使能ACE功能的寄存器写操作
寄存器映射
用户子映射(0x40或0x42)
用户子映射2(0x40或0x42)
用户子映射2(0x40或0x42)
寄存器地址
0x0E
0x80
0x0E
寄存器写操作
0x40
0x80
0x00
说明
进入用户子映射2
使能ACE
重新进入用户子映射
寄存器写操作
0x40
0x00
0x00
说明
进入用户子映射2
禁用ACE
重新进入用户子映射
表14. 禁用ACE功能的寄存器写操作
寄存器映射
用户子映射(0x40或0x42)
用户子映射2(0x40或0x42)
用户子映射2(0x40或0x42)
寄存器地址
0x0E
0x80
0x0E
Rev. A | Page 18 of 28
ADV7280
I2P功能
高级隔行-逐行(I2P)转换功能可让ADV7280/ADV7280-M将
I2P功能默认禁用。如需使能I2P功能，请使用ADI公司推
隔行视频输入转换为逐行视频输出。该功能可在不使用外
荐的脚本。
部存储器的情况下执行。ADV7280/ADV7280-M使用边沿
自适应技术，最大程度减少低角度线上的视频缺陷。
Rev. A | Page 19 of 28
ADV7280
MIPI CSI-2输出(仅ADV7280-M)
ADV7280-M的解码器输出ITU-R BT.656数据流。ITU-R
时钟线路用来为输出视频提供时钟信号。对ADV7280-M编
BT.656数据流连接CSI-2 Tx模块。CSI-2 Tx模块的数据馈入
程后，时钟线路退出低功耗模式，并保持高速模式，直到
D-PHY物理层，并以串行形式从器件输出。
器件复位或关断。
ADV7280-M的输出由D0P和D0N线路上的单数据通道以及
ADV7280-M以8位YCrCb 4:2:2格式输出视频数据。禁用I2P
CLKP和CLKN线路上的时钟通道组成。
内核后，视频数据以216 Mbps标称数据速率隔行输出。使
能I2P内核后，视频数据以432 Mbps标称数据速率逐行输出
视频数据通过数据线路以高速模式输出。数据线路在水平
(更多信息请参见“I2P功能”部分)。
和垂直消隐期间进入低功耗模式。
D0P
(1 BIT)
CSI Tx DATA
OUTPUT (8 BITS)
VIDEO
DECODER
ITU-R BT.656
DATA
STREAM
CSI-2
Tx
DATA LANE LP
SIGNALS (2 BITS)
CLOCK LANE LP
SIGNALS (2 BITS)
D0N
(1 BIT)
D-PHY
Tx
CLKP
(1 BIT)
CLKN
(1 BIT)
11634-011
ANALOG
VIDEO
INPUT
图10. ADV7280-M的MIPI CSI-2输出级
Rev. A | Page 20 of 28
ADV7280
ITU-R BT.656 Tx配置(仅ADV7280)
ADV7280接收模拟视频，然后输出符合ITU-R BT.656规范的
LLC输出用作P0至P7引脚上的输出数据时钟信号，标称频
数 字 视 频 。 ADV7280通 过 P0至 P7数 据 引 脚 输 出 ITU-R
率为27 MHz。
BT.656视频数据流，并提供一个行锁定时钟(LLC)引脚和两
两个同步引脚(HS和VS/FIELD/SFL)可输出各种同步信号，
个同步引脚(HS和VS/FIELD/SFL)。
如水平同步、垂直同步、场同步和色彩副载波频率锁定
视频数据通过P0至P7引脚，以YCrCb 4:2:2的格式输出。同
(SFL)同步信号。其中大多数同步信号已嵌入视频数据中。
步信号自动内嵌入视频数据信号中，并符合ITU-R BT.656
因此，同步引脚的使用是可选项。
规范。
VIDEO
DECODER
ADV7280
P0
P1
P2
P3
ANALOG
FRONT
END
STANDARD
DEFINITION
PROCESSOR
P4
P5
P6
P7
LLC
HS
(OPTIONAL)
VS/FIELD/SFL
(OPTIONAL)
图11. ADV7280的ITU-R BT.656输出级
Rev. A | Page 21 of 28
11634-018
ANALOG
VIDEO
INPUT
ITU-R BT.656
DATA
STREAM
ADV7280
I2C端口描述
ADV7280/ADV7280-M支持双线式I2C兼容型串行接口。两
4. 所有其它器件从总线退出，保持空闲状态。在空闲条件
路输入——串行数据(SDATA)和串行时钟(SCLK)——承载
下，器件监控SDATA和SCLK线路，等待起始条件和正
ADV7280/ADV7280-M与系统I 2 C主控制器之间的信息。
确的传输地址。
ADV7280/ADV7280-M的I C端口允许用户建立并配置解码
R/W位决定数据的方向。如果第一个字节的LSB为逻辑0，
器并回读捕捉到的VBI数据。
则意味着主机向外设写入信息。如果第一个字节的LSB为
2
ADV7280/ADV7280-M具有多个可能的I C从机地址和子地
逻辑1，则意味着主机从外设读取信息。
址(参考“寄存器映射”部分)。ADV7280/ADV7280-M的主映
ADV7280/ADV7280-M用作总线上的标准I 2 C从机器件。
射具有四个可能的从机地址用于读写操作，具体取决于
SDATA引脚上的数据长8位，支持7位地址加R/W位。该器
2
ALSB引脚上的逻辑电平(见表15)。
件具有子地址以提供针对内部寄存器的访问；因此，它将
表15. ADV7280/ADV7280-M的主映射I C地址
2
ALSB引脚
0
0
1
1
R/W位
第一个字节解释器件地址，将第二个字节解释为起始子地
从机地址
0x40(写)
0x41(读)
0x42(写)
0x43(读)
址。子地址自动递增，可以写入或读取起始子地址。数据
ALSB引脚控制从机地址的位1。通过改变ALSB引脚的逻辑
如果正常的读写操作导致这些条件置位失序，器件将立即
电平，可在应用中控制两个ADV7280/ADV7280-M器件，
跳入空闲状态。在给定的SCLK高电平期间，用户只应发送
无需使用同一个I2C从机地址。LSB(位0)指定读取或写入操
一个起始条件或一个停止条件，或者先发送单一停止条
作：逻辑1对应读操作，逻辑0对应写操作。
件，再发送单一起始条件。如果用户发送的子地址无效，
如需控制总线上的器件，请遵循特定规则：
ADV7280/ADV7280-M不会发送应答，而是直接返回到空
0
1
0
1
传输始终由停止条件终止。用户也可以单独访问任何唯一
的子地址寄存器，而无需更新所有寄存器。
数据传输过程中的任何阶段都可以检测停止和起始条件。
闲状态。
1. 主机通过建立起始条件而启动数据传输，定义为SDATA
在自动递增模式下，如果超过最高子地址，则器件会采取
上的高低转换，同时SCLK保持高电平，表示后面还有
以下其中一种措施：
地址/数据流。
• 在读取模式下，连续输出最高子地址的寄存器内容，直
2. 所有外设均响应起始条件，并移动后续8位(7位地址加
到主机发送不应答，表示读取结束。不应答条件是指
R/W位)。这些位以MSB到LSB的方式传输。
SDATA线在第9个脉冲期间未被拉低。
3. 能够识别所传输地址的外设在第9个时钟脉冲期间将数
• 在写入模式下，单独字节数据不会载入子地址寄存器。
据线拉低，从而做出响应；称为应答(ACK)位。
ADV7280/ADV7280-M发出不应答信号，器件返回空闲
状态。
SCLK
S
1–7
8
9
1–7
START ADDR R/W ACK
8
9
SUBADDRESS ACK
1–7
DATA
8
9
P
ACK
STOP
11634-012
SDATA
图12. 总线数据传输
S SLAVE ADDR A(S) SUBADDRESS A(S)
DATA
LSB = 0
READ
SEQUENCE
DATA
A(S) P
LSB = 1
S SLAVE ADDR A(S) SUBADDRESS A(S) S
S = START BIT
P = STOP BIT
A(S)
SLAVE ADDR A(S)
A(S) = ACKNOWLEDGE BY SLAVE
A(M) = ACKNOWLEDGE BY MASTER
DATA
A(M)
A(S) = NO ACKNOWLEDGE BY SLAVE
A(M) = NO ACKNOWLEDGE BY MASTER
图13. 读取和写入序列
Rev. A | Page 22 of 28
DATA
A(M) P
11634-013
WRITE
SEQUENCE
ADV7280
寄存器映射
中断/VDP子映射
ADV7280/ADV7280-M包含三个寄存器映射：主寄存器映
中断/VDP子映射包含可用来编程内部中断、控制INTRQ
射、VPP寄存器映射和CSI寄存器映射(仅ADV7280-M)。
引脚和解码垂直消隐间隔(VBI)数据的寄存器。
主映射
中断/VDP子映射含有与主映射相同的I2C从机地址。如需
ADV7280/ADV7280-M主映射的I2C从机地址由ALSB引脚设
访问中断/VDP子映射，请将主映射(地址0x0E[6:5])中的
置(见表15)。主映射允许用户编程VPP和CSI映射的I2C从机
SUB_USR_EN位设为01。
地址。主映射含有三个子映射：用户子映射、中断/VDP子
用户子映射2
映射和用户子映射2。通过写入SUB_USR_EN位(地址0x0E
[6:5])即可在主映射中访问这三个子映射(见图14和表16)。
用户子映射2包含控制ACE、向下扰动和快速锁定功能的
用户子映射
寄存器。它还提供控制，可在ADV7280/ADV7280-M进入
/
自由运行和色彩丢失模式之前设置适当的输入亮度和色度
用户子映射包含可以编程设置ADV7280/ADV7280-M模拟
限值。
前端和数字内核的寄存器。用户子映射含有与主映射相同
用户子映射2含有与主映射相同的I2C从机地址。如需访问
的I C从机地址。如需访问用户子映射，请将主映射(地址
用户子映射2，请将主映射(地址0x0E[6:5])中的SUB_US-
0x0E[6:5])中的SUB_USR_EN位设为00。
R_EN位设为10。
2
MAIN MAP
VPP MAP
CSI MAP
DEVICE ADDRESS
DEVICE ADDRESS
DEVICE ADDRESS
ALSB PIN LOW
WRITE: 0x40
READ: 0x41
WRITE: 0x84 (RECOMMENDED
READ: 0x85 SETTINGS)
ALSB PIN HIGH
WRITE: 0x42
READ: 0x43
0x0E[6:5] = 01
0x0E[6:5] = 10
USER
SUB MAP
INTERRUPT/VDP
SUB MAP
USER SUB
MAP 2
图14. 寄存器映射和子映射访问
表16. I2C寄存器映射和子映射地址
ALSB引脚
0
0
0
0
0
0
1
1
1
1
1
1
X1
X1
X1
X1
1
R/W位
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
0(写入)
1(读取)
从机地址
0x40
0x41
0x40
0x41
0x40
0x41
0x42
0x43
0x42
0x43
0x42
0x43
0x84
0x85
0x88
0x89
CSI MAP ADDRESS IS
PROGRAMMABLE AND SET BY
REGISTER 0xFE IN THE USER
SUB MAP
11634-014
0x0E[6:5] = 00
VPP MAP DEVICE ADDRESS IS
PROGRAMMABLE AND SET BY
REGISTER 0xFD IN THE USER
SUB MAP
WRITE: 0x88 (RECOMMENDED
READ: 0x89 SETTINGS)
SUB_USR_EN位
(地址0x0E[6:5])
00
00
01
01
10
10
00
00
01
01
10
10
XX1
XX1
XX1
XX1
寄存器映射或子映射
用户子映射
用户子映射
中断/VDP子映射
中断/VDP子映射
用户子映射2
用户子映射2
用户子映射
用户子映射
中断/VDP子映射
中断/VDP子映射
用户子映射2
用户子映射2
VPP映射
VPP映射
CSI映射(仅ADV7280-M)
CSI映射(仅ADV7280-M)
X and XX mean don’t care.
Rev. A | Page 23 of 28
ADV7280
VPP映射
如需复位CSI映射的I2C从机地址，可写入主寄存器映射(地
视频后置处理器(VPP)映射包含控制I2P内核(隔行-逐行转
址0xFE[7:1])中的CSI_TX_SLAVE_ADDRESS[7:1]位。将这
换器)的寄存器。
些位设为0x88(I2C写入地址；I2C读取地址为0x89)。
VPP映射具有可编程I2C从机地址，可通过主映射中的用户
SUB_USR_EN位(地址0x0E[6:5])
子 映 射 寄 存 器 0xFD编 程 设 置 。 VPP映 射 地 址 默 认 值 为
ADV7280/ADV7280-M主映射含有三个子映射：用户子映
0x00；然而，I C从机地址复位前，VPP映射无法访问。
射、中断/VDP子映射和用户子映射2(见图14)。默认提供
VPP映射的I C从机地址建议使用0x84。
用户子映射。使用SUB_USR_EN位可访问另外两个子映
如需复位VPP映射的I2C从机地址，可写入主寄存器映射
射。完成中断/VDP映射或用户子映射2编程后，需要写入
2
2
(地址0xFD[7:1])中的VPP_SLAVE_ADDRESS[7:1]位。将这
SUB_USR_EN位，以便返回用户子映射。
些位设为0x84(I2C写入地址；I2C读取地址为0x85)。
CSI映射(仅ADV7280-M)
CSI映射包含控制ADV7280-M MIPI CSI-2输出流的寄存器。
CSI映射具有可编程I2C从机地址，可通过主映射中的用户
子 映 射 寄 存 器 0xFE编 程 设 置 。 CSI映 射 地 址 默 认 值 为
0x00；然而，I2C从机地址复位前，CSI映射无法访问。CSI
映射的I2C从机地址建议使用0x88。
Rev. A | Page 24 of 28
ADV7280
PCB布局建议
ADV7280/ADV7280-M是高精度、高速、混合信号器件。
VREFN和VREFP引脚
为了实现器件的最大性能，使用设计良好的PCB非常重
将与VREFN和VREFP引脚有关的电路放置在尽可能靠近
要。本节提供使用ADV7280/ADV7280-M时的PCB设计指南。
ADV7280/ADV7280-M的地方，并且与器件同在PCB的
一侧。
模拟接口输入
路由PCB上的模拟接口输入时，应保持走线尽量短。尽量
数字输出(INTRQ、GPO0至GPO2)
使用75 Ω走线阻抗；非75 Ω走线阻抗会增加出现反射的可
最大程度缩短数字输出必须驱动的走线长度。更长的走线
能性。
具有更高的电容，需要更多电流，从而产生更多的内部数
字噪声。较短的走线可降低反射的可能性。
电源去耦
建议采用100 nF和10 nF电容对每个电源引脚去耦。基本原
增加一个30 Ω至50 Ω串联电阻可抑制反射、降低EMI，并
则是，在距离每个电源引脚大约0.5 cm以内放置一个去耦电
减少ADV7280/ADV7280-M中的电流尖峰。如果使用了串
容。避免在ADV7280/ADV7280-M的另一侧PCB上放置去
联电阻，则应将它们尽可能靠近ADV7280/ADV7280-M的
耦电容，因为这样做会在路径上产生感性过孔。
引脚放置。然而，在试图将电阻靠近放置的时候，应当避
在电源层和电源引脚之间放置去耦电容。电流应从电源层
免引入过孔或增加额外的输出走线长度。
经过电容，然后流入电源引脚。不要在电容和电源引脚之
如果可能的话，应将每路数字输出所必须驱动的电容限制
间施加电源连接。最佳做法是在低至电源层上的去耦电容
在15 pF以内。通过将走线保持在较短长度内，以及将输出
焊盘附近或焊盘下方放置一个过孔(参见图15)。
仅与一个器件相连，便可轻松实现建议的要求。输出端加
载过多电容会增加ADV7280/ADV7280-M器件内的电流瞬
SUPPLY
10nF
VIA TO SUPPLY
态，产生更多电源数字噪声。
VIA TO GND
裸露金属焊盘
100nF
11634-015
GROUND
ADV7280/ADV7280-M封装底部有一个裸露金属焊盘。此
焊盘必须焊接至地。该裸露焊盘用于正常散热、抑制噪
图15. 推荐的电源去耦
保持低噪声和良好的PVDD引脚稳定性尤为重要。调节、滤
声，并获得机械强度方面的好处。
波和去耦时必须十分仔细。最好为每组电路(AVDD、DVDD、
数字输入
DVDDIO、PVDD以及ADV7280-M的MVDD)提供独立的稳压电源。
ADV7280/ADV7280-M的数字输入设计为接受1.8 V信号(DVDDIO
某些图形控制器在激活后(有效画面期间)以及空闲时(水平
为3.3 V)，无法耐受5 V信号。如果5 V逻辑信号必须施加于
和垂直同步期间)，具有极为不同的功率水平。这种差异会
解码器，则需添加额外的元器件。
使输入模拟电源调节器的电压产生可以测量到的变化，从
ADV7280-M的 MIPI输 出 (D0P、 D0N、 CLKP、
CLKN)
而使得调节后的模拟电源电压发生变化。通过采用另一个
较为干净的电源(比如12 V电源)调节模拟电源，或者至少
调节PVDD电源可以缓解此问题。
的同一侧PCB上。另外还建议与MIPI走线相邻的那一层采
另外，建议为整个电路板使用单接地层。经验表明，采用
单接地层时噪声性能将保持不变，甚至更佳。使用多个接
地层可能会产生不利影响，因为每个独立的接地层都较
小，会产生较长的接地环路。
建议MIPI的输出走线尽可能短，并位于ADV7280-M器件
用实心层(最好是接地层)，以便提供实心参考层。
MIPI传输可工作在差分和单端模式下。在高速传输期间，
输出对工作在差分模式下；在低功耗模式下，输出对以两
个独立的单端走线工作。因此，建议将每个输出对以两个
松散耦合的50 Ω单端走线形式路由，降低低功耗模式下两
条走线之间的串扰风险。
Rev. A | Page 25 of 28
ADV7280
典型电路连接
图16提供如何连接ADV7280的示例。欲获得ADV7280评估板的详细原理图，请联系当地ADI公司的现场应用工程师，或咨
0.1µF
Y
24Ω
AIN1
51Ω
DVDD _1.8V
DVDDIO _3.3V
AVDD _1.8V
0.1µF
Pb
24Ω
AIN2
0.1µF
51Ω
10nF
0.1µF
0.1µF
10nF
0.1µF
10nF
10nF
0.1µF
Pr
24Ω
AIN3
PVDD _1.8V
DVDDIO _3.3V
51Ω
DVDD _1.8V
AVDD _1.8V
CVBS
INPUT EXAMPLE
0.1µF
10nF
22
AIN3
23
AIN4
AIN2
AIN4
ADV7280
LOCATE VREFP AND VREFN CAPACITOR AS
CLOSE AS POSSIBLE TO THE ADV7280 AND ON
THE SAME SIDE OF THE PCB AS THE ADV7280
19
VREFP
20
VREFN
16
21
3
AIN3
P0 TO P7
PVDD
18
AIN2
AIN1
AVDD
17
AIN1
DVDD
51Ω
DVDD
AIN4
2
24Ω
13
0.1µF
DVDDIO
COMPONENT ANALOG VIDEO INPUT EXAMPLE
询ADI公司经销商。
P0
P1
P2
P3
P4
P5
P6
P7
12
11
10
9
8
7
6
5
P0
P1
P2
P3
P4
P5
P6
P7
YCrCb
8-BIT
ITU-R BT.656 DATA
0.1µF
LLC
32
INTRQ
24
VS/FIELD/SFL
29
HS
30
LOCATE CLOSE TO, AND ON THE
SAME SIDE OF THE PCB AS, THE ADV7280
14
47pF
XTALP
28.63636MHz
15
XTALN
26
ALSB
31
PWRDWN
25
RESET
28
SCLK
27
SDATA
47pF
LLC
INTRQ
VS/FIELD/SFL
HS
DVDDIO
4kΩ
11634-016
SDATA
DGND
SCLK
4
RESET
1
PWRDWN
DGND
ALSB TIED HIGH: I2C ADDRESS = 0x42
ALSB TIED LOW: I2C ADDRESS = 0x40
图16. ADV7280典型连接图
Rev. A | Page 26 of 28
ADV7280
图17提供如何连接ADV7280-M的示例。欲获得ADV7280-M评估板的详细原理图，请联系当地ADI公司的现场应用工程
师，或咨询ADI公司经销商。
0.1µF
COMPONENT
VIDEO INPUT
0.1µF
Pb
24Ω
24Ω
24Ω
A IN3
51Ω
DVDDIO _3.3V
D VDD _1.8V
0.1µF
SINGLEENDED
CVBS
INPUT
A IN2
51Ω
0.1µF
Pr
A IN1
51Ω
0.1µF
A IN4
A IN5
51Ω
22
AIN3
0.1µF
24Ω
23
AIN4
A IN7
24
AIN5
51Ω
AIN6
0.1µF
C
24Ω
A IN8
AIN7
AIN8
51Ω
21
13
MVDD
AIN2
AVDD
AIN1
D0P
D0N
0.1µF
10nF
D0P
D0N
CLKP
11
CLKP
12
CLKN
AIN7
27
AIN8
ADV7280-M
LOCATE CLOSE TO,
AND ON THE SAME SIDE OF
THE PCB AS, THE ADV7280-M
GPO2
GPO1
GPO0
6
7
8
GPO2
GPO1
GPO0
XTALP
28.63636MHz
47pF
10
CLKN
26
15
9
AIN5
AIN6
14
10nF
AIN4
25
47pF
0.1µF
AIN3
INTRQ
5
INTRQ
XTALN
LOCATE VREFN AND VREFP CAPACITOR AS CLOSE
AS POSSIBLE TO THE ADV7280-M AND ON THE SAME
SIDE OF THE PCB AS THE ADV7280-M
DVDDIO
4kΩ
29
ALSB
ALSB TIED HIGH: I2C ADDRESS = 0x42
ALSB TIED LOW: I2C ADDRESS = 0x40
VREFP
19
0.1µF
SCLK
SDATA
31
30
PWRDWN
20
RESET
SCLK
SDATA
DGND
28
RESET
VREFN
11634-017
4
PWRDWN
DGND
32
1
S-VIDEO INPUT
18
AIN2
3
24Ω
17
AIN1
A IN6
DVDD
AVDD _1.8V
51Ω
0.1µF
M VDD_1.8V
2
24Ω
Y
10nF
PVDD _1.8V
DVDD _1.8V
DVDDIO
0.1µF
SINGLEENDED
CVBS
INPUT
0.1µF
10nF
MVDD _1.8V
51Ω
D VDDIO _3.3V
SINGLEENDED
CVBS
INPUT
0.1µF
10nF
AVDD _1.8V
16
24Ω
PVDD
Y
图17. ADV7280-M典型连接图
Rev. A | Page 27 of 28
ADV7280
外形尺寸
5.10
5.00 SQ
4.90
32
25
1
24
0.50
BSC
*3.75
3.60 SQ
3.55
EXPOSED
PAD
17
TOP VIEW
0.80
0.75
0.70
0.50
0.40
0.30
8
16
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
PIN 1
INDICATOR
9
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
*COMPLIANT TO JEDEC STANDARDS MO-220-WHHD-5
WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION.
08-16-2010-B
PIN 1
INDICATOR
0.30
0.25
0.18
图18. 32引脚引脚架构芯片级封装[LFCSP_WQ]
5 mm x 5 mm，超薄体
(CP-32-12)
尺寸单位：mm
订购指南
型号1, 2
ADV7280WBCPZ
ADV7280WBCPZ-RL
ADV7280BCPZ
ADV7280BCPZ-RL
ADV7280KCPZ
ADV7280KCPZ-RL
ADV7280WBCPZ-M
ADV7280WBCPZ-M-RL
ADV7280BCPZ-M
ADV7280BCPZ-M-RL
ADV7280KCPZ-M
ADV7280KCPZ-M-RL
EVAL-ADV7280EBZ
EVAL-ADV7280MEBZ
1
2
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+85°C
−40°C至+85°C
−10°C至+70°C
−10°C至+70°C
−40°C至+105°C
−40°C至+105°C
−40°C至+85°C
−40°C至+85°C
−10°C至+70°C
−10°C至+70°C
封装描述
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
ADV7280评估板
ADV7280-M评估板
封装选项
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
CP-32-12
Z = 符合RoHS标准的器件。
W = 通过汽车应用认证。
汽车应用产品
ADV7280W生产工艺受到严格控制，以提供满足汽车应用的质量和可靠性要求。请注意，车用型号的技术规格可能不同于
商用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应用。欲
了解特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。
I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。
©2013–2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11634sc-0-2/14(A)
Rev. A | Page 28 of 28