300 MHz、32 × 32缓冲式
模拟交叉点开关
ADV3200/ADV3201
功能框图
产品特性
应用
闭路电视监控
高速信号路由，包括：
复合视频(NTSC、PAL、S、SECAM)
RGB和分量视频路由
压缩视频(MPEG、小波)
视频会议
VPOS VNEG DVCC DGND
CLK
193-BIT SHIFT REGISTER
DATA
OUT
DATA IN
193
UPDATE
CS
RESET
PARALLEL LATCH
192
SYNC-TIP
CLAMP
..
.
..
.
32
32 × 5:32
DECODERS
ENABLE/
BYPASS
32
INPUTS
ADV3200
(ADV3201)
OUTPUT
BUFFER
G = +1
(G = +2)
1024
SWITCH
MATRIX
..
.
OSD
MUX
32
ENABLE/
DISABLE
..
.
32
OUTPUTS
32
REFERENCE
VCLAMP
OSD
OSD
VREF
INPUTS SWITCHES
07176-001
大型、32 × 32、非阻塞式开关阵列
G = +1 (ADV3200)或G = +2 (ADV3201)运作
提供引脚兼容32 × 16版本
(ADV3202/ADV3203)
5 V单电源，±2.5 V双电源，或
±3.3 V双电源(G = +2)
开关阵列的串行编程
每个输出均配备2:1 OSD插入多路复用器
输入同步端箝位
利用高阻抗输出禁用功能，多个器件
可以相连，而且输出总线负载极小
出色的视频性能
60 MHz，0.1 dB增益平坦度
0.1%差分增益误差(RL = 150 Ω)
0.1°差分相位误差(RL = 150 Ω)
出色的交流性能
带宽：>300 MHz
压摆率：>400 V/μs
低功耗：1.25 W
所有不利串扰低：−48 dB (5 MHz)
复位引脚可以禁用所有输出
通过一个电容与地相连可提供上电复位功能
176引脚裸露焊盘LQFP (24 mm × 24 mm)封装
图1.
概述
ADV3200/ADV3201为32 × 32模拟交叉点开关矩阵。具有适
合交流耦合应用的可选同步脉冲顶部箝位输入，以及屏幕
显示(OSD)插入多路复用器。两款器件的串扰性能均为−48 dB，
隔离性能为−80 dB (5 MHz)，因而适合许多高密度路由应用。
同时0.1 dB平坦度达60 MHz，堪称复合视频切换应用的理
想之选。
ADV3200/ADV3201内置32个独立输出缓冲器，可以将这些
缓冲器置于高阻抗状态，以提供并行交叉点输出，因此构
建更大阵列时，关断通道仅向输出总线提供极小的负载。
ADV3200提供增益+1，ADV3201提供增益+2，适合后部端
接负载应用。两款器件可以采用5 V单电源、±2.5 V双电源
或±3.3 V双电源(G = +2)供电，所有输出均使能时的空闲功
耗仅为250 mA。通道开关通过双缓冲式串行数字控制接口
实现，可以利用该接口将多个器件以菊花链形式连接起来。
ADV3200/ADV3201采用176引脚裸露焊盘LQFP (24 mm ×
24 mm)封装，工作温度范围为−40°C至+85°C扩展工业温度
范围。
Rev. 0
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2008 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADV3200/ADV3201
目录
特性.................................................................................................. 1
应用.................................................................................................. 1
功能框图 ......................................................................................... 1
概述.................................................................................................. 1
修订历史 ......................................................................................... 2
技术规格 ......................................................................................... 3
OSD禁用 .................................................................................... 3
OSD使能 .................................................................................... 4
时序特性(串行模式) ............................................................... 5
绝对最大额定值............................................................................ 7
热阻 ............................................................................................ 7
功耗 ............................................................................................ 7
ESD警告..................................................................................... 7
引脚配置和功能描述 ................................................................... 8
真值表和逻辑图..................................................................... 11
I/O原理图 ..................................................................................... 12
典型性能参数 .............................................................................. 13
ADV3200.................................................................................. 13
ADV3201.................................................................................. 20
工作原理 ....................................................................................... 27
应用信息 ....................................................................................... 29
编程 .......................................................................................... 29
输入交流耦合 ......................................................................... 29
屏幕显示(OSD) ...................................................................... 31
去耦 .......................................................................................... 31
功耗 .......................................................................................... 31
串扰 .......................................................................................... 32
PCB端接布局.......................................................................... 34
外形尺寸 ....................................................................................... 36
订购指南.................................................................................. 36
修订历史
2008年10月—版本0：初始版
Rev. 0 | Page 2 of 36
ADV3200/ADV3201
技术规格
OSD禁用
除非另有说明，VS = ±2.5 V (ADV3200)，VS = ±3.3 V(ADV3201，TA = 25°C时)，G = +1 (ADV3200)，G = +2 (ADV3201)，RL = 150 Ω，
全配置。
表1.
参数
动态性能
−3 dB带宽
增益平坦度
建立时间
压摆率
噪声/失真性能
差分增益误差
ADV3200
ADV3201
差分相位误差
ADV3200
ADV3201
所有不利串扰，RTI
关断隔离，输入至输出，RTI
输入电压噪声
ADV3200
ADV3201
直流性能
增益误差
ADV3200
ADV3201
增益匹配
输出特性
输出阻抗
ADV3200
ADV3201
输出电容
输出电压范围
ADV3200
ADV3201
测试条件/注释
最小值
200 mV p-p
2 V p-p
0.1 dB, 200 mV p-p
0.1 dB, 2 V p-p
1%，2 V阶跃
2 V阶跃，峰值
典型值
最大值
单位
300
120
60
40
6
400
MHz
MHz
MHz
MHz
ns
V/µs
0.06
0.1
%
%
0.06
0.03
−48
−65
−23
−30
−80
度
度
dB
dB
dB
dB
dB
25
22
nV/√Hz
nV/√Hz
NTSC或PAL
NTSC或PAL
f = 5 MHz, RL = 150 Ω
f = 5 MHz, RL = 1 kΩ
f = 100 MHz, RL = 150 Ω
f = 100 MHz, RL = 1 kΩ
f = 5 MHz，一个通道
0.1 MHz至50 MHz
±0.5
±0.5
±0.5
±0.5
±0.5
±0.8
空载(广播模式)
广播模式
空载(广播模式)
广播模式
通道间空载
通道至通道
直流，使能
直流，禁用
直流，禁用
禁用
无输出负载
输入特性
输入失调电压
输入电压范围
ADV3200
ADV3201
0.15
1000
4
3.7
Ω
kΩ
kΩ
pF
−1.1至+1.1
−1.5至+1.5
−1.5至+1.5
−1.2至+1.2
−1.6至+2.0
−2.0至+2.0
V
V
V
−1.1至+1.1
−0.75至+0.75
−0.75至+0.75
Rev. 0 | Page 3 of 36
%
%
%
%
%
%
900
3.2
±5
无输出负载
±1.75
±2.2
±2.2
±2.7
±2.8
±3.4
−1.2至+1.2
−0.8至+1.0
−1.0至+1.0
±30
mV
V
V
V
ADV3200/ADV3201
参数
输入电容
输入电阻
输入偏置电流
开关特性
使能导通时间
开关时间，2 V阶跃信号
开关瞬变(毛刺)
电源
电源电流
ADV3200
ADV3201
DVCC
电源电压范围
PSR
ADV3200
ADV3201
工作温度范围
温度范围
θJA
测试条件/注释
最小值
1
0.1
典型值
3
4
3
12
单位
pF
MΩ
µA
−2.9
−1
−0.25
mA
−10
−3
µA
50%更新至1%建立
50%更新至1%建立
IN00至IN31，RTI
50
40
300
ns
ns
mV p-p
VPOS或VNEG，输出使能，空载
VPOS或VNEG，输出禁用
VPOS或VNEG，输出使能，空载
VPOS或VNEG，输出禁用
250
120
260
130
2.5
5 ± 10%至
6.6 ± 10%
同步端箝位使能，
VIN = VCLAMP + 0.1 V
同步端箝位使能，
VIN = VCLAMP − 0.1 V
同步端箝位禁用
VPOS − VNEG
最大值
300
155
310
165
3.5
mA
mA
mA
mA
mA
V
VNEG，VPOS，f = 1 MHz
工作时(静止空气)
工作时(静止空气)
−50
−45
dB
dB
−40 to +85
16
°C
°C/W
OSD使能
除非另有说明，VS = ±2.5 V (ADV3200)，VS = ±3.3 V(ADV3201，TA = 25°C时)，G = +1 (ADV3200)，G = +2 (ADV3201)，RL =
150 Ω，全配置。
表2.
参数
OSD动态性能
−3 dB带宽
ADV3200
ADV3201
增益平坦度
建立时间
压摆率
OSD噪声/失真性能
差分增益误差
ADV3200
ADV3201
差分相位误差
ADV3200
ADV3201
输入电压噪声
ADV3200
ADV3201
测试条件/注释
最小值
200 mV p-p
2 V p-p
200 mV p-p
2 V p-p
0.1 dB, 200 mV p-p
0.1 dB, 2 V p-p
1%，2 V阶跃
2 V阶跃，峰值
典型值
最大值
单位
170
135
150
130
35
35
6
400
MHz
MHz
MHz
MHz
MHz
MHz
ns
V/µs
0.12
0.35
%
%
0.06
0.04
度
度
27
25
nV/√Hz
nV/√Hz
NTSC或PAL
NTSC或PAL
0.5 MHz至50 MHz
Rev. 0 | Page 4 of 36
ADV3200/ADV3201
参数
OSD直流性能
增益误差
ADV3200
测试条件/注释
最小值
无负载
ADV3201
无负载
OSD输入特性
输入失调电压
输入偏置电流
OSD开关特性
OSD开关延迟，2 V阶跃
OSD开关瞬变(毛刺)
ADV3200
ADV3201
−10
50% OSD开关至1%建立
典型值
最大值
单位
±0.1
±0.1
±0.1
±0.1
±2.3
±2.7
±2.2
±2.7
%
%
%
%
±5
−4
±30
mV
µA
20
ns
15
40
mV p-p
mV p-p
时序特性(串行模式)
表3.
参数
串行数据建立时间
CLK脉冲宽度
串行数据保持时间
CLK脉冲间隔
CLK至UPDATE延迟
UPDATE 脉冲宽度
CLK至DATA OUT有效
传播延迟，UPDATE至开关ON或OFF
数据加载时间，CLK = 5 MHz，串行模式
RESET 时间
符号
t1
t2
t3
t4
t5
t6
t7
最小值
40
50
50
150
限值
典型值
最大值
50
160
40
130
50
38.6
160
单位
ns
ns
ns
ns
ns
ns
ns
ns
µs
ns
1
CS
0
t2
1
t4
LOAD DATA INTO
SERIAL REGISTER
ON RISING EDGE
CLK
0
t1
1
DATA IN
t3
CLAMP
ON/OFF
OUT31 (D5)
OUT00 (D0)
0
t5
1 = LATCHED
t6
TRANSFER DATA FROM SERIAL
REGISTER TO PARALLEL
LATCHES DURING LOW LEVEL
UPDATE
0 = TRANSPARENT
07176-002
t7
DATA OUT
图2. 时序图，串行模式
Rev. 0 | Page 5 of 36
ADV3200/ADV3201
0 1 2 3 4 5 6 7 8 9 10 11 12 13
19
25
31
36
187
192
CLK
CONNECT TO
IN00
ENABLE OUT00
CONNECT TO
IN07
ENABLE OUT27
CONNECT TO
IN31
ENABLE OUT28
DON’T CARE
DISABLE OUT29
CONNECT TO
IN01
ENABLE OUT30
CONNECT TO
IN00
ENABLE SYNC-TIP CLAMP
ENABLE OUT31
DATA IN
07176-105
UPDATE
INCREASING TIME
T=0
图3. 编程示例
表4. 逻辑电平，DVCC = 3.3 V
VIH
RESET, CS,
CLK, DATA IN,
UPDATE, OSDS
VIL
RESET, CS,
CLK, DATA IN,
UPDATE, OSDS
VOH
DATA OUT
VOL
DATA OUT
IIH
RESET, CS,
CLK, DATA IN,
UPDATE, OSDS
IIL
RESET, CS,
CLK, DATA IN,
UPDATE, OSDS
2.5 V(最小值)
0.8 V(最大值)
2.7 V(最小值)
0.5 V(最大值)
0.5 µA(典型值)
−0.5 µA(典型值) 3 mA(典型值)
Rev. 0 | Page 6 of 36
IOH
DATA OUT
IOL
DATA OUT
−3 mA(典型值)
ADV3200/ADV3201
绝对最大额定值
功耗
表5.
ADV3200/ADV3201采用±2.5 V、5 V或±3.3 V电源供电，可
驱动最低150 Ω负载，因而可能存在多种不同功耗。为此，
必须注意根据环境温度降低工作条件。
评分
7.5 V
6V
ADV3200/ADV3201采 用 176引 脚 裸 露 焊 盘 LQFP封 装 。
ADV3200/ADV3201的结至环境热阻(θJA)为16°C/W。为确
保长期可靠性，芯片的最大容许结温不应超过150°C。即
便只是暂时超过此限值，由于封装对芯片作用的应力改
变，参数性能也可能会发生变化。长时间超过175°C的结
温可能会导致器件失效。图4显示了在−40°C至+85°C的环
境温度范围内满足这些条件的芯片内部功耗容许范围。图4
不包括最大功耗计算中的外部负载功耗，但包括通过芯片
输出晶体管下降的负载电流。
+0.5 V至−4 V
9.4 V
<3 V
<3 V
6V
VPOS − 3.5 V至VNEG + 3.5 V
VPOS − 4 V至VNEG + 4 V
VNEG至VPOS
DVCC
(VPOS − 1 V)至(VNEG + 1 V)
9
TJ = 150°C
8
MAXIMUM POWER (W)
参数
模拟电源电压
(VPOS − VNEG)
数字电源电压
(DVCC − DGND)
地电位差
(VNEG − DGND)
最大电位差
DVCC − VNEG
已禁用输出
ADV3200 (|VOSD − VOUT|)
ADV3201
(|VOSD − (VOUT + VREF)/2|)
|VCLAMP − VINxx|
VREF输入电压
ADV3200
ADV3201
模拟输入电压
数字输入电压
输出电压
(禁用模拟输出)
输出短路持续时间
输出短路电流
存储温度范围
工作温度范围
引脚温度
(焊接，10秒)
结温
瞬时
45 mA
−65°C至+125°C
−40°C至+85°C
300°C
7
6
5
150°C
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
3
15
75
85
ESD警告
θJA针对最差条件，即焊接在电路板上的器件为表贴封装。
表6. 热阻
θJA
16
35
45
55
65
AMBIENT TEMPERATURE (°C)
图4. 芯片最大功耗与环境温度的关系
热阻
封装类型
176引脚 LQFP_EP
25
07176-003
4
单位
°C/W
Rev. 0 | Page 7 of 36
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
ADV3200/ADV3201
134
133
135
136
138
137
140
139
142
141
143
145
144
146
148
147
150
149
151
153
152
155
156
154
157
158
160
159
161
163
162
165
164
166
168
167
169
171
170
173
172
174
176
132
1
PIN 1
2
131
3
130
4
129
5
128
6
127
7
126
8
125
9
124
10
123
11
122
12
121
13
120
14
119
15
118
16
117
17
116
18
115
19
114
20
113
21
112
ADV3200/ADV3201
22
111
TOP VIEW
(Not to Scale)
23
24
110
109
25
108
26
107
27
106
28
105
29
104
30
103
31
102
88
87
85
86
84
83
81
82
80
79
78
77
76
75
73
74
72
71
70
69
68
67
66
65
63
64
62
60
VNEG
OSD11
OSD12
OSD13
OSD14
OSD15
OSDS16
IN16
OSDS17
IN17
OSDS18
IN18
OSDS19
IN19
OSDS20
IN20
OSDS21
IN21
OSDS22
IN22
OSDS23
IN23
OSDS24
IN24
OSDS25
IN25
OSDS26
IN26
OSDS27
IN27
OSDS28
IN28
OSDS29
IN29
OSDS30
IN30
OSDS31
IN31
VPOS
OSD16
OSD17
OSD18
OSD19
VNEG
OSD30
OSD29
OSD28
OSD27
OSD26
OSD25
OSD24
VPOS
OUT31
VNEG
OUT30
VPOS
OUT29
VNEG
OUT28
VPOS
OUT27
VNEG
OUT26
VPOS
OUT25
VNEG
OUT24
VPOS
OUT23
VNEG
OUT22
VPOS
OUT21
VNEG
OUT20
VPOS
OUT19
VNEG
OUT18
VPOS
OUT17
VNEG
OUT16
VPOS
OSD23
OSD22
OSD21
OSD20
61
89
58
90
44
59
91
43
57
92
42
56
93
41
55
94
40
54
95
39
53
96
38
52
97
37
50
98
36
51
99
35
49
34
47
100
48
101
33
45
32
46
DVCC
OSD00
RESET
CLK
DATA IN
DATA OUT
UPDATE
CS
OSDS15
IN00
OSDS14
IN01
OSDS13
IN02
OSDS12
IN03
OSDS11
IN04
OSDS10
IN05
OSDS09
IN06
OSDS08
IN07
OSDS07
IN08
OSDS06
IN09
OSDS05
IN10
OSDS04
IN11
OSDS03
IN12
OSDS02
IN13
OSDS01
IN14
OSDS00
IN15
VNEG
VREF
VCLAMP
OSD31
175
DGND
OSD01
OSD02
OSD03
OSD04
OSD05
OSD06
OSD07
VPOS
OUT00
VNEG
OUT01
VPOS
OUT02
VNEG
OUT03
VPOS
OUT04
VNEG
OUT05
VPOS
OUT06
VNEG
OUT07
VPOS
OUT08
VNEG
OUT09
VPOS
OUT10
VNEG
OUT11
VPOS
OUT12
VNEG
OUT13
VPOS
OUT14
VNEG
OUT15
VPOS
OSD08
OSD09
OSD10
引脚配置和功能描述
07176-004
NOTES
1. OSDSxx: OSD SELECT FOR OUTxx
OSDxx: OSD VIDEO INPUT FOR OUTxx
2. THE EXPOSED PAD SHOULD BE
CONNECTED TO ANALOG GROUND.
图5. 引脚配置
Rev. 0 | Page 8 of 36
ADV3200/ADV3201
表7.引脚功能描述
引脚
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
引脚名称
DVCC
OSD00
RESET
CLK
DATA IN
DATA OUT
UPDATE
CS
OSDS15
IN00
OSDS14
IN01
OSDS13
IN02
OSDS12
IN03
OSDS11
IN04
OSDS10
IN05
OSDS09
IN06
OSDS08
IN07
OSDS07
IN08
OSDS06
IN09
OSDS05
IN10
OSDS04
IN11
OSDS03
IN12
OSDS02
IN13
OSDS01
IN14
OSDS00
IN15
VNEG
VREF
43
VCLAMP
44
45
46
47
48
49
OSD31
OSD30
OSD29
OSD28
OSD27
OSD26
说明
数字正电源。
OSD输入数字0。
控制引脚：一级和二级复位。
控制引脚：串行数据时钟。
控制引脚：串行数据输入。
控制引脚：串行数据输出。
控制引脚：二级写选通。
控制引脚：片选。
控制引脚：OSD选择数字15。
输入数字0。
控制引脚：OSD选择数字14。
输入数字1。
控制引脚：OSD选择数字13。
输入数字2。
控制引脚：OSD选择数字12。
输入数字3。
控制引脚：OSD选择数字11。
输入数字4。
控制引脚：OSD选择数字10。
输入数字5。
控制引脚：OSD选择数字9。
输入数字6。
控制引脚：OSD选择数字8。
输入数字7。
控制引脚：OSD选择数字7。
输入数字8。
控制引脚：OSD选择数字6。
输入数字9。
控制引脚：OSD选择数字5。
输入数字10。
控制引脚：OSD选择数字4。
输入数字11。
控制引脚：OSD选择数字3。
输入数字12。
控制引脚：OSD选择数字2。
输入数字13。
控制引脚：OSD选择数字1。
输入数字14。
控制引脚：OSD选择数字0。
输入数字15。
模拟负电源。
基准电压。更多信息参见工作原理
部分。
同步端箝位电压。更多信息参见工作
原理部分。
OSD输入数字31。
OSD输入数字30。
OSD输入数字29。
OSD输入数字28。
OSD输入数字27。
OSD输入数字26。
引脚
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
Rev. 0 | Page 9 of 36
引脚名称
OSD25
OSD24
VPOS
OUT31
VNEG
OUT30
VPOS
OUT29
VNEG
OUT28
VPOS
OUT27
VNEG
OUT26
VPOS
OUT25
VNEG
OUT24
VPOS
OUT23
VNEG
OUT22
VPOS
OUT21
VNEG
OUT20
VPOS
OUT19
VNEG
OUT18
VPOS
OUT17
VNEG
OUT16
VPOS
OSD23
OSD22
OSD21
OSD20
VNEG
OSD19
OSD18
OSD17
OSD16
VPOS
IN31
OSDS31
IN30
OSDS30
IN29
OSDS29
说明
OSD输入数字25。
OSD输入数字24。
模拟正电源。
输出数字31。
模拟负电源。
输出数字30。
模拟正电源。
输出数字29。
模拟负电源。
输出数字28。
模拟正电源。
输出数字27。
模拟负电源。
输出数字26。
模拟正电源。
输出数字25。
模拟负电源。
输出数字24。
模拟正电源。
输出数字23。
模拟负电源。
输出数字22。
模拟正电源。
输出数字21。
模拟负电源。
输出数字20。
模拟正电源。
输出数字19。
模拟负电源。
输出数字18。
模拟正电源。
输出数字17。
模拟负电源。
输出数字16。
模拟正电源。
OSD输入数字23。
OSD输入数字22。
OSD输入数字21。
OSD输入数字20。
模拟负电源。
OSD输入数字19。
OSD输入数字18。
OSD输入数字17。
OSD输入数字16。
模拟正电源。
输入数字31。
控制引脚：OSD选择数字31。
输入数字30。
控制引脚：OSD选择数字30。
输入数字29。
控制引脚：OSD选择数字29。
ADV3200/ADV3201
引脚
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
引脚名称
IN28
OSDS28
IN27
OSDS27
IN26
OSDS26
IN25
OSDS25
IN24
OSDS24
IN23
OSDS23
IN22
OSDS22
IN21
OSDS21
IN20
OSDS20
IN19
OSDS19
IN18
OSDS18
IN17
OSDS17
IN16
OSDS16
OSD15
OSD14
OSD13
OSD12
OSD11
VNEG
OSD10
OSD09
OSD08
VPOS
OUT15
VNEG
OUT14
说明
输入数字28。
控制引脚：OSD选择数字8。
输入数字27。
控制引脚：OSD选择数字7。
输入数字26。
控制引脚：OSD选择数字6。
输入数字25。
控制引脚：OSD选择数字5。
输入数字24。
控制引脚：OSD选择数字4。
输入数字23。
控制引脚：OSD选择数字3。
输入数字22。
控制引脚：OSD选择数字2。
输入数字21。
控制引脚：OSD选择数字1。
输入数字20。
控制引脚：OSD选择数字0。
输入数字19。
控制引脚：OSD选择数字19。
输入数字18。
控制引脚：OSD选择数字18。
输入数字17。
控制引脚：OSD选择数字17。
输入数字16。
控制引脚：OSD选择数字16。
OSD 输入数字15。
OSD 输入数字14。
OSD 输入数字13。
OSD 输入数字12。
OSD 输入数字11。
模拟负电源。
OSD 输入数字10。
OSD 输入数字9。
OSD 输入数字8。
模拟正电源。
输出数字15。
模拟负电源。
输出数字14。
引脚
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
Rev. 0 | Page 10 of 36
引脚名称
VPOS
OUT13
VNEG
OUT12
VPOS
OUT11
VNEG
OUT10
VPOS
OUT09
VNEG
OUT08
VPOS
OUT07
VNEG
OUT06
VPOS
OUT05
VNEG
OUT04
VPOS
OUT03
VNEG
OUT02
VPOS
OUT01
VNEG
OUT00
VPOS
OSD07
OSD06
OSD05
OSD04
OSD03
OSD02
OSD01
DGND
裸露焊盘
说明
模拟正电源。
输出数字13。
模拟负电源。
输出数字12。
模拟正电源。
输出数字11。
模拟负电源。
输出数字10。
模拟正电源。
输出数字9。
模拟负电源。
输出数字8。
模拟正电源。
输出数字7。
模拟负电源。
输出数字6。
模拟正电源。
输出数字5。
模拟负电源。
输出数字4。
模拟正电源。
输出数字3。
模拟负电源。
输出数字2。
模拟正电源。
输出数字1。
模拟负电源。
输出数字0。
模拟正电源。
OSD 输入数字7。
OSD 输入数字6。
OSD 输入数字5。
OSD 输入数字4。
OSD 输入数字3。
OSD 输入数字2。
OSD 输入数字1。
数字负电源。
连接到模拟地。
ADV3200/ADV3201
真值表和逻辑图
表8. 操作真值表
CS
UPDATE
X1
0
X
1
0
1
1
2
RESET
CLK
X
DATA IN
X
Datai 2
DATA OUT
X
Datai-193
0
1
0
X
X
X
1
开关矩阵更新。193位移位寄存器中的数据传输至并行锁
存器，该锁存器控制开关阵列和同步端箝位。
X
X
X
X
1
芯片未选定。逻辑无变化。
工作条件/注释
异步复位所有输出禁用。193位移位寄存器复位为全0。
串行DATA IN线路上的数据载入串行寄存器。读入串行寄存
器中的第一位数据随后出现在DATA OUT 193时钟周期。
X = 无关位。
Datai:串行数据。
DATA
IN
RESET
D
Q
CLR
CLK
D
Q
CLR
CLK
D
Q
CLR
CLK
D
Q
CLR
CLK
D
Q
CLR
CLK
D
Q
CLR
CLK
D
Q
CLR
D
...
CLK
Q
CLR
D
Q
CLR
D
Q
CLR
D
Q
CLR
D
Q
CLR
D
Q
CLR
D
Q
CLR
D
Q
DATA
OUT
CLR
CLK
CLK
CLK
CLK
CLK
CLK
CLK
CLK
LE D
OUT30
EN
MSB
7
CLR Q
LE D
OUT31
0
LSB
6
CLR Q
LE D
OUT31
1
LSB
5
CLR Q
LE D
OUT31
2
LSB
4
CLR Q
LE D
OUT31
3
LSB
3
CLR Q
LE D
OUT31
4
LSB
2
CLR Q
LE D
OUT31
EN
MSB
1
CLR Q
LE D
OUT31
SYNC
TIP
EN
0
CLR Q
CLK
CS
UPDATE
LE
D LE
D LE
D LE
D LE
D LE
D LE
D
OUT00 OUT00 OUT00 OUT00 OUT00 OUT00 OUT01
0
1
2
3
4
EN
0
LSB
LSB
LSB
LSB
LSB
MSB
LSB
192
191
190
189
188
187
186
CLR Q CLR Q CLR Q CLR Q CLR Q CLR Q CLR Q
...
RESET
DECODE
1024
32
OUTPUT
ENABLE
图6. 逻辑图
Rev. 0 | Page 11 of 36
07176-053
SWITCH MATRIX
ADV3200/ADV3201
I/O原理图
CLK, UPDATE,
DATA IN,
OSDS, CS
25kΩ
(CS ONLY)
07176-054
4kΩ
(ADV3201 ONLY)
1kΩ
VREF
DGND
DGND
图7. 使能输出
(另可参见图16)
07176-059
OUT
图12. 逻辑输入
(另可参见图16)
DVCC
OUT
VREF
DATA OUT
07176-060
4kΩ
(ADV3201 ONLY)
07176-055
3.7pF
DGND
图8. 禁用输出
(另可参见图16)
图13. 逻辑输出
(另可参见图16)
VREF
IN
6kΩ
07176-056
VCLAMP
50µA
07176-061
VNEG
VNEG
图14. VCLAMP输入
(另可参见图16)
图9. 接收器
(另可参见图16)
VPOS
VPOS
2.5kΩ
(5kΩ FOR ADV3201)
VNEG
07176-058
VREF
5µA
2.5kΩ
(5kΩ FOR ADV3201)
07176-062
IN
VNEG
图15. VREF输入
(另可参见图16)
图10. 同步端箝位使能的接收器
(另可参见图16)
VPOS
DVCC
DVCC
1kΩ
DGND
VNEG
DGND
图16. ESD保护映射
图11. 复位输入
(另可参见图16)
Rev. 0 | Page 12 of 36
07176-063
RESET
CLK, RESET,
UPDATE, CS,
DATA IN,
DATA OUT,
OSDS
VREF, VCLAMP,
OSD, IN, OUT
07176-057
25kΩ
ADV3200/ADV3201
典型性能参数
ADV3200
VS = ±2.5 V(TA = 25°C，RL = 150 Ω)。
2
2
INxx
0
1
10pF
–2
2pF
0
GAIN (dB)
OSDxx
GAIN (dB)
5pF
–4
–6
0pF
–1
–2
–8
1
10
100
FREQUENCY (MHz)
1k
–4
07176-005
10
100
FREQUENCY (MHz)
2
4
0
2
–2
0
–4
–6
10pF
–2
–4
0pF
–6
INxx
–10
–8
1
10
100
FREQUENCY (MHz)
1k
–10
07176-009
–12
5pF
2pF
OSDxx
–8
1k
图20. ADV3200大信号频率响应(容性负载，2 V p-p)
GAIN (dB)
GAIN (dB)
图17. ADV3200小信号频率响应(200 mV p-p)
1
图18. ADV3200大信号频率响应(2 V p-p)
1
10
100
FREQUENCY (MHz)
1k
07176-011
–12
07176-012
–3
–10
图21. ADV3200 OSD小信号频率响应(容性负载，200 mV p-p)
2
4
10pF
2
1
5pF
2pF
0
GAIN (dB)
–2
–4
5pF
2pF
0pF
–1
–2
–6
–10
1
10
100
FREQUENCY (MHz)
1k
–4
1
10
100
FREQUENCY (MHz)
1k
07176-013
–3
–8
07176-010
GAIN (dB)
10pF
0
0pF
图22. ADV3200 OSD大信号频率响应(容性负载，2 V p-p)
图19. ADV3200小信号频率响应(容性负载，200 mV p-p)
Rev. 0 | Page 13 of 36
ADV3200/ADV3201
600
90
80
500
70
NOISE (nV/ Hz)
COUNT
400
300
200
60
50
40
30
20
100
362
370
378
FREQUENCY (MHz)
386
0
0.001
07176-083
0
354
394
500
1
10
1
10
140
475
120
450
100
NOISE (nV/ Hz)
425
400
375
80
60
20
300
0
0.001
NUMBER OF ENABLED CHANNELS
07176-015
325
0.01
0.1
FREQUENCY (MHz)
07176-085
40
350
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
图27. ADV3200 OSD输出噪声
图24. ADV3200小信号带宽与使能通道的关系
0
0
–10
–10
–20
–20
VNEG
–30
CROSSTALK (dB)
–30
VPOS
–40
–50
–60
–40
–50
–60
–70
–80
–70
1
10
FREQUENCY (MHz)
100
–100
07176-064
–80
0.1
–90
1
10
100
FREQUENCY (MHz)
图28. ADV3200邻道串扰(RTO)
图25. ADV3200电源抑制
Rev. 0 | Page 14 of 36
1k
07176-018
–3dB BANDWIDTH (MHz)
0.1
FREQUENCY (MHz)
图26. ADV3200输出噪声
图23. ADV3200 −3 dB带宽直方图(一个器件，全部1024个通道)
PSR (dB)
0.01
07176-079
10
ADV3200/ADV3201
0
1M
–10
100k
–30
IMPEDANCE ( )
CROSSTALK (dB)
–20
–40
–50
–60
–70
–80
10k
1k
100
10
1
10
100
FREQUENCY (MHz)
1k
1
0.1
07176-017
–100
1
图29. ADV3200所有不利串扰(RTO)
10
FREQUENCY (MHz)
100
1k
07176-021
–90
图32. ADV3200输出阻抗(禁用)
0
100
–10
–30
IMPEDANCE ( )
FEEDTHROUGH (dB)
–20
–40
–50
–60
–70
10
1
–80
1G
0.1
07176-019
10M
100M
FREQUENCY (Hz)
2
10
100
FREQUENCY (MHz)
图33. ADV3200输出阻抗(使能)
图30. ADV3200关断隔离(RTO)
0.12
100k
0.08
10k
0.04
VOUT (V)
1M
1k
0
100
–0.04
10
–0.08
OSDxx
1
10
FREQUENCY (MHz)
100
1k
–0.12
0
2
4
6
8
10
12
TIME (ns)
14
16
18
图34. ADV3200小信号脉冲响应(200 mV p-p)
图31. ADV3200输入阻抗
Rev. 0 | Page 15 of 36
20
07176-023
INxx
1
0.1
07176-020
IMPEDANCE ( )
1k
07176-080
–90
–100
1M
ADV3200/ADV3201
0.8
400
0.4
200
dV/dT (V/µs)
600
0
–0.4
RISING EDGE
0
–200
FALLING EDGE
INxx
OSDxx
–1.2
0
2
4
6
8
10
12
TIME (ns)
14
–400
16
18
20
–600
07176-024
–0.8
0
2
4
图35. ADV3200大信号脉冲响应(2 V p-p)
6
8
10
12
TIME (ns)
14
16
18
20
07176-025
VOUT (V)
1.2
图38. ADV3200压摆率
2
3.5
0.1
2.5
0
–1
–2
VOUT FALLING EDGE
0
20
40
60
80
–0.2
0.5
–0.5
100
TIME (ns)
–0.1
–0.3
0
20
40
60
80
100
TIME (ns)
图36. ADV3200开关时间
07176-067
1.5
VOUT (V)
VOUT (V)
0
07176-065
VOUT RISING EDGE
1
UPDATE (V)
UPDATE
图39. ADV3200开关毛刺
2
3
15
2
10
–1
–2
VOUT FALLING EDGE
0
20
40
60
80
TIME (ns)
0
0
–1
100
5
图37. ADV3200 OSD开关时间
–5
0
20
40
60
80
TIME (ns)
图40. ADV3200 OSD开关毛刺
Rev. 0 | Page 16 of 36
100
07176-068
1
OSDS (V)
VOUT (V)
0
07176-066
VOUT RISING EDGE
1
VOUT (mV)
OSDS
ADV3200/ADV3201
0.05
0.04
0.04
0.02
0.02
0.01
0
–0.01
–0.02
–0.03
–0.04
–0.5
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
0.7
–0.02
–0.04
–0.06
–0.08
–0.10
–0.7
07176-087
–0.05
–0.7
0
图41. ADV3200差分增益，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
–0.5
–0.3
0.5
0.7
图44. ADV3200 OSD差分相位，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
0.010
280
IPOS, INEG (BROADCAST)
260
0.005
240
0
IPOS, INEG (mA)
DIFFERENTIAL PHASE (Degrees)
–0.1
0.1
0.3
INPUT DC OFFSET (V)
07176-090
DIFFERENTIAL PHASE (Degrees)
DIFFERENTIAL GAIN (%)
0.03
–0.005
–0.010
220
200
180
160
140
IPOS, INEG (ALL OUTPUTS DISABLED)
–0.015
–0.5
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
0.7
100
–50
07176-088
–0.020
–0.7
图42. ADV3200差分相位，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
–30
–10
10
30
50
TEMPERATURE (°C)
70
90
07176-098
120
图45. ADV3200电源电流与温度的关系
0.05
300
0.03
275
250
IPOS, INEG (mA)
–0.01
–0.03
–0.05
–0.07
–0.09
225
200
175
150
–0.11
–0.15
–0.7
–0.5
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
0.7
100
0
2
4
6
8 10 12 14 16 18 20 22 24 26 28 30 32
NUMBER OF ENABLED OUTPUTS
图46. ADV3200电源电流与使能输出的关系
图43. ADV3200 OSD差分增益，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
Rev. 0 | Page 17 of 36
07176-026
125
–0.13
07176-089
DIFFERENTIAL GAIN (%)
0.01
ADV3200/ADV3201
180
250
160
200
140
120
COUNT
COUNT
150
100
100
80
60
40
50
GAIN ERROR (%)
图47. ADV3200输入失调分配(一个器件，全部1024通道)
图50. ADV3200增益误差分配(一个器件，全部1024通道)
1.5
4
0.15
3
0.10
0.5
2
0.05
0
1
–0.5
0
–0.05
–1.0
–1
–0.10
–2
100
–0.15
2pF 10pF
VOUT RISING EDGE
UPDATE
1.0
07176-100
–1.5
–1.4
–1.3
–1.2
–1.1
–1.0
–0.9
–0.8
–0.7
–0.6
–0.5
–0.4
–0.3
–0.2
–0.1
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
OFFSET (mV)
0
07176-092
0
–20
–18
–16
–14
–12
–10
–8
–6
–4
–2
0
2
4
6
8
10
12
14
16
18
20
20
5pF
VOUT (V)
UPDATE (V)
VOUT (V)
0pF
0
20
40
60
80
TIME (ns)
VIN
50
1.4
0.15
1.0
0.10
0.6
4
6
8
10
12
TIME (ns)
14
16
18
20
30
–0.2
20
–0.6
10
–1.0
VOUT (V)
0.2
5pF
0pF
2pF
VOUT (V)
40
10pF
0.05
VOUT
0
–0.05
0
5
TIME (ns)
10
15
–1.4
–0.15
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
图52. ADV3200 OSD小信号脉冲(容性负载，200 mV p-p)
图49. ADV3200建立时间
Rev. 0 | Page 18 of 36
07176-028
0
–5
–0.10
07176-070
OUTPUT ERROR (%)
60
(VOUT - VIN)/VIN
2
图51. ADV3200小信号脉冲(容性负载，200 mV p-p)
图48. ADV3200使能时间
70
0
07176-027
0
07176-069
VOUT FALLING EDGE
–1.5
ADV3200/ADV3201
2
1.5
10pF
1.0
2pF
VOLTAGE (V)
VOUT (V)
1
0pF
0.5
VIN = ±1.45V
VIN = ±1.65V
5pF
0
0
VOUT @ VIN = ±1.65V
VOUT @ VIN = ±1.45V
–0.5
–1
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
图53. ADV3200大信号脉冲(容性负载，2 V p-p)
5pF
10pF
2pF
0pF
0
–0.5
–1.0
–1.5
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
07176-030
VOUT (V)
0.5
0
50
100
TIME (ns)
150
图55. ADV3200过驱恢复时间
1.5
1.0
–2
图54. ADV3200 OSD大信号脉冲(容性负载，2 V p-p)
Rev. 0 | Page 19 of 36
200
07176-077
–1.5
07176-029
–1.0
ADV3200/ADV3201
ADV3201
VS = ±3.3 V(TA = 25°C，RL = 150 Ω)。
8
8
6
7
4
6
GAIN (dB)
GAIN (dB)
INxx
2
OSDxx
0
10pF
5pF
2pF
0pF
5
4
–2
1
10
100
FREQUENCY (MHz)
1k
2
07176-031
–6
图56. ADV3201小信号频率响应(200 mV p-p)
1
10
100
FREQUENCY (MHz)
1k
07176-035
3
–4
图59. ADV3201大信号频率响应(容性负载，2 V p-p)
8
12
6
10
OSDxx
4
INxx
8
6
2
–4
0
1
10
100
FREQUENCY (MHz)
1k
–2
图57. ADV3201大信号频率响应(2 V p-p)
2pF
4
–2
–6
5pF
0pF
1
10
100
FREQUENCY (MHz)
1k
07176-034
GAIN (dB)
0
07176-032
GAIN (dB)
10pF
2
图60. ADV3201 OSD小信号频率响应(容性负载，200 mV p-p)
8
12
10pF
10
7
5pF
2pF
GAIN (dB)
6
10pF
6
0pF
4
5pF
5
2pF
4
2
0pF
0
–2
1
10
100
FREQUENCY (MHz)
1k
2
图58. ADV3201小信号频率响应(容性负载，200 mV p-p)
1
10
100
FREQUENCY (MHz)
1k
07176-036
3
07176-033
GAIN (dB)
8
图61. ADV3201 OSD大信号频率响应(容性负载，2 V p-p)
Rev. 0 | Page 20 of 36
ADV3200/ADV3201
350
160
300
140
120
NOISE (nV/ Hz)
200
150
100
100
80
60
40
50
20
312
316
320
324
328
332
FREQUENCY (MHz)
336
340
344
0
0.001
07176-037
0
308
0.01
0.1
FREQUENCY (MHz)
1
10
1
10
07176-081
COUNT
250
图65. ADV3201输出噪声
图62. ADV3201 −3 dB带宽直方图(一个器件，全部1024个通道)
220
350
200
180
160
NOISE (nV/ Hz)
–3dB BANDWIDTH (MHz)
340
330
320
140
120
100
80
60
310
40
0.01
0.1
FREQUENCY (MHz)
07176-086
NUMBER OF ENABLED CHANNELS
0
0.001
07176-038
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
20
300
图66. ADV3201 OSD输出噪声
图63. ADV3201小信号带宽与使能通道的关系
0
10
0
–20
CROSSTALK (dB)
–10
VPOS
–30
VNEG
–40
–40
–60
–80
–50
–70
0.1
1
10
FREQUENCY (MHz)
100
–120
1
10
100
FREQUENCY (MHz)
图67. ADV3201邻道串扰(RTO)
图64. ADV3201电源抑制
Rev. 0 | Page 21 of 36
1k
07176-041
–100
–60
07176-084
PSR (dB)
–20
ADV3200/ADV3201
0
10k
–20
IMPEDANCE ( )
CROSSTALK (dB)
1k
–40
–60
–80
100
10
1
10
100
FREQUENCY (MHz)
1k
1
0.1
07176-040
–120
1
10
FREQUENCY (MHz)
100
1k
07176-043
–100
图71. ADV3201输出阻抗(禁用)
图68. ADV3201所有不利串扰(RTO)
0
100
–40
IMPEDANCE ( )
FEEDTHROUGH (dB)
–20
–60
–80
10
1
10M
100M
FREQUENCY (Hz)
1G
0.1
07176-042
–120
1M
2
10
100
FREQUENCY (MHz)
图72. ADV3201输出阻抗(使能)
图69. ADV3201关断隔离(RTO)
0.12
100k
0.08
10k
0.04
VOUT (V)
1M
1k
100
0
–0.04
OSDxx
10
–0.08
1
0.1
1
10
FREQUENCY (MHz)
100
1k
图70. ADV3201输入阻抗
–0.12
0
2
4
6
8
10
12
TIME (ns)
14
16
18
图73. ADV3201小信号脉冲响应(200 mV p-p)
Rev. 0 | Page 22 of 36
20
07176-045
INxx
07176-104
IMPEDANCE ( )
1k
07176-082
–100
ADV3200/ADV3201
1.2
600
0.8
400
0.4
200
dV/dT (V/µs)
VOUT (V)
RISING EDGE
0
–0.4
0
–200
FALLING EDGE
OSDxx
INxx
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
–600
07176-046
–1.2
–400
0
2
4
6
图74. ADV3201大信号脉冲响应(2 V p-p)
8
10
12
TIME (ns)
14
16
18
20
07176-047
–0.8
图77. ADV3201压摆率
2
0.2
3.5
UPDATE
0
1.5
VOUT FALLING EDGE
–1
VOUT (V)
2.5
UPDATE (V)
VOUT (V)
0
VOUT RISING EDGE
1
–0.2
–0.4
0.5
0
20
40
60
80
–0.5
100
TIME (ns)
–0.8
07176-071
–2
0
20
60
80
100
80
100
TIME (ns)
图75. ADV3201开关时间
图78. ADV3201开关毛刺
2
3
20
OSDS
15
1
–1
VOUT FALLING EDGE
5
VOUT (mV)
0
10
2
OSDS (V)
VOUT RISING EDGE
1
0
–5
–10
–15
0
–20
0
20
40
60
TIME (ns)
80
–1
100
图76. ADV3201 OSD开关时间
–30
0
20
40
60
TIME (ns)
图79. ADV3201 OSD开关毛刺
Rev. 0 | Page 23 of 36
07176-074
–25
–2
07176-073
VOUT (V)
40
07176-072
–0.6
ADV3200/ADV3201
0.10
0.10
DIFFERENTIAL PHASE (Degrees)
0.05
DIFFERENTIAL GAIN (%)
0.05
0
–0.05
–0.10
0
–0.05
–0.10
–0.15
–0.20
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
0.7
–0.30
–0.7
300
0.04
280
0.03
260
IPOS, INEG (mA)
0.02
0.01
0
–0.01
–0.02
0.7
IPOS, INEG (BROADCAST)
180
140
0.5
IPOS, INEG (ALL OUTPUTS DISABLED)
120
–50
–30
图81. ADV3201差分相位，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
–10
10
30
50
TEMPERATURE (°C)
70
90
图84. ADV3201电源电流与温度的关系
0.1
300
275
0
250
IPOS, INEG (mA)
–0.1
–0.2
–0.3
225
200
175
150
–0.4
–0.5
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
0.7
图82. ADV3201 OSD差分增益，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
100
0
2
4
6
8 10 12 14 16 18 20 22 24 26 28 30 32
NUMBER OF ENABLED OUTPUTS
图85. ADV3201电源电流与使能输出的关系
Rev. 0 | Page 24 of 36
07176-048
–0.5
–0.7
125
07176-096
DIFFERENTIAL GAIN (%)
0.7
200
–0.04
–0.1
0.1
0.3
INPUT DC OFFSET (V)
0.5
220
160
–0.3
–0.1
0.1
0.3
INPUT DC OFFSET (V)
240
–0.03
07176-095
DIFFERENTIAL PHASE (Degrees)
0.05
–0.5
–0.3
图83. ADV3201 OSD差分相位，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
图80. ADV3201差分增益，载波频率 = 3.58 MHz，
副载波幅度 = 300 mV p-p
–0.05
–0.7
–0.5
07176-091
–0.5
07176-094
–0.15
–0.7
07176-097
–0.25
140
300
120
250
100
200
80
50
20
0
0
OFFSET (mV)
GAIN ERROR (%)
图89. ADV3201增益误差分配(一个器件，全部1024通道)
图86. ADV3201输入失调分配(一个器件，全部1024通道)
1.5
0.15
4
0.5
2
0.05
0
1
–0.5
0
–0.05
–1.0
–1
–0.10
–2
100
–0.15
VOUT (V)
VOUT (V)
0.10
UPDATE (V)
3
1.0
10pF
2pF
5pF
VOUT RISING EDGE
UPDATE
07176-099
40
07176-093
100
–0.6
–0.5
–0.4
–0.3
–0.2
–0.1
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
60
–0.8
–0.7
150
–1.0
–0.9
COUNT
350
–20
–18
–16
–14
–12
–10
–8
–6
–4
–2
0
2
4
6
8
10
12
14
16
18
20
COUNT
ADV3200/ADV3201
0pF
0
40
60
80
TIME (ns)
图87. ADV3201使能时间
1.4
1.0
VIN
0.6
8
10
12
TIME (ns)
14
16
18
20
–0.2
20
–0.6
10
–1.0
–0.10
–1.4
–0.15
15
VOUT (V)
30
VOUT (V)
0.2
10
2pF
10pF
0.05
40
5
TIME (ns)
6
5pF
0.10
VOUT
0
4
0.15
0pF
0
–0.05
07176-076
OUTPUT ERROR (%)
(VOUT - VIN)/VIN
50
0
–5
2
图90. ADV3201小信号脉冲(容性负载，200 mV p-p)
70
60
0
07176-049
20
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
图91. ADV3201 OSD小信号脉冲(容性负载，200 mV p-p)
图88. ADV3201建立时间
Rev. 0 | Page 25 of 36
07176-051
0
07176-075
VOUT FALLING EDGE
–1.5
ADV3200/ADV3201
3
1.5
10pF
1.0
VIN = ±2.3V
5pF
VIN = ±2.1V
2
2pF
0pF
0
VOUT @ VIN = ±2.1V
–0.5
–1
–1.0
–2
–1.5
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
图92. ADV3201大信号脉冲(容性负载，2 V p-p)
1.5
5pF
1.0
2pF
0pF
0.5
0
–0.5
0
2
4
6
8
10
12
TIME (ns)
14
16
18
20
07176-052
–1.0
–1.5
–3
0
50
100
TIME (ns)
150
图94. ADV3201过驱恢复时间
10pF
VOUT (V)
VOUT @ VIN = ±2.3V
0
图93. ADV3201 OSD大信号脉冲(容性负载，2 V p-p)
Rev. 0 | Page 26 of 36
200
07176-078
VOLTAGE (V)
1
07176-050
VOUT (V)
0.5
ADV3200/ADV3201
工作原理
ADV3200/ADV3201是单端交叉点阵列，具有32个输出，每
个输出都可以连接32个输入中的任意一个。32个可开关输
入级分别连接至每一个输出缓冲器，形成32:1多路复用器。
这些多路复用器共有32个，所有输入均采用并联连接，总
阵列共1024级，形成具有多播能力的交叉点开关(见图97)。
在ADV3201中，内部阻性反馈网络和基准电压缓冲器提供
+2的总输出级增益(见图96)。基准电压缓冲器的输入电压
来自VREF引脚。该电压为整个芯片所共用，需采用低阻
抗源驱动，以避免串扰。
VPOS
FROM INPUT
STAGES
除了连接所有标称输入(INxx)，每个输出还可通过各输出
端额外的2:1多路复用器连接相关的OSDxx输入。该2:1多路
复用器可在32:1多路复用器与OSDxx输入端之间开关。
OSDS00
x1
OUT00
VNEG
VPOS
OSD00
FROM INPUT
STAGES
VPOS
OSDS00
2k
VNEG
x1
OUT00
VNEG
2k
VPOS
VPOS
VREF
VNEG
VNEG
图96. 单个输出通道的概念框图，G = +2 (ADV3201)
图95. 单个输出通道的概念框图，G = +1 (ADV3200)
ADV3200/ADV3201的所有输入均由接收器缓冲。该接收器
通过限制信号摆幅，为输入级提供过压保护。在ADV3200
中，接收器输出限制为VREF电压±1.2 V，而在ADV3201中，
信号摆幅限制为中间电平±1.2 V。该接收器配置为电压反馈
型单位增益放大器。较大的环路增益带宽积可降低闭环增
益对器件带宽的影响。
每个输出的解码逻辑都会选择一个(或不选)输入级，以驱
动输出级。使能输入级驱动输出级，该输出级在ADV3200
中配置为单位增益放大器(见图95)。
ADV3200/ADV3201
BYPASS SYNC-TIP
CLAMP
75Ω
INxx
SYNC-TIP
CLAMP
RECEIVER
OUTPUT
BUFFER
G = +1 (ADV3200)
G = +2 (ADV3201)
SWITCH
MATRIX
GND
OUTxx
75Ω
75Ω
GND
VCLAMP
OSDxx
OSDSxx
图97. ADV3200/ADV3201信号链(单I/O路径)
Rev. 0 | Page 27 of 36
VREF
07176-110
OPTIONAL
AC COUPLING
CAPACITOR
07176-007
07176-006
OSD00
ADV3200/ADV3201
除接收器外，每一个输入都有同步端箝位，用于交流耦合
应用。所有箝位均根据编程逻辑期间移入的首个串行数据
位使能或禁用。使能后，箝位迫使最低输入电压输出至
VCLAMP引脚。VCLAMP引脚为整个芯片所共用，需采用
低阻抗源驱动，以避免串扰。
VPOS
VPOS
VCLAMP
5µA
07176-008
IN00
OFF-CHIP
CAPACITOR
通过串行逻辑接口，可对ADV3200/ADV3201的内部连接
进行控制。串行载入一级锁存将对每个输出实现预编程。
全局更新信号(UPDATE)将编程数据移入二级锁存，同步
更新全部输出。串行输出引脚(DATA OUT)允许器件以菊
花链形式连接，用于单引脚编程多个IC。提供复位引脚，
可通过禁用全部输出避免总线冲突。此复位信号清零一级
和二级锁存。
TO INPUT
RECEIVER
VNEG
降低输出电容时必须谨慎，因为这样会导致更多过冲和频
域峰化。此外，当输出禁用并通过外部驱动时，施加于输
出的电压一定不能超过ADV3200/ADV3201的有效输出摆
幅范围，以使这些内部放大器保持在它们的线性工作范围
内。对禁用输出端施加过量电压可能会导致ADV3200/
ADV3201损坏，应避免发生这种情况(相关指南参见“绝对
最大额定值”部分)。
图98. 交流耦合应用中同步端箝位的概念图
ADV3200/ADV3201的输出级针对驱动复合视频信号时的
低差分增益和相位误差设计。它还提供压摆电流，用于驱
动复合视频信号时的快速脉冲响应。
可以禁用ADV3200/ADV3201的输出以最大程度降低片内
功耗。禁用后，一系列内部放大器驱动内部节点，使禁用
输出端哪怕在输出总线为大信号摆幅的情况下也存在一个
宽带高阻抗。(在ADV3201中，有一个4 kΩ电阻通过基准电
压缓冲器端接至VREF电压。)此高阻抗允许多个IC的总线
相连，而无需额外缓冲。
ADV3200可采用5 V单电源供电，通过VPOS/VNEG电源引脚
为信号路径上电，并通过DVCC/DGND电源引脚为控制逻
辑接口上电。然而，为了便于连接地参考视频信号，可将
电源分离为±2.5 V(ADV3201设计为采用±3.3 V电源供电)。执
行电源分离时，灵活的逻辑接口允许控制逻辑电源(DVCC/
DGND)工作在3.3 V/0 V至5 V/0 V范围内，同时内核依然采
用分离电源供电。
Rev. 0 | Page 28 of 36
ADV3200/ADV3201
应用信息
编程
复位
ADV3200/ADV3201通过193位串行字编程，而每次编程器
件都会更新矩阵内容和同步端箝位的状态。
上电ADV3200/ADV3201时，通常要求输出启动为禁用状
态 。 拉 低 RESET引 脚 时 ， 可 禁 用 所 有 输 出 。 拉 高 后 ，
UPDATE引脚应当在RESET上升前驱动至高电平。
串行编程模式使用CLK、DATA IN、UPDATE和CS器件引
脚。第一步是将CS置位低电平，以便选择待编程器件。数
据移位至器件的串行端口时，UPDATE信号必须为高电平。
若UPDATE为低电平，则数据依然会移入，并且透明异步
锁存器允许数据到达矩阵。这使得矩阵尝试更新所有移位
数据定义的即时状态。
DATA IN上的数据在每个CLK的上升沿被读入。总共有193
位数据必须移入，才能完成编程。32个输出中的每一个都
有5位(D4至D0)决定其输入源，后跟1位(D5)决定输出的使
能状态。若D5为低电平(输出禁用)，则5个关联位(D4至
D0)无关，因为没有输入切换至该输出。
移入逻辑的第一位用于使能或禁用同步端箝位。如果该位
为低电平，则禁用同步端箝位；否则使能。
同步端箝位首先移入，然后是最高有效输出地址数据
(OUT31)。使能位(D5)首先移入，然后是输入地址(D4至
D0)，地址以首位D4、末位D0顺序输入。余下的所有输出
均顺序编程，直至最低有效输出地址数据移入为止。此时
可拉低UPDATE，让器件根据刚移入的数据进行编程。二
级锁存为异步，当UPDATE为低电平时，它们透明。
由于上电后移位寄存器中的数据是随机的，请不要用于编
程矩阵，否则可能造成矩阵状态未知。若要防止这种情
况，上电初始后不要对UPDATE施加逻辑低电平信号。应
当首先加载需要的数据至移位寄存器中，然后拉低
UPDATE，以便对器件编程。
RESET引脚针对DVCC具有一个25 kΩ上拉电阻，可用于建立
简单的上电复位电路。RESET与地之间连接一个电容，保
持RESET低电平一段时间，同时器件其余部分趋于稳定。
低电平条件导致所有输出禁用。电容随后便可通过上拉电
阻充电至高电平状态，允许器件具有完整的编程能力。
CS引脚具有连接DGND的25 kΩ下拉电阻。
输入交流耦合
使用交流耦合输入对于采用低压电源或5 V单电源的视频系
统而言具有挑战性。在NTSC和PAL视频系统中，如果剥离
同步，则700 mV是最大信号电压和黑色电平的近似差值。
然而，如图99所示，若要对输入交流耦合，则需两倍于最
大信号摆幅的动态范围。对于此扩展的动态范围要求，解
决方案是同步端箝位特性。
当多个ADV3200/ADV3201器件在系统中串联编程时，某
个器件的DATA OUT信号可连接至下一个器件的DATA IN，
形成串联信号链。所有CLK和UPDATE引脚应并联连接，
并按前文所述进行操作。串行数据输入信号链第一个器件
的DATA IN引脚，并以纹波方式传递至位于最后的器件。
因此，输入信号链中最终器件的数据应在编程序列开始时
就绪。编程序列的长度为193位乘以链路中的器件数。
WHITE LINE WITH BLACK PIXEL
VREF
+700mV
VAVG
VAVG
VREF
BLACK LINE WITH WHITE PIXEL
+5V
VINPUT = VREF + VSIGNAL
VREF ~ VAVG
VREF IS A DC VOLTAGE
SET BY THE RESISTORS
VSIGNAL
GND
图99. 输入动态范围的“病态”案例
Rev. 0 | Page 29 of 36
–700mV
07176-102
串行编程描述
ADV3200/ADV3201
用于交流耦合输入的同步端箝位
ADV3200/ADV3201同步端箝位使能时，会将视频信号中
的最大负电压箝位至VCLAMP。这样可为交叉点开关提供
正确的直流电平，并确保无论何种平均图像电平，动态范
围要求仅为最大输入信号摆幅。
输入端交流耦合的基本方法是在ADV3200/ADV3201的输
入端采用串联电容。端接需要放置在串联耦合电容之前。
将串联耦合电容尽可能靠近输入引脚放置。
为ADV3200/ADV3201的输入端选择正确的交流耦合电容
非常重要。数值太小则会造成不可接受的电压下降，如图
100所示。采用数值足够大的交流耦合电容(如100 nF)可防止
电压下降，如图101所示。
同步端箝位功能通过193位字中的同步端箝位使能位使能
或禁用，方法是对ADV3200/ADV3201进行串行编程。同
步端箝位使能位开启或关断所有通道的箝位功能；不提供
针对单个通道的箝位开启/关断控制。同步端箝位功能仅对
包含同步端的信号起作用，如复合视频。如果信号不含同
步箝位，则箝位功能会使其发生失真。
ADV3200采用±2.5 V电源供电时，VCLAMP范围为−1 V至
+0.3 V；而ADV3201采用±3.3 V电源供电时，VCLAMP范围
为−0.5 V至+0.3 V。如果从外部驱动VCLAMP，则输入电路
可参考图14。注意，VCLAMP引脚上的6 kΩ电阻连接片内
VREF缓冲电压，并且50 μA电流源将VCLAMP标称值设为低
于VREF 300 mV。建议在VCLAMP引脚上添加旁路电路，
因为噪声和失调可能会注入此引脚。
0.7
0.2
0.6
0.1
0.5
0.4
INPUT VIDEO (V)
–0.1
–0.2
0.3
0.2
0.1
0
VREF = 0V
–0.1
–0.3
–0.2
0
10
20
30
40
50
60
TIME (µs)
70
80
90
100
–0.3
07176-106
–0.4
VCLAMP
0
10
图100. 带1 nF交流耦合电容的视频信号
20
30
40
50
60
TIME (µs)
70
80
90
100
80
90
100
07176-108
VOUT (V)
0
图102. 视频信号输入同步端箝位
0.5
0.2
0.4
0.3
OUTPUT VIDEO (V)
0
–0.1
0.2
0.1
VREF = 0V
0
–0.1
–0.2
–0.3
–0.4
–0.3
0
10
20
30
40
50
60
TIME (µs)
70
80
90
100
–0.5
图101. 带100 nF交流耦合电容的视频信号
VCLAMP = –0.5V
0
10
20
30
40
50
60
TIME (µs)
70
图103. 采用ADV3201的交流耦合视频(同步端箝位使能)
Rev. 0 | Page 30 of 36
07176-109
–0.2
07176-107
VOUT (V)
0.1
ADV3200/ADV3201
屏幕显示(OSD)
功耗
ADV3200/ADV3201针对32个输出的每一个均提供专用的
2:1多路复用器，允许外部视频或直流电平通过普通输入通
道插入或切换。OSD多路复用器可在20 ns内完成切换，允许
显示文字或其他画中画之类的信号。OSDSxx引脚是控制开
关，用于开关每个相应的OSD多路复用器(高电平 = OSD，
低电平 = 普通输入)。拉高OSDSxx可将OSDxx输入端的信号
切换至相应的输出端。将OSDSxx设为低电平可切换INxx
上的电平至相应输出。对于每行扫描而言，此开关动作可
逐像素执行；而通过这种方式，任何视频信号(包括图像、
字符或文字)可插入至输出并显示。OSD信号必须与其所切
换的输入视频信号同步；因此，OSDS信号必须具有正确
的时序，才能将OSD信号放置在水平线上。此外，OSDxx
输入不存在前文所述之同步端箝位特性，因此直流电平必
须在OSDxx输入端正确设置。
功耗计算
9
TJ = 150°C
MAXIMUM POWER (W)
8
7
6
5
3
15
25
去耦
ADV3200/ADV3201的信号路径基于负反馈下的高开环增
益放大器。片内主极点补偿用于在预期施加的压摆和负载
条件范围内稳定这些放大器。为保证设计稳定性，需对电
源适当去耦。信号产生的电流必须在所有频率下通过依然
存在的环路增益的低阻抗路径返回它们的源端(至少达到
300 MHz)。宽带并联电容配置对于正确去耦ADV3200/
ADV3201而言是必须的。
VREF和VCLAMP引脚应视为基准电压源引脚而非电源引
脚，因为它们都是片内缓冲器的输入。由于VREF引脚用
于ADV3200/ADV3201的接地参考，应确保在整个目标频
率范围内生成低噪声VREF源。
35
45
55
65
AMBIENT TEMPERATURE (°C)
75
85
07176-003
4
图104. 芯片最大功耗与环境温度的关系
图104中的曲线可从下式计算得到：
PD , MAX =
TJUNCTION , MAX − TAMBIENT
θ JA
(1)
例如，假设ADV3200/ADV3201处于45°C (TA)环境温度下，
则所有负载和电源条件下的总片内功耗必须不能超过6.5 W。
计算片内功耗时，必须包含输入至负载的电流有效值，并
将其乘以ADV3200/ADV3201输出器件上的压降有效值。
对于正弦输出而言，负载产生的片内功耗可大致计算如下：
PD,OUTPUT = (VPOS – VOUTPUT,RMS) × IOUTPUT,RMS
(2)
对于非正弦输出而言，应当通过对片内压降进行积分，然
后乘以一个周期内的负载电流而计算得到。
针对AB类输出级，计算负载功耗时，可以减去静态电流。
对于驱动负载的每一个输出级而言，根据下式减去静态
功耗：
PDQ,OUTPUT = (VPOS – VNEG) × IOUTPUT,QUIESCENT
(3)
其中，IOUTPUT,QUIESCENT = 0.95 mA，针对每个单端输出引脚而言。
对于每个已禁用的输出，VPOS和VNEG上的静态电源电流
下降约4 mA。
Rev. 0 | Page 31 of 36
ADV3200/ADV3201
VPOS
当系统中存在很多距离很近的信号时(毫无疑问，就像采用
ADV3200/ADV3201的系统)，串扰问题可能极为复杂。使
用一个或多个交叉点器件时，需对串扰本质以及术语定义
有深入了解。
IOUTPUT, QUIESCENT
QNPN
VOUTPUT
QPNP
串扰种类
IOUTPUT
IOUTPUT, QUIESCENT
07176-111
VNEG
串扰可通过三种方式中的任意一种传播：电场、磁场和共
用公共阻抗。本部分内容解释这些影响。
图105. 简化输出级
示例
对于环境温度85°C下的ADV3200，若所有32个输出均驱动
1 V rms至150 Ω负载，且电源为±2.5 V，则遵循下列步骤：
1. 使用数据手册中的静态电流计算ADV3200功耗。忽略数
值很小的VDD电流。
PD,QUIESCENT = (VPOS × IVPOS) + (VNEG × IVNEG)
PD,QUIESCENT = (2.5 V × 250 mA) + (2.5 V × 250 mA) = 1.25 W
2. 计算负载功耗。
PD,OUTPUT = (VPOS – VOUTPUT,RMS) × IOUTPUT,RMS
每个导体都可以既是电场的辐射器，同时又是电场的接收
器。当发射器产生电场，电场向整个杂散电容(例如空间)
传播并与接收器耦合，然后感应出电压时，便形成了电场
串扰机制。该电压在任何接收到它的通道里，都是不希望
存在的串扰信号。
流经导体的电流产生磁场，该磁场围绕此电流。这些磁场
随后便在任何具有与之相连路径的导体内产生电压。在这
些其它通道内原本不希望存在的感应电压即为串扰信号。
那些受串扰影响的通道具有互感，可将信号从一个通道耦
合至另一个通道。
多通道系统的电源、地和其它信号回路通常通过各种通道
实现共享。当来自某个通道的电流流过其中一条路径时，
阻抗两端产生的电压便成为共享公共阻抗的其它通道的输
入串扰信号。
PD,OUTPUT = (2.5 V – 1 V) × (1 V/150 Ω) = 10 mW
存在32个输出，因此有32个输出电流。
nPD,OUTPUT = 32 × 10 mW = 0.32 W
3. 在所有负载中(本例为32)减去静态输出级电流。输出级
驻留或驱动负载，但电流只需计算一次(对高于0.5 V的输
出电压有效)。
PDQ,OUTPUT = (VPOS – VNEG) × IOUTPUT,QUIESCENT
所有这些串扰源都是矢量；因此无法将幅度简单相加，得
出总串扰。事实上，有些条件下以特定配置并联驱动额外
电路，可降低串扰。
串扰区域
PDQ,OUTPUT = (2.5 V – (–2.5 V)) × (0.95 mA) = 4.75 mW
一个实际的ADV3200/ADV3201电路必须在某种电路板上
实现，才可连接电源和测量设备。创建评估板时应当极其
谨慎，以使固有器件的串扰最小化。但这样也产生了一个
问题，即系统的串扰是器件内部的串扰与电路板串扰相叠
加的结果。当试图最小化串扰的影响时，尝试区分这两个
区域非常重要。
存在32个输出，因此有32个输出电流。
nPDQ,OUTPUT = 32 × 4.75 mW = 0.15 W
4. 验证功耗不超过最大允许值。
PD,ON-CHIP = PD,QUIESCENT + nPD,OUTPUT − nPDQ,OUTPUT
PD,ON-CHIP = 1.25 W + 0.32 W − 0.15 W= 1.42 W
如图104或等式1所示，此功耗在85°C以内(包括85°C)的所
有环境温度下低于最大允许功耗。
此外，输入至交叉点开关之间，以及输出之间也可能发生
串扰。它也可能在输入至输出之间发生。下文提供的技巧
可用于诊断系统哪部分产生了串扰。
串扰
许多系统(如广播视频和KVM开关等处理大量模拟信号通
道的系统)具有严格的要求，保持各种信号在系统内不会互
相影响。串扰是描述附近其它通道的信号耦合至给定通道
的术语。
Rev. 0 | Page 32 of 36
ADV3200/ADV3201
测量串扰
通过施加一个信号至一路或多路通道，并测量选定通道上
的相应信号强度，即可测得串扰。测量值通常以低于测试
信号幅度多少dB表示。串扰计算如下：
其它有用的串扰测量方法由一个最近的相邻通道或每一侧
两个相邻通道所建立。这些串扰的测量值通常高于相距较
远的通道测量值，因此可用作任何其它单通道或双通道在
最差情况下的串扰测量值。
输入和输出串扰
容性耦合由电压驱动(dV/dt)，但通常是一个常数比。容性
串扰与输入或输出电压成正比，但仅仅通过降低信号摆幅
无法降低该比值。必须改变阻抗(降低互电容)从而改变衰
减系数，否则必须通过同相与反相元器件相加，利用破坏
性消除加以改变。对于高输入阻抗的器件(如ADV3200/
ADV3201)，输入串扰通常主要由电容产生。
其中：
s = jω(拉普拉斯变换的变量)。
ASEL(s)是选定通道上感应信号串扰幅度。
ATEST(s)是测试信号的幅度。
可以看出，串扰是频率的函数，但不是测试信号(针对一阶
而言)幅度的函数。此外，串扰信号相位与关联测试信号
有关。
网络分析仪常用于测量目标频率范围内的串扰。它可同时
提供串扰信号的幅度和相位信息。
感性耦合与电流成正比(dI/dt)，并通常以恒定的比例随信
号电压而改变，但它与阻抗也有关系(负载电流)。感性耦
合还可通过同相或反相部分加以破坏性消除。在驱动低阻
抗视频负载的情况下，输出电感对输出串扰会产生很大
影响。
随着交叉点系统或器件的扩大，理论串扰的组合排列数可
能变得极为庞大。例如，以ADV3200/ADV3201的32 × 32矩
阵为例，注意可视为单通道(如IN00输入)的串扰项数目。
IN00编程为连接ADV3200/ADV3201的其中一个输出，可
用于测量。
ADV3200/ADV3201灵活的编程能力可用于诊断串扰更多
地存在于输入侧还是输出侧。一些例子可以说明。给定的
输入对(本例中，IN07位于中间)可编程驱动OUT07(同样位
于中间)。输入至IN07端接至地(通过50 Ω或75 Ω电阻)，并且
不施加信号。
首先，与驱动测试信号至所有其它31个输入有关的串扰项
每一次可测量一个，同时施加“无信号”至IN00。然后，与
驱动并联测试信号至所有其它31个输入有关的串扰项每一
次可测量所有可能的组合中的两个，然后一次三个，以此
类推，直至只剩一种方法并行驱动测试信号至所有其它31
个输入。
其它所有输入都采用相同的测试信号(实际由分布式放大器
提供)并行驱动，除OUT07外的其它所有输出都禁用。由
于接地IN07输入编程驱动OUT07，因此不应当有任何信
号。任何信号的存在都可影响到另外15个不利输入信号，
因为不驱动其它输出(它们都被禁用)。因此，这种方法测
量所有不利输入对IN07的串扰贡献。当然，该方法可用于
其它输入通道和不利输入组合。
每种情况都与其它情况存在一定差异，并且可能导出一个
独特值，具体取决于测量系统的分辨率，但几乎不可能实
际测量所有这些项并指定它们。此外，它仅描述了一个输
入通道的串扰矩阵。所有其它输入都可假设具有相似的串
扰矩阵。此外，如果考虑输入连接至其它输出(未用于测
量)的可能排列组合，则数字会大得离谱。如果使用多个
ADV3200/ADV3201器件构建更大的交叉点阵列，数字将
直线上升。
对 于 输 出 串 扰 测 量 而 言 ， 单 个 输 入 通 道 被 驱 动 (例 如
IN00)，并且除给定输出(位于中间的IN07)外的所有输出都
编程连接至IN00。OUT07编程连接IN15(远离IN00)，后者
端接至地。因此，OUT07应当不存在任何信号，因为它监
听的是无噪声输入。在OUT07端测得的任意信号都可能对
其它15个不利输出贡献了输出串扰。同样，该方法可经过
修改，用于测量其它通道以及其它交叉点矩阵组合。
显然，必须选出这些情况的某些部分，指引人们找到一种
实用的串扰测量方法。一个常用的方法是测量所有不利串
扰；这表示测量选定通道的串扰，同时并行驱动其它系统
通道。总之，该方法得到最差情况下的串扰数，但由于串
扰信号的矢量特性，情况并非总是如此。
Rev. 0 | Page 33 of 36
ADV3200/ADV3201
阻抗对串扰的影响
输入侧的串扰受驱动输入的源端输出阻抗的影响。驱动源
阻抗越低，串扰幅度也越低。输入侧的主要串扰机制是容
性耦合。高阻抗输入不产生大电流，也就无法形成磁感应
串扰。但是，大电流可能流经输入端接电阻和驱动它们的
环路。因此，输入侧的PCB可能对磁耦合串扰作出贡献。
从电路角度来看，输入串扰机制与电容耦合至阻性负载相
似。对于低频而言，串扰幅度可计算如下：
其中：
RS为源电阻。
CM为测试信号电路和选定电路之间的互电容。
s为拉普拉斯变换的变量。
由之前公式可以看出，这种串扰机制具有高通特性；它可
通过降低输入电路的耦合电容并降低驱动器的输出阻抗，
最大程度地加以减少。若输入由75 Ω端接电缆驱动，则使
用低输出阻抗缓冲器缓冲该信号即可降低输入串扰。
在输出侧，串扰可通过驱动较轻的负载而减少。虽然驱动
标准150 Ω视频负载时，ADV3200/ADV3201具有出色的差
分增益和相位规格，但由于高输出电流，串扰会高于可达
到的最小值。这些电流通过输出引脚互感以及ADV3200/
ADV3201的焊线而引起串扰。
从电路角度来看，此输出串扰机制与绕组间含有互感，并
驱动负载电阻的变压器类似。对于低频而言，串扰幅度可
计算如下：
如果输入和输出信号位于上层与下层的接地层之间，并且
之间以接地层隔开，则它们将具有最小的串扰。将过孔尽
可能靠近IC放置，以便内层承载输入和输出。输入和输出
信号受输入端接电阻和输出串联后部端接电阻的影响。只
要有可能，就应当在这些信号从IC封装出现后立即予以
隔离。
PCB端接布局
随着工作频率的增加，正确路由传输线路信号也变得越来
越重要。ADV3200/ADV3201的带宽足够宽，因此对于实
际的信号走线长度，使用高阻抗路由不会提供平坦的带内
频率响应。用户必须选择适合应用的特性阻抗，并正确端
接ADV3200/ADV3201的输入和输出信号。一般而言，视
频应用使用75 Ω单端环境。
出于灵活性方面的考虑，ADV3200/ADV3201不包含片内
端接电阻。这一应用的灵活性为电路板布局带来了一些挑
战。输入传输线路端接与ADV3200/ADV3201芯片之间的
距离是高阻抗分支路径，会造成输入信号反射。经过简
化，可以看到，根据信号在所选电路板材料上的传播速度
(vP)以及端接电阻和ADV3200/ADV3201之间的距离(d)，这
些反射会导致固定频率间隔下的输入峰化。如果距离足够
远，则峰化可能出现在带内。事实上，实际经验表明这些
峰化不具有高Q特性，应当将其移出所需带宽的3至4倍
外，以便不影响信号。对于使用FR4 (vP = 144 × 106 m/s)电
路板的设计人员而言，这意味着ADV3200/ADV3201输入
应当在端接电阻2 cm以内，且最好能靠得更近。因此，2 cm
PCB路由在计算上相当于d = 2 × 10−2 m。
其中，n = {0, 1, 2, 3, …}。
其中：
MXY为输出X至输出Y的互感。
RL为测量输出的负载电阻。
s为拉普拉斯变换的变量。
该串扰机制可通过保持低互感，并增加RL而最大程度地减
少。通过增加导体间距并使并联长度最短，便可保持低
互感。
某些情况下，由于空间限制或电阻尺寸较大，难以将端接
电阻靠近ADV3200/ADV3201放置。这种情况下更好的解
决方法是保持受控传输线路经过ADV3200/ADV3201输入，
并端接线路末端。这种方法称为飞越式端接。ADV3200/
ADV3201的输入阻抗足够大，而封装内的分支长度足够
小，这种设计在实际使用中能发挥很好的效果。
PCB布局布线
必须特别注意尽量降低系统电路板产生的额外串扰。细节
上需要注意的区域有：接地、屏蔽、信号路由和电源旁路。
Rev. 0 | Page 34 of 36
ADV3200/ADV3201
75Ω
OUTxx
07176-103
INxx
应当采用前文所述之指南，尽量缩短其长度并减少寄生
效应。
ADV3200/
ADV3201
图106. 飞越式输入端接(两条传输线的接地端必须相连，
并靠近INxx引脚)
如果需要并联驱动多个ADV3200/ADV3201，那么飞越式
输 入 端 接 方 案 将 是 非 常 有 用 的 ， 但 每 个 ADV3200/
ADV3201输入端到受驱输入传输线的距离都是一条分支，
虽然目前讨论的示例针对输入端接，输出后部端接原理与
此类似。将ADV3200/ADV3201视为理想的电压源，则
ADV3200/ADV3201与后部端接电阻之间的任何路由距离
都是一条分支，会产生反射。因此，将后部端接电阻靠近
ADV3200/ADV3201放置。在实践中，由于后部端接电阻
为串联元件，其路由尺寸更窄，因此较容易在电路板布局
中将其靠近ADV3200/ ADV3201输出放置。
图107. 评估板简化原理图
Rev. 0 | Page 35 of 36
ADV3200/ADV3201
外形尺寸
0.75
0.60
0.45
1.00 REF
26.20
26.00 SQ
25.80
1.60 MAX
24.10
24.00 SQ
23.90
21.50 REF
133
176
132
1
SEATING
PLANE
133
176
132
1
PIN 1
1.45
1.40
1.35
7.80
REF
EXPOSED
PAD
TOP VIEW
(PINS DOWN)
0.20
0.15
0.09
7°
3.5°
0°
VIEW A
BOTTOM VIEW
44
89
88
45
(PINS UP)
89
44
88
VIEW A
45
0.50
BSC
LEAD PITCH
ROTATED 90° CCW
COMPLIANT TO JEDEC STANDARDS MS-026-BGA-HD
0.27
0.22
0.17
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
图108. 176引脚薄型四方扁平封装[LQFP_EP]
(SW-176-1)
图示尺寸单位：mm
订购指南
模型
ADV3200ASWZ 1
ADV3201ASWZ1
1
温度范围
−40°C至+85°C
−40°C至+85°C
封装描述
176引脚薄型四方扁平封装[LQFP_EP]
176引脚薄型四方扁平封装[LQFP_EP]
Z = 符合RoHS标准的器件。
©2008 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D07176sc-0-10/08(0)
Rev. 0 | Page 36 of 36
封装选项
SW-176-1
SW-176-1
081808-A
0.15
0.10
0.05
0.08
COPLANARITY