日本語参考資料 最新版英語データシートはこちら 低消費電力HARTモデム AD5700/AD5700-1 データシート 特長 概要 HART 準拠の FSK モデムを内蔵 1200 Hz と 2200 Hz の正弦波シフト周波数 受信モードで 115 µA の最大電源電流 本質安全アプリケーションに最適 受信バンドパス・フィルタを内蔵 最小の外付け部品数 種々のシステム構成に最適化されたクロック駆動 超低消費電力の水晶発振器 (最大 60 µA) 外付け CMOS クロック・ソース 高精度内蔵発振器 (AD5700-1 の場合) バッファ付き HART 出力—駆動能力の強化 8 kV の HBM ESD 定格 電源電圧: 2 V～5.5 V 1.71 V～5.5 V インターフェース 動作温度範囲: -40°C～125°C 4 mm × 4 mm の LFCSP パッケージを採用 HART 物理層に準拠 UART インターフェース AD5700/AD5700-1 は、HART 物理層条件に準拠する HART® FSK 半二重モデムとして動作するようにデザインされ、仕様が 規定されたシングルチップ・ソリューションです。 AD5700/AD5700-1 は、フィルタ機能、信号検出、変調、復調、 信号発生の必要な全機能を内蔵しているため、外付け部品は少 なくて済みます。AD5700-1 内蔵の 0.5% 精度内蔵発振器により ボード・スペース要求が大幅に削減されるため、マスター構成 とスレーブ構成のライン給電アプリケーションに最適です。 AD5700/AD5700-1 の最大電源電流は 115 µA であるため、低消費 電力ループ駆動アプリケーションに対しても最適な選択肢です。 送信波形は、連続位相を持つ 1200 Hz と 2200 Hz の正弦波です。 AD5700/AD5700-1 は、正確なキャリア検出回路を内蔵し、標準 の UART インターフェースを採用しています。 表 1.関連製品 Part No. AD5755-1 AD5421 AD5410/ AD5420 AD5412/ AD5422 アプリケーション フィールド・トランスミッタ HART マルチプレクサ PLC および DCS アナログ I/O モジュール HART ネットワーク接続 Description Quad-channel, 16-bit, serial input, 4 mA to 20 mA and voltage output DAC, dynamic power control, HART connectivity 16-bit, serial input, loop powered, 4 mA to 20 mA DAC Single-channel, 12-bit/16-bit, serial input, 4 mA to 20 mA current source DACs Single-channel, 12-bit/16-bit, serial input, current source and voltage output DACs 機能ブロック図 REG_CAP VCC CLKOUT XTAL1 XTAL2 XTAL_EN IOVCC OSC DUPLEX BUFFER TXD RTS CONTROL LOGIC CD RXD AD5700/AD5700-1 FSK MODULATOR HART_OUT DAC ADC_IP FSK DEMODULATOR CLK_CFG0 BAND-PASS FILTER AND BIASING ADC HART_IN VOLTAGE REFERENCE RESET DGND REF REF_EN AGND FILTER_SEL 10435-001 CLK_CFG1 図 1. Rev. A アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2012 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 AD5700/AD5700-1 データシート 目次 特長 ................................................................................................... 1 動作原理..........................................................................................13 アプリケーション ............................................................................ 1 FSK 変調器..................................................................................13 概要 ................................................................................................... 1 HART_OUT への接続.................................................................14 機能ブロック図 ................................................................................ 1 FSK 復調器..................................................................................14 改訂履歴 ........................................................................................... 2 HART_IN または ADC_IP への接続..........................................14 仕様 ................................................................................................... 3 クロックの構成 ..........................................................................15 タイミング特性 ............................................................................ 5 パワーダウン・モード...............................................................16 絶対最大定格.................................................................................... 6 全二重動作 ..................................................................................16 熱抵抗 ........................................................................................... 6 アプリケーション情報 ..................................................................17 ESD の注意 ................................................................................... 6 電源のデカップリング...............................................................17 ピン配置およびピン機能説明......................................................... 7 代表的な接続図 ..........................................................................17 代表的な性能特性 ............................................................................ 9 外形寸法..........................................................................................20 用語 ................................................................................................. 12 オーダー・ガイド ......................................................................20 改訂履歴 4/12—Rev. 0 to Rev. A Change to Transmit Impedance Parameter, RTS Low, Table 2 .............4 Changes to Figure 3, Figure 4, Figure 5, and Figure 7 .........................9 Changes to Figure 10 and Figure 11 ..................................................10 Changed AD5755 to AD5755-1 Throughout ......................................17 Change to Figure 27 ..........................................................................18 2/12—Revision 0: Initial Version Rev. A － 2/20 － AD5700/AD5700-1 データシート 仕様 特に指定がない限り、VCC = 2 V～5.5 V、IOVCC = 1.71 V～5.5 V、AGND = DGND、CLKOUT をディスエーブル、HART_OUT は 5 nF 負荷、 内蔵および外部受信フィルタ、内蔵リファレンス電圧、すべての仕様は−40°C～+125°C で規定、 A モデルと B モデルが対象。 表 2. Parameter1 POWER REQUIREMENTS2 VCC IOVCC VCC and IOVCC Current Consumption Demodulator Min Typ Max Unit 5.5 5.5 V V 115 179 97 µA µA µA 157 µA 260 140 193 96 µA µA µA µA 153 µA 270 60 71 285 µA µA µA µA 16 35 75 µA µA Internal reference disabled, −40°C to +85°C Internal reference disabled, −40°C to +125°C 1.47 1.5 18 1.52 V ppm/µA REF_EN = IOVCC to enable use of internal reference Tested with 50 µA load 2.47 2.5 2.53 V REF_EN = DGND to enable use of external reference, VCC = 2.7 V minimum 16 21 µA Modulator 28 33 µA Internal Oscillator 5.5 7 µA Current required by external reference in receive mode Current required by external reference in transmit mode Current required by external reference if using internal oscillator Power-Down 4.6 8.6 µA 0.3 × IOVCC +0.1 V V µA pF 2 1.71 86 69 Modulator 124 73 Crystal Oscillator3 33 44 218 Internal Oscillator4 Power-Down Mode VCC and IOVCC Current Consumption INTERNAL VOLTAGE REFERENCE Internal Reference Voltage Load Regulation OPTIONAL EXTERNAL VOLTAGE REFERENCE External Reference Input Voltage External Reference Input Current Demodulator DIGITAL INPUTS VIH, Input High Voltage VIL, Input Low Voltage Input Current Input Capacitance5 DIGITAL OUTPUTS VOH, Output High Voltage VOL, Output Low Voltage CD Assert6 HART_IN INPUT5 Input Voltage Range Rev. A 0.7 × IOVCC −0.1 5 IOVCC − 0.5 85 0 0 100 0.4 110 V V mV p-p REF 1.5 V V － 3/20 － Test Conditions/Comments B model, external clock, −40°C to +85°C B model, external clock, −40°C to +125°C B model, external clock, −40°C to +85°C, external reference B model, external clock, −40°C to +125 °C, external reference A model, external clock, −40°C to +125°C B model, external clock, −40°C to +85°C B model, external clock, −40°C to +125°C B model, external clock, −40°C to +85°C, external reference B model, external clock, −40°C to +125°C, external reference A model, external clock, −40°C to +125°C External crystal, 16 pF at XTAL1 and XTAL2 External crystal, 36 pF at XTAL1 and XTAL2 AD5700-1 only, external crystal not required RESET = REF_EN = DGND Per pin External reference source Internal reference enabled AD5700/AD5700-1 データシート Parameter1 HART_OUT OUTPUT Output Voltage Mark Frequency7 Space Frequency7 Frequency Error Min Typ Max Unit Test Conditions/Comments 459 493 505 mV p-p AC-coupled (2.2 µF), measured at HART_OUT pin with 160 Ω load (worst-case load), see Figure 15 and Figure 16 for HART_OUT voltage vs. load Internal oscillator Internal oscillator Internal oscillator, −40°C to +85°C Internal oscillator, −40°C to +125°C 1200 2200 −0.5 −1 +0.5 +1 0 Hz Hz % % Degrees Ω Phase Continuity Error5 Maximum Load Current5 160 Transmit Impedance 7 Ω Worst-case load is 160 Ω, ac-coupled with 2.2 µF, see Figure 19 for recommended configuration if driving a resistive load RTS low, at the HART_OUT pin 70 kΩ RTS high, at the HART_OUT pin 1 温度範囲は-40 °C～+125°C です。typ 値は 25°C の値です。 消費電流規定値は、平均電流値に基づいています。 3 復調器と変調器の電流は、外部クロックを使って規定しています。 外付け水晶発振器を使う場合には、水晶発振器電流規定値を対応する VCC および IOVCC 復調器/変 調器電流規定値に加算して、このモードでの合計電源電流を求める必要があります。 4 復調器と変調器の電流は、外部クロックを使って規定しています。 内蔵発振器を使う場合には、内蔵発振器電流規定値を対応する VCC および IOVCC 復調器/変調器電 流規定値に加算して、このモードでの合計電源電流を求める必要があります。 5 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 6 規定値のセットは、入力でプリアンブル文字を含む正弦波入力信号を使用し、さらに外付け理想フィルタを使用した場合について規定しています(図 21 参照)。 7 内蔵発振器を使用しない場合は、周波数精度は使用する水晶またはクロック・ソースの精度に依存します。 2 Rev. A － 4/20 － AD5700/AD5700-1 データシート タイミング特性 特に指定がない限り、VCC = 2 V～5.5 V、IOVCC = 1.71 V～5.5 V、TMIN ～TMAX。1 ビット時間 = 1/1200 Hz = 833.333 µs。 表 3. Parameter1 t1 Limit at TMIN, TMAX 1 Unit Bit time2 max Description Carrier start time. Time from RTS falling edge to carrier reaching its first peak. See Figure 3. t2 1 Bit time2 max t3 1 Bit time2 max t4 t5 t6 6 6 10 Bit times2 max Bit times2 max Bit times2 max Carrier stop time. Time from RTS rising edge to carrier amplitude dropping to ac zero. See Figure 4. Carrier decay time. Time from RTS rising edge to carrier amplitude dropping to ac zero. See Figure 4. Carrier detect on. Time from carrier on to CD rising edge. See Figure 5. Carrier detect off. Time from carrier off to CD falling edge. See Figure 6. Carrier detect on when switching from transmit mode to receive mode in the presence of a constant valid carrier. Time from RTS rising edge to CD rising edge. See Figure 7. t7 2.1 ms typ Crystal oscillator power-up time. On application of a valid power supply voltage at VCC or on enabling of the oscillator via the XTAL_EN pin. Crystal load capacitors = 8 pF. t8 t9 6 25 ms typ µs typ t10 t11 10 30 ms typ µs typ Crystal oscillator power-up time. Crystal load capacitors = 18 pF. Internal oscillator power-up time. On application of a valid power supply voltage at VCC or on enabling of the oscillator via the CLK_CFG0 and CLK_CFG1 pins. Reference power-up time. Transition time from power-down mode to normal operating mode (external clock source, external reference). 1 2 規定値は、内蔵または外付けの受信フィルタを使用した AD5700/AD5700-1 に適用されます。 ビット時間は、1 ビットのデータを転送する時間長です。 Rev. A － 5/20 － AD5700/AD5700-1 データシート 絶対最大定格 特に指定のない限り、TA = 25 °C。最大 100 mA までの過渡電流 では SCR ラッチ・アップは生じません。 表 4. Parameter VCC to GND IOVCC to GND Digital Inputs to DGND Digital Output to DGND HART_OUT to AGND HART_IN to AGND ADC_IP AGND to DGND Operating Temperature Range (TA) Industrial Storage Temperature Range Junction Temperature (TJ MAX) Power Dissipation Lead Temperature, Soldering ESD Human Body Model (ANSI/ESDA/JEDEC JS-0012010) Field Induced Charge Model (JEDEC JESD22_C101E) Machine Model (ANSI/ESD S5.2-2009) Rev. A Rating −0.3 V to +7 V −0.3 V to +7 V −0.3 V to IOVCC + 0.3 V or +7 V (whichever is less) −0.3 V to IOVCC + 0.3 V or +7 V (whichever is less) −0.3 V to +2.5 V −0.3 V to VCC + 0.3 V or +7 V (whichever is less) −0.3 V to VCC + 0.3 V or +7 V (whichever is less) −0.3 V to +0.3 V 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 熱抵抗 θJA はワーストケース条件で規定。すなわち表面実装パッケージ の場合、デバイスを回路ボードにハンダ付けした状態で規定。 表 5.熱抵抗 θJA 30 Package Type 24-Lead LFCSP θJC 3 Unit °C/W ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 −40°C to +125°C −65°C to +150°C 150°C (TJ MAX – TA)/θJA JEDEC industry standard J-STD-020 8 kV 1.5 kV 400 V － 6/20 － AD5700/AD5700-1 データシート 20 XTAL2 19 AGND 22 DGND 21 XTAL1 24 FILTER_SEL 23 REF_EN ピン配置およびピン機能説明 18 VCC XTAL_EN 1 CLKOUT 2 17 ADC_IP CLK_CFG0 3 AD5700/ AD5700-1 16 HART_IN CLK_CFG1 4 TOP VIEW (Not to Scale) 15 REF RESET 5 14 HART_OUT CD 6 NOTES 1. THE EXPOSED PADDLE SHOULD BE CONNECTED TO AGND OR DGND, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 10435-002 IOVCC 11 DGND 12 9 RXD 10 DUPLEX TXD 7 RTS 8 13 REG_CAP 図 2.AD5700/AD5700-1 のピン配置 表 6.AD5700/AD5700-1 のピン機能説明 ピン番号 記号 説明 1 XTAL_EN 水晶発振器回路のイネーブル。ロー・レベルにすると、水晶発振器回路がイネーブルされるため、外付け水晶が必要 になります。ハイ・レベルにすると、水晶発振器回路がディスエーブルされるため、外付けクロック・ソースまたは 内蔵発振器 (AD5700-1 の場合)のクロックを使います。このピンを CLK_CFG0 ピンおよび CLK_CFG1 ピンと組み合わ せて使って、必要なクロック発生方式を設定します。 2 CLKOUT クロック出力。水晶発振器または内蔵 RC 発振器を使用する場合、クロック出力は CLKOUT ピンで設定することがで きます。クロック出力をイネーブルすると、このピンの負荷を駆動するため消費電流が増えます。詳細については、 CLKOUT のセクションを参照してください。 3 CLK_CFG0 クロック設定の制御。表 7 を参照してください。 4 CLK_CFG1 クロック設定の制御。表 7 を参照してください。 5 RESET アクティブ・ローのデジタル入力。RESET をロー・レベルにすると、AD5700/AD5700-1 はパワーダウン・モードにな ります。RESET をハイ・レベルにすると、AD5700/AD5700-1 はパワーオン状態に戻ります。このピンを使わない場合 は、このピンを IOVCCへ接続してください。 6 CD キャリア検出—デジタル出力。CD がハイ・レベルのとき、有効なキャリアが検出されたことを表示します。 7 TXD 送信データ—デジタル入力。変調器へ入力されるデータ。 8 RTS 送信要求—デジタル入力。ハイ・レベルにすると、復調器がイネーブルされて、変調器がディスエーブルされます。 ロー・レベルにすると、変調器がイネーブルされて、復調器がディスエーブルされます。 9 DUPLEX このピンをハイ・レベルにすると、全二重動作がイネーブルされます。動作原理のセクションを参照してください。 ロー・レベルにすると、この機能がディスエーブルされます。 10 RXD 受信データ—UART インターフェース・デジタル・データ出力。復調器からのデータが、このピンに出力されます。 11 IOVCC デジタル・インターフェース電源。デジタル・スレッショールド・レベルは、このピンに入力される電圧を基準とし ます。範囲 1.71 V～5.5 V の電圧を加えることができます。 12 DGND デジタル回路グラウンド基準の接続。通常動作では、このピンを AGND に接続することが推奨されます。 13 REG_CAP 内蔵電圧レギュレータに対するコンデンサ接続。このピンとグラウンドとの間に 1 µF のコンデンサを接続してくださ い。 14 HART_OUT HART FSK 信号出力。代表的な接続については FSK 変調器 のセクションと図 26 を参照してください。 15 REF 内蔵リファレンス電圧出力、または外付け 2.5 V リファレンス電圧入力。このピンとグラウンドとの間に 1 µF のコン デンサを接続してください。外付けリファレンスを入力する場合は、VCC 電源には最小電圧 2.7 V が必要です。 16 HART_IN HART FSK 信号。内蔵フィルタを使用する場合、HART 入力信号を 2.2 nF の直列コンデンサを経由してこのピンへ入 力してください。図 21 のように外付けバンドパス・フィルタを使用する場合は、このピンに接続しないでください。 Rev. A － 7/20 － AD5700/AD5700-1 データシート ピン番号 記号 説明 17 ADC_IP 内蔵バンドパス・フィルタを使用する場合、680 pF をこのピンへ接続してください。あるいは、このピンを使うと、 ADC 入力へ直接接続することができます。この場合、外付けバンドパス・フィルタ回路を使う必要があります(図 21 参照)。 18 VCC 電源入力。2 V～5.5 V をこのピンに入力することができます。VCC は低 ESR の 10 µF と 0.1 µF のコンデンサでグラウン ドへデカップリングする必要があります(電源のデカップリング のセクション参照)。 19 AGND アナログ回路グラウンド基準の接続。 20 XTAL2 外付け 3.6864 MHz 水晶の接続。内蔵 RC 発振器 (AD5700-1 の場合) または外付けクロック・ソースを使う場合には、 このピンへ接続しないでください。 21 XTAL1 外付け 3.6864 MHz 水晶または外付けクロック・ソース入力の接続。内蔵 RC 発振器 (AD5700-1 の場合)を使用する場 合は、このピンをグラウンドへ接続してください。 22 DGND デジタル回路グラウンド基準の接続。通常動作では、このピンを AGND に接続することが推奨されます。 23 REF_EN リファレンス電圧のイネーブル。ハイ・レベルにすると、内蔵 1.5 V リファレンスとバッファがイネーブルされます。 ロー・レベルにすると、内蔵リファレンス電圧と入力バッファがディスエーブルされるので、バッファ付き外付け 2.5 V リファレンス・ソースを REF へ接続する必要があります。REF_EN をロー・レベルにする場合、VCC は 2.7 V より高 くする必要があります。 24 FILTER_SEL バンドパス・フィルタの選択。ハイ・レベルにすると、内蔵フィルタがイネーブルされるため、 HART 信号を HART_IN ピンへ入力する必要があります。ロー・レベルにすると、内蔵フィルタがディスエーブルされるため、外付 けバンドパス・フィルタを ADC_IP 入力ピンへ接続する必要があります。この場合、HART 信号は ADC_IP ピンへ入 力する必要があります。 EPAD AGND アナログ・グラウンド基準接続。通常動作では、このピンを AGND に接続することが推奨されます。 Rev. A － 8/20 － AD5700/AD5700-1 データシート 代表的な性能特性 1.4 1.2 1.4 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND TXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CD AND RXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 1.2 1.0 1.0 CD RTS HART SIGNAL (V) HART_OUT (V) 0.8 0.6 TXD 0.4 0.2 0.8 0.6 RXD 0.4 0.2 HART SIGNAL 0 0 HART_OUT –0.2 0 0.3 0.6 0.9 1.2 TIME (ms) 1.5 1.8 2.1 –0.4 –5 10435-003 –0.4 –0.3 図 3.キャリア起動時間 1.50 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND TXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 1.00 RTS HART_OUT (V) HART_OUT (V) TXD 0.4 HART_OUT 0.2 HART SIGNAL HAS ALSO BEEN OFFSET BY –0.6V. 0.25 0 HART_OUT –0.50 –0.2 –0.75 –1.5 –1.0 –0.5 TIME (ms) 0 0.5 1.0 HART SIGNAL –1.00 –10 10435-004 –0.4 –2.0 図 4.キャリア停止/減衰時間 –7.5 –5.0 –2.5 TIME (ms) 0 2.5 図 7. 送信モードから受信モードへ切替時の キャリア・ディテクト・オン 一定の有効キャリアあり 100 1.4 TA = 25°C 90 VCC = IOVCC = 2.7V TO 5.5V DEV 1 EXT REF TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CD AND RXD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. SUPPLY CURRENT (µA) 80 CD HART SIGNAL (V) CD 0.50 –0.25 0 0.8 0.6 RXD 0.4 0.2 0 HART SIGNAL –0.2 70 MOD ICC AND IOICC DEMOD ICC AND IOICC 60 50 40 30 MOD IREF 20 DEMOD IREF 10 0 0.5 1.0 TIME (ms) 1.5 2.0 2.5 0 2.0 10435-005 –0.4 –0.5 図 5.キャリア・ディテクト・オンのタイミング Rev. A 1 0.75 0.8 1.0 0 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF RTS AND CD DC LEVELS HAVE BEEN ADJUSTED FOR CLARITY. IN REALITY, BOTH OF THESE SIGNALS RANGE FROM 0V TO 3.3V. 1.25 RTS 1.2 –1 図 6.キャリア・ディテクト・オフのタイミング 1.0 0.6 –2 TIME (ms) 10435-007 1.2 –3 2.5 3.0 3.5 4.0 4.5 VCC = IOVCC (V) 5.0 5.5 6.0 図 8.電源電圧対電源電流—外付けリファレンス電圧 － 9/20 － 10435-008 1.4 –4 10435-006 –0.2 AD5700/AD5700-1 データシート 200 0 –2 160 –4 140 –6 120 GAIN (dB) MOD ICC AND IOICC 100 80 TA = 25°C VCC = IOVCC = 3.3V INT VREF –8 –10 –12 DEMOD ICC AND IOICC 60 –14 40 –16 20 –18 0 1.0 1.5 2.0 2.5 3.0 3.5 4.0 VCC = IOVCC (V) 4.5 5.0 5.5 6.0 EXTERNAL FILTER INTERNAL FILTER –20 100 10435-026 ICC AND IOICC (µA) 180 1k FREQUENCY (Hz) 10k 図 12.入力フィルタの周波数応答 図 9.電源電圧対電源電流—内蔵リファレンス電圧 1.5012 700 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CLK CONFIG = XTAL OSCILLATOR IOICC = 41µA 600 1.5010 TA = 25°C VCC = IOVCC = 2V TO 5.5V 1.5008 VREF INTERNAL (V) 500 ICC CURRENT (µA) 10435-011 TA = 25°C VCC = IOVCC = 2V TO 5.5V DEV 1 INT REF 400 TXD = 1 TXD = 0 300 200 2.2µF 1.5006 1.5004 1.5002 1.5000 HART_OUT RLOAD 0 0 200 400 600 800 RLOAD (Ω) WITH 22nF TO GND 1000 1200 1.4996 1.0 1.5 1.5006 250 TA = 25°C; VCC = IOVCC = 3.3V; INT VREF CLK CONFIG = XTAL OSCILLATOR CAPACITIVE LOAD ONLY IOICC = 41µA 1.5004 150 125 100 75 4.5 5.0 5.5 6.0 VCC = IOVCC = 2.7V TEMPERATURE = –40°C TO +125°C 1.5000 1.4998 1.4996 0 10 20 30 40 CLOAD (nF) 50 60 1.4990 –40 10435-010 0 –20 0 20 40 60 80 TEMPERATURE (°C) 100 図 14.リファレンス電圧の温度特性 図 11.容量負荷対 Tx モード電流 － 10/20 － 120 10435-013 1.4992 25 Rev. A 3.5 4.0 VCC (V) 1.4994 TXD = 1 TXD = 0 50 3.0 1.5002 175 VREF INTERNAL (V) ICC CURRENT (µA) 200 2.5 図 13.VCC 対リファレンス電圧 図 10. 抵抗負荷対 Tx モード電流 225 2.0 10435-012 1.4998 10435-009 22nF 100 AD5700/AD5700-1 500 505 TA = 25°C VCC = IOVCC = 3.3V 495 INT V REF 504 485 1200Hz 2200Hz 480 475 2.2µF HART_OUT 22nF 470 TA = 25°C VCC = IOVCC = 3.3V INT VREF CAPACITIVE LOAD ONLY 503 490 HART_OUT (mV p-p) HART_OUT (mV p-p) データシート 502 501 500 499 1200Hz 2200Hz 498 497 RLOAD 200 400 600 800 RLOAD (Ω) || WITH 22nF TO GND 1000 1200 495 10435-014 0 0 図 15.RLOAD 対 HART_OUT 電圧 Rev. A 10 20 30 CLOAD (nF) 40 図 16.CLOAD 対 HART_OUT 電圧 － 11/20 － 50 60 10435-015 496 465 AD5700/AD5700-1 データシート 用語 HART_OUT 出力電圧 これはピーク to ピーク HART_OUT 出力電圧です。表 2 のこの 規定は、160 Ω のワーストケース負荷、2.2 µF コンデンサによる AC 結合を使用して規定されています。 図 15 と図 16 に、抵抗負 荷と純容量負荷に対する HART_OUT 出力電圧を示します。 VCC 消費電流および IOVCC 消費電流 この規定は、VCC 電源と IOVCC 電源の合計消費電流を規定しま す。 図 11 に、送信モードでの可変負荷容量対 VCC 電流と IOVCC 電流の測定値を示します。 負荷レギュレーション 負荷電流の規定された変化によるリファレンス出力電圧の変化 を意味し、ppm/µA で表されます。 CD アサート キャリア検出信号がアサートされる最小値は 85 mV p-p で、アサ ートされる最大値は 110 mV p-p です。HART 入力信号が 110 mV p-p より高い場合、CD は既にハイ・レベル (アサート)になって います。この規定は、入力の正弦波入力信号がプリアンブル文 字と理想外付けフィルタを含んでいるものと見なして規定され ています (図 21 参照)。 Rev. A マーク/スペース周波数 1.2 kHz の信号はデジタル 1 すなわちマークを、2.2 kHz の信号 は 0 すなわちスペースを、それぞれ表します。 位相連続性誤差 このデザイン内の DDS エンジンは、元々連続位相信号を発生す るため、周波数間で切り替える際に出力の不連続性は生じませ ん。この属性は、帯域制限されたチャンネルで伝送される信号 に対して望ましいものです。これは、信号に不連続性があると、 広帯域周波数成分が発生してしまうためです。名前の通り信号 が連続で、位相連続性誤差が 0o である必要があります。 － 12/20 － AD5700/AD5700-1 データシート 動作原理 FSK 変調器 変調器は、TXD 入力のUARTエンコードされたHART データの ビット・ストリームを 1200 Hzトーンと 2200 Hzトーンのシーケ ンスへ変換します (図 17 参照)。この正弦波信号は内部でバッフ ァされてHART_OUT ピンへ出力されます。RTS 信号をロー・ レベルにすると、変調器がイネーブルされます。 シングルチップ・ソリューションの AD5700/AD5700-1 は、変調 機能と復調機能だけでなく、リファレンス電圧、受信バンドパ ス・フィルタ (不要な場合バイパスできる柔軟性があります)、 バッファ付き HART 出力も内蔵しているため、高い出力駆動能 力を提供し、外付けバッファが不要です。また、AD5700-1 オプ ションとして高精度内蔵 RC 発振器も含まれています。図 1 の ブロック図に、これら回路ブロックの接続を示します。広範囲 な内蔵オプションがあるため、最小の外付け部品数で済みます。 AD5700/AD5700-1 は、HART フィールド計装機器とマスター構 成での使用に適しています。 AD5700/AD5700-1 は、 1.2 kHz と 2.2 kHz のキャリア信号を送信 または受信します。1.2 kHz の信号はデジタル 1 すなわちマーク を、2.2 kHz の信号は 0 すなわちスペースを、それぞれ表します。 これらのデバイスでは、次の 3 種類のメイン・クロック構成を サポートしています。その内の 2 種類は AD5700 オプションで、 全 3 種類は AD5700-1 デバイスで、それぞれ使用することがで きます。 • • • 外付け水晶 CMOS クロック入力 内蔵 RC 発振器 (AD5700-1 の場合) デバイスは、標準 UART インターフェースを経由して制御され ます。関係する信号は、RTS、CD、TXD、RXDです(ピン説明 については表 6 を参照してください)。 "1" = MARK 1.2kHz "0" = SPACE 2.2kHz START TXD STOP HART_OUT 10435-016 HART (Highway Addressable Remote Transducer) 通信は、スマー ト・フィールド・デバイスと制御システムの間でアナログ有線 を使ってデジタル情報を送受信する世界標準です。これはデジ タル 2 方向通信システムであり、1 mA p-p の周波数シフト・キ ーイングされた (FSK) 信号が、4 mA～20 mA のアナログ電流信 号上で変調されます。AD5700/AD5700-1 は、HART 物理層条件 (レビジョン 8.1)に準拠する、シングルチップ、低消費電力、 HART FSK 半二重モデムとして動作するようにデザインされ、 仕様が規定されています。 8-BIT DATA + PARITY 図 17.AD5700/AD5700-1 変調器の波形 変調器ブロックには DDS エンジンがあり、デジタル形式で 1.2 kHz または 2.2 kHz の正弦波を発生し、D/A 変換を行います。 この DDS エンジンは元々連続位相信号を発生するため、周波数 を切り替える際に出力の不連続が回避されます。DDS の基礎に ついては、MT-085「 Fundamentals of Direct Digital Synthesizers (DDS)」を参照してください。図 18 に、FSK エンコーディング の簡略化した説明を示します。 1 DATA 2.2kHz WORD DDS DAC CLOCK 図 18.DDS 採用の FSK エンコーダ Rev. A － 13/20 － FSK 10435-017 1.2kHz WORD MUX 0 AD5700/AD5700-1 データシート HART_OUT への接続 FSK 復調器 HART_OUT ピンは 0.75 V に DC バイアスされているため、負荷 へ容量結合する必要があります。表 2 の消費電流規定値は、5 nF 負荷を駆動する場合です。アプリケーションで負荷値を大き くする場合は、電流が増えます。この値は次式で計算すること ができます。 HART_IN 8-BIT DATA + PARITY I LOAD RMS = STOP START 500 mV 1 4 2 × 2π × f × CLOAD 10435-019 RXD I TOTAL = I AD5700 + I LOAD RMS (1) 2 + RLOAD 2 図 20.AD5700/AD5700-1 復調器波形 (プリアンブル・メッセー ジ 0xFF) 純容量負荷を駆動する場合は、負荷は 5 nF～52 nF の範囲にする 必要があります。容量負荷対電源電流の代表的なプロットにつ いては、図 11 を参照してください。 RTSをハイ・レベルにすると、変調器がディスエーブルされて、 復調器がイネーブルされます。すなわち、AD5700/AD5700-1 は 受信モードになります。CDがハイ・レベルのとき、有効なキャ リアが検出されたことを表示します。復調器にHART_IN ピンか らFSK 信号を入力すると、元の変調された信号が再生されて、 UART インターフェース・デジタル・データ出力ピンRXDに出 力されます。ADC、デジタル・フィルタ、デジタル復調の組み 合わせにより、RXD ピンに非常に正確な出力が得られます。 HART ビット・ストリームでは、スタート・ビット、8 ビット のデータ、1 ビットのパリティ、ストップ・ビットを持つ標準 UART フレームが可能です (図 20 参照)。 例 内蔵リファレンス電圧を使用し、CLOAD = 52 nF とします。 HART_IN または ADC_IP への接続 ICC + IOICC = 最大 140 µA (表 2 の規定値から) ここでは 5 nF の負荷を使用していることに注意してください。 このため、追加の 47 nF を駆動するために必要な負荷電流を計 算するときは、式 1 を使います。 f = 1200 Hz、CLOAD = 47 nF、RLOAD = 0 Ω を式に代入すると、 ILOAD = 62.6 µA が得られます。 水晶発振器を使用する場合、これにより最大 60 µA 増えます (条件については表 2 を参照してください)。 したがって、この例のワーストケース合計電流は、 140 µA + 62.6 µA + 60 µA = 262.6 µA 抵抗エレメントを持つ負荷を駆動する場合は、22 nF のコンデン サをグラウンドと HART_OUT ピンの間に接続することが推奨 されます。負荷は、2.2 µF の直列コンデンサで結合する必要が あります。低インピーダンス・デバイスの場合、RLOAD の範囲は 230 Ω～600 Ω です。 22nF HART_OUT AD5700/ AD5700-1 1µF 1.2MΩ ADC_IP RLOAD HART NETWORK REF 2.2µF 図 19. HART_OUT に抵抗負荷を持つ AD5700/AD5700-1 Rev. A 外付けフィルタを図 21 に示します。この場合、HART 信号は外 付けフィルタ回路を経由して ADC_IP ピンへ入力します。安全 性が重要なアプリケーションでは、AD5700/AD5700-1 をループ 電源の高電圧からアイソレーションする必要があります。推奨 外付けバンドパス・フィルタには、固有な安全条件に従って電 流を十分低いレベルに制限する 150 kΩ 抵抗が含まれます。この 場合、入力の過渡電圧保護機能を強化して、最も厳しい工業用 環境でも保護回路の追加を不要にする必要があります。1% の正 確な抵抗部品と 10% の正確なコンデンサ部品を使う場合の、 CD トリップ電圧レベルの計算変動値は理論値±3.5 mV になりま す。 1.2MΩ 10435-018 HART_OUT AD5700/AD5700-1 には、外付けフィルタ (HART 信号を ACP_IP へ入力)と内蔵フィルタ (HART 信号を HART_IN へ入力)の 2 つ のフィルタ設定オプションがあります。 300pF 150kΩ 150pF 10435-020 ここで、 IAD5700 は送信モードで規定値に従い AD5700/AD5700-1 に流れる 電流 ( 表 2 参照)。表 2 の規定値では 5 nF の CLOAD を仮定してい ます。 f は出力周波数 (1.2 kHz or 2.2 kHz)。CLOAD はグラウンドと HART_OUT との間の容量負荷。 RLOAD はループの抵抗負荷。 図 21.ADC_IP に外付けフィルタを接続した AD5700/AD5700-1 － 14/20 － AD5700/AD5700-1 データシート 内蔵フィルタの構成を図 22 に示します。このオプションは外付 け部品が不要になるため、コストまたはボード・スペースが問 題となるときに有効です。この構成は 8 kV の ESD HBM 定格を 実現しますが、厳しい工業用環境で使用する場合には、EMC と サージ保護用の外付け保護回路の追加が必要になります。 CMOS クロック入力 CMOS クロック入力を使用して AD5700/AD5700-1 のクロックを 発生することもできます。このモードを使うときは、外付けク ロック・ソースを XTAL 1 ピンに接続して、XTAL2 をオープン のままにします (図 24 参照)。 HART_OUT HART NETWORK 2.2nF 10435-021 XTAL1 680pF クロックの構成 AD5700/AD5700-1 は多くのクロック構成をサポートするため、 コストと消費電力の間で最適なトレードオフを行うことができ ます。 • • • 外付け水晶 CMOS クロック入力 内蔵 RC 発振器 (AD5700-1 の場合) 図 24.CMOS クロックの接続 内蔵発振器 (AD5700-1 の場合) 消費電流 218 µA (typ)で 0.5 % 精度の低消費電力 RC 発振器が AD5700-1 に内蔵されており、発振周波数は 1.2288 MHz です。 このモードを使うときは、XTAL1 ピンをグラウンドへ接続し、 XTAL2 ピンをオープンのままにします (図 25 参照)。 ABLS-3-6864MHZ-L4Q-T 18pF 18pF XTAL1 CLK_CFG0 ピン、CLK_CFG1 ピン、XTAL_EN ピンを使って、 クロックの発生を設定します(表 7)。また、AD5700/AD5700-1 は CLKOUTへクロックを出力します (詳細については、CLKOUT のセクション参照)。 外付け水晶 外付け水晶 (ABLS-3.6864MHZ-L4Q-T)の代表的な接続を図 23 に 示します。消費電流を最小にし漂遊容量を小さくするため、水 晶、コンデンサ、グラウンドとの間の接続はできるだけ AD5700/AD5700-1 の近くで行う必要があります。推奨負荷の情 報と水晶性能仕様については水晶メーカーへご相談ください。 AD5700-1 図 25.内蔵発振器の接続 CLKOUT AD5700/AD5700-1 はクロックを CLKOUT へ出力することがで きます (表 7 参照)。 XTAL2 • • 10435-022 XTAL1 • AD5700/AD5700-1 図 23.水晶発振器の接続 ABLS-3.6864MHZ-L4Q-T 水晶発振器データシートでは、2 個の 18 pF コンデンサの使用を推奨しています。水晶の消費電流は負 荷容量により支配されるので、水晶の消費電流を削減するため、 XTAL1 ピンと XTAL2 ピンに 2 個の 8 pF コンデンサを使用しま した。容量値が小さいために水晶の周波数性能が低下しますが、 それでも AD5700/AD5700-1 は期待通りに機能しました。8 pF の コンデンサをサポートする水晶は、入手することができます。 この情報については水晶メーカーにご相談ください。 水晶発振器を使う場合、このクロック出力は 3.6864 MHz、 1.8432 MHz、または 1.2288 MHz のバッファ済クロックと して設定することができます。 CMOS クロックを使う場合、CLKOUT ピンにクロックは出 力されません。 内蔵 RC 発振器を使う場合、このクロック出力は 1.2288 MHz のバッファ済クロックとしてのみ設定することができ ます。 クロック出力の振幅は IOVCC レベルに依存します。したがって、 クロック出力は 1.71 V p-p～5.5 V p-p の範囲になります。 AD5700/AD5700-1 のクロック出力をイネーブルすると、デバイ スの消費電流は増えます。この増加は CLKOUT ピンの負荷を駆 動するために必要な電流に起因しており、この負荷は 30 pF を 超えることはできません。 この容量を小さくして消費電流を減少させて、クリーンなエッ ジを持つクロックを提供する必要があります。IOVCC 電源から の電流増加は、次式で計算することができます。 I=C×V×f Rev. A 10435-027 AD5700/AD5700-1 図 22. HART_IN に内蔵フィルタを使用した AD5700/AD5700-1 10435-028 ADC_IP XTAL2 HART_IN XTAL2 AD5700/ AD5700-1 － 15/20 － AD5700/AD5700-1 データシート 表 7.クロック設定オプション XTAL_EN CLK_CFG1 CLK_CFG0 CLKOUT Description 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 No output No output No output 1.2288 MHz output No output 3.6864 MHz output 1.8432 MHz output 1.2288 MHz output 3.6864 MHz CMOS clock connected at XTAL1 pin 1.2288 MHz CMOS clock connected at XTAL1 pin Internal oscillator enabled (AD5700-1 only) Internal oscillator enabled, CLKOUT enabled (AD5700-1 only) Crystal oscillator enabled Crystal oscillator enabled, CLKOUT enabled Crystal oscillator enabled, CLKOUT enabled Crystal oscillator enabled, CLKOUT enabled パワーダウン・モード 全二重動作 RESET ピンをロー・レベルにしてAD5700/AD5700-1 をパワー ダウン・モードにすることができます。内蔵リファレンス電圧 を使用する場合、REF_EN ピンを RESET ピンへ接続して、パワ ーダウンも同時に行うことが推奨されます。RESETがロー・レ ベルの間リファレンスをパワーダウンさせない場合、REF ピン の出力電圧は約 1.7 Vになり、RESETがハイ・レベルに戻るまで 維持されます。 全二重動作とは、AD5700/AD5700-1 の変調器と復調器が同時に イネーブルされることを意味します。これは強力な機能であり、 HART デバイスのセルフテスト手順を可能にするだけでなく、 HART デバイスとホスト・コントローラとの間で完全な信号パ スも形成します。この機能は、ローカル通信ループが機能して いることを確認する方法も提供します。このシステム診断レベ ルの強化は、製造時セルフテストで有効であり、アプリケーシ ョンの SIL (Safety Integrity Level) 定格の向上にも役立ちます。 DUPLEX ピンをハイ・レベルにすると、全二重モード動作がイ ネーブルされます。 このモードでは、受信回路、送信回路、発振器回路はすべて停 止するため、デバイスの消費電流は 16 µA (typ)になります。 Rev. A － 16/20 － AD5700/AD5700-1 データシート アプリケーション情報 AD5700/AD5700-1 は 、 AD5421 ル ー プ 駆 動 電流 出力 DAC、 AD5410/AD5420 および AD5412/AD5422 ファミリーのライン給 電電流出力 DAC、技術革新的なダイナミック消費電力制御技術 を採用した AD5755-1 クワッド DAC のようなアナログ・デバイ セズの技術革新的な工業用コンバータのポートフォリオと容易 にインターフェースするようにデザインされています。アナロ グ・デバイセズの工業用コンバータと AD5700/AD5700-1 との組 み合わせにより、システム・デザインが大幅に簡素化され、信 頼性が向上すると同時に全体の PCB サイズが削減されます。 電源のデカップリング VCC 電源と IOVCC 電源は、10 μF と 0.1 μF のコンデンサの並列接 続でグラウンドへデカップリングすることが推奨されます。多 くのアプリケーションで、1 μF コンデンサと 0.1 μF セラミッ ク・コンデンサの並列接続によるグラウンドへのデカップリン グは十分です。1.8 V の REG_CAP 電圧は、AD5700/AD5700-1 の 内部回路の電源として使用され、高効率クロッキング LDO を使 って VCC 電源から発生されます。この REG_CAP 電源は、1 µF セラミック・コンデンサを使ってグラウンドへデカップリング してください。REF ピンを 1 µF セラミック・コンデンサでグラ ウンドへデカップリングすることも必要です。デカップリン グ・コンデンサは、できるだけ該当するピンの近くに配置して ください。 図 27 に、ループ給電トランスミッタ回路を構成する際の、 AD5700/AD5700-1 HART モデム、AD5421 (4 mA～20 mA のルー プ駆動 DAC) 、マイクロコントローラ間のインターフェース方法 を示します。HART_OUT からの HART 信号は、CIN ピンから AD5421 へ入力されています。 ループ駆動アプリケーションの場合、VCC 電源に直列に抵抗を 接続してノイズの影響を小さくすることが推奨されます。このノ イズは、システム構成に応じて AD5700/AD5700-1 からの電流の 変動によってループ上に発生します。一般的なアプリケーショ ンでは、470 Ω の抵抗が最も効果的であることが示されています が、アプリケーションの条件に応じて、他の値も使用すること ができます (図 27 の R1 参照)。 アナログ・デバイセズは、AD5421 (16 ビット、ループ駆動、 4 mA～20 mA の DAC) と AD5700 (モデム)を使用して、HART を有効にしたスマート・トランスミッタの参考用デモ回路を開 発しました (ブロック図を図 28 に表示)。この回路はコンプライ ア ン ス ・ テ ス ト さ れ 、 検 証 さ れ て 、 HART Communication Foundation から HART ソリューションとして認定されました。 このデモ回路の詳細については、最寄りの当社代理店にお尋ね ください。 代表的な接続図 結論として、AD5700/AD5700-1 は強固な HART 準拠システムの 迅速かつ容易な配備を可能にします。 図 26 に、 外付け オプショ ンと内蔵 オプシ ョンを 使用し た AD5700/AD5700-1 の代表的な接続図を示します。詳細について は、HART_IN または ADC_IP への接続のセクションを参照して ください。 2V TO 5.5V 2V TO 5.5V 1.71V TO 5.5V DGND AGND CONFIGURATION PINS REG_CAP ADC_IP 2.2nF HART_IN DGND AGND CONFIGURATION PINS 図 26.外付けと内蔵のフィルタ・オプションに対する AD5700/AD5700-1 の代表的な接続図 Rev. A － 17/20 － HART NETWORK 680pF RTS XTAL_EN 150pF AD5700/AD5700-1 TXD CLK_CFG1 150kΩ VCC HART_OUT 1µF CLK_CFG0 1.2MΩ HART_IN 300pF DUPLEX XTAL_EN CLK_CFG1 CLK_CFG0 ADC_IP DUPLEX REF_EN RTS FILTER_SEL 1.2MΩ IOVCC REF FILTER_SEL 1µF AD5700/AD5700-1 TXD 0.1µF RXD REF_EN REF RXD CD RESET VCC HART_OUT ADuC7060 MICROCONTROLLER IOVCC 0.1µF CLKOUT XTAL1 10µF 0.1µF HART NETWORK XTAL2 0.1µF + XTAL2 1µF + CLKOUT XTAL1 REG_CAP CD RESET ADuC7060 MICROCONTROLLER 10µF + 10µF + 10µF 1µF 10435-023 1.71V TO 5.5V AD5700/AD5700-1 データシート OPTIONAL EMC FILTER OPTIONAL MOSFET DN2540 BSP129 10µF T1 0.1µF 4.7µF 200kΩ IODVDD DVDD REGOUT REGIN VLOOP RANGE0 RANGE1 DRIVE ALARM_CURRENT_DIRECTION RINT/REXT VLOOP SYNC SCLK SDIN SDO FAULT LDAC VZ = 4.7V 0.1µF REXT2 REG_SEL2 REFOUT1 REFIN 0.1µF REG_SEL0 R1 REFOUT2 1µF LOOP– REXT1 COM R1 470Ω RL 1MΩ AD5421 REG_SEL1 MCU 19MΩ OPTIONAL RESISTOR CIN COM SETS REGULATOR VOLTAGE 47nF 168nF VCC AD5700/AD5700-1 HART_OUT REF 1µF 1.2MΩ 300pF ADC_IP GND 1.2MΩ 150kΩ 150pF 図 27.ループ給電トランスミッタのブロック図 Rev. A － 18/20 － 10435-025 TXD RXD RTS CD AD5700/AD5700-1 データシート 3.3V AD5421 MCU VDD PRESSURE SENSOR SIMULATION ADC 0 3.3V REGIN V-REGULATOR MICROCONTROLLER + VLOOP SRAM FLASH CLOCK RESET WATCHDOG LEXC TEMPERATURE SENSOR PT100 ADC TEMPERATURE SENSOR SPI COM ADC 1 DAC COM 50Ω WATCHDOG TIMER TEST CONNECTOR UART T1: CD T2: RTS T3: COM CIN LOOP– – T4: TEST VCC AD5700 HART_OUT 3.3V C_HART C_SLEW REF ADC_IP 10435-029 HART MODEM HART INPUT FILTER COM 図 28.ブロック図—アナログ・デバイセズの HART を有効にしたスマート・トランスミッタの参考用デモ回路 Rev. A － 19/20 － AD5700/AD5700-1 データシート 外形寸法 PIN 1 INDICATOR 4.10 4.00 SQ 3.90 0.30 0.25 0.20 0.50 BSC PIN 1 INDICATOR 24 19 18 1 EXPOSED PAD TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.50 0.40 0.30 13 12 2.20 2.10 SQ 2.00 6 7 0.25 MIN BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 072809A 0.20 REF COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8. 図 29.24 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_WQ] 4 mm × 4 mm ボディ、極薄クワッド (CP-24-10) 寸法: mm オーダー・ガイド Model1 AD5700BCPZ-R5 AD5700BCPZ-RL7 AD5700ACPZ-RL7 AD5700-1BCPZ-R5 Temperature Range −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C AD5700-1BCPZ-RL7 −40°C to +125°C AD5700-1ACPZ-RL7 −40°C to +125°C Oscillator Options External clock, crystal External clock, crystal External clock, crystal External clock, crystal or internal oscillator External clock, crystal or internal oscillator External clock, crystal or internal oscillator Receive Supply Current 157 µA 157 µA 260 µA 442 µA 442 µA 24-Lead LFCSP_WQ CP-24-10 540 µA 24-Lead LFCSP_WQ CP-24-10 EVAL-AD5700-1EBZ 1 Evaluation Board for AD5700 and AD5700-1 Z = RoHS 準拠製品。 Rev. A Package Option Package Description 24-Lead LFCSP_WQ 24-Lead LFCSP_WQ 24-Lead LFCSP_WQ 24-Lead LFCSP_WQ － 20/20 － CP-24-10 CP-24-10 CP-24-10 CP-24-10