日本語版

日本語参考資料
最新版英語データシートはこちら
単電源／両電源、高電圧絶縁型 IGBT
ゲート・ドライバ、ミラー・クランプ内
ADuM4135
データシート
特長
概要
4 A ピーク・ドライブの出力機能
出力電力デバイス抵抗:< 1 Ω
非飽和保護機能
絶縁された非飽和故障の通知機能
故障時のソフト・シャットダウン
ミラー・クランプ出力（ゲート・センス入力付き）
絶縁故障およびレディ通知機能
低伝搬遅延:55 ns（typ）
最小パルス幅:50 ns
動作温度範囲:−40 °C to +125 °C
出力電圧範囲: 最大 30 V
入力電圧範囲: 2.3 V ～ 6 V
出力／入力の低電圧ロックアウト（UVLO）
沿面距離:最小 7.8 mm
600 V rms または 1092 V dc 動作電圧での耐用年数: 20 年
安全性と規制に対する認定（申請中）
5.7 kV ac、1 分間、UL 1577 準拠
CSA Component Acceptance Notice 5A
DIN V VDE V 0884-10（VDE V 0884-10）: 2006-12
VIORM = 849 V peak （強化／基本）
ADuM4135 は、
絶縁型ゲート・バイポーラ・トランジスタ
（IGBT）
の駆動用に特別に最適化された 1 チャンネル・ゲート・ドライ
バです。入力信号と出力ゲート・ドライバ間の絶縁には、アナ
ログ・デバイセズの iCoupler® 技術が使用されています。
ADuM4135 はミラー･クランプ回路を内蔵しており、ゲート電
圧が 2 V を下回ったときに単一電源で確実に IGBT をオフにで
きます。ミラー・クランプ動作あり／なしのどちらでも、ユニ
ポーラまたはバイポーラの 2 次電源動作が可能です。
アナログ・デバイセズのチップ・スケール・トランスにより、
チップの高電圧領域と低電圧領域間の制御情報の絶縁された通
信も可能です。チップの状態に関する情報は、専用の出力から
読み出すことができます。2 次側での故障発生後のデバイスの
リセット制御は、デバイスの 1 次側で行います。
ADuM4135 には、高電圧短絡回路の IGBT 動作を保護する非飽
和検出回路が内蔵されています。非飽和保護の機能には、最初
のターンオンによる電圧スパイクをマスクすることを目的とし
た、スイッチング・イベント後の 300 ns のマスキング時間な
どのノイズ低減機能も含まれます。内蔵の 500 µA 電流源によ
りデバイス数を少なくできますが、ノイズ耐性を向上する必要
がある場合は、内部ブランキング・スイッチを使用して外部電
流源を追加できます。
アプリケーション
MOSFET/IGBT ゲート・ドライバ
PV インバータ
モーター駆動
電源
一般的な IGBT 閾値レベルを考慮して、2 次側 UVLO は 11 V に
設定されています。
機能ブロック図
VSS1 1
READY
15
GATE_SENSE
14
VOUT_ON
13
VDD2
12
VOUT_OFF
11
GND2
2
CLAMP
LOGIC
VI– 3
VSS2
2
UVLO
4
MASTER
LOGIC
PRIMARY
1
FAULT 5
1
ENCODE
DECODE
DECODE
ENCODE
MASTER
LOGIC
SECONDARY
2
9V
RESET 6
2
VDD1 7
1
VSS1 8
1
UVLO
2
10
DESAT
9
VSS2
13082-001
VI+
16
2V
TSD
ADuM4135
1
2
NOTES
1. GROUNDS ON PRIMARY AND SECONDARY SIDE ARE
ISOLATED FROM EACH OTHER.
図 1.
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用に
よって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利
の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標
は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2016 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM4135
データシート
目次
特長 ..................................................................................................... 1
ピン配置およびピン機能の説明 ...................................................... 8
アプリケーション ............................................................................. 1
代表的な性能特性 .............................................................................. 9
概要 ..................................................................................................... 1
アプリケーション情報 .................................................................... 12
機能ブロック図 ................................................................................. 1
PCB レイアウト ........................................................................... 12
改訂履歴 ............................................................................................. 2
伝搬遅延に関係するパラメータ ................................................ 12
仕様 ..................................................................................................... 3
保護機能........................................................................................ 12
電気的特性 ..................................................................................... 3
消費電力........................................................................................ 14
パッケージ特性 ............................................................................. 5
DC 精度と磁界耐性 ..................................................................... 15
適用規格 ......................................................................................... 5
絶縁寿命........................................................................................ 15
絶縁および安全性関連の仕様...................................................... 5
代表的なアプリケーション ........................................................ 16
DIN V VDE V 0884-10（VDE V 0884-10）絶縁特性 .................. 6
外形寸法 ............................................................................................ 17
推奨動作条件 ................................................................................. 6
オーダー・ガイド ........................................................................ 17
絶対最大定格 ..................................................................................... 7
ESD に関する注意 ......................................................................... 7
改訂履歴
7/15—Revision 0:初版
Rev. 0 | 2/17
ADuM4135
データシート
仕様
電気的特性
ローサイド電圧は VSS1 を基準としています。
ハイサイド電圧は GND2、2.3 V ≤ VDD1 ≤ 6 V、12 V ≤ VDD2 ≤ 30 V、
および TA = −40 °C ～ +125 °C を
基準としています。特に断りのない限り、他のすべての最小／最大の仕様規定は推奨動作範囲全体に適用されます。すべての代表仕
様は、TA = 25 °C、VDD1 = 5.0 V、VDD2 = 15 V での値です。
表 1.
Parameter
DC SPECIFICATIONS
High-Side Power Supply
Input Voltage
VDD2
VSS2
Input Current, Quiescent
VDD2
VSS2
Logic Supply
VDD1 Input Voltage
Input Current
Output Low
Output High
Logic Inputs (VI+, VI−, RESET)
Symbol
Min
VDD2
VSS2
12
−15
Max
Unit
Test Conditions/Comments
30
0
V
V
VDD2 − VSS2 ≤ 30 V
4.37
6.21
mA
mA
6
V
1.78
4.78
2.17
5.89
mA
mA
Output signal low
Output signal high
+0.01
+1
µA
V
V
V
V
kΩ
2.3 V ≤ VDD1 − VSS1 ≤ 5 V
VDD1 − VSS1 > 5 V
2.3 V ≤ VDD1 − VSS1 ≤ 5 V
VDD1 − VSS1 > 5 V
Ready high
IDD2 (Q)
ISS2 (Q)
VDD1
IDD1
Input Current (VI+, VI− Only)
Logic High Input Voltage
II
VIH
Logic Low Input Voltage
VIL
RESET Internal Pull-Down
RRESET_PD
UVLO
VDD1 Positive Going Threshold
VDD1 Negative Going Threshold
VDD1 Hysteresis
VDD2 Positive Going Threshold
VDD2 Negative Going Threshold
VDD2 Hysteresis
FAULT Pull-Down FET Resistance
Typ
VVDD1UV+
VVDD1UV−
VVDD1UVH
VVDD2UV+
VVDD2UV−
VVDD2UVH
RFAULT
3.62
4.82
2.3
−1
0.7 × VDD1
3.5
0.29 × VDD1
1.5
300
2.0
10.4
2.23
2.135
0.095
11.5
11.1
0.4
11
2.3
50
V
V
V
V
V
V
Ω
12.0
Tested at 5 mA
11
50
Ω
Tested at 5 mA
9.2
537
9.61
593
V
µA
_PD_FET
READY Pull-Down FET Resistance
Desaturation (DESAT)
Desaturation Detect Comparator Voltage
Internal Current Source
Thermal Shutdown
TSD Positive Edge
TSD Hysteresis
Miller Clamp Voltage Threshold
Internal NMOS Gate Resistance
RRDY_PD_FET
TTSD_POS
TTSD_HYST
VCLP_TH
RDSON_N
Internal PMOS Gate Resistance
RDSON_P
Soft Shutdown NMOS
Internal Miller Clamp Resistance
Peak Current
RDSON_FAULT
RDSON_MILLER
VDESAT, TH
IDESAT_SRC
8.73
481
1.75
Rev. 0 | 3/17
155
20
2
315
318
471
479
10.2
1.1
4.61
2.25
625
625
975
975
22
2.75
°C
°C
V
mΩ
mΩ
mΩ
mΩ
Ω
Ω
A
Referenced to VSS2
Tested at 250 mA
Tested at 1 A
Tested at 250 mA
Tested at 1 A
Tested at 250 mA
Tested at 100 mA
VDD2 = 12 V, 2 Ω gate resistance
ADuM4135
Parameter
SWITCHING SPECIFICATIONS
Pulse Width 1
RESET Debounce
Propagation Delay
3
データシート
Symbol
Min
Typ
Max
Unit
Test Conditions/Comments
PW
50
ns
CL = 2 nF, VDD2 = 15 V,
RGON 2 = RGOFF2 = 3.9 Ω
tDEB_RESET
500
615
700
ns
tDHL, tDLH
40
55
66
ns
15
ns
Propagation Delay Skew 4
tPSK
Output Rise/Fall Time (10% to 90%)
tR/tF
11
16
22.9
ns
Blanking Capacitor Discharge Switch Masking
Time to Report Desaturation Fault to FAULT Pin
tDESAT_DELAY
tREPORT
213
312
0.5
529
2
ns
µs
CL = 2 nF, VDD2 = 15 V,
RGON2 = RGOFF2 = 3.9 Ω
CL = 2 nF, RGON2 = RGOFF2 = 3.9 Ω,
VDD1 = 5 V to 6 V
CL = 2 nF, VDD2 = 15 V,
RGON2 = RGOFF2 = 3.9 Ω
最小パルス幅は、仕様規定されたタイミング・パラメータが保証される最小のパルス幅。
消費電力 のセクションを参照。
3
伝搬遅延 tDLH は、入力立上がりロジック・ハイ閾値 VIH から VOUTx 信号の出力立上がり 10 % 閾値までを測定した値です。伝搬遅延 tDHL は、ロジック・ロー閾値 VIL
から VOUTx 信号の出力立下がり 90 % 閾値までを測定した値です。伝搬遅延パラメータの波形については、図 20 を参照してください。
4
tPSK は、推奨動作条件内の同一の動作温度、電源電圧、出力負荷で、複数のユニットで測定した tDLH または tDHL の最悪の場合の差の大きさです。伝搬遅延パラメー
タの波形については、図 20 を参照してください。
1
2
Rev. 0 | 4/17
ADuM4135
データシート
パッケージ特性
表 2.
Parameter
Resistance (Input Side to High-Side Output) 1
Capacitance（Input Side to High-Side Output）1
Input Capacitance
Junction-to-Ambient Thermal Resistance
Junction-to-Case Thermal Resistance
1
Symbol
RI-O
CI-O
Min
Typ
1012
2.0
Max
Unit
Ω
pF
CI
θJA
4.0
75.4
pF
°C/W
θJC
35.4
°C/W
Test Conditions/Comments
4-layer printed circuit board（PCB）
4-layer PCB
デバイスは 2 端子デバイスとみなします。ピン 1 ～ ピン 8 を相互接続し、ピン 9 ～ ピン 16 を相互接続します。
適用規格
ADuM4135 は、表 3 に記載された組織の認定を申請中です。
表 3.
UL (Pending)
Recognized under UL 1577 Component
Recognition Program
Single Protection,
5700 V rms Isolation Voltage
File E214100
CSA (Pending)
Approved under CSA Component Acceptance Notice 5A
VDE (Pending)
Certified according to VDE0884-10
Basic insulation per CSA 60950-1-07+A1+A2 and IEC 60950-1
2nd Ed.+A1+A2, 780 V rms（1103 V peak）maximum working
voltage
CSA 60950-1-07+A1+A2 and IEC 60950-1 2nd Ed.+A1+A2, 390
V rms（551 V peak）maximum working voltage
File 205078
Reinforced insulation, 849 V peak
Basic insulation, 849 V peak
File 2471900-4880-0001
絶縁および安全性関連の仕様
表 4.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap（Clearance）
Symbol
Value
L（I01）
7.8 min
Unit
V rms
mm
Minimum External Tracking（Creepage）
L（I02）
7.8 min
mm
0.026 min
mm
Test Conditions/Comments
1 minute duration
Measured from input terminals to output
terminals, shortest distance through air
Measured from input terminals to output
terminals, shortest distance path along body
Insulation distance through insulation
> 400
V
DIN IEC 112/VDE 0303 Part 1
Minimum Internal Gap（Internal Clearance）
Tracking Resistance（Comparative Tracking Index）
Isolation Group
CTI
II
Rev. 0 | 5/17
Material Group（DIN VDE 0110, 1/89, Table 1）
ADuM4135
データシート
DIN V VDE V 0884-10（VDE V 0884-10）絶縁特性
このアイソレータは、安全限界データ範囲内の強化絶縁のみに適しています。安全性データの維持は、保護回路によって保証されま
す。パッケージのアスタリスク（*）マークは、560 Vpeak 動作電圧の DIN V VDE V 0884-10 認定取得済みであることを示しています。
表 5. VDE 特性
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety-Limiting Values
Symbol
Characteristic
Unit
VIORM
Vpd (m)
I to IV
I to III
I to II
40/105/21
2
849
1592
V peak
V peak
Vpd (m)
1274
V peak
Vpd (m)
1019
V peak
VIOTM
VPEAK = 12.8 kV, 1.2 µs rise time, 50 µs, 50% fall time
VIOSM
Maximum value allowed in the event of a failure（see 図 2）
TS
PS
VIO = 500 V
RS
8000
8000
V peak
V peak
150
2.77
>109
°C
W
Ω
VIORM × 1.875 = Vpd (m), 100 % production test, tini = tm = 1
sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd (m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd (m), tini = 60 sec, tm = 10 sec, partial
discharge < 5 pC
3.0
推奨動作条件
2.5
表 6.
Parameter
Operating Temperature Range (TA)
Supply Voltages
VDD1 1
VDD2 2
VDD2 − VSS22
VSS22
Input Signal Rise/Fall Time
2.0
1.5
1.0
0.5
1
2
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
13082-002
SAFE OPERATING PVDD1 , PVDD1 , PVDD1 POWER (W)
Maximum Junction Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
Test Conditions/Comments
図 2. ADuM4135 の熱ディレーティング・カーブ、DIN V VDE
V 0884-10 による安全限界値のケース温度に対する依存性
Rev. 0 | 6/17
VSS1 を基準。
GND2 を基準。
Value
−40°C to +125°C
2.3 V to 6 V
12 V to 30 V
12 V to 30 V
−15 V to 0 V
1 ms
ADuM4135
データシート
絶対最大定格
表 7.
表 8. 最大連続動作電圧 1
Parameter
Storage Temperature Range (TST)
Ambient Operating Temperature
Range (TA)
Supply Voltages
VDD11
VDD22
VSS22
VDD2 − VSS22
Input Voltages
VI+, VI−, RESET
Rating
-55°C to +150°C
−40 °C to +125 °C
-0.3 V to +6.5 V
-0.3 V to +40 V
-20 V to +0.3 V
35 V
1
2
Value
600 V rms
DC Voltage
1092 V peak
Constraint
20 year lifetime at 0.1% failure
rate, zero average voltage
Limited by the creepage of the
package, Pollution Degree 2,
Material Group II2, 3
詳細については、絶縁寿命のセクションを参照してください。
他の汚染度要件および材料グループ要件により、別の制限が発生します。
3
一部のシステム・レベル規格では、部品でのプリント配線基板（PWB）の
沿面距離値の使用を許可しています。これらの規格では、サポートされて
いる DC 電圧が高いことがあります。
1
2
-0.3 V to +6.5 V
VDESAT
VGATE_SENSE
VOUT_ON
VOUT_OFF
VOUT_ON, VOUT_OFF Current for 1.5 µs
at 15 kHz
Common-Mode Transients (|CM|)
Parameter
60 Hz AC Voltage
−0.3 V to VDD2 + 0.3 V
−0.3 V to VDD2 + 0.3 V
−0.3 V to VDD2 + 0.3 V
−0.3 V to VDD2 + 0.3 V
6A
ESD に関する注意
ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されな
いまま放電することがあります。本製品は当社独自
の特許技術である ESD 保護回路を内蔵してはいます
が、デバイスが高エネルギーの静電放電を被った場
合、損傷を生じる可能性があります。したがって、
性能劣化や機能低下を防止するため、ESD に対する
適切な予防措置を講じることをお勧めします。
−100 kV/µs to +100 kV/µs
VSS1 を基準。
GND2 を基準。
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作のセクションに
記載する規定値以上でのデバイス動作を定めたものではありま
せん。長時間にわたり製品を絶対最大定格を超える状態に置く
と、製品の信頼性に影響を与えることがあります。
表 9.真理値表（正論理） 1
VI+ Input
L
L
H
H
X
X
L
X
X
1
2
3
VI− Input
L
H
L
H
X
X
L
X
X
RESET Pin
H
H
H
H
H
H
H
L3
X
READY Pin
H
H
H
H
L
Unknown
L
Unknown
L
FAULT Pin
H
H
H
H
Unknown
L
Unknown
H3
Unknown
X はドント・ケア、L はロー、H はハイ。
VGATE は、駆動されるゲートの電圧。
時間依存値。タイミングの詳細については、絶対最大定格のセクションを参照してください。
Rev. 0 | 7/17
VDD1 State
Powered
Powered
Powered
Powered
Powered
Powered
Unpowered
Powered
Powered
VDD2 State
Powered
Powered
Powered
Powered
Powered
Powered
Powered
Powered
Unpowered
VGATE 2
L
L
H
L
L
L
L
L
Unknown
ADuM4135
データシート
ピン配置およびピン機能の説明
16 VSS2
1
ADuM4135
VI+
2
VI–
3
READY
4
FAULT
5
12 VOUT_OFF
RESET
6
11 GND2
VDD1
7
10 DESAT
VSS1
8
9
TOP VIEW
(Not to Scale)
15 GATE_SENSE
14 VOUT_ON
13 VDD2
VSS2
13082-003
VSS1
図 3. ピン配置
表 10.ピン機能の説明
ピン番号
記号
説明
1, 8
VSS1
1 次側のグラウンド基準。
2
VI+
正論理 CMOS 入力駆動信号。
3
VI−
負論理 CMOS 入力駆動信号。
4
READY
オープンドレイン・ロジック出力。信号を読み出すには、このピンをプルアップ抵抗に接続します。このピンが
ハイ状態の場合、デバイスが機能しており、ゲート・ドライバとして動作できることを示しています。READY ロー
が存在する場合、ゲート駆動出力はハイ状態に移行しません。
5
FAULT
オープンドレイン・ロジック出力。信号を読み出すには、このピンをプルアップ抵抗に接続します。このピンが
ロー状態の場合は、非飽和故障が発生したことを示しています。故障状態が存在する場合、ゲート駆動出力はハ
イ状態に移行しません。
6
RESET
CMOS 入力。故障が存在する場合、このピンをローにすると故障がクリアされます。
7
VDD1
1 次側の入力電源電圧、2.3 V ～ 5.5 V（VSS1 基準）。
9, 16
VSS2
2 次側の負電源、−15 V ～ 0 V（GND2 基準）。
10
DESAT
非飽和状態の検出。このピンは、外部電流源またはプルアップ抵抗に接続します。このピンは、NTC 温度検出や
他の故障状態を検出できます。このピンの故障は、1 次側の FAULT ピンで故障が発生していることをアサートし
ます。1 次側で故障をクリアしないと、ゲート駆動が停止します。故障状態中に、小型のターンオフ FET により
ゲート電圧がゆっくりと降下します。
11
GND2
2 次側のグラウンド基準。このピンは、IGBT のエミッタまたは駆動される MOSFET のソースに接続します。
12
VOUT_OFF
オフ信号用のゲート駆動出力電流パス。
13
VDD2
2 次側入力電源電圧、12 V ～ 30 V（GND2 基準）。
14
VOUT_ON
オン信号用のゲート駆動出力電流パス。
15
GATE_SENSE
ゲート電圧検知入力およびミラー・クランプ出力。このピンは、駆動する電力デバイスのゲートに接続します。
このピンは、ミラー・クランピングの目的でゲート電圧を検知します。ミラー・クランプを使用しない場合は、
GATE_SENSE を VSS2 に接続します。
Rev. 0 | 8/17
ADuM4135
データシート
代表的な性能特性
CH1 = VI+ (2V/DIV)
CH1 = VI+ (2V/DIV)
1
1
CH2 = VGATE (2V/DIV)
CH2 = VGATE (5V/DIV)
2
B
W
CH2 5.0V
B
W
M 100ns A CH1
520mV
10.0GS/s
20.0ps/pt
CH1 2.0V
図 4. 代表的な入力-出力波形、2 nF の負荷、5.1 Ω のシリーズ・
ゲート抵抗、VDD1 = +5 V、VDD2 = +15 V、VSS2 = −5 V
B
W
CH2 5.0V
B
W
M 100ns A CH1
520mV
10.0GS/s
20.0ps/pt
13082-007
CH1 2.0V
13082-004
2
図 7. 代表的な入力-出力波形、2 nF の負荷、3.9 Ω のシリーズ・
ゲート抵抗、VDD1 = 5 V、VDD2 = 15 V、VSS2 = 0 V
4.0
VDD1 = 5.0V
3.5
VDD1 = 3.3V
CH1 = VI+ (2V/DIV)
3.0
1
IDD1 (mA)
CH2 = VGATE (5V/DIV)
VDD1 = 2.3V
2.5
2.0
1.5
1.0
2
B
W
CH2 5.0V
B
W
520mV
M 100ns A CH1
10.0GS/s
20.0ps/pt
0
13082-005
CH1 2.0V
0
図 5. 代表的な入力-出力波形、2 nF の負荷、5.1 Ω のシリーズ・
ゲート抵抗、VDD1 = 5 V、VDD2 = 15 V、VSS2 = 0 V
200K
400K
600K
FREQUENCY (Hz)
800K
1M
13082-008
0.5
図 8. 代表的な IDD1 電流と周波数の関係、デューティ = 50 %、
VI+ = VDD1
60
50
CH1 = VI+ (2V/DIV)
1
VDD2 = 15V
40
IDD2 (mA)
CH2 = VGATE (5V/DIV)
30
VDD2 = 20V
20
2
VDD2 = 12V
B
W
CH2 5.0V
B
W
M 100ns A CH1
960mV
10.0GS/s
20.0ps/pt
0
13082-006
CH1 2.0V
0
図 6. 代表的な入力-出力波形、2 nF の負荷、3.9 Ω のシリーズ・
ゲート抵抗、VDD1 = +5 V、VDD2 = +15 V、VSS2 = −5 V
200K
400K
600K
FREQUENCY (Hz)
800K
1M
13082-009
10
図 9. 代表的な IDD2 電流と周波数の関係、デューティ = 50 %、
2 nF の負荷、VSS2 = 0 V
Rev. 0 | 9/17
ADuM4135
データシート
80
CH1 = VI+ (5V/DIV)
tDLH
tDHL
70
1
PROPAGATION DELAY (ns)
CH2 = VGATE (5V/DIV)
2
CH3 = VDD2 (10V/DIV)
60
50
40
30
20
B
W
B
W
CH2 5.0V
B
W
M 10.0µs A CH3
6.0V
1.0GS/s
1.0ns/pt
0
2.3
13082-010
図 10. 代表的な VDD2 スタートアップから出力有効まで
80
tDLH
tDHL
70
PROPAGATION DELAY (ns)
PROPAGATION DELAY (ns)
tDLH
tDHL
60
50
40
30
20
60
50
40
30
20
10
10
17
22
VDD2 (V)
0
–40
13082-011
0
12
5.3
図 13. 代表的な伝搬遅延と入力電源電圧の関係、
VDD2 − VSS2 = 12 V
80
70
3.3
4.3
INPUT SUPPLY VOLTAGE (V)
27
10
60
AMBIENT TEMPERATURE (°C)
110
13082-014
CH1 5.0V
CH3 10.0V
13082-013
10
3
図 14. 代表的な伝搬遅延と周囲温度の関係、VDD2 = 5 V、
VDD2 – VSS2 = 12 V
図 11. 代表的な伝搬遅延と出力電源電圧（VDD2）の関係、
VDD2 = 15 V および VDD1 = 5 V
30
RISE/FALL TIME (ns)
CH1 = VI+ (5V/DIV)
1
25
CH2 = VGATE (10V/DIV)
20
2
CH3 = FAULT (5V/DIV)
15
10
3
CH4 = DESAT (5V/DIV)
5
tDLH
tDHL
22
VDD2 (V)
27
CH1 5.0V
CH3 5.0V
B
W
B
W
CH2 10.0V
CH4 5.0V
B
W
B
W
M 200ns
5.0GS/s
A CH1
3.1V
200ps/pt
図 15. 非飽和状態と通知機能の例
図 12. 代表的な立上がり／立下がり時間と VDD2 の関係、
VDD2 – VSS2 = 12 V、VDD1 = 5 V、2 nF の負荷、RG = 3.9 Ω
Rev. 0 | 10/17
13082-015
17
13082-012
0
12
4
ADuM4135
データシート
800
CH1 = VI+ (5V/DIV)
700
SOURCE RESISTANCE
1
500
400
CH2 = VGATE (5V/DIV)
300
2
100
–20
0
20
40
60
TEMPERATURE (°C)
80
100
120
CH1 5.0V
CH3 10.0V
9
700
8
RDSON (mΩ)
PEAK OUTPUT CURRENT (A)
800
SOURCE RESISTANCE
500
400
300
SINK RESISTANCE
200
100
CH2 5.0V
B
W
M 10.0µs A CH3
6.0V
1.0GS/s
1.0ns/pt
PEAK SINK IOUT
7
6
5
PEAK SOURCE IOUT
4
3
2
1
–20
0
20
40
60
TEMPERATURE (°C)
80
100
120
13082-017
0
–40
W
B
W
図 18. RESET から出力有効までの例
図 16. 代表的な出力抵抗（RDSON)と温度の関係
600
B
13082-018
3
13082-016
0
–40
CH3 = RESET (5V/DIV)
SINK RESISTANCE
200
0
12
図 17. 代表的な出力抵抗（RDSON）と温度の関係、VDD2 = 15 V
14.5
22
17
19.5
OUTPUT SUPPLY VOLTAGE (V)
24.5
13082-019
RDSON (mΩ)
600
図 19. 代表的なピーク出力電流と出力電源電圧の関係、2 Ω の
直列抵抗（IOUT は、デバイスのゲートに入力される／デバイス
のゲートから出力される電流）
Rev. 0 | 11/17
ADuM4135
データシート
アプリケーション情報
PCB レイアウト
非飽和の検出
ADuM4135 の IGBT ゲート・ドライバには、ロジック・インター
フェース用の外部インターフェース回路は必要ありません。入
力および出力の電源ピンに電源バイパス・コンデンサを接続す
る必要があります。0.01 µF ～ 0.1 µF の小型セラミック・コン
デンサを使用して、優れた高周波パイパスを提供します。出力
電源ピン VDD2 に 10 µF コンデンサを追加して、ADuM4135 出
力でゲート容量を駆動するのに必要な電荷を提供することも推
奨します。出力電源ピンでは、バイパスでのインダクタンスを
低減するため、バイパス・コンデンサでビアを使用したり、複
数のビアを使用したりしないでください。小さいコンデンサと
入力または出力電源ピンの両端間の合計リード長が 5 mm を超
えてはいけません。
時折、ADuM4135 の IGBT に接続された回路でコンポーネント
の障害または故障が発生することがあります。例えば、インダ
クタ／モーター巻線に短絡がある場合や、電源／グラウンド・
バスへの短絡がある場合などに発生します。結果として、電流
が過度に流れて IGBT が非飽和状態になります。この状態を検
出し、FET が損傷する可能性を低減するため、ADuM4135 には
閾値回路が採用されています。ハイサイド・ドライバがオンの
ときに DESAT ピンが 9 V の非飽和の閾値（VDESAT, TH）を超え
ると、ADuM4135 は故障状態になり、IGBT がオフになります。
このとき、FAULT ピンがロー・レベルになります。500 µA の
内部電流源が提供されるだけでなく、外部電流源またはプルアッ
プ抵抗を使用して充電電流をブーストすることもできます。
ADuM4135 には、IGBT が初めてオンになるときの誤トリガーを
防止するためのブランキング時間が組み込まれています。非飽
和を検出してから FAULT ピンに非飽和故障を通知するまでの
時間は 2 µs 未満です（tREPORT）。RESET をロー・レベルにす
ると、故障がクリアされます。RESET ピンには、500 ns のバ
ウンス防止時間（tDEB_RESET）が設けられています。図 21 に示
している tDESAT_DELAY 時間は、IGBT がオンになっている時間の
最初の部分で、ブランキング・コンデンサをグラウンドに接続
する内部スイッチをロー・レベルに接続された状態に保つ、
300 ns
のマスキング時間を提供します。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表します。ロー出力への伝搬遅延とハイ出力への伝搬
遅延は異なることがあります。ADuM4135 において、 tDLH は
立上がり入力ハイ・ロジック閾値（VIH）から出力立上がり 10 %
閾値までの時間として仕様規定されています（図 20 を参照）。
同様に、立下がり伝搬遅延（tDHL）は、入力立ち下がりロー・
ロジック閾値（VIL）から出力立下がり 90% 閾値までの時間と
して定義されています。立上がり時間と立下がり時間は負荷条
件によって異なり、伝搬遅延には含まれません。これはゲート・
ドライバの業界標準です。
90%
DESAT
EVENT
V I+
OUTPUT
10%
VGATE
tDESAT_DELAY = 300ns
VIH
INPUT
DESAT
SWITCH
VIL
ON
OFF
ON
tDHL
tR
tF
13082-020
tDLH
ON OFF
< 200ns
VCE
図 20. 伝搬遅延のパラメータ
伝播遅延スキューは、同じ温度、入力電圧、および負荷条件下
で動作する複数の ADuM4135 コンポーネント間での伝播遅延
差の最大値に相当します。
9V
~2µs RECOMMENDED
VDD2
9V
VDESAT
Vf
保護機能
故障通知機能
ADuM4135 は、IGBT の動作時に発生する可能性のある故障保
護機能を備えています。主要な故障状態は非飽和です。飽和状
態が検出された場合、ADuM4135 はゲート駆動をシャットダ
ウンし、FAULT がロー・レベルであることをアサートします。
この出力は、FAULT がロー・レベルになってから 500 ns の間
FAULT
はディスエーブルになり、
その後ハイ・レベルになります。
は、FAULT の立下がりエッジでハイ・レベルにリセットされ
ます。FAULT がロー・レベルに維持されている間、出力はディ
スエーブルのままになります。FAULT ピンには、300 kΩ プル
ダウン抵抗が内蔵されています。
Rev. 0 | 12/17
13082-021
tREPORT < 2µs
FAULT
図 21. 非飽和検出のタイミング図
ADuM4135
データシート
非飽和状態になると、非飽和検出回路で VCE が 9 V の閾値を超
えます。ブランキング電流を増やすのに RBLANK 抵抗を使用し
ていない場合、ブランキング・コンデンサの電圧 CBLANK が 500
µA（typ）を CBLANK 容量で除算した値の比で上昇します。IGBT
の仕様規定によって異なりますが、標準的なブランキング時間
は約 2 µs です。DESAT ピンが 9 V の閾値を超えると、故障レ
ジスタに値が書き込まれ、200 ns 以内にゲート出力がロー・レ
ベルを駆動します。N-FET 故障 MOSFET（内部ゲート・ドラ
イバ N-FET よりも約 50 倍抵抗が高い）を使用して出力がロー・
レベルになり、ソフト・シャットダウンを実行して、デバイス
が突然オフになった場合に IGBT で過電圧スパイクが発生する
可能性を低減します。2 µs 以内に、1 次側の FAULT ピンに故
障が通知されます。故障をクリアするには、リセットする必要
があります。
ミラー・クランプ
ADuM4135 は、IGBT のシャットオフ時にミラー容量によって
発生する IGBT ゲート上の電圧スパイクを低減するミラー・ク
ランプを内蔵しています。入力ゲート信号が IGBT がオフにな
る（ロー・レベルになる）ように要求すると、ミラー・クラン
プ MOSFET が最初にオフになります。GATE_SENSE ピンの電
圧が 2 V の内部電圧リファレンス（VSS2 を基準）を超えると、
内部ミラー・クランプは IGBT のオフ時間の残り時間にわたっ
てラッチされ、ゲート電流が追従する 2 つ目の低インピーダン
ス電流パスを作成します。ミラー・クランプ・スイッチは、入
力駆動信号がローからハイに変わるまでオン状態を維持します。
タイミングの波形の例を図 22 に示します。
V I+
V I–
V DD2
VGATE_SENSE
2V
VSS2
MILLER
CLAMP
SWITCH
OFF
ON
LATCH ON
OFF
LATCH OFF
13082-022
次のデザイン例では、
図 28 に示している回路図と図 21 の波形を
参照してください。通常動作環境下で、IGBT オフになってい
るとき、IGBT の両端の電圧 VCE はシステムに供給されるレー
ル電圧まで上昇します。この場合、阻止ダイオードがオフにな
り ADuM4135 を高電圧から保護します。
オフになっている間、
内部の非飽和スイッチがオンになり、電流が RBLANK 抵抗を流
れます。これにより、CBLANK コンデンサを低電圧に保つこと
ができます。
IGBT がオンになっている最初の 300 ns にわたり、
DESAT スイッチはオン状態を維持し、DESAT ピン電圧をロー・
レベルにクランプします。300 ns の遅延時間が経過した後、
DESAT ピンが解放され、DESAT ピンは DESAT ピンの内部電
流源またはオプションの外部プルアップ RBLANK によって VDD2 に
向かって上昇し、駆動されるスイッチのコレクタまたはドレイン
によってクランプされていない場合に電流の駆動能力が向上し
ます。この時点で電流を減衰するには、VRDESAT を選択します。
通常、100 Ω ～ 2 kΩ の範囲で選択します。IGBT のコレクタが
高レール電圧を超えることを阻止し、高速回復ダイオードとし
て使用できるように、阻止ダイオードを選択してください。
図 22. ミラー・クランプの例
サーマル・シャットダウン
ADuM4135 の内部温度が 155°C（typ）を超えると、デバイス
はサーマル・シャットダウン（TSD）状態になります。サーマ
ル・シャットダウンの間、READY ピンは 1 次側でロー・レベ
ルになり、ゲート駆動がディスエーブルになります。TSD 状
態になると、内部温度が 125 °C（typ）未満になるまでデバイ
スは TSD を終了しません。内部温度が 125 °C（typ）未満にな
ると、READY ピンがハイ・レベルに戻り、デバイスがシャッ
トダウンを終了します。
低電圧ロックアウト（UVLO）故障
UVLO 故障は、電源電圧が指定された UVLO 閾値未満の場合
に発生します。1 次側または 2 次側が UVLO 状態になると、
READY ピンがロー・レベルになり、ゲート駆動がディスエー
ブルになります。
UVLO 状態が解消されると、
デバイスは動作を
再開し、READY ピンがハイ・レベルになります。
READY ピン
オープンドレイン READY ピンは、1 次側と 2 次側の通信がア
クティブであることを確認する出力です。
UVLO 状態または TSD
状態が存在しない場合、READY ピンはハイ・レベルを維持し
ます。READY ピンがロー・レベルになると、IGBT ゲートが
ロー・レベルになります。
表 11. READY ピンのロジックの表
UVLO
No
Yes
No
Yes
Rev. 0 | 13/17
TSD
No
No
Yes
Yes
READY Pin Output
High
Low
Low
Low
ADuM4135
データシート
FAULT ピン
ゲート抵抗の選択
オープンドレイン FAULT ピンは、非飽和故障が発生したことを
通知する出力です。FAULT ピンがロー・レベルになると、IGBT
ゲートがロー・レベルになります。非飽和状態になった場
合、RESET ピンは少なくとも 500 ns の間ロー・レベルになり、
その後ハイ・レベルになって IGBT ゲート駆動に動作を戻す必
要があります。
ADuM4135 には、IGBT の駆動用の 2 つの出力ノードがありま
す。この方法の利点は、IGBT のターンオンとターンオフ用に 2
つの異なる直列抵抗を選択できることです。 通常は、ターン
オンよりもターンオフのほうが速くなるようにします。直列抵
抗を選択するには、
IGBT の最大許容ピーク電流を決定します。
ゲートの電圧振幅とゲート・ドライバの内部抵抗から外部抵
抗を求めることができます。
RESET ピン
RESET ピンには、300 kΩ（typ）プルダウン抵抗が内蔵されて
います。RESET ピンは、CMOS ロジック・レベルを受け付け
ます。RESET ピンがロー・レベルに維持されると、500 ns のバ
ウンス防止時間が経過した後に、FAULT ピンのあらゆる故障
がクリアされます。RESET ピンがロー・レベルに維持されて
いる間、VOUT_OFF のスイッチは閉じて、IGBT のゲート電圧が
ロー・レベルになります。RESET がハイ・レベルになると、
故障は存在しなくなり、デバイスは動作を再開します。
<500ns
IPEAK = (VDD2 − VSS2)/(RDSON_N + RGOFF)
例えば、ターンオフ・ピーク電流が 4 A で、（VDD2 − VSS2）が 18
V の場合は、次のようになります。
RGOFF = ((VDD2 − VSS2) − IPEAK × RDSON_N)/IPEAK
RGOFF = (18 V − 4 A × 0.6 Ω)/4 A = 3.9 Ω
RGOFF を選択した後に、少し大きい RGON を選択して、ターン
オン時間を遅くすることができます。
消費電力
500ns
IGBT ゲートの駆動中に、ドライバは電力を消費する必要があ
ります。この電力は無視できるレベルではないため、留意しな
いと TSD 状態になります。IGBT のゲートは、容量性負荷とし
て大まかにシミュレートすることができます。ミラー容量と他
の非直線性により、一般的には、特定の IGBT が指定されてい
る入力容量 CISS に 5 を乗算して、駆動される負荷の概算値を見
積もります。この値を使用して、スイッチング動作によるシス
テムの総消費電力を見積もるには次の数式を使用します。
RESET
13082-023
FAULT
図 23. RESET タイミング
VI+ および VI− 動作
ADuM4135 に は 、 IGBT ゲ ー ト 駆 動 信 号 VOUT_ON お よ び
VOUT_OFF を制御するための 2 つの駆動入力 VI+ と VI− がありま
す。VI+ 入力と VI− 入力はどちらも CMOS ロジック・レベル入
力を使用します。VI+ ピンと VI− ピンの入力ロジックを制御す
るには、VI+ ピンをハイ・レベル、または VI− ピンをロー・レ
VI+ ピン
ベルにアサートします。
VI− ピンがロー・レベルの場合、
は正論理を受け付けます。VI+ がハイ・レベルに維持されてい
る場合、VI− ピンは負論理を受け付けます。故障がアサートさ
れた場合、RESET ピンによって故障がクリアされるまで送信
がブロックされます。
VI+
PDISS = CEST × (VDD2 − VSS2)2 × fS
ここで、
CEST = CISS × 5
fS は、IGBT のスイッチング周波数。
この消費電力は、内部ゲート・ドライバの内部オン抵抗と外部
ゲート抵抗 RGON および RGOFF で共有されます。直列抵抗の合
計に対する内部ゲート抵抗の比率により、ADuM4135 チップ内
の損失を計算できます。
PDISS_ADuM4135 = PDISS × 0.5(RDSON_P/(RGON + RDSON_P) +
RDSON_N/(RGOFF + RDSON_N))
チップ内の消費電力に θJA を乗算することで、ADuM4135 の周
囲温度からの温度上昇値を得られます。
TADuM4135 = θJA × PDISS_ADuM4135 + TAMB
VOUT_ON
VI–
VOUT_OFF
2
13082-024
FAULT
デバイスを仕様範囲内に収めるには、TADUM4135 が 125 °C を超
えてはいけません。TADuM4135 が 155 °C（typ）を超えると、デ
バイスはサーマル・シャットダウン状態になります。
図 24. VI+ および VI− のブロック図
最小パルス幅 PW は、タイミング仕様が保証される最小期間
です。
Rev. 0 | 14/17
ADuM4135
データシート
DC 精度と磁界耐性
表面トラッキング
ADuM4135 は 、 外 部 磁 界 に 対 す る 耐 性 を 備 え て い ま す 。
ADuM4135 の磁界耐性に関する限界は、トランスの受信側コイ
ルに発生する誘導電圧が、誤ってデコーダを設定またはリセッ
トする値まで大きくなるという条件によって設定されます。こ
のエラー状態が発生する条件は、後述する解析によって求める
ことができます。ADuM4135 の 2.3 V 動作条件は最も感受性の
高い動作モードであるため、この条件を調べます。
表面トラッキングは、電気安全規格で規定されており、動作電
圧、環境条件、絶縁材料の特性に基づいて最小沿面距離が定め
られています。安全性規制当局は、部品の表面絶縁について特
性評価の試験を行い、部品を異なる材料グループに分類します。
材料グループ等級が低いものほど表面トラッキングに対する耐
性が高いため、小さい沿面距離で十分に長い寿命を実現できま
す。特定の動作電圧と材料グループの最小沿面距離は、各シス
テム・レベル規格で定められており、絶縁の両端にまたがる合
計 rms 電圧、汚染度、材料グループに基づいています。
ADuM4135
アイソレータの材料グループと沿面距離を表 8 に示します。
10
絶縁疲労
疲労による絶縁寿命は、厚さ、材料特性、印加する電圧ストレ
スによって決まります。アプリケーション動作電圧での製品寿
命が十分に長いことを確認することが重要です。アイソレータ
がサポートしている耐疲労動作電圧が、耐トラッキング動作電
圧と異なることがあります。これは、ほとんどの規格で仕様規
定されているトラッキングに該当する動作電圧です。
1
0.1
0.01
0.001
1K
10K
100K
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
13082-029
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
100
図 25. 最大許容の外部磁束密度
MAXIMUM ALLOWABLE CURRENT (kA)
1k
試験とモデリングにより、長期間にわたる性能低下の主な要因
は、増分型損傷を引き起こすポリイミド絶縁体内の変位電流で
あることが判明しています。絶縁体のストレスは、DC ストレ
スや、AC 成分の時間とともに変化する電圧ストレスに大別で
きます。前者は変位電流が存在しないため、わずかな疲労しか
発生させず、後者は疲労を発生させます。
認定ドキュメントに記載されている定格は、通常 60 Hz の正弦
波ストレスに基づいています。
これは、このストレスにはライン
電圧からの絶縁が反映されるためです。ただし、多くの実用的
なアプリケーションでは、60 Hz の AC 電圧とバリアの両端に
かかる DC 電圧が組み合わされています（数式 1 を参照）。ス
トレスの AC 部分のみが疲労を発生させるため、AC rms 電圧を
求めるように数式を組み替えることができます
（式 2 を参照）
。
この製品で使用されているポリイミド材料での絶縁疲労に関し
ては、AC rms 電圧が製品寿命を決定します。
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
VRMS = VAC RMS2 + VDC2
0.1
（1）
10K
100K
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
13082-030
または
0.01
1K
VAC RMS = VRMS2 − VDC2
図 26. 電流と ADuM4135 の間隔と最大許容電流の関係
ここで、
VRMS は、合計 rms 動作電圧。
VAC RMS は、動作電圧の時間とともに変化する部分。
VDC は、動作電圧の DC オフセット。
絶縁寿命
すべての絶縁構造は、長期間にわたり電圧ストレスを受ける
と、最終的に劣化します。絶縁性能の低下率は、絶縁の両端
に加える電圧波形の特性だけでなく、材料や材料の境界面に
依存します。
注目すべき 2 つのタイプの絶縁劣化として、空気にさらされる
表面に沿った破壊と絶縁疲労があります。表面破壊は、表面ト
ラッキング現象で、システム・レベル規格に定められている沿
面距離条件で主に決定されます。絶縁疲労は、チャージ・イン
ジェクションまたは絶縁材料内部の変位電流により、長期間に
わたる絶縁低下が生じる現象です。
Rev. 0 | 15/17
（2）
ADuM4135
データシート
寿命が十分に長いかどうか判断するには、動作電圧の時間とと
もに変化する部分を求めます。AC rms 電圧は式 2 から得られ
ます。
計算とパラメータ使用の例
VAC RMS = VRMS2 − VDC2
V AC RMS = 4662 − 4002
VAC RMS = 240 V rms
この場合、AC rms は 240 V rms のライン電圧です。この計算は、
波形が正弦波でない場合によくあてはまります。
AC 波形の値を
表 8 に示す動作電圧の制限値と比較して期待寿命を確認すると、
60 Hz サイン波の値よりも低く、20 年の運用寿命規定を十分に
満たしていることがわかります。
VAC RMS
VPEAK
VRMS
VDC
表 8 の DC 動作電圧の制限値は、IEC 60664-1 で仕様規定され
たパッケージの沿面距離により定められています。この値は、
特定のシステム・レベル規格とは異なることがあります。
13082-031
ISOLATION VOLTAGE
次の例は、電力変換アプリケーションで一般的な例です。絶縁
バリアの一方に 240 V AC rms のライン電圧、もう一方に 400 V
dc のバス電圧が存在するとします。アイソレータの材料はポ
リイミドです。デバイスの沿面距離と寿命を判断する際の臨界
電圧を求めるには、図 27 と以降の数式を参照してください。
TIME
代表的なアプリケーション
図 27. 臨界電圧の例
式 1 のバリアの両端にかかる動作電圧は、
図 28 の代表的なアプリケーション回路図は、非飽和検出用に
ブランキング・コンデンサの充電電流を増加させるための追加
の RBLANK 抵抗を備えたバイポーラ・セットアップを示してい
ます。RBLANK 抵抗はオプションです。ユニポーラ動作にする
場合は、VSS2 電源を取り外して、VSS2 を GND2 に接続する必要
があります。
VRMS = VAC RMS2 + VDC2
VRMS = 2402 + 4002
VRMS = 466 V rms
システムの規格で要求される沿面距離を求める場合は、
この 466
V rms の動作電圧と材料グループおよび汚染度を組み合わせて
使用します。
ADuM4135
VDD1
1
1
1
VSS1
2
VI+
3
VI–
4
READY
VDD2 13
5
FAULT
VOUT_OFF 12
6
RESET
GND 2 11
7
VDD1
DESAT
10
8
VSS1
VSS2
9
VSS2 16
GATE_SENSE
15
2
IC
R G_ON
VOUT_ON 14
VDD2
VSS2
+
VCE
–
R G_OFF
R BLANK
C BLANK
+ VRDESAT –
+ Vf –
R DSAT
2
NOTES
1. GROUNDS ON PRIMARY AND SECONDARY SIDE ARE
ISOLATED FROM EACH OTHER.
図 28. 代表的なアプリケーション回路図
Rev. 0 | 16/17
13082-032
1
ADuM4135
データシート
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
10.65 (0.4193)
10.00 (0.3937)
0.75 (0.0295)
45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
8°
0°
0.33 (0.0130)
0.20 (0.0079)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
03-27-2007-B
1
図 29. 16 ピン、標準スモール・アウトライン・パッケージ［SOIC_W］
ワイド・ボディ（RW-16）
寸法単位: mm（括弧内はインチ）
オーダー・ガイド
Model 1
ADuM4135BRWZ
Temperature Range
−40 °C to +125 °C
Package Description
ADuM4135BRWZ-RL
−40 °C to +125 °C
16-Lead Standard Small Outline Package［SOIC_W］, 13” Tape and Reel
Evaluation Board
EVAL-ADuM4135EBZ
1
16-Lead Standard Small Outline Package［SOIC_W］
Z = RoHS 準拠製品
Rev. 0 | 17/17
Package Option
RW-16
RW-16