日本語参考資料
最新版英語データシートはこちら
20 V、500 mA、低ノイズLDO レギュレータ
ソフト・スタート機能付き
ADP7105
データシート
代表的なアプリケーション回路
アプリケーション
ノイズに敏感なアプリケーションに対するレギュレーション:
ADC 回路、DAC 回路、高精度アンプ、高周波発振器、クロ
ック、PLL
通信およびインフラストラクチャ
医用および健康管理
工業用および計装機器
VIN = 8V
+
CIN
1µF
VIN
VOUT
SENSE
ON
OFF
100kΩ
VOUT = 5V
+ COUT
1µF
100kΩ
EN/
UVLO
PG
PG
100kΩ
GND SS
CSS
図 1. 固定出力電圧 5 V の ADP7105
VIN = 8V
CIN
1µF
+
VIN
VOUT
40.2kΩ
ADJ
ON
OFF
VOUT = 5V
+ COUT
1µF
13kΩ
100kΩ
100kΩ
EN/
UVLO
100kΩ
PG
PG
GND SS
CSS
11641-002
入力電圧範囲: 3.3 V～20 V
最大出力電流: 500 mA
低ノイズ: 15 μV rms (固定出力オプション)
PSRR 性能: 60 dB (10 kHz、VOUT = 3.3 V)
逆電流保護機能
低ドロップアウト電圧: 500 mA で 350 mV
初期精度: ±0.8%
ライン、負荷、温度に対して高精度: −2%～+1%
低静止電流: 900 μA (VIN = 10 V、IOUT = 500 mA)
低シャットダウン電流: < 50 µA ( VIN = 12V)、1 µF の小型セラ
ミック出力コンデンサで安定
3 種類の固定出力電圧オプション: 1.8、3.3 V、5 V
調整可能な出力電圧範囲: 1.22 V～19 V
突入電流制御用のプログラマブルなソフトスタート
フォールドバック電流制限機能と熱過負荷保護機能
ユーザー設定可能な高精度 UVLO/イネーブル
パワーグッド表示インジケータ
8 ピン LFCSP または 8 ピン SOIC パッケージを採用
11641-001
特長
図 2. 5 V 調整可能出力電圧の ADP7105
概要
ADP7105 は 3.3 V～20 V で動作し、最大 500 mA の出力電流を持
つ低ドロップアウト (LDO) CMOS リニア・レギュレータです。
この高入力電圧の LDO は、1.22 V～19 V の電源電圧で動作する
高性能アナログ回路とミックスド・シグナル回路に最適です。
ADP7105 は当社独自の最新アーキテクチャを採用し、高い電源
変動除去比と低ノイズを提供し、小型の 1 µF セラミック出力コ
ンデンサを使うだけで、優れたライン過渡応答と負荷過渡応答
を実現します。
ADP7105 には 3 種類の固定出力電圧オプションと調整可能なオ
プションがあり、調整可能なオプションでは、外付け帰還分圧
器を使って 1.22 V～19 V の出力電圧範囲が可能です。ADP7105
では、スタートアップをプログラムする外付けソフトスター
ト・コンデンサを接続することができます。
このデータシートでは、SENSE/ADJ ピンのセンス機能 (SENSE)
は固定出力電圧モデルでのみ使用し、調整入力機能 (ADJ)は調
整可能な出力電圧モデルでのみ使用することに注意してくださ
い。例として、図 1 にセンス機能を、図 2 に調整入力機能を、
それぞれ示します。
ADP7105 の出力ノイズ電圧は 15 μV rms で、出力電圧に依存し
ません。デジタルのパワーグッド出力を使うと、電源システ
ム・モニタに出力電圧の状態をチェックさせることができます。
ユーザー設定可能な高精度低電圧ロックアウト機能を使うと、
複数の電源のシーケンシングが可能になります。
ADP7105 は、8 ピンの 3 mm × 3 mm LFCSP パッケージまたは 8
ピンの SOIC パッケージを採用しています。LFCSP は非常に小
型なソリューションを提供し、小型なロー・プロファイル・フ
ットプリントで最大 500 mA の出力電流を必要とするアプリケ
ーションに対して優れた熱性能も提供します。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. A
©2013–2014 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADP7105
データシート
目次
特長 ..................................................................................................... 1
動作原理 ........................................................................................... 17
アプリケーション ............................................................................. 1
アプリケーション情報 ................................................................... 18
代表的なアプリケーション回路 ..................................................... 1
コンデンサの選択 ....................................................................... 18
概要 ..................................................................................................... 1
設定可能な低電圧ロックアウト機能(UVLO) .......................... 19
改訂履歴 ............................................................................................. 2
ソフトスタート機能 ................................................................... 19
仕様 ..................................................................................................... 3
パワーグッド機能 ....................................................................... 20
入力コンデンサと出力コンデンサの推奨仕様 .......................... 4
調整可能な ADP7105 のノイズ削減 .......................................... 20
絶対最大定格 ..................................................................................... 5
電流制限および熱過負荷保護 ................................................... 21
熱データ......................................................................................... 5
熱に対する考慮事項 ................................................................... 21
熱抵抗............................................................................................. 5
プリント回路ボード・レイアウトでの考慮事項 ........................ 24
ESD の注意 .................................................................................... 5
外形寸法 ........................................................................................... 25
ピン配置およびピン機能説明 ......................................................... 6
オーダー・ガイド ....................................................................... 26
代表的な性能特性 ............................................................................. 7
改訂履歴
5/14—Rev. 0 to Rev. A
Change to UVLO Threshold Rising Parameter, Table 1 ....................... 4
7/13—Revision 0: Initial Version
Rev. A
－ 2/26 －
ADP7105
データシート
仕様
特に指定がない限り、VIN = (VOUT + 1 V)または 3.3 V (いずれか大きい方)、EN = VIN、IOUT = 10 mA、CIN = COUT = 1 µF、TA = 25°C。
表 1.
Parameter
Symbol
INPUT VOLTAGE RANGE
VIN
OPERATING SUPPLY CURRENT
IGND
Test Conditions/Comments
Min
Typ
3.3
IOUT = 100 µA, VIN = 10 V
IOUT = 100 µA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 10 mA, VIN = 10 V
IOUT = 10 mA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 300 mA, VIN = 10 V
IOUT = 300 mA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 500 mA, VIN = 10 V
IOUT = 500 mA, VIN = 10 V, TJ = −40°C to +125°C
50
75
µA
µA
5
µA
µA
+0.8
+1
%
%
1.23
V
1.232
V
+0.015
%/V
0.75
%/A
%/A
1050
750
1400
900
40
INPUT REVERSE CURRENT
IREV-INPUT
EN = GND, VIN = 0 V, VOUT = 20 V
EN = GND, VIN = 0 V, VOUT = 20 V, TJ = −40°C to
+125°C
0.3
VADJ
1600
µA
µA
µA
µA
µA
µA
µA
µA
450
EN = GND, VIN = 12 V
EN = GND, VIN = 12 V, TJ = −40°C to +125°C
Adjustable Output Voltage Accuracy
V
900
IGND-SD
VOUT
Unit
400
SHUTDOWN CURRENT
OUTPUT VOLTAGE ACCURACY
Fixed Output Voltage Accuracy
Max
20
IOUT = 10 mA
1 mA < IOUT < 500 mA, VIN = (VOUT + 1 V) to 20 V,
TJ = −40°C to +125°C
IOUT = 10 mA
−0.8
−2
1 mA < IOUT < 500 mA, VIN = (VOUT + 1 V) to 20 V,
TJ = −40°C to +125°C
1.196
−0.015
1.21
1.22
LINE REGULATION
∆VOUT/∆VIN
VIN = (VOUT + 1 V) to 20 V, TJ = −40°C to +125°C
LOAD REGULATION 1
∆VOUT/∆IOUT
1 mA < IOUT < 500 mA
1 mA < IOUT < 500 mA, TJ = −40°C to +125°C
0.2
ADJ INPUT BIAS CURRENT 2
ADJI-BIAS
1 mA < IOUT < 500 mA, VIN = (VOUT + 1 V) to 20 V,
ADJ connected to VOUT
10
nA
SENSE INPUT BIAS CURRENT2
SENSEI-BIAS
1 mA < IOUT < 500 mA, VIN = (VOUT + 1 V) to 20 V,
SENSE connected to VOUT, VOUT = 1.5 V
1
μA
DROPOUT VOLTAGE 3
VDROPOUT
IOUT = 10 mA
IOUT = 10 mA, TJ = −40°C to +125°C
IOUT = 150 mA
IOUT = 150 mA, TJ = −40°C to +125°C
IOUT = 300 mA
IOUT = 300 mA, TJ = −40°C to +125°C
IOUT = 500 mA
IOUT = 500 mA, TJ = −40°C to +125°C
20
CSS = 0 nF, IOUT = 10 mA
CSS = 10 nF, IOUT = 10 mA
625
11.5
START-UP TIME 4
tSTART-UP
CURRENT-LIMIT THRESHOLD 5
ILIMIT
PG OUTPUT LOGIC LEVEL
PG Output Logic High
PG Output Logic Low
PGHIGH
PGLOW
PG OUTPUT THRESHOLD
Output Voltage Falling
Output Voltage Rising
PGFALL
PGRISE
THERMAL SHUTDOWN
Thermal Shutdown Threshold
Thermal Shutdown Hysteresis
SOFT START SOURCE CURRENT
Rev. A
TSSD
100
175
200
325
350
550
625
IOH < 1 µA
IOL < 2 mA
775
−9.2
−6.5
TJ rising
SS = GND
－ 3/26 －
mV
mV
mV
mV
mV
mV
mV
mV
µs
ms
1000
mA
0.4
V
V
1.0
TSSD-HYS
SSI-SOURCE
40
%
%
150
°C
15
°C
1
µA
ADP7105
データシート
Parameter
Symbol
Test Conditions/Comments
Min
Typ
Max
Unit
PROGRAMMABLE EN/UVLO
UVLO Threshold Rising
UVLO Threshold Falling
UVLORISE
UVLOFALL
3.3 V ≤ VIN ≤ 20 V, TJ = −40°C to +125°C
3.3 V ≤ VIN ≤ 20 V, TJ = −40°C to +125°C, 10 kΩ in
series with the enable input pin
VEN > 1.25 V, TJ = −40°C to +125°C
EN = VIN
TJ = −40°C to +125°C
TJ = −40°C to +125°C
1.18
1.22
1.13
1.28
V
V
7.5
9.8
500
12
UVLO Hysteresis Current
Enable Pull-Down Current
Start Threshold
Shutdown Threshold
Hysteresis
OUTPUT NOISE
POWER SUPPLY REJECTION
RATIO
UVLOHYS
IEN-IN
VSTART
VSHUTDOWN
OUTNOISE
PSRR
250
µA
nA
V
V
mV
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.8 V
10 Hz to 100 kHz, VIN = 6.3 V, VOUT = 3.3 V
10 Hz to 100 kHz, VIN = 8 V, VOUT = 5 V
10 Hz to 100 kHz, VIN = 12 V, VOUT = 9 V
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.5 V, adjustable
mode
10 Hz to 100 kHz, VIN = 12 V, VOUT = 5 V, adjustable
mode
10 Hz to 100 kHz, VIN = 20 V, VOUT = 15 V, adjustable
mode
15
15
15
15
18
µV rms
µV rms
µV rms
µV rms
µV rms
30
µV rms
65
µV rms
100 kHz, VIN = 4.3 V, VOUT = 3.3 V
50
dB
100 kHz, VIN = 6 V, VOUT = 5 V
10 kHz, VIN = 4.3 V, VOUT = 3.3 V
10 kHz, VIN = 6 V, VOUT = 5 V
100 kHz, VIN = 3.3 V, VOUT = 1.8 V, adjustable mode
100 kHz, VIN = 6 V, VOUT = 5 V, adjustable mode
100 kHz, VIN = 16 V, VOUT = 15 V, adjustable mode
10 kHz, VIN = 3.3 V, VOUT = 1.8 V, adjustable mode
10 kHz, VIN = 6 V, VOUT = 5 V, adjustable mode
10 kHz, VIN = 16 V, VOUT = 15 V, adjustable mode
50
60
60
50
60
60
60
80
80
dB
dB
dB
dB
dB
dB
dB
dB
dB
3.2
2.45
1
1 mA と 500 mA 負荷を使用した端点計算を使用。 1 mA 以下の負荷に対する負荷レギュレーション性能(typ)については図 6 を参照してください。
2
SENSE/ADJ ピンの調整入力機能 (ADJ)は調整可能な出力電圧モデルでのみ使用し、センス機能 (SENSE)は固定出力電圧モデルでのみ使用します。
3
ドロップアウト電圧は、入力電圧を公称出力電圧に設定したときの入力電圧―出力電圧間の電位差として定義されます。 この仕様は、3.0 V を超える出力電圧に対し
てのみ適用されます。
4
スタートアップ時間は、EN の立上がりエッジから VOUT が公称値の 90%になるまでの時間として定義されます。
5
電流制限スレッショールドは、出力電圧が規定 typ 値の 90%に低下する電流値として定義されます。 例えば、5.0 V 出力電圧の電流制限値は、出力電圧が 5.0 V の
90%すなわち 4.5 V に低下する電流値として定義されます。
入力コンデンサと出力コンデンサの推奨仕様
表 2.
Parameter
Symbol
Test Conditions/Comments
Min
Minimum Input and Output Capacitance 1
Capacitor ESR
CMIN
RESR
TA = −40°C to +125°C
TA = −40°C to +125°C
0.7
0.001
1
Typ
Max
Unit
0.2
µF
Ω
最小入力容量と最小出力容量は、全動作範囲で 0.7 µF より大きい必要があります。 最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーシ
ョンの全動作範囲を考慮する必要があります。 X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサはすべての LDO レ
ギュレータに推奨できません。
Rev. A
－ 4/26 －
ADP7105
データシート
絶対最大定格
いては JEDEC JESD51-7 と JESD51-9 を参照してください。詳細
については、AN-772 アプリケーション・ノート「A Design and
Manufacturing Guide for the Lead Frame Chip Scale Package
(LFCSP)」をご覧ください。
表 3.
Parameter
Rating
VIN to GND
VOUT to GND
EN/UVLO to GND
PG to GND
SENSE/ADJ to GND
SS to GND
Storage Temperature Range
Operating Junction Temperature Range
Soldering Conditions
−0.3 V to +22 V
−0.3 V to +20 V
−0.3 V to VIN
−0.3 V to VIN
−0.3 V to VOUT
−0.3 V to +3.6 V
−65°C to +150°C
−40°C to +125°C
JEDEC J-STD-020
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
ΨJB はジャンクション―ボード間サーマル・キャラクタライゼー
ション・パラメータであり、単位は°C/W です。パッケージの
ΨJB は、4 層ボードを使ったモデルと計算に基づいています。
JEDEC JESD51-12 「 Guidelines for Reporting and Using Electronic
Package Thermal Information」には、サーマル・キャラクタライゼ
ーション・パラメータは熱抵抗と同じではないと記載されていま
す。ΨJB は、熱抵抗 (θJB)の場合のように 1 つのパスではなく、複
数のサーマル・パスを経由する成分を表します。したがって、
ΨJB サーマル・パスには、パッケージ上面からの対流、パッケー
ジからの放射、実際のアプリケーションで ΨJB を有効にしてい
るファクタが含まれます。最大ジャンクション温度(TJ)は、次式
を使ってボード温度(TB)と消費電力(PD)から計算されます。
TJ = TB + (PD × ΨJB)
ΨJB の詳細については、JESD51-8 と JESD51-12 を参照してくださ
い。
熱データ
熱抵抗
絶対最大定格は、組み合わせではなく個別に適用されます。ジ
ャンクション温度(TJ)制限値を超えると ADP7105 は損傷を受け
ることがあります。周囲温度をモニタしても、TJ が規定温度範
囲内にあることを保証できません。消費電力が大きくかつプリ
ント回路ボード(PCB)の熱抵抗が高いアプリケーションでは、最
大周囲温度を下げる必要があります。
θJA と ΨJB はワーストケース条件で規定。すなわち表面実装パッ
ケージの場合、デバイスを回路ボードにハンダ付けした状態で
規定。θJC は上面にヒート・シンクを装着する表面実装パッケー
ジ用のパラメータです。θJC はここでは参考用に示してあります。
中程度の消費電力で、PCB の熱抵抗が低いアプリケーションで
は、ジャンクション温度が規定値内にある限り、最大周囲温度
はこの最大値を超えても問題はありません。デバイスのジャン
クション温度(TJ)は、周囲温度(TA)、デバイス消費電力(PD)、パ
ッケージのジャンクション―周囲間熱抵抗 (θJA)に依存します。
Package Type
θJA
θJC
ΨJB
Unit
8-Lead LFCSP
40.1
27.1
17.2
°C/W
8-Lead SOIC
48.5
58.4
31.3
°C/W
最大ジャンクション温度(TJ)は、次式を使って周囲温度(TA)と消
費電力(PD)から計算されます。
表 4.熱抵抗
ESD の注意
TJ = TA + (PD × θJA)
パッケージのジャンクション―周囲間の熱抵抗(θJA) は 4 層ボー
ドを使用したモデルと計算に基づいています。ジャンクション
―周囲間の熱抵抗は、アプリケーションとボード・レイアウトに
強く依存します。最大消費電力が大きいアプリケーションでは、
ボードの熱設計に注意が必要です。θJA の値は、PCB の材料、レ
イアウト、環境条件に応じて変わります。θJA の規定値は、4 層、
4 インチ × 3 インチの回路ボードに基づきます。ボード構造につ
Rev. A
－ 5/26 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADP7105
データシート
ピン配置およびピン機能説明
TOP VIEW
(Not to Scale)
SS 4
8 VIN
VOUT 1
7 PG
SENSE/ADJ 2
8
VIN
7
PG
TOP VIEW
GND 3 (Not to Scale) 6 GND
5 EN/UVLO
SS 4
6 GND
5 EN/UVLO
NOTES
1. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
ADP7105
NOTES
1. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
11641-004
GND 3
ADP7105
11641-003
VOUT 1
SENSE/ADJ 2
図 4.ナロー・ボディ SOIC パッケージのピン配置
図 3.LFCSP パッケージのピン配置
表 5.ピン機能の説明
ピン番号
記号
説明
1
VOUT
レギュレーションされた出力電圧。1 µF 以上のコンデンサで VOUT を GND へバイパスしてくださ
い。
2
SENSE/ADJ
センス入力(SENSE)。SENSE ピンは負荷で実際の出力電圧を測定し、エラーアンプへ入力します。
SENSE を負荷のできるだけ近くに接続して、レギュレータ出力と負荷の間のインピーダンスによる
電圧降下の影響を小さくしてください。このセンス入力は固定電圧オプションの場合です。
調整入力(ADJ)。外付けの抵抗分圧器により出力電圧を設定します。この調整入力は調整可能電圧オ
プションの場合です。
3
GND
グラウンド。
4
SS
ソフトスタート。このピンに接続したコンデンサがソフトスタート時間を決めます。
5
EN/UVLO
イネーブル入力(EN)。EN をハイ・レベルにするとレギュレータがオンし、ロー・レベルにするとレ
ギュレータがオフします。自動スタートアップの場合は、EN と VIN を接続します。
設定可能な低電圧ロックアウト(UVLO)。この設定可能な UVLO 機能を使う場合、上限と下限の閾値
は設定抵抗により決定されます。
6
GND
グラウンド。
7
PG
パワーグッド出力。このオープン・ドレイン出力には、VIN または VOUT へ接続した外付けプルア
ップ抵抗が必要です。デバイスが、シャットダウン・モード、電流制限モード、サーマル・シャッ
トダウンの場合、または VOUT が公称出力電圧の 90%を下回った場合、PG は直ちにロー・レベルに
なります。パワーグッド機能を使用しない場合は、このピンをオープンにするかグランドに接続す
ることができます。
8
VIN
レギュレータ入力電源。VIN と GND との間に 1 µF 以上のコンデンサを接続してバイパスしてくだ
さい。
EPAD
エクスポーズド・パッド。パッケージ底面のエクスポーズド・パッドは熱性能を強化し、パッケー
ジ内部で GND に電気的に接続されています。エクスポーズド・パッドはボードのグラウンド・プレ
ーンに接続することが推奨されます。
Rev. A
－ 6/26 －
ADP7105
データシート
代表的な性能特性
特に指定がない限り、VIN = 7.5 V、VOUT = 5 V、IOUT = 10 mA、CIN = COUT = 1 µF、TA = 25°C。
3.35
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1000
GROUND CURRENT (µA)
3.33
3.31
3.29
3.27
800
600
400
200
–40
–5
25
85
0
11641-005
3.25
125
TJ (°C)
–40
–5
25
85
11641-008
VOUT (V)
1200
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
125
TJ (°C)
図 5.ジャンクション温度対出力電圧、VOUT = 3.3 V
図 8.ジャンクション温度対グラウンド電流、VOUT = 3.3 V
3.35
800
700
GROUND CURRENT (µA)
VOUT (V)
3.33
3.31
3.29
600
500
400
300
200
3.27
1
10
100
1000
ILOAD (mA)
0
0.1
11641-006
3.25
0.1
1200
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1000
GROUND CURRENT (µA)
VOUT (V)
100
図 9.負荷電流対グラウンド電流、VOUT = 3.3 V
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
3.33
10
ILOAD (mA)
図 6.負荷電流対出力電圧、VOUT = 3.3 V
3.35
1
11641-009
100
3.31
3.29
800
600
400
3.27
4
6
8
10
12
14
16
18
VIN (V)
20
0
11641-007
3.25
6
8
10
12
14
16
18
VIN (V)
図 7.入力電圧対出力電圧、VOUT = 3.3 V
Rev. A
4
図 10.入力電圧対グラウンド電流、VOUT = 3.3 V
－ 7/26 －
20
11641-010
200
ADP7105
データシート
120
1200
GROUND CURRENT (µA)
140
SHUTDOWN CURRENT (µA)
1400
3.3V
4.0V
6.0V
8.0V
12.0V
20.0V
100
80
60
40
1000
800
600
400
200
20
–25
25
0
50
75
100
0
3.1
11641-011
0
–50
125
TEMPERATURE (°C)
3.3
3.4
3.5
3.6
3.7
図 14.入力電圧対グラウンド電流(ドロップアウト時)
VOUT = 3.3 V
5.05
VOUT = 3.3V
TA = 25°C
5.04
300
5.03
250
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.02
200
VOUT (V)
DROPOUT VOLTAGE (mV)
3.2
VIN (V)
図 11.様々な入力電圧でのシャットダウン電流の温度特性
350
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
11641-014
160
150
5.01
5.00
4.99
100
4.98
4.97
50
4.96
10
100
1000
ILOAD (mA)
4.95
–40°C
–5°C
25°C
85°C
11641-015
1
11641-012
0
125°C
TJ (°C)
図 15.ジャンクション温度対出力電圧、VOUT = 5 V
図 12.負荷電流対ドロップアウト電圧、VOUT = 3.3 V
5.05
3.4
5.04
3.3
5.03
VOUT (V)
5.02
3.1
3.0
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
3.2
3.3
3.4
VIN (V)
3.5
3.6
3.7
4.97
4.96
4.95
0.1
1
10
100
ILOAD (mA)
図 16.負荷電流対出力電圧、VOUT = 5 V
図 13.入力電圧対出力電圧(ドロップアウト時)、VOUT = 3.3 V
－ 8/26 －
1000
11641-016
2.8
Rev. A
5.00
4.98
2.9
2.7
3.1
5.01
4.99
11641-013
VOUT (V)
3.2
ADP7105
データシート
5.05
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.03
5.02
VOUT (V)
VOUT = 5V
TA = 25°C
250
DROPOUT VOLTAGE (mV)
5.04
5.01
5.00
4.99
4.98
200
150
100
4.97
50
6
8
10
12
14
16
18
20
VIN (V)
0
11641-017
1000
5.05
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
900
800
5.00
4.95
4.90
600
4.85
VOUT (V)
700
500
400
4.80
4.75
4.70
200
4.65
100
4.60
0
–40
–5
25
85
125
TJ (°C)
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
4.55
4.8
4.9
5.0
5.1
5.2
5.3
5.4
11641-019
300
11641-118
GROUND CURRENT (µA)
100
図 20.負荷電流対ドロップアウト電圧、VOUT = 5 V
1000
5.40
VIN (V)
図 18.ジャンクション温度対グラウンド電流、VOUT = 5 V
図 21.入力電圧対出力電圧(ドロップアウト時)
VOUT = 5 V
700
2500
600
GROUND CURRENT (µA)
2000
500
400
300
200
1500
1000
500
0
100
1
10
100
ILOAD (mA)
1000
–500
4.80
11641-119
0
0.1
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
4.90
5.00
5.10
5.20
5.30
VIN (V)
図 19.負荷電流対グラウンド電流、VOUT = 5 V
Rev. A
10
ILOAD (mA)
図 17.入力電圧対出力電圧、VOUT = 5 V
GROUND CURRENT (µA)
1
11641-020
4.95
11641-018
4.96
図 22.入力電圧対グラウンド電流(ドロップアウト時)
VOUT = 5 V
－ 9/26 －
ADP7105
データシート
VOUT (V)
1.83
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
800
700
GROUND CURRENT (µA)
1.85
1.81
1.79
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
600
500
400
300
200
1.77
–40
–5
85
25
0
11641-021
1.75
125
TJ (°C)
–40
–5
25
85
11641-126
100
125
TJ (°C)
図 26.ジャンクション温度対グラウンド電流、VOUT = 1.8 V
図 23.ジャンクション温度対出力電圧、VOUT = 1.8 V
1.85
700
600
GROUND CURRENT (µA)
VOUT (V)
1.83
1.81
1.79
500
400
300
200
1.77
1
10
100
1000
ILOAD (mA)
0
11641-022
1.75
0.1
1.79
1.77
800
600
400
4
6
8
10
12
14
16
18
20
0
11641-023
2
2
4
6
8
10
12
14
16
18
VIN (V)
図 25.入力電圧対出力電圧、VOUT = 1.8 V
図 28.入力電圧対グラウンド電流、VOUT = 1.8 V
－ 10/26 －
20
11641-024
200
VIN (V)
Rev. A
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1000
GROUND CURRENT (µA)
VOUT (V)
1200
1.81
1.75
100
図 27.負荷電流対グラウンド電流、VOUT = 1.8 V
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1.83
10
1
ILOAD (mA)
図 24.負荷電流対出力電圧、VOUT = 1.8 V
1.85
0.1
11641-127
100
ADP7105
データシート
5.07
5.06
2.0
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
REVERSE INPUT CURRENT (µA)
5.08
VOUT (V)
5.05
5.04
5.03
5.02
5.01
5.00
3.3V
4V
5V
6V
8V
10V
12V
15V
18V
20V
1.5
1.0
0.5
4.98
–5
25
85
0
–40
11641-025
–40
125
TJ (°C)
–20
0
20
40
60
80
120
100
140
TEMPERATURE (°C)
11641-054
4.99
図 32.逆入力電流の温度特性、VIN = 0 V、VOUT 差動電圧
図 29.ジャンクション温度対出力電圧、VOUT = 5 V、調整可能
5.08
5.07
5.06
VOUT (V)
5.05
EN
1
5.04
5.03
VOUT
2
5.02
5.01
5.00
IIN
1
100
10
1000
ILOAD (mA)
CH1 2.00V
CH3 20mA
11641-026
4.98
0.1
0
5.07
–10
5.06
–20
5.05
–30
5.04
–40
PSRR (dB)
3.00V
5.03
5.02
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–60
–70
5.01
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
4.99
6
8
10
–80
–90
12
14
16
18
20
VIN (V)
–100
10
11641-027
5.00
100
1k
10k
100k
FREQUENCY (Hz)
1M
10M
11641-028
VOUT (V)
5.08
図 34.電源変動除去比の周波数特性、VOUT = 1.8 V、VIN = 3.3 V
図 31.入力電圧対出力電圧、VOUT = 5 V、調整可能
Rev. A
M2.00ms
A CH1
T
5.95ms
図 33.スタートアップ時間、VEN および VIN = 6 V、CIN および
COUT = 1 µF、CSS = 10 nF、IOUT = 10 mA、VOUT = 5 V
図 30.負荷電流対出力電圧、VOUT = 5 V、調整可能
4.98
CH2 2.00V
11641-133
3
4.99
－ 11/26 －
ADP7105
データシート
–20
–30
–40
–40
–50
–60
–80
–80
–90
–90
100
1k
10k
100k
1M
10M
–100
10
0
–10
–20
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–40
PSRR (dB)
–30
–40
–50
–60
–70
–80
–90
–90
100k
1M
10M
FREQUENCY (Hz)
–100
10
11641-030
10k
–10
–20
0
–10
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–70
–80
–90
–100
100k
1M
10M
11641-031
–90
–100
10
10k
10
1k
10k
100k
1M
10M
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
100
1k
10k
100k
FREQUENCY (Hz)
図 37.電源変動除去比の周波数特性、VOUT = 3.3 V、VIN = 3.8 V
Rev. A
100
–60
–80
FREQUENCY (Hz)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–70
1k
10M
図 39.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 6 V
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
100
1M
FREQUENCY (Hz)
図 36.電源変動除去比の周波数特性、VOUT = 3.3 V、VIN = 4.3 V
0
100k
–60
–80
1k
10k
–50
–70
100
1k
図 38.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 6.5 V
–30
–100
10
100
FREQUENCY (Hz)
図 35.電源変動除去比の周波数特性、VOUT = 3.3 V、VIN = 4.8 V
PSRR (dB)
–60
–70
FREQUENCY (Hz)
PSRR (dB)
–50
–70
–100
10
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
11641-032
PSRR (dB)
–30
11641-029
PSRR (dB)
–20
–10
11641-033
–10
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
1M
10M
11641-034
0
図 40.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 5.5 V
－ 12/26 －
ADP7105
データシート
–10
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–50
–60
–70
–70
–80
–80
–90
–90
–100
10
100
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
1k
10k
100k
1M
10M
FREQUENCY (Hz)
–100
11641-035
PSRR (dB)
–20
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
10
100
10k
1k
100k
1M
10M
FREQUENCY (Hz)
11641-038
0
図 44.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 6 V、
調整可能、ノイズ削減回路使用
図 41.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 5.3 V
0
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–10
–20
–20
–30
PSRR (dB)
PSRR (dB)
–30
–40
–50
–60
–40
–50
–60
–70
–70
10
100
–90
1k
10k
100k
1M
10M
FREQUENCY (Hz)
–100
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
図 42.電源変動除去比の周波数特性、VOUT = 5 V、VIN = 5.2 V
0
–10
図 45.ヘッドルーム電圧対電源変動除去比、100 Hz、VOUT = 5
V
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
0
–30
–20
–40
–30
–50
–40
–60
–70
–50
–60
–80
–70
–90
–80
100
1k
10k
100k
1M
FREQUENCY (Hz)
10M
–90
11641-037
–100
10
–100
0
0.25
0.50
0.75
1.00
1.25
HEADROOM VOLTAGE (V)
図 43.電源変動除去比の周波数特性
VOUT = 5 V、VIN = 6 V 調整可能
Rev. A
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
PSRR (dB)
PSRR (dB)
–20
11641-039
–100
–80
図 46.ヘッドルーム電圧対電源変動除去比
1 kHz、VOUT = 5 V
－ 13/26 －
1.50
11641-040
–90
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
11641-036
–80
ADP7105
データシート
0
10
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
NOISE (µV/√Hz)
–30
PSRR (dB)
–40
–50
–60
–70
3.3V
5V
5VADJ
5VADJ NR
1
0.1
–80
0
0.25
0.75
0.50
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
0.01
10
11641-041
–100
–20
10k
100k
図 50.出力ノイズ・スペクトル密度
ILOAD = 10 mA、COUT = 1 μF
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
1k
FREQUENCY (Hz)
図 47.ヘッドルーム電圧対電源変動除去比
10 kHz、VOUT = 5 V
0
100
LOAD CURRENT
1
–30
PSRR (dB)
–40
–50
–60
OUTPUT VOLTAGE
2
–70
–80
0.25
0.75
0.50
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
CH1 500mA Ω
11641-042
0
B
W
B
W
M 20µs
T 10%
A CH1
270mA
図 51.負荷過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA～500 mA、VOUT = 1.8 V、VIN = 5 V
図 48.ヘッドルーム電圧対電源変動除去比
100 kHz、VOUT = 5 V
30
LOAD CURRENT
25
1
20
15
OUTPUT VOLTAGE
2
3.3V
1.8V
5V
5VADJ
5VADJ NR
5
0
0.00001
0.0001
0.001
0.01
0.1
CH1 500mA Ω
1
ILOAD (A)
W
CH2 50mV
B
W
M 20µs
T 10.2%
A CH1
280mA
図 52.負荷過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA～500 mA、VOUT = 3.3 V、VIN = 5 V
図 49.負荷電流／出力電圧対出力ノイズ、COUT = 1 μF
Rev. A
B
－ 14/26 －
11641-046
10
11641-043
NOISE (µV rms)
CH2 50mV
11641-045
–90
–100
11641-044
–90
ADP7105
データシート
INPUT VOLTAGE
LOAD CURRENT
1
OUTPUT VOLTAGE
2
B
W
B
CH2 50mV
W
M 20µs
T 10.2%
A CH1
300mA
1
11641-047
CH1 500mA Ω
CH1 1V
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 53.負荷過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA～500 mA、VOUT = 5 V、VIN = 7 V
図 56.ライン過渡応答、CIN = COUT = 1 μF、ILOAD = 500 mA、
VOUT = 5 V
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-048
CH1 1V
CH1 1V
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 57.ライン過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA、VOUT = 1.8 V
図 54.ライン過渡応答、CIN = COUT = 1 μF
ILOAD = 500 mA、VOUT = 1.8 V
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
CH2 10mV
11641-051
1
1
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-049
CH1 1V
CH1 1V
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 58.ライン過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA、VOUT = 3.3 V
図 55.ライン過渡応答、CIN = COUT = 1 μF
ILOAD = 500 mA、VOUT = 3.3 V
－ 15/26 －
11641-052
1
1
Rev. A
CH2 10mV
11641-050
OUTPUT VOLTAGE
2
ADP7105
データシート
INPUT VOLTAGE
1
CH1 1V
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-053
OUTPUT VOLTAGE
2
図 59.ライン過渡応答、CIN = COUT = 1 μF
ILOAD = 1 mA、VOUT = 5 V
Rev. A
－ 16/26 －
ADP7105
データシート
動作原理
ADP7105 は 3.3 V～20 V で動作し、最大 500 mA の出力電流を持
つ低静止電流の LDO リニア・レギュレータです。ADP7105 は、
フル負荷での静止電流が 900 µA (typ)と小さいため、バッテリ
で動作するポータブル機器向けに最適です。シャットダウン消
費電流は室温で 40 μA (typ)です。
ADP7105 は 1 µF の小型セラミック・コンデンサを使用するよう
に最適化されているため、優れた過渡性能を提供します。
圧が上昇します。帰還電圧がリファレンス電圧より高い場合は、
PMOS デバイスのゲート電位が高くなるので、通過する電流が
小さくなり、出力電圧が低下します。
ADP7105 には 1.8 V、3.3 V、5 V の 3 種類の固定出力電圧オプシ
ョンと調整可能オプションがあり、調整可能オプションでは、
外付け分圧器を使って 1.22 V～19 V の出力電圧範囲が可能です。
出力電圧は次式を使って設定することができます。
VOUT = 1.22 V(1 + R1/R2)
VIN
VOUT
SHORT-CIRCUIT,
THERMAL
PROTECT
VIN = 8V
PGOOD
PG
9.8µA
SHUTDOWN
VIN
VOUT
ON
R2
OFF
R3
100kΩ
R4
100kΩ
EN/
UVLO
SS
図 60.固定出力電圧の内部ブロック図
GND
9.8µA
EN/
UVLO
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
PGOOD
PG
ADJ
RPG
100kΩ
PG
CSS
ADP7105 で は EN/UVLO ピ ンを 使 っ て、 通常 の 動 作状 態で
VOUT ピンをイネーブル／ディスエーブルします。EN/UVLO が
ハイ・レベルのとき VOUT がオンし、EN/UVLO がロー・レベ
ルのとき、VOUT がオフします。自動スタートアップの場合は、
EN/UVLO と VIN を接続することができます。
11641-056
SS
図 61.調整可能出力電圧の内部ブロック図
内部的には、ADP7105 は、リファレンス電圧、エラーアンプ、
帰還分圧器、PMOS パス・トランジスタから構成されています。
出力電流は、エラーアンプから制御される PMOS パス・デバイ
スを経由して供給されます。エラーアンプは、リファレンス電
圧と出力からの帰還電圧を比較して、その差を増幅します。帰
還電圧がリファレンス電圧より低い場合、PMOS デバイスのゲ
ート電位が低くなるので、通過する電流が大きくなり、出力電
Rev. A
VOUT = 5V
R2 の値は 200 kΩ より小さくして、ADJ 入力電流から発生する
出力電圧誤差を小さくする必要があります。例えば、R1 = R2 =
200 kΩ の場合、出力電圧は 2.46 V です。25°C での ADJ 入力電
流を 10 nA (typ)とすると、ADJ 入力電流で生ずる出力電圧誤差
は 2 mV (= 0.08%)です。
R2
1.22V
REFERENCE
SS
+ COUT
1µF
図 62.調整可能出力電圧の代表的なアプリケーション図
VOUT
VREG
R2
13kΩ
PG
GND
11641-055
1.22V
REFERENCE
VIN
R1
40.2kΩ
ADJ
R1
SENSE
EN/
UVLO
CIN +
1µF
11641-075
VREG
GND
ADP7105 は、出力電圧が入力電圧より大きい場合、内部のパ
ス・トランジスタを経由して逆向きに流れる電流を防止する逆
電流保護回路を内蔵しています。コンパレータにより入力電圧
と出力電圧の差を検出しています。入力電圧と出力電圧の差が
55 mV を上回ると、PFET のゲートが VOUT へ接続され、出力が
オフまたはオープンになります。
－ 17/26 －
ADP7105
データシート
アプリケーション情報
出力コンデンサ
ADP7105 は、小型で省スペースのセラミック・コンデンサで動
作するように設計されていますが、実効直列抵抗(ESR)値に注意
すれば一般的に使用されているコンデンサで動作することもで
きます。出力コンデンサの ESR は、LDO 制御ループの安定性に
影響を与えます。ADP7105 の安定性のためには、1 Ω 以下の ESR
を持つ最小 1 µF のコンデンサの使用が推奨されます。負荷電流
の変化に対する過渡応答も出力容量の影響を受けます。大きな値
の 出力 容量を使 用す ると、負 荷電 流の大き な変 化に対す る
ADP7105 過渡応答を向上させることができます。図 63 に、1 µF
の出力容量値に対する過渡応答を示します。
図 64 に、0402、1 µF、10 V の X5R コンデンサについて容量対
電圧バイアス特性を示します。コンデンサの電圧安定性は、コ
ンデンサのサイズと電圧定格の影響を大きく受けます。一般に、
コンデンサのパッケージが大きいほど、または電圧定格が大き
いほど、優れた安定性を示します。X5R 誘電体の温度変動は、
−40°C～+85°C の温度範囲で約±15%であり、パッケージ・サイ
ズまたは電圧定格の関数になっていません。
1.2
1.0
CAPACITANCE (µF)
コンデンサの選択
LOAD CURRENT
0.8
0.6
0.4
1
0
OUTPUT VOLTAGE
2
0
2
4
6
8
VOLTAGE (V)
10
11641-058
0.2
図 64.バイアス電圧対容量
CH2 50mV
M 20µs
T 10%
A CH1
270mA
11641-057
CH1 500mA Ω
式 1 を使うと、温度、部品許容誤差、電圧に対するコンデンサの
変動を考慮した、ワーストケース容量を求めることができます。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
ここで、
CBIAS は動作電圧での実効容量。
TEMPCO は最悪時のコンデンサ温度係数です。
TOL は最悪時の部品許容誤差です。
図 63.出力過渡応答、VOUT = 1.8 V、COUT = 1 µF
入力バイパス・コンデンサ
VIN ピンと GND の間に 1 µF のコンデンサを接続すると、PCB
のレイアウトによる影響を小さくすることができます。(特に入
力パターンが長いかソース・インピーダンスが高い場合)
1 µF より大きい出力容量が必要な場合は、出力容量に合わせて
入力コンデンサを大きくすることが推奨されます。
こ の 例 で は 、 −40°C ～ +85°C で の ワ ー ス ト ケ ー ス 温 度 係 数
(TEMPCO)を、X5R 誘電体では 15%と想定しています。図 64 に
示すように、コンデンサの許容誤差(TOL)は 10%、かつ 1.8 V で
CBIAS = 0.94 μF としています。
これらの値を式 1 に代入すると、
CEFF = 0.94 μF × (1 − 0.15) × (1 − 0.1) = 0.719 μF
入力コンデンサと出力コンデンサの特性
最小容量と最大 ESR 条件を満たすかぎり、ADP7105 に任意の高
品質セラミック・コンデンサを使うことができます。セラミッ
ク・コンデンサは様々な誘電体を使って製造され、温度と加え
られる電圧に対して異なる動作をします。コンデンサは、必要
とされる温度範囲と DC バイアス条件で最小容量を確保できる
十分な誘電体を持つ必要があります。電圧定格 6.3 V～25 V の
X5R または X7R 誘電体の使用が推奨されます。Y5V 誘電体と
Z5U 誘電体は温度特性と DC バイアス特性が十分でないため推
奨されません。
Rev. A
(1)
したがって、この例で選択したコンデンサは、選択した出力電
圧で、温度と許容誤差に対する LDO レギュレータの最小容量条
件を満たします。
ADP7105 の性能を保証するためには、コンデンサ動作に対する
DC バイアス、温度、許容誤差の影響を各アプリケーションごと
に評価することが不可欠です。
－ 18/26 －
ADP7105
データシート
設定可能な低電圧ロックアウト機能(UVLO)
ADP7105 で は EN/UVLO ピ ンを 使 っ て、 通常 の 動 作状 態で
VOUT ピンをイネーブル／ディスエーブルします。図 65 に示す
ように、EN/UVLO の電圧上昇が上限スレッショールドを超える
と、VOUT がオンします。EN/ UVLO の電圧が下限スレッショー
ルドを下回ると、VOUT がオフします。EN/UVLO スレッショー
ルドのヒステリシスは、EN/UVLO ピンと直列のテブナン等価抵
抗により決定されます。
2.0
1.8
1.6
1.2
VOUT, EN/UVLO RISE
VOUT, EN/UVLO FALL
1.0
ソフトスタート機能
スタートアップの制御が必要なアプリケーションに対して、
ADP7105 はプログラマブルなソフトスタート機能を提供します。
プログラマブルなソフトスタートは、スタートアップ時の突入
電流の軽減と電圧シーケンシング機能の提共に有効です。ソフ
トスタートを使用するときは、SS と GND の間に小さいセラミ
ック・コンデンサを接続します。スタートアップ時に、1 µA の
電流源によりこのコンデンサが充電されます。ADP7105 スター
トアップ出力電圧は SS の電圧で制限されるため、公称出力電圧
までスムーズに上昇します。ソフトスタート時間は次式で計算
されます。
tSS = VREF × (CSS/ISS)
0.8
ここで、
tSS はソフトスタート遅延。
VREF は 1.22 V のリファレンス電圧。
CSS は、SS と GND との間のソフトスタート容量。
ISS は SS から供給される電流(1 µA)。
0.6
0.4
1.25
1.50
1.75
2.00
2.25
2.50
2.75
3.00
ADP7105 がディスエーブルされると(EN ピンをロー・レベルに
駆動)、ソフトスタート・コンデンサは内部 5 kΩ 抵抗を通して
GND へ放電します。
EN/UVLO (V)
図 65.EN/UVLO ピン動作に対する代表的な VOUT 応答
上限と下限のスレッショールドは、2 本の抵抗を使ってユーザ
ーが設定することができます。EN/UVLO ピン電圧が 1.23 V を
下回ると、LDO はディスエーブルされます。EN/UVLO ピン電
圧が 1.23 V を上回ると、LDO がイネーブルされて、10 µA のヒ
ステリシス電流がピンから流出して電圧が上昇するので、スレ
ッショールド・ヒステリシスが得られます。2 本の外付け抵抗
により LDO の最小動作電圧が設定されます。抵抗値 R1 と R2
は次式で決定することができます。
R1 = VHYS/10 μA
R2 = 1.23 V × R1/(VIN − 1.23 V)
ここで、
VHYS は所望の EN/UVLO ヒステリシス・レベル。
VIN は所望のオン電圧。
R1
100kΩ
R2
100kΩ
VIN
VOUT
SENSE
+C
OUT
1µF
VOUT = 5V
100kΩ
EN/
UVLO
PG
PG
GND SS
CSS
図 66.EN/UVLO ピンの代表的な分圧器
Rev. A
EN
5
0nF
6.8nF
2.7nF
10nF
4
3
2
0
11641-059
ON
OFF
CIN +
1µF
6
1
また、ヒステリシスは EN/UVLO ピンに直列に抵抗を接続して
実現することもできます。図 66 に示す例では、イネーブル・ス
レッショールドは 2.46 V で、ヒステリシスは 1 V です。
VIN = 8V
7
－ 19/26 －
0
5
10
15
TIME (ms)
図 67.代表的なスタートアップ動作
11641-061
0
1.00
11641-060
0.2
OUTPUT VOLTAGE (V)
VOUT (V)
1.4
図 65 に、EN/UVLO ピンの代表的なヒステリシスを示します。
このヒステリシスは、EN/UVLO ピンがスレッショールド・ポイ
ントを通過するときにノイズにより発生するオン／オフ発振を
防止します。
ADP7105
データシート
パワーグッド機能
調整可能オプションのノイズ削減
ADP7105 には、出力のステータスを表示するパワーグッドピン
(PG)があります。このオープン・ドレイン出力には、VIN また
は VOUT へ接続した外付けプルアップ抵抗が必要です。デバイ
スが、シャットダウン・モード、電流制限モード、サーマル・
シャットダウンの場合、または VOUT が公称出力電圧の 90%を下
回った場合、パワーグッド・ピン(PG)は直ちにロー・レベルに
なります。ソフトスタート時のパワーグッド表示信号の立上が
りスレッショールドは、公称出力電圧の 93.5%になっています。
固定出力 ADP7105 の超低出力ノイズは、LDO エラーアンプを
ユニティ・ゲインに維持し、リファレンス電圧と出力電圧を一
致させることにより実現されています。このアーキテクチャは、
調整可能オプションでは動作しません。調整可能オプションの
ADP7105 では、リファレンス電圧を固定し、エラーアンプ・ゲ
インを出力電圧の関数にする従来型のアーキテクチャを採用し
ています。従来型 LDO アーキテクチャの欠点は、出力電圧ノイ
ズが出力電圧に比例することです。
ADP7105 に内部 PG トランジスタをターンオンさせる十分な入
力電圧がある場合、オープン・ドレイン出力はロー・レベルにな
ります。PG トランジスタは、VOUT または VIN に接続したプル
アップ抵抗を使って終端されます。
調整可能オプションの LDO 回路は、固定出力 ADP7105 の出力
電圧ノイズに近いレベルまで出力電圧ノイズを下げるため、外
付け回路を変更することができます。図 70 に示す回路では、出
力電圧設定抵抗分圧器に部品を 2 個追加しています。CNR と RNR
が RFB1 に並列に追加されて、エラーアンプの AC ゲインを小さ
くしています。RNR は RFB2 に等しくなるように選択されます。
これにより、誤差アンプの AC ゲインは約 6 dB になります。実
際のゲインは、RNR と RFB1 の並列接続を RFB2 で除算した値にな
ります。これにより、エラーアンプは常にユニティ・ゲインよ
り高いゲインで動作できるようになります。
通常のパワーダウンでは、VOUT が 90.8%を下回ったときパワー
グット信号がロー・レベルになります。
図 68 と図 69 に、代表的なパワーグッドの立上がりスレッショ
ールドと立下がりスレッショールドの温度を示します。
6
5
–40°C
–5°C
+25°C
+85°C
+125°C
VIN = 8V
CIN +
1µF
VIN
VOUT
RFB1
40.2kΩ
OFF
R3
ON 100kΩ
R4
100kΩ
RFB2
13kΩ
EN/
UVLO
3
VOUT = 5V
+ COUT
1µF
+ CNR
100nF
ADJ
4
PG (V)
50 Hz～100 Hz の周波数で CNR のリアクタンスが RFB1 − RNR に等
しくなるように設定することにより、CNR の値を選択します。
このコンデンサ値により、エラーアンプの AC ゲインが DC ゲ
インより 3 dB 低くなる周波数に設定されます。
RNR
13kΩ
RPG
100kΩ
PG
PG
GND
SS
CSS
2
図 70.調整可能 LDO レギュレータに対するノイズ削減のための
変更
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
VOUT (V)
11641-062
1
0
4.2
固定出力 LDO のノイズを約 15 μV とすると、調整可能な LDO
レギュレータのノイズは、次式から求めることができます。
1
/ 13 kΩ
15 μV × 1 +
1/13 kΩ + 1 / 40.2 kΩ
図 68.出力電圧および温度対代表的なパワーグッド・スレッシ
ョールド、VOUT 立上がり
6
5
図 70 に示す部品値を使用した場合、ADP7105 の特性は次のよ
うになります。
–40°C
–5°C
+25°C
+85°C
+125°C
•
•
•
•
•
PG (V)
4
3
•
2
4.3
4.4
4.5
4.6
VOUT (V)
4.7
4.8
4.9
5.0
11641-063
1
0
4.2
図 69.出力電圧および温度対代表的なパワーグッド・スレッシ
ョールド、VOUT 立下がり
Rev. A
11641-064
パワーグッド表示の精度は、この電圧の立上がり時は公称レギ
ュレータ出力電圧の 93.5%で、この電圧の立下がり時は 90.8%
トリップ・ポイントです。レギュレータ入力電圧の低下または
グリッチにより、VOUT が公称出力電圧の 90.8%を下回ったとき
電源異常が表示されます。
－ 20/26 －
DC ゲイン＝4.09 (12.2 dB)
3 dB ロールオフ周波数＝59 Hz
高周波 AC ゲイン＝1.76 (4.89 dB)
ノイズ削減係数＝1.33 (2.59 dB)
ノイズ削減なしの調整可能 ADP7105 LDO の RMS ノイズ＝
27.8 µV rms
ノイズ削減ありの調整可能 ADP7105 LDO の RMS ノイズ＝
19.95 µV rms (固定電圧オプション＝15 µV rms とした場合)
ADP7105
データシート
電流制限および熱過負荷保護
ADP7105 は、過電流保護回路と熱過負荷保護回路により大きな
消費電力による損傷から保護されています。ADP7105 は、出力
負荷が 775 mA (typ)に到達したとき、電流を制限するようにデ
ザインされています。出力負荷が 775 mA を超えると、出力電
圧を下げて一定の電流限界値を維持します。出力電圧が低下す
ると、電流は約 50 mA になり LDO レギュレータ内部の発熱を
小さくします。
ジャンクション温度を最大 150°C (typ)に制限する熱過負荷保護
機能も内蔵しています。極限状態(周囲温度が高く、消費電力が
大きい)で、ジャンクション温度が 150°C を超え始めると、出力
がオフされて、出力電流がゼロになります。ジャンクション温
度が 135°C を下回ると、出力が再びオンして、出力電流が動作
値に戻ります。
VOUT がグ ラウ ン ドへ 短絡す る ケー スを考 え ます 。先ず 、
ADP7105 は電流を制限するため、775 mA だけが短絡に流れま
す。ジャンクションの自己発熱が大きくなると温度が 150°C を
超えるので、サーマル・シャットダウンが起動されて、出力が
オフされ、出力電流がゼロになります。ジャンクション温度が
135°C を下回ると、出力がオンして短絡に 775 mA が流れて、再
びジャンクション温度が 150°C を超えます。135°C と 150°C の間
のこの熱的発振により、775 mA と 0 mA の間の電流発振が発生
して、出力に短絡が残っている間この発振が続きます。
電流制限機能と過熱保護機能は、偶発的な過負荷状態に対して
デバイスを保護することを目的としています。信頼度の高い動
作を得るためには、外部からデバイス消費電力を制限して、ジャ
ンクション温度が 125°C を超えないようにする必要があります。
熱に対する考慮事項
入力―出力間電位差が低いアプリケーションでは、ADP7105 の
発熱は大きくなりませんが、周囲温度が高く、かつ入力電圧が
高いアプリケーションでは、パッケージの発熱が大きくなって、
チップのジャンクション温度が最大ジャンクション温度 125°C
を超えるようになります。
ジャンクション温度が 150°C を超えると、レギュレータはサー
マル・シャットダウンします。永久的な損傷を防止するため、
ジャンクション温度が 135°C を下回るまで回復しません。したが
って、すべての条件で信頼度の高い性能を保証するためには、ア
プリケーションの熱解析が非常に重要です。式 2 に示すように、
チップのジャンクション温度は、周囲温度と電力消費によるパ
ッケージの温度上昇の和です。
信頼度の高い動作を保証するためには、ADP7105 のジャンクシ
ョン温度が 125°C を超えないようにする必要があります。ジャ
ンクション温度をこの最大値より低く維持するためには、ジャ
ンクション温度の変化に寄与するパラメータを知っておく必要
があります。これらのパラメータとしては、周囲温度、パワ
ー・デバイスの消費電力、ジャンクション―周囲間の熱抵抗
(θJA)などがあります。θJA 値は、パッケージ組み立て材料とパッ
ケージの GND ピンを PCB へハンダ付けする際に使用する銅の量
に依存します。
Rev. A
表 6 に、PCB の銅サイズに対する 8 ピン SOIC パッケージと 8
ピン LFCSP パッケージの θJA 値(typ)を示します。表 7 に、8 ピ
ン SOIC パッケージと 8 ピン LFCSP パッケージについて ΨJB 値
(typ)と PCB 面積を示します。
表 6.θJA 値 (typ)
θJA (°C/W)
Copper Size (mm2)
LFCSP
SOIC
251
100
500
1000
6400
165.1
125.8
68.1
56.4
42.1
167.8
111
65.9
56.1
45.8
1
デバイスは最小サイズのピン・パターンにハンダ付け。
表 7.PCB 面積による ΨJB 値(typ)
Model
ΨJB (°C/W)
8-Lead LFCSP1
8-Lead SOIC
15.1
31.3
1
LFCSP パッケージの ΨJB 値はエクスポーズド・パッドを経由してヒートシン
クとして使用される PCB 面積であり、一方表 4 の値は、 JEDEC 規格による
ものです。
ADP7105 のジャンクション温度は次式で計算できます。
TJ = TA + (PD × θJA)
(2)
ここで、
TA は周囲温度。
θJA はジャンクション―周囲間熱抵抗。
PD はチップの消費電力で、次式で与えられます。
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
(3)
ここで、
VIN と VOUT は、それぞれ入力電圧と出力電圧。
ILOAD は負荷電流。
IGND はグラウンド電流。
グラウンド電流による消費電力は小さいため無視できます。こ
のため、ジャンクション温度の式は次のように簡単になります。
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
(4)
式 4 に示すように、与えられた周囲温度に対して、ジャンクショ
ン温度が 125°C を超えないようにするため、入力と出力間の電位
差、連続負荷電流、最小銅サイズ条件が PCB に対して存在しま
す。図 71～図 76 に、様々な周囲温度、消費電力、PCB 銅面積
に対するジャンクション温度計算を示します。
－ 21/26 －
ADP7105
145
135
135
125
125
115
105
95
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
0.2
0.6
0.4
0.8
1.0
1.2
1.4
1.8
1.6
2.0
2.2
2.4
TOTAL POWER DISSIPATION (W)
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
25
0
0.2
0.4
0.6
140
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
70
50
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
JUNCTION TEMPERATURE (°C)
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
TOTAL POWER DISSIPATION (W)
0.8
0.9
1.0
1.2
1.4
1.6
1.8
125
115
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
65
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
図 73.LFCSP、TA = 85°C
Rev. A
1.0
75
11641-067
JUNCTION TEMPERATURE (°C)
105
0.7
0.8
図 75.SOIC、TA = 50°C
115
0.6
0.6
TOTAL POWER DISSIPATION (W)
125
0.5
2.4
80
135
0.4
2.2
90
135
0.3
2.0
1.8
100
145
0.2
1.6
110
145
0.1
1.4
120
図 72.LFCSP、TA = 50°C
0
1.2
60
TOTAL POWER DISSIPATION (W)
65
1.0
図 74.SOIC、TA = 25°C
11641-066
JUNCTION TEMPERATURE (°C)
図 71.LFCSP、TA = 25°C
50
0.8
TOTAL POWER DISSIPATION (W)
11641-069
0
95
図 76.SOIC、TA = 85°C
－ 22/26 －
0.8
0.9
1.0
11641-070
25
115
105
11641-068
JUNCTION TEMPERATURE (°C)
145
11641-065
JUNCTION TEMPERATURE (°C)
データシート
ADP7105
データシート
(5)
ΨJB の typ 値は、8 ピン LFCSP パッケージの場合 15.1°C/W に、8
ピン SOIC パッケージの場合 31.3°C/W に、それぞれなります(表
7 参照)。
140
120
100
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
100
80
0.5
1.0
1.5
2.0
図 78.SOIC
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0
TOTAL POWER DISSIPATION (W)
図 77.LFCSP
Rev. A
0
2.5
TOTAL POWER DISSIPATION (W)
11641-071
JUNCTION TEMPERATURE (TJ)
120
－ 23/26 －
3.0
3.5
11641-072
TJ = TB + (PD × ΨJB)
140
JUNCTION TEMPERATURE (TJ)
ボード温度が既知の場合、サーマル・キャラクタライゼーショ
ン・パラメータ ΨJB を使ってジャンクション温度上昇を計算す
ることができます(図 77 と図 78 参照)。最大ジャンクション温度
(TJ)は、次式を使ってボード温度(TB)と消費電力(PD)から計算さ
れます。
ADP7105
データシート
プリント回路ボード・レイアウトでの考慮事項
ADP7105 のピンに接触する銅の量を増やすとパッケージからの
放熱を改善することができますが、表 6 に示すように、限界点
に到達して、それ以上銅サイズを増やしても熱放散を大きく改
善できません。
入力コンデンサは VIN ピンと GND ピンのできるだけ近くに配
置します。出力コンデンサは VOUT ピンと GND ピンのできる
だけ近くに配置します。0805 または 0603 サイズのコンデンサ
と抵抗を使うと、面積が制限されているボード上で最小のフッ
トプリント・ソリューションが実現できます。
図 80. SOIC PCB のレイアウト例
図 79. LFCSP PCB のレイアウト例
Rev. A
－ 24/26 －
ADP7105
データシート
外形寸法
2.48
2.38
2.23
3.10
3.00 SQ
2.90
8
5
EXPOSED
PAD
INDEX
AREA
4
TOP VIEW
0.80 MAX
0.55 NOM
0.80
0.75
0.70
SEATING
PLANE
0.30
0.25
0.18
0.20 MIN
PIN 1
INDICATOR
(R 0.2)
1
BOTTOM VIEW
0.50 BSC
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
02-05-2013-B
0.50
0.40
0.30
1.74
1.64
1.49
COMPLIANT TO JEDEC STANDARDS MO-229-WEED-4
図 81.8 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_WD]
3 mm × 3 mm ボディ、極薄、デュアル・リード
(CP-8-5)
寸法: mm
5.00
4.90
4.80
3.098
0.356
5
1
4
6.20
6.00
5.80
4.00
3.90
3.80
2.41
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.50
0.25
0.10 MAX
0.05 NOM
COPLANARITY
0.10
45°
8°
0°
0.25
0.17
1.04 REF
COMPLIANT TO JEDEC STANDARDS MS-012-A A
1.27
0.40
06-03-2011-B
8
図 82.8 ピン標準スモール・アウトライン・パッケージ、エクスポーズド・パッド付き[SOIC_N_EP]
ナロー・ボディ
(RD-8-2)
寸法: mm
Rev. A
－ 25/26 －
ADP7105
データシート
オーダー・ガイド
Model 1
Temperature
Range
Output
Voltage (V)
Package
Description
Package
Option
ADP7105ACPZ-1.8-R7
ADP7105ACPZ-3.3-R7
ADP7105ACPZ-5.0-R7
ADP7105ACPZ-R2
ADP7105ACPZ-R7
ADP7105ARDZ-1.8
ADP7105ARDZ-1.8-R7
ADP7105ARDZ-3.3
ADP7105ARDZ-3.3-R7
ADP7105ARDZ-5.0
ADP7105ARDZ-5.0-R7
ADP7105ARDZ
ADP7105ARDZ-R7
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
1.8
3.3
5
Adjustable
Adjustable
1.8
1.8
3.3
3.3
5
5
Adjustable
Adjustable
8-Lead LFCSP_WD
8-Lead LFCSP_WD
8-Lead LFCSP_WD
8-Lead LFCSP_WD
8-Lead LFCSP_WD
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
1
Z = RoHS 準拠製品。
Rev. A
－ 26/26 －
Branding
LNS
LNT
LNU
LNV
LNV