日本語版

DC/DCコンバータ内蔵の
4チャンネル・アイソレータ
ADuM5401/ADuM5402/ADuM5403/ADuM5404
機能ブロック図
特長
isoPower 絶縁型 DC/DC コンバータを内蔵
安定化出力: 3.3 V または 5 V
出力電力: 500 mW
DC～25 Mbps (NRZ)の信号アイソレーション・チャンネル×4
シュミット・トリガー入力
導体間距離 8 mm 以上の 16 ピン SOIC パッケージを採用
高温動作:105℃
同相モード・トランジェント耐性: 25 kV/µs 以上
安全性規定の認定(申請中)
UL 認定
2500 V rms、1 分間の UL 1577 規格
図 1.
CSA Component Acceptance Notice #5A
VDE 適合認定
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIB
アプリケーション
VIC
RS-232/RS-422/RS-485 トランシーバ
VOD
3
14
4
13
5
12
6
11
工業用フィールド・バスのアイソレーション
電源のスタートアップ・バイアスとゲート駆動
絶縁型センサーのインターフェース
工業用 PLC
VOA
VOB
VOC
VID
図 2.ADuM5401
米国特許 5,952,849; 6,873,065; 7075 329 B2 により保護されています。
その他の特許は申請中です。
VOC
VOD
3
ADuM5402
14
4
13
5
12
6
11
VOA
VOB
VIC
VID
図 3.ADuM5402
VOC
VOD
3
ADuM5403
14
4
13
5
12
6
11
VOA
VIB
VIC
VID
06577-102
VIA
VOB
図 4.ADuM5403
VOA
VOB
VOC
3
ADuM5404
14
4
13
5
12
6
11
VOD
VIA
VIB
VIC
VID
06577-103
ADuM5401/ADuM5402/ADuM5403/ADuM5404 1 は 、 isoPower™
(絶縁型DC/DCコンバータ)を内蔵する4チャンネル・デジタル・
アイソレータです。このDC/DCコンバータは、アナログ・デバ
イセズのiCoupler®技術を採用して、5.0 V入力電源では5.0 Vから、
3.3 V電源では3.3 Vから最大500 mWの安定化した絶縁電源を供給
します。このデバイスを使うと、低消費電力の絶縁型デザイン
で 、 外 付 け の 絶 縁 型 DC/DC コ ン バ ー タ が 不 要 に な り ま す 。
iCouplerチップ・スケール・トランス技術は、DC/DCコンバータ
のロジック信号と磁気部品を絶縁する際に使います。このため
に、アイソレーション・ソリューション全体の小型化が可能です。
ADuM5401/ADuM5402/ADuM5403/ADuM5404 アイソレータは、
4 チャンネルの独立なアイソレーション・チャンネルを様々な
チャンネル構成とデータ・レートで提供します(オーダー・ガイ
ド参照)。
VIB
06577-101
VIA
概要
1
ADuM5401
06577-100
VIA
VIORM = 560 V peak
図 5.ADuM5404
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2008 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
ADuM5401/ADuM5402/ADuM5403/ADuM5404
目次
特長 ...................................................................................................... 1
代表的な性能特性 ............................................................................ 14
アプリケーション .............................................................................. 1
用語.................................................................................................... 16
概要 ...................................................................................................... 1
アプリケーション情報 .................................................................... 17
機能ブロック図 .................................................................................. 1
動作原理 ....................................................................................... 17
改訂履歴 .............................................................................................. 2
PC ボードのレイアウト .............................................................. 17
仕様 ...................................................................................................... 3
熱解析 ........................................................................................... 17
電気的特性—一次入力電源 5 V /二次絶縁型電源 5 V ............... 3
伝搬遅延に関係するパラメータ ................................................ 18
電気的特性—一次入力電源 3.3 V/二次絶縁型電源 3.3 V .......... 5
EMI の考慮事項............................................................................ 18
パッケージ特性 .............................................................................. 7
DC 精度と磁界耐性 ..................................................................... 18
各種規制の認定 .............................................................................. 7
消費電力 ....................................................................................... 19
絶縁および安全性関連の仕様 ...................................................... 7
電源に対する考慮事項 ................................................................ 20
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 ....................... 8
絶縁寿命 ....................................................................................... 20
推奨動作条件 .................................................................................. 8
外形寸法 ............................................................................................ 21
絶対最大定格 ...................................................................................... 9
オーダー・ガイド ........................................................................ 21
ESD の注意 ..................................................................................... 9
ピン配置およびピン機能説明......................................................... 10
改訂履歴
5/08—Revision 0: Initial Version
Rev. 0
－ 2/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
仕様
電気的特性—一次入力電源 5 V /二次絶縁型電源 5 V
特に指定のない限り、4.5 V ≤ VDD1 ≤ 5.5 V、VSEL = VISO;すべての電圧はそれぞれのグラウンド基準。すべての最小/最大仕様は推奨動作範
囲に適用。すべての typ 仕様は、TA = 25℃、VDD1 = 5.0 V、VSEL = VISO = 5.0 V での値です。
表 1.
Parameter
Symbol
Min
Typ
Max
Unit
Test Conditions/Comments
DC-TO-DC CONVERTER POWER SUPPLY
Setpoint
Line Regulation
Load Regulation
Output Ripple
VISO
VISO(LINE)
VISO(LOAD)
VISO(RIP)
4.7
5.0
1
1
75
5.4
V
mV/V
%
mV p-p
IISO = 0 mA
IISO = 50 mA, V DD1 = 4.5 V to 5.5 V
IISO = 10 mA to 90 mA
20 MHz bandwidth, C BO = 0.1 µF║10 µF,
IISO = 90 mA
20 MHz bandwidth, C BO = 0.1 µF║10 µF,
IISO = 90 mA
5
Output Noise
VISO(N)
200
mV p-p
Switching Frequency
Pulse-Width Modulation Frequency
fOSC
fPWM
180
625
MHz
kHz
34
mA
%
f ≤ 1 MHz, VISO > 4.5 V
IISO = IISO(2,MAX), f ≤ 1 MHz
mA
IISO = 0 mA, f ≤ 1 MHz
68
71
75
78
mA
mA
mA
mA
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
87
85
83
81
290
mA
mA
mA
mA
mA
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 0 pF, f = 0 MHz, VDD = 5 V, IISO = 100
mA
iCoupler DATA CHANNELS
DC to 2 Mbps Data Rate1
Maximum Output Supply Current2
Efficiency at Maximum Output Supply
Current3
IDD1 Supply Current, No VISO Load
25 Mbps Data Rate (CRWZ Grade Only)
IDD1 Supply Current, No VISO Load
ADuM5401
ADuM5402
ADuM5403
ADuM5404
Available VISO Supply Current4
ADuM5401
ADuM5402
ADuM5403
ADuM5404
IDD1 Supply Current, Full VISO Load
IISO(MAX)
IDD1(Q)
19
30
IDD1(D)
IISO(LOAD)
IDD1(MAX)
Logic High Input Threshold
IIA, IIB, IIC,
IID
VIH
Logic Low Input Threshold
VIL
Logic High Output Voltages
VOAH,
VOB H,
VOC H,
I/O Input Currents
100
−20
+0.01
+20
0.7 ×
VISO, 0.7
× VIDD1
µA
V
0.3 ×
VISO, 0.3
× VIDD1
V
VDD1 −
0.3, VISO
− 0.3
5.0
V
IOx = −20 µA, VIx = VIxH
VDD1 −
0.5, VISO
− 0.3
4.8
V
IOx = −4 mA, VIx = VIxH
VODH
Logic Low Output Voltages
VOAL,
VOB L,
VOC L,
0.0
0.1
V
IOx = 20 µA, VIx = VIxL
0.0
0.4
V
IOx = 4 mA, VIx = VIxL
VODL
AC SPECIFICATIONS
ADuM5401ARWZ/ADuM5402ARWZ/
Rev. 0
－ 3/21
ADuM5401/ADuM5402/ADuM5403/ADuM5404
Parameter
ADuM5403ARWZ/ADuM5404ARWZ
Minimum Pulse Width
Maximum Data Rate
Propagation Delay
Pulse Width Distortion, |tPLH − tPHL|
Propagation Delay Skew
Channel-to-Channel Matching
Symbol
Min
Typ
PW
Max
Unit
Test Conditions/Comments
1000
ns
Mbps
ns
ns
ns
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
1
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSK
55
100
40
50
50
OD
ADuM5401CRWZ/ADuM5402CRWZ/
ADuM5403CRWZ/ADuM5404CRWZ
Minimum Pulse Width
Maximum Data Rate
Propagation Delay
Pulse Width Distortion, |tPLH − tPHL|
Change vs. Temperature
Propagation Delay Skew
Channel-to-Channel Matching,
Codirectional Channels
Channel-to-Channel Matching,
Opposing Directional Channels
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity
at Logic High Output
Common-Mode Transient Immunity
at Logic Low Output
Refresh Rate
1
2
3
PW
40
tPSK
tPSKCD
15
6
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
15
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VIx = VDD or VISO, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, V = 1000 V,
transient magnitude = 800 V
25
tPHL, tPLH
PWD
45
60
6
5
tR/tF
|CMH|
25
2.5
35
ns
kV/µs
|CML|
25
35
kV/µs
1.0
Mbps
fr
全 4 チャンネルによる電源電流値成分は、同一データ・レートで求めています。
全データ・レートが 2 Mbps の場合、VISO 電源からの電流を外部で使用することができます。2 Mbps を超えるデータ・レートでは、データ・レートに比例
してデータ I/O チャンネルに流れる電流が増えます。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセク
ションの説明に従って計算されます。ダイナミック I/O チャンネル負荷は外部負荷として扱う必要があり、VISO 電源分に含まれます。
データ・チャンネルの静止状態での電源要求は電源セクションから分けることはできません。効率には、I/O チャンネルで消費される静止電力が内部消費
電力の一部として含まれます。
4
この電流は、VISO ピンから外部負荷の駆動に使うことができます。すべてのチャンネルは 25 Mbps の最大データ・レートで、最大ダイナミック負荷状態を
表すフル容量負荷の状態で、同時に駆動されます。最小データ・レート以下での使用可能な電流の計算については、消費電力を参照してください。
Rev. 0
－ 4/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
電気的特性—一次入力電源 3.3 V/二次絶縁型電源 3.3 V
特に指定のない限り、3.0 V ≤ VDD1 ≤ 3.6 V、VSEL = GNDISO;すべての電圧はそれぞれのグラウンド基準。すべての最小/最大仕様は推奨動作範
囲に適用。すべての typ 仕様は、TA = 25°C, VDD1 = 3.3 V, VISO = 3.3 V, VSEL = GNDISO での値です。
表 2.
Parameter
Symbol
Min
Typ
Max
Unit
Test Conditions/Comments
DC-TO-DC CONVERTER POWER SUPPLY
Setpoint
Line Regulation
Load Regulation
Output Ripple
VISO
VISO(LINE)
VISO(LOAD)
VISO(RIP)
3.0
3.3
1
1
50
3.6
V
mV/V
%
mV p-p
IISO = 0 mA
IISO = 37.5 mA, VDD1 = 3.0 V to 3.6 V
IISO = 6 mA to 54 mA
20 MHz bandwidth, CBO = 0.1 µF║10 µF,
IISO = 54 mA
20 MHz bandwidth, C BO = 0.1 µF║10 µF,
IISO = 54 mA
5
Output Noise
VISO(N)
130
mV p-p
Switching Frequency
Pulse-Width Modulation Frequency
fOSC
fPWM
180
625
MHz
kHz
36
mA
%
f ≤ 1 MHz, VISO > 3.0 V
IISO = IISO(2,max), f ≤ 1 MHz
mA
IISO = 0 mA, f ≤ 1 MHz
44
46
47
51
mA
mA
mA
mA
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
IISO = 0 mA, CL = 15 pF, f = 12.5 MHz
42
41
39
38
175
mA
mA
mA
mA
mA
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 15 pF, f = 12.5 MHz
CL = 0 pF, f = 0 MHz, VDD = 3.3 V, IISO = 60
mA
iCoupler DATA CHANNELS
DC to 2 Mbps Data Rate1
Maximum Output Supply Current 2
Efficiency at Maximum Output Supply
Current3
IDD1 Supply Current, No VISO Load
25 Mbps Data Rate (CRWZ Grade Only)
IDD1 Supply Current, No VISO Load
ADuM5401
ADuM5402
ADuM5403
ADuM5404
Available VISO Supply Current4
ADuM5401
ADuM5402
ADuM5403
ADuM5404
IDD1 Supply Current, Full VISO Load
IISO(MAX)
IDD1(Q)
14
20
IDD1(D)
IISO(LOAD)
IDD1(MAX)
Logic High Input Threshold
IIA, IIB, IIC,
IID
VIH
Logic Low Input Threshold
VIL
Logic High Output Voltages
VOAH,
VOB H,
VOC H,
I/O Input Currents
60
−10
+0.01
+10
0.7 × VISO,
0.7 ×
VIDD1
µA
V
0.3 × VISO,
0.3 × VIDD1
V
VDD1 −
0.2, VISO −
0.2
5.0
V
IOx = −20 µA, VIx = VIxH
VDD1 −
0.5, V1SO −
0.5
4.8
V
IOx = −4 mA, VIx = VIxH
VODH
Logic Low Output Voltages
VOAL,
VOB L, VOC L,
0.0
0.1
V
IOx = 20 µA, VIx = VIxL
0.0
0.4
V
IOx = 4 mA, VIx = VIxL
1000
ns
Mbps
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VODL
AC SPECIFICATIONS
ADuM5401ARWZ/ADuM5402ARWZ/
ADuM5403ARWZ/ADuM5404ARWZ
Minimum Pulse Width
Maximum Data Rate
Propagation Delay
Rev. 0
PW
1
tPHL, tPLH
60
－ 5/21 －
100
ADuM5401/ADuM5402/ADuM5403/ADuM5404
Parameter
Pulse Width Distortion, |tPLH − tPHL|
Propagation Delay Skew
Channel-to-Channel Matching
Symbol
Min
Typ
PWD
tPSK
tPSKCD/tPSKO
Max
Unit
Test Conditions/Comments
40
50
50
ns
ns
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
40
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
D
ADuM5401CRWZ/ADuM5402CRWZ/
ADuM5403CRWZ/ADuM5404CRWZ
Minimum Pulse Width
Maximum Data Rate
Propagation Delay
Pulse Width Distortion, |tPLH − tPHL|
Change vs. Temperature
Propagation Delay Skew
Channel-to-Channel Matching,
Codirectional Channels
Channel-to-Channel Matching,
Opposing Directional Channels
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity
at Logic High Output
Common-Mode Transient Immunity
at Logic Low Output
Refresh Rate
1
2
PW
tPSK
tPSKCD
45
6
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
15
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VIx = VDD or VISO, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, V = 1000 V,
transient magnitude = 800 V
25
tPHL, tPLH
PWD
45
60
6
5
tR/tF
|CMH|
25
2.5
35
ns
kV/µs
|CML|
25
35
kV/µs
1.0
Mbps
fr
全 4 チャンネルによる電源電流値成分は、同一データ・レートで求めています。
全データ・レートが 2 Mbps の場合、VISO 電源からの電流を外部で使用することができます。2 Mbps を超えるデータ・レートでは、データ・レートに比例
してデータ I/O チャンネルに流れる電流が増えます。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセク
ションの説明に従って計算されます。ダイナミック I/O チャンネル負荷は外部負荷として扱う必要があり、VISO 電源分に含まれます。
3
データ・チャンネルの静止状態での電源要求は電源セクションから分けることはできません。効率には、I/O チャンネルで消費される静止電力が内部消費
電力の一部として含まれます。
4
この電流は、VISO ピンから外部負荷の駆動に使うことができます。すべてのチャンネルは 25 Mbps の最大データ・レートで、最大ダイナミック負荷状態を
表すフル容量負荷の状態で、同時に駆動されます。最小データ・レート以下での使用可能な電流の計算については、消費電力を参照してください。
Rev. 0
－ 6/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
パッケージ特性
表 3.
Parameter
Resistance (Input to Output) 1
Capacitance (Input to Output)
Input Capacitance2
IC Junction to Ambient Thermal Resistance
Symbol
RI-O
CI-O
CI
θJA
Min
Typ
1012
2.2
4.0
45
Max
Unit
Ω
pF
pF
°C/W
Test Conditions
f = 1 MHz
Thermocouple located at center of package underside,
test conducted on four-layer board with thin traces. 3
1
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
2
入力容量は任意の入力データ・ピンとグラウンド間で測定。
熱解析のセクションを参照してください。
3
各種規制の認定
表 4.
UL (Pending)
CSA (Pending)
VDE (Pending)
Recognized under the UL1577 component
recognition program1
Reinforced insulation,
2500 V rms isolation voltage
Approved under CSA Component
Acceptance Notice #5A
Reinforced insulation per CSA 60950-1-03 and
IEC 60950-1, 300 V rms (424 V peak)
maximum working voltage
File 205078
Certified according to DIN V VDE V 0884-10 (VDE V
0884-10):2006-122
Reinforced insulation, 560 V peak
File E214100
1
File 2471900-4880-0001
UL1577 に従い、絶縁テスト電圧 ≥ 3000 V rms を 1 秒間加えて各 ADuM5401/ADuM5402/ADuM5403/ADuM5404 を確認テストします(リーク電流検出規定値
= 10 µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM5401/ADuM5402/ADuM5403/ADuM5404 に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして
保証されています(部分放電の検出規定値＝5 pC)。(*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
絶縁および安全性関連の仕様
表 5.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
Symbol
L(I01)
Value
2500
>8.0
Unit
V rms
mm
Minimum External Tracking (Creepage)
L(I02)
>8.0
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>175
IIIa
mm
V
Rev. 0
－ 7/21 －
Test Conditions/Comments
1 minute duration
Measured from input terminals to output terminals, shortest
distance through air
Measured from input terminals to output terminals, shortest
distance path along body
Distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
ADuM5401/ADuM5402/ADuM5403/ADuM5404
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限値データ以内でのみ強化された電気的アイソレーションを満たします。安全性データの維持は、保
護回路を使って確実にする必要があります。パッケージ上の(*)マークは、DIN V VDE V 0884-10 認定製品を表します。
表 6.
Description
Conditions
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
VIORM × 1.875 = VPR, 100% production test, tm = 1 sec, partial
discharge < 5 pC
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Safety Limiting Values
Symbol
Characteristic
Unit
VIORM
VPR
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
896
672
V peak
V peak
VTR
4000
V peak
TS
IS1
IS2
RS
150
265
335
>109
°C
mA
mA
Ω
VPR
VIORM × 1.6 = VPR, tm = 60 sec, partial discharge < 5 pC
VIORM × 1.2 = VPR, tm = 60 sec, partial discharge < 5 pC
Transient overvoltage, t TR = 10 sec
Maximum value allowed in the event of a failure
(see Figure 6)
Case Temperature
Side 1 Current
Side 2 Current
Insulation Resistance at T S
VIO = 500 V
500
400
300
200
100
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
06577-002
SAFE OPERATING VDD1 CURRENT (mA)
600
図 6.温度ディレーティング・カーブ、DIN EN 60747-5-2 による安全な規定値のケース温度に対する依存性
推奨動作条件
表 7.
Parameter
Symbol
Min
Max
Unit
Operating Temperature
Supply Voltages1
VDD1 @ VSEL = 0 V
VDD1 @ VSEL = 5 V
Minimum Load
TA
−40
+105
°C
VDD
VDD
IISO(MIN)
3.0
4.5
10
3.6
5.5
V
V
mA
1
すべての電圧はそれぞれのグラウンドを基準とします。
Rev. 0
－ 8/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
絶対最大定格
特に指定のない限り、周囲温度は 25℃です。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作の節に記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信
頼性に影響を与えます。
表 8.
Parameter
Rating
Storage Temperature (T ST)
Ambient Operating Temperature (TA)
Supply Voltages (VDD, VISO) 1
Input Voltage
(VIA, VIB, VIC , VID, VSEL)1, 2
Output Voltage
(VOA, VOB, VOC, VOD)1, 2
Average Output Current per Pin 3
Side 1 (IO1)
Side 2 (IOISO)
Common-Mode Transients4
−55°C to +150°C
−40°C to +105°C
−0.5 V to +7.0 V
−0.5 V to VDDI + 0.5 V
−0.5 V to VDDO + 0.5 V
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。 電荷を帯びたデバイスや回路ボードは、検知
−18 mA to +18 mA
−22 mA to +22 mA
−100 kV/µs to +100 kV/µs
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
1
すべての電圧はそれぞれのグラウンドを基準とします。
VDDIとVDDOは、それぞれチャンネルの入力側と出力側の電源電圧を表
します。PCボードのレイアウトのセクションを参照してください。
2
3
種々の温度に対する最大定格電流値については PC ボードのレイアウト
のセクションを参照してください。
4
絶縁障壁にまたがる同相モード過渡電圧を表します。絶対最大定格を
超える同相モード過渡電圧を加えると、ラッチアップまたは恒久的損
傷が生ずることがあります。
表 9.最小 50 年の寿命をサポートする最大連続動作電圧 1
Parameter
AC Voltage, Bipolar Waveform
AC Voltage, Unipolar Waveform
Basic Insulation
Reinforced Insulation
DC Voltage
Basic Insulation
Reinforced Insulation
1
Max
424
Unit
V peak
Applicable Certification
600
560
V peak
V peak
Working voltage per IEC 60950-1
Working voltage per VDE V 0884-10
600
560
V peak
V peak
Working voltage per IEC 60950-1
Working voltage per VDE V 0884-10
All certifications
アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細については、絶縁寿命のセクションを参照してください。
表 10.真理値表(正論理)
VIx
Input 1
High
Low
High
Low
High
Low
High
Low
1
VSEL
Input
High
High
Low
Low
Low
Low
High
High
VDD1
State
Powered
Powered
Powered
Powered
Powered
Powered
Powered
Powered
VDD1
Input (V)
5.0
5.0
3.3
3.3
5.0
5.0
3.3
3.3
VISO
State
Powered
Powered
Powered
Powered
Powered
Powered
Powered
Powered
VISO
Output (V)
5.0
5.0
3.3
3.3
3.3
3.3
5.0
5.0
VIX と VOX は、それぞれチャンネル(A、B、C、D)の入力信号と出力信号を表します。
Rev. 0
－ 9/21 －
VOx
Output1
High
Low
High
Low
High
Low
High
Low
Notes
Normal operation, data is high
Normal operation, data is low
Normal operation, data is high
Normal operation, data is low
Configuration not recommended
Configuration not recommended
Configuration not recommended
Configuration not recommended
ADuM5401/ADuM5402/ADuM5403/ADuM5404
ピン配置およびピン機能説明
VDD1 1
16
VISO
GND1 2
15
GNDISO
14
VOA
VIA 3
ADuM5401
VIB 4
VOB
TOP VIEW
(Not to Scale) 12 VOC
VOD 6
11
VID
NC 7
10
VSEL
GND1 8
9
GNDISO
06577-004
VIC 5
13
図 7.ADuM5401 のピン配置
表 11.ADuM5401 のピン機能説明
ピン番号
記号
説明
1
VDD1
一次電源電圧、3.0 V～5.5 V。
2、8
GND1
グラウンド 1。アイソレータ一次のグラウンド基準。ピン 2 とピン 8 は内部で接続されているため、両ピンを共通グラウンドに
接続することが推奨されます。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VIC
ロジック入力 C。
6
VOD
ロジック出力 D。
7
NC
このピンは解放のままにしてください。
9、15
GNDISO
アイソレータ・サイド 2 のグラウンド・リファレンス。ピン 9 とピン 15 は内部で接続されているため、両ピンを共通グラウン
ドに接続することが推奨されます。
10
VSEL
出力電圧選択。VSEL = VISO のとき、VISO セットポイントは 5.0 V。VSEL = GND ISO のとき、VISO セットポイントは 3.3 V。VDD1
電圧と VISO 電圧は、データ・チャンネルの正しい動作のためには、同じ動作範囲にある必要があります。
11
VID
ロジック入力 D。
12
VOC
ロジック出力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
16
VISO
外部負荷への二次電源電圧出力、3.3 V (VSEL =ロー・レベル)または 5.0 V (VSEL =ハイ・レベル)。VDD1 電圧と VISO 電圧は、デ
ータ・チャンネルの正しい動作のためには同じ動作範囲にある必要があります。
Rev. 0
－ 10/21
ADuM5401/ADuM5402/ADuM5403/ADuM5404
VDD1 1
16
VISO
GND1 2
15
GNDISO
VIA 3
14
VOA
VOC 5
ADuM5402
13 VOB
TOP VIEW
(Not to Scale) 12 VIC
VOD 6
11
VID
NC 7
10
VSEL
GND1 8
9
GNDISO
06577-005
VIB 4
図 8.ADuM5402 のピン配置
表 12.ADuM5402 のピン機能説明
ピン番号
記号
説明
1
VDD1
一次電源電圧、3.0 V～5.5 V。
2、8
GND1
グラウンド 1。アイソレータ一次のグラウンド基準。ピン 2 とピン 8 は内部で接続されているため、両ピンを共通グラウンドに
接続することが推奨されます。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VOC
ロジック出力 C。
6
VOD
ロジック出力 D。
7
NC
このピンは解放のままにしてください。
9、15
GNDISO
アイソレータ・サイド 2 のグラウンド・リファレンス。ピン 9 とピン 15 は内部で接続されているため、両ピンを共通グラウン
ドに接続することが推奨されます。
10
VSEL
出力電圧選択。VSEL = VISO のとき、VISO セットポイントは 5.0 V。VSEL = GND ISO のとき、VISO セットポイントは 3.3 V。VDD1
電圧と VISO 電圧は、データ・チャンネルの正しい動作のためには、同じ動作範囲にある必要があります。
11
VID
ロジック入力 D。
12
VIC
ロジック入力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
16
VISO
外部負荷への二次電源電圧出力、3.3 V (VSEL =ロー・レベル)または 5.0 V (VSEL =ハイ・レベル)。VDD1 電圧と VISO 電圧は、デ
ータ・チャンネルの正しい動作のためには同じ動作範囲にある必要があります。
Rev. 0
－ 11/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
VDD1 1
16
VISO
GND1 2
15
GNDISO
14
VOA
VOB 4
VOC 5
ADuM5403
VIB
TOP VIEW
(Not to Scale) 12 VIC
13
VOD 6
11
VID
NC 7
10
VSEL
GND1 8
9
GNDISO
06577-006
VIA 3
図 9.ADuM5403 のピン配置
表 13.ADuM5403 のピン機能説明
ピン番号
記号
説明
1
VDD1
一次電源電圧、3.0 V～5.5 V。
2、8
GND1
グラウンド 1。アイソレータ一次のグラウンド基準。ピン 2 とピン 8 は内部で接続されているため、両ピンを共通グラウンドに
接続することが推奨されます。
3
VIA
ロジック入力 A。
4
VOB
ロジック出力 B。
5
VOC
ロジック出力 C。
6
VOD
ロジック出力 D。
7
NC
このピンは解放のままにしてください。
9、15
GNDISO
アイソレータ・サイド 2 のグラウンド・リファレンス。ピン 9 とピン 15 は内部で接続されているため、両ピンを共通グラウン
ドに接続することが推奨されます。
10
VSEL
出力電圧選択。VSEL = VISO のとき、VISO セットポイントは 5.0 V。VSEL = GND ISO のとき、VISO セットポイントは 3.3 V。VDD1
電圧と VISO 電圧は、データ・チャンネルの正しい動作のためには、同じ動作範囲にある必要があります。
11
VID
ロジック入力 D。
12
VIC
ロジック入力 C。
13
VIB
ロジック入力 B。
14
VOA
ロジック出力 A。
16
VISO
外部負荷への二次電源電圧出力、3.3 V (VSEL =ロー・レベル)または 5.0 V (VSEL =ハイ・レベル)。VDD1 電圧と VISO 電圧は、デ
ータ・チャンネルの正しい動作のためには同じ動作範囲にある必要があります。
Rev. 0
－ 12/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
VDD1 1
16
VISO
GND1 2
15
GNDISO
14
VIA
VOA 3
ADuM5404
VOB 4
VIB
TOP VIEW
(Not to Scale) 12 VIC
VOD 6
11
VID
NC 7
10
VSEL
GND1 8
9
GNDISO
06577-007
VOC 5
13
図 10.ADuM5404 のピン配置
表 14.ADuM5404 のピン機能説明
ピン番
号
記号
説明
1
VDD1
一次電源電圧、3.0 V～5.5 V。
2、8
GND1
グラウンド 1。アイソレータ一次のグラウンド基準。ピン 2 とピン 8 は内部で接続されているため、両ピンを共通グラウンドに
接続することが推奨されます。
3
VOA
ロジック出力 A。
4
VOB
ロジック出力 B。
5
VOC
ロジック出力 C。
6
VOD
ロジック出力 D。
7
NC
このピンは解放のままにしてください。
9、15
GNDISO
アイソレータ・サイド 2 のグラウンド・リファレンス。ピン 9 とピン 15 は内部で接続されているため、両ピンを共通グラウン
ドに接続することが推奨されます。
10
VSEL
出力電圧選択。VSEL = VISO のとき、VISO セットポイントは 5.0 V。VSEL = GND ISO のとき、VISO セットポイントは 3.3 V。VDD1
電圧と VISO 電圧は、データ・チャンネルの正しい動作のためには、同じ動作範囲にある必要があります。
11
VID
ロジック入力 D。
12
VIC
ロジック入力 C。
13
VIB
ロジック入力 B。
14
VIA
ロジック入力 A。
16
VISO
外部負荷への二次電源電圧出力、3.3 V (VSEL =ロー・レベル)または 5.0 V (VSEL =ハイ・レベル)。VDD1 電圧と VISO 電圧は、デ
ータ・チャンネルの正しい動作のためには同じ動作範囲にある必要があります。
Rev. 0
－ 13/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
代表的な性能特性
図 11.電源効率(Typ)
5 V/5 V および 3.3 V/3.3 V
OUTPUT VOLTAGE
(500mV/DIV)
図 14.短絡入力電流(typ)および電力(typ)対 VDD 電源電圧
90% LOAD
06577-012
DYNAMIC LOAD
10% LOAD
(100µs/DIV)
図 15.VISO 過渡負荷応答(typ)
5 V 出力、10%から 90%への負荷ステップ
10% LOAD
90% LOAD
06577-013
DYNAMIC LOAD
OUTPUT VOLTAGE
(500mV/DIV)
図 12.総合消費電力(typ)対 IISO
データ・チャンネルはアイドル
(100µs/DIV)
図 16.VISO 過渡負荷応答(typ)
3 V 出力、10%から 90%への負荷ステップ
図 13.外部負荷の関数としての絶縁型出力電源電流 IISO(typ)
ダイナミック電流なし、5 V/5 V および 3.3 V/3.3 V
Rev. 0
－ 14/21 －
06577-014
5V OUTPUT RIPPLE (10mV/DIV)
ADuM5401/ADuM5402/ADuM5403/ADuM5404
BW = 20MHz (400ns/DIV)
図 17.VISO = 5 V の出力電圧リップル(typ)
90%負荷
06577-015
3.3V OUTPUT RIPPLE (10mV/DIV)
図 20.逆方向データ・チャンネルあたりの ICH 電源電流(typ)
15 pF 出力負荷
BW = 20MHz (400ns/DIV)
図 18.VISO = 3.3 V の出力電圧リップル(typ)
90%負荷
図 21.入力あたりの IISO(D)ダイナミック電源電流(typ)
図 19.順方向データ・チャンネルあたりの ICH 電源電流(typ)
15 pF 出力負荷
図 22.出力あたりの IISO(D)ダイナミック電源電流(typ)
Rev. 0
－ 15/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
用語
tPLH 伝搬遅延
tPLH 伝搬遅延は、VIx 信号の立ち上がりエッジの 50%レベルから
VOx 信号の立ち上がりエッジの 50%レベルまで測定。
IDD1(Q)
IDD1(Q)は、VISO に外部負荷がなく、かつ I/O ピンが 2 Mbps 以下
で動作中のダイナミック電源電流がないときに、VDD1 ピンに流
れる最小動作電流です。IDDIO(Q)は最小電流動作状態を反映しま
す。
IDD1(D)
IDD1(D)は、すべてのチャンネルが 25 Mbps の最大データ・レート
かつ最大ダイナミック負荷状態を表すフル容量負荷で同時に駆
動されたときの入力電源電流(typ)です。出力の抵抗負荷は、ダ
イナミック負荷とは別に扱う必要があります。
伝搬遅延スキュー(tPSK)
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推
奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作す
る複数のユニット間で測定されます。
チャンネル間ゲイン・マッチング
チャンネル間マッチングは、同じ負荷で動作中の 2 つのチャン
ネル間の伝搬遅延差の絶対値です。
IDD1(MAX)
IDD1(MAX)は、フル・ダイナミック負荷状態かつ VISO 負荷状態で
の入力電流です。
最小パルス幅
最小パルス幅は、規定のパルス幅歪みが保証される最小のパル
ス幅。
tPHL 伝搬遅延
tPLH 伝搬遅延は、VIx 信号の立ち上がりエッジの 50%レベルから
VOx 信号の立ち上がりエッジの 50%レベルまで測定。
最大データ・レート
最大データ・レートは、規定のパルス幅歪みが保証される最高
速のデータ・レートです。
Rev. 0
－ 16/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
アプリケーション情報
BYPASS < 2mm
VDD1
ADuM5401/ADuM5402/ADuM5403/ADuM5404 の DC/DC コンバ
ータ・セクションは、現代の電源で広く採用されている原理に
基づいて動作し、絶縁型パルス幅変調(PWM)帰還を持つ二次側
コントローラ・アーキテクチャを採用しています。VDD1 電源は、
チップ・スケールの中空トランスへ流れる電流をスイッチする
発振回路に電源を供給します。二次側に変換された電源は、3.3
V または 5 V に整流/安定化されます。二次 (VISO)側のコントロ
ーラは PWM 制御信号を発生することにより出力をレギュレー
ションします。この PWM 制御信号は専用の iCoupler データ・チ
ャンネルを使って一次(VDD1)側に送られます。この PWM は、二
次側へ送る電源を制御するは発振器回路を変調します。帰還に
より、非常に大きな電力と効率が可能になります。
ADuM5401/ADuM5402/ADuM5403/ADuM5404は、VDD1電源入力に
ヒステリシスを持つ低電圧ロックアウト(UVLO)機能を内蔵して
います。この機能により、入力電源ノイズまたは低速な電源の
パワーオン動作によるコンバータの発振が防止されます。
最適な負荷レギュレーションのためには、10 mAの最小負荷電流
が推奨されます。負荷が小さいと、狭いPWMパルスまたは誤り
PWMパルスから発生する、チップ上のノイズが大きくなります。
このように発生された大きなノイズにより、環境によってはデ
ータが破壊される場合があります。
PC ボードのレイアウト
0.5 W の isoPower DC/DC コ ン バ ー タ を 内 蔵 す る
ADuM5401/ADuM5402/ADuM5403/ADuM5404 デジタル・アイソ
レータでは、ロジック・インターフェース用の外付けインター
フェース回路が不要です。入力電源ピンと出力電源ピンには電
源バイパスが必要です( 図 23 参照)。ピン 1 とピン 2 との間のチ
ップ・パッドのできるだけ近くに低い ESR のバイパス・コンデ
ンサが必要です。
ADuM5401/ADuM5402/ ADuM5403/ADuM5404 の 電源セクシ ョ
ンでは、非常に周波数の高い発振器を使って、チップ・スケー
ル・トランスを介して効率良く電力を渡しています。さらに、
iCoupler のデータ・セクションの通常動作により、スイッチン
グ過渡電圧が電源ピンに発生します。複数の動作周波数に対し
てバイパス・コンデンサが必要になります。ノイズの抑圧には、
低インダクタンス高周波のコンデンサが必要です。リップル抑
圧と適切なレギュレーションには大きな値のコンデンサが必要
です。バイパス・コンデンサは VDD1 についてはピン 1 とピン 2
の間に、VISO についてはピン 15 とピン 16 の間に、それぞれ接
続するのが便利です。ノイズとリップルを抑圧するときは、尐
なくとも 2 個のコンデンサの並列組み合わせが必要です。VDD1
の推奨コンデンサ値は、0.1 µF と 33 µF です。コンデンサが小型
であるほど小さい ESR を持ちます。たとえば、セラミック・コ
ンデンサの使用が推奨されます。
GNDISO
VIA/VOA
VOA/VIA
VIB/VOB
VOB/VIB
VIC/VOC
VOC/VIC
VIC/VOD
VOD/VID
VSEL
GND1
GNDISO
図 23.プリント回路ボードの推奨レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション障壁を通過するボード結合が最小になるように
注意する必要があります。さらに、如何なる結合もデバイス側
のすべてのピンで等しく発生するようにボード・レイアウトを
デザインする必要があります。この注意を怠ると、ピン間で発
生する電位差が表 8 に規定するデバイスの絶対最大定格を超え
てしまい、ラッチアップまたは恒久的な損傷が発生することが
あります。
ADuM5401/ADuM5402/ADuM5403/ADuM5404 は、フル・ロードと
最大速度で動作する場合、約 1 W を消費するパワー・デバイスで
す。アイソレーション・デバイスにヒートシンクを使うことがで
きないため、デバイスは基本的に PCB から GND ピンへの熱放
散に依存しています。デバイスを高い周囲温度で使用する場合
には、GND ピンから PCB グラウンド・プレーンへの熱パスを
用意するよう注意が必要です。図 23 のボード・レイアウトに、
ピン 8 とピン 9 の拡大したパッドを示します。パッドからグラ
ウンド・プレーンへ大口径のビアを設ける必要があります。ま
た、電源プレーンを使用してインダクタンスを小さくする必要
もあります。サーマル・パッド内に複数のビアを設けると、チッ
プ内部の温度を大幅に低下させることができます。拡大したパ
ッドの寸法は、設計者と使用可能なボード・スペースによって
決定されます。
熱解析
ADuM5401/ADuM5402/ADuM5403/ADuM5404 は、2 個のチップ
取り付けバドルを持つスプリット・リードフレームに取り付けた
4 個の内部チップから構成されています。熱解析のためには、
θJA の決定に影響する最も高いジャンクション温度を持つサーマ
ル・ユニットとしてデバイスを扱う必要があります(表 3 参照)。
θJA の値としては、細いパターンを使った JEDEC 規格の 4 層ボ
ードにデバイスを実装し、自然空冷で測定した値を使います。
通常の動作で は、 ADuM5401/ADuM5402/ADuM5403/ADuM5404
はフル負荷で、フル温度範囲で出力電流の低下なしに動作しま
すが、PC ボードのレイアウトのセクションに示す推奨事項に従
うと、PCB への熱抵抗が小さくなるため、高い周囲温度で熱余
裕を大きくすることができます。
低 ESR コンデンサの両端と入力電源ピンとの間のパターン長は
2 mm 以下にする必要があります。パターン長が 2 mm を超える
バイパス・コンデンサを使用すると、データ破壊が発生するこ
とがあります。両共通グラウンド・ピンがパッケージ近くで相
互接続されていない場合は、ピン 1 とピン 8 との間のバイパスお
よびピン 9 とピン 16 との間のバイパスも考慮する必要がありま
す。
Rev. 0
VISO
GND1
06577-120
動作原理
－ 17/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです(図 24 参照)。ロジック・ローレベ
ル出力への伝搬遅延は、ロジック・ハイレベルへの伝搬遅延と
異なることがあります。
ADuM5401/ADuM5402/ADuM5403/ ADuM5404 の 磁界耐性の 限
界は、トランスの受信側コイルに発生する誘導電圧が十分大き
くなるり、デコーダをセットまたはリセットさせる誤動作が発
生することで決まります。この状態が発生する条件を以下の解
析により求めます。
ADuM5401/ADuM5402/ ADuM5403/ADuM5404 の 3.3 V 動作は最
も感度の高い動作モードであるため、この条件を調べます。
トランス出力でのパルスは 1.0 V 以上の振幅を持っています。
デコーダは約 0.5 V の検出スレッショールドを持つので、誘導
電圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
V = (−dβ/dt)∑rn2; n = 1、2、…、N
図 24.伝搬遅延パラメータ
伝搬遅延スキューは、同じ条件で動作する複数の ADuM5401/
ADuM5402/ADuM5403/ADuM5404 デバイス間での伝搬遅延差の
最大値を表します。
ADuM5401/ ADuM5402/ADuM5403/ADuM5404 受 信側コイル の
形状が与えられ、かつ誘導電圧がデコーダにおける 0.5 V 余裕
の最大 50%であるという条件が与えられると、最大許容磁界は
図 25 のように計算されます。
100
EMI の考慮事項
ADuM5401/ADuM5402/ADuM5403/ADuM5404 デ バ イ ス の
DC/DC コンバータ・セクションは、非常に高い周波数で動作し
て、小型トランスを介して効率良く電源を変換する必要があり
ます。このため高周波電流が発生して、これが回路ボードのグラ
ウンドと電力プレーンへ伝搬して、エッジ放射とダイポール放射
の原因になります。これらのデバイスを使用するアプリケーショ
ンでは、筺体をグラウンドに接続することが推奨されます。筺体
をグラウンドに接続できない場合は、PCB のレイアウトで優れた
RF デザインを行う必要があります。特に ADuM5401/ADuM5402/
ADuM5403/ADuM5404 を対象とした最新の PCB レイアウト推奨
事項については、www.analog.com ご覧ください。
1
0.1
0.01
0.001
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
図 25.最大許容外部磁束密度
DC 精度と磁界耐性
アイソレータ入力での正および負のロジック変化により、狭い
パルス(1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が表されます。1μs 以上入力にロ
ジック変化がない場合、該当する入力状態を表す周期的な更新
パルスのセットが出力の DC 精度を確保するために送出されま
す。デコーダが約 5μs 間以上この入力パルスを受信しないと、
入力側が電源オフであるか非動作状態にあると見なされ、ウォ
ッチドッグ・タイマ回路によりアイソレータ出力が強制的にデ
フォルト状態(表 10 参照)にされます。この状況は、ADuM5401/
ADuM5402/ADuM5403/ADuM5404 デバイスではパワーアップと
パワーダウンの動作時にのみ発生します。
Rev. 0
10
06577-019
チ ャ ン ネ ル 間 マ ッ チ ン グ と は 、 1 つ の
ADuM5401/ADuM5402/ADuM5403/ADuM5404 デバイス内にある
複数のチャンネル間の伝搬遅延差の最大値を意味します。
ここでβ = 磁束密度(Gauss)
N = 受信側コイルの巻数
rn = 受信側コイルの n 回目の半径(cm)
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
パルス幅歪みとはこれら 2 値の間の最大の差を意味し、入力信
号のタイミングが出力信号で再現される精度を表します。
例えば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 Kgauss の場
合、受信側コイルでの誘導電圧は 0.25 V になります。これは検
出スレッショールドの約 50%であるため、出力変化の誤動作は
ありません。同様に、仮にこのような条件が送信パルス内に存
在しても(さらに最悪ケースの極性であっても)、受信パルスが
1.0 V 以上から 0.75V へ減尐されるため、デコーダの検出スレッ
ショールド 0.5 V に対してなお余裕を持っています。
－ 18/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
前 述 の 磁 束 密 度 値 は 、 ADuM5401/
ADuM5402/ADuM5403/ADuM5404 のトランスから与えられた距
離だけ離れた特定の電流値に対応します。図 26 に、周波数の関
数としての許容電流値を与えられた距離に対して示します。図
26 か ら 読 み 取 れ る よ う に 、 ADuM5401/
ADuM5402/ADuM5403/ADuM5404 の耐性は極めて高く、影響を
受けるのは、高周波でかつ部品に非常に近い極めて大きな電流
の場合に限られます。前述の 1 MHz の例では、部品動作に影響
を 与 え るた め には 、 0.5 kA の 電流 を ADuM5401/ADuM5402/
ADuM5403/ADuM5404 から 5 mm の距離まで近づける必要があ
ります。
す。図 19 に順方向方向のチャンネルの電流を示します。これは、
デバイスの VDD1 側の入力を意味します。図 20 に逆方向方向の
チャンネルの電流を示します。これは、デバイスの VISO 側の入
力を意味します。両図は 15 pF (typ)負荷の場合です。
次式を使うと合計 IDD1 電流を計算することができます。
IDD1 = (IISO × VISO)/(E × VDD1) + Σ ICHn; n = 1～4
(1)
ここで、IDD1 は合計電源入力電流。ICHn は、1 つのチャンネルを
流れる電流で、チャンネル方向に応じて図 19 または図 20 から
求められます。IISO は、二次側の外部負荷を流れる電流です。E
は、VISO と VDD1 の注目する条件で図 11 から得られる 100 mA 負
荷での電源効率です。
最大外部負荷は、ダイナミック出力負荷から最大許容負荷を減
算して計算されます。
DISTANCE = 1m
100
IISO(LOAD) = IISO(MAX) − Σ IISO(D)n; n = 1～4
10
DISTANCE = 100mm
1
前の解析は、各データ出力が 15 pF 容量負荷の場合です。容量負
荷が 15 pF より大きい場合、IDD1 と IISO(LOAD)の解析に含まれる電
流が大きくなります。
DISTANCE = 5mm
0.1
0.01
1k
10k
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
図 26.ADuM5401/ADuM5402/ADuM5403/ADuM5404 までの距離に
対する最大許容電流
強い磁界と高周波が組合わさると、プリント回路ボードのパタ
ーンで形成されるループに十分大きな誤差電圧が誘導されて、
後段回路のスレッショールドがトリガーされてしまうことに注
意が必要です。パターンのレイアウトでは、このようなことが
発生しないように注意する必要があります。
消費電力
VDD1 電源入力は、iCoupler データ・チャンネルや電源コンバー
タに電源を供給します。このためデータ・コンバータおよび一
次と二次の I/O チャンネルを流れる静止電流は別々に求めるこ
とはできません。これらのすべての静止電力要求は、図 27 に示
すように IDD1(Q)電流に含まれています。合計 IDD1 電源電流は、
静止動作電流、I/O チャンネルから要求されるダイナミック電流
IDD1(D)、すべての外部 IISO 負荷の和に一致します。
IDD1(Q)
IDD1(D)
IISO
E
CONVERTER
PRIMARY
IDDP(D)
CONVERTER
SECONDARY
IISO(D)
SECONDARY
DATA
I/O
4CH
06577-024
PRIMARY
DATA
I/O
4CH
図 27. ADuM5401/ADuM5402/ADuM5403/ADuM5404 内の消費電力
ダイナミック I/O 電流は、fr のリフレッシュ・レートより高い速
度でチャンネルが動作するときにのみ消費されます。各チャンネ
ルのダイナミック電流は、そのデータ・レートにより決定されま
Rev. 0
(2)
ここで、IISO(LOAD)は、二次側外部負荷に供給できる電流。IISO(MAX)
は、VISO の二次側最大外部負荷電流。IISO(D)n は、入力または出力
チャンネルを流れる VISO からのダイナミック負荷電流(図 21 と
図 22 参照)。
06577-020
MAXIMUM ALLOWABLE CURRENT (kA)
1k
－ 19/21 －
ADuM5401/ADuM5402/ADuM5403/ADuM5404
VDD1 へ電源を加えるとき、UVLO の設定されている電圧に到達
するまで、一次側の回路がアイドル状態に維持されます。その
時点で、データ・チャンネルは、二次側からデータ・パルスを
受信するまでに、デフォルトのロー・レベル出力状態に初期化
されます。
一次側の入力チャンネルは、入力をサンプルして、非アクティブ
の二次出力へパルスを送信します。二次側のコンバータは、一
次から電源の受け取りを開始し、VISO 電圧は上昇を開始します。
二次側の UVLO に到達すると、二次側出力はデフォルトのロ
ー・レベル状態に初期化され、対応する一次側入力からデータ
(変化または DC リフレッシュ・パルス)が受信までこの状態を
維持します。二次側が初期化されてから出力状態が一次側入力
に呼応するまで、1 µs を要します。
二次側入力は、状態をサンプルして、それを一次側へ送信しま
す。出力は、二次側がアクティブになってから 1 伝搬遅延後に
有効になります。
ADuM5401/ADuM5402/ ADuM5403/ ADuM5404 の絶縁寿命は、
アイソレーション障壁に加えられる電圧波形のタイプに依存し
ます。iCoupler 絶縁構造の性能は、波形がバイポーラ AC、ユニ
ポーラ AC、DC のいずれであるかに応じて、異なるレートで低
下します。図 28、図 29、図 30 に、これらのアイソレーシ
ョン電圧波形を示します。
バイポーラ AC 電圧は最も厳しい環境です。バイポーラ AC 条
件での 50 年動作寿命の目標により、アナログ・デバイセズが推
奨する最大動作電圧が決定されています。
ユニポーラ AC またはユニポーラ DC 電圧の場合、絶縁に加わ
るストレスは大幅に尐なくなります。このために高い動作電圧
での動作が可能になり、さらに 50 年のサービス寿命を実現する
ことができます。表 9 に示す動作電圧は、ユニポーラ AC 電圧ま
たはユニポーラ DC 電圧のケースに適合する場合、50 年最小寿
命に適用することができます。図 29 または図 30 適合しない絶
縁電圧波形は、バイポーラ AC 波形として扱う必要があり、ピ
ーク電圧は表 9 に示す 50 年寿命電圧値に制限する必要がありま
す。
二次側のレート変化は、負荷条件、入力電圧、選択された出力
電圧レベルに依存するため、有効データが必要になる前にコン
バータが安定化するように、デザインの際に注意する必要があり
ます。
電源が VDD1 から切り離されると、一次側のコンバータとカプラ
ーは、UVLO レベルに到達したときシャットダウンします。二
次側は、電源の受け取りを停止して、放電を開始します。二次
側の出力は、一次から受信した直前の状態を保持します。UVLO
レベルに到達して出力がデフォルトのロー・レベル状態になるか、
ま た は出 力が 入 力 に 動 作 が な い こ と を 検 出 し て 二 次 電 源 が
UVLO に到達する前に出力がデフォルト値に設定されるまで、
直前の状態の保持が継続されます。
絶縁寿命
0V
図 28.バイポーラ AC 波形
RATED PEAK VOLTAGE
0V
図 29.DC 波形
RATED PEAK VOLTAGE
定格連続動作電圧より高い電圧レベルを使った加速寿命テスト
が行われています。幾つかの動作条件に対する加速ファクタを
－ 20/21 －
0V
NOTES:
1. THE VOLTAGE IS SHOWN AS SINUSOIDAL FOR ILLUSTRATION
PURPOSES ONLY. IT IS MEANT TO REPRESENT ANY VOLTAGE
WAVEFORM VARYING BETWEEN 0 AND SOME LIMITING VALUE.
THE LIMITING VALUE CAN BE POSITIVE OR NEGATIVE, BUT THE
VOLTAGE CANNOT CROSS 0V.
図 30.ユニポーラ AC 波形
05007-022
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性に依存します。アナログ・デバイセズは、広範
囲 な セ ッ ト の 評 価 を 実 施 し て ADuM5401/ADuM5402/
ADuM5403/ADuM5404 内の絶縁構造の寿命を測定しています。
Rev. 0
RATED PEAK VOLTAGE
05007-021
ADuM5401/ADuM5402/ADuM5403/ADuM5404 電力入力、一次側
のデータ入力チャンネル、二次側のデータ入力チャンネルはす
べて、UVLO 回路の早すぎる動作から保護されています。最小
動作電圧より下で、電源コンバータは発振器を非アクティブに維
持するため、すべての入力チャンネル・ドライバとリフレッシュ
回路はアイドル状態になります。出力は、ロー・レベル状態に維
持されます。これにより、パワーアップ動作時およびパワーダ
ウン動作時に未定義状態の送信が防止されます
求めると、注目する動作電圧での故障までの時間を計算するこ
とができます。表 9 に、幾つかの動作条件での 50 年のサービス
寿命に対するピーク電圧の一覧を示します。多くのケースで、
テスト機関により認定された動作電圧は 50 年サービス寿命の電
圧より高くなっています。記載したサービス寿命電圧より高い
動作電圧で動作させると、早期に絶縁故障が発生します。
05007-023
電源に対する考慮事項
ADuM5401/ADuM5402/ADuM5403/ADuM5404
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
10.65 (0.4193)
10.00 (0.3937)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
0.75 (0.0295)
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
D06577-0-5/08(0)-J
1
45°
8°
0°
0.33 (0.0130)
0.20 (0.0079)
1.27 (0.0500)
0.40 (0.0157)
032707-B
COMPLIANT TO JEDEC STANDARDS MS-013- AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 31.16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイド・ボディ(RW-16)
寸法: mm (インチ)
オーダー・ガイド
Model
Number
of Inputs,
VDD1 Side
Number
of Inputs,
VISO Side
Maximum
Data Rate
(Mbps)
Maximum
Propagation
Delay, 5 V (ns)
Maximum
Pulse Width
Distortion (ns)
Temperature
Range (°C)
Package
Description
Package
Option
ADuM5401ARWZ1, 2
3
1
1
100
40
−40 to +105
RW-16
ADuM5401CRWZ1, 2
3
1
25
60
6
−40 to +105
ADuM5402ARWZ1, 2
2
2
1
100
40
−40 to +105
ADuM5402CRWZ1, 2
2
2
25
60
6
−40 to +105
ADuM5403ARWZ1, 2
1
3
1
100
40
−40 to +105
ADuM5403CRWZ1, 2
1
3
25
60
6
−40 to +105
ADuM5404ARWZ1, 2
0
4
1
100
40
−40 to +105
ADuM5404CRWZ1, 2
0
4
25
60
6
−40 to +105
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
16-Lead
SOIC_W
1
2
テープとリールを提供しています。RL サフィックスを追加すると、13 インチ(1,000 個)のテープおよびリール・オプションが指定されます。
Z = RoHS 準拠製品
Rev. 0
－ 21/21
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16