超低歪み差動 ADC ドライバ ADA4938-1/ADA4938-2 特長 13 –VS ADA4938-1 –FB 1 12 PD 9 VOCM 06592-001 +VS 8 10 +OUT +FB 4 +VS 7 11 –OUT –IN 3 +VS 5 +IN 2 +VS 6 極めて低い高調波歪み 10 MHz で-106 dBc HD2 50 MHz で-82 dBc HD2 10 MHz で-109 dBc HD3 50 MHz で-82 dBc HD3 低い入力電圧ノイズ: 2.6 nV/√Hz 高速 −3 dB 帯域幅: 1,000 MHz、G = +1 スルーレート: 4700 V/µs ゲイン平坦性: 150 MHz まで 0.1 dB 高速なオーバードライブ回復時間: 4 ns オフセット電圧: 1 mV (typ) ゲインが外部調整可能 差動―差動動作またはシングルエンド―差動動作 調整可能な出力コモン・モード電圧 広い電源電圧範囲: +5 V～±5 V シングルまたはデュアル・アンプ構成が可能 15 –VS 14 –VS 16 –VS 機能ブロック図 24 23 22 21 20 19 +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 図 1.ADA4938-1 の機能ブロック図 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 ADA4938-2 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 ADC ドライバ シングルエンド/差動変換 IF およびベースバンドのゲイン・ブロック 差動バッファ ライン・ドライバ 06592-202 7 8 9 10 11 12 アプリケーション 1 2 3 4 5 6 図 2.ADA4938-2 の機能ブロック図 概要 ADA4938 は、低ノイズ超低歪みの高速差動アンプです。 DC～27 MHz で最大 16 ビットまたは DC～74 MHz で最大 12 ビットの分解能を持つ高性能 ADC の駆動に最適な選 択肢です。出力コモン・モード電圧は、広い範囲で調整 できるため、ADA4938 出力を ADC 入力にマッチングさせ ることができます。また、内部コモン・モード帰還ループ は優れた出力バランスを維持し、偶数次の高調波歪み積 も抑圧します。 ADA4938 では、フル差動およびシングルエンド―差動ゲ イン構成が容易に実現できます。4 本の抵抗からなるシン プルな外部帰還回路により、アンプのクローズド・ルー プ・ゲインが決定されます。 ADA4938 はアナログ・デバイセズ独自の第三世代の高電 圧 XFCB プロセスにより製造されているため、非常に低 いレベルの歪みで、かつ 2.6 nV/√Hz.の小さな入力電圧ノ イズを実現しています。ADA4938 は低い DC オフセット と優れたダイナミック性能を持つため、さまざまなデー タ・アクイジション・アプリケーションや信号処理アプリ ケーションに適しています。 Rev. 0 図 3.SFDR 対周波数および出力電圧 ADA4938-1 (シングル・アンプ)は鉛フリーの 3 mm × 3 mm16 ピン LFCSP を、ADA4938-2 (デュアル・アンプ)は 鉛フリーの 4 mm × 4 mm24 ピン LFCSP を、それぞれ採用 しています。ピン配置は、PCB レイアウトと低歪み用に 最適化されています。このデバイスの仕様は、工業用拡 張温度範囲-40℃～+85℃で規定しています。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2007 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 ADA4938-1/ADA4938-2 目次 特長 .......................................................................................... 1 動作原理 ................................................................................ 19 アプリケーション................................................................... 1 アプリケーション回路の解析 ......................................... 19 概要 .......................................................................................... 1 クローズド・ループ・ゲインの設定 ............................. 19 機能ブロック図....................................................................... 1 出力ノイズ電圧の計算 ..................................................... 19 改訂履歴 .................................................................................. 2 帰還回路でのミスマッチの影響 ..................................... 20 仕様 .......................................................................................... 3 アプリケーション回路入力インピーダンスの計算 ..... 20 両電源動作 ........................................................................... 3 単電源動作 ........................................................................... 5 単電源アプリケーションでの入力コモン・モード電圧 範囲 .................................................................................... 20 絶対最大定格........................................................................... 7 シングルエンド入力の終端 ............................................. 21 熱抵抗................................................................................... 7 出力コモン・モード電圧の設定 ..................................... 21 ESD の注意 .......................................................................... 7 レイアウト、グラウンド接続、バイパス ......................... 23 ピン配置およびピン機能説明 ............................................... 8 高性能 ADC の駆動 .............................................................. 24 代表的な性能特性................................................................... 9 外形寸法 ................................................................................ 25 テスト回路 ............................................................................ 17 オーダー・ガイド............................................................. 25 動作説明 ................................................................................ 18 用語の定義 ......................................................................... 18 改訂履歴 11/07—Revision 0: Initial Version Rev. 0 － 2/25 － ADA4938-1/ADA4938-2 仕様 両電源動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RT = 61.9 Ω、RG = RF = 200 Ω、G = +1、RL, dm = 1 kΩ。 特に指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。G = 1 以外のゲインについて、RF と RG の値を表 11 に示します。 表 1.±DIN から±OUT までの性能 Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth Bandwidth for 0.1 dB Flatness Large Signal Bandwidth Slew Rate Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic IMD IP3 Input Voltage Noise Noise Figure Input Current Noise Crosstalk (ADA4938-2) INPUT CHARACTERISTICS Offset Voltage Conditions Min Linear Output Current Output Balance Error Rev. 0 Unit 1000 150 800 4700 4 MHz MHz MHz V/µs ns VOUT = 2 V p-p, 10 MHz VOUT = 2 V p-p, 50 MHz VOUT = 2 V p-p, 10 MHz VOUT = 2 V p-p, 50 MHz f1 = 30.0 MHz, f2 = 30.1 MHz f = 30 MHz, RL, dm = 100 Ω f = 10 MHz G = +4, f = 10 MHz f = 10 MHz f = 100 MHz −106 −82 −109 −82 89 45 2.6 15.8 4.8 −85 dBc dBc dBc dBc dBc dBm nV/√Hz dB pA/√Hz dB VOS, dm = VOUT, dm/2; VDIN+ = VDIN− = 0 V TMIN to TMAX variation 1 ±4 −13 −0.01 6 3 1 −VS + 0.3 to +VS − 1.6 −75 −18 TMIN to TMAX variation Differential Common mode Input Capacitance Input Common-Mode Voltage CMRR OUTPUT CHARACTERISTICS Output Voltage Swing Max VOUT = 0.1 V p-p VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p VIN = 5 V to 0 V step, G = +2 Input Bias Current Input Resistance Typ ∆VOUT, dm/∆VIN, cm; ∆VIN, cm = ±1 V, f = 1 MHz Maximum ∆VOUT; single-ended output Per amplifier ∆VOUT, cm/∆VOUT, dm; ∆VOUT, dm = 1 V; f = 10 MHz － 3/25 － −VS + 1.2 to +VS − 1.2 95 −60 4 mV µV/°C µA µA/°C MΩ MΩ pF V dB V mA dB ADA4938-1/ADA4938-2 表 2.VOCM から±OUT までの性能 Parameter VOCM DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate Input Voltage Noise (RTI) VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage Input Bias Current VOCM CMRR Gain POWER SUPPLY Operating Range Quiescent Current Power Supply Rejection Ratio POWER DOWN (PD) PD Input Voltage Conditions Min Disabled Unit 230 1700 7.5 MHz V/µs nV/√Hz V VOS, cm = VOUT, cm; VDIN+ = VDIN− = 0 V −VS + 1.3 to +VS − 1.3 10 3 0.5 −81 1.00 ∆VOUT, dm/∆VOCM; ∆VOCM = ±1 V ∆VOUT, cm/∆VOCM; ∆VOCM = ±1 V 0.95 4.5 1.05 11 40 kΩ mV µA dB V/V V mA µA/°C mA dB Per amplifier TMIN to TMAX variation Powered down ∆VOUT, dm/∆VS; ∆VS = ±1 V 37 40 2.0 −80 Powered down ≤2.5 V Enabled ≥3 1 200 V µs ns PD = 5 V PD = −5 V 1 µA −760 µA −40 OPERATING TEMPERATURE RANGE Rev. 0 Max VIN = −3.4 V to +3.4 V, 25% to 75% Turn-Off Time Turn-On Time PD Bias Current Enabled Typ － 4/25 － 3.0 +85 °C ADA4938-1/ADA4938-2 単電源動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、VOCM = +VS/2、RT = 61.9 Ω、RG = RF = 200 Ω、G = +1、RL, dm = 1 kΩ。 特に指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。G = 1 以外のゲインについて、RF と RG の値を表 11 に示します。 表 3.±DIN から±OUT までの性能 Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth Bandwidth for 0.1 dB Flatness Large Signal Bandwidth Slew Rate Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic Input Voltage Noise Noise Figure Input Current Noise Crosstalk (ADA4938-2) INPUT CHARACTERISTICS Offset Voltage Conditions Min Linear Output Current Output Balance Error Rev. 0 Unit 1000 150 750 3900 4 MHz MHz MHz V/µs ns VOUT = 2 V p-p, 10 MHz VOUT = 2 V p-p, 50 MHz VOUT = 2 V p-p, 10 MHz VOUT = 2 V p-p, 50 MHz f = 10 MHz G = +4, f = 10 MHz f = 10 MHz f = 100 MHz −110 −79 −100 −79 2.6 15.8 4.8 −85 dBc dBc dBc dBc nV/√Hz dB pA/√Hz dB VOS, dm = VOUT, dm/2; VDIN+ = VDIN− = VOCM = 2.5 V TMIN to TMAX variation 1 ±4 −13 −0.01 6 3 1 −VS + 0.3 to +VS − 1.6 −80 −18 TMIN to TMAX variation Differential Common mode Input Capacitance Input Common-Mode Voltage CMRR OUTPUT CHARACTERISTICS Output Voltage Swing Max VOUT = 0.1 V p-p VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p VIN = 2.5 V to 0 V step, G = +2 Input Bias Current Input Resistance Typ ∆VOUT, dm/∆VIN, cm; ∆VIN, cm = ±1 V Maximum ∆VOUT; single-ended output Per amplifier ∆VOUT, cm/∆VOUT, dm; ∆VOUT, dm = 1 V － 5/25 － −VS + 1.2 to +VS − 1.2 95 −60 4 mV µV/°C µA µA/°C MΩ MΩ pF V dB V mA dB ADA4938-1/ADA4938-2 表 4.VOCM から±OUT までの性能 Parameter VOCM DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate Input Voltage Noise (RTI) VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage Input Bias Current VOCM CMRR Gain POWER SUPPLY Operating Range Quiescent Current Power Supply Rejection Ratio POWER DOWN (PD) PD Input Voltage Turn-Off Time Turn-On Time PD Bias Current Enabled Disabled Conditions Min Max Unit VIN = 1.6 V to 3.4 V, 25% to 75% 400 1700 7.5 MHz V/µs nV/√Hz V VOS, cm = VOUT, cm; VDIN+ = VDIN– = VOCM = 2.5 V −VS + 1.3 to +VS − 1.3 10 3 0.5 −89 1.00 ∆VOUT, dm/∆VOCM; ∆VOCM = ±1 V ∆VOUT, cm/∆VOCM; ∆VOCM = ±1 V 0.95 4.5 1.05 11 36.5 kΩ mV µA dB V/V V mA µA/°C mA dB TMIN to TMAX variation Powered down ∆VOUT, dm/∆VS; ∆VS = ±1 V 34 40 1.0 −80 Powered down ≤2.5 V Enabled ≥3 1 200 V µs ns PD = 5 V PD = 0 V 1 µA 1.7 −260 −40 OPERATING TEMPERATURE RANGE Rev. 0 Typ － 6/25 － µA +85 °C ADA4938-1/ADA4938-2 絶対最大定格 Parameter Supply Voltage Power Dissipation Storage Temperature Range Operating Temperature Range Lead Temperature (Soldering, 10 sec) Junction Temperature Rating 12 V See Figure 4 −65°C to +125°C −40°C to +85°C 300°C 150°C 上記の絶対最大定格を超えるストレスを加えるとデバイ スに恒久的な損傷を与えることがあります。この規定は ストレス定格の規定のみを目的とするものであり、この 仕様の動作のセクションに記載する規定値以上でのデバ イス動作を定めたものではありません。デバイスを長時 間絶対最大定格状態に置くとデバイスの信頼性に影響を 与えます。 熱抵抗 パッケージ内の消費電力(PD)は、静止消費電力と全出力 での負荷駆動に起因するパッケージ内の消費電力との和 になります。静止電力は、電源ピン(VS)間の電圧に静止 電流(IS)を乗算して計算されます。負荷駆動に起因する消 費電力は、アプリケーションに依存します。負荷駆動に 起因する電力は、負荷電流とデバイスの対応する電圧降 下の積として計算されます。これらの計算では RMS 電圧 と RMS 電流を使用する必要があります。 強制空冷を使うと、放熱量が増えるため、実効的に θJA が 小さくなります。さらに、メタル・パターン、スルー・ ホール、グラウンド・プレーン、電源プレーンとパッケ ージ・ピン/露出パッドが直接接触する場合、これらのメ タルによっても θJA が小さくなります。 図 4 に、パッケージ内での安全な最大消費電力と周囲温 度の関係を、JEDEC 標準 4 層ボードに実装した 16 ピン LFCSP (95°C/W)パッケージと 24 ピン LFCSP (65°C/W)パ ッケージについて示します。 3.5 MAXIMUM POWER DISSIPATION (W) θJA は、デバイス(露出パッドを含む)を EIA/JESD 51-7 で 規定される熱伝導性の高い 4 層回路ボードにハンダ付け した状態に対して規定します。露出パッドは電気的にデ バイスに接続されています。一般に、熱的および電気的 に内部グラウンド・プレーンに接続された PCB 上のパッ ドにハンダ付けされます。 表 6.熱抵抗 Package Type 16-Lead LFCSP (Exposed Pad) 24-Lead LFCSP (Exposed Pad) θJA 95 65 Unit °C/W °C/W Rev. 0 2.5 ADA4938-2 2.0 1.5 ADA4938-1 1.0 0.5 0 –40 –30 –20 –10 最大消費電力 ADA4938 のパッケージ内での安全な最大消費電力は、チ ップのジャンクション温度(TJ)上昇により制限されます。 約 150℃のガラス遷移温度で、プラスチックの属性が変 わります。この温度規定値を一時的に超えた場合でも、 パッケージからチップに加えられる応力が変化して、 ADA4938 のパラメータ性能が永久的にシフトしてしまう ことがあります。150℃のジャンクション温度を長時間超 えると、シリコン・デバイス内に変化が発生して、故障 の原因になることがあります。 3.0 0 10 20 30 40 50 60 70 AMBIENT TEMPERATURE (°C) 80 90 06592-103 表 5. 図 4.最大消費電力対温度、4 層ボード ESD の注意 ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。 － 7/25 － ADA4938-1/ADA4938-2 24 23 22 21 20 19 13 –VS 12 PD –IN 3 TOP VIEW (Not to Scale) 10 +OUT ADA4938-2 TOP VIEW (Not to Scale) 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 7 8 9 10 11 12 9 VOCM +VS 8 +VS 5 +FB 4 PIN 1 INDICATOR 図 5.ADA4938-1 のピン配置 06592-206 11 –OUT +VS 7 ADA4938-1 +VS 6 +IN 2 1 2 3 4 5 6 –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 PIN 1 INDICATOR –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 06592-003 –FB 1 15 –VS 14 –VS 16 –VS +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 ピン配置およびピン機能説明 図 6.ADA4938-2 のピン配置 表 7.ADA4938-1 のピン機能説明 表 8.ADA4938-2 のピン機能説明 ピン番号 記号 説明 ピン番号 記号 説明 1 −FB 負の出力帰還ピン 1 −IN1 加算ノード 1 への負側入力 2 +IN 加算ノードへの正側入力 2 +FB1 正の出力帰還ピン 1 3 −IN 加算ノードへの負側入力 3, 4 +VS1 正電源電圧 1 4 +FB 正の出力帰還ピン 5 −FB2 負の出力帰還ピン 2 5～8 +VS 正電源電圧 6 +IN2 加算ノード 2 への正側入力 9 VOCM コモン・モード電圧出力 7 −IN2 加算ノード 2 への負側入力 10 +OUT 正の出力 8 +FB2 正の出力帰還ピン 2 11 −OUT 負の出力 9, 10 +VS2 正電源電圧 2 12 PD パワーダウン・ピン 11 VOCM2 出力コモン・モード電圧 2 13～16 −VS 負電源電圧 12 +OUT2 正の出力 2 13 −OUT2 負の出力 2 14 PD2 パワーダウン・ピン 2 15, 16 −VS2 負の電源電圧 2 17 VOCM1 出力コモン・モード電圧 1 18 +OUT1 正の出力 1 19 −OUT1 負の出力 1 20 PD1 パワーダウン・ピン 1 21, 22 −VS1 負の電源電圧 1 23 −FB1 負の出力帰還ピン 1 24 +IN1 加算ノード 1 への正側入力 Rev. 0 － 8/25 － ADA4938-1/ADA4938-2 代表的な性能特性 3 0 0 –3 –6 –9 G G G G –12 –6 –9 = +1 = +2 = +3.16 = +5 1 –3 10 100 1000 FREQUENCY (MHz) –12 100 1000 図 10.さまざまなゲインでの大信号周波数応答 3 0 0 –3 –3 GAIN (dB) 3 –6 –6 –9 100 1000 FREQUENCY (MHz) –12 1 0 0 NORMALIZED GAIN (dB) 3 –3 –6 –3 –6 –9 –40°C +25°C +85°C 10 100 FREQUENCY (MHz) 1000 –40°C +25°C +85°C –12 06592-107 1 1000 図 11.さまざまな電源での大信号応答 3 –12 100 FREQUENCY (MHz) 図 8.さまざまな電源での小信号応答、VOUT = 0.1 V p-p –9 10 1 10 100 1000 FREQUENCY (MHz) 図 9.さまざまな温度での小信号周波数応答、VOUT = 0.1 V p-p 図 12.さまざまな温度での大信号周波数応答 － 9/25 － 06592-110 10 06592-106 1 VS = +5V VS = ±5V 06592-109 VS = +5V VS = ±5V –12 NORMALIZED GAIN (dB) 10 FREQUENCY (MHz) –9 Rev. 0 = +1 = +2 = +3.16 = +5 1 図 7.さまざまなゲインでの小信号周波数応答、VOUT = 0.1 V p-p GAIN (dB) G G G G 06592-108 NORMALIZED GAIN (dB) 3 06592-105 NORMALIZED GAIN (dB) 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RT = 61.9 Ω、RG = RF = 200 Ω、G = +1、RL, dm = 1 kΩ。 特に指定がない限り、すべての測定は、シングルエンド入力と差動出力で実施。G = +1 以外のゲインについて、RF と RG の 値を表 11 に示します。 3 0 0 –3 –3 –6 –9 –12 –15 RL = 1kΩ RL = 100Ω RL = 200Ω –18 –21 1 –6 –9 –12 –15 RL = 1kΩ RL = 100Ω RL = 200Ω –18 10 100 1000 FREQUENCY (MHz) –21 1 10 100 1000 FREQUENCY (MHz) 図 13.さまざまな負荷での小信号周波数応答、VOUT = 0.1 V p-p 06592-114 NORMALIZED GAIN (dB) 3 06592-111 NORMALIZED GAIN (dB) ADA4938-1/ADA4938-2 図 16.さまざまな負荷での大信号周波数応答 3 3 –3 –6 –9 G G G G –12 = +1 = +2 = +3.16 = +5 1 –3 –6 –9 10 100 1000 FREQUENCY (MHz) G G G G –12 = +1 = +2 = +3.16 = +5 1 10 100 1000 FREQUENCY (MHz) 図 14.さまざまなゲインでの小信号周波数応答、VS = 5 V VOUT = 0.1 V p-p 06592-115 NORMALIZED GAIN (dB) 0 06592-112 NORMALIZED GAIN (dB) 0 図 17.さまざまなゲインでの大信号周波数応答、VS = 5 V 6 6 3 –3 –6 G G G G –9 –12 1 = +1 = +2 = +3.16 = +5 –3 –6 G G G G –9 10 100 1000 FREQUENCY (MHz) –12 1 = +1 = +2 = +3.16 = +5 10 100 1000 FREQUENCY (MHz) 図 15.さまざまなゲインでの小信号応答、RF = 402 Ω VOUT = 0.1 V p-p Rev. 0 0 図 18.さまざまなゲインでの大信号応答、RF = 402 Ω － 10/25 － 06592-116 NORMALIZED GAIN (dB) 0 06592-113 NORMALIZED GAIN (dB) 3 6 6 3 3 0 –3 –6 –12 = +1 = +2 = +3.16 = +5 1 10 100 1000 FREQUENCY (MHz) –6 G G G G –12 100 1000 図 22.さまざまなゲインでの大信号周波数応答、RF = 402 Ω、 VS = 5 V 3 0 0 –3 –3 GAIN (dB) 3 –6 –9 VS = +5V VS = ±5V 10 100 1000 FREQUENCY (MHz) 1 GAIN (dB) 100 1000 FREQUENCY (MHz) 06592-119 10 1000 図 23.VOUT、cm 大信号周波数応答 RL, dm = 1kΩ RL, dm = 100Ω RL, dm = 200Ω 1 100 FREQUENCY (MHz) 図 20.VOUT、cm 小信号周波数応答、VOUT = 0.1 V p-p 1.0 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 –0.4 –0.5 –0.6 –0.7 –0.8 –0.9 –1.0 10 1.5 1.4 1.3 1.2 1.1 1.0 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 –0.4 –0.5 RL, dm = 1kΩ RL, dm = 100Ω RL, dm = 200Ω 1 10 100 1000 FREQUENCY (MHz) 図 24.さまざまな負荷での 0.1 dB 平坦性応答、ADA4938-2 VOUT = 0.1 V p-p 図 21.さまざまな負荷での 0.1 dB 平坦性応答、ADA4938-1 VOUT = 0.1 V p-p － 11/25 － 06592-122 1 VS = +5V VS = ±5V –12 06592-118 –12 06592-121 –9 NORMALIZED GAIN (dB) 10 FREQUENCY (MHz) –6 Rev. 0 = +1 = +2 = +3.16 = +5 1 図 19.さまざまなゲインでの小信号周波数応答、RF = 402 Ω、 VS = 5 V、VOUT = 0.1 V p-p GAIN (dB) –3 –9 06592-117 G G G G –9 0 06592-120 NORMALIZED GAIN (dB) NORMALIZED GAIN (dB) ADA4938-1/ADA4938-2 ADA4938-1/ADA4938-2 HD2, HD3, HD2, HD3, –50 –60 –70 –80 –90 –70 –80 –90 –100 –100 –110 –110 10 –120 06592-123 –120 1 HD2, +5V HD3, +5V HD2, ±5V HD3, ±5V –50 DISTORTION (dBc) 100 FREQUENCY (MHz) 0 –50 –70 –40 = +1 = +1 = +2 = +2 = +5 = +5 –60 –90 –100 1 10 100 FREQUENCY (MHz) RL RL RL RL RL RL 8 9 = 1kΩ = 1kΩ = 200Ω = 200Ω = 100Ω = 100Ω –70 –80 –90 1 HD2, HD3, HD2, HD3, 10 100 FREQUENCY (MHz) 図 26.高調波歪み対周波数およびゲイン 図 29.さまざまな負荷での高調波歪みの周波数特性 –40 10MHz 10MHz 70MHz 70MHz HD2, HD3, HD2, HD3, –50 10MHz 10MHz 70MHz 70MHz –60 –70 DISTORTION (dBc) DISTORTION (dBc) 7 –120 06592-124 –130 –80 –90 –100 –70 –80 –90 –100 –110 –110 –120 0.3 0.9 1.5 2.1 VOCM (V) 2.7 3.3 –120 1.7 06592-128 –130 –3.3 –2.7 –2.1 –1.5 –0.9 –0.3 1.9 2.1 2.3 2.5 2.7 2.9 3.1 VOCM (V) 図 30.高調波歪み対 VOCM および周波数、VS = 5 V 図 27.高調波歪み対 VOCM および周波数 Rev. 0 6 –110 –120 –60 5 –100 –110 –50 HD2, HD3, HD2, HD3, HD2, HD3, –50 –80 –40 4 06592-127 DISTORTION (dBc) –60 G G G G G G 3 図 28.高調波歪み対 VOUT および電源電圧 DISTORTION (dBc) HD2, HD3, HD2, HD3, HD2, HD3, 2 VOUT, dm (V) 図 25.高調波歪み対周波数および電源電圧 –40 1 － 12/25 － 3.3 06592-125 DISTORTION (dBc) –60 –40 VS = +5V VS = +5V VS = ±5V VS = ±5V 06592-126 –40 ADA4938-1/ADA4938-2 0 –10 –20 PSRR (dB) –40 –50 –60 –70 –80 –90 –110 29.5 29.6 29.7 29.8 29.9 30.0 30.1 30.2 30.3 30.4 30.5 FREQUENCY (MHz) 06592-129 –100 1 10 100 1000 図 34.PSRR の周波数特性 –20 0 –25 –5 –30 –10 –35 –15 RETURN LOSS (dB) –40 VIN CMRR (dB) +PSRR FREQUENCY (MHz) 図 31.相互変調歪み –45 –50 –55 VS = ±5V –60 –65 –20 –25 S22 –30 –35 –40 VS = +5V –70 S11 –45 –75 –50 –80 1 10 100 1000 FREQUENCY (MHz) –55 06592-130 –85 0.1 1 10 1000 図 35.リターン損失(S11、S22)の周波数特性 –15 –40 RL = 1kΩ RL = 200Ω RL = 100Ω RL = 200Ω –20 100 FREQUENCY (MHz) 図 32.VIN CMRR の周波数特性 –50 –25 –60 –30 –35 SFDR (dBc) OUTPUT BALANCE (dB) –PSRR 06592-134 DISTORTION (dBc) –30 0 –5 –10 –15 –20 –25 –30 –35 –40 –45 –50 –55 –60 –65 –70 –75 –80 –85 0.1 06592-132 10 –40 –45 –70 –80 –90 –50 –100 –55 1 10 100 FREQUENCY (MHz) 1000 –120 06592-131 –65 1 図 33.出力バランスの周波数特性 Rev. 0 10 100 FREQUENCY (MHz) 図 36.さまざまな負荷での SFDR の周波数特性 － 13/25 － 06592-135 –110 –60 ADA4938-1/ADA4938-2 26 100 24 INPUT VOLTAGE NOISE (nV/ Hz) G = +1 NOISE FIGURE (dB) 22 20 G = +2 18 G = +4 16 14 10 100 500 FREQUENCY (MHz) 1 10 06592-136 10 10 10k 100k 1M 10M 100M 図 40.入力電圧ノイズの周波数特性 10 4.0 8 3.5 6 3.0 4 PD INPUT VOLTAGE (V) 2.5 2 0 –2 2.0 1.5 1.0 –4 0.5 –6 5 10 15 20 25 30 35 40 45 50 55 60 TIME (5ns/DIV) 06592-140 0 –0.5 06592-137 –10 SINGLE OUTPUT 0 VIN × 3.16 VOUT, dm –8 TIME (200ns/DIV) 図 41.パワーダウン応答時間 図 38.オーバードライブ回復時間(パルス入力) 45 12 10 +85°C +25°C –40°C 40 8 35 6 CURRENT (mA) 4 VOLTAGE (V) 1k FREQUENCY (Hz) 図 37.ノイズ係数の周波数特性 VOLTAGE (V) 100 06592-039 12 2 0 –2 –4 –6 30 25 20 15 10 –8 0 50 100 150 200 250 300 350 400 450 TIME (50ns/DIV) 500 0 2.0 06592-138 –12 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 VOLTAGE (V) 図 42.電源電流対パワーダウン電圧および温度 図 39.オーバードライブ振幅特性(三角波入力) Rev. 0 2.2 － 14/25 － 4.0 06592-141 5 VIN × 3.16 VOUT, dm –10 ADA4938-1/ADA4938-2 0.20 3.0 2.5 0.15 2.0 1.5 1.0 0.05 VOLTAGE (V) 0 –0.05 0.5 0 –0.5 –1.0 –0.10 –1.5 –2.0 –0.15 TIME (1ns/DIV) –3.0 TIME (1ns/DIV) 図 46.大信号過渡応答 2.5 0.08 2.0 0.06 1.5 0.04 1.0 0.02 0 –0.02 0.5 0 –0.5 –0.04 –1.0 –0.06 –1.5 –0.08 –2.0 TIME (2ns/DIV) –2.5 図 44.VOCM 小信号過渡応答、VOUT = 0.1 V p-p 60 ALL CURVES ARE NORMALIZED TO VOCM = 0V 0 CLOSED-LOOP GAIN (dB) CURRENT (mA) 3 40 30 20 –3 VOCM = –3.7V VOCM = –3.5V VOCM = –3V VOCM = 0V VOCM = +3V VOCM = +3.5V VOCM = +3.7V –6 –9 10 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 VOLTAGE (V) 4.0 –12 06592-144 0 2.0 1 10 100 1000 FREQUENCY (MHz) 図 45.電源電流対パワーダウン電圧および温度 VS = 5 V Rev. 0 TIME (2ns/DIV) 図 47.VOCM 大信号過渡応答 +85°C +25°C –40°C 50 06592-046 VOLTAGE (V) 0.10 06592-043 VOLTAGE (V) 図 43.小信号過渡応答、VOUT = 0.1 V p-p –0.10 06592-145 06592-142 –2.5 –0.20 図 48.さまざまな VOCM での VOUT, dm 小信号周波数応答 VOUT = 0.1 V p-p － 15/25 － 06592-048 VOLTAGE (V) 0.10 ADA4938-1/ADA4938-2 100 IP3 100Ω 45 40 06592-049 35 30 10 10 1 10 100 100 図 49.IP3 の周波数特性 3 100k 1M 10M 100M –40 ALL CURVES ARE NORMALIZED TO VOCM = 0V –50 –60 CROSSTALK (dB) INPUT1, OUTPUT2 –3 –6 VOCM = –3.7V VOCM = –3.5V VOCM = –3V VOCM = 0V VOCM = +3V VOCM = +3.5V VOCM = +3.7V –9 –12 1 10 –70 –80 –90 –100 INPUT2, OUTPUT1 –110 –120 –130 100 1000 FREQUENCY (MHz) –140 0.3 06592-50 CLOSED-LOOP GAIN (dB) 10k 図 51.入力電流ノイズの周波数特性 0 1 10 100 FREQUENCY (MHz) 図 52.ADA4938-2 クロストークの周波数特性 図 50.さまざまな VOCM での VOUT, dm の大信号周波数応答 Rev. 0 1k FREQUENCY (Hz) FREQUENCY (MHz) － 16/25 － 1000 06592-888 IP3 (dBm) 50 06592-051 INPUT CURRENT NOISE (pA/ Hz) 55 ADA4938-1/ADA4938-2 テスト回路 200Ω +5V 50Ω 200Ω VIN 61.9Ω VOCM ADA4938 1kΩ 200Ω 06592-246 27.5Ω –5V 200Ω 図 53.等価基本テスト回路 200Ω +5V 50Ω 200Ω VIN 61.9Ω 50Ω VOCM ADA4938 200Ω 50Ω 06592-247 27.5Ω –5V 200Ω 図 54.出力バランスのテスト回路 200Ω +5V 50Ω VIN FILTER 61.9Ω 0.1µF 200Ω VOCM 412Ω FILTER ADA4938 0.1µF 200Ω 412Ω –5V 200Ω 図 55.歪み測定のテスト回路 Rev. 0 － 17/25 － 06592-248 27.5Ω ADA4938-1/ADA4938-2 動作説明 コモン・モード電圧 用語の定義 –FB RG RF コモン・モード電圧とは、2 つのノード電圧の平均を意 味します。出力コモン・モード電圧は次式で定義されま す。 ADA4938 +IN –OUT VOCM RL, dm VOUT, dm RF –IN +OUT +FB VOUT, cm = (V+OUT + V−OUT)/2 06592-004 RG 図 56.回路の定義 差動電圧 差動電圧は、2 つのノード電圧間の差です。たとえば、 出力差動電圧(または等価な出力差動モード電圧)は、次 のように定義されます。 VOUT, dm = (V+OUT − V−OUT) ここで、V+OUT と V−OUT は+OUT ピンと−OUT ピンの電圧 (共通リファレンスを基準)。 Rev. 0 バランス 差動出力を持つアンプで、差動信号振幅の一致度と位相 が正確に 180 度ずれている度合を表します。バランスは、 一致した抵抗分圧器を差動電圧ノード間に接続し、分圧 器の中点での信号振幅を差動信号の振幅と比較すること により、容易に求めることができます。この定義を使う と、出力バランスは、出力コモン・モード電圧の振幅を 出力差動モード電圧の振幅で除算して求められます。 出力バランス誤差 = － 18/25 － VOUT , cm VOUT , dm ADA4938-1/ADA4938-2 動作原理 ADA4938 は、電圧が反対方向に動く 2 つの出力を持つ点 で、従来型オペアンプと異なっています。このデバイス は、オペアンプと同様に、オープン・ループ・ゲインと これらの出力を所望の電圧にする負帰還に依存していま す。ADA4938 は標準の電圧帰還オペアンプと同様に動作 し、シングルエンド/差動変換、コモン・モード・レベ ル・シフト、差動信号増幅を容易に行うことができます。 ADA4938 はオペアンプと同様に、高い入力インピーダン スと低い出力インピーダンスを持っています。 2 つの帰還ループを採用して、差動モードとコモン・モ ードの出力電圧を制御しています。外付け抵抗で設定さ れる差動帰還は、差動出力電圧のみを制御します。コモ ン・モード帰還は、コモン・モード出力電圧のみを制御 します。このアーキテクチャにより、出力コモン・モー ド・レベルを任意の値に容易に設定することができます。 出力コモン・モード・レベルは、内部コモン・モード帰 還により VOCM 入力に加えられた電圧に一致させられ、 差動出力電圧に影響を与えません。 ADA4938 のアーキテクチャにより、厳密に一致する外付 け部品が不要で広い周波数範囲で平衡を維持する出力が 得られます。コモン・モード帰還ループにより、出力コ モン・モード電圧の信号成分が強制的にゼロにされるた め、振幅が一致して位相が 180 度ずれた完全に近い平衡 差動出力が得られます。 クローズド・ループ・ゲインの設定 図 56 に示す回路の差動モード・ゲインは次のように求め ることができます。 VOUT , dm VIN , dm = RF RG ここでは、両側の入力抵抗(RG)と帰還抵抗(RF)は等しいと 仮定しています。 出力ノイズ電圧の計算 ADA4938 の差動出力ノイズは、図 57 に示すノイズ・モ デルを使って計算することができます。入力換算ノイズ 電圧密度 vnIN は差動入力としてモデル化され、ノイズ電 流 inIN−と inIN+は各入力とグラウンドの間で流れます。ノイ ズ電流は等しいと仮定すると、ゲインと帰還抵抗の並列 接続の両端に電圧が発生します。VOCM ピンでのノイズ電 圧密度は vnCM です。4 本の各抵抗の成分は(4kTR)1/2 になり ます。表 9 に、入力ノイズ源、増幅率、出力換算ノイズ 密度の項をまとめます。 VnRG1 RG1 VnRF1 RF1 inIN+ + inIN– VnIN ADA4938 VnOD アプリケーション回路の解析 VnRG2 RG2 RF2 VnCM VnRF2 06592-005 VOCM ADA4938 ではオープン・ループ・ゲインと負帰還を採用 して、差動モード誤差電圧とコモン・モード誤差電圧を 最小に維持する方法で差動モード出力電圧とコモン・モ ード出力電圧を発生しています。差動誤差電圧は、2 つ の差動入力(+IN と−IN)間の電圧として定義されます(図 56 参照)。多くの場合、この電圧はゼロと見なすことが できます。同様に、実際の出力コモン・モード電圧と VOCM に加えられる電圧との間の差もゼロと見なすことが できます。これら 2 つを仮定すると、アプリケーション 回路を解析することができます。 図 57.ADA4938 のノイズ・モデル 表 9.出力ノイズ電圧密度の計算 Input Noise Contribution Differential Input Inverting Input Noninverting Input VOCM Input Gain Resistor, RG1 Gain Resistor, RG2 Feedback Resistor, RF1 Feedback Resistor, RF2 Rev. 0 Input Noise Term vnIN inIN− inIN+ vnCM vnRG1 vnRG2 vnRF1 vnRF2 Input Noise Voltage Density vnIN inIN− × (RG2||RF2) inIN+ × (RG1||RF1) vnCM (4kTRG1)1/2 (4kTRG2)1/2 (4kTRF1)1/2 (4kTRF2)1/2 － 19/25 － Output Multiplication Factor GN GN GN GN(β1 − β2) GN(1 − β2) GN(1 − β1) 1 1 Output Noise Voltage Density Term vnO1 = GN(vnIN) vnO2 = GN[inIN− × (RG2||RF2)] vnO3 = GN[inIN+ × (RG1||RF1)] vnO4 = GN(β1 − β2)(vnCM) vnO5 = GN(1 − β2)(4kTRG1)1/2 vnO6 = GN(1 − β1)(4kTRG2)1/2 vnO7 = (4kTRF1)1/2 vnO8 = (4kTRF2)1/2 ADA4938-1/ADA4938-2 β1 = RG1 RG2 と β2 = は帰還係数。 RF1 + RG1 RF2 + RG2 回路の実効入力インピーダンスは、シングルエンドまた は差動のいずれの信号源でアンプを駆動するかに依存し ます。平衡差動入力信号の場合(図 58)、入力間(+DIN と −DIN)の入力インピーダンス(RIN, dm)は RIN, dm = 2 × RG にな ります。 RF RF1/RG1 = RF2/RG2 のとき、β1 = β2 = β となり、ノイズ・ゲ インは次式で表されます。 ADA4938 +VS R 1 GN = = 1 + F β RG +DIN –DIN VOCM からの出力ノイズは、この場合ゼロになることに注 意してください。合計差動出力ノイズ密度 vnOD は、各出 力ノイズ項の 2 乗和平均になります。 v nOD = 8 2 ∑ vnOi i =1 RG +IN VOCM RG –IN RF 図 58.平衡(差動)入力の ADA4938 不平衡(シングルエンド入力信号)の場合(図 59)、入力イ ンピーダンスは次式で表されます。 帰還回路でのミスマッチの影響 前述のように、外付け帰還回路(RF/RG)がマッチングして いない場合でも、内部コモン・モード帰還ループにより 出力のバランスが維持されます。各出力での信号は、同 振幅かつ 180°の位相差に維持されます。入力―出力間の 差動モード・ゲインは、帰還のミスマッチに比例して変 わりますが、出力のバランスは影響を受けません。 RIN , cm Rev. 0 ⎞ ⎛ ⎟ ⎜ R G ⎟ =⎜ RF ⎟ ⎜1− ⎟ ⎜ ( ) 2 R R × + F ⎠ G ⎝ RF +VS RG RS VOCM のノイズ成分が発生するのと同様に、ミスマッチし た帰還回路では、従来型オペアンプから構成される 4 本 抵抗のディファレンス・アンプと同様に、入力コモン・ モード信号を除去する回路性能も低下します。 さらに、入力と出力のコモン・モード電圧の DC レベル が異なる場合、マッチング誤差から小さい差動モード出 力オフセット電圧が発生します。G = +1 のとき、グラウ ンド基準の入力信号と出力コモン・モード・レベルを 2.5 V に設定すると、25 mV もの出力オフセット(コモン・モ ード・レベルで 1%の差)が発生します(1%偏差の抵抗を使 用した場合)。1%偏差の抵抗により約 40 dB のワーストケ ース入力 CMRR が発生し、2.5 V のレベル・シフトにより 25 mV のワーストケース差動モード出力オフセットが発 生しますが、出力平衡誤差には大きな性能低下がありま せん。 VOUT, dm VOCM RT ADA4938 VOUT, dm RG RS RT RF 06592-007 2 は回路のノイズ・ゲイン。 ここで、 GN = (β1 + β2 ) アプリケーション回路入力インピーダンスの 計算 06592-006 出力ノイズ電圧密度は、従来型オペアンプと同様に、 +IN と−IN での入力換算項に該当する出力係数を乗算して 求められます。 図 59.不平衡(シングルエンド)入力の ADA4938 回路の入力インピーダンスは、インバータとして接続さ れた従来型オペアンプの場合より実効的に高くなります。 これは、差動出力電圧の成分がコモン・モード信号とし て入力に現れて、特に入力抵抗 RG 両端の電圧を持ち上げ るためです。 単電源アプリケーションでの入力コモン・モー ド電圧範囲 ADA4938 は、レベル・シフト(グラウンド基準の入力信号) に対して最適化されています。このため、入力コモン・ モード範囲の中心は、電源の中心から約 1 V 下へシフト されています。アンプの加算ノードの入力コモン・モー ド範囲は、−VS + 0.3 V～+VS - 1.6 V です。出力でのクリ ッピングを避けるため、+IN ピンと−IN ピンでの電圧振幅 はこれらの範囲内に制限する必要があります。 － 20/25 － ADA4938-1/ADA4938-2 RF シングルエンド入力の終端 200Ω +VS 2 V の入力ソース、50 Ω のソース抵抗、1 V/V の全体ゲ インを持つ例を使って、簡単な次の 4 ステップに従い、 ADA4938 へのシングルエンド入力を終端させます。 VTH 1.1V 1. 入力インピーダンスは次式から計算されます。 200Ω 出力電圧 VO = 1 V とするため、次式を使って RF を計算します。 a. VOCM ADA4938 RL VO RG ⎛ V × (RG + RTS ) ⎞ ⎛ 1× (200 + 27.4) ⎞ ⎟=⎜ RF = ⎜⎜ O ⎟ = 207 Ω ⎟ ⎝ 1.1 VTH ⎠ ⎝ ⎠ 200Ω 06592-081 –VS RF 200Ω 全体ゲインを 1 V/V (VO = VS = 2 V)に戻すために は、RF は次のようになる必要があります。 b. 図 60.シングルエンド入力インピーダンス ⎛ V × (RG + RTS ) ⎞ ⎛ 2 × (200 + 27.4) ⎞ ⎟=⎜ RF = ⎜⎜ O ⎟ = 414 Ω ⎟ ⎝ VTH 1.1 ⎠ ⎝ ⎠ 2. ソースを 50 Ω 終端にするため、抵抗 RT を RT || RIN = 50 Ω から RT = 61.9 Ω と計算します。 RF RF 200Ω +VS 50Ω RS VS 2V +VS RS RG 50Ω RT 61.9Ω 200Ω VOCM ADA493x RL VS 2V VO RG 図 61.終端抵抗 RT の接続 3. ゲイン抵抗の不一致を補償するため、補正抵抗(RTS)を 反転入力ゲイン抵抗 RG に直列に接続します。RTS はソ ース抵抗 RS || RT のテブナン等価値に一致します。 RTH 27.4Ω 06592-083 VTH 1.1V 図 62.テブナン等価値の計算 RTS = RTH = RS || RT = 27.4 Ω。VTH は VS/2 と等しくな いことに注意してください。これはアンプ回路が終 端に影響を与えない場合に該当します。 Rev. 0 VOCM ADA493x RL VO 200Ω RF 06592-082 RF RS 200Ω –VS 200Ω VS 2V RG RT 61.9Ω RTS 27.4Ω –VS RT 61.9Ω 50Ω RG 200Ω 50Ω 06592-084 –VS RF 06592-085 VS 2V RG 200Ω 200Ω 4. 最後に、帰還抵抗を再計算して、出力電圧を所望のレ ベルへ調整します。 +VS RS VO RL 0.97V 図 63.ゲイン抵抗 RG のバランシング 200Ω 50Ω ADA493x RG RTS 27.4Ω RF RIN 267Ω RG 200Ω VOCM ⎛ ⎞ ⎛ ⎞ ⎜ ⎟ ⎜ ⎟ R 200 G ⎜ ⎟ ⎟ = 267 Ω = =⎜ 200 RF ⎜ ⎟ ⎜ ⎟ 1 − − 1 ⎟ ⎜ ⎟ ⎜ 2 (200 200) × + ( ) × + 2 R R ⎠ ⎝ F G ⎝ ⎠ R IN RTH 27.4Ω 図 64.シングルエンド/差動変換システム 出力コモン・モード電圧の設定 ADA4938 の VOCM ピンは、内部で電源の中心値(V+と V− の電圧の平均値)にほぼ等しくバイアスされています。こ の内部バイアスを使用すると、出力コモン・モード電圧 が期待値の約 100 mV 以内で発生します。 出力コモン・モード・レベルの正確な制御が必要な場合 には、外付け電源または抵抗分圧器(10kΩ 以上の抵抗)を 使用することが推奨されます。 VOCM 入力を ADC のコモン・モード・レベル(CML)出力 に接続することもできますが、出力が十分な駆動能力を 持つように注意する必要があります。VOCM ピンの入力イ ンピーダンスは約 10 kΩ です。複数の ADA4938 デバイ スで 1 つのリファレンス出力を共用する場合は、バッフ ァの使用が推奨されます。 － 21/25 － ADA4938-1/ADA4938-2 表 10 と表 11 に、平衡および不平衡入力構成に対する一 般的なゲイン設定、対応する抵抗値、入力インピーダン ス、出力ノイズ密度を示します。また、10 V 単電源と ±5 V 両電源に対して異なる VOCM 設定を持つ与えられた 条件下での入力コモン・モード電圧も示してあります。 表 10.グラウンド基準の差動入力、DC 結合、図 58 参照 Nominal Gain (V/V) 1 2 3.16 5 RF (Ω) 200 402 402 402 RG (Ω) 200 200 127 80.6 RIN, dm (Ω) 400 400 254 161 Differential Output Noise Density (nV/√Hz) 6.5 10.4 13.4 18.2 Common-Mode Level at +IN, −IN (V) +VS = 5 V, −VS = −5 V +VS = 10 V, −VS = 0 V VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p VOCM = 2.5 V VOCM = 3.5 V VOCM = 1.0 V VOCM = 3.2 V 1.25 1.75 0.50 1.60 0.83 1.16 0.33 1.06 0.60 0.84 0.24 0.77 0.42 0.58 0.17 0.53 表 11.グラウンド基準のシングルエンド入力、DC 結合、RS = 50 Ω、図 59 参照 Nominal Gain (V/V) 1 2 3.16 5 1 2 RF (Ω) 200 402 402 402 RG1 (Ω) 200 200 127 80.6 RT (Ω) 60.4 60.4 66.5 76.8 RIN,se (Ω) 267 300 205 138 RG2 (Ω)1 226 226 158 110 Overall Gain (V/V)2 0.9 1.8 2.5 3.6 Differential Output Noise Density (nV/√Hz) 6.2 9.8 11.8 14.7 RG2 = RG1 + RTS。 終端マッチングの影響を含みます。 Rev. 0 － 22/25 － Common-Mode Swing at +IN, −IN (V) +VS = 5 V, −VS = −5 V +VS = 10 V, −VS = 0 V VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p VOCM = 2.5 V VOCM = 3.5 V VOCM = 0 V VOCM = 2.0 V 1.00 to 1.50 0.66 to 1.00 0.48 to 0.72 0.33 to 0.50 1.50 to 2.00 1.00 to 1.33 0.72 to 0.96 0.50 to 0.67 −0.25 to +0.25 −0.17 to +0.17 −0.12 to +0.12 −0.08 to +0.08 0.75 to 1.25 0.50 to 0.83 0.36 to 0.60 0.25 to 0.42 ADA4938-1/ADA4938-2 レイアウト、グラウンド接続、バイパス 他の高速デバイスの場合と同様に、ADA4938 も PCB 環 境に敏感です。優れた性能を実現するためには、高速 PCB デザインに細心の注意を払う必要があります。 電源ピンは、できるだけデバイスの近くで近くのグラウ ンド・プレーンへバイパスする必要があります。高周波 セラミック・チップ・コンデンサを使用する必要があり ます。2 個の並列バイパス・コンデンサ(1000 pF と 0.1 µF)を各電源に対して使用することが推奨されます。 1000pF のコンデンサをデバイスの近くに接続する必要が あります。さらに離れたところに、低周波バイパスの 10 µF タンタル・コンデンサを各電源とグラウンドとの間に 接続します。 最初の条件は、ADA4938 を取り囲むできるだけ多くのボ ード領域をカバーする優れたグラウンド・プレーンです が、帰還抵抗(RF)、ゲイン抵抗(RG)、入力加算ノードの近 くの領域には、グラウンド・プレーンと電源プレーンを設 けないようにする必要があります(図 65 参照)。グラウン ド・プレーンと電源プレーンを設けないと、これらのノー ドの寄生容量が小さくなるため、高周波でのアンプ応答 でのピーキングを防止することができます。 熱抵抗 θJA は、デバイス(露出パッドを含む)を EIA/JESD 51-7 で規定される熱伝導性の高い 4 層回路ボー ドにハンダ付けした状態に対して規定します。露出パッ ドはデバイスから電気的に絶縁されているため、ビアを 使ってグラウンド・プレーンへ接続することができます。 サーマル・アタッチ・パッドと ADA4938-1 のビア構造の 例を図 66 と図 67 に示します。 寄生の影響を防止するため、信号パターンは短く、かつ ダイレクトにする必要があります。相補信号が存在する 場合は、対称なレイアウトを採用して波形のバランスを 維持する必要があります。差動信号を長い距離配線する 場合は、PCB パターンを互いに近づけて、差動線をルー プ面積が最小になるように撚る必要があります。こうす ることにより、放射エネルギを減らして、回路を干渉に 対して強くします。 1.30 0.80 06592-060 06592-008 1.30 0.80 図 66.推奨 PCB サーマル・アタッチ・パッド(ADA4938-1) (寸法: mm) 図 65.RF と RG の周囲を除くグラウンド・プレーンと電源プレーン 1.30 TOP METAL GROUND PLANE 0.30 PLATED VIA HOLE 06592-061 POWER PLANE BOTTOM METAL 図 67.埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB(ADA4938-1)の断面(寸法: mm) Rev. 0 － 23/25 － ADA4938-1/ADA4938-2 高性能 ADC の駆動 ADA4938 は、広帯域 DC 結合のベースバンド・アプリケ ーションに最適です。 図 68 の回路に、16 ビット 80 MSPS ADC の AD9446 を駆動する ADA4938 のフロント エンド接続を示します。AD9446 は差動で駆動したとき に最適性能を実現します。ADA4938 は ADC を駆動する トランスを不要にし、シングルエンド/差動変換を行い、 駆動信号のバッファリングを行い、DC 結合に必要なレ ベル・シフトを提供します。 図 69 の回路に、14 ビット 125 MSPS ADC の AD9246 を 駆動する ADA4938 の簡略化したフロントエンド接続を 示します AD9246 は差動で駆動したときに最適性能を実 現します。ADA4938 は ADC を駆動するトランスを不要 にし、シングルエンド/差動変換を行い、駆動信号のバッ ファリングを行い、DC 結合に必要なレベル・シフトを 提供します。 ADA4938 は、±5 V 両電源を使用し、シングルエンド入 力から差動出力まで約 2 V/V のゲインに設定されていま す。76.8 Ω の終端抵抗を 137 Ω のシングルエンド入力イ ンピーダンスと並列に接続して、ソースの 50 Ω DC 終端 を行っています。さらに反転入力の 30.1 Ω (合計 120 Ω) により、50 Ω のソース抵抗と非反転入力を駆動する終端 抵抗の並列 DC インピーダンスとバランスをとります。 ADA4938 は、10 V 単電源を使用し、シングルエンド入 力から差動出力までゲイン= 1 で構成されています。61.9 Ω の終端抵抗を 267 Ω のシングルエンド入力インピーダ ンスと並列に接続して、ソースの 50 Ω 終端を行っていま す。さらに反転入力の 26 Ω (合計 226 Ω)により、50 Ω の ソース抵抗と非反転入力を駆動する終端抵抗の並列イン ピーダンスとバランスをとります。 信号ジェネレータは、グラウンド基準の対称なバイポーラ 出力を持っています。ADA4938 の VOCM ピンは AD9246 の CML ピンに接続されて、出力コモン・モード・レベ ルを適切なポイントに設定しています。この一部は加算 ノードに帰還され、−IN と+IN を 0.55 V にバイアスして います。0.9 V のコモン・モード電圧に対して、各 ADA4938 の出力振幅は 0.4 V～1.4 V となり、2 V p-p の差 動出力を発生しています。 信号ジェネレータは、グラウンド基準の対称なバイポーラ 出力を持っています。ADA4938 の VOCM ピンは外付けの 抵抗分圧器でバイアスされ、所望の 3.5 V 出力コモン・ モードを実現しています。コモン・モード電圧の 1/2 は 加算ノードへ帰還され、−IN と+ IN を 1.75 V にバイアスし ています。3.5 V のコモン・モード電圧に対して、各 ADA4938 の出力振幅は 2.7 V～4.3 V となり、3.2 V p-p の 差動出力を発生します。 出力は、単極のローパス・フィルタに DC 結合されていま す。このフィルタはアンプのノイズ帯域幅を削減し、 ADC のスイッチド・キャパシタ入力からある程度アイソ レーションしています。SENSE ピンを AGND に接続して、 AD9246 は 2 V p-p のフル・スケール入力に設定されてい ます。図 69 に示すように CML 出力を接続することによ り、AD9246 の入力は 1 V にバイアスされています。 アンプ出力は、-3dB カットオフ周波数 50 MHz の 2 次ロー パス・フィルタを介して ADC へ DC 結合されます。これ により、アンプのノイズ帯域幅が狭くなるので、ドライ バ出力が ADC 入力からアイソレーションされます。 図 68 に示す VREF ピンと SENSE ピンの間で R1 = R2 = 1 kΩ となるように設定することにより、AD9446 は 4.0 V p-p のフル・スケール入力に設定されます。 10V 200Ω 5V (A) 3.3V (A) 3.3V (D) 10V 61.9Ω SIGNAL GENERATOR VOCM 30nH + ADA4938 AVDD2 AVDD1 DRVDD VIN+ BUFFER T/H 24.3Ω 47pF 30nH 16 ADC 24.3Ω 226Ω AD9446 VIN– CLOCK/ TIMING 200Ω AGND REF SENSE R1 VREF 06592-054 200Ω 50Ω R2 図 68.16 ビット 80 MSPS の ADC AD9446 を駆動する ADA4938 200Ω 50Ω 90Ω VOCM VIN 1.8V +5V 76.8Ω 90Ω + ADA4938 33Ω DRVDD AD9246 10pF VIN+ 33Ω AGND SENSE CML 30.1Ω –5V 200Ω 図 69.14 ビット 125 MSPS の ADC AD9246 を駆動する ADA4938 Rev. 0 D13 TO D0 06592-056 0.1µF AVDD VIN– － 24/25 － ADA4938-1/ADA4938-2 外形寸法 0.60 MAX 0.45 PIN 1 INDICATOR 13 12 2.75 BSC SQ TOP VIEW 1.30 SQ 1.15 9 (BOTTOM VIEW) 4 5 8 0.25 MIN 1.50 REF 0.80 MAX 0.65 TYP 12° MAX *1.45 1 EXPOSED PAD 0.50 BSC 1.00 0.85 0.80 16 PIN 1 INDICATOR D06592-0-11/07(0)-J 3.00 BSC SQ 0.50 0.40 0.30 0.05 MAX 0.02 NOM SEATING PLANE 0.30 0.23 0.18 0.20 REF *COMPLIANT TO JEDEC STANDARDS MO-220-VEED-2 EXCEPT FOR EXPOSED PAD DIMENSION. 図 70.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ (CP-16-2) 寸法: mm 0.60 MAX 4.00 BSC SQ PIN 1 INDICATOR 0.60 MAX TOP VIEW PIN 1 INDICATOR 19 18 0.50 BSC 3.75 BSC SQ 12° MAX SEATING PLANE 0.80 MAX 0.65 TYP 0.30 0.23 0.18 2.25 2.10 SQ 1.95 EXPOSED PAD 0.50 0.40 0.30 1.00 0.85 0.80 24 1 (BOTTOM VIEW) 13 12 7 6 0.25 MIN 2.50 REF 0.05 MAX 0.02 NOM 0.20 REF COPLANARITY 0.08 COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-2 図 71.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド(CP-24-1) 寸法: mm オーダー・ガイド Model ADA4938-1ACPZ-R21 ADA4938-1ACPZ-RL1 ADA4938-1ACPZ-R71 ADA4938-2ACPZ-R21 ADA4938-2ACPZ-RL1 ADA4938-2ACPZ-R71 1 Temperature Range −40°C to +85°C −40°C to +85°C −40°C to +85°C −40°C to +85°C −40°C to +85°C −40°C to +85°C Package Description 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ Z = RoHS 準拠製品。 Rev. 0 － 25/25 － Package Option CP-16-2 CP-16-2 CP-16-2 CP-24-1 CP-24-1 CP-24-1 Ordering Quantity 5,000 1,500 250 5,000 1,500 250 Branding H11 H11 H11