日本語版

高電圧、差動、
18ビットADCドライバ
ADA4922-1
ピン配置
特長
アプリケーション
ADA4922-1
1
8
IN
REF
2
7
DIS
V S+
3
6
V S–
OUT+
4
5
OUT–
05681-001
NC
NC＝無接続
図1
–84
–87
2次高調波
3次高調波
RL = 2kΩ
–90
–93
–96
歪み（dBc）
シングルエンド／差動変換
低歪み（VO, dm＝40Vp-p）
−99dBc HD＠100kHz
低い差動出力換算ノイズ：12nV/ Hz
高入力インピーダンス：11MΩ
固定ゲイン2
外付けゲイン設定部品は不要
低い出力換算オフセット電圧：1.1mV（max）
低入力バイアス電流：3.5µA（max）
広い電源電圧範囲
5∼26V
40Vp-pを超える差動出力信号を生成可能
高速
−3dB帯域幅：38MHz（＠0.2Vp-p差動出力）
高速セトリング時間
0.01％に対して200ns（±5V電源、12Vステップ）
ディスエーブル機能
省スペースの熱特性強化型パッケージを採用
3mm×3mm LFCSP
8ピンSOIC_EP
低い電源電流：IS＝10mA（±12V電源）
V S = ±5V, V O, dm = 12V p-p
–99
–102
–105
–108
高電圧データ・アクイジション・システム
工業用計測
スペクトラム・アナライザ
–111
–117
ATE
V S = ±12V, V O, dm = 40V p-p
–120
医療機器
1
10
05681-012
–114
100
周波数（kHz）
図2.
さまざまな電源に対する高調波歪み
概要
ADA4922-1は、最大±20Vの差動入力範囲を持つ16/18ビット
A/Dコンバータ（ADC）駆動用の差動ドライバです。使いやす
いシングルエンド／差動変換アンプとして構成されており、
ADC の駆動に外付け部品を必要としません。分解能が 18 ビッ
トまでのADCの駆動に必要な低歪み、高S/N比特性など、重要
なメリットを提供します。
広い電源電圧範囲（5 ∼26V ）、高入力インピーダンス、2 の固
定差動ゲインを備えるADA4922-1 は、工業用計測機器などの
さまざまなアプリケーションで利用されるADC駆動用に設計さ
れています。
REV. 0
アナログ・デバイセズ株式会社
ADA4922-1はアナログ・デバイセズ独自の第2世代XFCBプロ
セスで製造されており、アンプは高電源電圧で優れたノイズ性
能と歪み性能を発揮します。
3mm × 3mm の 8 ピン LFCSP パッケージと、 8 ピン SOIC パッ
ケージがあり、いずれも効率よく放熱するための露出パドルを
備えています。− 40 ∼＋ 85°C の拡張工業用温度範囲で動作し
ます。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2005 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
ADA4922-1
目次
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
ピン配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
熱抵抗. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ADA4922-1の差動出力ノイズ・モデル. . . . . . . . . . . . . . . . . 16
REFピンの使い方 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
内部帰還回路の消費電力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
ディスエーブル機能. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
差動入力ADCの駆動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
PCボードのレイアウトの考慮事項 . . . . . . . . . . . . . . . . . . . . 18
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
改訂履歴
10/05―Revision 0: Initial Version
―2―
REV. 0
ADA4922-1
仕様
___
特に指定のない限り、VS＝±12V、TA＝25°C、RL＝1kΩ、DIS＝ハイレベル、CL＝3pF。
表1
パラメータ
条件
Min
Typ
G＝＋2、VO＝0.2Vp-p、差動
34
38
MHz
G＝＋2、VO＝40Vp-p、差動
6.5
7.2
MHz
Max
単位
動的性能
−3dB帯域幅
オーバードライブ回復時間
VS+＋0.5V∼VS−−0.5V；＋回復／−回復
180/330
ns
スルーレート
VO, dm＝2Vステップ
260
V/µs
VO, dm＝40Vステップ
730
V/µs
VO, dm＝40Vステップ
580
ns
0.01％までのセトリング時間
ノイズ／歪み性能
fC＝5kHz、VO＝40Vp-p、RL＝2kΩ、HD2/HD3
−116/−109
dBc
fC＝100kHz、VO＝40Vp-p、RL＝2kΩ、HD2/HD3
−99/−100
dBc
差動出力電圧ノイズ
f＝100kHz
12
nV/ Hz
入力電流ノイズ
f＝100kHz
1.4
pA/ Hz
高調波歪み
DC性能
差動出力オフセット電圧
0.35
差動出力オフセット電圧ドリフト
14
入力バイアス電流
1.8
ゲイン
2
1.1
mV
µV/°C
3.5
µA
V/V
ゲイン誤差
−0.05
%
ゲイン誤差ドリフト
0.0002
%/°C
入力抵抗
11
MΩ
入力容量
1
pF
入力電圧範囲
±10.7
V
±10.7
V
40
mA
20
pF
入力特性
出力特性
出力電圧振幅
各シングルエンド出力、RL＝1kΩ
±10.65
DC出力電流
容量性負荷の駆動
30％オーバーシュート
電源
26
V
無負荷時電源電流
5
9.4
10.1
mA
無負荷時電源電流
（ディスエーブル時）
1.5
2.0
mA
−PSRR
−89
−80
dB
＋PSRR
−91
−83
dB
動作範囲
電源電圧変動除去比（PSRR）
ディスエーブル
___
DIS入力電圧スレッショールド
ディスエーブル
≦−11
V
イネーブル
≧−9
V
ターンオフ時間
160
µs
ターンオン時間
78
ns
114
µA
−125
µA
___
DISバイアス電流
イネーブル
ディスエーブル
REV. 0
___
DIS＝−9V
___
DIS＝−11V
―3―
ADA4922-1
___
特に指定のない限り、VS＝±5V、TA＝25°C、RL＝1kΩ、DIS＝ハイレベル、CL＝3pF。
表2
パラメータ
条件
Min
Typ
−3dB帯域幅
G＝＋2、VO＝0.2Vp-p、差動
36
40.5
MHz
G＝＋2、VO＝12Vp-p、差動
6.5
13.5
MHz
オーバードライブ回復時間
＋回復／−回復
200/670
ns
スルーレート
VO, dm＝2Vステップ
220
V/µs
VO, dm＝12Vステップ
350
V/µs
0.01％までのセトリング時間
VO, dm＝12Vステップ
200
ns
fC＝5kHz、VO＝12Vp-p、RL＝2kΩ、HD2/HD3
−102/−108
dBc
Max
単位
動的性能
ノイズ／歪み性能
高調波歪み
fC＝100kHz、VO＝12Vp-p、RL＝2kΩ、HD2/HD3
−101/−98
dBc
差動出力電圧ノイズ
f＝100kHz
12
nV/ Hz
入力電流ノイズ
f＝100kHz
1.4
pA/ Hz
DC性能
差動出力オフセット電圧
0.4
差動出力オフセット電圧ドリフト
12
1.2
mV
入力バイアス電流
2.0
ゲイン
2
V/V
ゲイン誤差
−0.05
%
ゲイン誤差ドリフト
0.0002
%/°C
入力抵抗
11
MΩ
入力容量
1
pF
入力電圧範囲
±3.6
V
µV/°C
3.5
µA
入力特性
出力特性
出力電圧振幅
各シングルエンド出力、RL＝1kΩ
±3.55
DC出力電流
容量性負荷の駆動
30％オーバーシュート
±3.6
V
40
mA
20
pF
電源
5
動作範囲
26
V
無負荷時電源電流
7.0
7.6
mA
無負荷時電源電流
（ディスエーブル時）
0.7
1.6
mA
−PSRR
−93
−82
dB
＋PSRR
−91
−83
dB
電源電圧変動除去比（PSRR）
ディスエーブル
___
DIS入力電圧スレッショールド
ディスエーブル
≦−4
V
イネーブル
≧−2
V
ターンオフ時間
160
µs
ターンオン時間
78
ns
41
µA
49
µA
___
DISバイアス電流
イネーブル
ディスエーブル
___
DIS＝−2V
___
DIS＝−4V
―4―
REV. 0
ADA4922-1
パッケージ内部で消費される電力（PD）は、無負荷時の消費電
力、およびすべての出力負荷の駆動によって消費される電力を
合計したものです。無負荷時消費電力は、電源ピン間の電圧
（ V S）と負荷時電源電流（ I S）を乗算した値になります。負荷
駆動による消費電力は、それぞれのアプリケーションによって
異なります。各出力で、負荷駆動による電力を計算するには、
デバイス全体における関連の電圧降下と負荷電流を乗算しま
す。すべての負荷の駆動による消費電力は、個々の負荷による
消費電力の合計と等しくなります。これらの計算では、RMS電
圧と電流を使用してください。
絶対最大定格
表3
パラメータ
定格値
電源電圧
26V
消費電力
図3を参照
保存温度範囲
−65∼＋125°C
動作温度範囲
−40∼＋85°C
ピン温度範囲
（ハンダ処理、10秒）
300°C
ジャンクション温度
150°C
エアフローがあると放熱が促進されるため、実質的にθJAは減少
します。さらに、金属のパターン配線、スルーホール、グラウ
ンド、電源プレーンがパッケージのピンに直接接触する割合が
高くなる場合にも、θJAは小さくなります。パッケージの裏側の
露出パドルは、PCボード表面のパッドにハンダ付けしてくださ
い。このパッドは、仕様規定されたθJAを達成するために、銅プ
レーンに熱的に接続されています。
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
図3は、JEDEC規格に適合した4層ボード上に実装される8ピン
SOIC（79°C/W）と8ピンLFCSP（81°C/W）について、パッ
ケージの最大安全消費電力と周囲温度との関係を示します。そ
れぞれの裏面パドルは、PCボードのプレーンに熱的に接続され
たパッドにハンダ付けされています。θJA値は概算値です。
熱抵抗
3.0
θJAは最悪の条件、すなわち回路ボードにデバイスをハンダ付け
した状態で規定しており、露出パドル（EP）は、銅プレーンに
熱的に接続されたPCボード表面のパッドにエアフローがない状
2.5
SOIC
最大消費電力（W）
態でハンダ付けされています。
表4. 熱抵抗
パッケージ・タイプ
θJA
θJC
単位
8ピンSOICを4層ボードにEPと共に
79
25
℃/W
8ピンLFCSPを4層ボードにEPと共に 81
17
℃/W
2.0
LFCSP
1.5
1.0
実装した場合
05681-041
0.5
実装した場合
0
–40
最大消費電力
ADA4922-1パッケージの最大安全消費電力は、ダイ上のジャ
ンクション温度（TJ）が電力に伴って上昇することによって制
限されます。ガラス遷移温度である約150℃で、プラスチック
–20
20
40
60
周囲温度（°C）
図3.
4層ボードの温度 対 最大消費電力
の属性が変化します。この温度限界値を一時的に超過しても、
パッケージからダイに加わる応力が変化し、ADA4922-1 のパ
ラメータ性能が恒久的に変化することがあります。長時間にわ
たってジャンクション温度が150℃を超えると、シリコン・デ
バイスの特性が変化し、動作不良が生じる可能性が高くなりま
す。
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静
電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の
ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復
不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、
ESDに対する適切な予防措置を講じることをお勧めします。
REV. 0
0
―5―
80
ADA4922-1
ピン配置と機能の説明
1
8
IN
REF
2
7
DIS
V S+
3
6
V S–
OUT+
4
5
OUT–
NC＝無接続
図4.
05681-001
ADA4922-1
NC
ピン配置
表5. ピン機能の説明
ピン番号
記号
説明
1
NC
内部接続なし
2
REF
シングルエンド入力信号のリファレンス電圧
3
VS＋
正側電源
4
OUT＋
差動出力の非反転側
5
OUT−
差動出力の反転側
6
VS−
___
DIS
負側電源
7
8
IN
シングルエンド信号入力
ディスエーブル
―6―
REV. 0
ADA4922-1
代表的な性能特性
___
特に指定のない限り、VS＝±12V、RL, dm＝1kΩ、REF＝0V、DIS＝ハイレベル、TA＝25°C。
V S = ±5V
–6
–9
–12
V S = ±12V
–15
–18
–21
–24
–27
–30
1
10
100
–6
–9
–12
–15
V S = ±12V, V O, dm = 40V p-p
–18
–21
–24
–27
–30
1
10
周波数（MHz）
図5. さまざまな電源電圧に対する小信号周波数
応答
図8. さまざまな電源電圧に対する大信号周波数
応答
3
–6
–9
–12
–15
–18
V S = ±12V @ +85 °C
V S = ±5V @ +85 °C
V S = ±12V @ +25 °C
V S = ±5V @ +25 °C
V S = ±12V @ –40 °C
V S = ±5V @ –40 °C
–21
–24
–27
–30
1
10
100
1000
0
–3
–6
–9
V O, dm = 12V p-p (V S = ±5V)
V O, dm = 40V p-p (V S = ±12V)
–12
–15
–18
（すべての電圧はVO, dm）
40V p-p +85°C
40V p-p +25°C
40V p-p –40°C
–24
12V p-p +85°C
–27
12V p-p +25°C
12V p-p –40°C
–30
1
–21
05681-017
0
–3
正規化されたクローズド・ループ・ゲイン（dB）
V O, dm = 0.2V p-p
10
100
周波数（MHz）
周波数（MHz）
図6. さまざまな温度と電源電圧に対する小信号
周波数応答
図9. さまざまな温度と電源電圧に対する大信号
周波数応答
3
–3
–6
–9
–12
–15
–18
–21
–27
05681-015
V S = ±12V R L, dm = 1kΩ
V S = ±5V R L, dm = 1kΩ
V S = ±12V R L, dm = 500Ω
V S = ±5V R L, dm = 500Ω
–24
–30
1
10
100
0
–3
–6
–9
V O, dm = 12V p-p (V S = ±5V)
V O, dm = 40V p-p (V S = ±12V)
–12
–15
–18
–21
V S = ±12V, R L, dm = 1kΩ
V S = ±5V, R L, dm = 1kΩ
V S = ±12V, R L, dm = 500Ω
V S = ±5V, R L, dm = 500Ω
–24
–27
05681-018
V O, dm = 0.2V p-p
0
正規化されたクローズド・ループ・ゲイン（dB）
3
–30
1
1000
10
100
周波数（MHz）
周波数（MHz）
図7. さまざまな抵抗性負荷と電源電圧に対する
小信号周波数応答
REV. 0
100
周波数（MHz）
05681-014
正規化されたクローズド・ループ・ゲイン（dB）
V S = ±5V, V O, dm = 12V p-p
–3
1000
3
正規化されたクローズド・ループ・ゲイン（dB）
0
05681-016
–3
正規化されたクローズド・ループ・ゲイン（dB）
3
V O, dm = 0.2V p-p
0
05681-013
正規化されたクローズド・ループ・ゲイン（dB）
3
図10.
―7―
さまざまな抵抗性負荷と電源電圧に対する
大信号周波数応答
ADA4922-1
–6
–9
–12
–15
–18
–21
V S = ±5V, C L, dm = 10pF
V S = ±5V, C L, dm = 20pF
V S = ±12V, C L, dm = 0pF
V S = ±12V, C L, dm = 20pF
–24
–27
–30
1
10
0
–3
–6
–9
–12
–15
–18
–21
–27
–30
1000
100
V S = ±5V, V IN = 12V p-p, CL, dm = 0pF
V S = ±12V, V IN = 40V p-p, CL, dm = 0pF
V S = ±5V, V IN = 12V p-p, CL, dm = 20pF
V S = ±12V, V IN = 40V p-p, CL, dm = 20pF
–24
1
10
周波数（MHz）
図11.
図14.
さまざまな容量性負荷に対する
小信号周波数応答
さまざまな容量性負荷に対する大信号
周波数応答
3
0
0
–3
–3
0.2V p-p
–6
正規化ゲイン（dB）
–6
正規化ゲイン（dB）
100
周波数（MHz）
3
–9
–12
2V p-p
–15
16V p-p
–18
12V p-p
–21
–24
0.2V p-p
–9
10V p-p
–12
–15
20V p-p
–18
–21
40V p-p
–24
2V p-p
10V p-p
–30
–33
1
10
100
05681-023
–27
05681-020
–27
–30
–33
1
1000
10
周波数（MHz）
図12.
図15.
さまざまな出力振幅に対する周波数応答
（VS＝±5V）
さまざまな出力振幅に対する周波数応答
（VS＝±12V）
3
–70
V S = ±12V
–80
–90
V S ±5V
–100
05681-011
–110
–120
10
100
V REF = 0.1V p-p
0
–3
V S = ±5V
–6
–9
–12
V S = ±12V
–15
–18
–21
–24
05681-024
–60
正規化されたクローズド・ループ・ゲイン（dB）
V IN = 0.1V p-p
DIS = LOW
1
–27
–30
1
1000
10
100
1000
周波数（MHz）
周波数（MHz）
図13.
1000
100
周波数（MHz）
–50
アイソレーション（dB）
05681-050
–3
正規化されたクローズド・ループ・ゲイン（dB）
3
V O, dm = 0.2V p-p
0
05681-019
正規化されたクローズド・ループ・ゲイン（dB）
3
図16.
アイソレーションの周波数特性
（ディスエーブル）
―8―
さまざまな電源に対するREF小信号
周波数応答
REV. 0
ADA4922-1
–84
–84
RL = 2kΩ
–87
2次高調波
3次高調波
–87
–90
–90
–93
–93
–96
V S = ±5V, V O, dm = 12V p-p
歪み（dBc）
–99
–102
–105
–108
–99
–102
RL = 600Ω
–108
–111
–114
–114
–117
05681-012
–111
V S = ±12V, V O, dm = 40V p-p
–120
1
10
–117
RL = 2kΩ
–120
100
1
10
図17.
図20.
さまざまな電源に対する高調波歪み
さまざまな負荷に対する高調波歪み
100
–60
RL = 2kΩ
2次高調波
3次高調波
–70
10
–90
インピーダンス（Ω）
–80
V S = ±5V
–100
–110
VON
V S = ±5V
VON
V S = ±12V
1
VOP
V S = ±5V
0.1
–120
05681-021
–130
V S = ±12V
–140
2
7
12
17
22
27
32
37
42
0.01
0.001
47
VOP
V S = ±12V
05681-030
歪み（dBc）
100
周波数（MHz）
周波数（MHz）
0.01
出力振幅（Vp-p）
図18.
図21.
出力振幅と電源電圧 対 高調波歪み
（f＝10kHz）
0
–10
–20
–30
PSRR ( dB)
RL = 1kΩ
–105
05681-022
歪み（dBc）
–96
–40
–50
+PSRR
–60
–PSRR
–70
05681-025
–80
–90
–100
0.001
0.01
図19.
REV. 0
2次高調波
3次高調波
V S = ±12V
V O, dm = 40V p-p
0.1
1
周波数（kHz）
10
100
PSRRの周波数特性
―9―
0.1
1
周波数（kHz）
10
周波数と電源 対 シングルエンド
出力インピーダンス
100
50
90
45
80
40
入力電流ノイズ（pA/ Hz）
100
70
60
50
40
30
20
35
30
25
20
15
10
0
10
100
1k
10k
100k
1M
10M
5
0
100M
1
10
100
周波数（Hz）
図22.
0.12
0.10
図25.
差動出力ノイズの周波数特性
20ns/DIV
18
V S = ±12V
100k
1M
入力電流ノイズの周波数特性
CL = 20pF
V OUT = 40V p-p
14
0.06
10
出力電圧（V）
0.04
出力電圧（V）
10k
22
V S = ±5V
0.08
1k
周波数（Hz）
0.02
0
–0.02
–0.04
6
2
–2
–6
–0.06
–10
–0.08
–14
100ns/DIV
05681-033
–0.10
–0.12
–18
–22
05681-027
1
05681-026
10
05681-032
差動電圧ノイズ（RTO）（nV/ Hz）
ADA4922-1
時間（µ）
図23.
図26.
さまざまな電源に対する小信号過渡応答
0.125
22
CL = 0pF
CL = 10pF
CL = 20pF
18
CL = 20pF
10
出力電圧（V）
0.050
0.025
0
–0.025
–0.050
6
2
–2
–6
–10
–0.075
–14
–0.100
5ns/DIV
–0.125
図24.
05681-037
出力電圧（V）
CL = 0pF
14
0.075
–18
20ns/DIV
–22
図27.
さまざまな容量性負荷に対する小信号
過渡応答
― 10 ―
05681-040
0.100
さまざまな電源に対する大信号過渡応答
さまざまな容量性負荷に対する大信号
過渡応答
REV. 0
ADA4922-1
V IN
21
2.4
14
1.2
2
0
0
誤差
–1.2
–2
12
8
V IN
4
7
0
0
誤差
–4
–7
–2.4
–4
V OUT, dm
–8
–14
1µs/DIV
V S = ±5V
V O, dm = 12V p-p
–8
–3.6
–4.8
図28.
–21
05681-028
–6
1µs/DIV
V S = ±12V
V O, dm = 40V p-p
–28
–16
セトリング時間（VS＝±5V）
図31.
12
–12
セトリング時間（VS＝±12V）
26
入力×2
入力×2
22
18
8
10
出力電圧（V）
0
–4
6
2
–2
–6
–10
出力
–14
1µs/DIV
–12
図29.
–22
図32.
1.2
50
1.0
45
0.8
40
V S = ±5V
0.2
V S = ±12V
0
–0.2
入力オーバードライブ回復（VS＝±12V）
V S = ±5V
平均値 = 0.25mV
標準偏差 = 0.19mV
35
V S = ±12V
平均値 = –0.07mV
標準偏差 = 0.17mV
30
ユニット数 = 590
0.6
周波数
25
20
–0.4
15
–0.6
05681-036
図30.
REV. 0
図33.
差動出力オフセット電圧の温度特性
― 11 ―
（
）
差動出力オフセット電圧の分布
0.875
1.000
0.625
0.750
0.375
0.500
0.250
温度（°C）
0
0
80
0.125
60
– 0.125
40
– 0.375
20
– 0.250
0
– 0.750
–20
– 0.625
–1.2
–40
5
– 1.000
–1.0
05681-043
10
–0.8
– 0.875
差動出力オフセット電圧（mV）
1µs/DIV
–26
入力オーバードライブ回復（VS＝±5V）
0.4
05681-035
出力
–18
05681-029
–8
– 0.500
出力電圧（V）
14
4
05681-031
振幅（V）
4
3.6
振幅（V）
6
16
28
誤差（mV）
1 DIV = 0.01%
V OUT, dm
誤差（mV）
1 DIV = 0.01%
4.8
8
ADA4922-1
12.0
10
11.5
9
11.0
ISUPPLY = ±12V
8
7
10.0
電源電流（mA）
電源電流（mA）
10.5
V S = ±12V
9.5
9.0
8.5
8.0
ISUPPLY = ±5V
6
5
4
3
7.5
05681-038
6.5
6.0
–40
–20
0
20
40
60
05681-044
2
V S = ±5V
7.0
1
0
80
0
0.5
1.0
温度（°C）
図34.
1.5
2.0
2.5
3.0
3.5
4.0
VS–を基準にしたDIS入力電圧（V）
図37.
電源電流の温度特性
3.0
ディスエーブル入力電圧 対 電源電流
5
4
入力バイアス電流（µA）
2.0
1.5
–20
0
20
40
IB = ±12V
2
1
0
–1
–2
IB = ±5V
60
05681-045
–3
05681-039
1.0
–40
入力バイアス電流、VS = ±5V
リファレンス・バイアス電流、VS = ±5V
入力バイアス電流、VS = ±12V
リファレンス・バイアス電流、VS = ±12V
–4
–5
80
0
2
4
温度（°C）
図35.
6
8
10
12
14
16
18
20
22
24
VS–を基準にした入力電圧（V）
図38.
入力バイアス電流の温度特性
入力電圧 対 入力バイアス電流
V O, dm = 2V p-p
V O, dm = 2V p-p
DIS入力
V DIS = –8.5V
V DIS = –8.5V
500mV /DIV
V O, dm
500mV /DIV
DIS入力
V DIS = –10.5V
V O, dm
40µs/DIV
図36.
40µs/DIV
図39.
ディスエーブル・ターンオン時間
― 12 ―
05681-048
V DIS = –10.5V
05681-046
入力バイアス電流（µA）
3
2.5
ディスエーブル・ターンオフ時間
REV. 0
ADA4922-1
300
DIS入力電流（µA）
200
150
100
デバイス・オン
デバイス・オフ
250
IDIS = ±5V
50
0
IDIS = ±12V
05681-047
–50
–100
–150
0
5
10
15
20
VS–を基準にしたDIS電圧（V）
図40.
REV. 0
ディスエーブル電圧 対 ディスエーブル
電流
― 13 ―
ADA4922-1
動作原理
ADA4922-1はデュアル・アンプで構成されており、最小の外
付け部品数でシングルエンド入力信号源から差動ADCを駆動す
るように最適化されています（図41を参照）。
IN
OUT+
アプリケーションで電源電圧の 1/2 以外の入力中央振幅値電圧
を使用する場合は、差動オフセットを発生しない出力を得るた
めに、REFピンを入力中央振幅値レベルまでオフセットする必
要があります（図43を参照）。REFピンに印加された電圧が入
力 信 号 の 中 央 振 幅 値 レ ベ ル と 異 な る 場 合 は 、 出 力 V OUT＋と
V OUT−の間に DC オフセットが生成されます。この条件を図 44
に示します（入力信号は正レベルを基準とし、 REF ピンは 0V
に接続されています）。
R
10
V IN
R
OUT–
REF
0
REF
–5
機能図
VO, dm＝VOUT＋−VOUT−
（1）
図41の2個のアンプは同一アンプです。抵抗Rの値は600Ωに設
定されており、出力差動ノイズ、内部消費電力、全体的なシス
テムの直線性の間で最適なトレードオフが得られるようになっ
ています。基本的な動作では、REF入力は入力信号の中央振幅
値レベルに接続されます（通常、電源電圧の 1/2 ）。入力信号
（REFを基準）は、＋2の全ゲインを持つ差動出力信号を生成し
ます。図42に、信号源が0Vを基準とし、REFピンが0Vに接続
された±12V電源での代表的な動作を示します。
–10
10
5
OUT+
0
OUT–
05681-004
差動出力電圧は、次のように定義されます。
電圧（V）
図41.
05681-002
5
–2.5
0
5
10
15
20
25
30
35
40
45
50
時間（µs）
図43.
代表的な入出力応答 ― 等しい入力／リファレンス
20
20
15
V IN
10
10
0
V IN
5
REF
0
REF
電圧（V）
–20
10
–5
10
5
OUT+
5
OUT+
0
–5
OUT–
–10
0
5
10
–5
15
20
25
30
35
40
45
OUT–
–10
0
50
5
10
15
20
25
30
35
40
45
50
時間（µs）
時間（µs）
図42.
05681-005
0
05681-003
電圧（V）
–10
図44.
代表的な入出力応答 ― 中心リファレンス
― 14 ―
代表的な入出力応答 ― 等しくない入力／リファレンス
REV. 0
ADA4922-1
図45にアンプの詳細図を示します。各アンプは2段設計になっ
ており、入力Hブリッジに続いてレールtoレール出力段があり
ます（図46を参照）。
C
I
RIN
INP
INN
OUT
出力段
2つのアンプを使用して差動出力を生成する場合、動作上さら
に微妙な問題が生じます。差動出力はフォロア・アンプと反転
アンプから得られるため、ノイズ・ゲインが異なり、それゆえ
クローズド・ループ帯域幅も異なります。1MHzまでの周波数
では、出力間の帯域幅の相違による全体的な差動出力性能の違
いはさほど大きくありません。しかし、帯域幅は2 つのアンプ
の合計であるため、反転アンプの3dBポイントが差動アンプ全
体の3dBコーナーを規定することになります（図48を参照）。
ミラー
I
ADA4922-1で使用したアーキテクチャによって、他の差動ア
ンプに比べて優れたS/N比性能と歪み性能が得られます。
0
I
–2
クローズド・ループ・ゲイン
ミラー
内部アンプ・アーキテクチャ
ミラー
I
I
ROUT
IN
内部REF
–4
OUT–
–6
7
5
3
OUT
1
10k
ミラー
図46.
図48.
出力段アーキテクチャ
図47は、ADA4922-1内の各アンプのオープン・ループ・ゲイ
ンと位相の関係を示します。
125
100
ゲイン
振幅／位相（dB／度）
75
50
25
–25
–50
05681-008
位相
–100
–125
100
1k
10k
100k
1M
10M
100M
周波数（Hz）
図47.
REV. 0
1M
10M
100M
クローズド・ループACゲイン（差動出力）
非反転出力を反転することで反転出力が得られているため、2
つの出力間には小さな遅延誤差とゲイン誤差が存在します。図
48（広帯域）で現れているゲイン誤差は、反転アンプ・ゲイン
と帰還抵抗との不完全なマッチング、および2 つのアンプの伝
達関数の差異が原因となっています。遅延誤差の原因は、非反
転アンプ出力を基準にした、反転アンプを通じての遅延です。
2つの出力は位相が正確に180度ずれてはいないため、この遅延
によって差動ゲインが減少します。出力は完全に平衡している
ため、この2 つの誤差が結合して、全体的なゲイン誤差となり
ます。ほとんどのADA4922-1 アプリケーションに関係する周
波数では、この誤差は非常に小さいものです。
0
–75
100k
周波数（Hz）
I
05681-007
I
差動出力
05681-010
図45.
OUT+
05681-006
I
アンプのゲイン／位相関係
― 15 ―
ADA4922-1
VnRfによって発生する電圧ノイズ＠OUT−：VnRF
アプリケーション
（8）
Vn2によって発生する電圧ノイズ＠OUT−：
ADA4922-1は、固定ゲインのシングルエンド／差動変換電圧
アンプであり、高電圧アプリケーションで高分解能ADCを駆動
するように最適化されています。ユーザはゲインを調整できま
せん。
ADA4922-1の差動出力ノイズ・モデル
図49に、ADA4922-1の代表的なアプリケーション回路におけ
る主なノイズ源を示します。
V nRf
V n1
V nRg
Rf
Rg
Rs
V n2
OUT–
In1
OUT+
図49.
（9）
OUT−を単独で見るとき、寄与するノイズ源は無相関であるた
め、合計出力ノイズは、個々の要因の2乗和の平方根（rss）と
して計算されます。差動出力ノイズを見るとき、両方の出力に
共通のノイズ源であるVn1、RS(In1)、VnRsを除いて、ノイズ要因
は無相関です。これまでの結果から、Vn1、RS(In1)、VnRsによっ
て発生する出力ノイズは、それぞれOUT＋では＋1のゲインで、
OUT−では−1のゲインで出現することがわかります。これに
より、差動出力ではこれら3つのソースごとに2のゲインが発生
します。
ADA4922-1の差動出力ノイズ・モデル
(2(Vn+RS(1.4pA/ Hz)+VnRs))2+2(3.2nV/ Hz)2+4Vn2
室温では、
VnRg＝VnRf＝ (4KT(600Ω) ≒3.2nV/ Hz
（2）
OUT＋でのノイズは、非反転アンプの入力換算電流／電圧ノイ
ズ源とソース抵抗のノイズとなり、すべてノイズ・ゲイン1 で
出力ノイズが得られ、次の値に等しくなります。
電圧ノイズ ＠OUT＋：Vn1＋RS(In1)＋VnRs
（3）
ここで、RSは入力を供給するソース抵抗値であり、VnRsはソー
ス抵抗ノイズです。
OUT−でのノイズは、複数の信号源から生じます。
Vn1によって発生する電圧ノイズ＠OUT−：
–Rf
＝−Vn1
Rg
（4）
In1によって発生する電圧ノイズ＠OUT−：
RS(In1)
＝2Vn2
Von, dm＝
従来の方式を使用し、ノイズ源を各オペアンプの入力の1 つと
直列に接続して、入力換算電圧ノイズをモデル化します。最も
重要な入力電流ノイズは、入力ピンに存在します。このノイズ
電流によって発生する出力電圧ノイズは、入力を供給するソー
ス抵抗に加えて、アンプのダウンストリーム・ゲインにも依存
します。抵抗ノイズをモデル化するには、ノイズ電圧源とノイ
ズのない抵抗と直列に配置します。R fとR gは両方とも600Ω で
あるため、同じノイズ電圧密度を持っています。
Vn1
Rf
Rg
合計の差動出力ノイズ密度は、次のように計算されます。
REF
05681-042
V nRs
Vn2 1+
–Rf
＝−RS(In1)
Rg
（10）
ここで、Vn1＝Vn2≡Vn＝3.9nV/ Hz であり、各アンプの入力換
算電圧ノイズは同じです。
アンプのみによって発生する出力ノイズを計算するには、RSと
VnRsをゼロに設定します。この場合は、次のようになります。
Von, dm＝12nV/ Hz
（11）
出力ノイズは明らかに出力間で平衡していませんが、これは多
くのアプリケーションで問題になりません。
REFピンの使い方
REFピンは、反転パスでの出力ベースラインを設定し、入力信
号のリファレンスとして使用されます。多くのアプリケーショ
ンでは、REFピンは入力信号の中央振幅値レベルに設定されま
す（通常、電源電圧の1/2）。バイポーラ信号と両電源の使用で
は、 REF は一般にグラウンドに設定されます。単電源アプリ
ケーションでは、REFを入力信号の中央振幅値レベルに設定す
ると、最小の差動オフセットで最適な出力ダイナミック・レン
ジ性能が得られます。なお、REF入力は、反転信号パス（つま
り、OUT−）だけに影響を与えます。
多くのアプリケーションでは、各出力に同じ DC コモン・モー
ド・レベルを持つ差動出力信号を必要とます。OUT＋と
OUT−にまたがって信号を測定し、両方の出力において、希望
するレベルであっても DC レベルの異なる同相電圧を持つこと
ができます。しかしこの場合、アンプの出力ダイナミック・レ
ンジが無駄になるため、一般には行われません。
（5）
RSによって発生する電圧ノイズ＠OUT−：
VnRs
–Rf
＝−VnRs
Rg
（6）
VnRgによって発生する電圧ノイズ＠OUT−：
VnRg
–Rf
＝−VnRg
Rg
（7）
― 16 ―
REV. 0
ADA4922-1
VINを入力ピンに印加される電圧として定義すると、2つの信号
パスを規定する式は、式12と式13で与えられます。
ディスエーブル機能
VOUT＋＝＋VIN
（12）
VOUT−＝−VIN＋2(REF)
（13）
時間に必要のないデバイスで、消費電力を最小限に抑えること
ができます。ディスエーブル機能がアサートされると、デバイ
ス出力は高インピーダンス状態やスリーステート状態でなくな
ります。ディスエーブル機能は、アクティブ・ローであり、
___
DISピンに制御電圧を印加することでアサートされます。ハイ
レベル／ローレベル電圧の仕様については「仕様」を参照して
ください。
の出力信号は互いに最小のオフセットで得られることになりま
す。REF 電圧をそれ以外に設定すると、オフセットは 2 つの出
力の間になります。この効果については、「動作原理」を参照
してください。
REF ピンの最も良い使い方を示すために、10V のDC 電源を使
用し、2∼7Vの間で変動する入力信号を持つ単電源の例を考え
てみます。これは、入力信号の中央振幅値レベルが電源電圧の
差動入力ADCの駆動
ADA4922-1は、多くの高分解能ADCの駆動に必要なシングル
エンド／差動変換を提供します。図50に、ADA4922-1を使用
してADCの駆動を簡素化する方法を示します。
1/2ではなく、4.5Vの場合です。REF入力を4.5Vに設定し、オ
フセットを無視すれば、式12と式13を用いて結果が計算できま
す。入力信号が4.5Vというミッドポイントにあるとき、VOUT＋
は、VOUT−と同様に4.5Vにあります。これは、差動出力電圧が
+12V
+12V
0.1µF
ゼロである、一種のベースライン状態と考えることができます。
入力が7Vに増えると、VOUT＋は7Vまで入力をトラッキングし、
V OUT−は2V まで減少します。これは、差動出力電圧が 5V に等
しい正のピーク信号とみなすことができます。入力信号が2Vま
で減少すると、VOUT＋は再び2Vまでトラッキングし、VOUT−は
7Vまで増大します。これは、差動出力電圧が−5Vに等しい負
のピーク信号とみなすことができます。結果として得られる差
動出力電圧は10Vp-pです。
7
3
DIS
V S+
0.1µF
ADA4922-1
8 IN
OUT+ 4
V IN
±10V
R
C
R
R
C
OUT– 5
2 REF
高電圧
高分解能
ADC
R
V S–
0.1µF
6
–12V
0.1µF
–12V
以上の説明により、2 のシングルエンド／差動ゲインが得られ
ることがわかります。
内部帰還回路の消費電力
従来のオペアンプにはフィードバック素子が内蔵されていませ
んが、ADA4922-1には内部帰還ループを構成する2本の600Ω
抵抗が内蔵されています。これらの抵抗の消費電力は、デバイ
ス全体の消費電力計算に含める必要があります。特定の状況の
もとでは、これらの抵抗の消費電力は、デバイスの無負荷時電
流を大きく上回ることがあります。たとえば、REFピンをグラ
ウンドに接続し、OUT−を9V DCに接続した±12V電源では、
各600Ω抵抗は15mAを流し、135mWを消費します。これはか
なりの電力量であるため、デバイス全体の消費電力計算に含め
る必要があります。AC信号の場合は、rms解析が必要です。
REV. 0
図50.
05681-049
REF電圧が入力信号の中央振幅値レベルに設定されると、2つ
ADA4922-1のディスエーブル機能をアサートすれば、特定の
差動入力ADCの駆動
たとえば、入力信号帯域幅が 100kHz で、図 50 に示した R ＝
41.2Ω、C＝3.9nFとすると、約1MHzの−3dB帯域幅を持つ単
極フィルタを形成することになります。この帯域幅で積分され
たADA4922-1の出力ノイズ（ゼロ・ソース抵抗）は、ADC入
力に出現し、次のように計算されます。
Vn, ADC,dm (rms)＝(12nV/ Hz )
π (1MHz)
＝15µVrms
2
（14）
ADC入力での20Vp-p信号のrms値は7V rmsであり、ADC入力
においてS/N比は113dBとなります。
― 17 ―
ADA4922-1
PCボードのレイアウトの考慮事項
ADA4922-1は、多くのアプリケーションにおいて1MHzより十
分低い周波数で使用されますが、高速アンプを用いているため、
一般的な高速レイアウト手法に準拠しなければなりません。信
号の立上がり時間が相互接続の電気遅延の約5倍以上遅い場合、
低周波信号には制御されたインピーダンス送信ラインは必要あ
りません。参考までに、FR-4材質の代表的な50Ω送信ラインで
は、外層で約 140ps/in 、内層で 180ps/in の遅延を示します。
ADA4922-1とADCの間の大部分の接続は、ごく短くなります。
広帯域電源デカップリング・ネットワークは、電源ピンのでき
るだけ近くに配置してください。これらのネットワークには小
さな表面実装セラミック・コンデンサを推奨します。バルク電
源のデカップリングにはタンタル・コンデンサを推奨します。
― 18 ―
REV. 0
ADA4922-1
外形寸法
5.00 (0.197)
4.90 (0.193)
4.80 (0.189)
4.00 (0.157)
3.90 (0.154)
3.80 (0.150)
8
5
上面図
1
4
2.29 (0.092)
2.29 (0.092)
6.20 (0.244)
6.00 (0.236)
5.80 (0.228)
底面図
1.27 (0.05)
BSC
（ピンは上側）
0.50 (0.020)
×45
0.25 (0.010)
1.75 (0.069)
1.35 (0.053)
0.25 (0.0098)
0.10 (0.0039)
平坦性
0.10
実装面
8°
0.25 (0.0098) 0° 1.27 (0.050)
0.40 (0.016)
0.17 (0.0068)
0.51 (0.020)
0.31 (0.012)
JEDEC規格MS-012-AAに準拠
管理寸法はミリメートルの単位で表記しています。
カッコ内に示すインチ単位の寸法は、ミリメートル値に基づく概数で、
参考のためにのみ記載しています。設計ではこの値を使用しないでください。
図51.
8ピン標準スモール・アウトライン・パッケージ（露出パッド付き）［SOIC_N_EP］
ナローボディ（RD-8-1）
寸法単位：mm（インチ）
3.00
BSC SQ
0.60 MAX
0.50
0.40
0.30
1
8
1番ピン
識別マーク
0.90 MAX
0.85 NOM
上面図
2.75
BSC SQ
（ピンは上側）
5
1.89
1.74
1.59
4
1.60
1.45
1.30
0.70 MAX
0.65 TYP
12° MAX
1.50
REF
露出パッド
0.50
BSC
1番ピン
識別マーク
0.05 MAX
0.01 NOM
実装面
0.30
0.23
0.18
0.20 REF
図52. 8ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VD］
3mm_3mmボディ、極薄、デュアル・ピン（CP-8-2）
寸法単位：mm
REV. 0
― 19 ―
ADA4922-1
オーダー・ガイド
1
温度範囲
パッケージ
パッケージ・
オプション
マーキング
ADA4922-1ARDZ1
−40∼＋85℃
8ピン・スモール・アウトライン・パッケージ
（SOIC_N_EP）
RD-8-1
ADA4922-1ARDZ-RL1
−40∼＋85℃
8ピン・スモール・アウトライン・パッケージ
（SOIC_N_EP）
RD-8-1
ADA4922-1ARDZ-R71
−40∼＋85℃
8ピン・スモール・アウトライン・パッケージ
（SOIC_N_EP）
RD-8-1
ADA4922-1ACPZ-R21
−40∼＋85℃
8ピン・リード・フレーム・チップ・スケール・
パッケージ（LFCSP_VD）
CP-8-2
HUB
ADA4922-1ACPZ-RL1
−40∼＋85℃
8ピン・リード・フレーム・チップ・スケール・
パッケージ（LFCSP_VD）
CP-8-2
HUB
ADA4922-1ACPZ-RL71
−40∼＋85℃
8ピン・リード・フレーム・チップ・スケール・
パッケージ（LFCSP_VD）
CP-8-2
HUB
D05681-0-10/05(0)-J
モデル
Z＝鉛フリー製品
― 20 ―
REV. 0