日本語版

日本語参考資料
最新版英語データシートはこちら
特長
ピン接続図
OUT A 1
–IN A 2
+IN A 3
V– 4
概要
ADA4177-1（シングル・チャンネル）、ADA4177-2（デュアル・
チャンネル）、ADA4177-4（クワッド・チャンネル）の各アンプ
には、低オフセット電圧（2μV typ）、低温度ドリフト（1μV/°
C max）、低入力バイアス電流、低ノイズ、低消費電流（500μA
typ）という特長があります。出力は 1000 pF を超える容量性負荷
に対して、外部補償なしで安定的に動作します。
ADA4177-1／ADA4177-2／ADA4177-4 の入力は、いずれかの電
源電圧を 32 V 上回る信号に対する入力保護機能と、1000 MHz で
の 70 dB の電磁干渉（EMI）除去比により、高精度オペ・アンプ
の信頼性に関する新たな基準を打ち立てます。
TOP VIEW
(Not to Scale)
7
OUT B
6
–IN B
5
+IN B
このオペ・アンプのアプリケーションとして、センサーのシグナ
ル・コンディショニング（熱電対、RTD、ストレイン・ゲージ）、
プロセス制御のフロントエンド・アンプ、光／無線伝送システム
の高精度ダイオード・パワー測定を挙げることができます。
ADA4177-2 と ADA4177-4 は工業用温度範囲 -40 ～ +125 °C で動
作します。
ADA4177-1 と ADA4177-2 は 8 ピン SOIC パッケージ と
8 ピン MSOP パッケージを採用しています。ADA4177-4 は 14 ピ
ンの TSSOP パッケージまたは 14 ピンの SOIC パッケージを採用
しています。
12
10
8
アプリケーション
VSY = ±15V
6
4
2
0
–2
–4
–6
–8
–10
–50
–30
–10
10
30
50
VIN (V)
12282-446
無線基地局の制御回路
光ネットワーク制御回路
計測器
センサーと制御
熱電対、抵抗温度検出器（RTD）、ストレイン・ゲージ、シャ
ント電流計測
高精度フィルタ
V+
8
ADA4177-2
図 1. ADA4177-2
INPUT BIAS CURRENT (mA)
低オフセット電圧: 60 µV（max） @ 25 °C（8 ピンおよび
14 ピン SOIC）
オフセット電圧の低ドリフト: 1 µV/°C（max）（8 ピンおよび
14 ピン SOIC）
低入力バイアス電流: 1 nA（max） @ 25 °C
低い電圧ノイズ密度: 8 nV/√Hz（typ） @ 1 kHz
大きい信号電圧ゲイン（AVO）: 全電源電圧範囲および全動作温
度範囲にわたり 100 dB（min）
電源電圧レールを 32 V 上回るまたは下回る電圧に対する入力過
電圧保護
EMI フィルタ内蔵
除去比: 70 dB（typ） @ 1000 MHz
除去比: 90 dB（typ） @ 2400 MHz
レール to レール出力振幅
超低電源電流: アンプあたり 500 µA（typ）
広帯域幅:
ゲイン帯域幅積（AV = +100）: 3.5 MHz（typ）
ユニティゲイン・クロスオーバー（AV = +1）: 3.5 MHz（typ）
−3 dB 帯域幅（AV = +1）: 6 MHz（typ）
デュアル電源動作
±5 V ～ ±15 V で仕様規定、±2.5 V ～ ±18 V で動作
ユニティゲイン安定
位相反転なし
12282-001
データシート
OVP/EMI 保護、高精度、低ノイズ、
低バイアス電流のオペ・アンプ
ADA4177-1/ADA4177-2/ADA4177-4
図 2. 過電圧の電流制限、電圧フォロアの構成
表 1. 各世代の保護機能付き入力オペ・アンプの進化 1
Gen. 1,
OVP
(10 V)
OP191
OP291
OP491
1
Gen. 2,
OVP (25 V)
ADA4091-2
ADA4091-4
ADA4092-4
Gen. 3,
OVP (32 V)
ADA4096-2
ADA4096-4
Gen. 4
EMI Filters
AD8657
AD8659
AD8546
AD8548
ADA4661-2
ADA4666-2
Gen. 5, OVP
(32 V) + EMI
ADA4177-1
ADA4177-2
ADA4177-4
Gen. は世代（Generation）の略。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. C
©2016 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
ADA4177-1/ADA4177-2/ADA4177-4
データシート
目次
特長 .................................................................................................. 1
動作原理........................................................................................ 24
アプリケーション .......................................................................... 1
アプリケーション情報 ................................................................ 25
概要 .................................................................................................. 1
アクティブ過電圧保護 ............................................................ 25
ピン接続図 ...................................................................................... 1
正側電源ピンの過電圧電流の出力を制限する .................... 26
改訂履歴 .......................................................................................... 2
EMI 保護 ................................................................................... 27
仕様 .................................................................................................. 3
自己加熱 ................................................................................... 27
電気的特性、±5 V ...................................................................... 3
ADA4177-1／ADA4177-2／ADA4177-4 をコンパレータとして
使用する ................................................................................... 27
電気的特性、±15 V .................................................................... 5
出力の位相反転........................................................................ 28
絶対最大定格 .............................................................................. 7
適切なプリント回路基板（PCB）レイアウト ..................... 28
最大消費電力 .............................................................................. 7
外形寸法........................................................................................ 29
熱抵抗.......................................................................................... 7
オーダー・ガイド .................................................................... 31
ESD に関する注意 ..................................................................... 7
ピン配置およびピン機能の説明 .................................................. 8
代表的な性能特性 ........................................................................ 11
改訂履歴
4/15 - Rev. B から Rev. C
ADA4177-1 を追加 ....................................................................... 全体
図 2 を削除。ナンバリング変更 ...................................................... 1
表 1 を変更 .......................................................................................... 1
図 5、図 6、表 7 を追加、ナンバリング変更 ................................. 9
図 16、図 17、図 19、図 20 を変更................................................ 12
図 26 を変更 ...................................................................................... 14
図 34、図 35、図 37、図 39 を変更................................................ 16
図 46、図 47、図 49、図 50 を変更................................................ 17
図 59、図 62 を変更 ......................................................................... 19
図 63、図 65、図 66、図 68 を変更................................................ 20
図 69、図 72 を変更 ......................................................................... 21
図 75、図 78 を変更 ......................................................................... 22
図 77、図 80 を追加 ......................................................................... 22
図 81 ～ 図 83 を追加 ....................................................................... 23
「動作原理」セクションを変更 ...................................................... 24
「入力保護回路」セクション、「正側電源ピンの過電圧電流出力
を制限する」セクションを変更 .................................................... 26
「ADA4177-1／ADA4177-2／ADA4177-4 をコンパレータとして使
用する」セクションを変更 ............................................................ 27
オーダー・ガイドを変更 ................................................................ 31
1/15 - Rev. A から Rev. B
ADA4177-4 を追加 ....................................................................... 全体
レイアウトを変更 ........................................................................ 全体
図 2 を追加。ナンバリング変更 ...................................................... 1
「特長」セクション、「概要」セクションを変更 ......................... 1
表 2 を変更 .......................................................................................... 3
表 3 を変更 .......................................................................................... 5
表 5 を変更 .......................................................................................... 7
図 6、図 7、表 7 を追加。ナンバリング変更................................. 9
図 10、図 13 を追加 ......................................................................... 10
図 15、図 18 を置換 ......................................................................... 11
図 14、図 16、図 17、図 19 を追加 ............................................... 11
図 20、図 21、図 23、図 24 を変更 ............................................... 12
図 32、図 33 を変更 ......................................................................... 14
図 38、図 41 を変更 ......................................................................... 15
図 58、図 61 を変更 ......................................................................... 18
図 62、図 65、図 66 を変更 ............................................................ 19
図 69、図 72 を変更 ......................................................................... 20
図 87 のキャプションを変更 .......................................................... 25
外形寸法を更新 ................................................................................ 27
図 93、図 94 を追加 ......................................................................... 28
オーダー・ガイドを変更 ................................................................ 29
10/14—Rev. 0 から Rev. A
表 3 の Large Signal Voltage Gain パラメータ、
Test Conditions/Comments 列を変更 .................................................. 5
10/14—Revision 0: 初版
Rev. C | 2/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
仕様
電気的特性、±5 V
特に指定のない限り、VSY = ±5.0 V、VCM = 0 V、TA = 25 °C。
表 2.
Parameter
INPUT CHARACTERISTICS
Offset Voltage
8-Lead SOIC and 14-Lead SOIC
Symbol
Test Conditions/Comments
Min
Typ
Max
Unit
2
60
120
120
200
150
300
µV
µV
µV
µV
µV
µV
40
110
µV
µV
1
1.6
+1
+2
+0.75
+1.5
+3.5
1
1
4
100
µV/°C
µV/°C
nA
nA
nA
nA
V
mA
mA
dB
dB
dB
dB
dB
dB
pF
pF
MΩ
GΩ
25
V
V
V
V
V
V
V
V
mA
36
48
0.11
mA
mA
Ω
VOS
−40°C < TA < +125°C
8-Lead MSOP
3
−40°C < TA < +125°C
14-Lead TSSOP
3
−40°C < TA < +125°C
Offset Voltage Matching
8-Lead SOIC
8-Lead MSOP
Offset Voltage Drift
8-Lead SOIC and 14-Lead SOIC
8-Lead MSOP and 14-Lead TSSOP
Input Bias Current
ΔVOS/ΔT
−40°C < TA < +125°C
IB
−40°C < TA < +125°C
Input Offset Current
IOS
−40°C < TA < +125°C
Input Voltage Range
Overvoltage Current Limit 1
IVR
IOVP
Common-Mode Rejection Ratio
CMRR
Large Signal Voltage Gain
AVO
Input Capacitance
Input Resistance
OUTPUT CHARACTERISTICS
Output Voltage
High
Low
Output Current
Short-Circuit Current
Sourcing
Sinking
Closed-Loop Output Impedance
CINDM
CINCM
RDIFF
RCM
VOH
VOL
IOUT
ISC
ZOUT
5 V < VCM < 37 V
−37 V < VCM < −5 V
VCM = −3.5 V to +3.5 V
−40°C < TA < +125°C
RL = 2 kΩ, VOUT = −4.5 V to +4.5 V
−40°C < TA < +125°C
RL = 10 kΩ, VOUT = −4.5 V to +4.5 V
−40°C < TA < +125°C
Differential mode
Common mode
Differential mode
Common mode
ILOAD = 1 mA
−40°C < TA < +125°C
ILOAD = 7 mA
−40°C < TA < +125°C
ILOAD = 1 mA
−40°C < TA < +125°C
ILOAD = 7 mA
−40°C < TA < +125°C
VDROPOUT < 1 V
TA = 25°C
f = 1 kHz, AV = +1
Rev. C | 3/31
−1
−2
−0.75
−1.5
−3.5
122
120
108
100
115
110
−0.4
0.1
12
10
130
110
120
4.95
4.90
4.80
4.75
−4.95
−4.90
−4.80
−4.75
ADA4177-1/ADA4177-2/ADA4177-4
データシート
Parameter
POWER SUPPLY
Power Supply Rejection Ratio
Supply Current per Amplifier
DYNAMIC PERFORMANCE
Slew Rate
Settling Time
To 0.1%
To 0.01%
Gain Bandwidth Product
Unity-Gain Crossover
−3 dB Closed-Loop Bandwidth
Total Harmonic Distortion Plus Noise
EMI Rejection of +IN x
f = 1000 MHz
f = 2400 MHz
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
1
Symbol
Test Conditions/Comments
Min
Typ
PSRR
VS = ±2.5 V to ±18 V
−40°C < TA < +125°C
VOUT = 0 V
−40°C < TA < +125°C
125
120
145
ISY
SR
tS
GBP
UGC
f−3 dB
THD + N
EMIRR
en p-p
en
in
500
Max
Unit
560
600
dB
dB
µA
µA
RL = 2 kΩ
1.5
V/µs
VIN = 1 V step, RL = 2 kΩ, AV = −1
VIN = 1 V step, RL = 2 kΩ, AV = −1
VIN = 10 mV p-p, RL = 2 kΩ, AV = +100
VIN = 10 mV p-p, RL = 2 kΩ, AV = +1
VIN = 10 mV p-p, RL = 2 kΩ, AV = +1
VIN = 1 V rms, RL = 2 kΩ, AV = +1, f = 1 kHz
VIN = 200 mV p-p
1.8
3.5
3.5
3.5
6
0.003
µs
µs
MHz
MHz
MHz
%
70
90
dB
dB
175
10
8
0.2
nV p-p
nV/√Hz
nV/√Hz
pA/√Hz
0.1 Hz to 10 Hz
f = 10 Hz
f = 1 kHz
f = 1 kHz
すべての入力に 500 ms にわたって電源電圧を 32 V 上回る電圧を印加。過電圧保護された入力範囲にわたる入力バイアス電流と入力電圧の関係については、図 71 を参
照してください。
Rev. C | 4/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
電気的特性、±15 V
特に指定のない限り、VSY = ±15 V、VCM = 0 V、TA = 25 °C。
表 3.
Parameter
INPUT CHARACTERISTICS
Offset Voltage
8-Lead SOIC and 14-Lead SOIC
Symbol
Test Conditions/Comments
Min
Typ
Max
Unit
2
60
120
120
200
150
300
µV
µV
µV
µV
µV
µV
40
110
µV
µV
1
1.6
+1
+2
+0.75
+1.5
+13.5
1
1
4
130
µV/°C
µV/°C
nA
nA
nA
nA
V
mA
mA
dB
dB
dB
dB
dB
dB
pF
pF
MΩ
GΩ
25
V
V
V
V
V
V
V
V
mA
53
65
0.08
mA
mA
Ω
VOS
−40°C < TA < +125°C
8-Lead MSOP
3
−40°C < TA < +125°C
14-Lead TSSOP
3
−40°C < TA < +125°C
Offset Voltage Matching
8-Lead SOIC
8-Lead MSOP
Offset Voltage Drift
8-Lead SOIC and 14-Lead SOIC
8-Lead MSOP and 14-Lead TSSOP
Input Bias Current
ΔVOS/ΔT
−40°C < TA < +125°C
IB
−40°C < TA < +125°C
Input Offset Current
IOS
−40°C < TA < +125°C
Input Voltage Range
Overvoltage Current Limit 1
IVR
IOVP
Common-Mode Rejection Ratio
CMRR
Large Signal Voltage Gain
AVO
Input Capacitance
Input Resistance
OUTPUT CHARACTERISTICS
Output Voltage
High
Low
Output Current
Short-Circuit Current
Sourcing
Sinking
Closed-Loop Output Impedance
CINDM
CINCM
RDIFF
RCM
VOH
VOL
IOUT
ISC
ZOUT
15 V < VCM < 47 V
−47 V < VCM < −15 V
VCM = −13.5 V to +13.5 V
−40°C < TA < +125°C
RL = 2 kΩ, VOUT = −14.2 V to +14.2 V
−40°C < TA < +125°C
RL = 10 kΩ, VOUT = −14.5 V to +14.5 V
−40°C < TA < +125°C
Differential mode
Common mode
Differential mode
Common mode
ILOAD = 1 mA
−40°C < TA < +125°C
ILOAD = 7 mA
−40°C < TA < +125°C
ILOAD = 1 mA
−40°C < TA < +125°C
ILOAD = 7 mA
−40°C < TA < +125°C
VDROPOUT < 1 V
TA = 25°C
f = 1 kHz, AV = +1
Rev. C | 5/31
−1
−2
−0.75
−1.5
−13.5
128
125
110
103
118
110
−0.3
0.1
12
10
130
114
120
14.95
14.90
14.80
14.75
−14.95
−14.90
−14.80
−14.75
ADA4177-1/ADA4177-2/ADA4177-4
データシート
Parameter
POWER SUPPLY
Power Supply Rejection Ratio
Supply Current per Amplifier
DYNAMIC PERFORMANCE
Slew Rate
Settling Time
To 0.1%
To 0.01%
Gain Bandwidth Product
Unity-Gain Crossover
−3 dB Closed-Loop Bandwidth
Total Harmonic Distortion Plus Noise
EMI Rejection of +IN x
f = 1000 MHz
f = 2400 MHz
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
MULTIPLE AMPLIFIERS CHANNEL
SEPARATION
1
Symbol
Test Conditions/Comments
Min
Typ
PSRR
VS = ±2.5 V to ±18 V
−40°C < TA < +125°C
VOUT = 0 V
−40°C < TA < +125°C
125
120
145
ISY
SR
tS
GBP
UGC
f−3 dB
THD + N
EMIRR
en p-p
en
in
CS
500
Max
Unit
580
620
dB
dB
µA
µA
RL = 2 kΩ
1.5
V/µs
VIN = 10 V p-p, RL = 2 kΩ, AV = −1
VIN = 10 V p-p, RL = 2 kΩ, AV = −1
VIN = 10 mV p-p, RL = 2 kΩ, AV = +100
VIN = 10 mV p-p, RL = 2 kΩ, AV = +1
VIN = 10 mV p-p, RL = 2 kΩ, AV = +1
VIN = 1 V rms, AV = +1, RL = 2 kΩ, f = 1 kHz
VIN = 200 mV p-p
5.5
7.5
3.5
3.5
6
0.002
µs
µs
MHz
MHz
MHz
%
70
90
dB
dB
175
10
8
0.2
127
nV p-p
nV/√Hz
nV/√Hz
pA/√Hz
dB
0.1 Hz to 10 Hz
f = 10 Hz
f = 1 kHz
f = 1 kHz
f = 1 kHz
すべての入力に 500 ms にわたって電源電圧を 32 V 上回る電圧を印加。過電圧保護された入力範囲にわたる入力バイアス電流と入力電圧の関係については、図 74 を参
照してください。
Rev. C | 6/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
絶対最大定格
パッケージ内の消費電力（PD）は、静止消費電力と出力段トラン
ジスタの消費電力との和になります。次式で計算できます。
表 4.
Parameter
Supply Voltage
Input Voltage
Differential Input Voltage
Output Short-Circuit Duration to GND
Storage Temperature Range
Operating Temperature Range
Junction Temperature Range
Lead Temperature, Soldering (10 sec)1
ESD
Human Body Model (HBM)2
Field Induced Charged Device Model
(FICDM)3
Machine Model (MM)
Rating
36 V
VSY ± 32 V
±VSY
See the Maximum Power
Dissipation section
−65°C to +150°C
−40°C to +125°C
−65°C to +150°C
300°C
PD = (VSY × ISY) + (VSY − VOUT) × ILOAD
ここで、
VSY は電源レール。
ISY は静止電流。
VOUT はアンプの出力。
ILOAD は出力負荷。
デバイスの最大ジャンクション温度である 150 °C を超えないよ
うにしてください。ジャンクション温度の上限を超えると、パラ
メータ性能が低下したり、デバイスが破損したりすることがあり
ます。詳細については、技術資料 MS-2251 のデータシートの奥深
さ — 絶対最大定格と熱抵抗を参照してください。
4 kV
1250 V
熱抵抗
200 V
ジャンクション温度と周囲温度の間の熱抵抗（θJA）は最悪の条
件、すなわち、回路基板に表面実装パッケージをハンダ付けした
状態で仕様規定されています。
1
適用規格 IPC/JEDEC J-STS-020D。
適用規格 ESDA/JEDEC JS-001-2011。
3
適用規格 JESD22-C101（JEDEC の ESD FICDM 規格）。
2
上記の絶対最大定格を超えるストレスを加えると、デバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格の
みを指定するものであり、この仕様の動作のセクションに記載す
る規定値以上でのデバイス動作を定めたものではありません。製
品を長時間絶対最大定格状態に置くと、製品の信頼性に影響を与
えることがあります。
表 5. 熱抵抗
Package Type
8-Lead MSOP
8-Lead SOIC
14-Lead TSSOP
14-Lead SOIC
θJA
190
158
240
115
θJC
44
43
43
36
Unit
°C/W
°C/W
°C/W
°C/W
最大消費電力
ADA4177-1／ADA4177-2／ADA4177-4 は、最大 65 mA の短絡出
力電流を駆動できます。ただし、使用可能な出力負荷の駆動電流
は、デバイス・パッケージで許容されている最大消費電力によっ
て制限されます。絶対最大ジャンクション温度は 150 °C です（表
4 を参照）。ジャンクション温度は、次式で見積もることができ
ます。
ESD に関する注意
TJ = PD × θJA + TA
ここで、
TJ はダイのジャンクション温度。
PD はパッケージの消費電力。
θJA はパッケージの熱抵抗。
TA は周囲温度。
Rev. C | 7/31
ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されな
いまま放電することがあります。本製品は当社独自
の特許技術である ESD 保護回路を内蔵してはいます
が、デバイスが高エネルギーの静電放電を被った場
合、損傷を生じる可能性があります。したがって、
性能劣化や機能低下を防止するため、ESD に対する
適切な予防措置を講じることをお勧めします。
ADA4177-1/ADA4177-2/ADA4177-4
データシート
–IN 2
+IN 3
V– 4
ADA4177-1
TOP VIEW
(Not to Scale)
8
NIC
NIC 1
7
V+
–IN 2
ADA4177-1
6
OUT
+IN 3
5
NIC
V– 4
TOP VIEW
(Not to Scale)
NOTES
1. NIC = NOT INTERNALLY CONNECTED.
12282-205
NIC 1
説明
1、5、8
2
NIC
内部では未接続
−IN
反転入力チャンネル。
3
+IN
非反転入力チャンネル。
4
V−
負電源電圧。
6
OUT
出力チャンネル。
7
V+
正電源電圧。
6
OUT
5
NIC
図 4.8 ピン SOIC ピン配置、ADA4177-1
表 6. ADA4177-1 ピン機能の説明
記号
NIC
V+
NOTES
1. NIC = NOT INTERNALLY CONNECTED.
図 3.8 ピン MSOP ピン配置、ADA4177-1
ピン番号
8
7
12282-105
ピン配置およびピン機能の説明
Rev. C | 8/31
–IN A 2
+IN A 3
ADA4177-2
TOP VIEW
(Not to Scale)
V– 4
8
V+
7
OUT B
–IN A 2
ADA4177-2
6
–IN B
+IN A 3
5
+IN B
TOP VIEW
(Not to Scale)
OUT A 1
12282-004
OUT A 1
V– 4
表 7. ADA4177-2 ピン機能の説明
記号
説明
1
OUT A
出力チャンネル A。
2
−IN A
反転入力チャンネル A。
3
+IN A
非反転入力チャンネル A。
4
V−
負電源電圧。
5
+IN B
非反転入力チャンネル B。
6
−IN B
反転入力チャンネル B。
7
OUT B
出力チャンネル B。
8
V+
正電源電圧。
V+
7
OUT B
6
–IN B
5
+IN B
図 6.8 ピン SOIC ピン配置、ADA4177-2
図 5.8 ピン MSOP ピン配置、ADA4177-2
ピン番号
8
12282-005
ADA4177-1/ADA4177-2/ADA4177-4
データシート
Rev. C | 9/31
OUT A
1
14 OUT D
–IN A
2
13 –IN D
3
ADA4177-4
TOP VIEW
(Not to Scale)
12 +IN D
V+
4
+IN B
5
–IN B
6
9
–IN C
OUT B
7
8
OUT C
14
OUT D
–IN A 2
13
–IN D
+IN A 3
V+ 4
11 V–
+IN B 5
10 +IN C
12282-206
+IN A
OUT A 1
表 8. ADA4177-4 ピン機能の説明
記号
説明
1
OUT A
出力チャンネル A。
2
−IN A
反転入力チャンネル A。
3
+IN A
非反転入力チャンネル A。
4
V+
正電源電圧。
5
+IN B
非反転入力チャンネル B。
6
−IN B
反転入力チャンネル B。
7
OUT B
出力チャンネル B。
8
OUT C
出力チャンネル C。
9
−IN C
反転入力チャンネル C。
10
+IN C
非反転入力チャンネル C。
11
V−
負電源電圧。
12
+IN D
非反転入力チャンネル D。
13
−IN D
反転入力チャンネル D。
14
OUT D
出力チャンネル D。
TOP VIEW
(Not to Scale)
12
+IN D
11
V–
10
+IN C
–IN B 6
9
–IN C
OUT B 7
8
OUT C
図 8.14 ピン SOIC ピン配置、ADA4177-4
図 7.14 ピン TSSOP ピン配置、ADA4177-4
ピン番号
ADA4177-4
12282-207
ADA4177-1/ADA4177-2/ADA4177-4
データシート
Rev. C | 10/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
代表的な性能特性
特に指定のない限り、周囲温度（TA）= 25 °C。
80
40
30
20
50
40
30
20
0
0
12282-402
10
VOS (µV)
図 9. 入力オフセット電圧（VOS）の分布、VSY = ±5 V、
8 ピン SOIC
図 12. 入力オフセット電圧（VOS）の分布、VSY = ±15 V、
8 ピン SOIC
60
VSY = ±5V
MSOP
50
40
30
20
40
30
20
0
0
VOS (µV)
12282-400
10
–100
–90
–80
–70
–60
–50
–40
–30
–20
–10
0
10
20
30
40
50
60
70
80
90
100
10
VOS (µV)
図 10. 入力オフセット電圧（VOS）の分布、VSY = ±5 V、
8 ピン MSOP
図 13. 入力オフセット電圧（VOS）の分布、VSY = ±15 V、
8 ピン MSOP
300
VSY = ±5V
SOIC
250
NUMBER OF AMPLIFIERS
250
VSY = ±15V
SOIC
200
150
100
200
150
100
0
0
VOS (µV)
12282-503
50
–50
–45
–40
–35
–30
–25
–20
–15
–10
–5
0
5
10
15
20
25
30
35
40
45
50
50
VOS (µV)
図 11. 入力オフセット電圧（VOS）の分布、VSY = ±5 V、
14 ピン SOIC
12282-504
300
12282-401
NUMBER OF AMPLIFIERS
50
VSY = ±15V
MSOP
–100
–90
–80
–70
–60
–50
–40
–30
–20
–10
0
10
20
30
40
50
60
70
80
90
100
60
NUMBER OF AMPLIFIERS
60
10
VOS (µV)
NUMBER OF AMPLIFIERS
70
12282-403
50
VSY = ±15V
SOIC
–50
–45
–40
–35
–30
–25
–20
–15
–10
–5
0
5
10
15
20
25
30
35
40
45
50
NUMBER OF AMPLIFIERS
60
–50
–45
–40
–35
–30
–25
–20
–15
–10
–5
0
5
10
15
20
25
30
35
40
45
50
NUMBER OF AMPLIFIERS
70
90
VSY = ±5V
SOIC
–50
–45
–40
–35
–30
–25
–20
–15
–10
–5
0
5
10
15
20
25
30
35
40
45
50
80
図 14. 入力オフセット電圧（VOS）の分布、VSY = ±15 V、
14 ピン SOIC
Rev. C | 11/31
ADA4177-1/ADA4177-2/ADA4177-4
80
60
50
40
30
20
50
40
30
20
0
12282-501
0
VOS (µV)
120
図 18. 入力オフセット電圧（VOS）の分布、VSY = ±15 V、
14 ピン TSSOP
160
VSY = ±5V
8-LEAD SOIC, 14-LEAD SOIC
120
80
40
40
VOS (µV)
80
0
0
–40
–40
–80
–80
–120
–120
–25
–10
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
–160
–40
12282-508
–160
–40
300
200
100
100
VOS (µV)
200
0
–100
–200
–200
5
20
35
50
65
TEMPERATURE (°C)
80
95
110
125
20
35
50
65
80
95
110
125
VSY = ±15V
8-LEAD MSOP, 14-LEAD TSSOP
–300
–40
12282-512
–10
5
0
–100
–25
–10
図 19. 入力オフセット電圧（VOS）と温度の関係、VSY = ±15 V、
8 ピン SOIC および 14 ピン SOIC
VSY = ±5V
8-LEAD MSOP, 14-LEAD TSSOP
–300
–40
–25
TEMPERATURE (°C)
図 16. 入力オフセット電圧（VOS）と温度の関係、VSY = ±5 V、
8 ピン SOIC および 14 ピン SOIC
300
VSY = ±15V
8-LEAD SOIC, 14-LEAD SOIC
–25
–10
5
20
35
50
65
TEMPERATURE (°C)
図 17. 入力オフセット電圧（VOS）と温度の関係、VSY = ±5 V、
8 ピン MSOP および 14 ピン TSSOP
12282-511
160
VOS (µV)
60
10
図 15. 入力オフセット電圧（VOS）の分布、VSY = ±5 V、
14 ピン TSSOP
VOS (µV)
70
10
VOS (µV)
VSY = ±15V
TSSOP
12282-502
NUMBER OF AMPLIFIERS
70
–100
–90
–80
–70
–60
–50
–40
–30
–20
–10
0
10
20
30
40
50
60
70
80
90
100
NUMBER OF AMPLIFIERS
80
90
VSY = ±5V
TSSOP
80
95
110
125
12282-515
90
–100
–90
–80
–70
–60
–50
–40
–30
–20
–10
0
10
20
30
40
50
60
70
80
90
100
データシート
図 20. 入力オフセット電圧（VOS）と温度の関係、VSY = ±15 V、
8 ピン MSOP および 14 ピン TSSOP
Rev. C | 12/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
70
60
NUMBER OF AMPLIFIERS
50
40
30
20
50
40
30
20
10
10
–0.30
–0.05
0.20
0.45
0.70
0.95
TCVOS (µV/°C)
0
–0.55
12282-513
0
–0.55
35
35
VSY = ±5V
8-LEAD MSOP, 14-LEAD TSSOP
30
NUMBER OF AMPLIFIERS
NUMBER OF AMPLIFIERS
25
20
15
10
0.45
0.70
0.95
VSY = ±15V
8-LEAD MSOP, 14-LEAD TSSOP
25
20
15
10
5
5
–0.30
–0.05
0.20
0.45
0.70
0.95
TCVOS (µV/°C)
0
–0.55
12282-514
0
–0.55
100
–0.05
0.20
0.45
0.70
0.95
図 25. オフセット電圧の温度係数（TCVOS）、VSY = ±15 V、
8 ピン MSOP および 14 ピン TSSOP
100
VSY = ±5V
80
–0.30
TCVOS (µV/°C)
図 22. オフセット電圧の温度係数（TCVOS）、VSY = ±5 V、
8 ピン MSOP および 14 ピン TSSOP
VSY = ±15V
80
60
60
40
40
VOS (µV)
AVERAGE + 3σ
20
AVERAGE
0
–20
AVERAGE – 3σ
–40
–20
–60
–80
–80
–3
–2
–1
0
VCM (V)
1
AVERAGE
0
–60
–4
AVERAGE + 3σ
20
AVERAGE – 3σ
–40
2
3
4
5
–100
–15
12282-407
VOS (µV)
0.20
図 24. オフセット電圧の温度係数（TCVOS）、VSY = ±15 V、
8 ピン SOIC および 14 ピン SOIC
30
–100
–5
–0.05
TCVOS (µV/°C)
図 21. オフセット電圧の温度係数（TCVOS）、VSY = ±5 V、
8 ピン SOIC および 14 ピン SOIC
40
–0.30
12282-516
NUMBER OF AMPLIFIERS
60
VSY = ±15V
8-LEAD SOIC, 14-LEAD SOIC
12282-517
70
80
VSY = ±5V
8-LEAD SOIC, 14-LEAD SOIC
–10
–5
0
VCM (V)
図 23. 入力オフセット電圧（VOS）とコモンモード電圧（VCM）
の関係、VSY = ±5 V
5
10
15
12282-408
80
図 26. 入力オフセット電圧（VOS）とコモンモード電圧（VCM）
の関係、VS = ±15 V
Rev. C | 13/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
5.00
4.98
OUTPUT VOLTAGE SWING (V)
VOH AT ILOAD = 1mA
4.96
4.94
VOL AT ILOAD = 7mA
4.92
4.90
4.88
4.86
VOH AT ILOAD = 7mA
4.84
14.94
0
–25
25
50
100
75
125
TEMPERATURE (°C)
14.90
14.88
14.86
VSY = ±15V
14.80
–50
–25
0
75
50
25
100
125
TEMPERATURE (°C)
図 30. 出力電圧振幅と温度の関係、VSY = ±15 V
450
VSY = ±5V
VSY = ±15V
400
NUMBER OF AMPLIFIERS
250
NUMBER OF AMPLIFIERS
VOH AT ILOAD = 7mA
14.84
図 27. 出力電圧振幅と温度の関係、VSY = ±5 V
300
VOL AT ILOAD = 7mA
14.92
14.82
VSY = ±5V
4.80
–50
VOH AT ILOAD = 1mA
14.96
12282-410
4.82
VOL AT ILOAD = 1mA
14.98
12282-409
OUTPUT VOLTAGE SWING (V)
15.00
VOL AT ILOAD = 1mA
200
150
100
50
350
300
250
200
150
100
0.2
VSY = ±5V
VCM = 0V
0
0.1
IB–
IB+
–0.1
–0.2
–0.3
12282-412
1.0
0.8
0.6
0.4
0.2
0
–0.2
VSY = ±15V
VCM = 0V
IB+
IB–
0
–0.1
–0.2
–0.3
0
25
50
TEMPERATURE (°C)
75
100
125
–0.5
–50
12282-413
–25
–25
0
25
50
TEMPERATURE (°C)
75
100
125
12282-414
–0.4
–0.4
–0.5
–50
–0.4
図 31. 入力バイアス電流の分布、VSY = ±15 V
INPUT BIAS CURRENT (nA)
INPUT BIAS CURRENT (nA)
0.1
–0.6
INPUT BIAS CURRENT (nA)
図 28. 入力バイアス電流の分布、VSY = ±5 V
0.2
–0.8
12282-411
INPUT BIAS CURRENT (nA)
–1.0
0
1.0
0.8
0.6
0.4
0.2
0
–0.2
–0.4
–0.6
–0.8
0
–1.0
50
図 32. 入力バイアス電流（IB）と温度の関係、VSY = ±15 V
図 29. 入力バイアス電流（IB）と温度の関係、VSY = ±5 V
Rev. C | 14/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
0.6
10
0.2
–40°C
+25°C
+85°C
+125°C
0
0
5
10
15
20
25
30
34
40
VSY (V)
OUTPUT DROPOUT VOLTAGE (mV)
100
–40°C
+25°C
+85°C
+125°C
0.01
0.1
1
10
100
SINK CURRENT (mA)
OUTPUT DROPOUT VOLTAGE (mV)
–40°C
+25°C
+85°C
+125°C
0.1
1
10
100
SOURCE CURRENT (mA)
30
35
100
10
–40°C
+25°C
+85°C
+125°C
0.01
0.1
1
10
100
VSY = ±15V
1k
100
10
1
0.001
12282-423
OUTPUT DROPOUT VOLTAGE (mV)
100
0.01
25
1k
10k
1k
1
0.001
20
図 37. 出力ドロップアウト電圧とシンク電流の関係、
VSY = ±15 V
VSY = ±5V
10
15
SINK CURRENT (mA)
図 34. 出力ドロップアウト電圧とシンク電流の関係、
VSY = ±5 V
10k
10
VSY = ±15V
1
0.001
12282-421
OUTPUT DROPOUT VOLTAGE (mV)
10k
1k
1
0.001
5
図 36. オフセット電圧（VOS）と電源電圧（VSY）の関係
VSY = ±5V
10
0
VSY (V)
図 33. アンプあたりの電源電流（ISY）と電源電圧（VSY）の関係
10k
–5
–10
12282-406
0.1
0
12282-422
0.3
5
–40°C
+25°C
+85°C
+125°C
0.01
0.1
1
10
100
SOURCE CURRENT (mA)
図 35. 出力ドロップアウト電圧とソース電流の関係、
VSY = ±5 V
図 38. 出力ドロップアウト電圧とソース電流の関係、
VSY = ±15 V
Rev. C | 15/31
12282-424
ISY (mA)
0.4
12282-419
OFFSET VOLTAGE (µV)
0.5
ADA4177-1/ADA4177-2/ADA4177-4
100
80
80
60
60
40
40
20
20
0
PHASE WITH CL = 0pF
PHASE WITH CL = 100pF
PHASE WITH CL = 200pF
–40
–20
GAIN WITH CL = 0pF
GAIN WITH CL = 100pF
GAIN WITH CL = 200pF
–60
–80
1k
10k
100k
1M
40
40
20
20
0
–40
–60
–60
FREQUENCY (Hz)
20
0
100k
1M
–80
100M
10M
60
VSY = ±5V
G = +100
40
G = +10
G = +1
20
0
VSY = ±15V
G = +100
G = +10
G = +1
–20
1M
100k
10k
–40
1k
12282-427
–40
1k
10M
FREQUENCY (Hz)
146
146
144
142
142
140
140
CMRR (dB)
144
138
136
132
132
TEMPERATURE (°C)
75
100
125
130
–50
12282-429
50
VSY = ±15V
136
134
25
10M
138
134
0
1M
図 43. クローズドループ・ゲインの周波数特性、VSY = ±15 V
VSY = ±5V
–25
100k
10k
FREQUENCY (Hz)
図 40. クローズドループ・ゲインの周波数特性、VSY = ±5 V
CMRR (dB)
10k
–60
図 42. オープンループ・ゲインと位相の周波数特性、
VSY = ±15 V
–20
130
–50
–40
FREQUENCY (Hz)
CLOSED-LOOP GAIN (dB)
CLOSED-LOOP GAIN (dB)
40
–20
GAIN WITH CL = 0pF
GAIN WITH CL = 100pF
GAIN WITH CL = 200pF
–80
1k
図 39. オープンループ・ゲインと位相の周波数特性、
VSY = ±5 V
60
0
PHASE WITH CL = 0pF
PHASE WITH CL = 100pF
PHASE WITH CL = 200pF
–20
–40
–80
100M
10M
60
12282-428
0
–20
60
PHASE (Degrees)
100
120
VSY = ±15V
AV = –10
100
RL = 2kΩ
TA = 25°C
80
–25
0
25
50
TEMPERATURE (°C)
図 41. 同相ノイズ除去比（CMRR）と温度の関係、VSY = ±5 V
75
100
125
12282-430
OPEN-LOOP GAIN (dB)
80
120
OPEN-LOOP GAIN (dB)
100
120
PHASE (Degrees)
VSY = ±5V
AV = –10
RL = 2kΩ
TA = 25°C
12282-425
120
12282-426
データシート
図 44. 同相ノイズ除去比（CMRR）と温度の関係、VSY = ±15 V
Rev. C | 16/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
1000
1000
VSY = ±5V
100
100
AV = +100
10
AV = +10
ZOUT (Ω)
ZOUT (Ω)
AV = +10
AV = +1
1
0.1
0.01
0.01
0.01
0.1
1
10
FREQUENCY (MHz)
0.001
0.0001
12282-431
0.001
0.1
12.5
1
10
VSY = ±15V
VIN = 20V p-p
AV = +1
RL = 2kΩ
CL = 300pF
10.0
7.5
5.0
1
VOUT (2.5V/DIV)
VOUT (1V/DIV)
0.01
図 48. 出力インピーダンス（ZOUT）の周波数特性、VSY = ±15 V
VSY = ±5V
VIN = 4V p-p
AV = +1
RL = 2kΩ
CL = 300pF
2
0.001
FREQUENCY (MHz)
図 45. 出力インピーダンス（ZOUT）の周波数特性、VSY = ±5 V
3
AV = +1
1
0.1
0.001
0.0001
AV = +100
12282-432
10
VSY = ±15V
0
–1
2.5
0
–2.5
–5.0
–7.5
–2
TIME (100µs/DIV)
–12.5
TIME (100µs/DIV)
図 46. 大信号の過渡応答、VSY = ±5 V
0.10
0.10
VSY = ±15V
VIN = 100mV p-p
AV = +1
RL = 2kΩ
CL = 1000pF
0.05
VOUT (V)
0
–0.05
0
–0.10
TIME (100µs/DIV)
12282-435
–0.05
–0.10
TIME (100µs/DIV)
図 47. 小信号の過渡応答、VSY = ±5 V
図 50. 小信号の過渡応答、VSY = ±15 V
Rev. C | 17/31
12282-436
VOUT (V)
図 49. 大信号の過渡応答、VSY = ±15 V
VSY = ±5V
VIN = 100mV p-p
AV = +1
RL = 2kΩ
CL = 1000pF
0.05
12282-434
12282-433
–10.0
–3
ADA4177-1/ADA4177-2/ADA4177-4
3
2
0.05
INPUT
1
OUTPUT
TIME (10µs/DIV)
10
6
–0.2
4
–0.4
0
–2
TIME (10µs/DIV)
0.7
0.6
–1
0.10
–2
0.05
–3
INPUT
–4
INPUT VOLTAGE (V)
0.15
2
VSY = ±15V
VIN = 225mV
AV = –100
RL = 10kΩ
CL = 35pF
0
OUTPUT
–2
0.5
–4
0.4
–6
0.3
–8
0.2
–10
–12
0.1
–5
–0.05
0
5
10
15
20
INPUT
0
–6
25
12282-439
–0.10
–5
TIME (5µs/DIV)
–0.1
–5
0
5
10
15
20
–16
25
図 55. 負側の過負荷回復、VSY = ±15 V
140
VSY = ±5V TO ±15V
VSY = ±5V
VSY = ±15V
120
140
CMRR (dB)
100
135
80
60
40
130
125
–50
–25
0
25
50
75
100
125
TEMPERATURE (°C)
0
0.1
1
10
100
1k
10k
FREQUENCY (kHz)
図 56. 同相ノイズ除去比（CMRR）の周波数特性、
VSY = ±5 V および VSY = ±15 V
図 53. 電源電圧変動除去比（PSRR）と温度の関係、
VSY = ±5 V ～ ±15 V
Rev. C | 18/31
12282-455
20
12282-420
PSRR (dB)
–14
TIME (5µs/DIV)
図 52. 負側の過負荷回復、VSY = ±5 V
145
OUTPUT VOLTAGE (V)
0.8
0
OUTPUT
0
2
OUTPUT
図 54. 正側の過負荷回復、VSY = ±15 V
OUTPUT VOLTAGE (V)
INPUT VOLTAGE (V)
0.20
8
INPUT
0
–1.0
1
VSY = ±5V
VIN = 75mV
AV = –100
RL = 10kΩ
CL = 35pF
12
0.2
図 51. 正側の過負荷回復、VSY = ±5 V
0.25
14
–0.8
–1
–0.10
0.4
–0.6
0
12282-437
–0.05
0.6
OUTPUT VOLTAGE (V)
4
0.10
0
0.8
5
16
VSY = ±15V
VIN = 225mV
AV = –100
RL = 10kΩ
CL = 35pF
12282-440
0.15
1.0
INPUT VOLTAGE (V)
0.20
INPUT VOLTAGE (V)
6
VSY = ±5V
VIN = 75mV
AV = –100
RL = 10kΩ
CL = 35pF
OUTPUT VOLTAGE (V)
0.25
12282-438
データシート
ADA4177-1/ADA4177-2/ADA4177-4
データシート
120
120
VSY = ±5V
100
VSY = ±15V
100
PSRR–
PSRR–
80
PSRR (dB)
PSRR+
40
20
0
0
10
100
1k
10k
FREQUENCY (kHz)
–20
0.1
12282-456
1
40
OS–
OS+
30
20
OS+
20
10
LOAD CAPACITANCE (nF)
0
0.01
図 58. 小信号オーバーシュートと負荷容量の関係、VSY = ±5 V
1.0
VSY = ±5V
VIN = 1V p-p
RL = 2kΩ
–0.5
–1.0
0.004
5
0.003
0
0.002
–5
0.001
OUTPUT
–1.5
0
INPUT (V)
0
–25
–0.003
3.2
–30
1.6
2.0
2.4
2.8
TIME (µs)
図 59. 0.1 % への立上がりセトリング・タイム、VSY = ±5 V
12282-548
–0.002
1.2
0.005
OUTPUT
0
–0.010
–2.5
0.8
0.010
–0.005
–20
0.4
0.015
–15
–0.001
0
0.020
INPUT
–10
–2.0
–0.4
10
10
OUTPUT (V)
0.5
1
図 61. 小信号オーバーシュートと負荷容量の関係、VSY = ±15 V
0.005
INPUT
0.1
LOAD CAPACITANCE (nF)
VSY = ±15V
VIN = 10V p-p
RL = 2kΩ
–2
–1
0
1
2
3
4
5
6
7
OUTPUT (V)
1
12282-458
0.1
12282-459
10
0
0.01
INPUT (V)
VSY = ±15V
AV = +1
RL = 2kΩ
VIN = 100mV p-p
30
10
–3.0
–0.8
10k
OS–
OVERSHOOT (%)
40
1k
100
10
図 60. 電源電圧変動除去比（PSRR）の周波数特性、
VSY = ±15 V
50
VSY = ±5V
AV = +1
RL = 2kΩ
VIN = 100mV p-p
1
FREQUENCY (kHz)
図 57. 電源電圧変動除去比（PSRR）の周波数特性、
VSY = ±5 V
50
PSRR+
40
20
–20
0.1
OVERSHOOT (%)
60
12282-457
60
–0.015
8
–0.020
TIME (µs)
図 62. 0.1 % への立上がりセトリング・タイム、VSY = ±15 V
Rev. C | 19/31
12282-551
PSRR (dB)
80
ADA4177-1/ADA4177-2/ADA4177-4
10
0
0.003
0
–0.5
0.002
–5
0.001
OUTPUT
0
–2.0
–0.4
0
0.4
0.8
1.2
1.6
2.0
2.4
2.8
–25
–0.003
3.2
–30
図 63. 0.1 % への立下がりセトリング・タイム、VSY = ±5 V
VOLTAGE NOISE CORNER (nV/√Hz)
10
1k
10k
100k
1M
10M
FREQUENCY (Hz)
–0.010
VSY = ±15V
VIN = 10V p-p
RL = 2kΩ
–1
–2
2
3
4
5
6
7
8
–0.020
VSY = ±5V
VSY = ±15V
12
8
4
0
0
0.5
1.0
1.5
2.0
2.5
3.0
FREQUENCY (Hz)
図 67. 電圧ノイズ・コーナーの周波数特性、
VSY = ±5 V および VSY = ±15 V
1
80kHz
>500kHz
0.1
0.1
0.01
0.01
THD + N (%)
THD + N (%)
VSY = ±5V
RL = 2kΩ
VIN = 1V rms
1
–0.015
16
図 64. 低電圧ノイズ密度の周波数特性、
VSY = ±5 V および VSY = ±15 V
1
0
20
100
1
100
–0.005
図 66. 0.1 % への立下がりセトリング・タイム、VSY = ±15 V
VSY = ±15V
VSY = ±5V
AV = +1
0
TIME (µs)
12282-468
VOLTAGE NOISE DENSITY (nV/√Hz)
1k
–10
–0.002
TIME (µs)
0.005
OUTPUT
–20
12282-552
–3.0
–0.8
0.010
–15
–0.001
–2.5
0.015
0.001
VSY = ±15V
RL = 2kΩ
VIN = 1V rms
80kHz
>500kHz
0.001
0.0001
0.0001
0.1
1
10
FREQUENCY (kHz)
100
0.00001
0.01
12282-470
0.00001
0.01
0.1
1
10
FREQUENCY (kHz)
図 68. THD + N の周波数特性、VSY = ±15 V
図 65. THD + N の周波数特性、VSY = ±5 V
Rev. C | 20/31
100
12282-471
–1.5
INPUT (V)
–1.0
OUTPUT (V)
5
0.020
INPUT
OUTPUT (V)
0.005
0.004
0.5
INPUT (V)
VSY = ±5V
VIN = 1V p-p
RL = 2kΩ
INPUT
12282-483
1.0
12282-555
データシート
ADA4177-1/ADA4177-2/ADA4177-4
データシート
1
1
VSY = ±5V
RL = 2kΩ
fIN = 1kHz
0.1
THD + N (%)
0.01
0.01
0.01
0.1
1
10
AMPLITUDE (V rms)
0.0001
0.001
12282-472
0.0001
0.001
0.01
0.1
1
10
AMPLITUDE (V rms)
図 72. THD + N と振幅の関係、VSY = ±15 V
VSY = ±5V
VSY = ±15V
TIME (1s/DIV)
TIME (1s/DIV)
図 70. 0.1 Hz ～ 10 Hz ノイズ、VSY = ±5 V
15.0
12.5
12282-465
12282-464
INPUT VOLTAGE (50nV/DIV)
INPUT VOLTAGE (50nV/DIV)
図 69. THD + N と振幅の関係、VSY = ±5 V
12282-473
0.001
0.001
図 73. 0.1 Hz ～ 10 Hz ノイズ、VSY = ±15 V
12.5
VSY = ±5V
10.0
10.0
VSY = ±15V
INPUT BIAS CURRENT (mA)
7.5
7.5
5.0
2.5
0
–2.5
–5.0
–7.5
5.0
2.5
0
–2.5
–5.0
–7.5
–10.0
–10.0
–12.5
–12.5
0
5
10 15 20 25 30 35 40
VIN (V)
–15.0
–50
12282-466
–15.0
–40 –35 –30 –25 –20 –15 –10 –5
–40
–30
–20
–10
0
10
20
30
40
50
VIN (V)
図 71. 入力バイアス電流と入力電圧（VIN）の関係、
入力過電圧範囲を含む（VSY = ±5 V 超）
図 74. 入力バイアス電流と入力電圧（VIN）の関係、
入力過電圧範囲を含む（VSY = ±15 V 超）
Rev. C | 21/31
12282-467
THD + N (%)
0.1
INPUT BIAS CURRENT (mA)
VSY = ±15V
RL = 2kΩ
fIN = 1kHz
ADA4177-1/ADA4177-2/ADA4177-4
データシート
1000
600
VSY = ±15V
+125°C
+85°C
+25°C
–40°C
2000
INPUT BIAS CURRENT (pA)
800
INPUT BIAS CURRENT (pA)
3000
VSY = ±5V
+125°C
+85°C
+25°C
–40°C
400
200
0
–200
–400
–600
1000
0
–1000
–1000
–5
–4
–3
–2
–1
0
1
2
3
4
5
COMMON-MODE VOLTAGE (V)
–2000
–15
12282-480
–1000
0
5
10
15
図 78. 各種温度での入力バイアス電流とコモンモード
電圧（VCM）の関係、VSY = ±15 V
–90
VSY = ±15V
VSY = ±5V
VSY = ±15V
VIN = 10V p-p
AV = +1000
RL = 2kΩ
CHANNEL SEPARATION (dB)
–100
CURRENT NOISE DENSITY (pA/√Hz)
–5
COMMON-MODE VOLTAGE (V)
図 75. 各種温度での入力バイアス電流とコモンモード
電圧（VCM）の関係、VSY = ±5 V
10
–10
12282-481
–800
1
–110
–120
–130
0.01
0.1
1
10
100
FREQUENCY (kHz)
–150
0.01
12282-475
0.1
0.001
60
100
VSY = ±15V
55
SOURCING CURRENT (mA)
40
35
30
25
50
45
40
–25
0
25
50
75
100
125
TEMPERATURE (°C)
30
–50
–25
0
25
50
TEMPERATURE (°C)
図 77. 出力短絡ソース電流と温度の関係、VSY = ±5 V
75
100
125
12282-601
35
12282-600
SOURCING CURRENT (mA)
10
図 79. チャンネル・セパレーションの周波数特性、
VSY = ±15 V
VSY = ±5V
20
–50
1
FREQUENCY (kHz)
図 76. 電流ノイズ密度の周波数特性、VSY = ±5 V および
VSY = ±15 V
45
0.1
12282-474
–140
図 80. 出力短絡ソース電流と温度の関係、VSY = ±15 V
Rev. C | 22/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
–20
–30
VSY = ±5V
–40
SINKING CURRENT (mA)
–30
–35
–40
–25
0
25
50
75
100
125
TEMPERATURE (°C)
–80
–50
12282-602
–50
–50
2
1
0
–1
100
150
200
250
300
TIME (Seconds)
350
12282-604
–2
50
0
25
50
75
100
125
図 83. 出力短絡シンク電流と温度の関係、VSY = ±15 V
3
0
–25
TEMPERATURE (°C)
図 81. 出力短絡シンク電流と温度の関係、VSY = ±5 V
CHANGE IN VOS (µV)
–60
–70
–45
–3
–50
12282-603
SINKING CURRENT (mA)
–25
VSY = ±15V
図 82. オフセット電圧の短時間のドリフト
Rev. C | 23/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
Rev. C | 24/31
OVP
OVP
gm
12282-449
N BIAS
ADA4177-1／ADA4177-2／ADA4177-4 は、入力過電圧保護（OVP）
と入力 EMI フィルタリングの両方の機能を実装し、2 nA（max）
の低バイアス電流を維持するとともに、レール to レール出力動
作が可能な高精度バイポーラ・オペ・アンプです。図 84 に、入
力バイアス電流を最小限に抑えるためにスーパーβのバイポーラ
入力トランジスタとバイアス電流相殺回路を使用したメイン・ア
ンプの概念図を示します。過電圧状態時にスーパーβ入力デバイ
スを損傷から保護できるように、入力はカスコード接続されてい
ます。カスコード接続された入力は、プライマリ・ゲイン段を構
成するアクティブ負荷に供給されます。バッファ付きのトランス
コンダクタンス（gm）段は、差動電圧を差動電流に変換して出力
段を駆動します。レール to レール出力は、25 °C で負荷が 1 mA の
場合、最大 50 mV までスイングします（正側電源が 15 V の場合、
VOH で確保される室温上限値は 14.95 V）。
P BIAS
動作原理
図 84. 概念図
ADA4177-1/ADA4177-2/ADA4177-4
データシート
アプリケーション情報
アクティブ過電圧保護
外部クランプ・ダイオードを追加する
ADA4177-1／ADA4177-2／ADA4177-4 は、アクティブ過電圧保護
回路を使用して、正側電源電圧を 32 V 上回る電圧、または負側
電源電圧を 32 V 下回る電圧で入力が駆動されたときにデバイス
を損傷から保護します。ADA4177-1／ADA4177-2／ADA4177-4 は、
入力を損傷から保護するだけではなく、
入力ノイズも軽減します。
高精度オペ・アンプには、低オフセット電圧（VOS）および高同
相ノイズ除去比（CMRR）という特性があります。これらの特性
により、システム・キャリブレーションが簡素化され、動的誤差
が最小限に抑えられます。静電放電（ESD）が発生する場合にこ
れらの仕様を維持するため、バイポーラ・オペ・アンプには、通
常、内部クランプ・ダイオードと小さい制限抵抗が入力に対して
直列接続されています。ただし、これらのコンポーネントは、入
力がレール出力を超えるような故障状態には対処できません。こ
のような場合は、一般的にシステム設計者がクランプ・ダイオー
ド（D1 と D2）を直列抵抗（ROVP）とともに追加します（図 86 を
参照）。
外付けの直列入力抵抗を追加する
オペ・アンプに入力過電圧の保護回路がない場合、入力電圧が電
源電圧を上回るまたは下回る電圧に遷移すると、過度な入力電流
が発生し、オペ・アンプが損傷することがあります。これを回避
するには、入力に直列抵抗を追加します。いずれかのレールに対
して 30 V を上回る過渡電圧からオペ・アンプを保護するには、
入力電流を 5 mA に制限して、入力に 6 kΩ 直列抵抗を追加しま
す。ただし、直列抵抗を追加することで、熱ノイズが発生すると
いうトレードオフが存在します。
6 kΩ の直列抵抗では 10 nV/√Hz
の熱ノイズが発生します。これにより、抵抗からの直交熱ノイズ
とオペ・アンプ・ノイズが追加されます。
NTOTAL =
RF
VIN
D2
ROVP
V–
図 86. 高精度アンプ入力を過電圧状態から保護するための
一般的な方法
直列抵抗からの付加的な熱ノイズが ADA4177-1／ADA4177-2／
ADA4177-4 の熱ノイズ（8 nV/√Hz）に追加されると、6 kΩ の直
列抵抗は合計 12 nV/√Hz の熱ノイズを発生するので、熱ノイズ
が 70 % 増加することになります。図 85 に、追加のソース抵抗の
ノイズがアンプ入力の合計ノイズにどのように追加されるかを示
します。
ソース抵抗が大きいほど、合計ノイズが大きくなります。
ADA4177-1／ADA4177-2／ADA4177-4 には、過電圧状態用の入力
保護回路が内蔵されているため、ノイズのトレードオフを回避で
きます。
20
18
VOUT
D1
N OP AMP 2 + N RESISTOR2
ここで、
NOP AMP はオペ・アンプのノイズ。
NRESISTOR は抵抗によって発生した熱ノイズ。
TOTAL NOISE
16
VIN での信号源が、オペ・アンプの電源電圧よりダイオード 1 つ
分の電圧だけ高い値まで駆動されると、ROVP によって故障電流
が制限されます。ショットキー・ダイオードの順方向ニー電圧は
200 mV で、これは代表的な小信号ダイオードよりも低い値です。
このため、すべての過電圧電流は、外部ダイオード
（D1 および D2）
を通じてシャントされます。代表的なショットキー・ダイオード
の逆方向リーク電流は、逆電圧レベルによって大幅に変化します。
このためオペ・アンプの非反転入力がスイングすると、D1 およ
び D2 のリーク電流が一致せず、差が ROVP を通過し、電圧降下
が発生します。ROVP での電圧降下は VOS の変動として現れるの
で、CMRR 性能が大幅に低下します。ADA4177-1／ADA4177-2／
ADA4177-4 には、過電圧状態に対する入力保護回路が内蔵されて
いるため、性能の低下を回避できます。
入力保護回路
14
ADA4177-1／ADA4177-2／ADA4177-4 の入力は、一般的な設計手
法で見られるトレードオフなしで過電圧保護機能を提供します。
入力の概念図を図 87 に示します。
RESISTOR NOISE
12
10
8
V+
ADA4177-2/ADA4177-4 NOISE
6
J1B
J2B
J1A
J2A
4
2
0
5000
10000
15000
20000
25000
30000
TOTAL SOURCE RESISTANCE
図 85. 等価熱ノイズと合計ソース抵抗の関係
VIN1
V–
VIN2
12282-442
0
12282-445
EQUIVALENT THERMAL NOISE (nV/√Hz)
V+
12282-441
一般的な保護方法
図 87. ADA4177-1／ADA4177-2／ADA4177-4 の入力の概念図
Rev. C | 25/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
J1A、J1B、J2A、J2B は、従来の保護方法での直列抵抗の代わり
となる空乏モードの接合型電界効果トランジスタ（JFET）です。
通常動作時に ADA4177-1／ADA4177-2／ADA4177-4 の入力バイア
ス電流は、
チャンネルをピンチ・オフすることなく J1A および J2A
のトランジスタを流れます。最高のノイズ性能を実現するには、
（約 300 Ω）。
J1A と J2A の抵抗（RDSON）を低くする必要があります
いずれかの入力がダイオードの値を超えてレールを上回る場合、
大電流が J1A または J2A に流れるので、チャンネルがピンチ・
オフし、抵抗が増大します。図 88 に、FET チャンネルがピンチ
した場合の正側の過電圧特性と負側の過電圧特性を示します。
正側電源ピンの過電圧電流の出力を制限する
システムの正側電源は 8 mA の大きい過電圧電流をシンクできな
いため（図 88 を参照）、過電圧時にこの電流を低減して正側レー
ルに流すように設計されています。
図 90 に示しているように、
Q1L
はラテラル PNP トランジスタで、エミッタとベースがクランプ・
ダイオードとして機能して過電圧電流を V+ ピンから V− ピンに
ルーティングするとともに、Q1L のβを介してこの電流を低減し
ます。エミッタ電流が 8 mA の場合、Q1L のβの値は約 8 になる
ので、正側電源に注入される電流は 1/8 に低減します。
V+
12
10
J1B
6
+IN
4
J1A
V–
2
図 90. 過電圧保護回路
0
図 91 に、入力電圧が電源電圧を超えた場合（過電圧状態）の正
側の電源電流と負側の電源電流を示します。Q1L のコレクタによ
り電流は V− に出力されるため、過電圧時の V+ 端子の電流は反
転しません。
–2
–4
–6
–8
10
–10
50
30
VIN (V)
6
4
SUPPLY CURRENT (mA)
図 88. 正側の過電圧および負側の過電圧印加時の入力バイアス電
流、VSY = ±15 V、電圧フォロアの構成
図 89 に、2 V、20 V、40 V の過電圧での測定で示された、JFET の
実効抵抗が指数関数的に増加する様子を示します。過電圧が 2 V
から 40 V に増加するのに伴い、抵抗が 300 Ω から 3.5 kΩ に増加
しています（11 倍）。
10
2
0
–2
–4
–6
–8
300Ω AT 2V
NEGATIVE SUPPLY CURRENT
–10
8
2.2kΩ
AT 20V
–12
–40
3.5kΩ AT 40V
6
–30
–20
–10
0
10
INPUT DIFFERENTIAL (V)
20
30
40
図 91. 電源電流と入力差動電圧の関係、V+ = +15 V および
V− = −15 V、ユニティ・ゲインで構成された回路
4
負の過電圧トランジェントが予期される場合は、デバイスに電流
が入力されたり、電源電圧を変化させることなく、V− を駆動す
る負側の電圧源がソース電流を処理できるようにする必要があり
ます。
2
7.5
12.5
17.5
22.5
VIN (V)
27.5
32.5
37.5
42.5
12282-454
0
–2
2.5
POSITIVE SUPPLY CURRENT
12282-452
–30
12282-500
8
–10
–50
OVERVOLTAGE (mV)
Q1L
VSY = ±15V
12282-443
INPUT BIAS CURRENT (mA)
8
図 89. 過電圧と入力電圧（VIN）の関係、電圧フォロアの構成
Rev. C | 26/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
140
ADA4177-1／ADA4177-2／ADA4177-4 の入力は、高周波 EMI から
も保護されます。
EMI 保護機能を備えていないオペ・アンプでは、
オペ・アンプの帯域外の信号が敏感なアンプ入力に入り込み、ア
ンプを通過する際に整流されて DC オフセット上の AC フィード
スルーとして現れます。入力フィルタを使用しない場合、これら
のオフセットは比較的大きくなります。これらのオフセットは電
磁干渉除去比（EMIRR）と呼ばれます。アンプの EMIRR は次の
ように定義されます。
 100 mV 

EMIRR = 20× log

 ΔVOS 
ここで、
通常、テストに使用するピーク to ピーク入力は 100 mV です。Δ
VOS は、入力信号によるオペ・アンプのオフセットの変化です。
図 92 に、ADA4177-1／ADA4177-2／ADA4177-4 の入力 EMI 保護
を示します。
100
INPUT +IN
VSY = ±15V
RF POWER = –16dBm (50mV p-p)
100
80
60
40
WITH TWO INPUTS IN OVERVOLTAGE
20
0
0
5
10
15
20
25
30
35
40
CONTINUOUS OVERVOLTAGE (V)
図 93. 1 つの入力および 2 つの入力の最大動作温度と連続過電圧
の関係（θJA = 150 °C/W）
ADA4177-1／ADA4177-2／ADA4177-4 をコンパ
レータとして使用する
比較的小さい入力インピーダンスを許容できるのであれば、
ADA4177-1／ADA4177-2／ADA4177-4 をコンパレータとして使用
することができます。つまり、入力差動ペアはダイオードでクラ
ンプされますが、過電圧保護回路は差動動作に制限を加えます。
図 94 に、±15 V 電源での入力電流と入力差動電圧の関係を示し
ます。
80
60
8
40
6
100
1000
FREQUENCY (MHz)
図 92. EMI 除去比のピーク電圧と周波数の関係
自己加熱
過電圧状態時に ADA4177-1／ADA4177-2／ADA4177-4 は、実装さ
れているパッケージの熱抵抗（θJA）に応じて熱を放散するので、
ダイが加熱されます。規定の動作ジャンクション温度がデバイス
保護温度である 150 °C を超えないようにしてください。長時間
にわたって過熱状態にしておくと、一部の動作仕様が、確保され
た規定値から逸脱することがあります。
図 88 に示しているように ADA4177-1／ADA4177-2／ADA4177-4
の入力は、15 V の過電圧時に約 8 mA シンクされます。この状
態で ADA4177-1／ADA4177-2／ADA4177-4 の消費電力は 120 mW
です。パッケージの θJA が 100 °C/W の場合、ジャンクション温
度はパッケージとジャンクションの周囲温度から約 12 °C 上昇し
ます。このような場合は、動作時の周囲温度を 12 °C 下げて絶対
最大動作温度を 113 °C にします（125 °C - 12 °C）。ジャンクショ
ン温度が絶対最大ジャンクション温度である 125 °C を超える場
合は、入力に直列抵抗を追加して過電圧電流をさらに下げます。
図 93 に、θJA = 150 °C/W での最大動作温度と連続過電圧の関係を
示します。
4
2
0
–2
–4
–6
–8
–20
–15
–10
–5
0
5
10
15
20
INPUT DIFFERENTIAL (V)
12282-451
0
10
INPUT CURRENT (mA)
20
12282-453
EMI REJECTION RATIO PEAK VOLTAGE (dB)
120
WITH ONE INPUT IN OVERVOLTAGE
120
12282-447
MAXIMUM OPERATING TEMPERATURE (°C)
EMI 保護
図 94. ±15 V 電源での入力電流と入力差動電圧の関係
図 95 に、ADA4177-1／ADA4177-2／ADA4177-4 を使用したグラ
ウンドを基準とするコンパレータ回路の入出力を示します。電源
電圧は ±5 V です。−INx 入力はグラウンドに接続され、正入力
は±1 V にステップされます。正側および負側の回復時間は、約
4 µs です。
Rev. C | 27/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
適切なプリント回路基板（PCB）レイアウト
ADA4177-1／ADA4177-2／ADA4177-4 は高精度デバイスです。
PCB
レベルで最適性能を実現するためには、基板レイアウトのデザイ
ンに注意を払う必要があります。
リーク電流が発生しないように、基板表面をクリーンにして湿気
をなくす必要があります。表面をコーティングすると、表面の湿
気の蓄積が少なくなり、湿度バリアが構成されて、基板上の寄生
抵抗が小さくなります。
VOUT
VIN
12282-448
電源パターンを短くし、電源を適切にバイパスすると、高負荷で
AC 信号を駆動する場合などに出力電流変動による電源の乱れが
小さくなります。バイパス・コンデンサをデバイス電源ピンので
きるだけ近くに接続します。浮遊容量は、アンプの出力と入力に
おいて問題になります。カップリングを最小限に抑えるため、信
号パターンは電源ラインから少なくとも 5 mm 離してください。
図 95. ±5 V 電源および±1 V 入力ステップで ADA4177-1／
ADA4177-2／ADA4177-4 をコンパレータとして使用。
電圧フォロアの構成
出力の位相反転
位相反転とは、
アンプ伝達関数での極性変化のことを意味します。
入力に加えられる電圧が最大コモンモード電圧より大きくなると、
多くのオペ・アンプで位相反転が発生します。場合によっては、
位相反転によりアンプに恒久的な損傷が生じることがあります。
帰還ループでは、システム・ロックアップまたは装置の損傷が発
生します。ADA4177-1／ADA4177-2／ADA4177-4 では、入力電圧
が電源電圧を超える場合でも、位相反転の問題は発生しません。
基板上での温度勾配により、ハンダ付けポイントおよび異金属が
接触するその他のポイントでゼーベック電圧の不一致が発生して
熱電圧の誤差が発生します。これらの熱電対効果を小さくするた
め、熱源による両端での温度上昇が等しくなるように抵抗の向き
を調節してください。可能な場合は、入力信号経路に一致する個
数とタイプの部品を使用して、熱電対接合の個数とタイプと一致
させます。例えば、抵抗値ゼロのようなダミー部品を使用して、
反対側の入力経路の実抵抗に一致させます。一致する部品は互い
に近づけて配置し、同じ向きに配置する必要があります。同じ長
さのリードを使用して、熱伝導の平衡状態を維持させます。PCB
上の発熱源をアンプ入力回路からできるだけ離します。
12282-482
グラウンド・プレーンの使用も推奨されます。グラウンド・プレー
ンにより、EMI ノイズが低減し、回路基板全体にわたって温度が
一定に保たれます。
図 96. 過電圧状態での位相反転なしの出力
Rev. C | 28/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
外形寸法
3.20
3.00
2.80
8
3.20
3.00
2.80
5.15
4.90
4.65
5
1
4
PIN 1
IDENTIFIER
0.65 BSC
15° MAX
1.10 MAX
0.15
0.05
COPLANARITY
0.10
6°
0°
0.40
0.25
0.80
0.55
0.40
0.23
0.09
COMPLIANT TO JEDEC STANDARDS MO-187-AA
10-07-2009-B
0.95
0.85
0.75
図 97. 8 ピン、ミニ・スモール・アウトライン・パッケージ［MSOP］
（RM-8）
寸法単位: mm
5.00 (0.1968)
4.80 (0.1890)
8
1
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
4.00 (0.1574)
3.80 (0.1497)
図 98. 8 ピン、標準スモール・アウトライン・パッケージ［SOIC_N］
ナロー・ボディ（R-8）
寸法単位: mm（括弧内はインチ）
Rev. C | 29/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
5.10
5.00
4.90
14
8
4.50
4.40
4.30
6.40
BSC
1
7
PIN 1
0.65 BSC
1.20
MAX
0.15
0.05
COPLANARITY
0.10
0.20
0.09
0.30
0.19
0.75
0.60
0.45
8°
0°
SEATING
PLANE
061908-A
1.05
1.00
0.80
COMPLIANT TO JEDEC STANDARDS MO-153-AB-1
図 99. 14 ピン、薄型シュリンク・スモール・アウトライン・パッケージ［TSSOP］
（RU-14）
寸法単位: mm
8.75 (0.3445)
8.55 (0.3366)
8
14
1
7
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
6.20 (0.2441)
5.80 (0.2283)
0.50 (0.0197)
0.25 (0.0098)
1.75 (0.0689)
1.35 (0.0531)
SEATING
PLANE
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AB
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
060606-A
4.00 (0.1575)
3.80 (0.1496)
図 100. 14 ピン、標準スモール・アウトライン・パッケージ［SOIC_N］
ワイド・ボディ（R-14）
寸法単位: mm（括弧内はインチ）
Rev. C | 30/31
ADA4177-1/ADA4177-2/ADA4177-4
データシート
オーダー・ガイド
1
Model
ADA4177-1ARMZ
ADA4177-1ARMZ-R7
ADA4177-1ARMZ-RL
ADA4177-1ARZ
ADA4177-1ARZ-R7
ADA4177-1ARZ-RL
ADA4177-2ARMZ
ADA4177-2ARMZ-R7
ADA4177-2ARMZ-RL
ADA4177-2ARZ
ADA4177-2ARZ-R7
ADA4177-2ARZ-RL
ADA4177-4ARUZ
ADA4177-4ARUZ-R7
ADA4177-4ARUZ-RL
ADA4177-4ARZ
ADA4177-4ARZ-R7
ADA4177-4ARZ-RL
1
Temperature Range
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
Package Description
8-Lead Mini Small Outline Package [MSOP]
8-Lead Mini Small Outline Package [MSOP]
8-Lead Mini Small Outline Package [MSOP]
8-Lead Standard Small Outline Package [SOIC_N]
8-Lead Standard Small Outline Package [SOIC_N]
8-Lead Standard Small Outline Package [SOIC_N]
8-Lead Mini Small Outline Package [MSOP]
8-Lead Mini Small Outline Package [MSOP]
8-Lead Mini Small Outline Package [MSOP]
8-Lead Standard Small Outline Package [SOIC_N]
8-Lead Standard Small Outline Package [SOIC_N]
8-Lead Standard Small Outline Package [SOIC_N]
14-Lead Thin Shrink Small Outline Package [TSSOP]
14-Lead Thin Shrink Small Outline Package [TSSOP]
14-Lead Thin Shrink Small Outline Package [TSSOP]
14-Lead Standard Small Outline Package [SOIC_N]
14-Lead Standard Small Outline Package [SOIC_N]
14-Lead Standard Small Outline Package [SOIC_N]
Z = RoHS 準拠製品。
Rev. C | 31/31
Package Option
RM-8
RM-8
RM-8
R-8
R-8
R-8
RM-8
RM-8
RM-8
R-8
R-8
R-8
RU-14
RU-14
RU-14
R-14
R-14
R-14
Branding
A3E
A3E
A3E
A36
A36
A36