日本語版

低消費電力超低ノイズアンプ
ADA4075-2
ピン配置
OUTA 1
超低ノイズ: 1 kHz で 2.8 nV/√Hz (typ)
超低歪み: 0.0002% (typ)
低電源電流: アンプあたり 1.8 mA (typ)
最大オフセット電圧: 1 mV
帯域幅: 6.5 MHz (typ)
スルーレート: 12 V/µs (typ)
ユニティ・ゲイン安定
拡張温度範囲
SOIC パッケージを採用
–INA 2
8
ADA4075-2
V+
OUTB
TOP VIEW
6 –INB
(Not to Scale)
5 +INB
V– 4
7
+INA 3
07642-001
特長
図 1.8 ピン SOIC
アプリケーション
高精度計装
業務用オーディオ
アクティブ・フィルタ
低ノイズ・アンプのフロントエンド
積分器
概要
表 1.低ノイズ高精度オペアンプ
ADA4075-2 は、アナログ・デバイセズの iPolar®製造プロセス
を採用して優れた DC 特性と AC 特性を組み合わせた高性能
低ノイズのデュアル・オペアンプです。iPolar 製造プロセスは、
ラテラル・トレンチ・アイソレーションを使って垂直接合ア
イソレーションを実現した最新のバイポーラ技術です。この
技術により、高速、低消費電力、かつ小型チップ・サイズで
低ノイズ性能のアンプが可能になりました。ADA4075-2 は、
高スルーレート、低歪み、超低ノイズを持つため、高忠実度
のオーディオや高性能計装アプリケーションに最適です。ま
た、特に低消費電力、小型筺体、高実装密度のアプリケーシ
ョンに対しても適しています。ADA4075-2 の仕様は−40°C～
+125°C の温度範囲で規定され、標準の SOIC パッケージを採
用しています。
Supply
44 V
36 V
12 V to 16 V
5V
Single
OP27
AD8671
AD8675
AD797
AD8665
OP162
AD8605
AD8655
AD8691
Dual
OP275
AD8672
AD8676
AD8599
AD8666
OP262
AD8606
AD8656
AD8692
ADA4004-4
AD8674
AD8668
OP462
AD8608
AD8694
Rev. 0
Quad
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照くださ
い。
©2008 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
本
ADA4075-2
目次
特長 ..................................................................................................... 1
アプリケーション情報 .................................................................... 15
アプリケーション .............................................................................. 1
入力保護 ....................................................................................... 15
ピン配置.............................................................................................. 1
総合高調波歪み............................................................................ 15
概要 ..................................................................................................... 1
位相反転 ....................................................................................... 15
改訂履歴.............................................................................................. 2
DAC 出力フィルタ ...................................................................... 16
仕様 ..................................................................................................... 3
平衡ライン・ドライバ ................................................................ 17
絶対最大定格 ...................................................................................... 4
平衡ライン・レシーバ ................................................................ 18
熱抵抗 ............................................................................................. 4
低ノイズ・パラメトリック・イコライザ ................................ 19
電源シーケンス.............................................................................. 4
回路図 ............................................................................................... 20
ESD の注意 ..................................................................................... 4
外形寸法............................................................................................ 21
代表的な性能特性 .............................................................................. 5
オーダー・ガイド........................................................................ 21
改訂履歴
10/08—Revision 0: Initial Version
Rev. 0
－ 2/21 －
ADA4075-2
仕様
特に指定がない限り、VSY = ±15 V、VCM = 0 V、TA = 25°C。
表 2.
Parameter
Symbol
INPUT CHARACTERISTICS
Offset Voltage
VOS
Conditions
Min
Typ
Max
Unit
0.2
1
1.2
100
150
50
75
+12.5
mV
mV
nA
nA
nA
nA
V
dB
dB
dB
dB
dB
dB
µV/°C
MΩ
pF
pF
−40°C ≤ TA ≤ +125°C
Input Bias Current
IB
30
−40°C ≤ TA ≤ +125°C
Input Offset Current
IOS
Input Voltage Range
Common-Mode Rejection Ratio
CMRR
Large-Signal Voltage Gain
AVO
Offset Voltage Drift
Input Resistance
Input Capacitance, Differential Mode
Input Capacitance, Common Mode
OUTPUT CHARACTERISTICS
Output Voltage High
Output Voltage Low
Short-Circuit Current
Closed-Loop Output Impedance
POWER SUPPLY
Power Supply Rejection Ratio
Supply Current per Amplifier
DYNAMIC PERFORMANCE
Slew Rate
Settling Time
Gain Bandwidth Product
Phase Margin
THD + NOISE
Total Harmonic Distortion and Noise
NOISE PERFORMANCE
Voltage Noise
Voltage Noise Density
Current Noise Density
Rev. 0
∆VOS/∆T
RIN
CINDM
CINCM
VOH
VOL
ISC
ZOUT
PSRR
ISY
5
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +125°C
VCM = −12.5 V to +12.5 V
−40°C ≤ TA ≤ +125°C
RL = 2 kΩ, VO = −11 V to +11 V
−40°C ≤ TA ≤ +125°C
RL = 600 Ω, VO = −10 V to +10 V
−40°C ≤ TA ≤ +125°C
−40°C ≤ TA ≤ +125°C
RL = 2 kΩ to GND
−40°C ≤ TA ≤ +125°C
RL = 600 Ω to GND
−40°C ≤ TA ≤ +125°C
VSY = ±18 V, RL = 600 Ω to GND
−40°C ≤ TA ≤ +125°C
RL = 2 kΩ to GND
−40°C ≤ TA ≤ +125°C
RL = 600 Ω to GND
−40°C ≤ TA ≤ +125°C
VSY = ±18 V, RL = 600 Ω to GND
−40°C ≤ TA ≤ +125°C
−12.5
110
106
114
108
112
106
117
117
0.3
40
2.4
2.1
12.8
12.5
12.4
12
15.4
15
13
12.8
15.8
−14
−13.6
−16.6
−13.6
−13
−13
−12.5
−16
−15.5
40
0.3
f = 100 kHz, AV = 1
VSY = ±4.5 V to ±18 V
−40°C ≤ TA ≤ +125°C
VSY = ±4.5 V to ±18 V, IO = 0 mA
−40°C ≤ TA ≤ +125°C
118
106
100
110
1.8
2.25
3.35
V
V
V
V
V
V
V
V
V
V
V
V
mA
Ω
dB
dB
mA
mA
SR
tS
GBP
ΦM
RL = 2 kΩ, AV = 1
To 0.01%, VIN = 10 V step, RL = 1 kΩ
RL = 1 MΩ, CL = 35 pF, AV = 1
RL = 1 MΩ, CL = 35 pF, AV = 1
12
3
6.5
60
V/µs
µs
MHz
Degrees
THD +
N
RL = 2 kΩ, AV = 1, VIN = 3 V rms, f = 20 Hz to 20 kHz
0.0002
%
en p-p
en
in
f = 0.1 Hz to 10 Hz
f = 1 kHz
f = 1 kHz
60
2.8
1.2
nV p-p
nV/√Hz
pA/√Hz
－ 3/21 －
ADA4075-2
絶対最大定格
表 3.熱抵抗
表 2.
Parameter
Supply Voltage
Input Voltage
Input Current1
Differential Input Voltage
Output Short-Circuit Duration to GND
Storage Temperature Range
Operating Temperature Range
Junction Temperature Range
Lead Temperature (Soldering, 60 sec)
1
Rating
±20 V
±VSY
±10 mA
±1 V
Indefinite
−65°C to +150°C
−40°C to +125°C
−65°C to +150°C
300°C
Package Type
θJA
θJC
Unit
8-Lead SOIC
158
43
°C/W
電源シーケンス
オペアンプの電源は、入力信号と同時またはそれ以前に安定
している必要があります。これが不可能な場合には、入力電
流を 10 mA に制限する必要があります。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイ
スです。電荷を帯びたデバイスや回路ボード
は、検知されないまま放電することがありま
す。本製品は当社独自の特許技術である ESD
保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、損傷
を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めし
ます。
入力ピンには、電源ピンへのクランプ・ダイオードが付いています。
上記の絶対最大定格を超えるストレスを加えるとデバイスに
恒久的な損傷を与えることがあります。この規定はストレス
定格の規定のみを目的とするものであり、この仕様の動作の
セクションに記載する規定値以上でのデバイス動作を定めた
ものではありません。デバイスを長時間絶対最大定格状態に
置くとデバイスの信頼性に影響を与えます。
熱抵抗
θJA はワーストケース条件で規定。すなわち表面実装パッケー
ジの場合、デバイスを回路ボードにハンダ付けした状態で規
定。標準の 2 層ボードを使用して測定。
Rev. 0
－ 4/21 －
ADA4075-2
代表的な性能特性
特に指定のない限り、TA = 25℃。
250
250
VSY = ±15V
VCM = 0V
200
NUMBER OF AMPLIFIERS
200
150
100
150
100
–0.5
0
0.5
1.0
VOS (mV)
0
–1.0
07642-003
0
–1.0
–0.5
図 2.入力オフセット電圧の分布
70
40
30
20
10
60
50
40
30
20
–1.2
–0.8
–0.4
0
0.4
0.8
1.2
1.6
2.0
0
–2.0
07642-004
–1.6
100
VOS (μV)
100
VOS (μV)
200
0
–100
–200
–200
10
VCM (V)
15
–300
–5
07642-005
5
0.4
0.8
1.2
1.6
2.0
VSY = ±5V
–4
–3
–2
–1
0
1
2
3
4
VCM (V)
図 4.入力オフセット電圧対同相モード電圧
Rev. 0
0
0
–100
0
–0.4
300
200
–5
–0.8
図 6.入力オフセット電圧ドリフトの分布
VSY = ±15V
–10
–1.2
TCVOS (μV/°C)
図 3.入力オフセット電圧ドリフトの分布
300
–1.6
07642-007
10
TCVOS (μV/°C)
–300
–15
1.0
VSY = ±5V
–40°C ≤ TA ≤ +125°C
70
NUMBER OF AMPLIFIERS
NUMBER OF AMPLIFIERS
80
50
0
–2.0
0.5
図 5.入力オフセット電圧の分布
VSY = ±15V
–40°C ≤ TA ≤ +125°C
60
0
VOS (mV)
07642-006
50
50
図 7.入力オフセット電圧対同相モード電圧
－ 5/21 －
5
07642-008
NUMBER OF AMPLIFIERS
VSY = ±5V
VCM = 0V
ADA4075-2
80
100
VSY = ±15V
VSY = ±5V
80
60
IB (nA)
IB (nA)
60
40
40
20
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
0
–40
40
IB (nA)
40
30
20
10
10
–5
0
5
10
15
0
–4
65
80
95
110
125
10
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
1
VOL – VEE
LOAD CURRENT (mA)
100
0
1
2
4
100
3
VSY = ±5V
VCC – VOH
1
VOL – VEE
0.1
0.001
07642-010
10
–1
10
VCC – VOH
1
–2
図 12.入力バイアス電流対入力コモン・モード電圧
VSY = ±15V
0.1
–3
VCM (V)
図 9.入力バイアス電流対入力コモン・モード電圧
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
50
30
20
07642-047
IB (nA)
50
VCM (V)
0.01
0.1
1
10
LOAD CURRENT (mA)
図 10.電源レールに対する出力電圧対負荷電流
Rev. 0
35
VSY = ±5V
50
0.01
20
60
VSY = ±15V
0.1
0.001
5
図 11.入力バイアス電流の温度特性
60
–10
–10
TEMPERATURE (°C)
図 8.入力バイアス電流の温度特性
0
–15
–25
07642-049
–10
07642-013
–25
07642-009
0
–40
07642-012
20
図 13.電源レールに対する出力電圧対負荷電流
－ 6/21 －
ADA4075-2
2.0
VCC – VOH
1.5
VOL – VEE
0.5
–25
–10
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
VOL – VEE
0.5
0
–40
07642-011
0
–40
1.0
120
100
100
80
80
80
60
60
60
40
40
20
20
GAIN
0
0
80
60
GAIN
40
40
20
20
0
0
–100
1k
10k
100k
1M
–100
100M
10M
FREQUENCY (Hz)
図 18.オープン・ループ・ゲインおよび位相の周波数特性
50
VSY =±15V
±15V
40
VSY =±15V
±5V
AV = +100
30
AV = +10
20
GAIN (dB)
GAIN (dB)
100
PHASE
AV = +1
0
–10
–20
–20
10k
100k
1M
10M
FREQUENCY (Hz)
100M
AV = +1
–30
1k
07642-016
–30
1k
AV = +10
10
–10
10k
100k
1M
10M
FREQUENCY (Hz)
図 19.クローズド・ループ・ゲインの周波数特性
図 16.クローズド・ループ・ゲインの周波数特性
Rev. 0
120
–80
–100
100M
10
0
140
–60
30
20
VSY = ±5V
－ 7/21 －
100M
07642-019
40
125
–80
図 15.オープン・ループ・ゲインおよび位相の周波数特性
AV = +100
110
–80
FREQUENCY (Hz)
50
95
–40
–80
10M
80
–60
–60
1M
65
–60
–40
100k
50
–20
–40
10k
35
–40
–20
–100
1k
20
–20
–20
07642-015
GAIN (dB)
PHASE
GAIN (dB)
140
120
PHASE (Degrees)
140
100
5
図 17.出力電圧/電源レール電圧比の温度特性
VSY = ±15V
120
–10
TEMPERATURE (°C)
図 14.出力電圧/電源レール電圧比の温度特性
140
–25
PHASE (Degrees)
1.0
1.5
07642-018
2.0
VSY = ±5V
RL = 2kΩ
VCC – VOH
07642-014
VSY = ±15V
RL = 2kΩ
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
2.5
ADA4075-2
1k
AV = +10
100
10
AV = +100
AV = +1
1
AV = +1
0.1
0.01
0.01
1k
10k
100k
1M
10M
FREQUENCY (Hz)
0.001
10
07642-017
100
1M
10M
VSY = ±5V
100
CMRR (dB)
60
40
80
60
40
20
10k
100k
1M
10M
FREQUENCY (Hz)
0
100
07642-021
1k
1k
図 21.CMRR の周波数特性
120
80
PSRR (dB)
80
PSRR–
40
60
PSRR+
20
0
0
100k
1M
10M
100M
–20
10
07642-022
10k
FREQUENCY (Hz)
PSRR–
40
20
1k
10M
VSY = ±5V
100
100
1M
120
100
PSRR+
100k
図 24.CMRR の周波数特性
VSY = ±15V
60
10k
FREQUENCY (Hz)
07642-024
20
0
100
PSRR (dB)
100k
120
80
100
1k
10k
100k
1M
FREQUENCY (Hz)
図 22.PSRR の周波数特性
Rev. 0
10k
140
VSY = ±15V
100
–20
10
1k
図 23.出力インピーダンスの周波数特性
120
CMRR (dB)
100
FREQUENCY (Hz)
図 20.出力インピーダンスの周波数特性
140
AV = +100
1
0.1
0.001
10
AV = +10
100
図 25.PSRR の周波数特性
－ 8/21 －
10M
100M
07642-025
ZOUT (Ω)
10
VSY = ±5V
07642-020
VSY = ±15V
ZOUT (Ω)
1k
ADA4075-2
35
30
25
20
15
25
20
15
10
10
5
5
1000
CAPACITANCE (pF)
0
10
07642-023
100
100
図 29.小信号オーバーシュート対負荷容量
図 26.小信号オーバーシュート対負荷容量
VSY = ±5V
VIN = 7V p-p
AV = +1
RL = 2kΩ
CL = 100pF
AMPLITUDE (2V/DIV)
VOLTAGE (5V/DIV)
VSY = ±15V
VIN = 20V p-p
AV = +1
RL = 2kΩ
CL = 100pF
07642-027
0V
TIME (4µs/DIV)
図 30.大信号過渡応答
VOLTAGE (20mV/DIV)
0V
07642-028
VOLTAGE (20mV/DIV)
TIME (10µs/DIV)
VSY = ±5V
VIN = 100mV p-p
AV = +1
RL = 2kΩ
CL = 100pF
TIME (10µs/DIV)
図 28.小信号過渡応答
Rev. 0
0V
TIME (4µs/DIV)
図 27.大信号過渡応答
VSY = ±15V
VIN = 100mV p-p
AV = +1
RL = 2kΩ
CL = 100pF
1000
CAPACITANCE (pF)
図 31.小信号過渡応答
－ 9/21 －
0V
07642-026
OVERSHOOT (%)
OVERSHOOT (%)
30
0
10
VSY = ±5V
AV = +1
RL = 2kΩ
07642-030
35
40
VSY = ±15V
AV = +1
RL = 2kΩ
07642-031
40
ADA4075-2
4
4
VSY = ±5V
VSY = ±15V
2
–5
OUTPUT
0
–2
–10
–4
–15
–6
–20
TIME (1µs/DIV)
INPUT VOLTAGE (V)
0
OUTPUT VOLTAGE (V)
OUTPUT
07642-029
INPUT VOLTAGE (V)
INPUT
0
図 35.負側過負荷回復
4
4
VSY = ±5V
VSY = ±15V
2
INPUT
INPUT
15
10
5
OUTPUT
–2
4
2
OUTPUT
0
0
–2
07642-033
–5
–10
TIME (1µs/DIV)
INPUT
–4
TIME (1µs/DIV)
図 33.正側過負荷回復
07642-034
–2
INPUT VOLTAGE (V)
0
OUTPUT VOLTAGE (V)
0
OUTPUT VOLTAGE (V)
2
INPUT VOLTAGE (V)
–8
TIME (1µs/DIV)
図 32.負側過負荷回復
OUTPUT VOLTAGE (V)
INPUT
0
07642-032
2
図 36.正側過負荷回復
VSY = ±5V
VSY = ±15V
OUTPUT
VOLTAGE (5V/DIV)
+10mV
+6mV
OUTPUT
0V
0V
ERROR BAND
ERROR BAND
–10mV
07642-061
TIME (2µs/DIV)
–6mV
TIME (2µs/DIV)
図 37.0.01%への正セトリング・タイム
図 34.0.01%への正セトリング・タイム
Rev. 0
－ 10/21 －
07642-062
VOLTAGE (5V/DIV)
INPUT
ADA4075-2
VSY = ±5V
VSY = ±15V
INPUT
VOLTAGE (5V/DIV)
VOLTAGE (5V/DIV)
INPUT
+10mV
OUTPUT
+6mV
ERROR BAND
OUTPUT
0V
0V
ERROR BAND
–10mV
TIME (2µs/DIV)
TIME (2µs/DIV)
図 41.0.01%への負セトリング・タイム
図 38.0.01%への負セトリング・タイム
10
10
VSY = ±5V
100
1k
10k
100k
FREQUENCY (Hz)
1
1
10
CURRENT NOISE DENSITY (pA/√Hz)
UNCORRELATED
RS1 = 0
1
CORRELATED
RS1 = RS2
1
10
100
1k
FREQUENCY (Hz)
10k
100k
100k
VSY = ±5V
100k
RS1
RS2
UNCORRELATED
RS1 = 0
1
CORRELATED
RS1 = RS2
0.1
07642-045
CURRENT NOISE DENSITY (pA/√Hz)
10
RS2
0.1
10k
図 42.電圧ノイズ密度
RS1
VSY = ±15V
1k
FREQUENCY (Hz)
図 39.電圧ノイズ密度
10
100
07642-038
10
07642-035
1
07642-046
VOLTAGE NOISE DENSITY (nV/√Hz)
VSY = ±15V
VOLTAGE NOISE DENSITY (nV/√Hz)
1
1
10
100
1k
FREQUENCY (Hz)
図 43.電流ノイズ密度
図 40.電流ノイズ密度
Rev. 0
07642-063
07642-064
–6mV
－ 11/21 －
10k
ADA4075-2
TIME (1s/DIV)
07642-039
07642-036
INPUT NOISE VOLTAGE (10nV/DIV)
VSY = ±5V
INPUT NOISE VOLTAGE (10nV/DIV)
VSY = ±15V
TIME (1s/DIV)
図 44.0.1～10 Hz のノイズ
図 47.0.1～10 Hz のノイズ
6
8
5
VSY = ±15V
SUPPLY CURRENT (mA)
SUPPLY CURRENT (mA)
6
+125°C
+85°C
4
+25°C
–40°C
2
4
VSY = ±5V
3
2
4
6
8
10
12
14
16
18
SUPPLY VOLTAGE (±V)
0
–40
07642-048
35
50
65
80
95
110
125
VSY = ±5V
VIN = 5V p-p
RL = 2kΩ
–20
CHANNEL SEPARATION (dB)
CHANNEL SEPARATION (dB)
20
0
–40
–60
–80
–100
–120
–40
–60
–80
–100
–120
1k
10k
FREQUENCY (Hz)
100k
–140
100
07642-041
–140
100
1k
10k
FREQUENCY (Hz)
図 46.チャンネル・セパレーションの周波数特性
Rev. 0
5
図 48.電源電流の温度特性
VSY = ±15V
VIN = 10V p-p
RL = 2kΩ
–20
–10
TEMPERATURE (°C)
図 45.電源電流対電源電圧
0
–25
図 49.チャンネル・セパレーションの周波数特性
－ 12/21 －
100k
07642-044
0
07642-057
1
ADA4075-2
10
VSY = ±15V
f = 1kHz
1
1
0.1
0.1
THD + NOISE (%)
THD + NOISE (%)
10
0.01
0.001
VSY = ±5V
f = 1kHz
0.01
0.001
600Ω
600Ω
0.001
0.01
0.1
1
2kΩ
10
AMPLITUDE (V rms)
0.00001
0.0001
07642-058
0.00001
0.0001
0.0001
2kΩ
0.01
0.1
1
10
AMPLITUDE (V rms)
図 50.THD +ノイズ対振幅
図 53.THD +ノイズ対振幅
1
1
VSY = ±15V
VIN = 3V rms
VSY = ±5V
VIN = 1.5V rms
0.1
THD + NOISE (%)
0.1
THD + NOISE (%)
0.001
07642-065
0.0001
0.01
0.001
0.01
600Ω
0.001
600Ω
2kΩ
100
1k
10k
100k
FREQUENCY (Hz)
0.0001
10
07642-060
0.0001
10
10k
100k
図 54.THD +ノイズの周波数特性
1
VSY = ±18V
f = 1kHz
1
VSY = ±18V
VIN = 8V rms
0.1
0.1
THD + NOISE (%)
THD + NOISE (%)
1k
FREQUENCY (Hz)
図 51.THD +ノイズの周波数特性
10
100
07642-067
2kΩ
0.01
0.001
0.01
0.001
600Ω
600Ω
0.0001
0.0001
2kΩ
0.001
0.01
0.1
1
AMPLITUDE (V rms)
10
100
0.00001
07642-056
0.00001
0.0001
100
1k
10k
FREQUENCY (Hz)
図 52.THD +ノイズ対振幅
Rev. 0
10
図 55.THD +ノイズの周波数特性
－ 13/21 －
100k
07642-059
2kΩ
ADA4075-2
10
VCC – VOH
1.5
VOL – VEE
1.0
0.5
0
–40
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
125
VCC – VOH
1
VOL – VEE
0.1
0.001
0.01
0.1
1
10
LOAD CURRENT (mA)
図 56.出力電圧/電源レール電圧比の温度特性
Rev. 0
VSY = ±18V
図 57.電源レールに対する出力電圧対負荷電流
－ 14/21 －
100
07642-068
2.0
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
VSY = ±18V
RL = 2kΩ
07642-066
OUTPUT VOLTAGE TO SUPPLY RAIL (V)
2.5
ADA4075-2
アプリケーション情報
位相反転
入力保護
位相の反転は、入力コモン・モード電圧が範囲を超えるとあ
る種のアンプで発生します。これらのアンプ入力を駆動する
電圧が最大入力コモン・モード電圧範囲を超えると、アンプ
出力の極性が変化します。位相反転が発生すると、デバイス
に永久的な損傷を与えたり、帰還ループ内でロックアップが
発生してしまうことがあります。
ADA4075-2 に入力できる最大差動入力電圧は、入力に接続さ
れた内部ダイオードによって決定されます。これらのダイオ
ードは最大差動入力電圧を±1 V に制限するため、非常に大き
な差動電圧が入力されたとき ADA4075-2 の入力ステージでベ
ース―エミッタ間接合ブレークダウンの発生を防止するため
に必要です。ADA4075-2 の超低電圧ノイズ機能を確実にする
ため、一般に使用されている、ダイオード電流を制限する入
力直列内部抵抗を使用していません。
ADA4075-2 アンプは、両入力が規定入力電圧範囲内に維持さ
れている限り、出力位相の反転が発生しないように注意深く
デザインされています。片方または両方の入力が入力電圧範
囲を超えても、電源レールの内側にある場合には、出力は最
大出力に留まります。電源電圧±15 V で負荷抵抗 2 kΩ の場合、
入力電圧が入力電圧範囲を超えても電源レールの内側にあれば、
出力は 13 V (typ)に留まります。図 60 に、電源電圧±15 V でユ
ニティ・ゲイン・バッファとして構成された AD4075-2 の出力
電圧を示します。
これは小信号アプリケーションで問題になることはありませ
んが、デバイスに大きな差動電圧が加わってしまうようなアプ
リケーションでは、大きな電流がこれらのダイオードに流れ
ます。ADA4075-2 の差動電圧が±1 V を超える場合には、オペ
アンプの両入力に外付け抵抗を使って入力電流を±10 mA 以下
に制限する必要があります(図 58 参照)。ただし、直列抵抗を
接続すると、抵抗がオペアンプ自体の電圧ノイズより大きいサ
ーマル・ノイズを持つことがあるため、総合電圧ノイズ性能
が低下します。たとえば、1 kΩ の抵抗は室温で 4 nV/√Hz のサ
ー マ ル ・ ノ イ ズ を 持 ち 、 こ れ に 対 し て ADA4075-2 は
2.8 nV/√Hz (typ)の極めて低い電圧ノイズを持っています。
VIN
VSY = ±15V
VOLTAGE (5V/DIV)
VOUT
ADA4075-2
R1 2
1
07642-053
07642-050
R2 3
図 58.入力保護
TIME (40µs/DIV)
総合高調波歪み
ADA4075-2 の総合高調波歪み+ノイズ(THD + N)は、2 kΩ の
負荷抵抗で 0.0002% (typ)です。図 59 に、±4 V と±15 V の電源
電圧で 2 kΩ の負荷を駆動する ADA4075-2 の性能を示します。
電源電圧±15 V に比べて電源電圧±4 V の方が歪みが大きいこ
とに注意してください。このため、最適歪みのためには、±5
V より高い電源電圧で ADA4075-2 を動作させることが非常に
重要です。電源電圧±5 V と±18 V での THD +ノイズのグラフ
は、図 54 と図 55 に示します。
1
VSY = ±4V
RL = 2kΩ
VIN = 1.5V rms
0.01
VSY = ±15V
RL = 2kΩ
VIN = 3V rms
0.001
0.0001
10
100
1k
10k
FREQUENCY (Hz)
100k
07642-069
THD + NOISE (%)
0.1
図 59.THD +ノイズの周波数特性
Rev. 0
－ 15/21 －
図 60.位相反転なし
ADA4075-2
動出力 DAC に対して差動/シングルエンド変換機能も提供しま
す。
DAC 出力フィルタ
ADA4075-2 は、超低電圧ノイズ、低歪み、高スルーレートを
持つため、業務用オーディオ信号処理に最適です。図 61 に、
一 般 的 な オ ー デ ィ オ DAC 出 力 フ ィ ル タ 構 成 で 使 用 し た
ADA4075-2 を示します。DAC の差動出力を ADA4075-2 に入力
します。ADA4075-2 は Sallen-key 差動フィルタとして構成し
ます。このフィルタは、DAC 出力ピンの高周波ノイズを除去
する外付けローパス・フィルタとして動作します。また、差
DAC 出力フィルタの場合、適切なスルーレートと帯域幅を持
つオペアンプが必要です。ADA4075-2 のスルーレートは 12
V/µs と高く、帯域幅は 6.5 MHz です。このローパス・フィ
ルタのカットオフ周波数は約 167 kHz です。さらに、100 kΩ
と 47 µF の RC 回路は AC 結合として機能するため、出力の
DC 成分を阻止します。
11kΩ
68pF
3.01kΩ
5.62kΩ
1.5kΩ
1/2
100Ω
ADA4075-2
560pF
5.62kΩ
270pF
47µF
2.2nF
150pF
図 61.代表的な DAC 出力フィルタ回路(差動)
Rev. 0
－ 16/21 －
OUTPUT
100kΩ
07642-054
DAC OUTP
11kΩ
+
DAC OUTN
ADA4075-2
平衡ライン・ドライバ
きくないので、タンタル・タイプのコンデンサを使うことが
できます。
図 62 の回路に、オーディオ用にデザインされた平衡ライン・
ドライバを示します。このようなドライバは、負荷からコモ
ン・モード電圧が加わることがある出力トランスの動作を模
倣するようにデザインされます。さらに、全体動作に影響を
与えることなく、シングルエンド・アプリケーションで片方
の出力をグラウンドへ短絡することができます。
最後は、これらの注意を行ったとしても、正帰還を正確に制
御することが不可欠なことです。これは、部分的には 1%の
抵抗を使って実現できます。さらに、次のセットアップ手順
を使って、正帰還が過剰にならないようにする必要がありま
す。
1.
このタイプの回路では、正帰還と負帰還を使って高いコモン・
モード出力インピーダンスを実現するため、部品に敏感であ
り、ラッチアップに弱いことで知られています。この回路では、
スプリアス動作を防止するためいくつかの技術を使っていま
す。
R11 を中間位置に設定(または両端を短絡、いずれか容易
な方)して、負出力をグラウンドへ一時的に短絡します。
約 1 kHz の 10 V p-p 正弦波を入力に接続し、R7 を調節し
て“test”と表示したポイントの電圧が 930 mV p-p になる
ようにします。
負出力(使用した場合には R11)の短絡を除去し、R11 を調
節して、出力波形が対称になるようにします。
2.
3.
1 つ目は、4 オペアンプ構成です。これにより入力インピーダ
ンスを負荷に依存しないようにしています(構成によっては入
力インピーダンスが負になることがあります)。出力オペアン
プは、駆動能力を大きくするため入力オペアンプと同じパッ
ケージに内蔵されていることに注意してください。
ドライバの総合ゲインは 2 であるため、平衡差動モードでの
ヘッドルームが 6 dB 増えます。出力ノイズは 20 kHz 帯域幅
で約−109 dBV です。
2 つ目は、正帰還が C2 と C3 により AC 結合されていることで
す。これによりオフセット調整が不要になっています。回路入
力は AC 結合であるため、これらのコンデンサの DC 電圧は大
C5
IN
50pF
C1
10µF
A1
R4
R5
4.7kΩ
4.7kΩ
A2
1/2
R1
10kΩ
R13
1/2
ADA4075-2
OUT+
100Ω
ADA4075-2
C4
50pF
R3
4.7kΩ
A3
R10
4.7kΩ
1/2
ADA4075-2
R8
4.7kΩ FEEDBACK
TRIM
SYMMETRY
TRIM
R12
R11
250Ω
TEST
4.7kΩ
1/2
C3
10µF
R14
100Ω
OUT–
ADA4075-2
R16
R17
100Ω
4.7kΩ
NOTES
1. ALL RESISTORS SHOULD HAVE 1% TOLERANCE.
2. A1/A2 IN SAME PACKAGE; A3/A4 IN SAME PACKAGE.
図 62.平衡ライン・ドライバ
Rev. 0
C2
10µF
4.7kΩ
C6
50pF
A4
R15
R9
100Ω 4.7kΩ
－ 17/21 －
07642-073
R6
R2
4.7kΩ
R7
250Ω
ADA4075-2
より、コモン・モード入力インピーダンスが約 7.5 kΩ から約
70 kΩ に増えて、ソース・インピーダンスの不一致による
CMRR の性能低下が少なくなっています。A3 は信号パス内
(大部分のオペアンプはここで動作)にないことに注意してくだ
さい。反転出力は非反転出力よりノイズが多いように見えま
すが、実際にはこれらは−111 dBV を中心として対称です(20
kHz 帯域幅)。
平衡ライン・レシーバ
図 63 に、ユニティ・ゲインの高いハム除去比を持つ平衡ライ
ン・レシーバを示します。CMRR は、次式で近似されます。
R1R4 
20 log 10 

 R2R3 
したがって、調整なしで最適 CMRR を得るためには、R1 と
R4 の部品精度を一致させる必要があります。A2 があるため、
2 つの入力のインピーダンスが対称になり(他のデザインとは
異なります)、そのうえ A2 は相補出力も提供します。A3 に
6 dB の差動入力ヘッドルームを追加するために、総合ゲイン
½が必要になることがあります。これは、R3 と R4 を 5 kΩ に
減少させて、R9 を 22 kΩ に増加させることにより実現するこ
とができます。
C2
50pF
R3
OUT+
C3
10kΩ
50pF
R6
R1
IN–
IN+
R7
5.6kΩ
R2
5kΩ
A1
5kΩ
1/2
R5
A2
5kΩ
ADA4075-2
R8
5.6kΩ
5kΩ
1/2
OUT–
ADA4075-2
R4
10kΩ
A3*
R9
R10
11kΩ
11kΩ
*A3 REDUCES THE DEGRADATION OF CMRR
(SEE THE BALANCED LINE RECEIVER SECTION FOR MORE DETAILS).
図 63.平衡ライン・レシーバ
Rev. 0
－ 18/21 －
07642-071
C1
22µF
(NON-POLAR)
ADA4075-2
低ノイズ・パラメトリック・イコライザ
図 64 に、可変帯域幅と周波数で±20 dB のカットまたはブース
トを発生するパラメトリック逆イコライザの回路を示します。
周波数制御範囲は 6.9: 1 で、形状中心周波数は設定ポテンショ
メータの中点に一致しています。中心周波数は 48 Hz/Ct であ
り、ここで Ct は C1 と C2 の値(μF)です。帯域幅制御では Q
を 0.9 ～約 11 で調節します。総合ノイズは設定に依存します
が、すべての制御は 20 kHz 帯域幅で約−104 dBV を中心とし
ます。このような低ノイズ・レベルを使用すると、多くのア
プリケーションでバイパス・スイッチが不要になります。
図 64.低ノイズ・パラメトリック・イコライザ
Rev. 0
－ 19/21 －
ADA4075-2
回路図
V+
+INA/
+INB
OUTA/
OUTB
V–
図 65.簡略化した回路図
Rev. 0
－ 20/21 －
07642-072
–INA/
–INB
ADA4075-2
外形寸法
5.00 (0.1968)
4.80 (0.1890)
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
D07642-0-10/08(0)-J
8
1
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
4.00 (0.1574)
3.80 (0.1497)
図 66.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロウ・ボディ
(R-8)
寸法: mm (インチ)
オーダー・ガイド
Model
ADA4075-2ARZ1
ADA4075-2ARZ-R71
ADA4075-2ARZ-RL1
1
Temperature Range
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
Package Description
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
Z = RoHS 準拠製品
Rev. 0
－ 21/21 －
Package Option
R-8
R-8
R-8