高精度低価格の デュアル高速BiFETオペアンプ AD712 接続図 LF412 と TL082 の機能強化置き換えバージョン AMPLIFIER NO. 1 AC 性能 ±0.01%へのセトリング・タイム: 1.0 µs 最小スルーレート: 16 V/µs (AD712J) 最小ユニティ・ゲイン帯域幅: 3 MHz (AD712J) DC 性能 1 8 V+ INVERTING INPUT OUTPUT 2 7 NONINVERTING INPUT 3 INVERTING 6 INPUT V– 4 最小オープン・ループ・ゲイン: 200 V/mV (AD712K) 表面実装製品を EIA-481A 規格準拠のテープ&リールで提供 MIL-STD-883B 準拠製品を提供 シングル・バージョン: AD711 AMPLIFIER NO. 2 OUTPUT AD712 5 NONINVERTING INPUT 00823-001 特長 図1.8 ピンの PDIP (N サフィックス)、 SOIC_N (R サフィックス)、CERDIP (Q サフィックス) クワッド・バージョン: AD713 PDIP、SOIC_N または CERDIP パッケージを採用 概要 AD712 は、低価格で高性能を提供する高速高精度モノリシッ ク・オペアンプです。このデバイスの非常に小さいオフセット 電圧とオフセット電圧ドリフトは、最新のレーザ・ウエハー・ トリミング技術により可能になりました。これらの性能上の利 点を使うと、多くの場合バイポーラ・オペアンプで実現した旧 型の高精度 BiFET を使った既存デザインを容易にアップグレー ドすることができます。 このオペアンプは優れた AC 性能と DC 性能を持つため、アク ティブ・フィルタ・アプリケーションに適しています。AD712 は、16 V/µs のスルーレートと 1 µs のセトリング・タイム (±0.01%へのセトリング)を持つため、12 ビットの D/A コンバー タと A/D コンバータや高速積分器のバッファとして最適です。 セトリング・タイムは同様の IC アンプより優れています。 AD712 は、優れたノイズ性能と低入力電流の組み合わせを持つ ため、フォトダイオード・プリアンプにも適しています。88 dB の同相モード除去比と 400 V/mV のオープン・ループ・ゲイン により、高速なユニティ・ゲイン・バッファ回路でも 12 ビッ ト性能を保証します。 AD712 は標準オペアンプ構成のピン配置を持ち、7 種類の性能 グレードがあります。AD712J と AD712K は 0°C～70°C の商用 温度範囲で、AD712A は−40°C～+85°C の工業用温度範囲で、そ れぞれ仕様を規定しています。AD712S は−55°C～+125°C の軍 Rev. G 用温度範囲仕様で、MIL-STD-883B, Rev. C 準拠品を提供してい ます。 商用温度範囲および工業用温度範囲仕様の高信頼性 PLUS スク リーニング製品も提供しています。PLUS スクリーニングには、 環境テストおよび物理テストの他に 168 時間のバーンインが含 まれています。 AD712 は、8 ピンの PDIP、SOIC_N または CERDIP パッケージ を採用しています。 製品のハイライト 1. AD712 は、優れた全体性能を低価格で提供します。 2. アナログ・デバイセズの最新プロセス技術と 100%テストに より、低入力オフセット電圧(最大 3 mV、J グレード)を保証 します。入力オフセット電圧は、動作状態で規定しています。 3. AD712 は、高精度 DC 性能と優れたダイナミック応答を提供 します。±0.01%へのセトリングは 1 µs で、最小スルーレート は 16 V/µs です。このため、AC 性能と DC 性能の組み合わせ を必要とする DAC や ADC のバッファのようなアプリケーシ ョンに最適です。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照くださ い。 ©2006 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD712 目次 特長 .................................................................................................... 1 アプリケーション情報 ................................................................... 14 接続図................................................................................................. 1 グラウンド接続 ........................................................................... 14 概要 .................................................................................................... 1 D/Aコンバータ・アプリケーション......................................... 14 製品のハイライト............................................................................. 1 ノイズ特性 ................................................................................... 15 改訂履歴............................................................................................. 2 A/Dコンバータ・アナログ入力の駆動..................................... 15 仕様 .................................................................................................... 3 絶対最大定格..................................................................................... 5 ESDに関する注意 ......................................................................... 5 大きな容量負荷の駆動 ............................................................... 16 フィルタ........................................................................................... 17 アクティブ・フィルタ・アプリケーション............................ 17 代表的な性能特性............................................................................. 6 2 次ローパス・フィルタ............................................................. 17 セトリング・タイム........................................................................11 セトリング・タイムの最適化 ................................................... 11 オペアンプのセトリング・タイム—数学モデル.................... 12 9 極チェビシェフ・フィルタ..................................................... 18 外形寸法........................................................................................... 19 オーダー・ガイド ....................................................................... 20 改訂履歴 8/06—Rev. F to Rev. G 7/02—Rev. D to Rev. E Edits to Figure 1 ................................................................................... 1 Change to 9-Pole Chebychev Filter Section ....................................... 18 Edits to Features ...................................................................................1 9/01—Rev. C to Rev. D 6/06—Rev. E to Rev. F Updated Format.......................................................................Universal Deleted B, C, and T Models ....................................................Universal Changes to General Description ........................................................... 1 Changes to Product Highlights............................................................. 1 Changes to Specifications Section........................................................ 3 Changes to Figure 43.......................................................................... 15 Rev. G Edits to Features ...................................................................................1 Edits to General Description.................................................................1 Edits to Connection Diagram................................................................1 Edits to Ordering Guide........................................................................3 Deleted Metalization Photograph .........................................................3 Edits to Absolute Maximum Ratings ...................................................3 Edits to Figure 7 ...................................................................................9 Edits to Outline Dimensions ...............................................................15 － 2/20 － AD712 仕様 特に指定がない限り、VS = ±15 V、TA = 25°C。太字で示す仕様は、最終電気テストですべての製品ユニットについてテストされます。 これらのテスト結果を使って、出荷品質レベルが計算されます。太字で示す項目のみがすべての製品ユニットについてテストされま すが、すべての min 仕様と max 仕様が保証されます。 表1. Parameter INPUT OFFSET VOLTAGE1 Initial Offset TMIN to TMAX vs. Temp vs. Supply TMIN to TMAX Long-Term Offset Stability Min 76 76/76/76 MATCHING CHARACTERISTICS Input Offset Voltage TMIN to TMAX Input Offset Voltage Drift Input Bias Current Crosstalk @ f = 1 kHz @ f = 100 kHz 80 80 7 100 3.0 16 mV mV μV/°C dB dB µV/month 20 0.5 75 1.7 100 pA nA pA 10 0.3/0.7/11 25 0.6/1.6/26 5 0.1 25 0.6 pA nA 1.0 2.0 10 25 mV mV µV/°C pA 4.0 200 20 1.0 0.0003 3.4 18 1.2 120 90 dB dB 4.0 200 20 1.0 0.0003 MHz kHz V/µs µs % 1.2 3×1012||5.5 3×1012||5.5 3×1012||5.5 3×1012||5.5 Ω||pF Ω||pF ±20 +14.5, −11.5 ±20 +14.5, −11.5 V V V +VS − 2 88 84 84 80 −VS + 4 80 80 76 74 0.01 150 100/100/100 1.0 2.0 10 75 1.7/4.8/77 100 2 45 22 18 16 INPUT CURRENT NOISE Unit 25 0.6/1.6/26 −VS + 4 76 76/76/76 70 70/70/70 Max 15 120 90 INPUT VOLTAGE NOISE Rev. G 0.2 3/1/1 4/2/2 20/20/20 7 95 AD712K Typ 3/1/1 4/2/2 20/20/20 25 INPUT IMPEDANCE Differential Common Mode OPEN-LOOP GAIN Min 15 INPUT OFFSET CURRENT VCM = 0 V VCM = 0 V @ TMAX INPUT VOLTAGE RANGE Differential3 Common-Mode Voltage4 TMIN to TMAX Common-Mode Rejection Ratio VCM = ±10 V TMIN to TMAX VCM = ±11 V TMIN to TMAX Max 0.3 INPUT BIAS CURRENT2 VCM = 0 V VCM = 0 V @ TMAX VCM = ±10 V FREQUENCY RESPONSE Small Signal Bandwidth Full Power Response Slew Rate Settling Time to 0.01% Total Harmonic Distortion AD712J/A/S Typ 400 200 100 － 3/20 － +VS − 2 88 84 84 80 dB dB dB dB 2 45 22 18 16 µV p-p nV/√Hz nV/√Hz nV/√Hz nV/√Hz 0.01 pA/√Hz 400 V/mV V/mV AD712 Parameter OUTPUT CHARACTERISTICS Voltage Min +13, −12.5 ±12/±12/±12 Current POWER SUPPLY Rated Performance Operating Range Quiescent Current AD712J/A/S Typ Max +13.9, −13.3 +13.8, −13.1 +25 Min +13, −12.5 ±12 ±15 ±4.5 +5.0 AD712K Typ Max +13.9, −13.3 +13.8, −13.1 +25 V V mA ±15 ±18 +6.8 1 ±4.5 +5.0 Unit ±18 +6.0 V V mA 入力オフセット電圧仕様は、TA = 25°C で 5 分間動作後について保証します。 バイアス電流仕様は、TA = 25°C で 5 分間動作後にいずれかの入力で最大値を保証します。これより高い温度では、電流は 10°C ごとに 2 倍になります。 3 いずれの入力電圧もグラウンドより±10 V を超えないように入力間の電圧として定義されます。 4 いずれかの入力で−14.1 V の負同相モード電圧を超えると、出力位相の反転が発生します。 2 Rev. G － 4/20 － AD712 絶対最大定格 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 表2. Parameter Supply Voltage Internal Power Dissipation1 Input Voltage2 Output Short-Circuit Duration Differential Input Voltage Storage Temperature Range Q-Suffix N-Suffix and R-Suffix Operating Temperature Range AD712J/K AD712A AD712S Lead Temperature Range (Soldering 60 sec) 1 熱特性: 8 ピン PDIP パッケージ: 8 ピン CERDIP パッケージ: Rating ±18 V ±18 V Indefinite +VS and −VS −65°C to +150°C −65°C to +125°C 0°C to 70°C −40°C to +85°C −55°C to +125°C 300°C θJA = 165°C/W θJC = 22°C/W; θJA = 110°C/W θJA = 100°C/W 8 ピン SOIC パッケージ: 2 電源電圧が±18 V 以下の場合は、絶対最大電圧は電源電圧に等しくなり ます。 ESDに関する注意 ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電する ことがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静 電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する 適切な予防措置を講じることをお勧めします。 Rev. G － 5/20 － AD712 代表的な性能特性 15 10 RL = 2kΩ 25°C 5 0 5 10 SUPPLY VOLTAGE ± V 15 20 4 3 2 0 5 図2.電源電圧対入力電圧振幅 INPUT BIAS CURRENT (VCM = 0) (Amps) 15 +VOUT –VOUT 10 RL = 2kΩ 25°C 5 0 5 10 SUPPLY VOLTAGE ± V 15 20 107 108 109 1010 1011 1012 –60 00823-003 –40 –20 0 20 40 60 80 TEMPERATURE (°C) 100 120 140 図6.入力バイアス電流の温度特性 30 100 OUTPUT IMPEDANCE (Ω) 25 20 ±15V SUPPLIES 15 10 1.0 0.1 5 100 1k LOAD RESISTANCE (Ω) 10k 0.01 1k 00823-004 0 10 図4.負荷抵抗対出力電圧振幅 Rev. G 10 10k 100k FREQUENCY (Hz) 1M 図7.出力インピーダンスの周波数特性 － 6/20 － 10M 00823-007 OUTPUT VOLTAGE SWING (V) 20 106 図3.電源電圧対出力電圧振幅 OUTPUT VOLTAGE SWING (V p-p) 15 図5.電源電圧対静止電流 20 0 10 SUPPLY VOLTAGE ± V 00823-006 0 5 00823-005 QUIESCENT CURRENT (mA) 6 00823-002 INPUT VOLTAGE SWING (V) 20 AD712 VS = 15V 25°C 50 25 100 80 80 60 60 40 40 GAIN PHASE 2kΩ 100pF LOAD 20 20 0 0 –5 0 5 COMMON MODE VOLTAGE (V) 10 –20 00823-008 0 –10 図8.同相モード電圧対入力バイアス電流 100 1k 10k 100k 1M –20 10M 図11.オープン・ループ・ゲインおよび位相マージンの周波数特性 125 24 120 OPEN-LOOP GAIN (dB) + OUTPUT CURRENT 22 20 18 – OUTPUT CURRENT 16 14 RL = 2kΩ 25°C 110 105 –40 –20 0 20 40 60 80 100 AMBIENT TEMPERATURE (°C) 120 140 95 0 図9.短絡電流限界値の温度特性 5 10 SUPPLY VOLTAGE ± V 15 20 00823-012 10 –60 115 100 12 00823-009 SHORT-CIRCUIT CURRENT LIMIT (mA) 10 FREQUENCY (Hz) 26 図12.電源電圧対オープン・ループ・ゲイン 5.0 110 POWER SUPPLY REJECTION (dB) UNITY-GAIN BANDWIDTH (MHz) PHASE MARGIN (Degrees) OPEN-LOOP GAIN (dB) INPUT BIAS CURRENT (pA) MAX J GRADE LIMIT 75 100 00823-011 100 4.5 4.0 3.5 100 + SUPPLY 80 60 – SUPPLY 40 20 –40 –20 0 20 40 60 80 100 120 TEMPERATURE (°C) 140 0 10 00823-010 3.0 –60 図10.ユニティ・ゲイン帯域幅の温度特性 Rev. G 100 1k 10k 100k SUPPLY MODULATION FREQUENCY (Hz) 図13.電源除去比の周波数特性 － 7/20 － 1M 00823-013 VS = ±15V SUPPLIES WITH 1V p-p SINEWAVE 25°C AD712 100 –70 VS = ±15V VCM = 1V p-p 25°C 80 –80 3V rms RL = 2kΩ CL = 100pF 60 THD (dB) CMR (dB) –90 40 –100 –110 20 100 1k 10k 100k 1M FREQUENCY (Hz) –130 100 1k 30 1k 20 15 10 0 100k 1M FREQUENCY (Hz) 10M 10 1 00823-015 5 100 1 10 100 1k FREQUENCY (Hz) 10k 100k 00823-018 INPUT NOISE VOLTAGE (nV/√Hz) RL = 2kΩ 25°C VS = ±15V 25 図18.入力ノイズ電圧スペクトル密度 図15.大信号周波数応答 10 25 8 6 20 2 1% 0.1% SLEW RATE (V/µs) 4 0.01% 0 ERROR 1% –2 0.1% 0.01% –4 –6 15 10 5 –8 0.6 0.8 0.7 SETTLING TIME (µs) 0.9 1.0 0 00823-016 –10 0.5 図16.セトリング・タイム対出力振幅および誤差 Rev. G 0 100 200 300 400 500 600 700 INPUT ERROR SIGNAL (mV) (AT SUMMING JUNCTION) 図19.入力誤差信号対スルーレート － 8/20 － 800 900 00823-019 OUTPUT VOLTAGE SWING (V p-p) 100k 図17.総合高調波歪みの周波数特性 図14.同相モード除去比の周波数特性 OUTPUT SWING FROM 0V TO ±VOLTS 10k FREQUENCY (Hz) 00823-017 10 00823-014 0 –120 AD712 25 +VS – 8 VOUT 1/2 20 AD712 + VIN 4 15 –60 –40 –20 0 20 40 60 80 TEMPERATURE (°C) 100 120 140 CL 100pF –VS 00823-020 SQUARE WAVE INPUT 0.1µF RL 2kΩ 00823-023 SLEW RATE (V/µs) 0.1µF 図23.ユニティ・ゲイン・フォロア 図20.スルーレートの温度特性 +VS 0.1µF + 90 OUTPUT 100pF 2kΩ 0.1µF 00823-021 AD712 – 4 INPUT 100 8 1/2 –VS 10 5V 図24.ユニティ・ゲイン・フォロアのパルス応答(大信号) 図21.THD のテスト回路 VOUT 3 – 6 AD712 + 5 8 1/2 1 AD712 + 5kΩ VIN CROSSTALK = 20 log VOUT 10V IN 7 5kΩ 1/2 90 4 –VS 10 0% 50mV 100ns 00823-025 20V p-p – 2.2kΩ 00823-022 2 100 20kΩ +VS 1µs 00823-024 0% 図22.クロストークのテスト回路 図25.ユニティ・ゲイン・フォロアのパルス応答(小信号) Rev. G － 9/20 － AD712 5kΩ +VS 0.1µF 100 90 8 VOUT 1/2 SQUARE WAVE INPUT 4 0.1µF RL 2kΩ CL 100pF 00823-026 AD712 + –VS 10 0% 50mV 図28.ユニティ・ゲイン・インバータのパルス応答(小信号) 図26.ユニティ・ゲイン・インバータ 100 90 10 1µs 00823-027 0% 5V 図27.ユニティ・ゲイン・インバータのパルス応答(大信号) Rev. G 200ns 00823-028 VIN – 5kΩ － 10/20 － AD712 セトリング・タイム AD71x ファミリーは、セトリング・タイムの大幅な改善に加え て、低オフセット電圧、低オフセット電圧ドリフト、高オープ ン・ループ・ゲインにより、フル動作温度範囲で 12 ビット精 度を保証します。 セトリング・タイムの最適化 大部分のバイポーラ高速 D/A コンバータ(DAC)は電流出力であ るため、多くのアプリケーションでは電流から電圧へ変換する 外付けオペアンプが必要です。コンバータとオペアンプの組み 合わせのセトリング・タイムは、DAC と出力アンプのセトリン グ・タイムに依存します。これは次式で近似されます。 t S Total AD712 の優れた高速性能を図 30 と図 31 のオシロスコープ写真 に示します。測定は、低入力容量アンプをAD712 の加算点に直 結して行いました。両図には、ワーストケース状態のフルスケ ール入力変化を示します。DACの 4 kΩ [10 kΩ||8 kΩ = 4.4 kΩ]出 力インピーダンスと 10 kΩ帰還抵抗により、オペアンプ・ノイ ズ・ゲイン= 3.25 となります。DAC電流出力にはオペアンプ出 力で 10 Vのステップが発生します(図 30では 0 から−10 Vへ、図 31では−10 Vから 0 Vへ)。 tS DAC 2 tS AMP 2 DAC バッファ・オペアンプのセトリング・タイムは、回路の ノイズ・ゲイン、DAC 出力容量、DAC 出力スケーリング抵抗 の外付け補償容量に応じて変化します。 バイポーラ DAC のセトリング・タイムは、一般に 100 ns～500 ns です。従来型オペアンプは、一般的な最新 DAC のセトリン グ・タイムより大きいセトリング・タイムを必要としたため、 アンプのセトリング・タイムが高速な電圧出力 D/A コンバータ 機能の主な制約条件になっていました。1 μs のセトリング・タ イム(最終値の±0.01%)を持つ AD71x ファミリー・オペアンプの 登場により、高速な最新 DAC を実現できるようになりました。 このため、理想オペアンプでは、±1/2 LSB (±0.01%)へのセトリ ングのためには、加算点に 375 µV以下の電圧が現れる必要があ ります。これは、入力と出力との間の誤差(AD712 の加算点に 現れる電圧)が 375 µV以下である必要があることを意味します。 図 30に示すように、AD712/AD565A組み合わせの総合セトリン グ・タイムは 1.2 msになります。 0.1µF BIPOLAR OFFSET ADJUST R2 GAIN 100Ω ADJUST REF OUT VCC BIPOLAR OFF 20V SPAN + 10V REF IN R1 100Ω AD565A – 19.95kΩ 5kΩ 9.95kΩ 10V SPAN 0.5mA 5kΩ IREF DAC REF GND 20kΩ IOUT = 4 × IREF × CODE IO 10pF DAC OUT 8kΩ +15V 0.1µF – 8 1/2 4 POWER GND MSB LSB 図29.±10 V 電圧出力のバイポーラ DAC Rev. G 0.1µF –15V 00823-029 –VEE 0.1µF OUTPUT –10V TO +10V AD712 + － 11/20 － AD712 O =オペアンプのユニティ・ゲイン周波数。 2 1mV GN = 回路のノイズ・ゲイン 1 R 。 5V 100 RO 90 この式を Cf について解くと、 SUMMING JUNCTION CX 0V 500ns 00823-030 0% –10V (2) これらの式で、容量CXはオペアンプの反転端子に現れる合計容 量。DACバッファ・アプリケーションをモデル化する場合、図 32のノートン等価回路を直接使用することができます。容量CX はDAC出力とオペアンプ入力容量の合計容量 (両者は並列)。 OUTPUT 10 RC X O 1 GN 2 GN 2 RO RO + 1/2 AD712 – 図30. AD712 + AD565A のセトリング特性、 フル・スケール立ち下がり変化 VOUT CF RL CL R IO RO CX 00823-032 5V 100 90 SUMMING JUNCTION 図32.電流出力 DAC バッファとして使用した AD712 の簡略化した モデル 0V ROとIOをテブナン等価VINとRIN で置き換えると、汎用反転アン プ(図 33)が得られます。この一般モデルを使う場合、シンプル な反転オペアンプをシミュレーションするときは、容量CXはオ ペアンプのいずれかの入力容量になり、DACバッファをモデル 化するときは、DAC出力とオペアンプ入力の合計容量になるこ とに注意してください。 OUTPUT 10 0% 500ns 00823-031 –10V 図31. AD712 + AD565A のセトリング特性、 フル・スケール立ち上がり変化 + 1/2 AD712 – オペアンプのセトリング・タイム—数学モデル AD712 のデザインでは、個々の回路部品の最適化に注意を払っ ています。さらに、慎重にトレードオフを行い、ゲイン帯域幅 積(4 MHz)とスルーレート(20 V/µs)を非常に高速なセトリング・ タイムを得るように十分大きくし、かつ位相マージン(したがっ て安定性)を大幅に損なわないように大き過ぎないようにしてい ます。AD712 はこのようにデザインされているため、10 V 出力 ステップで 1 µs 以内に±0.01%へセトリングすると同時に、ユニ ティ・ゲイン・フォロアとして動作したとき 250 pF の負荷容量 を駆動する能力を維持しています。 オペアンプをユニティ・ゲイン・クロスオーバー周波数= ωO/2π の理想積分器としてモデル化すると、式 1 はバイポーラDACま たはCMOS DACの出力にI/Vコンバータとして接続したオペア ンプで構成される回路(図 32)の小信号動作を正確に表します。 オペアンプの有限なスルーレートとその他の非直線性効果を対 象としない場合、この式はシステムの出力を完全に記述します。 VO R I IN R(C X ) 2 G N s RC f O O s 1 RIN VIN RL CL R CX 図33.インバータとして使用した AD712 の簡略化したモデル 両ケースとも、容量CXのためにシステムは 1 極応答から 2 極応 答に変わります。この極の追加により、オペアンプ出力にピー キングまたはリンギングが発生してセトリング・タイムが大き くなります。CXの値は適切な精度で計算できるため、小さいコ ンデンサ値(CF)を式 2 を使って選択して、入力の極を相殺させ てアンプ応答を最適化することができます。図 34に、R = 4 kΩ のAD712 に対する式 2 の図式解法を示します。 (1) ここで、 Rev. G VOUT CF 00823-033 1mV － 12/20 － AD712 60 5V 50 100 30 GN = 3.0 GN = 2.0 20 GN = 1.5 10 0% 10 GN = 1.0 0 10 20 30 CF 40 00823-034 5mV 0 60 50 00823-036 CX 90 GN = 4.0 40 500ns 図36.セトリング特性、0 V→-10 V ステップ 上側: AD712 の出力 (5 V/Div) 下側:増幅された誤差電圧(0.01%/Div) 図34. CX の値対コンデンサ CF の値 図 35と 図 36に、図 37のセトリング・テスト回路を使った AD712 のダイナミック応答を示します。 セトリング・タイム測定での入力は、高レベルが平坦なパルス を発生するジェネレータから駆動します。A1 の偽加算ノード からの誤差信号出力は、A2 によりクランプ/増幅された後に、 再度クランプされます。したがって、誤差信号は 2 回クランプ されます。1 回目はアンプ A2 の過負荷を防止するため、2 回目 はオシロスコープ・プリアンプの過負荷を防止するためです。 Tektronix 社のオシロスコープ・プリアンプ・タイプ 7A26 を慎 重に選択しました。これらの入力レベルでは過負荷しないため です。アンプ A2 は、非常に高速な FET 入力オペアンプである 必要があります。ゲイン= 10 で A1 の誤差信号出力を増幅しま す。 5V 100 90 10 5mV 00823-035 0% 500ns 図35.セトリング特性、0 V→+10 V ステップ 上側: AD712 の出力 (5 V/Div) 下側:増幅された誤差電圧(0.01%/Div) 5pF HP2835 + 1/2 AD712 – 205Ω VERROR × 5 TEKTRONIX 7A26 OSCILLOSCOPE PREAMP INPUT SECTION 1MΩ 20pF HP2835 0.47µF 200Ω DATA DYNAMICS 5109 –15V +15V 10kΩ 5 TO 18pF 10kΩ VIN 10kΩ 0.47µF 4.99kΩ 4.99kΩ 1.1kΩ 0.2 TO 0.6pF – 1/2 AD712 + 0.1µF 10pF 0.1µF 00823-037 (OR EQUIVALENT FLAT TOP PULSE GENERATION) VOUT 5kΩ –15V +15V 図37.セトリング・タイムのテスト回路 Rev. G － 13/20 － AD712 アプリケーション情報 グラウンド接続 AD712 BiFETオペアンプは低入力バイアス電流(15 pA)と低ノイ ズ特性を持つため、フォトダイオードのプリアンプやピコアン ペア電流を電圧に変換するコンバータのような電位計アプリケ ーションに適しています。プリント回路ボードのレイアウトや 構造に 図 38に示すようなガード技術を使うことは、リーク電 流を小さくするために重要です。ガード・リングを入力と同じ レベルの低インピーダンス電位に接続します。高インピーダン スの信号ラインは、プリント回路ボード上で短くする必要があ ります。 図 39 と 図 40に、ユニポーラ・バイナリ(2 象限乗算)動作または バイポーラ(4 象限乗算)動作に構成したAD712 と AD7545 (12 ビ ットCMOS DAC)を示します。コンデンサC1 は、オーバーシュ ートとリンギングを抑える位相補償を提供します。 VDD GAIN ADJUST VIN R1A* RFB VDD 1/2 DGND ANALOG COMMON DB11 TO DB0 R2B* VDD C1B 33pF 00823-038 GAIN ADJUST VIN R1B* DGND AD712 は、CMOS DAC 用の優れた出力アンプです。2 象限動作 と 4 象限動作に使用することができます。反転 R2R ラダーを採 用する DAC の出力インピーダンスは、1 を多く含むコードでは R に、1 を 1 個含むコードでは 3R に、それぞれ近づきます。す べて 0 のコードでは、出力インピーダンスは無限大になります。 例えば、AD7545 の出力抵抗は 11 kΩ～33 kΩ で変化します。こ のため、DAC 内部帰還抵抗が 11 kΩ の場合、ノイズ・ゲインは 2 ～4/3 で変化します。この変化するノイズ・ゲインにより、ア ンプの入力オフセット電圧の影響が変化して、DAC アンプ性能 に非直線性が生じます。 700 μV のオフセット電圧を保証した AD712K では、この影響を 小さくして 12 ビット性能を実現しています。 図39.ユニポーラ・バイナリ動作 R1 とR2 により、DACのゼロ・オフセットとゲイン誤差をキャ リブレーションします。これらの抵抗の規定値はAD7545 のグ レードに依存し、表 3に示します。 表3.AD7545のグレード対トリム抵抗の推奨値、VDD = 5 V Trim Resistor JN/AQ KN/BQ LN GLN R1 R2 500 Ω 150 Ω 200 Ω 68 Ω 100 Ω 33 Ω 20 Ω 6.8 Ω R2* VDD +15V C1 33pF R1* RFB OUT1 VREF AD7545 AGND DB11 TO DB0 R4 20kΩ 1% 0.1µF R5 20kΩ 1% – – 1/2 +AD712 DGND R3 10kΩ 1% 1/2 AD712 + ANALOG COMMON 図40.バイポーラ動作 Rev. G VOUT 0.1µF 12 DATA INPUT *FOR VALUES OF R1 AND R2 SEE TABLE 3 –15V DB11 TO DB0 D/Aコンバータ・アプリケーション VOUTB 0.1µF ANALOG COMMON *REFER TO TABLE 3 VIN 1/2 +AD712 AGND 図38.ガード入力のボード・レイアウト VDD – OUT1 AD7545 VREF － 14/20 － –15V 00823-040 8 RFB VDD 00823-039 7 GAIN ADJUST VOUTA +AD712 AGND 6 1 0.1µF – OUT1 AD7545 VREF *REFER TO TABLE 3 5 3 2 +15V C1A 33pF PDIP (N), CERDIP (Q), AND SOIC (R) PACKAGES. 4 R2A* AD712 図 41 と 図 42に、AD7545 のDAC出力バッファとして使用した 場合のAD712 のセトリング・タイム特性を示します。 1mV 100 90 10 A/Dコンバータ・アナログ入力の駆動 図 43に示すようなADCのアナログ入力を駆動するオペアンプは、 負荷状態がダイナミックに変化しても一定出力電圧を維持でき る必要があります。逐次比較型コンバータでは、切り替えられ る一連のトライアル電流と入力電流が比較されます。比較ポイ ントはダイオードでクランプされますが、数百mVの差が生じて、 A/D入力電流の高周波変調が発生します。ループ・ゲインによ り、帰還アンプの出力インピーダンスが意図的に低くされます。 ループ・ゲインが低い高周波では、アンプ出力インピーダンス はオープン・ループ値に近づくことができます。大部分のICア ンプは、電流制限抵抗があるため 25 Ωの最小オープン・ループ 出力インピーダンスになります。 0% 12/8 CS AO 図41. AD712 + AD7545 の正のセトリング特性 GAIN ADJUST 1mV +15V 0.1µF R2 100Ω R1 100Ω 100 90 OFFSET ADJUST – 1/2 ±10V ANALOG INPUT REF OUT BIP OFF 10VIN AC 0.1µF –15V R/C AD574A MIDDLE CE BITS REF IN 20VIN AD712 + STS HIGH BITS LOW BITS +5V +15V –15V DC ANALOG COM 10 0% 500ns 00823-042 図43.ADC のユニティ・ゲイン・バッファとして使用した AD712 5V 図42. AD712 + AD7545 の負のセトリング特性 ノイズ特性 ノイズのランダム性により、特にフリッカ・ノイズ領域では、 実用的な項目を規定することは困難です。同時に、高精度計装 機器のデザインでは、機器のフル精度を実現するために最大ノ イズ・レベルの保証が必要です。AD712 の全グレードは、規定 値 6 µV p-p、0.1 Hz～10 Hz の AQL ベースでサンプル・テスト されています。 Rev. G 00823-043 500ns 00823-041 5V コンバータ負荷の変化を反映する数百 μA の電流により、瞬時 入力電圧に誤差が発生します。A/D 変換速度が大きくなく、か つアンプ帯域幅が十分な場合、コンバータでの比較の前にアン プ出力は公称値へ戻りますが、多くのアンプは比較的狭い帯域 幅を持つため、出力過渡電圧からの回復が低速になります。 AD712 は広い帯域幅と高いオープン・ループ・ゲインを持つた め、高速 A/D コンバータの駆動に最適です。 － 15/20 － AD712 大きな容量負荷の駆動 PD711 BUFF 1mV 図 46の回路では、アンプから 1500 pFを超える容量負荷を駆動 できる 100 Ωのアイソレーション抵抗を使用しています。この 抵抗は、負荷から高周波帰還をアイソレーションして回路を安 定化します。低周波帰還は、100 Ωの直列抵抗と負荷容量CLで 構成されるローパス・フィルタを経由してアンプ加算点に戻さ れます。図 47に、この接続の代表的な過渡応答を示します。 100 90 4.99kΩ 30pF 10 0% +VIN 図44.ADC 入力ユニティ・ゲイン・バッファの回復時間 -10 V ADC 入力 PD711 BUFF 1mV 0.1µF + – – 4.99kΩ 1/2 INPUT TYPICAL CAPACITANCE LIMIT FOR VARIOUS LOAD RESISTORS R1 C1 UP TO 2kΩ 10kΩ 20Ω 1500pF 1500pF 1000pF +AD712 100Ω C1 OUTPUT R1 0.1µF – + –VIN 00823-046 200ns –10V ADC IN 00823-044 500mV 100 90 図46.大きな容量負荷を駆動する回路 5V 1µs 100 10 90 500mV –5V ADC IN 200ns 00823-045 0% 図45.ADC 入力ユニティ・ゲイン・バッファの回復時間 - 5 V ADC 入力 10 00823-047 0% 図47.過渡応答、RL = 2 kΩ、CL = 500 pF Rev. G － 16/20 － AD712 フィルタ C1 560pF アクティブ・フィルタ・アプリケーション +15V オペアンプを使うアクティブ・フィルタ・アプリケーションで は、フィルタ性能を最適化するためにアンプの DC 精度が重要 です。アンプのオフセット電圧とバイアス電流は、出力誤差の 原因になります。オフセット電圧はフィルタを通過して増幅さ れて、大きな出力オフセットになります。大きな値の入力抵抗 を必要とする低周波アプリケーションでは、これらの抵抗を流 れるバイアス電流も、オフセット電圧を発生させます。 AD712 のような高性能アンプを使用すると、すべてのアクティ ブ・フィルタ・アプリケーションで DC 誤差と AC 誤差を小さ くすることができます。 2 次ローパス・フィルタ VIN R2 20kΩ 0.1µF + 1/2 AD712 – C2 280pF VOUT 0.1µF 00823-048 さらに、高い周波数では、オペアンプのダイナミック動作を慎 重に考慮する必要があります。この場合、スルーレート、帯域 幅、オープン・ループ・ゲインが、オペアンプの選択で重要に なります。スルーレートは高速で、かつ歪みを小さくするため に対称である必要があります。フィルタの周波数応答は、アン プの帯域幅とフィルタ・ゲインの組み合わせにより支配されま す。 R1 20kΩ –15V 図48.2 次ローパス・フィルタ フィルタの重要な特性は、帯域外除去比です。図 48に示すシン プルな 20 kHzローパス・フィルタを使用して、クロック・パル スまたは高周波で大きいエネルギを持つサンプリング・グリッ チが混入した信号をコンディショニングすることができます。 AD712 は低出力インピーダンスと広い帯域幅を持つため、図 49 に示すように高周波フイードスルーを小さくすることができま す。上側のカーブは、別の低価格BiFETオペアンプのカーブで あり、フイードスルーが 5 MHzで 17 dB高くなっています。 図 48 に、2 次のバタワース・ローパス・フィルタとして構成さ れたAD712 を示します。図の値ではコーナー周波数は 20 kHzで すが、AD712 の広い帯域幅により、数百kHzのコーナー周波数 も可能です。部品選択の式を次に示します。 R1 = R2 =ユーザ選択値(一般に 10 kΩ～100 kΩ) REF 20.0 dBm 10dB/DIV RANGE 15.0dBm OFFSET .0 Hz 0dB TYPICAL BIFET 1.414 C1 (単位 F) = 2 f cutoff R1 AD712 0.707 2 f cutoff R1 CENTER 5 000 000.0Hz RBW 30kHz VBW 30kHz SPAN 10 000 000.0Hz ST .8 SEC 図49.高周波フィードスルー Rev. G － 17/20 － 00823-049 C2 AD712 +15V 0.1µF + 0.001µF A1 AD711 – 2800Ω 4.9395E –15 0.1µF A –15V 100kΩ * 6190Ω 6490Ω 6190Ω 5.9276E –15 5.9276E –15 4.9395E –15 + B + * C 2800Ω D + * + A2 AD711 – + * 0.001µF VOUT 0.1µF 4.99kΩ –15V 124kΩ 4.99kΩ *SEE TEXT 00823-050 VIN +15V 0.1µF 図50.9 極チェビシェフ・フィルタ 9 極チェビシェフ・フィルタ 図 50 と図 51 に、周波数依存のアクティブ負抵抗(FDNR)を使っ た 9 極チェビシェフ・フィルタに使用したAD712 とそのデュア ル・バージョンAD711 を示します。このフィルタのカットオフ 周波数は 50 kHzで、90 dB以上の除去比を持つため、100 kHzス ループットの 12 ビット・データ・アクイジション・システム で、折り返し防止フィルタとして使うことができます。 0.001µF R – + 1/2 AD712 – 0.1µF 1/2 AD712 + 0.001µF –15V 1.0kΩ 24.9kΩ FOR 4.9395E –15 29.4kΩ FOR 5.9276E –15 4.99kΩ 00823-051 R: 図51.9 極チェビシェフ・フィルタの FDNR REF 5.0dBm 10dB/DIV RANGE –5.0dBm START.0Hz RBW 300Hz VBW 30Hz MARKER 96 800.0Hz –90dBm STOP 200 000.0Hz ST 69.6 SEC 図52.9 極チェビシェフ・フィルタの高周波数応答 Rev. G － 18/20 － 00823-052 図 50に示すように、フィルタは 4 個のFDNR (A、B、C、D)で 構成されています。これらのFDNRの値は、4.9395 × 10−15Fsecと 5.9276 × 10–15Fsecです。各FDNRアクティブ回路は、合計 8 個の 極に対して 2 極応答を提供します。9 番目の極は、0.001 μFのコ ンデンサと 124 kΩの抵抗から構成されています(アンプ A2 のピ ン 3)。図 51に、各FDNRの回路とRの選択を示します。最適性 能を得るためには、0.001 µFのコンデンサは 1%以上のマッチン グで選択し、すべての抵抗は 1%より優れた偏差を持つ必要が あります。 +15V 0.1µF + AD712 外形寸法 0.400 (10.16) 0.365 (9.27) 0.355 (9.02) 8 1 5 4 0.005 (0.13) MIN 8 0.280 (7.11) 0.250 (6.35) 0.240 (6.10) 0.100 (2.54) BSC 0.060 (1.52) MAX 0.015 (0.38) MIN 0.022 (0.56) 0.018 (0.46) 0.014 (0.36) 0.005 (0.13) MIN 1 0.015 (0.38) GAUGE PLANE 0.430 (10.92) MAX 4 0.100 (2.54) BSC 0.195 (4.95) 0.130 (3.30) 0.115 (2.92) SEATING PLANE 5 0.310 (7.87) 0.220 (5.59) 0.325 (8.26) 0.310 (7.87) 0.300 (7.62) PIN 1 0.210 (5.33) MAX 0.150 (3.81) 0.130 (3.30) 0.115 (2.92) 0.055 (1.40) MAX 0.060 (1.52) 0.015 (0.38) 0.200 (5.08) MAX 0.014 (0.36) 0.010 (0.25) 0.008 (0.20) 0.150 (3.81) MIN 0.200 (5.08) 0.125 (3.18) 0.023 (0.58) 0.014 (0.36) 0.070 (1.78) 0.060 (1.52) 0.045 (1.14) 0.070 (1.78) 0.030 (0.76) 5.00 (0.1968) 4.80 (0.1890) 5 6.20 (0.2440) 4 5.80 (0.2284) 1.27 (0.0500) BSC 0.25 (0.0098) 0.10 (0.0040) 1.75 (0.0688) 1.35 (0.0532) 0.51 (0.0201) COPLANARITY SEATING 0.31 (0.0122) 0.10 PLANE 0.50 (0.0196) 45° 0.25 (0.0099) 8° 0.25 (0.0098) 0° 1.27 (0.0500) 0.40 (0.0157) 0.17 (0.0067) COMPLIANT TO JEDEC STANDARDS MS-012-AA CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. 図55. 8 ピン標準スモール・アウトライン・パッケージ[SOIC_N] ナロー・ボディ (R-8) 寸法: mm (インチ) Rev. G 15° 0° 0.015 (0.38) 0.008 (0.20) 図54. 8 ピン・セラミック・デュアルインライン・パッケージ [CERDIP] (Q-8) 寸法:インチ(mm) 図53. 8 ピン・プラスチック・デュアルインライン・パッケージ [PDIP] (N-8) 寸法:インチ(mm) 8 SEATING PLANE CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. COMPLIANT TO JEDEC STANDARDS MS-001-BA CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS. 4.00 (0.1574) 3.80 (0.1497) 1 0.320 (8.13) 0.290 (7.37) 0.405 (10.29) MAX － 19/20 － AD712 オーダー・ガイド Model Temperature Range Package Description Package Option AD712AQ AD712JN AD712JNZ1 AD712JR AD712JR-REEL AD712JR-REEL7 AD712JRZ1 AD712JRZ-REEL1 AD712JRZ-REEL71 AD712KN AD712KNZ1 AD712KR AD712KR-REEL AD712KR-REEL7 AD712KRZ1 AD712KRZ-REEL1 AD712KRZ-REEL71 AD712SQ/883B −40°C to +85°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C 0°C to 70°C −55°C to +125°C 8-Lead CERDIP 8-Lead PDIP 8-Lead PDIP 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead PDIP 8-Lead PDIP 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead SOIC_N 8-Lead CERDIP Q-8 N-8 N-8 R-8 R-8 R-8 R-8 R-8 R-8 N-8 N-8 R-8 R-8 R-8 R-8 R-8 R-8 Q-8 1 Z = 鉛フリー・デバイス。 Rev. G － 20/20 －