日本語版

ユニティ・ゲインで安定動作、超低歪み、
1nV/ Hz 電圧ノイズ、高速オペアンプ
ADA4899-1
接続図
特長
ユニティ・ゲインで安定動作
超低ノイズ：1nV/ Hz 、2.6pA/ Hz
超低歪み：−117dBc＠1MHz
高速
−3dB帯域幅：600MHz（G＝＋1）
スルーレート：310V/µs
オフセット電圧：230µV（max）
低入力バイアス電流：100nA
広い電源電圧範囲：5∼12V
電源電流：14.7mA
高性能ピン配置
ディスエーブル・モード
ADA4899-1
1
8
+V S
FEEDBACK
2
7
V OUT
–IN
3
6
NC
+IN 4
5
–V S
05720-001
DISABLE
NC＝無接続
図1.
8ピンLFCSP_VD（CP-8-2）
ADA4899-1
1
8
DISABLE
–IN
2
7
+V S
+IN 3
6
V OUT
–V S 4
5
–V S
アプリケーション
A/Dドライバ
計測機器
フィルタ
IFおよびベースバンド・アンプ
DACバッファ
光エレクトロニクス
図2.
05720-002
FEEDBACK
8ピンSOIC_N_EP（RD-8-1）
概要
低ノイズ入力段と補償機能を備えており、ユニティ・ゲイン時
でも高スルーレートと低ノイズを達成します。アナログ・デバ
イセズ独自の次世代 XFCB プロセスと革新的な回路設計によ
り、この高性能アンプが実現しました。
ADA4899-1は、わずか15mAの電源電流により、画期的な性能
レベルで100Ωの負荷を駆動します。広い電源電圧範囲（4.5∼
12V）、低オフセット電圧（最大230µV）、広帯域幅（600MHz）、
高スルーレート（310V/µs）により、最も要求の厳しいアプリ
ケーションで機能するように設計されています。入力バイアス
電流キャンセル・モードも備えており、入力バイアス電流が
1/60に減少します。
ADA4899-1は、3mm×3mmのLFCSPパッケージと8ピンSOIC
パッケージを採用しています。いずれのパッケージにも金属性
の露出パドルがあり、グラウンド・プレーンへの熱伝導が従来
のプラスチック・パッケージに比べて大きく改善されていま
す。−40∼＋125℃の拡張工業用温度範囲で動作するように規
定されています。
–40
–50
–60
高調波歪み（dBc）
ADA4899-1は、超低ノイズ（1nV/ Hz ）、超低歪み（＜−117dBc
＠1MHz）、ユニティ・ゲインで安定動作の電圧帰還型オペアン
プで、16/18 ビット・システムに最適です。高い直線性をもつ
G = +1
V S = ±5V
RL = 1kΩ
V OUT = 2V p-p
–70
–80
HD3
–90
HD2
–100
05720-071
–110
–120
–130
0.1
1
10
100
周波数（MHz）
図3. 高調波歪みの周波数特性
REV. A
アナログ・デバイセズ株式会社
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2006 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
ADA4899-1
目次
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
接続図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
±5V電源での仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
±5V電源での仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
最大消費電力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
テスト回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
パッケージングに関する新技術.
. . . . . . . . . . . . . . . . . . . . . . 13
_________
DISABLEピン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
ユニティ・ゲイン動作. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
さまざまなゲインに対する推奨値. . . . . . . . . . . . . . . . . . . . . 14
ノイズ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
ADCドライバ
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
_________
DISABLEピンの動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ADA4899-1のMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
回路の考慮事項. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
改訂履歴
4/06―Rev. 0 to Rev. A
Changes to Figure 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
10/05―Revision 0: Initial Version
―2―
REV. A
ADA4899-1
±5V電源での仕様
特に指定のない限り、TA＝25°C、G＝＋1、RL＝1kΩ（グラウンドに接続）。
表1
パラメータ
条件
Min
Typ
Max
単位
動的性能
−3dB帯域幅
0.1dB平坦性帯域幅
スルーレート
0.1％までのセトリング時間
VOUT＝25mVp-p
VOUT＝2Vp-p
G＝＋2、VOUT＝2Vp-p
VOUT＝5Vステップ
VOUT＝2Vステップ
600
80
35
310
50
MHz
MHz
MHz
V/µs
ns
fC＝500kHz、VOUT＝2Vp-p
fC＝10MHz、VOUT＝2Vp-p
f＝100kHz ________
f＝100kHz、DISABLE
________ ピンは開放のまま
f＝100kHz、DISABLEピン＝＋VS
−123/−123
dBc
dBc
nV/ Hz
pA/ Hz
pA/ Hz
ノイズ／歪み性能
高調波歪み（dBc）HD2/HD3
入力電圧ノイズ
入力電流ノイズ
−80/−86
1.0
2.6
5.2
DC性能
82
35
5
−6
−0.1
3
0.05
85
98
4
7.3
4.4
−3.7∼＋3.7
130
kΩ
MΩ
pF
V
dB
＜2.4
100
V
ns
40
ns
入力オフセット電圧
入力オフセット電圧ドリフト
入力バイアス電流
________
DISABLE
________ ピンは開放のまま
DISABLEピン＝＋VS
入力バイアス電流ドリフト
入力バイアス・オフセット電流
オープン・ループ・ゲイン
230
−12
−1
0.7
µV
µV/°C
µA
µA
nA/°C
µA
dB
入力特性
入力抵抗
差動モード
同相モード
入力容量
入力同相電圧範囲
同相ノイズ除去比
________
DISABLE
ピン
________
DISABLE入力スレッショールド電圧 出力ディスエーブル
________
ターンオフ時間
DISABLE電圧の50％からVOUTの
10％まで、VIN＝0.5V
________
ターンオン時間
DISABLE電圧の50％からVOUTの
90％まで、VIN＝0.5V
________
入力バイアス電流
DISABLE
________ ＝＋VS（イネーブル）
DISABLE＝−VS（ディスエーブル）
−44
17
−35
21
µA
µA
出力特性
出力オーバードライブ回復時間
（立上がり／立下がり）
VIN＝−2.5∼＋2.5V、G＝＋2
出力電圧振幅
RL＝1kΩ
RL＝100Ω
短絡電流
シンク／ソース
オフ・アイソレーション
30/50
ns
−3.65∼＋3.65
−3.7∼＋3.7
−3.13∼＋3.15
−3.25∼＋3.25
V
V
mA
dB
160/200
−48
________
f＝1MHz、DISABLE＝−VS
電源
4.5
動作範囲
無負荷時電流
無負荷時電流（ディスエーブル）
正側電源電圧変動除去比
負側電源電圧変動除去比
REV. A
________
DISABLE＝−VS
＋VS＝4∼6V（入力換算）
−VS＝−6∼−4V（入力換算）
―3―
84
87
14.7
1.8
90
93
12
16.2
2.1
V
mA
mA
dB
dB
ADA4899-1
±5V電源での仕様
特に指定のない限り、VS＝5V@TA＝25°C、G＝＋1、RL＝1kΩ（グラウンドに接続）。
表2
パラメータ
条件
Min
Typ
Max
単位
動的性能
−3dB帯域幅
0.1dB平坦性帯域幅
スルーレート
0.1％までのセトリング時間
VOUT＝25mVp-p
VOUT＝2Vp-p
G＝＋2、VOUT＝2Vp-p
VOUT＝2Vステップ
VOUT＝2Vステップ
535
60
25
185
50
MHz
MHz
MHz
V/µs
ns
fC＝500kHz、VOUT＝1Vp-p
fC＝10MHz、VOUT＝1Vp-p
f＝100kHz ________
f＝100kHz、DISABLE
________ ピンは開放のまま
f＝100kHz、DISABLEピン＝＋VS
−100/−113
dBc
dBc
nV/ Hz
pA/ Hz
pA/ Hz
ノイズ／歪み性能
高調波歪み（dBc）HD2/HD3
入力電圧ノイズ
入力電流ノイズ
−89/−100
1.0
2.6
5.2
DC性能
76
0.05
2.5
80
µV
µV/°C
µA
µA
µA
nA/°C
dB
90
4
7.7
4.4
1.3∼3.7
114
kΩ
MΩ
pF
V
dB
＜2.4
100
V
ns
60
ns
入力オフセット電圧
入力オフセット電圧ドリフト
入力バイアス電流
________
DISABLE
________ ピンは開放のまま
DISABLEピン＝＋VS
入力バイアス・オフセット電流
入力バイアス・オフセット電流ドリフト
オープン・ループ・ゲイン
5
5
210
−6
−12
−0.2
−1.5
入力特性
入力抵抗
差動モード
同相モード
入力容量
入力同相電圧範囲
同相ノイズ除去比
________
DISABLE
ピン
________
DISABLE入力スレッショールド電圧 出力ディスエーブル
________
ターンオフ時間
DISABLE電圧の50％からVOUTの
10％まで、VIN＝0.5V
________
ターンオン時間
DISABLE電圧の50％からVOUTの
90％まで、VIN＝0.5V
________
入力バイアス電流
DISABLE
________ ＝＋VS（イネーブル）
DISABLE＝−VS（ディスエーブル）
−42
16
−33
18
µA
µA
出力特性
出力オーバードライブ回復時間
（立上がり／立下がり）
VIN＝0∼2.5V、G＝＋2
出力電圧振幅
RL＝1kΩ
RL＝100Ω
短絡電流
シンク／ソース
オフ・アイソレーション
1.25∼3.75
1.4∼3.6
________
f＝1MHz、DISABLE＝−VS
50/70
ns
1.2∼3.8
1.35∼3.65
60/80
−48
V
V
mA
dB
電源
4.5
動作範囲
無負荷時電流
無負荷時電流（ディスエーブル）
正側電源電圧変動除去比
負側電源電圧変動除去比
________
DISABLE＝−VS
＋VS＝4.5∼5.5V、−VS＝0V（入力換算） 84
＋VS＝5V、−VS＝−0.5∼＋0.5V
（入力換算） 86
―4―
14.3
1.5
90
90
12
16
1.7
V
mA
mA
dB
dB
REV. A
ADA4899-1
合計駆動電力と負荷電力との差が、パッケージ内で消費される
駆動電力です。
絶対最大定格
PD＝無負荷時消費電力＋（合計駆動電力−負荷電力）
表3
パラメータ
定格値
電源電圧
12.6V
消費電力
図4を参照
差動入力電圧
±1.2V
差動入力電流
±10mA
保存温度範囲
−65∼＋150°C
動作温度範囲
−40∼＋125°C
ピン温度範囲
（ハンダ処理、10秒）
300°C
ジャンクション温度
150°C
PD ＝ (VS×IS)＋ VS ×Vout
2 RL
−
Vout2
RL
RMS出力電圧を考慮に入れる必要があります。単電源動作のよ
うに、RLがVS−を基準とすると、合計駆動電力はVS×IOUTにな
ります。rms信号レベルが未確定の場合には、電源電圧の1/2を
基準とするRLに対してVOUT＝VS/4の最悪時のケースを検討しま
す。
2
PD ＝ (VS×IS) ＋ (VS /4)
RL
VS−を基準とするRLを使う単電源動作では、最悪時のケースは
VOUT＝VS/2になります。
エアフローがあると放熱が促進されるため、実質的にθJAは減少
します。さらに、金属のパターン配線、スルーホール、グラウ
ンド、電源プレーンがパッケージのピンに直接接触する割合が
高くなる場合にも、θJAは小さくなります。露出パドルをグラウ
ンド・プレーンにハンダ付けすると、パッケージの全体的な熱
抵抗が大幅に減少します。
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
図4は、JEDEC規格に適合した4層ボード上に実装されるSOIC8（70℃/W）パッケージとLFCSP（70℃/W）パッケージにつ
いて、パッケージの最大安全消費電力と露出パドル（ e-pad ）
の周囲温度の関係を示します。θJA値は概算値です。
最大消費電力
ADA4899-1パッケージの最大安全消費電力は、ダイ上のジャ
ンクション温度（TJ）が電力に伴って上昇することによって制
限されます。ダイをプラスチック封止すると、局所的に規定の
ジャンクション温度に到達します。ガラス遷移温度である約
150℃で、プラスチックの属性が変化します。この温度限界値
を一時的に超過しても、パッケージからダイに加わる応力が変
化し、ADA4899-1のパラメータ性能が恒久的に変化すること
があります。長時間にわたってジャンクション温度が150℃を
超えると、シリコン・デバイスの特性が変化し、動作不良が生
じる可能性が高くなります。
4.0
3.5
最大消費電力（W）
3.0
ダイのジャンクション温度は、パッケージとPCボードの自然空
冷での熱特性（ θ JA）、周囲温度（ T A）、パッケージ内の合計消
費電力（PD）によって決まります。ジャンクション温度は次式
で計算します。
2.5
2.0
1.5
LFCSP および SOIC
1.0
05720-003
0.5
TJ＝TA＋(PD×θJA)
0.0
–40
パッケージ内部で消費される電力（PD）は、無負荷時の消費電
力、およびすべての出力に対する負荷の駆動よってパッケージ
内部で消費される電力を合計したものです。無負荷時消費電力
は、電源ピン間の電圧（VS）を無負荷時電源電流（IS）と乗算
した値になります。負荷（R L）は電源電圧の1/2 を基準とする
ものと仮定すると、合計駆動電力はVS/2×IOUTになり、この電
力がパッケージ内と負荷（VOUT×IOUT）で消費されます。
–20
0
20
図4.
60
80
周囲温度 対 最大消費電力
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静
電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の
ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復
不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、
ESDに対する適切な予防措置を講じることをお勧めします。
REV. A
40
周囲温度（℃）
―5―
100
120
ADA4899-1
3
G = –1
0
G = +2
–3
G = +5
G = +10
–6
–9
–12
1
G = +1
RL = 100Ω
V OUT = 25mV p-p
G = +1
10
100
0
–3
V S = ±5V
–6
V S = +5V
–9
05720-007
V S = ±5V
RL = 1kΩ
V OUT = 25mV p-p
クローズド・ループ・ゲイン（dB）
3
05720-004
正規化されたクローズド・ループ・ゲイン（dB）
代表的な性能特性
–12
10
1000
100
周波数（MHz）
周波数（MHz）
6
G = +1
G = –1
0
G = +2
–3
G = +5
G = +10
–6
–9
–12
1
10
100
CL = 15pF
RSNUB = 10Ω
G = +1
RL = 1kΩ
V OUT = 25mV p-p
3
CL = 5pF
0
CL = 2pF
CL = 0pF
–3
–6
–9
–12
10
1000
100
周波数（MHz）
周波数（MHz）
図6. さまざまなゲインに対する小信号周波数応答
図9.
5.0
3
G = +1
V S = ±5V
RL = 1kΩ
V OUT = 25mV p-p
G = +1
RL = 100Ω
3.5
ピーキング（dB）
–3
容量性負荷に対する小信号周波数応答
G = +1
RL = 1kΩ
4.0
0
1000
V S = ±5V
V OUT = 25mV p-p
4.5
T = –40°C
–6
3.0
G = +1
RL = 1kΩ
RSNUB = 10Ω
2.5
2.0
G = +2
RL = 1kΩ
1.5
–12
10
100
05720-031
1.0
–9
05720-006
クローズド・ループ・ゲイン（dB）
T = +125°C
CL = 15pF
05720-032
V S = ±5V
RL = 100Ω
V OUT = 25mV p-p
クローズド・ループ・ゲイン（dB）
3
図8. さまざまな電源電圧に対する小信号周波数
応答
05720-005
正規化されたクローズド・ループ・ゲイン（dB）
図5. さまざまなゲインに対する小信号周波数応答
1000
0.5
0
1000
0
5
周波数（MHz）
図7.
図10.
さまざまな温度に対する小信号周波数応答
―6―
10
15
20
25
30
容量性負荷（pF）
35
40
45
さまざまなゲインに対する容量性負荷 対
小信号周波数応答ピーキング
REV. A
ADA4899-1
3
–0.1
V OUT = 100mV p-p
–0.2
V OUT = 2V p-p
–0.3
G = +2
V S = ±5V
RL = 150Ω
1
10
V OUT = 1V p-p
V OUT = 4V p-p
–3
V OUT = 7V p-p
–6
–9
–12
1
100
10
図11. さまざまな出力電圧に対する0.1dB平坦性
図14.
さまざまな出力電圧に対する大信号周波
数応答
180
オープン・ループ・ゲイン（dB）
V S = ±5V
RL = 100Ω
0
V S = ±5V
–3
V S = +5V
–6
–9
–12
10
100
80
150
60
120
40
90
20
60
0
30
–20
0.001
1000
0.01
0.1
周波数（MHz）
図12.
図15.
さまざまな電源電圧に対する大信号周波
数応答
10
1
10
周波数（MHz）
100
0
1000
オープン・ループ・ゲイン／位相の周波
数特性
1k
電流ノイズ（pA/ Hz）
電圧ノイズ（nV/ Hz ）
1000
100
G = +1
RL = 1kΩ
V OUT = 2V p-p
05720-011
クローズド・ループ・ゲイン（dB）
3
100
周波数（MHz）
周波数（MHz）
1
100
DISABLE = 5V
10
100
1k
図13.
REV. A
10k
100k
周波数（MHz）
1M
10M
1
10
100M
05720-028
0.1
10
05720-027
DISABLE = NC
100
1k
10k
100k
1M
10M
周波数（MHz）
図16.
電圧ノイズの周波数特性
―7―
入力電流ノイズの周波数特性
100M
オープン・ループの位相（度）
–0.5
0
05720-030
–0.4
G = +1
V S = ±5V
RL = 100Ω
05720-009
クローズド・ループ・ゲイン（dB）
0
05720-010
クローズド・ループ・ゲイン（dB）
0.1
ADA4899-1
–40
–50
–60
–50
G = +5
RL = 1kΩ
V S = ±5V
V OUT = 2V p-p
–60
高調波歪み（dBc）
高調波歪み（dBc）
–40
G = +1
V S = ±5V
RL = 1kΩ
V OUT = 2V p-p
–70
–80
HD3
–90
HD2
–100
–70
–80
HD2
–90
–100
–110
HD3
–130
0.1
1
10
05720-024
–110
05720-021
–120
–120
0.1
100
1
図17.
–40
図20.
高調波歪みの周波数特性
–40
G = +1
RL = 1kΩ
f = 5MHz
–50
–60
HD2
SOIC
ピン4の ‒V S
–60
高調波歪み（dBc）
高調波歪み（dBc）
100
高調波歪みの周波数特性
G = +5
V S = ±5V
RL = 100Ω
V OUT = 2V p-p
–50
–70
–80
10
周波数（MHz）
周波数（MHz）
HD2
–90
–70
HD2
LFCSP
HD2
SOIC
ピン5の –V S
–80
–90
HD3
–100
–100
2
3
図18.
–50
4
5
出力振幅（Vp-p）
6
7
–120
0.1
8
10
100
周波数（MHz）
図21.
出力振幅 対 高調波歪み
–40
G = +1
RL = 1kΩ
V S = 5V
–50
さまざまなピン配置とパッケージに
対する高調波歪みの周波数特性
G = +1
V S = ±5V
RL = 100Ω
V OUT = 2V p-p
–60
–60
高調波歪み（dBc）
HD3
–70
V OUT = 2V p-p
HD2
–80
–90
HD2
HD3
–100
–70
–80
HD2
SOIC
HD2
LFCSP
–90
–100
V OUT = 1V p-p
–110
–120
0.1
1
10
HD3
LFCSPまたはSOIC
–110
05720-023
高調波歪み（dBc）
1
05720-044
1
HD3
SOIC
ピン4またはピン5の ‒V S
05720-043
–120
–40
–110
05720-022
–110
HD3
LFCSP
–120
0.1
100
1
周波数（MHz）
図19.
10
100
周波数（MHz）
図22.
高調波歪みの周波数特性
2つのパッケージに対する高調波歪みの
周波数特性
―8―
REV. A
ADA4899-1
0.10
0.10
G = +1
V S = ±5V
RL = 1kΩ
0.08
CL = 15pF
0.08
CL = 15pF
RSNUB = 10Ω
0.06
0.06
0.04
0.04
0
–0.02
0.02
0
–0.04
–0.04
–0.06
–0.06
–0.08
–0.10
0
5
10
CL = 15pF
–0.02
CL = 0pF
CL = 15pF
RSNUB = 10Ω
–0.08
CL = 5pF
–0.10
15
0
5
時間（ns）
図23.
0.08
図26.
さまざまな容量性負荷に対する小信号過
渡応答（立上がりエッジ）
15
さまざまな容量性負荷に対する小信号過
渡応答（立下がりエッジ）
1.5
RL = 1kΩ
V S = ±5V
G = +2
1.0
G = +2
0.04
G = +5
G = +10
G = +5
0.5
0.02
出力電圧（V）
出力電圧（V）
10
時間（ns）
RL = 1kΩ
V S = ±5V
0.06
05720-042
出力電圧（V）
CL = 0pF
0.02
05720-041
出力電圧（V）
G = +1
V S = ±5V
RL = 1kΩ
CL = 5pF
G = +10
0
–0.02
0
–0.5
–0.04
05720-019
–0.08
0
10
20
30
40
50
60
70
80
90
05720-013
–1.0
–0.06
–1.5
100
0
10
20
30
40
時間（ns）
図24. さまざまなゲインに対する小信号過渡応答
70
80
90
100
1.5
G = +1
RL = 100Ω
G = +1
RL = 1kΩ
1.0
1.0
V S = ±5V
V S = ±5V
0.5
V S = +5V
0
V S = +5V
0
–0.5
–1.0
–1.0
05720-017
–0.5
–1.5
0
10
20
30
40
50
60
70
80
90
05720-018
出力電圧（V）
0.5
出力電圧（V）
60
図27. さまざまなゲインに対する大信号過渡応答
1.5
–1.5
100
0
10
図25.
20
30
40
50
60
70
80
90
時間（ns）
時間（ns）
REV. A
50
時間（ns）
図28.
さまざまな電源電圧に対する大信号過渡
応答
―9―
さまざまな電源電圧に対する大信号過渡
応答
100
0.2
0.5
0.1
入力
誤差
0
0
出力
–0.5
–0.1
–1.0
–0.2
G = +1
V S = ±5V
RL = 1kΩ
–1.5
0
25
50
75
100
125
–0.3
150
G = +1
V S = ±5V
DISABLE = NC
1
0.1
0.01
0.001
0.001
05720-015
1.0
10
出力インピーダンス（Ω）
0.3
出力セトリング（％）
1.5
05720-025
0.01
0.1
時間（ns）
図29.
図32.
セトリング時間
0.3
1.5
100k
誤差
–0.5
–0.1
–1.0
–0.2
G = +5
V S = ±5V
RL = 1kΩ
–1.5
0
25
50
図30.
75
時間（ns）
100
125
–0.3
150
G = +1
V S = ±5V
DISABLE = –5V
10k
1k
100
10
0.1
1
10
100
1000
周波数（MHz）
図33.
セトリング時間
100k
1000
05720-014
出力
出力セトリング（％）
電圧（V）
0
0
05720-026
0.1
0.5
出力インピーダンス（Ω）
入力
100
出力インピーダンスの周波数特性
0.2
1.0
–20
G = +1
V S = ±5V
DISABLE = NC
–30
–40
同相ノイズ除去比（dB）
10k
1k
100
出力インピーダンスの周波数特性
（ディスエーブル）
G = +1
RL = 1kΩ
RF = 1kΩ
–50
–60
–70
–80
–90
–100
–110
V S = +5V
–120
05720-016
入力インピーダンス（Ω）
1
10
周波数（MHz）
10
0.1
1
図31.
10
周波数（MHz）
100
V S = ±5V
–130
–140
10
1000
100
図34.
入力インピーダンスの周波数特性
― 10 ―
05720-020
電圧（V）
ADA4899-1
1k
10k
100k
1M
周波数（MHz）
10M
100M
1G
同相ノイズ除去比の周波数特性
REV. A
ADA4899-1
0
N: 4651
平均値: –4.92µV
SD: 29.22µV
V S = 5V
500
–10
400
–30
–40
回数
–50
300
–PSR
–60
200
+PSR
–70
100
05720-029
–80
–90
–100
0.001
0.01
0.1
1
10
100
0
–200
1000
05720-034
電源電圧変動除去比（dB）
–20
–150
–100
図35.
–22
–50
0
50
図38.
電源電圧変動除去比
150
200
V S = ±5V
DISABLE = –5V
入力オフセット電圧の分布（VS＝5V）
N: 4655
平均値: –34.62µV
SD: 28.94µV
V S = ±5V
500
–28
400
–34
–40
回数
アイソレーション（dB）
100
電圧オフセット（µA）
周波数（MHz）
–46
300
200
–52
–58
05720-012
–70
0.1
1
図36.
10
周波数（MHz）
100
0
–200
1000
図39.
N: 4653
平均値: –0.083µA
SD: 0.13µA
V S = ±5V
600
回数
500
400
300
200
05720-033
100
0
–0.9
–0.6
–0.3
0
0.3
0.6
0.9
入力バイアス電流（µA）
図37.
REV. A
–150
–100
–50
0
50
100
150
200
電圧オフセット（µA）
オフ・アイソレーションの周波数特性
700
05720-035
100
–64
入力バイアス電流の分布
― 11 ―
入力オフセット電圧の分布（VS＝±5V）
ADA4899-1
テスト回路
+V S
+V S
10µF
10µF
RG
RF
0.1µF
0.1µF
24.9Ω
V OUT
RL
49.9Ω 10µF
RT
CL
RL
10µF
0.1µF
05720-045
0.1µF
–V S
図40.
RSNUB
V IN
05720-040
V IN
V OUT
–V S
図43.
代表的な非反転負荷構成
代表的な容量性負荷構成
+V S
+V S
10µF
AC
49.9Ω
1k Ω
10 Ω
1k Ω
0.1µF
V OUT
V OUT
RL
10 Ω
10µF
05720-038
–V S
図41.
10 Ω
0.1µF
RL
AC
49.9 Ω
–V S
図44.
正側電源電圧変動除去比
05720-039
10 Ω
負側電源電圧変動除去比
+V S
10µF
1kΩ
1kΩ
0.1µF
V OUT
1kΩ
53.6Ω
RL
1kΩ
10µF
0.1µF
–V S
図42.
05720-036
V IN
同相ノイズ除去比
― 12 ―
REV. A
ADA4899-1
動作原理
ADA4899-1は、ユニティ・ゲイン安定性と1nV/ Hz の入力ノ
イズを組み合わせた電圧帰還型オペアンプです。ユニティ・ゲ
イン構成において10MHzまで−80dBc（@ 2Vp-p）を超える歪
みを維持できる、直線性の高い入力段を採用しています。この
ような低ゲイン安定性、入力換算ノイズ、超低歪みというきわ
めてまれな組合わせが実現したのは、アナログ・デバイセズ独
自のオペアンプ・アーキテクチャと高速相補型バイポーラ処理
技術によるものです。
V OUT
バッファ
gm
R1
図45.
CC
RL
05720-060
図45に示すADA4899-1の簡略トポロジは、ユニティ・ゲイン
の出力バッファを備えたゲイン段で構成されています。このト
ポロジでは、80dBを超えるオープン・ループ・ゲインを持ち、
CMRR、PSRR、オフセットなどの精度仕様を、通常は複数の
ゲイン段を持つトポロジに対応するレベルまで維持します。
ADA4899-1のトポロジ
ADA4899-1の非反転入力と反転入力との間の差動電圧は、内
部的に接続された1 対のダイオードによって制限されます。ダ
イオードの各セットには、逆並列に接続される2 個の直列ダイ
オードがあります。このため、入力間の差動電圧は約±1.2Vに
制限されます。ADA4899-1 のすべてのピンは、両レール間に
接続された電圧制限ダイオードによってESDに対して保護され
ています。保護ダイオードは10mAまで対応します。直列制限
抵抗を使用して、これらのダイオードを流れる電流を10mA以
下に制限してください。
パッケージングに関する新技術
ADA4899-1にはSOICとLFCSPパッケージがあり、いずれもデ
SOICもLFCSPも、重い負荷時の2次高調波歪み性能を改善する
ために、ピン配置が変更されています。いずれも、非反転入力
から負側電源ピンを分離することが目的です。そのため、
LFCSPでは、8ピン・パッケージの標準ピン配置を1ピンだけ反
時計回りに回転させています。これにより、電源ピンと出力ピ
ンは、入力ピンとは別の側に配置されます。SOICでは2つの目
的があり、状況は若干異なります。その1 つは入力を電源ピン
から分離することであり、もう1 つは、わずかな変更を加える
だけで（あるいはまったく変更せずに）ADA4899-1 を標準の
SOIC ボード・レイアウトで使用できるようにすることです。
未使用の5番ピンを第2の負側電源ピンとして使用すれば、入力
を分離したレイアウトと従来のレイアウトの両方に対応できる
ようになります。
_________
DISABLEピン
ADA4899-1には、高インピーダンス・ディスエーブルとオプ
ションの入力バイアス電流キャンセル回路のために、スリース
テート入力ピンが用意されています。高インピーダンス出力を
使用すれば、複数のADA4899-1が同じ
ADCや出力ラインを時
_________
間インターリーブで駆動できます。 DISABLE ピンをローレベ
ルにすると、高インピーダンス状態がアクティブになります。
7を参照してくださ
スレッショールド・レベルについては、表
_________
い。 DISABLE ピンがフロート状態（開放状態）のままであれ
_________
ば、ADA4899-1は通常に動作します。 DISABLE ピンが正側電
源の0.7V以内にプルアップされると、オプションの入力バイア
ス電流キャンセル回路がオンになり、入力バイアス電流は
200nA未満に低下します。このモードでは、ADA4899-1を高
DC ソース・インピーダンスで駆動し、かつインピーダンス・
マッチング技術を使わずに出力換算オフセットを最小に維持で
きます。さらに、ADA4899-1は、高DCインピーダンス回路を
もった入力でバイアス・ポイントを設定しながら、 AC カップ
リングすることもできます。入力バイアス電流キャンセル回路
では入力換算電流ノイズが2 倍になりますが、広帯域インピー
ダンスを低く維持する限り、この影響は大きくありません（図
16を参照）。
バイスの動作温度を下げて信頼性を高めるためにサーマル・
パッドを使用しています。両パッケージとも、ボード・レイア
ウトでこのパッド周辺への配線を回避できるように、パッケー
ジの反対側にも出力ピンが1 本あり、帰還回路が入力に接続し
やすくなっています。この補助出力ピンは、出力の容量性負荷、
パッケージの自己インダクタンス、帰還ループからのボンディ
ング・ワイヤ間の干渉も防止します。帰還に対しては補助出力
ピンを使用しますが、主出力のインダクタンスは、アンプの出
力インピーダンスから容量性負荷を分離するのに役立ちます。
REV. A
― 13 ―
ADA4899-1
アプリケーション
ユニティ・ゲイン動作
ユニティ・ゲイン構成に関するADA4899-1 の回路図は、ほぼ
標準的な例です（図46を参照）。唯一の例外は、非反転入力に
ある小さな24.9Ω直列抵抗です。この直列抵抗は、ユニティ・
ゲイン構成でのみ必要とされます。高いゲインでは、この抵抗
は必要ありません。表4から、アンプと24.9Ω抵抗による全体的
なノイズ増加分は、1 本の87Ω 抵抗のノイズと等価であること
がわかります。
図47は、図46に示すユニティ・ゲイン・アンプの小信号周波数
応答を示します。
G = +1
RL = 100Ω
50mV p-p
0
25mV p-p
200mV p-p
–3
100mV p-p
–6
–9
05720-063
クローズド・ループ・ゲイン（dB）
3
–12
1
+V S
0.1µF
図47.
V OUT
24.9Ω
V IN
05720-037
0.1µF
–V S
図46.
ユニティ・ゲイン回路図
10
100
周波数（MHz）
1000
10000
さまざまな出力電圧に対する小信号周波数応答
さまざまなゲインに対する推奨値
表4 は、さまざまなゲインとそれに対応する性能を判定するた
めの参考として便利です。1 を超えるノイズ・ゲインに対して
は、直列抵抗RSは必要ありません。アンプの全体的なノイズ性
能に対する影響を最小限に抑えるには、抵抗RFとRGの値を低く
します。
表4. 条件：VS＝±5V、TA＝25℃、RL＝1kΩ
ゲイン
R（Ω）
F
−3dB SS BW
（MHz） スルーレート（V/µs）
R（Ω）
R（Ω）
（25mVp-p）
（2Vステップ）
G
S
ADA4899-1電圧
ノイズ（nV/Hz ）
＋1
0
NA
24.9
605
274
1
1.2
−1
100
100
0
294
265
2
2.7
＋2
100
100
0
277
253
2
2.7
＋5
200
49.9
0
77
227
5
6.5
＋10
453
49.9
0
37
161
10
13.3
― 14 ―
合計電圧ノイズ
（nV/ Hz ）
REV. A
ADA4899-1
ノイズ
ADCドライバ
アンプ回路のノイズ性能を解析するには、まずノイズ源を特定
する必要があります。次に、ノイズ源がアンプの全体ノイズ性
能に大きな影響を与えているかどうかを調べます。ノイズの計
算を簡単にするため、実際の電圧ではなくノイズ・スペクトル
密度を使って、式から帯域幅を除去します（一般にnV/ Hz で
表されるノイズ・スペクトル密度は、帯域幅1Hzのノイズと等
価です）。
ADA4899-1 は、超低ノイズと優れた歪み性能という特長に
よって、16ビットADCの駆動に最適です。図49に、
ADA4899-1とAD7677（1MSPS、16ビットADC）を使用した
シングルエンド入力バッファの回路図を示します。表 5 は、
ADA4899-1とAD7677の性能データです。
+5V
+5V
15Ω
図48に示すノイズ・モデルには、3つの抵抗のジョンソン・ノ
イズ、オペアンプ電圧ノイズ、アンプの各入力の電流ノイズと
いう、6 つのノイズ源があります。各ノイズ源は、それぞれ出
力でのノイズに影響を与えています。ノイズは一般に入力換算
（RTI ）で規定されますが、出力換算（RTO ）ノイズの計算の
方が簡単なので、これをノイズ・ゲインで除算してRTIノイズ
を求めます。
R1
R2
A
–5V
ノイズ・ゲイン =
NG = 1 + R2
R1
IN–
図49.
IN+
「B」から出力
= – R2
までのゲイン
R1
4kTR3
V N2 + 4kTR3 + 4kTR1
RTIノイズ =
R2
R1 + R2
+ IN+2R3 2 + IN– 2 R1 × R2
R1 + R2
2
2
+ 4kTR2
RTOノイズ = NG × RTIノイズ
図48.
R1
R1 + R2
シングルエンド入力のADCドライバ
表5. ADA4899-1、AD7677（16ビット、1MSPS、
fc＝50kHz）用のシングルエンド・ドライバ
V OUT
R3
2
パラメータ
測定値（dB）
2次高調波歪み
−116.5
3次高調波歪み
−111.9
THD
−108.6
SFDR
＋101.4
SNR
＋92.6
オペアンプのノイズ解析モデル
すべての抵抗には、次式で計算されるジョンソン・ノイズがあ
ります。
図50に、AD7677用のシングルエンド／差動変換ドライバとし
て構成されたADA4899-1を示し、表6に関連する性能を示しま
す。
(4kBTR)
+5V
+2.5V REF
ここで、
590Ω
kはボルツマン定数（1.38×10−23 J/K）
Tは絶対温度（K）
Bは帯域幅（Hz）
Rは抵抗（Ω）
アナログ
入力
590Ω
ADA4899-1
–5V
590Ω
+5V
15Ω
2.7nF
590Ω
IN+
AD7677
IN–
REF
+5V
15Ω
50Ωの抵抗が25℃で1nV Hz のジョンソン・ノイズを発生する
+2.5V
REF
と覚えておくとよいでしょう。
590Ω
590Ω
ノイズ感度が重要なアプリケーションでは、他の大きなノイズ
源がアンプに混入しないようにしてください。各抵抗はノイズ
源になります。低ノイズ性能を維持するには、設計、レイアウ
ト、部品選択に対する注意が必要です。アンプと関連する抵抗
のノイズ性能を表4にまとめてあります。
REV. A
2.7nF
ADA4899-1
「A」から出力
=
までのゲイン
VN
4kTR1
V N, R3
25Ω
ADA4899-1
2.7nF
–5V +2.5V
–5V
図50.
シングルエンド／差動変換ADCドライバ
表6. ADA4899-1、AD7677（16ビット、1MSPS、
fc＝500kHz）用のシングルエンド／差動変換ドライバ
― 15 ―
パラメータ
測定値（dB）
THD
−92.7
SFDR
＋91.8
SNR
＋90.6
05720-061
V N, R1
–5V +2.5V
REF
15Ω
05720-070
B
IN+
AD7677
IN–
REF
–5V
+5V
アナログ –
入力
4kTR2
2.7nF
ADA4899-1
05720-062
V N, R2
25Ω
アナログ +
入力
ADA4899-1
_________
DISABLEピンの動作
_________
ADA4899-1 の DISABLE ピンは、動作のイネーブル、ディス
エーブル、入力バイアス電流の低減の
3つの機能を実行します。
_________
DISABLE ピンが正側電源の0.7V以内になると、入力バイアス
電流補正回路がイネーブルになります。これにより、入力バイ
アス電流は1/100 に減少します。この状態で、入力電流ノイズ
_________
は2.6pAから5.2pA/ Hz まで倍増します。表7に DISABLE ピン
の動作の概要を示します。
AD8137差動ア
ンプは、レベル変換器として使用され、
_________
ADA4899-1 の DISABLE ピンを駆動するために TTL 入力を
±3V の相補出力に変換します。図52 に、2 ：1 MUX の過渡応
答を示します。
1
________
表7. DISABLEピンの真理値表
±5V
＋5 V
ディスエーブル
−5∼＋2.4
0∼2.4
イネーブル
オープン
オープン
低入力バイアス電流
4.3∼5
4.3∼5
2
CH1 = 500mV/DIV
CH2 = 5V/DIV
200ns/DIV
ADA4899-1のMUX
真の出力ディスエーブルにより、ADA4899-1 はマルチプレク
サ・アプリケーションで使用できます。2つのADA4899-1の出
力が接続されて、 2 ： 1 MUX を形成します。図 51 に、 2 ： 1
MUXの回路図を示します。
+5V
0.1µF
図52.
05720-065
電源電圧
ADA4899-1、2：1 MUXの過渡応答
回路の考慮事項
ADA4899-1の性能の最適化には、ボードのレイアウトに細心
の注意を払ってください。電源バイパス、寄生容量、部品の選
択は、すべてアンプの全般的な性能に影響を与えます。
PCボードのレイアウト
ADA4899-1は600MHzまで動作できるため、RFボードのレイ
アウト技術を採用することが不可欠です。ADA4899-1 のピン
の下の部品面以外すべてのグラウンド・プレーンと電源プレー
ンから銅箔を除去して、グラウンドと入力ピン、グラウンドと
出力ピンとの間に寄生容量が発生しないようにしてください。
マウント・パッドの下からグラウンド・プレーンの銅箔を除去
しない場合、SOICフットプリント上のマウント・パッド1つあ
たり、0.2pFもの容量がグラウンドとの間に加わります。
ADA4899-1の低歪みピン配置は、アンプの出力と反転入力と
の間の距離が短くなります。これによって帰還パスの容量と寄
生インダクタンスが最小限に抑えられ、リンギングと2 次高調
波歪みが減少します。
ADA4899-1
0.1µF
1V p-p
15MHz
2kΩ
–5V
+5V
2.2µF
0.1µF
+
DISABLE
50 Ω
1k Ω
50 Ω
V OUT
50Ω
RT
50 Ω
AD8137
DISABLE
2.2µF
電源のバイパス
ADA4899-1の電源のバイパスは、周波数応答と歪み性能に対
して最適化されています。図40に、バイパス・コンデンサの推
0.1µF
+
–5V
+5V
0.1µF
2kΩ
1.02k Ω
V REF = 2.50V
ADA4899-1
0.1µF
2V p-p
15MHz
図51.
–5V
05720-064
1MHz
0∼5V
奨値と位置を示します。電源のバイパスは、安定性、周波数応
答、歪み、PSR性能にとって重要です。図40に示す0.1µFコン
デンサは、ADA4899-1 の電源ピンのできるだけ近くに配置し
ます。電解コンデンサは、0.1µF コンデンサに隣接して配置し
ます。2 つの電源間のコンデンサは、PSR と歪み性能の改善に
役立ちます。場合によっては、並列コンデンサを追加すると周
波数と過渡応答が改善されます。
ADA4899-1、2：1 MUXの回路図
― 16 ―
REV. A
ADA4899-1
グラウンディング
可能であれば、グラウンド・プレーンと電源プレーンを使用し
てください。グラウンド・プレーンと電源プレーンは、供給電
源側とグラウンド・リターンの抵抗とインダクタンスを小さく
します。入力のリターン、出力の終端、バイパス・コンデンサ、
RGは、すべてADA4899-1のできるだけ近くに配置してくださ
い。出力負荷のグラウンドとバイパス・コンデンサのグラウン
ドは、グラウンド・プレーン上の共通の1点に戻してください。
パターンの寄生インダクタンス、リンギング、オーバーシュー
トが最小になり歪み性能が改善されます。
ADA4899-1のパッケージは露出パドルを備えています。最適
な電気性能と熱性能を得るため、このパドルをグラウンドにハ
ンダ付けしてください。高速回路設計の詳細については、『 A
Practical Guide to High-Speed Printed-Circuit-Board Layout』
を参照してください。
REV. A
― 17 ―
ADA4899-1
外形寸法
5.00 (0.197)
4.90 (0.193)
4.80 (0.189)
4.00 (0.157)
3.90 (0.154)
3.80 (0.150)
8
2.29 (0.092)
5
1
2.29 (0.092)
6.20 (0.244)
6.00 (0.236)
5.80 (0.228)
上面図
4
底面図
1.27 (0.05)
BSC
（ピンは上側）
0.50 (0.020)
0.25 (0.010)
1.65 (0.065)
1.25 (0.049)
1.75 (0.069)
1.35 (0.053)
0.10 (0.004)
MAX
平坦性
0.10
実装面
0.25 (0.0098)
0.17 (0.0068)
0.51 (0.020)
0.31 (0.012)
45°
1.27 (0.050)
0.40 (0.016)
8°
0°
図53.
111705-0
JEDEC規格MS-012-AAに準拠
管理寸法はミリメートルの単位で表記しています。カッコ内に示すインチ単位の寸法は、
ミリメートル値に基づく概数で、参考のためにのみ記載しています。
設計ではこの値を使用しないでください。
8ピン標準スモール・アウトライン・パッケージ（露出パッド付き）［SOIC_N_EP］
（RD-8-1）
寸法単位：mm（インチ）
3.00
BSC SQ
0.50
0.40
0.30
0.60 MAX
1
8
1番ピン
識別マーク
上面図
2.75
BSC SQ
0.50
BSC
0.90 MAX
0.85 NOM
1.50
REF
（底面図）
1.89
1.74
1.59
4
1.60
1.45
1.30
0.70 MAX
0.65 TYP
12° MAX
露出
パッド
5
1番ピン
識別マーク
0.05 MAX
0.01 NOM
実装面
図54.
0.30
0.23
0.18
0.20 REF
8ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VD］
3mm×3mmボディ、極薄、デュアル・ピン
（CP-8-2）
寸法単位：mm
― 18 ―
REV. A
ADA4899-1
オーダー・ガイド
モデル
温度範囲
パッケージ
パッケージ・
オプション
ADA4899-1YRDZ1
−40∼＋125℃
8ピンSOIC_N_EP
RD-8-1
1
ADA4899-1YRDZ-R71
−40∼＋125℃
8ピンSOIC_N_EP
RD-8-1
1,000
ADA4899-1YRDZ-RL1
−40∼＋125℃
8ピンSOIC_N_EP
RD-8-1
2,500
ADA4899-1YCPZ-R2
1
−40∼＋125℃
8ピンLFCSP_VD
CP-8-2
ADA4899-1YCPZ-R71
−40∼＋125℃
8ピンLFCSP_VD
CP-8-2
HBC
1,500
ADA4899-1YCPZ-RL1
−40∼＋125℃
8ピンLFCSP_VD
CP-8-2
HBC
5,000
REV. A
― 19 ―
発注量
250
D05720-0-4/06(A)-J
Z＝鉛フリー製品
1
マーキング