J07Z39B22

デジタルCCDカメラヘッドアンプ
CXA3796N
概要・用途
CXA3796Nは，デジタルCCDカメラ用ヘッドアンプとして開発されたバイポーラICで，相関二重サンプリン
グ，CCD信号用AGC，A/D用サンプルホールド，ブランキング，A/D用リファレンス電圧，出力ドライバの
機能を持っています。
(用途：CCDカメラ)
特長・機能
 高ゲインのAGCアンプにより，高感度化可能
 CCD出力信号の黒レベルのずれを校正する目的のブランキング機能
 A/Dコンバータの基準電圧としてのレギュレータ出力端子
 外付けA/Dコンバータに必要なカメラ信号処理用サンプルホールド回路を内蔵
＜CXA2096Nからの変更，改善項目＞
 AGCアンプの最大ゲインが選択可能 (MAXGAINモード)
 AGCアンプのマイナスゲイン設定 (GAINSHIFTモード)
 CCDLEVEL端子出力のブランキング機能
 入力ダイナミックレンジの拡大
 ノイズ特性
パッケージ
24pin SSOP (Plastic)
構造
バイポーラシリコンモノリシックIC
本資料に記載されております規格等は, 改良のため予告なく変更することがありますので, ご了承ください。
また本資料によって, 記載内容に関する工業所有権の実施許諾や, その他の権利に対する保証を認めたものではありません。
なお資料中に, 回路例が記載されている場合, これらは使用上の参考として, 代表的な応用例を示したものですので, これら回路
の使用に起因する損害について, 当社は一切責任を負いません。
-1-
J07Z39B22
CXA3796N
絶対最大定格
 電源電圧
VCC
5.5
V
 動作温度
Topr
–20～+75
C
 保存温度
Tstg
–65～+150
C
 許容損失
PD
417
mW
動作条件
 電源電圧
VCC1, 2, 3
3.0～3.6
V
-2-
CXA3796N
ICONT
VCC2
DIN
PIN
CLPDM
GND1
SHD
SHP
VCC1
CCDLEVEL
AGCCONT
AGCCLP
ブロック図および端子配列図
24
23
22
21
20
19
18
17
16
15
14
13
BUF
SH1
SH2
DC SHIFT
AGC
OB SW
SH3
AGC
CLP
DMSW2
CDS
CLP2
VREF
CAM SH
DMSW1
CDS
CLP1
VRT
DRV
OFFSET
VRT
VRB
DRV
BLK SW
VRB
DRVOUT
VCC3
8
9
10
11
12
CLPOB
GND3
7
XRS
GAINSHIFT
6
PBLK
5
OFFSET
4
VRT
3
VRB
2
MAXGAIN
1
GND2
DRV
-3-
CXA3796N
端子説明
(VCC1, 2, 3 = 3.3V)
端子
番号
1
3
19
端子記号
GND2
GND3
GND1
I/O
端子電圧
—
GND
等価回路
接地端子
下記設定時にシフト
するゲイン
2
GAINSHIFT
I
VCC～0.7VCC：0dB
端子説明
11µA
1k
120k
80k
40k
2k
2
2.2V
40k
OPEN：–3dB
120k
0.3VCC～GND：–6dB
7p
1k
IOFFSET
ゲインシフト端子
80k
27.5µA
220µA
11µA
40k
27.5µA
0㨪
55µA
2k
VRB =
1.485V
4
DRVOUT
O
55µA
55µA
DC直結可能なA/Dコンバータ
用ドライバ出力端子
VRB～VRB + 110mV
ダイナミックレンジ = 1.07Vp-p
ICONT
3.52㨪7.04mA
2k
4
CAMାภ
6
5
16
23
VCC3
VCC1
VCC2
—
電源端子
VCC
6
MAXGAIN
I
OPEN：26dB
11µA
1k
120k
VCC～0.7VCC：34dB
80k
6
2.2V
40k
0.3VCC～GND：30dB
※AGCCONT = 3.0V
40k
2k
120k
7p
1k
-4-
80k
11µA
40k
MAXGAIN端子
CXA3796N
端子
番号
端子記号
I/O
端子電圧
等価回路
100
端子説明
1k
200
16.5k
1.485Vレギュレータ出力端子
300
300
7
VRB
O
1.485V (0.45VCC)
7
1.485V
1.3k
発振やかぶり防止のため，未
使用時でも必ずICピンの近く
でデカップリングして下さい。
(推奨容量値；4.7F)
13.5k
110µA
4k
12
16k
1k
12
6.5k
2.585Vレギュレータ出力端子
300
8
VRT
O
2.585V (0.783VCC)
300
2.58V
8
23.5k
200
55µ
220µ
55µ
1k
50k
50k
発振やかぶり防止のため，未
使用時でも必ずICピンの近く
でデカップリングして下さい。
(推奨容量値；4.7F)
200
1k
2k
60k
1.65V
1.5k
9
OFFSET
I
VRB
3k
1.65～3.3V & 0V
24k
55µA
3.3V時：VRB + 0mV
1.65V時：VRB + 110mV
60k
1k
55µA
出力オフセットをコントロー
ルする端子
0V時 (プリセットモード)：
VRB + 40mV
55µA
2k
9
60k
1k
60k
VTH = 1.65V
カメラ信号のプリブランキング
パルス入力端子
2k
10
PBLK
I
10
1.65V
Active: Low
60k
27.5µA
-5-
Lowで機能し，AGC出力波形
の黒レベルの校正を行う。
PBLK = Lowの時にDRVOUTの
電位は強制的にVRBになる。
CXA3796N
端子
番号
端子記号
I/O
端子電圧
等価回路
端子説明
440µA
50µA
1k
VTH = 0.74V
24k
145
11
XRS
I
11
カメラ信号のサンプルホール
ドパルス入力端子
12
AGCアンプ通過後のカメラ信
号のオプティカルブラック部
をクランプするためのクラン
プパルス端子
13
AGCクランプ用コンデンサ
(推奨値：0.1F)
0.74V
ࠨࡦࡊ࡝ࡦࠣ
7k
1k
98µA
16k
VTH = 1.65V
12
CLPOB
1k
60k
2k
I
1.65V
Active: Low
60k
55µA
1k
5k
5k
145
13
AGCCLP
O
約1.4V
145
1k
50k
-6-
1.9V
1k
CXA3796N
端子
番号
端子記号
I/O
端子電圧
等価回路
端子説明
1k
1k
500
14
3.4k
3.4k 3.4k
3.18V
3.4k
500k
2.475V
220µA
14
AGCCONT
I
AGCゲインコントロール端子
220µA
1.65V時：–1dB (MINゲイン)
3.3V時：31.5dB (MAXゲイン)
1.65～3.3V
(0.5VCC～1.0VCC)
3k
ICONT
110µA
110µA 110µA
 MAXGAIN = OPEN
 GAINSHIFT = VCC
※上記2端子の設定により
ゲイン値の変更可能
3k
110µA
220µA
15
17
CCDLEVEL
SHP
O
I
DIN入力のCCD信号
黒レベル
約2.5V
15
500
500
VTH = 0.74V
250
250
55µA
440µA
SH3出力のカメラ信号をモニタ
可能な端子
プリセットレベル用サンプル
ホールドパルス入力端子
1k
36k
145
17
18
0.745V
18
SHD
I
ࠨࡦࡊ࡝ࡦࠣ
10.5k
60k
VTH = 1.65V
1k
データレベル用サンプルホー
ルドパルス入力端子
1k
1k
2k
20
CLPDM
1.65V
I
Active: Low
20
60k
55µA
-7-
入力CCD信号をダミー画素部分
でクランプするためのクラン
プパルス端子
CXA3796N
端子
番号
端子記号
I/O
端子電圧
等価回路
500
500
1k
145
21
22
PIN
DIN
I
黒レベル
約2.5V
端子説明
11µA
21
22
49k
CCD信号入力端子
145
1k
330µA
22k
I
11k
1k
1k
2k
2.475V
ICONT
1k
27.5µA
15k
24
500
11µA
24
DRVOUT出力波形の立ち上が
り時間コントロール端子
1.65～3.3V
6k
6k
45k
110µA
-8-
1.65V時：立ち上がり時間最大
3.3V時：立ち上がり時間最小
CXA3796N
電気的特性
(Ta = 25C，VCC1, 2, 3 = 3.3V)
項目
条件
最小値
標準値
最大値
IDC
VAGCCONT = 1.65V，VRTとVRB間OPEN
MAXGAIN = OPEN，GAINSHIFT = VCC
ICONT = 3.3V，SHP, SHD = Duty75% (H:L = 3:1)
33
45.7
65.5
VCC = 3.0V
IDC30
VAGCCONT = 1.5V，VRTとVRB間OPEN
MAXGAIN = OPEN，GAINSHIFT = VCC
ICONT = 3.0V，SHP, SHD = Duty75% (H:L = 3:1)
29.5
41.3
59
MAXGAIN1
A CONT max.1
DIN = 1s，15mVp-pパルス
VAGCCONT = 3.0V，ICONT = 3.3V
MAXGAIN = VCC，GAINSHIFT = VCC
31
34
37
MAXGAIN2
A CONT max.2
DIN = 1s，20mVp-pパルス
VAGCCONT = 3.0V，ICONT = 3.3V
MAXGAIN = GND，GAINSHIFT = VCC
27
30
33
MAXGAIN3
A CONT max.3
DIN = 1s，30mVp-pパルス
VAGCCONT = 3.0V，ICONT = 3.3V
MAXGAIN = OPEN，GAINSHIFT = VCC
23
26
29
GAINSHIFT1
A CONT min.1
DIN = 1s，500mVp-pパルス
VAGCCONT = 1.65V，ICONT = 3.3V
GAINSHIFT = VCC
—
–0.8
1.4
GAINSHIFT2
A CONT min.2
DIN = 1s，500mVp-pパルス
VAGCCONT = 1.65V，ICONT = 3.3V
GAINSHIFT = OPEN
—
–3.6
–1
GAINSHIFT3
A CONT min.3
DIN = 1s，500mVp-pパルス
VAGCCONT = 1.65V，ICONT = 3.3V
GAINSHIFT = GND
—
–6.5
–3.5
ダイナミック
レンジmax.
AGCmax.D
VAGCCONT = 3.3V
MAXGAIN = OPEN，GAINSHIFT = VCC
DRVOUT出力信号が飽和したレベル
0.88
1.07
—
V
ダイナミック
レンジtyp.
AGCtyp.D
VAGCCONT = 2.2V
MAXGAIN = OPEN，GAINSHIFT = VCC
DRVOUT出力信号が飽和したレベル
0.88
1.07
—
V
オフセット
High
CAOF high
OFFSET = 1.65V
88
115
—
オフセット
Low
CAOF low
OFFSET = 3.3V
—
3
10
オフセット
Preset
CAOF pre
OFFSET = 0V
30
41
55
VCC = 3.3V
記号
消費
電流
AGC
DRV
REF
単位
mA
dB
mV
VRTDCレベル
VRTO
400負荷時
2535
2585
2635
VRBDCレベル
VRBO
400負荷時
1435
1485
1535
VRT – VRB
VR
400負荷時
1045
1087
1155
–15
2
30
mV
0.9
1
—
V
BLK
オフセット
BLKOF1
BLKOF (PBLK = 3.3V) – BLKOF (PBLK = 0V)
ICONT = 3.3V
SH3
ダイナミック
レンジ
SH3 D
DIN = 1s，1.1Vp-pパルス
-9-
mV
CXA3796N
電気的特性測定回路
24
23
21
18
17
16
C3
0.1µF
15
14
AGCCLP
AGCCONT
VCC1
SHP
SHD
GND1
19
20
V3
1.65㨪
3.3V
PL3
VCC1
3.3V
C2
1µF
DIN
22
PL2
CLPDM
C1
1µF
VCC2
ICONT
VCC2
3.3V
PL1
CCDLEVEL
AC
V2
PIN
V1
1.65㨪
3.3V
13
BUF
SH1
SH2
DC SHIFT
AGC
OB SW
SH3
AGC
CLP
DMSW2
CDS
CLP2
VREF
CAM SH
DMSW1
CDS
CLP1
VRT
DRV
OFFSET
VRT
VRB
DRV
BLK SW
VRB
DRV
V5
2.03V
C5
4.7µ
C4
4.7µ
V4
0㨪
3.3V
11
12
CLPOB
R1
400
10
XRS
VRT
VRB
OPEN
OPEN
V6
3.3V
9
SW2
SW2
H
L
R3
10k
8
OFFSET
VCC3
3.3V
R2
22
7
MAXGAIN
6
VCC3
DRVOUT
5
PBLK
SW1
H
L
4
GND3
3
GAINSHIFT
2
GND2
1
PL6
PL5
PL4
V7
3.3V
C6
40pF
GND
SW1
H
OPEN
L
GAINSHIFT
0dB mode
–3dB mode
–6dB mode
SW2
H
OPEN
L
MAXGAIN
34dB (VAGCCONT = 3.0V)
26dB (VAGCCONT = 3.0V)
30dB (VAGCCONT = 3.0V)
- 10 -
CXA3796N
測定タイミング図
1H
2µs
2.5V
PL4 (CLPOB)
GND
1H
2µs
2.5V
PL1 (CLPDM)
GND
2.5V
PL6 (PBLK)
GND
1H
V2 (DIN)
ฦ࠹ࠬ࠻Ფߦ⇣ߥࠆ‫ޕ‬
CCDାภߩ㤥ߦ⋧ᒰ
2.5V
PL2 (SHD)
PL3 (SHP)
PL5 (XRS)
GND
- 11 -
CXA3796N
応用回路例
CCD
24
23
21
19
20
18
17
16
0.1µF
15
14
AGCCLP
AGCCONT
CCDLEVEL
GND1
PIN
22
SHD
1µF
DIN
VCC2
ICONT
1µF
VAGCCONT
1.65㨪3.3V
SHP VCC
SHD
VCC1
CLPDM
CLPDM
VICONT
1.65㨪
3.3V
SHP
VCC
13
BUF
SH1
SH2
DC SHIFT
AGC
OB SW
SH3
AGC
CLP
DMSW2
CDS
CLP2
VREF
CAM SH
DMSW1
CDS
CLP1
VRT
DRV
OFFSET
VRT
VRB
DRV
BLK SW
VRB
DRV
12
PBLK
XRS
CLPOB
22
OPEN
VCC
OPEN
11
CLPOB
10
XRS
9
PBLK
8
OFFSET
7
VRT
6
VCC3
DRVOUT
GAINSHIFT
5
VRB
4
MAXGAIN
3
GND3
2
GND2
1
3.3V
A/D IN
3.3V
VRB
VRT
GAINSHIFT
0dB mode
–3dB mode
–6dB mode
GND
4.7µ
A/D
SW1
H
OPEN
L
VOFFSET
0㨪3.3V
4.7µ
SW2
H
OPEN
L
MAXGAIN
34dB (VAGCCONT = 3.0V)
26dB (VAGCCONT = 3.0V)
30dB (VAGCCONT = 3.0V)
ߎߩ⾗ᢱߩᔕ↪࿁〝଀ߪ㧘૶↪਄ߩෳ⠨ߣߒߡ㧘ઍ⴫⊛ߥᔕ↪଀ࠍ␜ߒߚ߽ߩߢ㧘ߎࠇࠄߩ࿁〝ߩ૶↪ߦ
⿠࿃ߔࠆ៊ኂ޽ࠆ޿ߪ╙ਃ⠪ߩᎿᬺᚲ᦭ᮭߩଚኂߩ໧㗴ߦߟ޿ߡ㧘ᒰ␠ߪ৻ಾߩ⽿છࠍ⽶޿߹ߖࠎ‫ޕ‬
- 12 -
CXA3796N
動作説明
ブロック図を参照して下さい。
タイミングチャート (VCC = 3.3Vの時)
Signalᦼ㑆
ࠞ࡜ㅍࠅᦼ㑆
OPBᦼ㑆
Signalᦼ㑆
ࡊ࡝࠴ࡖ࡯ࠫ࡟ࡌ࡞
CCD಴ജ
ାภ࡟ࡌ࡞
SHP
SHD
SH1಴ജ
2.5V
SH2಴ജ
[∗1]
SH3಴ജ
[∗2]
2.5V
CLPDM
(ࠞ࡜ㅍࠅᦼ㑆ߩ
࠳ࡒ࡯ࡆ࠶࠻ㇱ2µ)
2µs
AGC಴ജ
SH3಴ജ
– SH2಴ജ
ၮᧄߩ㤥࡟ࡌ࡞
0.715V
× (–N)
㤥࡟ࡌ࡞
[∗3]
XRS
CLPOB
(OPBᦼ㑆ߩ2µ)
2µs
CAMSH಴ജ
0.715V
PBLK
(ࠞ࡜ㅍࠅᦼ㑆10µ)
10µs
BLK SW಴ജ
1.485V
[∗4]
DRVOUT಴ജ
[∗5]
OFFSET = 0Vߩᤨ㧘⚂VRB + 40mV
= 1.65Vߩᤨ㧘⚂VRB + 110mV
= 3.3Vߩᤨ㧘⚂VRB
- 13 -
CXA3796N
CDS (SH1, SH2, SH3)：
CCDイメージャからのCCD信号はPIN, DINに入り，SH1, SH2, SH3で相関二重サンプリング (CDS：
CORRELATED DOUBLE SAMPLING) されます。SH2出力ではCCD出力信号のプリチャージレベルが，SH3
出力では信号レベルがサンプルホールドされ出力されます。SH1, 2はプリチャージレベル用，SH3は信号レ
ベル用のサンプルホールドです。
CDSCLP1, 2：
入力信号のDCレベルを安定させ，AGCの入力オフセットをなくす目的で入力信号のカラ送り期間にクラン
プ (CLPDM) をかけ，SH2, SH3のDCレベル ([*1], [*2]) をVREFに合わせています。CDSCLP1はプリチャージ
レベル用，CDSCLP2は信号レベル用クランプです。
AGC：
カメラ信号用ゲインコントロールアンプです。
AGCCONTの電圧コントロールVAGCCONT = 1.65～3.3Vでゲインを–1～+31dB (MAXGAIN = OPEN，
GAINSHIFT = VCCの時) まで可変できます。
※MAXGAIN = VCC／OPEN／GND，GAINSHIFT = VCC／OPEN／GNDの設定によりゲイン幅は変更可能
CAM SH：
外付けA/Dのデータ読み込みタイミングを合わせるためのサンプルホールドです。
XRSに入る約10nsのサンプリングパルス幅でサンプリング可能です。
AGCCLP：
AGC出力波形のOPB期間にCLPOBクロックでクランプをかけて，基本の黒レベルを設定 ([*3]) します。
PBLK = “High”，CLPOB = “Low” 時にクランプが動作状態になりDRVOUT電位とOFFSET端子に加えられた
電圧で決まるOFFSET電位とが等しくなるようにAGCCLP電流を調整し，AGCCLP電位を設定する機能を持
ちます。AGCCLP端子には，AGCCLP用の容量が接続されます。
DC SHIFT：
AGCCLPの動作時に機能し，AGCCLP電位に追従し，AGC出力波形のOPB期間を基本の黒レベルにDCシフ
トさせます。AGCCLP非動作時では，前回設定した基本の黒レベルが保持されます。
BLK SW：
AGC出力波形の黒レベル信号が基本の黒レベルより下がらないようにブランキングしてDC電位をVRBにす
げかえ黒レベルの校正を行います。([*4])
PBLK = “Low” でブランキングがかかります。
OFFSET：
DRV出力波形の黒レベルのオフセットをコントロールします。
OFFSETに電圧を与えることで，DRVOUTのカメラ信号のオフセット調整が可能です。([*5])
OFFSETコントロールされた電圧は，AGCCLP, DCSHIFT, CAMSHおよびBLKSWを介してDRV出力のDCオフ
セットとして出力されます。
OFFSET電圧1.65～3.3VでDRVOUT DCは，VRB + 110mV～VRBの範囲でリニアに可変できます。
また，OFFSET電圧0VでDRVOUT DCは，VRB + 40mVのプリセット状態になります。
DRV：
DRVは外付けA/Dをドライブします。ICONT端子に電圧を加えることで，DRVの終段AMPに流れる電流を
コントロールし，外付けA/Dの負荷容量に影響する出力波形の立ち上がり時間が調整可能です。可変範囲
は，1.65～3.3Vで1.65V時に最大，3.3V時に最小になります。外付けA/Dの入力容量に合わせて，最適な立ち
上がり時間を選択できます。
- 14 -
CXA3796N
VRT DRV, VRB DRV：
外付けA/D用リファレンス電圧ドライバです。A/DのVRT, VRBに接続され，VCC = 3.3Vで2.585Vと1.485Vが供
給されます。IC内部の主要電圧もVRT, VRB電圧を基準に作られています。
GAINSHIFT：
GAINSHIFT端子を下記のように設定することで，AGCのゲインカーブを下記のようにシフトさせることが
可能です。
 VCC印加時
0dBシフト
 OPEN時
–3dBシフト
 GND時
–6dBシフト
MAXGAIN：
MAXGAIN端子を下記のように設定することで，AGCのMAXゲインを下記のように変更可能です。
 VCC印加時
34dB ※VAGCCONT = 3.0V時
 OPEN時　26dB ※VAGCCONT = 3.0V時
 GND時　30dB ※VAGCCONT = 3.0V時
CCDLEVEL BUF:
SH3出力のカメラ信号をモニタするためのバッファで，CCDLEVEL端子により出力されます。CCDLEVEL
端子にはPBLK = “High” 時にはSH3出力が，PBLK = “Low” 時には内部生成電圧 (Vref) が出力されます。
- 15 -
CXA3796N
代表的特性例
AGCCONTࠦࡦ࠻ࡠ࡯࡞㔚Ḯ㔚࿶․ᕈ
VAGCCONT ኻ Gain
40
40
35
GAINSHIFT = VCC (0dB)
MAXGAIN = VCC (34dB mode)
GAINSHIFT = OPEN (−3dB)
MAXGAIN = GND (30dB mode)
30
MAXGAIN = VCC (34dB mode)
30
MAXGAIN = GND (30dB mode)
MAXGAIN = OPEN (26dB mode)
MAXGAIN = OPEN (26dB mode)
25
Gain [dB]
25
Gain [dB]
35
20
15
20
15
10
10
5
5
0
0
−5
−5
0.5
0.6
0.7
0.8
VAGCCONT/VCC
0.9
1
0.9
1
40
35
30
GAINSHIFT = GND (−6dB)
MAXGAIN = VCC (34dB mode)
MAXGAIN = GND (30dB mode)
MAXGAIN = OPEN (26dB mode)
Gain [dB]
25
20
15
10
5
0
−5
−10
0.5
0.6
0.7
0.8
VAGCCONT/VCC
- 16 -
−10
0.5
0.6
0.7
0.8
VAGCCONT/VCC
0.9
1
CXA3796N
OFFSETࠦࡦ࠻ࡠ࡯࡞㔚Ḯ㔚࿶․ᕈ
VOFFSET ኻ OFFSET
AGCCONTࠦࡦ࠻ࡠ࡯࡞㔚Ḯ㔚࿶․ᕈ
VAGCCONT ኻ Gain
140
35
Tc = 27˚C
Gain [dB]
25
Tc = 27˚C
VCC = 3.0V
VCC = 3.3V
VCC = 3.6V
120
OFFSET [mV]
30
20
15
10
100
80
60
40
5
20
0
−5
1.5
VCC = 3.0
VCC = 3.3
VCC = 3.6
0
2
2.5
3
0
3.5
1
AGCCONTࠦࡦ࠻ࡠ࡯࡞᷷ᐲ․ᕈ
AGCCONT ኻ Gain
140
VCC = 3.3V
−20˚C
+27˚C
+75˚C
20
15
10
100
80
60
40
5
20
0
−5
1.65
VCC = 3.3V
Tc = −20˚C
Tc = +27˚C
Tc = +75˚C
120
OFFSET [mV]
Gain [dB]
25
3
OFFSETࠦࡦ࠻ࡠ࡯࡞᷷ᐲ․ᕈ
VOFFSET ኻ OFFSET
35
30
2
VOFFSET [V]
VAGCCONT [V]
0
2.15
2.65
0
3.15
VAGCCONT [V]
1
2
VOFFSET [V]
- 17 -
3
4
CXA3796N
ᦨᄢାภᝄ᏷᷷ᐲ․ᕈ (MAXࠥࠗࡦ)
Tc ኻ Vout
ᦨᄢାภᝄ᏷᷷ᐲ․ᕈ (MINࠥࠗࡦ)
Tc ኻ Vout
1.4
1.4
VCC = 3.3V, AGCCONT = 3.3V
౉ജᝄ᏷ DIN = 28mVpp
౉ജᝄ᏷ DIN = 24mVpp
1.3
౉ജᝄ᏷ DIN = 21mVpp
1.3
1.2
1.2
1
0.9 31.29dB
31.29dB
DIN = 24mVpp
+0
31.29 –0.16 dB
DIN = 1250mVpp
1.1
VOUT [Vpp]
31.23dB
DIN = 28mVpp
+0
31.23 –0.18 dB
31.23dB
31.06dB
31.13dB
0.8
1
DIN = 1200mVpp
DIN = 1100mVpp
0.9
DIN = 1000mVpp
0.8
31.35dB
0.7
31.35dB DIN = 21mVpp
31.17dB
+0
31.235 –0.17 dB
DIN = 800mVpp
0.7
DIN = 700mVpp
0.6
–20
0
30
0.6
–20
130
80
30
0
80
Tc [˚C]
Tc [˚C]
VRT, VRB, VRT – VRB᷷ᐲ․ᕈ
Tc ኻ VRT, VRB, VRT – VRB
2.8
VCC = 3.3V
2.6
VRT, VRB, VRT − VRB [V]
VOUT [Vpp]
1.1
VCC = 3.3V, AGCCONT = 1.65V
౉ജᝄ᏷ DIN = 700mVpp
౉ജᝄ᏷ DIN = 800mVpp
౉ജᝄ᏷ DIN = 1Vpp
౉ജᝄ᏷ DIN = 1.1Vpp
౉ജᝄ᏷ DIN = 1.2Vpp
౉ജᝄ᏷ DIN = 1.25Vpp
VRT
2.4
2.2
2
1.8
1.6
VRB
1.4
1.2
VRT – VRB
1
–40
–20
0
20
40
Tc [˚C]
- 18 -
60
80
100
130
CXA3796N
外形寸法図
(単位：mm)
組立場所：アオイ電子
マーク標示
CXA3796N
- 19 -
CXA3796N
外形寸法図
(単位：mm)
組立場所：SDT/PEC
24PIN SSOP (PLASTIC)
+ 0.2
1.25 – 0.1
∗7.8 ± 0.1
0.1
24
13
1
7.6 ± 0.2
∗5.6 ± 0.1
A
12
b
0.13 M
b = 0.22 ± 0.03
0.5 ± 0.2
0.1 ± 0.1
+ 0.03
0.15 – 0.01
0.65
B
DETAIL B : PALLADIUM
0˚ to 10˚
NOTE: Dimension "∗" does not include mold protrusion.
DETAIL A
PACKAGE STRUCTURE
PACKAGE MATERIAL
EPOXY RESIN
SONY CODE
SSOP-24P-L01
LEAD TREATMENT
PALLADIUM PLATING
EIAJ CODE
P-SSOP24-7.8x5.6-0.65
LEAD MATERIAL
COPPER ALLOY
PACKAGE MASS
0.1g
JEDEC CODE
マーク標示
C
C:CXA3796N
B: Lot No. (Max. 7)
B
▤ℂ⸥ภ㧔Control No.㧕
⵾ㅧㅳ㧔Week manufactured㧕
⵾ㅧᐕ㧔⷏ᥲਅ 1 ᩴ㧕
㧔Year manufactured㧕
- 20 -
Sony Corporation