带前置放大器和可编程输入 电阻(RIN)的超低噪声VGA AD8331/AD8332/AD8334 功能框图 产品特性 应用 超声和声纳时间增益控制 高性能自动增益控制(AGC)系统 I/Q信号处理 高速、双通道ADC驱动器 VIP VIN VCM HIL O 3.5dB OR 15.5dB V MID LNA VOH – 48dB ATTENUATOR + 19dB INH LMD VCM BIAS 21dB PA VOL GAIN CONTROL INTERFACE VGA BIAS AND INTERPOLATOR AD8331/AD8332/AD8334分别是单通道/双通道/四通道、超 低噪声、线性dB可变增益放大器(VGA)，针对超声系统进 行了优化，可以用作低噪声可变增益元件，工作频率最高 达120 MHz。 各通道内置一个超低噪声前置放大器(LNA)、一个48 dB增益 范围的X-AMP® VGA以及一个具有可调输出限制功能的可 选增益后置放大器。LNA增益为19 dB，具有单端输入和差分 输出。LNA输入阻抗可以利用一个电阻来调节，以便与信 号源相匹配，且不影响噪声性能。 VGA的48 dB增益范围使这些器件适合各种不同的应用。带 宽在整个增益范围内可保持出色的一致性。对于40 mV至1 V 范围内的控制电压，增益控制接口可提供精确的50 dB/V线 性dB调整。通过工厂调整可确保器件间及通道间具有出色 的增益匹配特性。 RCLMP 03199-001 ENB GAIN 图1. 信号路径功能框图 60 V GAIN = 1V 50 HI GAIN MODE V GAIN = 0.8V 40 V GAIN = 0.6V 30 V GAIN = 0.4V 20 V GAIN = 0.2V V GAIN = 0V 10 –10 100k 03199-002 0 概述 CLAMP AD8331/AD8332/AD8334 GAIN (dB) 超低噪声前置放大器 电压噪声 = 0.74 nV/√Hz 电流噪声 = 2.5 pA/√Hz 3 dB带宽 AD8331：120 MHz AD8332、AD8334：100 MHz 低功耗 AD8331：每通道125 mW AD8332、AD8334：每通道145 mW 可编程后置放大器提供宽增益范围 LO增益模式：−4.5 dB至+43.5 dB HI增益模式：7.5 dB至55.5 dB 折合到输出端的噪声较低：48 nV/√Hz(典型值) 有源输入阻抗匹配 针对10位/12位ADC优化 可选输出钳位电平 采用5 V单电源供电 AD8332和AD8334提供引脚架构芯片级封装 L ON L OP 1M 10M 100M 1G FREQUENCY (Hz) 图2. 频率响应与增益的关系 差分信号路径提供出色的二次和三次失真性能及低串扰。 VGA的低输出端噪声在驱动高速差分ADC时是种优势。后 置放大器的增益可通过引脚选择为3.5 dB或15.5 dB，以便优 化12位或10位转换器应用的增益范围和输出噪声。输出可 以用户选择的箝位电平为限，防止后续ADC的输入过载。 一个外部电阻调整该箝位电平。 工作温度范围为−40°C至+85°C。AD8331提供20引脚QSOP 封装，AD8332提供28引脚TSSOP和32引脚LFCSP封装， AD8334提供64引脚LFCSP封装。 Rev. G Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2003–2010 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD8331/AD8332/AD8334 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 概述.................................................................................................. 1 功能框图 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 4 绝对最大额定值............................................................................ 7 ESD警告..................................................................................... 7 引脚配置和功能描述 ................................................................... 8 典型工作特性 .............................................................................. 12 测试电路 ....................................................................................... 20 测量考虑.................................................................................. 20 工作原理 ....................................................................................... 24 概述 .......................................................................................... 24 低噪声放大器(LNA) ............................................................. 25 可变增益放大器..................................................................... 27 后置放大器 ............................................................................. 28 应用信息 ....................................................................................... 30 LNA—外部器件 ..................................................................... 30 ADC驱动 ................................................................................. 32 过载 .......................................................................................... 32 可选输入过载保护 ............................................................... 32 布局布线、接地和旁路 ....................................................... 33 多路输入匹配 ......................................................................... 33 禁用LNA .................................................................................. 33 超声TGC应用 ......................................................................... 34 高密度四通道布局 ................................................................ 34 AD8331评估板............................................................................. 39 概述 .......................................................................................... 39 用户提供的可选器件............................................................ 39 测量设置.................................................................................. 39 电路板布局 ............................................................................. 39 AD8331评估板原理图 .......................................................... 40 AD8331评估板PCB各层....................................................... 42 AD8332评估板............................................................................. 43 概述 .......................................................................................... 43 用户提供的可选器件............................................................ 43 测量设置.................................................................................. 43 电路板布局 ............................................................................. 43 评估板原理图 ......................................................................... 44 AD8332评估板PCB各层....................................................... 46 AD8334评估板............................................................................. 47 概述 .......................................................................................... 47 配置输入阻抗 ......................................................................... 48 测量设置.................................................................................. 48 电路板布局 ............................................................................. 48 评估板原理图 ......................................................................... 49 AD8334评估板PCB各层....................................................... 51 外形尺寸 ....................................................................................... 53 订购指南.................................................................................. 55 修订历史 2010年10月—修订版F至修订版G 更改表1中的“每通道静态电流”参数 ....................................... 6 更改表3中的引脚1........................................................................ 8 更改表4中的引脚1和引脚28、表5中的引脚4和引脚5 ........ 9 更改图6和表6 .............................................................................. 10 更改图33 ....................................................................................... 16 更改图64 ....................................................................................... 22 更改图70 ....................................................................................... 24 更改“低噪声放大器(LNA)”部分和图74................................... 5 更改图94 ....................................................................................... 38 更改“概述”部分、图95标题、表10和 “电路板布局”部分 ...................................................................... 39 更改图96 ....................................................................................... 40 更改图97 ....................................................................................... 41 更改图98和图103 ........................................................................ 42 删除“AD8331材料清单”部分和表11；重新排序 ................. 43 更改图104 ..................................................................................... 43 更改图106 ..................................................................................... 45 更改图107 ..................................................................................... 46 更改图113 ..................................................................................... 47 修改图114和“电路板布局”部分 .............................................. 48 删除“AD8332材料清单”部分和表13；重新排序 ................. 48 更改图115 ..................................................................................... 49 更改图116 ..................................................................................... 50 更改图117至图120...................................................................... 51 更改图121 ..................................................................................... 52 删除“AD8334材料清单”部分和表15；重新排序 ................. 54 Rev. G | Page 2 of 56 AD8331/AD8332/AD8334 2008年4月—修订版E至修订版F RFB通篇更改为RIZ .......................................................................... 4 更改图1 ........................................................................................... 1 更改表1的LNA和VGA特性、输出失调电压、条件 ............ 4 更改“每通道静态电流”参数和“掉电电流”参数..................... 6 更改表2 .......................................................................................... 7 更改表3(引脚1的描述) ................................................................ 8 更改表4(引脚1和引脚28的描述)............................................... 9 更改表5(引脚4和引脚5的描述)................................................. 9 更改表6(引脚2、引脚15和引脚20的描述) ........................... 10 更改表6(引脚61的描述) ............................................................ 11 更改典型工作特性部分的默认条件....................................... 12 更改图25 ....................................................................................... 15 更改图39 ....................................................................................... 17 更改图55至图68 .......................................................................... 20 更改工作原理的概述部分 ....................................................... 24 更改“低噪声放大器”部分和图74 ............................................ 25 更改“有源阻抗匹配”部分、图75和图77 ............................... 26 更改图78 ....................................................................................... 27 更改公式6、表7、图81和图82 ................................................ 30 更改图83 ....................................................................................... 31 更改图88 ....................................................................................... 32 调换图89和图90 .......................................................................... 33 更改图89 ....................................................................................... 33 更改“超声TGC应用”部分 ......................................................... 34 纳入AD8331-EVAL数据手册修订版A ................................... 39 更改“用户提供的可选器件”部分和“测量设置”部分.......... 39 更改图95 ....................................................................................... 39 更改图97 ....................................................................................... 41 增加图98 ....................................................................................... 42 纳入AD8332-EVALZ数据手册修订版D................................. 44 纳入AD8334-EVAL数据手册修订版0 .................................... 49 更新外形尺寸 .............................................................................. 55 更改订购指南部分 ..................................................................... 57 2006年4月—修订版D至修订版E 增加AD8334 .............................................................................通篇 更改图1和图2 ................................................................................ 1 更改表1 ........................................................................................... 4 更改表2 ........................................................................................... 7 更改图7至图9和图12 ................................................................. 12 更改图13、图14、图16和图18 ................................................ 13 更改图23和图24 .......................................................................... 14 更改图25至图27 .......................................................................... 15 更改图31和图33至图36 ............................................................. 16 更改图37至图42 .......................................................................... 17 更改图43、图44和图48 ............................................................. 18 更改图49、图50和图54 ............................................................. 19 插入图56和图57 .......................................................................... 20 插入图58、图59和图61 ............................................................. 21 更改图60 ....................................................................................... 21 插入图63和图65 .......................................................................... 22 更改图64 ....................................................................................... 22 移动“测量考虑”部分.................................................................. 23 插入图67和图68 .......................................................................... 23 插入图70和图71 .......................................................................... 24 更改图72 ....................................................................................... 24 更改图73和“低噪声放大器”部分 ............................................ 25 更改“后置放大器”部分.............................................................. 28 更改图80 ....................................................................................... 29 更改“LNA—外部器件”部分...................................................... 30 更改“逻辑输入—ENB、MODE和HILO”部分...................... 31 更改“输出去耦和过载”部分..................................................... 32 更改“布局布线、接地和旁路”部分........................................ 33 更改“超声TGC应用”部分 ......................................................... 34 增加“高密度四通道布局”部分 ................................................ 34 插入图94 ....................................................................................... 38 更新外形尺寸 .............................................................................. 39 更改订购指南部分 ..................................................................... 40 2006年3月—修订版C至修订版D 格式更新 ...................................................................................通篇 修改特性和概述部分 ................................................................... 1 更改表1 ........................................................................................... 3 更改表2 .......................................................................................... 6 更改订购指南部分 ..................................................................... 34 2003年11月—修订版B至修订版C 新增器件 ...................................................................................通篇 更改插图 ...................................................................................通篇 更新外形尺寸 .............................................................................. 32 2003年5月—修订版A至修订版B 编辑订购指南部分 ..................................................................... 32 编辑“超声TGC应用”部分 ......................................................... 25 Rev. G | Page 3 of 56 AD8331/AD8332/AD8334 技术规格 除非另有说明，TA = 25°C，VS = 5 V，RL = 500 Ω，RS = RIN = 50 Ω，RIZ = 280 Ω，CSH = 22 pF，f = 10 MHz，RCLMP = ∞，CL = 1 pF， VCM引脚悬空，−4.5 dB至+43.5 dB增益(HILO = LO)，差分输出电压。 表1. 参数 低噪声放大器参数 增益 输入电压范围 输入电阻 输入电容 输出阻抗 −3 dB小信号带宽 压摆率 输入电压噪声 输入电流噪声 噪声系数 有源终端匹配 终端开路 LOP1或LOP2的谐波失真 HD2 HD3 输出短路电流 LNA和VGA特性 −3 dB小信号带宽 AD8331 AD8332, AD8334 −3 dB大信号带宽 AD8331 AD8332, AD8334 压摆率 AD8331 AD8332, AD8334 输入电压噪声 噪声系数 有源终端匹配 终端开路 折合到输出端噪声 AD8331 AD8332, AD8334 输出阻抗，后置放大器 测试条件/注释 最小值 典型值 最大值 单位1 19 13 ±275 50 75 100 200 6 13 5 130 650 0.74 2.5 dB dB mV Ω Ω Ω Ω kΩ pF Ω MHz V/µs nV/√Hz pA/√Hz 3.7 2.5 dB dB −56 −70 165 dBc dBc mA 120 100 MHz MHz 110 90 MHz MHz LO增益 HI增益 LO增益 HI增益 RS = 0 Ω，HI或LO增益，RIZ = ∞，f = 5 MHz VGAIN = 1.0 V RS = RIN = 50 Ω, f = 10 MHz，实测 RS = RIN = 200 Ω, f = 5 MHz，仿真 RS = 50 Ω, RIZ = ∞, f = 10 MHz，实测 RS = 200 Ω, RIZ = ∞, f = 5 MHz，仿真 300 1200 275 1100 0.82 V/µs V/µs V/µs V/µs nV/√Hz 4.15 2.0 2.5 1.0 dB dB dB dB VGAIN = 0.5 V，LO增益 VGAIN = 0.5 V，HI增益 VGAIN = 0.5 V，LO增益 VGAIN = 0.5 V，HI增益 DC至1 MHz 48 178 40 150 1 nV/√Hz nV/√Hz nV/√Hz nV/√Hz Ω 单端输入至差分输出 输入至输出(单端) 交流耦合 RIZ = 280 Ω RIZ = 412 Ω RIZ = 562 Ω RIZ = 1.13 kΩ RIZ = ∞ 单端，任一输出 VOUT = 0.2 V p-p RS = 0 Ω，HI或LO增益，RIZ = ∞，f = 5 MHz RIZ = ∞，HI或LO增益，f = 5 MHz f = 10 MHz，LOP输出 RS = RIN = 50 Ω RS = 50 Ω, RIZ = ∞ VOUT = 0.5 V p-p，单端，f = 10 MHz 引脚LON、引脚LOP VOUT = 0.2 V p-p VOUT = 2 V p-p Rev. G | Page 4 of 56 AD8331/AD8332/AD8334 参数 输出信号范围，后置放大器 差分 输出失调电压 AD8331 AD8332, AD8334 输出短路电流 谐波失真 AD8331 HD2 HD3 HD2 HD3 AD8332, AD8334 HD2 HD3 HD2 HD3 输入1 dB压缩点 双音交调失真(IMD3) AD8331 AD8332, AD8334 输出三阶交调截点 AD8331 AD8332, AD8334 通道间串扰(AD8332、AD8334) 过载恢复 群延迟偏差 精度 绝对增益误差2 增益法则一致性3 通道间增益匹配 增益控制接口(引脚GAIN) 增益比例系数 增益范围 输入电压(VGAIN)范围 输入阻抗 响应时间 共模接口(PIN VCMx) 输入电阻4 输出CM失调电压 电压范围 测试条件/注释 RL ≥ 500 Ω，无箝位，任一引脚 最小值 典型值 最大值 VCM ± 1.125 4.5 单位1 V V p-p 差分，VGAIN = 0.5 V 共模 差分，0.05 V ≤ VGAIN ≤ 1.0 V 共模 −50 −125 −20 −125 mV mV mV mV mA ±5 −25 ±5 –25 45 +50 +100 +20 +100 VGAIN = 0.5 V，VOUT = 1 V p-p，HI增益 f = 1 MHz −88 −85 −68 −65 dBc dBc dBc dBc −82 −85 −62 −66 1 dBc dBc dBc dBc dBm VGAIN = 0.72 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz VGAIN = 0.72 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz −80 −72 −78 −74 dBc dBc dBc dBc VGAIN = 0.5 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 1.0 V, VIN = 50 mV p-p/1 V p-p, f = 10 MHz 5 MHz < f < 50 MHz，全部增益范围 38 33 35 32 −98 5 dBm dBm dBm dBm dB ns ±2 ns f = 10 MHz f = 1 MHz f = 10 MHz VGAIN = 0.25 V，VOUT = 1 V p-p，f = 1 MHz 至10 MHz 0.05 V < VGAIN < 0.10 V 0.10 V < VGAIN < 0.95 V 0.95 V < VGAIN < 1.0 V 0.1 V < VGAIN < 0.95 V 0.1 V < VGAIN < 0.95 V −1 −1 −2 +0.5 ±0.3 −1 ±0.2 ±0.1 0.10 V < VGAIN < 0.95 V LO增益 HI增益 48.5 50 51.5 −4.5至+43.5 7.5至55.5 0至1.0 10 500 dB/V dB dB V MΩ ns 30 −25 1.5至3.5 Ω mV V 48 dB增益变化至90%满量程 电流限值为±1 mA VCM = 2.5 V VOUT = 2.0 V p-p Rev. G | Page 5 of 56 −125 +2 +1 +1 +100 dB dB dB dB dB AD8331/AD8332/AD8334 参数 使能接口 (引脚ENB、引脚ENBL、引脚ENBV) 使能电源的逻辑电平 禁用电源的逻辑电平 输入电阻 上电响应时间 HILO增益范围接口(引脚HILO) 选择HI增益范围的逻辑电平 选择LO增益范围的逻辑电平 输入电阻 输出箝位接口(引脚RCLMP；HI或LO增益) 精度 HILO = LO HILO = HI 模式接口(引脚MODE) 正增益斜率的逻辑电平 负增益斜率的逻辑电平 输入电阻 电源(引脚VPS1、VPS2、VPSV、VPSL、VPOS) 电源电压 每通道静态电流 AD8331 AD8332 AD8334 每通道功耗 AD8331 AD8332, AD8334 掉电电流 AD8331 AD8332 AD8334 LNA电流 AD8331 (ENBL) AD8332, AD8334 (ENBL) VGA电流 AD8331 (ENBV) AD8332, AD8334 (ENBV) 电源抑制比(PSRR) 1 2 3 4 测试条件/注释 最小值 典型值 最大值 单位1 2.25 0 5 1.0 V V kΩ kΩ kΩ µs ms 5 1.0 50 V V kΩ ±50 ±75 mV mV 25 40 70 300 4 引脚ENB 引脚ENBL 引脚ENBV VINH = 30 mV p-p VINH = 150 mV p-p 2.25 0 RCLMP = 2.74 kΩ，VOUT = 1 V p-p(箝位) RCLMP = 2.21 kΩ，VOUT = 1 V p-p(箝位) 0 2.25 1.0 5 V V kΩ V 200 4.5 5.0 5.5 20 22 24 25 27.5 29.5 32 34 mA mA 无信号 125 138 mW mW VGA和LNA禁用 每通道 每通道 VGAIN = 0 V, f = 100 kHz 所有dBm值均参考50 Ω。 绝对增益是指公式1表示的理论增益。 最佳拟合线性dB曲线。 电流限值为±1 mA(典型值)。 Rev. G | Page 6 of 56 50 50 50 240 300 600 400 600 1200 µA µA µA 7.5 7.5 11 12 15 15 mA mA 7.5 7.5 14 17 −68 20 20 mA mA dB AD8331/AD8332/AD8334 绝对最大额定值 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 表2. 参数 电压 电源电压(VPSn、VPSV、VPSL、VPOS) 输入电压(INHx) ENB、ENBL、ENBV、HILO电压 GAIN电压 功耗 RU封装1 (AD8332) CP-32封装(AD8332) RQ封装1 (AD8331) CP-64封装(AD8334) 温度 工作温度范围 存储温度范围 引脚温度(焊接60秒) θJA RU封装1 (AD8332) CP-32封装22(AD8332) RQ封装1 (AD8331) CP-64封装3(AD8334) 1 2 3 额定值 5.5 V VS + 200 mV VS + 200 mV 2.5 V ESD警告 0.96 W 1.97 W 0.78 W 0.91 W ESD(静电放电)敏感器件。 −40°C至+85°C −65°C至+150°C 300°C 68°C/W 33°C/W 83°C/W 24.2°C/W 4层JEDEC板(2S2P)。 裸露焊盘焊接到电路板，焊盘中有9个热过孔—JEDEC 4层板J-STD-51-9。 裸露焊盘焊接到电路板，焊盘中有25个热过孔—JEDEC 4层板J-STD-51-9。 Rev. G | Page 7 of 56 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 AD8331/AD8332/AD8334 LMD 1 INH 2 PIN 1 INDICATOR 20 COMM 19 ENBL VPSL 3 18 ENBV LON 4 17 COMM LOP 5 16 VOL COML 6 15 VOH VIP 7 14 VPOS VIN 8 13 HILO MODE 9 12 RCLMP GAIN 10 11 VCM AD8331 TOP VIEW (Not to Scale) 03199-003 引脚配置和功能描述 图3. 20引脚QSOP引脚配置(AD8331) 表3. 20引脚QSOP引脚功能描述(AD8331) 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 引脚名称 LMD INH VPSL LON LOP COML VIP VIN MODE GAIN VCM RCLMP HILO VPOS VOH VOL COMM ENBV ENBL COMM 说明 LNA中间电源旁路引脚；连接一个电容以旁路中间电源HF LNA输入 LNA 5 V电源 LNA反相输出 LNA同相输出 LNA地 VGA同相输入 VGA反相输入 增益斜率逻辑输入 增益控制电压 共模电压 输出箝位电平 增益范围选择(HI或LO) VGA 5 V电源 同相VGA输出 反相VGA输出 VGA地 VGA使能 LNA使能 VGA地 Rev. G | Page 8 of 56 LMD1 4 LMD2 5 6 VIN2 8 21 VIN1 VCM2 9 20 VCM1 GAIN 10 19 HILO INH2 RCLMP 11 18 ENB VPS2 7 VOH2 12 17 VOH1 LON2 8 VOL2 13 16 VOL1 COMM 14 15 VPSV TOP VIEW (Not to Scale) 03199-004 7 ENBL ENBV 29 28 27 26 25 9 10 NC = NO CONNECT 图4. 28引脚TSSOP引脚配置(AD8332) 24 COMM 23 VOH1 22 VOL1 AD8332 21 VPSV TOP VIEW (Not to Scale) 20 NC 19 VOL2 18 VOH2 17 COMM 11 12 13 14 15 16 图5. 32引脚LFCSP引脚配置(AD8332) 表4. 28引脚TSSOP引脚功能描述(AD8332) 表5. 32引脚LFCSP引脚功能描述(AD8332) 引脚编号 引脚名称 1 LMD2 引脚编号 1 2 3 4 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 INH2 VPS2 LON2 LOP2 COM2 VIP2 VIN2 VCM2 GAIN RCLMP VOH2 VOL2 COMM VPSV VOL1 VOH1 ENB HILO VCM1 VIN1 VIP1 COM1 LOP1 LON1 VPS1 INH1 LMD1 说明 CH2 LNA中间电源引脚； 连接一个电容以旁路中间电源HF CH2 LNA输入 CH2电源LNA 5 V CH2 LNA反相输出 CH2 LNA同相输出 CH2 LNA地 CH2 VGA同相输入 CH2 VGA反相输入 CH2共模电压 增益控制电压 输出箝位电阻 CH2同相VGA输出 CH2反相VGA输出 VGA地(两个通道) VGA电源5 V(两个通道) CH1反相VGA输出 CH1同相VGA输出 使能—VGA/LNA VGA增益范围选择(HI或LO) CH1共模电压 CH1 VGA反相输入 CH1 VGA同相输入 CH1 LNA地 CH1 LNA同相输出 CH1 LNA反相输出 CH1 LNA电源5 V CH1 LNA输入 CH1 LNA中间电源引脚； 连接一个电容以旁路中间电源HF 03199-005 3 VIP2 AD8332 30 GAIN 2 INH1 6 31 PIN 1 INDICATOR RCLMP VIP1 VPS1 COM1 5 HILO 22 LOP1 LOP2 COM2 VCM1 23 1 MODE 24 32 LON1 VIN1 LON1 VIN2 25 VCM2 4 VIP1 VPS1 LON2 COM1 26 VPS2 PIN 1 INDICATOR VIP2 INH1 3 2 LOP2 LMD1 27 1 INH2 COM2 28 LMD2 LOP1 AD8331/AD8332/AD8334 引脚名称 LON1 VPS1 INH1 LMD1 5 LMD2 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 INH2 VPS2 LON2 LOP2 COM2 VIP2 VIN2 VCM2 MODE GAIN RCLMP COMM VOH2 VOL2 NC VPSV VOL1 VOH1 COMM ENBV ENBL HILO VCM1 VIN1 VIP1 COM1 LOP1 Rev. G | Page 9 of 56 说明 CH1 LNA反相输出 CH1 LNA电源5 V CH1 LNA输入 CH1 LNA中间电源引脚； 连接一个电容以旁路中间电源HF CH2 LNA中间电源引脚； 连接一个电容以旁路中间电源HF CH2 LNA输入 CH2 LNA电源5 V CH2 LNA反相输出 CH2 LNA同相输出 CH2 LNA地 CH2 VGA同相输入 CH2 VGA反相输入 CH2共模电压 增益斜率逻辑输入 增益控制电压 输出箝位电平输入 VGA地 CH2同相VGA输出 CH2反相VGA输出 不连接 VGA电源5 V CH1反相VGA输出 CH1同相VGA输出 VGA地 VGA使能 LNA使能 VGA增益范围选择(HI或LO) CH1共模电压 CH1 VGA反相输入 CH1 VGA同相输入 CH1 LNA地 CH1 LNA同相输出 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 COM2 COM1 INH1 LMD1 NC LON1 LOP1 VIP1 VIN1 VPS1 GAIN12 CLMP12 EN12 EN34 VCM1 VCM2 AD8331/AD8332/AD8334 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 PIN 1 INDICATOR AD8334 TOP VIEW (Not to Scale) 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 COM12 VOH1 VOL1 VPS12 VOL2 VOH2 COM12 MODE NC COM34 VOH3 VOL3 VPS34 VOL4 VOH4 COM34 NOTES 1. THE EXPOSED PADDLE MUST BE SOLDERED TO THE PCB GROUND TO ENSURE PROPER HEAT DISSIPATION, NOISE, AND MECHANICAL STRENGTH BENEFITS. 2. NC = NO CONNECT. 03199-006 COM3 COM4 INH4 LMD4 NC LON4 LOP4 VIP4 VIN4 VPS4 GAIN34 CLMP34 HILO VCM4 VCM3 NC 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 INH2 LMD2 NC LON2 LOP2 VIP2 VIN2 VPS2 VPS3 VIN3 VIP3 LOP3 LON3 NC LMD3 INH3 图6. 64引脚LFCSP引脚配置(AD8334) 表6. 64引脚LFCSP引脚功能描述(AD8334) 引脚编号 引脚名称 说明 1 INH2 CH2 LNA输入。 2 LMD2 CH2 LNA中间电源引脚；连接一个电容以旁路中间电源HF。 3 NC 未连接。 4 LON2 CH2 LNA反馈输出(用于RIZ)。 CH2 LNA输出。 5 LOP2 CH2 VGA正输入。 6 VIP2 CH2 VGA负输入。 7 VIN2 CH2 LNA电源5 V。 8 VPS2 CH3 LNA电源5 V。 9 VPS3 CH3 VGA负输入。 10 VIN3 CH3 VGA正输入。 11 VIP3 CH3 LNA正输出。 12 LOP3 CH3 LNA反馈输出(用于RIZ)。 13 LON3 未连接。 14 NC CH3 LNA中间电源引脚；连接一个电容以旁路中间电源HF。 15 LMD3 CH3 LNA输入。 16 INH3 CH3 LNA地。 17 COM3 CH4 LNA地。 18 COM4 CH4 LNA输入。 19 INH4 CH4 LNA中间电源引脚；连接一个电容以旁路中间电源HF。 20 LMD4 未连接。 21 NC CH4 LNA反馈输出(用于RIZ)。 22 LON4 CH4 LNA正输出。 23 LOP4 CH4 VGA正输入。 24 VIP4 CH4 VGA负输入。 25 VIN4 CH4 LNA电源5 V。 26 VPS4 Rev. G | Page 10 of 56 AD8331/AD8332/AD8334 引脚编号 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 引脚名称 GAIN34 CLMP34 HILO VCM4 VCM3 NC COM34 VOH4 VOL4 VPS34 VOL3 VOH3 COM34 NC MODE COM12 VOH2 VOL2 VPS12 VOL1 VOH1 COM12 VCM2 VCM1 EN34 EN12 CLMP12 GAIN12 VPS1 VIN1 VIP1 LOP1 LON1 NC LMD1 INH1 COM1 COM2 EPAD 说明 CH3和CH4的增益控制电压。 CH3和CH4的输出箝位电平输入。 后置放大器的增益选择：0 dB或12 dB。 CH4共模电压—交流旁路。 CH3共模电压—交流旁路。 不连接。 VGA地CH3和CH4。 CH4正VGA输出。 CH4负VGA输出。 VGA电源5 V CH3和CH4。 CH3负VGA输出。 CH3正VGA输出。 VGA地CH3和CH4。 不连接。 增益控制斜率，逻辑输入，0 = 正。 VGA地CH1和CH2。 CH2正VGA输出。 CH2负VGA输出。 CH2 VGA电源5 V CH1和CH2。 CH1负VGA输出。 CH1正VGA输出。 VGA地CH1和CH2。 CH2共模电压—交流旁路。 CH1共模电压—交流旁路。 共享LNA/VGA使能CH3和CH4。 共享LNA/VGA使能CH1和CH2。 输出箝位电平输入CH1和CH2。 增益控制电压CH1和CH2。 CH1 LNA电源5 V。 CH1 VGA负输入。 CH1 VGA正输入。 CH1 LNA正输出。 CH1 LNA反馈输出(用于RIZ)。 未连接。 CH1 LNA中间电源引脚；连接一个电容以旁路中间电源HF。 CH1 LNA输入。 CH1 LNA地。 CH2 LNA地。 裸露焊盘必须焊接到PCB地，以确保正常散热，并获得低噪声和机械强度方面的好处。 Rev. G | Page 11 of 56 AD8331/AD8332/AD8334 典型工作特性 除非另有说明，TA = 25°C，VS = 5 V，RL = 500 Ω，RS = RIN = 50 Ω，RIZ = 280 Ω，CSH = 22 pF，f = 10 MHz，RCLMP = ∞，CL = 1 pF， VCM引脚悬空，−4.5 dB至+43.5 dB增益(HILO = LO)，差分输出电压。 图10. 增益误差直方图 图7. 增益与VGAIN 和MODE的关系(RU封装提供MODE) 图8. 三种温度下绝对增益误差与VGAIN 的关系 图11. 增益匹配直方图(VGAIN = 0.2 V和0.7 V) 图9. 不同频率下绝对增益误差与VGAIN 的关系 图12. 不同VGAIN 值下的频率响应 Rev. G | Page 12 of 56 AD8331/AD8332/AD8334 0 V GAIN = 1V V GAIN = 0.8V 40 V GAIN = 0.6V 30 V GAIN = 0.4V 20 V GAIN = 0.2V V OUT = 1V p-p –20 V GAIN = 1.0V 10 V GAIN = 0V 03199-013 1M AD8334 V GAIN = 0.4V –60 –80 –100 0 –10 100k AD8332 –40 V GAIN = 0.7V 10M 100M 03199-016 50 CROSSTALK (dB) GAIN (dB) 60 –120 100k 500M 1M FREQUENCY (Hz) 图13. 不同VGAIN 值下的频率响应(HILO = HI) 50 V GAIN = 0.5V R IN = R S = 75Ω 20 0.1µF COUPLING 35 R IN = R S = 100Ω R IN = R S = 200Ω 0 R IN = R S = 500Ω –10 R IN = R S = 1kΩ 03199-014 1M 10M 100M 1µF COUPLING 25 20 15 10 –20 –30 100k 30 03199-017 GAIN (dB) 45 R IN = R S = 50Ω 40 10 5 0 100k 500M 1M FREQUENCY (Hz) 10M 100M FREQUENCY (Hz) 图14. 不同匹配源阻抗下的频率响应 30 100M 图16. 不同VGAIN 值下的通道间串扰与频率的关系 GROUP DELAY (ns) 30 10M FREQUENCY (Hz) 图17. 两个交流耦合值下的群延迟与频率的关系 20 V GAIN = 0.5V R IZ = ∞ T = +85°C T = +25°C T = –40°C HI GAIN 10 20 OFFSET VOLTAGE (mV) 0 0 –10 –10 –20 20 LO GAIN 10 0 –20 1M 10M 100M 500M FREQUENCY (Hz) T = +85°C T = +25°C T = –40°C –10 –20 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 03199-018 –30 100k 03199-015 GAIN (dB) 10 1.0 1.1 V GAIN (V) 图15. 频率响应(未端接LNA，RS = 50 Ω) 图18. 三种温度下的代表性差分输出失调电压与温度的关系 Rev. G | Page 13 of 56 AD8331/AD8332/AD8334 图19. 增益比例系数直方图 图22. 史密斯图，不同RIZ 值下的S11与频率的关系( 0.1 MHz至200 MHz) 图20. 输出阻抗与频率的关系 图23. 不同RIN 值下的LNA频率响应(单端) 图21. 不同RIZ 和CSH 值下的LNA输入阻抗与频率的关系 图24. 频率响应(未端接LNA，单端) Rev. G | Page 14 of 56 AD8331/AD8332/AD8334 图25. 折合到输出端的噪声与VGAIN 的关系 图28. 短路，折合到输入端的噪声与温度的关系 图26. 短路，折合到输入端的噪声与频率的关系 图29. 折合到输入端的噪声与RS 的关系 图27. 短路，折合到输入端的噪声与VGAIN 的关系 图30. 不同RIN 值下的噪声系数与RS 的关系 Rev. G | Page 15 of 56 AD8331/AD8332/AD8334 图31. 噪声系数与VGAIN 的关系 图34. 谐波失真与RLOAD 的关系 图32. 噪声系数与增益的关系 图35. 谐波失真与CLOAD 的关系 图33. 谐波失真与频率的关系 图36. 谐波失真与差分输出电压的关系 Rev. G | Page 16 of 56 AD8331/AD8332/AD8334 图37. 谐波失真与VGAIN 的关系(f = 1 MHz) 图40. IMD3与频率的关系 图38. 谐波失真与VGAIN 的关系(f = 10 MHz) 图41. 输出三阶交调截点(IP3)与VGAIN 的关系 图39. IP1dB压缩与VGAIN 的关系 图42. 小信号脉冲响应，G = 30 dB， 顶部：输入电压，底部：输出电压，HILO = HI或LO Rev. G | Page 17 of 56 AD8331/AD8332/AD8334 20mV 100 90 10 500mV 03199-043 0 10ns 图43. 大信号脉冲响应，G = 30 dB，HILO = HI或LO， 顶部：输入电压，底部：输出电压 2 CL CL CL CL G = 30dB 1 INPUT 图46. 箝位电平与RCLMP 的关系 4 = 0pF = 10pF = 22pF = 47pF G = 40dB R CLMP = 48.1kΩ R CLMP = 16.5kΩ 3 2 INPUT V OUT (V) V OUT (V) 1 0 0 R CLMP = 7.15kΩ R CLMP = 2.67kΩ –1 –1 INPUT IS NOT TO SCALE –2 –50 –40 –30 –20 –10 0 10 20 30 40 50 –3 –4 –30 03199-047 03199-044 –2 –20 TIME (ns) –10 0 10 20 30 40 50 60 70 TIME (ns) 图44. 不同容性负载下的大信号脉冲响应 (CL = 0 pF、10 pF、20 pF、50 pF) 图47. 四个值RCLMP 下的箝位电平脉冲响应 500mV 200mV 100 90 10 400ns 100ns 03199-048 200mV 03199-045 0 图48. LNA过驱恢复，VINH 0.05 V p-p至1 V p-p突发， 显示VGAIN = 0.27 V VGA输出 图45. 引脚GAIN瞬变响应，顶部：VGAIN ，底部：输出电压 Rev. G | Page 18 of 56 80 AD8331/AD8332/AD8334 1V 2V 100 90 10 1V 图49. VGA过驱恢复，VINH 4 mV p-p至70 mV p-p突发， 显示VGAIN = 1 V VGA输出，衰减24 dB 03199-052 100ns 03199-049 0 1ms 图52. 使能响应，大信号，顶部：VENB ， 底部：VOUT ，VINH = 150 mV p-p 0 VPS1, V GAIN = 0.5V 1V –10 100 –20 90 VPSV, V GAIN = 0.5V PSRR (dB) –30 –40 –50 VPS1, V GAIN = 0V 10 –60 0 03199-053 –70 03199-050 100ns –80 100k 1M 10M 100M FREQUENCY (Hz) 图50. VGA过驱恢复，VINH 4 mV p-p至275 mV p-p突发， 显示VGAIN = 1 V VGA输出，衰减24 dB 图53. PSRR与频率的关系(无旁路电容) 140 130 V GAIN = 0.5V AD8334 1ms QUIESCENT SUPPLY CURRENT (mA) 200mV 03199-051 120 110 100 90 80 70 AD8332 60 50 40 AD8331 30 20 –40 –20 0 20 40 03199-054 2V 60 TEMPERATURE (°C) 图51. 使能响应，顶部：VENB ，底部：VOUT ，VINH = 30 mV p-p 图54. 静态电源电流与温度的关系 Rev. G | Page 19 of 56 80 100 AD8331/AD8332/AD8334 测试电路 测量考虑 短路输入噪声测量如图62所示。折合到输入端的噪声电平 通过如下方法确定：将输出噪声除以A点与B点之间的数值 增益，并考虑频谱分析仪的噪底。增益应在各目标频率下 利用低信号电平测量，因为50 Ω负载是直接驱动。进行噪声 测量时，应移除发生器。 图55至图68显示了典型的测量配置以及在50 Ω条件下进行测 量的适当接口值。 图55. 测试电路—增益和带宽测量 NETWORK ANALYZER 50Ω OUT 50Ω IN 18nF 10kΩ 0.1µF 0.1µF INH 237Ω 28Ω 1:1 DUT 22pF 0.1µF 237Ω LMD 28Ω VGN 0.1µF *FERRITE BEAD 03199-056 FB* 10kΩ 120nH 图56. 测试电路—不同匹配源阻抗下的频率响应 NETWORK ANALYZER 50Ω 50Ω 0.1µF FB* 120nH 0.1µF INH 22pF *FERRITE BEAD 237Ω 28Ω DUT 0.1µF LMD 0.1µF IN VGN 1:1 237Ω 28Ω 03199-057 OUT 图57. 测试电路—频率响应(未端接LNA，RS = 50 Ω) Rev. G | Page 20 of 56 AD8331/AD8332/AD8334 图58. 测试电路—两个交流耦合值下的群延迟与频率的关系 18nF 270Ω NETWORK ANALYZER 0.1µF 50Ω OUT FB* 120nH 0.1µF INH 237Ω 28Ω DUT 1:1 22pF LMD 50Ω 03199-059 0.1µF 237Ω 0.1µF 28Ω *FERRITE BEAD 图59. 测试电路—LNA输入阻抗与频率的关系，标准和史密斯图(S11)格式 NETWORK ANALYZER OUT 50Ω 50Ω IN 0.1µF 0.1µF 237Ω 0.1µF 0.1µF 28Ω INH LNA 22pF LMD 0.1µF 1:1 VGA 237Ω 0.1µF 0.1µF *FERRITE BEAD 03199-060 FB* 120nH 28Ω 图60. 测试电路—频率响应(未端接LNA，单端) NETWOR K ANALYZER 18nF 270Ω FB* 120nH 0.1µF INH 0.1µF 237Ω 1:1 IN 50Ω 28Ω DUT 22pF *FERRITE BEAD LMD 0.1µF 0.1µF 28Ω 图61. 测试电路—短路，折合到输入端的噪声 Rev. G | Page 21 of 56 03199-061 237Ω AD8331/AD8332/AD8334 图62. 测试电路—噪声系数 图63. 测试电路—谐波失真与负载电阻的关系 图64. 测试电路—谐波失真与负载电容的关系 图65.测试电路—IMD3与频率的关系 Rev. G | Page 22 of 56 AD8331/AD8332/AD8334 图66. 测试电路—脉冲响应测量 图67. 测试电路—增益和使能瞬变响应 图68.测试电路—PSRR与频率的关系 Rev. G | Page 23 of 56 AD8331/AD8332/AD8334 工作原理 概述 LON1 LOP1 VIP1 VIN1 EN12 AD8331/AD8332/AD8334以相同的方式工作。图69、图70 和图71是这三款器件的功能框图。 INH1 V MID1 LNA 1 LMD1 HILO INH LMD VCM BIAS – ATTENUATOR –48dB + 21dB VGA BIAS AND INTERPOLATOR GAIN INT VOH ENBV VIN2 GAIN UP/ DOWN MODE MODE VIN3 LOP3 INH3 VCM1 V MID LMD1 LNA V MID LMD2 INH2 LNA 2 VOH1 –ATTENUATOR –48dB + LNA 1 VGA BIAS AND INTERPOLATOR 21dB GAIN INT LON4 LOP4 PA2 VOL2 V MID ENB VCM2 CLAMP PA3 VOL3 GAIN INT GAIN34 VOL4 21dB PA4 VOH4 CLAMP CLMP34 VIP4 VIN4 EN34 VCM4 图71. AD8334功能框图 VOH2 AD8332 VOH3 21dB V MID4 GAIN 21dB VCM3 AD8334 LNA 4 VOL1 + ATTENUATOR –48dB – LON2 LOP2 VIP2 VIN2 INH4 PA1 VCM2 V MID3 + ATTENUATOR –48dB – VCM BIAS LMD4 3.5dB/ 15.5dB V MID2 VGA BIAS AND INTERPOLATOR LNA 3 HILO RCLMP 03199-070 INH1 PA2 VOH2 –ATTENUATOR –48dB + LMD3 +19dB HILO VOL2 21dB VIP3 LON3 图69. AD8331功能框图 LON1 LOP1 VIP1 VIN1 + ATTENUATOR –48dB – VIP2 RCLMP GAIN GAIN12 LOP2 VOL CLAMP GAIN INT LNA 2 LON2 PA AD8331 ENBL INH2 PA1 VOL1 VGA BIAS AND INTERPOLATOR 3.5dB/ 15.5dB V MID + LNA – LMD2 21dB 03199-071 VCM VOH1 –ATTENUATOR –48dB + VCM BIAS CLMP12 CLAMP 各通道均内置一个LNA，提供用户可调的输入阻抗终端、 差分X-AMP VGA、具有可调输出电压限值的可编程增益后 置放大器。图72所示为带外部元件的简化功能框图。 图70. AD8332功能框图 HILO LON VIN SIGNAL PATH POSTAMP 3.5dB/15.5dB PREAMPLIFIER 19dB INH VOH 48dB ATTENUATOR LNA 21dB VOL V MID LMD LOP VCM BIAS VIP BIAS AND INTERPOLATOR VCM GAIN INTERFACE GAIN 图72. 简化功能框图 Rev. G | Page 24 of 56 CLAMP RCLMP 03199-072 VIN 03199-069 LON LOP VIP VCM1 AD8331/AD8332/AD8334 线性dB增益控制接口针对斜率和绝对精度进行调整。增益 范围为+48 dB，在LO增益模式下是从−4.5 dB到+43.5 dB，在 HI增益模式下是从+7.5 dB到+55.5 dB。增益控制接口的斜率 为50 dB/V，增益控制范围为40 mV至1 V。公式1和公式2是 增益的表达式。 低噪声放大器(LNA) GAIN (dB) = 50 (dB/V) × VGAIN − 6.5 dB, (HILO = LO) LNA的原理示意图见图74。INH容性耦合到信号源。偏置 电压发生器产生3.25 V的直流输入偏置电压，将输出共模电 平的中心定位于2.5 V。电容CLMD(其值可以与输入耦合电容 CINH的值相同)连接在LMD引脚与地之间，用以将LMD引 脚去耦。LNA配置为差分输入放大器时，LMD引脚不可用。 或者 GAIN (dB) = 50 (dB/V) × VGAIN + 5.5 dB, (HILO = HI) (2) 理想增益特性如图73所示。 60 C IZ 50 TO VGA HILO = HI 40 VPOS LOP GAIN (dB) R IZ LON 2.5V 30 2.5V I0 20 I0 –a –a 10 0.2 0.4 0.6 INH 3.25V 60Ω 03199-073 ASCENDING GAIN MODE DESCENDING GAIN MODE (WHERE AVAILABLE) 0 –10 0 C INH HILO = LO 0.8 1.0 RS Q1 VCM BIAS V GAIN (V) 图73. 理想增益控制特性 MODE变为高电平时(如果可用)，增益斜率为负，如下所示： GAIN (dB) = −50 (dB/V) × VGAIN + 45.5 dB, (HILO = LO) (3) 或者 GAIN (dB) = −50 (dB/V) × VGAIN + 57.5 dB, (HILO = HI) (4) LNA以19 dB的电压增益，将单端输入转换为差分输出。若仅 使用一路输出，则增益为13 dB。反相输出用于有源输入阻 抗端接。LNA的每路输出端都容性耦合至VGA输入端。 VGA内置一个48 dB范围的衰减器，后接一个21 dB增益的放 大器，因而净增益范围为−27 dB至+21 dB。X-AMP增益内插 法会形成低增益误差和均衡带宽，且差分信号路径将失真 降至最低。 最后一级是一个增益为3.5 dB或15.5 dB的逻辑可编程放大 器。LO和HI增益模式针对12位和10位ADC应用的折合到 输出端噪声和绝对增益范围进行了优化。输出电压限值可 由用户编程。 Q2 3.25V 80Ω C SH I0 1.1 40Ω I0 LMD C LMD 03199-074 (1) AD8331/AD8332/AD8334的良好噪声性能依赖于信号链始 端的专有超低噪声前置放大器，它可将随后的VGA噪声贡 献降至最低。在需要输入匹配的应用中，有源阻抗控制使 噪声性能最佳。 图74. LNA原理示意图 LNA支持高达5 V p-p的差分输出电压，以2.5 V共模电压为中 心，正负偏移±1.25 V。差分增益幅度为9，因此衰减前的最 大输入信号为±275 mV或+550 mV p-p。过载保护可确保从 大输入电压状态下快速恢复。因为输入端都容性耦合至电 源电压一半左右的偏置电压，所以无需与ESD保护交互， 便可处理大的输入电压。 借助低值反馈电阻和输出级的电流驱动能力，LNA可以实现 0.74 nV/√Hz的低折合到输入端电压噪声。所需功耗仅11 mA/ 通带(55 mW)。片内电阻匹配产生精确的4.5倍单端增益(9倍 差分增益)，这对准确控制阻抗很关键。由于采用全差动拓 扑和负反馈，失真减至最低。低HD2在二次谐波超声成像 应用中尤其重要。差分信号使得每个输出端的摆幅变小， 从而进一步降低三阶失真。 Rev. G | Page 25 of 56 AD8331/AD8332/AD8334 UNTERMINATED 有源阻抗匹配 LNA通过引脚LON与引脚INH之间的外部分流反馈电阻支 持有源阻抗匹配。输入电阻RIN由公式5给出，其中A是单 端增益4.5，6 kΩ是未端接输入阻抗。 – (5) RESISTIVE TERMINATION RS CIZ需要与RIZ串联，因为引脚LON和引脚INH的直流电平不 相等。根据RIN选择RIZ以及选择CIZ的公式参见“应用信息” 部分。CSH和铁氧体磁珠可增强高频时(环路增益减小)的稳 定性，并防止峰值噪声。LNA的频率响应图见图23和图24。 对于50 Ω至200 Ω的匹配输入阻抗，带宽约为130 MHz；源 阻抗更高时，带宽降低。未端接带宽(RIZ = ∞时)约为80 MHz。 V IN R IN + – RS V IN V OUT RS ACTIVE IMPEDANCE MATCH - R R IZ 除VGA的100 Ω输入阻抗(200 Ω差分)外，各路输出还可驱动 低至100 Ω的外部负载。容性负载最高可达10 pF。所有负载 都应交流耦合。通常，引脚LOP输出用作辅助电路的单端 驱动器，例如用于多普勒超声成像等。引脚LON驱动RIZ。 或者，除有源反馈终端外，这两路输出可以驱动一个外部 差分电路。无论哪种情况，均应认真对待“应用信息”部分 所讨论的稳定性重要考虑因素。 S = R IN R IN V OUT + – R IN = R IZ 1 + 4.5 图75. 输入配置 7 INCLUDES NOISE OF VGA 6 RESISTIVE TERMINATION (R S = R IN) 5 NOISE FIGURE (dB) 各LNA输出端的阻抗为5 Ω。驱动VGA时，开路增益降低 0.4 dB；输出端增加100 Ω负载时，开路增益再降低0.8 dB。 LNA的差分增益高6 dB。如果某一端的负载低于200 Ω，则 另一输出端建议使用一个补偿负载。 V OUT + LNA噪声 4 3 ACTIVE IMPEDANCE MATCH 2 03199-076 1 UNTERMINATED SIMULATION 0 50 100 1k R S (Ω) 图76. 噪声系数与RS的关系(阻性有源匹配和未端接输入) 7 INCLUDES NOISE OF VGA 6 5 NOISE FIGURE (dB) 折合到输入端的电压噪声是系统性能的一个重要限制因 素。LNA的短路输入电压噪声0.74 nV/√Hz或0.82 nV/√Hz(最 大增益时)，包括VGA噪声。开路电流噪声为2.5 pA/√Hz。 这些测量值是在无反馈电阻情况下测定，为计算图75所示 配置的输入噪声和噪声系数性能提供了基础。图76和图77 显示了从这些结果和4.1 dB噪声系数(NF)测量结果得出的仿 真，输入有源匹配50 Ω源阻抗。无端接(RIZ = ∞)运行达到了 最低等效输入噪声和噪声系数。图76显示噪声系数与源电 阻的关系，RS较低时上升，LNA电压噪声比源噪声大；RS 较高时再度上升，原因是电流噪声。所有曲线中都包括折 合到VGA输入端的电压噪声2.7 nV/√Hz。 4 3 2 R IN = 50Ω R IN = 75Ω R IN = 100Ω R IN = 200Ω R IZ = ∞ 1 03199-077 RIZ 6 kΩ = 1+ A 33 kΩ + RIZ V IN R IN 03199-075 RIN = 6 kΩ × RIZ RS (SIMULATED RESULTS) 0 50 100 1k R S (Ω) 图77. 不同RIN 固定值下的噪声系数与RS 的关系(有源匹配) Rev. G | Page 26 of 56 AD8331/AD8332/AD8334 输入阻抗匹配主要是为了提高系统的瞬态响应性能。采用 阻性端接时，因为匹配电阻的热噪声，以及LNA输入电压 噪声发生器的贡献增加，输入噪声增大。不过，采用有源 阻抗匹配时，两者的贡献比阻性端接时小1/(1 + LNA增益)。 图76显示相对噪声系数性能。此图中，输入阻抗被RS扫描 以保持每个点的匹配。50 Ω源阻抗在阻性端接、有源端接和 无端接配置时的噪声系数分别为7.1 dB、4.1 dB和2.5 dB。 200 Ω源阻抗的噪声系数分别为4.6 dB、2.0 dB和1.0 dB。 图77显示各种RIN值时噪声系数与RS的关系，有助于顺利完 成设计。有源匹配输入的噪声系数高可消解源阻抗变化。 作为对比，一个增益为19 dB且噪声频谱密度为1.0 nV/√Hz 的前置放大器与一个3.75 nV/√Hz的VGA相结合，噪声系数劣 化大约1.5 dB(对于大多数输入阻抗)，性能显著低于AD8331/ AD8332/AD8334。 LNA的等效输入噪声对于单端和差分输出应用是相同的。 无VGA噪声时，LNA噪声系数改善到3.5 dB(50 Ω时)，但这 不包括其它连接到LOP的外部电路的噪声贡献。在单独的 板上驱动外部电路时，为确保稳定，一般建议使用一个串 联输出电阻(参见“应用信息”部分)。在低噪声应用中，铁 氧体磁珠更为理想。 可变增益放大器 X-AMP差分VGA提供精确输入衰减和插值，具有2.7 nV/√Hz 低折合到输入端噪声和出色的增益线性。简化框图如图78 所示。 GAIN GAIN INTERPOLATOR (BOTH CHANNELS) + 6dB R 200 48dB 2R 图78. VGA原理示意图 POSTAMP 03199-078 VIN – VGA的输入是一个差分R-2R梯形衰减器网络，每级6 dB步进， 净输入阻抗为200 Ω差分。电阻梯由来自LNA的全差分输入 信号驱动，不是用于单端操作。LNA输出交流耦合以便降 低失调并隔离共模电压。VGA输入通过电阻梯的中心抽头 连接偏置到VCM，它一般设置为2.5 V，并从外部旁路以提 供干净的交流地。 输入衰减器中相继各级的信号电平以+6 dB步进从0 dB衰减 至−48 dB。X-AMP的输入级沿电阻梯分布，一个由增益接口 控制的偏置插值器决定输入抽头点。偏置电流存在重叠， 相继抽头的信号会合并以提供从0 dB到−48 dB的平滑衰减。 这种电路技术可产生出色的线性dB增益法则一致性和低失 真水平，仅偏离理想值±0.2 dB或更少。增益斜率相对于控 制电压单调无变化，在过程、温度和电源供应发生变化时 相对稳定。 X-AMP输入端是12倍增益反馈放大器的一部分，使VGA成 为一个完整的器件。其带宽为150 MHz。输入级设计用于降 低输出馈通，并确保整个增益设置范围具有出色的频率响 应一致性(见图12和图13)。 增益控制 VGA衰减器上的位置由单端模拟控制电压VGAIN控制，其 输入范围为40 mV至1.0 V。增益控制比例调整为50 dB/V (20 mV/dB)的斜率。超出控制范围的VGAIN值会饱和到最小 或最大增益值。AD8332的两个通道由单个增益接口控制， 以便保持匹配。增益可通过公式1和公式2计算。 增益精度非常高，因为比例系数和绝对增益均经过工厂调 整。针对温度、工艺、电源电压、插值器增益纹波、调整 误差和测试仪限制等方面的差异，相对于理论增益公式的 总精度为±1 dB。针对给定的一组条件，相对于最佳拟合线 的增益误差典型值为±0.2 dB。通道间的增益匹配优于0.1 dB (图11显示了控制范围中心的增益误差)。当VGAIN < 0.1或> 0.95时，增益误差略大。 POSTAMP gm VIP X-AMP VGA 增益斜率可以反转，如图73所示(AD8332 AR型号除外)。在最 小增益至最大增益的全部增益控制范围内，增益以−50 dB/V 的斜率降低。此斜率对自动增益控制等应用有用，其中控 制电压与实测输出信号幅度成比例。将MODE引脚设置为 HI增益模式可选择反向增益模式。 增益控制响应时间小于750 ns，是最小到最大增益变化最终 值的10%。 Rev. G | Page 27 of 56 AD8331/AD8332/AD8334 VGA噪声 共模偏置 典型应用中，VGA将宽动态范围输入信号调整至ADC输入 范围内。LNA的折合到输入端噪声限制了最小可分辨输入 信号；而折合到输出端噪声(主要取决于VGA)限制了任何 一个特定增益控制电压下可处理的最大瞬时动态范围。此 限值根据ADC的量化噪底设置。 连接到中间电源电压的内部偏置网络建立VGA和后置放大 器的共模电压。外部旁路的缓冲器维持该电压。旁路电容 形成一个重要的交流接地连接，因为VCM网络在内部完成 若干重要的连接，包括VGA差分输入衰减器的中央抽头、 VGA固定增益放大器的反馈网络、两种增益设置下后置放 大器的反馈网络。为获得最佳结果，应将一个1 nF电容和一 个0.1 μF电容并联，并使1 nF电容尽可能靠近VCM引脚。每 个通道具有单独的VCM引脚。为了直流耦合到3 V ADC， 应通过偏置VCM引脚将输出共模电压调整到1.5 V。 短路输入条件下，折合到输出端和输入端的噪声与VGAIN 成的关系如图25和图27所示。输入噪声电压等于输出噪声 除以控制范围内每一点的测量增益。 在大部分增益范围内，折合到输出端的噪声是平坦的，因 为其中主要是VGA的折合到输出端的固定噪声。在LO增益模 式下，值为48 nV/√Hz；在HI增益模式下，值为178 nV/√Hz。 在增益控制范围的高端部分，主要是LNA的噪声和信号源 的噪声。在最大增益控制电压附近，折合到输入端噪声达 到最低值，而VGA的折合到输入端的噪声贡献非常小。 后置放大器 最后一级具有3.5 dB (×1.5)或15.5 dB (×6)的可选增益，由 HILO逻辑引脚设置。图79是简化功能框图。 + Gm2 VOH 较低增益时，折合到输入端的噪声(因而噪声系数)随着增 益的下降而增加。但是，系统的瞬时动态范围不会有损 失，因为输入容量会随之增加。ADC噪底的贡献具有同样 的相关性。重要的是，VGA输出噪底的幅度是相对于ADC 的噪底的幅度而言的。 Gm1 F2 F1 VCM 上面的噪声性能讨论适用于差分VGA输出信号。在单端和 差分应用中，LNA噪声性能相同，但VGA性能则不然。在 单端应用中，VGA的噪声高得多，因为其偏置噪声的贡献 在差分信号中会被抵消。需要低噪声时，单端应用可以使 用变压器。 增益控制噪声在极低噪声应用中值得注意。增益控制接口 的热噪声可以调制通道增益。由此产生的噪声与输出信号 电平成正比，通常只有出现大信号时才很明显。其影响只 能在噪底低得多的LO增益模式下观察到。增益接口包括片 上噪声滤波器，该滤波器能显著降低5 MHz以上频率噪声的 影响。 应注意尽量减少GAIN输入端的噪声冲击。外部RC 滤波器可用于去除VGAIN源噪声。滤波器带宽应足以满足所 需的控制带宽。 VOL – Gm1 03199-079 Gm2 由于折合到输出端的噪声电平非常低，这些器件非常适合 驱动低压ADC。每降低2位分辨率，转换器噪底降低12 dB； 随着输入满量程电压的降低和采样速率的提高，转换器噪 底也会降低。ADC量化噪声在“应用信息”部分中讨论。 图79. 后置放大器功能框图 这两个增益设置由不同的反馈衰减器实现。这些设置与适当 比例的输入级一同选择，以便保持两种增益模式之间的恒定 3 dB带宽(~150 MHz)。HI增益模式下的压摆率为1200 V/μs， LO增益模式下为300 V/μs。为调整各通道的绝对增益，HI和 LO增益模式的反馈网络经过工厂调整。 噪声 后置放大器的拓扑结构提供恒定的折合到输入端噪声、两 种增益设置和可变的折合到输出端噪声。HI增益模式下的 折合到输出端噪声(随着增益)提高4倍。在较高噪底下驱动 转换器时，建议使用这种设置。额外的增益会相应地提升 输出信号电平和噪底。在较低输入噪底下驱动电路时，LO 增益模式优化输出动态范围。 虽然ADC的量化噪底取决于多种因素，但48 nV/√Hz和 178 nV/√Hz水平适合大多数12位和10位转换器的平均要求。其 它技术(如“应用信息”部分所述)可以进一步降低噪底，使 其适用于14位ADC。 Rev. G | Page 28 of 56 AD8331/AD8332/AD8334 输出箝位 5.0 以2.5 V共模电压工作时，内部限制使输出以4.5 V p-p的差分 电平为限。后置放大器通过RCLMP与地之间的电阻实现可选 的输出箝位。表8提供了一个推荐电阻值列表。 4.5 3.5 3.5kΩ 3.0 2.5 R CLMP = 1.86kΩ 2.0 3.5kΩ 1.5 8.8kΩ 1.0 在LO或HI模式下，箝位电平的精度约为±5%。图80显示了 若干RCLMP值对应的输出特性。 R CLMP = ∞ 8.8kΩ 0.5 0 –3 R CLMP = ∞ –2 03199-080 V OH , VOL (V) 需要时，输出箝位可用于ADC输入过载保护；或者以较低 共模电平(如1.5 V)工作时，用于防止后置放大器过载。用户 应明白，当输出电平接近箝位电平时，失真产物会提高， 用户应相应地调整箝位电阻。更多信息见“应用信息”部分。 4.0 –1 0 V INH (V) 图80. 输出箝位特性 Rev. G | Page 29 of 56 1 2 3 AD8331/AD8332/AD8334 应用信息 C LMD 0.1µF LMD引脚(连接到偏置电路)必须旁路到地，信号提供给 INH引脚，利用2.2 nF到0.1 μF电容进行容性耦合(见图81)。 1 LNA的未端接输入阻抗为6 kΩ。用户可以合成50 Ω到6 kΩ的 任何LNA输入电阻。RIZ根据公式6计算，或从表7中选择。 +5V 3 33 kΩ × (RIN ) 6 kΩ – (RIN ) (6) RIZ(最接近的STD 1%值，Ω) 280 412 562 1.13 k 3.01 k ∞ 5 6 7 表7. 针对共源阻抗的LNA外部器件值 RIN (Ω) 50 75 100 200 500 6k 4 CSH (pF) 22 12 8 1.2 无 无 0.1µF 1nF 9 V GAIN 1nF 10 11 0.1µF 1nF 12 13 使用有源输入端接时，需要通过一个去耦电容(CIS)隔离 LNA的输入和输出偏置电压。 14 INH2 INH1 VPS2 VPS1 LON2 LON1 LOP2 LOP1 COM2 COM1 VIP2 VIP1 VIN2 VIN1 VCM2 VCM1 GAIN HILO RCLMP ENB VOH2 VOH1 VOL2 COMM VOL1 VPSV 28 0.1µF C SH * 27 5V C IZ* 26 R IZ* 1nF 25 0.1µF LNA OUT 24 23 22 0.1µF 21 20 19 5V 1nF 18 0.1µF 5V 17 * 16 * VGA OUT VGA OUT 15 5V 1nF *SEE TEXT 在较高频率时，有源端接匹配由于LNA的增益滚降而丧 失，分流输入电容CSH可降低增益峰化。当RIN提高到500 Ω时， CSH的值减小，此时不需要电容。50 Ω ≤ RIN ≤ 200 Ω时，建 议CSH值如表7所示。 0.1µF 图81. 典型通道的基本连接(所示器件为AD8332) R IZ LN A DECOUPLING RESISTOR VIP 5Ω 如果不可避免地要使用长走线连接到引脚INH，或者两路 LNA输出均驱动外部电路，则可以将一个小铁氧体磁珠 (FB)与引脚INH串联，使电路保持稳定，这对噪声的影响 可忽略不计。所示的磁珠为75 Ω(100 MHz时，Murata BLM21 或同等元件)。其它值也可能有用。 图82是LNA输出的互连详图。LNA输出与VGA输入之间需 要容性耦合，因为其直流电平存在差异，并且需要消除 LNA的失调。建议使用0.1 μF的电容值。由于存在5 Ω输出 电阻，LNA输出与VGA输入之间的增益损失为0.4 dB。LOP 和LON输出的额外负载会影响LNA增益。 8 LMD1 TO EXT CIRCUIT 50Ω LON 3.25V LNA C SH 3.25V 100Ω VCM 2.5V 2.5V 5Ω LOP 50Ω 100Ω VIN LNA DECOUPLING RESISTOR TO EXT CIRCUIT 03199-082 RIZ = 2 LMD2 LNA SOURCE FB 03199-081 LNA—外部器件 图82. LNA和VGA的互连 两路LNA输出均可用于驱动外部电路。需要单端LNA输出 时，应使用LOP。用户应注意LNA输出的杂散电容负载， 特别是LON。LNA可以驱动100 Ω和10 pF的并联组合。如果 将一路LNA输出连接到远端PCB，它最多可以支持100 pF的 电容和49.9 Ω串联电阻(或75 Ω/100 MHz铁氧体磁珠)。 Rev. G | Page 30 of 56 AD8331/AD8332/AD8334 增益输入 可选输出电压限制 GAIN引脚由AD8332的两个通道共用。输入阻抗标称值为 10 MΩ，建议使用100 pF到1 nF的旁路电容。 使用无输入过驱保护功能的负载时，RCLMP引脚为用户提 供了限制输出电压摆幅的途径。峰峰值限制电压由一个接 地电阻调整，表8列出了多种电压和对应的电阻值。不连 接时，默认限值为4.5 V p-p。 VCM输入 引脚VCM、VOL和VOH的默认共模电压为2.5 VDC。对于输 出交流耦合应用，VCM引脚不端接；但是，它仍然必须在 附近旁路，使内部电路实现交流接地。VGA输出可以直流连 接到差分负载，如ADC。将所需电压施加于引脚VCM，可 以在引脚VOH和VOL上实现1.5 V到3.5 V的共模输出电压。 在单独的PCB上驱动负载时，不建议使用直流耦合操作。 VCM引脚上的电压由内部缓冲器提供，其输出阻抗为30 Ω， 默认输出电流为±2 mA(见图83)。如果从外部源驱动VCM引 脚，其输出阻抗应远小于30 Ω，电流驱动能力应远大于2 mA。 如果多个器件的VCM引脚并联，外部缓冲器应能承受其输 出电流总和。使用2.5 V以外的共模电压时，需要一个限压 电阻RCLMP来防止过载。 –20 V GAIN = 0.75V –30 –40 30Ω VCM –50 HILO = LO –60 HILO = HI –70 –80 1.5 INTERNAL CIRCUITRY 2.0 2.5 3.0 3.5 4.0 4.5 5.0 CLAMP LIMIT LEVEL (V p-p) R O << 30Ω 100pF AC GROUNDING FOR INTERNAL CIRCUITRY 图84. 2 V p-p差分输入下HD3与箝位电平的关系 NEW V CM 表8. 箝位电阻值 0.1µF 03199-083 2mA MAX 注意，当波形幅度接近削波时，三次谐波失真会提高。为 将失真降低最低，设置的箝位电平应高于转换器输入范 围。1 V p-p线性输出范围建议使用1.5 V p-p的箝位电平， 2 V p-p范围建议使用2.7 V p-p的箝位电平，0.5 V p-p范围建 议使用1 V p-p的箝位电平。最佳设置应通过实验确定。图84 显示了2 V p-p输出信号的三次谐波失真与限制电平的关系。 在HI增益模式下，可能需要更宽的限制电平。 03199-084 如果LO增益模式下的增益控制噪声是一个因素，为了确保噪 声性能满意，GAIN引脚的噪声应≤15 nV/√Hz。低于15 nV/√Hz 时，GAIN引脚以内部噪声为主。在HI增益模式下，增益 控制噪声可忽略不计。 HD3 (dBc) 并联器件可以通过公共电压源或DAC驱动。去耦应使用总 分布电容，并考虑驱动波形的任何带宽因素。 图83. VCM接口 逻辑输入—ENB、MODE和HILO 所有使能引脚的输入阻抗标称值为25 kΩ，可以上拉到5 V(建议 使用一个上拉电阻)或由任何3 V/5 V逻辑系列驱动。使能引 脚ENB可关断VGA；拉低时，VGA输出电压接近地。一个公 共源可以驱动多个器件。关于使能引脚控制的电路功能， 参见表3、表4、表5和表6。 引脚HILO兼容3 V或5 V CMOS逻辑系列。它或者连接到地， 或者上拉至5 V，取决于所需的增益范围和输出噪声。 箝位电平(V p-p) 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.4 箝位电阻值(kΩ) HILO = LO HILO = HI 1.21 2.74 2.21 4.75 4.02 7.5 6.49 11 9.53 16.9 14.7 26.7 23.2 49.9 39.2 100 73.2 输出去耦 驱动大于约10 pF的容性负载或另一电路板上的长电路连接 时，由电阻和/或铁氧体磁珠构成的输出网络可用来确保稳 定性。这些元件可以集成到一个奈奎斯特滤波器中，如图81 所示的滤波器。图81中，电阻值为84.5 Ω。例如，该系列的 所有评估板都包括100 Ω电阻和一个120 nH并联磁珠。对于 负载在附近或增益低于40 dB的应用，可以使用更低的电阻 值。这些元件的确切值可凭经验选择。 Rev. G | Page 31 of 56 AD8331/AD8332/AD8334 抗混叠噪声滤波器常常结合ADC一次使用。滤波器要求取 决于应用。 当ADC位于另一个电路板时，大部分滤波器元件应放在附 近，以便抑制板间的噪声拾取，并减轻ADC输入的电荷反 冲。任何超出输出稳定性要求的串联电阻应放在ADC板 上。图85所示为一个二阶低通滤波器，带宽为20 MHz。电 容结合ADC的10 pF输入电容进行选择。 84.5Ω 0.1µF 0.1µF 1.5µH 158Ω 1.5µH 158Ω 18pF ADC 图85. 20 MHz二阶低通滤波器 VGA的两级均易受过载影响。后置放大器限幅更常见，可 产生图49所示的干净限幅输出特性。所有情况下的恢复均 非常快。图87总结了各种导致不同类型过载的输入信号和 过载的组合。 POSTAMP OVERLOAD 43.5 X-AMP OVERLOAD 15mV POSTAMP OVERLOAD 25mV 56.5 X-AMP OVERLOAD 4mV 25mV ADC驱动 41dB 187Ω 2:1 VOL 374Ω LPF 187Ω 0. 1 0. 275 1 10m L NA O V E R L O A D G A IN ( d B ) 7.5 1m 0.1 0.275 1 INPUT AMPLITUDE (V) INPUT AMPLITUDE (V) 图87. 过载增益和信号条件 “输出箝位”部分提到的箝位接口控制后置放大器的最大输 出摆幅及其过载响应。不使用箝位特性时，输出电平默认 值约为4.5 V p-p差分，以2.5 V共模电压为中心。当通过VCM 引脚设置其它共模电平时，所选的RCLMP值应能很好地处 理过载。对于1.5 V或3.5 V共模电平，建议使用8.3 kΩ或更小 的值(HI增益模式下7.2 kΩ)。这样，输出摆幅仅略高于2 V p-p 差分。 可选输入过载保护 ADC AD6644 03199-086 VOH 2V p-p DIFF, 24nV/ Hz 10m 24.5dB HI GAIN MODE 在对LNA输入施加高瞬变的应用中，使用箝位二极管是有 利的。一对背靠背肖特基二极管可将这些瞬变降至可管理 的水平。图88显示了这种二极管保护方案的连接方式。 图86. 调整14位ADC的噪底 过载 这些器件可以很好地响应过载其输入级的大信号，以及过 载VGA(当增益设置得异常高时)的普通信号。当增益设置 或输入幅度降低时，各级均支持干净限幅过载波形和快速 恢复。 OPTIONAL SCHOTTKY OVERLOAD CLAMP FB COMM 20 0.1µF R SH 3 C SH 2 C IZ R IZ INH 1 BAS40-04 图88. 输入过载箝位 Rev. G | Page 32 of 56 19 3 VPSL 4 LON 2 ENBL 03199-088 4V p-p DIFF, 48nV/ Hz –4.5 1m 24.5dB LO GAIN MODE L NA O V E R L O A D 两种增益模式的相对噪声和失真性能比较参见图25和图31 至图41。LO增益的48 nV/√Hz噪底适合采样速率或分辨率较 高(如12位)的转换器。两种增益模式均可支持高达4 V p-p的 ADC满量程电压。输出电压高达4 V p-p时，失真性能仍然 很好(参见图36)，因此可以在输出端使用阻性衰减器(或变 压器)，以进一步降低折合到输出端的噪声。图86中的电路 具有2 V p-p的输出满量程范围、−10.5 dB至+37.5 dB的增益 范围和24 nV/√Hz的输出噪底，适合某些14位ADC应用。 29dB G A IN ( d B ) 输出驱动支持多种多样的ADC。VGA的噪底要求取决于多 种应用因素，包括位分辨率、采用速率、满量程电压和噪 声/抗混叠滤波器的带宽。输出噪底和增益范围可通过选择 HI或LO增益模式来调整。 03199-087 84.5Ω 03199-085 OPTIONAL BACKPLANE LNA输入端大于±275 mV的信号会在输入VGA之前削波至 5 V p-p差分。图48显示了器件对1 V p-p突发输入的响应。 对称过载波形对于CW多普勒超声等应用很重要，这种应 用中，过载期间的LNA输出频谱至关重要。输入级还能支 持高达±2.5 V的信号，而不会触发慢速建立的ESD输入保护二 极管。 AD8331/AD8332/AD8334 ADG736 选择过载保护时，重要参数包括正向和反向电压以及trr(或 τrr)。图88所示的Infineon BAS40-04的τrr为100 ps，1 mA时的 VF为310 mV。这些规格的其它值可以在供应商产品目录中 找到。 1.13kΩ SELECT R IZ 280Ω 布局布线、接地和旁路 LON 18nF 建议使用带电源层和接地层的多层板，信号层中的空白区 域填充以接地层。务必连接电源和接地引脚以提供可靠的 电源分配。用表贴电容为电源引脚去耦，该电容应尽可能 靠近各引脚，使连接到地的阻抗路径最短。用铁氧体磁珠 从VGA电源为LNA电源引脚去耦。铁氧体磁珠与电容一起 消除不需要的高频成分，而不会降低裕量。对每10到20个 芯片，应使用值较大的电容来消除残余低频噪声。为使压 降最小，VGA阵列应使用5 V稳压器。 200Ω INH LNA LMD 50Ω 0.1µF 5Ω LOP 03199-090 由于其出色的高频特性，这些器件对PCB环境很敏感。要 实现期望的性能，必须注意细节，这些细节对良好的高速 电路板设计至关重要。 5Ω AD8332 图89. 支持多个源 禁用LNA 在可以接触到的情况下，将LNA使能引脚连接到地会关断 LNA，导致电流降低大约一半。这种模式下，LNA输入和 输出引脚可以断开连接。然而，为使电路停止工作，所有 电源引脚都必须连接到电源。图90以AD8331为例说明如何 连接。 多个关键LNA区域需要特别注意。LON和LOP输出走线在 连接到与引脚VIN和VIP相连的耦合电容之前必须尽可能 短。RIZ也必须置于LON引脚附近。电阻必须尽可能靠近 VGA输出引脚VOL和VOH放置，以便减轻相连走线的负载 效应。元件值在“输出去耦”部分讨论。 信号走线必须短而直接，避免寄生效应。有互补信号存在 的地方，应采用对称布局以保持波形平衡。布设长距离差 分信号线时，PCB走线应保持相邻。 NC 1 COMM LMD 20 AD8331 NC +5V 2 3 NC 4 INH ENBL VPSL ENBV LON COMM LOP VOL 19 18 +5V 17 多路输入匹配 多个阻抗不同的源可以实现匹配，如图89所示。可以使用 继电器和低电源电压模拟开关来选择不同的源及其相关的 反馈电阻。本例使用双通道SPDT开关ADG736，但还有其 它开关可供使用。关于开关和多路复用器，请参阅ADI公 司选型指南。 NC 5 16 VOUT 6 0.1µF VIN 0.1µF MODE 7 8 9 COML VOH VIP VPOS VIN HILO MODE RCLMP 15 14 13 +5V HILO 12 R CLMP 10 GAIN VCM 11 VCM 03199-089 GAIN 图90. 禁用LNA Rev. G | Page 33 of 56 AD8331/AD8332/AD8334 超声TGC应用 高密度四通道布局 AD8332完全满足医疗和工业超声应用的要求。这种应用中， TGC放大器是一个关键子系统，因为它提供反射超声能量 的回波定位途径。 AD8334是电路板空间有限的应用的理想解决方案。图94显 示四个通道接入接出这一非常紧凑的四通道VGA。注意， 任何信号路径都不相交，所有四个通道均隔开以消除串扰。 图91至图93是双通道全差分系统的原理图，采用AD8332和 12位高速ADC AD9238，转换速度高达65 MSPS。 本例中，所有元件均为0402尺寸；但是，同样的布局也是 可行的，代价是板面积略有增加。草图还假设，印刷电路 板的两侧均可用于放置元件，电源去耦电路位于电路板的 布线侧。 Rev. G | Page 34 of 56 AD8331/AD8332/AD8334 图91. TGC原理图，VGA部分使用AD8332和AD9238 Rev. G | Page 35 of 56 AD8331/AD8332/AD8334 图92. 转换器原理图，TGC使用AD8332和AD9238 Rev. G | Page 36 of 56 AD8331/AD8332/AD8334 图93. 接口原理图，TGC使用AD8332和AD9238 Rev. G | Page 37 of 56 AD8331/AD8332/AD8334 CH2 LNA INPUT CH3 LNA INPUT CH1 LNA INPUT CH4 LNA INPUT 61 57 56 55 54 53 52 51 50 49 VCM2 58 NC COM34 VOH4 VOL4 VPS34 VOL3 VOH3 COM34 NC MODE COM12 VOH2 VOL2 VPS12 VOL1 VOH1 COM12 VCM1 32 VCM3 31 EN34 30 VCM4 29 EN12 59 28 HILO 60 27 CLMP12 CLMP34 62 NC 63 INH4 64 26 GAIN34 INH2 LMD4 1 2 LMD2 25 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 NC = NO CONNECT CH1 DIFFERENTIAL OUTPUT CH2 DIFFERENTIAL OUTPUT CH3 DIFFERENTIAL OUTPUT CH4 DIFFERENTIAL OUTPUT 图94. 用于AD8334的紧凑信号路径和电路板布局 NC LON2 LOP2 24 03199-094 3 4 5 AD8334 GAIN12 POWER SUPPLY DECOUPLING LOCATED ON WIRING SIDE 23 Rev. G | Page 38 of 56 6 22 VPS1 VPS4 VIP2 NC 21 VIN1 VIN4 7 LMD1 20 VIP1 VIP4 VIN2 INH1 19 LOP1 LOP4 VPS2 VPS3 VIN3 VIP3 LOP3 LON3 NC LMD3 INH3 18 LON1 LON4 8 9 10 11 12 13 14 15 16 17 COM1 COM4 COM2 COM3 AD8331/AD8332/AD8334 AD8331评估板 概述 AD8331评估板是一个用于测试和评估可变增益放大器(VGA) AD8331的平台。该评估板配置齐全并经过测试，用户只需 连接输入信号、VGAIN源和5 V电源。AD8331-EVALZ为符 合RoHS标准的无铅产品。图95为评估板的照片。 用户提供的可选器件 表9. 针对共源阻抗的LNA外部器件值 RIN (Ω) 50 75 100 200 500 6k RFB(Ω，最接近的1%值) 274 412 562 1.13 k 3.01 k ∞ CSH (pF) 22 12 8 1.2 无 无 该评估板针对0603尺寸的表贴元件进行设计。需要时，可 以在位置D3安装背靠背二极管。 要将LNA作为独立放大器进行评估，应安装可选的SMA连 接器LON、LOP和电容C1、C2，典型值为0.1 μF或更小。在 R4和R8处安装0 Ω电阻，除非有大于10 pF的容性负载连接 到SMA连接器LON和LOP(如同轴电缆)。后一种情况下， R4和R8处必须安装小值电阻(68 Ω至100 Ω)，以确保放大器 稳定。 若需要输出箝位功能，可在RCLMP处安装一个电阻。具体 数值参见表8。 03199-115 如图96中的原理图所示，评估板为可选器件预留了位置。 黑色器件适用于典型操作，灰色器件由用户酌情安装。 发货时，AD8331-EVALZ的LNA输入阻抗配置为50 Ω，以便 支持大部分信号发生器和网络分析仪。通过更改RFB和 CSH的值，可以实现最高6 kΩ的阻抗。有关此电路特性的详 情参见“工作原理”部分。输入阻抗及对应元件的典型值参 见表9。 图95. AD8331-EVALZ照片 测量设置 用于测量带宽的基本电路板连接如图97所示。需要一个5 V、 最低100 mA的电源和一个低噪声基准电压源。表10列出了 跳线，图97显示了其功能和位置。 首选的信号检测方法是将差分探头连接到VO，如图97所 示。单端负载可以利用板边缘SMA连接器VOH连接。以这 种方式使用评估板时，务必考虑25.8 dB衰减。连接到ADC 时，270 Ω串联电阻可以替换为0 Ω或其它适当的值。 表10. 跳线功能 开关 LNA_EN VGA_EN W5, W6 GN_SLOPE GN_HI_LO 功能 在顶部位置时，使能LNA 在顶部位置时，使能VGA 将AD8331输出连接到SMA连接器 左 = 增益随VGAIN提高而提高 右 = 增益随VGAIN提高而降低 左 = 高增益 右 = 低增益 电路板布局 评估板电路采用4个导线层。中间两层接地，所有互连电 路位于外层。图99至图102显示了铜结构。 Rev. G | Page 39 of 56 AD8331/AD8332/AD8334 AD8331评估板原理图 图96. AD8331评估板原理图 Rev. G | Page 40 of 56 AD8331/AD8332/AD8334 4395A ANALYZER GN D 1103 TEKPROBE POWER SUPPLY E3631A POWER SUPPLY +5V GND INSERT JUMPERS W5 AND W6 TO USE OUTPUT TRANSFORMER AND VOH SMA 图97. AD8331典型电路板测试连接 Rev. G | Page 41 of 56 03199-117 DIFFERENTIAL PROBE TO VO PINS DP8200 PRECISION VOLTAGE REFERENCE (FOR VGAIN) AD8331/AD8332/AD8334 03199-118 03199-201 AD8331评估板PCB各层 图98. AD8331-EVALZ装配图 03199-202 03199-199 图101. 内层接地 图99. 原边铜结构 03199-200 03199-119 图102. 电源层 图103. 顶层丝印网图 图100. 副边铜结构 Rev. G | Page 42 of 56 AD8331/AD8332/AD8334 AD8332评估板 概述 AD8332-EVALZ是一个用于测试和评估可变增益放大器 (VGA) AD8332的平台。该评估板已配置就绪并经过测试， 用户只需将信号和VGAIN源连接到一个5 V电源。图104是评 估板器件侧的照片，图105是原理图。AD8332-EVALZ为符 合RoHS标准的无铅产品。 表11. 针对共源阻抗的LNA外部器件值 RIN (Ω) 50 75 100 200 500 6k RFB1、RFB2(Ω，Std 1%值) 274 412 562 1.13 k 3.01 k ∞ CSH1, CSH2 (pF) 22 12 8 1.2 无 无 SMA连接器S2、S3、S6和S7用于接入LNA输出或VGA输入。 如果单独使用LNA，C5、C9、C23和C24位置可以安装0.1 μF 去耦电容。如果LNA输出端的负载电容大于约10 pF，可能 需要68 Ω至100 Ω的电阻。 若需要输出箝位功能，可在RCLMP处安装一个电阻。通过 安装表8所列的一个标准1%电阻，可以调整峰峰值箝位 电平。 观察VGA输出端波形的首选方法是将高频差分探头连接到 2引脚接头VOx。典型设置见图106。单端负载可以利用板 边缘SMA连接器直接连接。注意，AD8332输出放大器利 用237 Ω电阻缓冲，因此，若将低阻抗连接到输出SMA，务 必补偿衰减。 03199-131 测量设置 图104. AD8332-EVALZ照片 用于测量带宽的基本电路板连接如图106所示。需要一个5 V、 最低100 mA的电源，VGAIN需要一个低噪声基准电压源。 电路板布局 用户提供的可选器件 该评估板利用图105中显示的黑色器件构建并测试。已为 可选元件(灰色)预留了位置，用户可以酌情安装以进行测 试。默认LNA输入阻抗为50 Ω，以便匹配各种信号发生器和 网络分析仪。通过更改RFBx和CSHx的值，可以实现最高 6 kΩ的阻抗。作为参考，表11列出了常用输入阻抗值及对应 的调整。该评估板针对0603尺寸的表贴元件进行设计。 评估板电路采用4个导线层。中间两层是电源层和接地层，所 有互连电路位于外层。图108至图111显示了铜结构。 Rev. G | Page 43 of 56 AD8331/AD8332/AD8334 评估板原理图 图105. AD8332评估板原理图 Rev. G | Page 44 of 56 AD8331/AD8332/AD8334 NETWORK ANALYZER 1103 TEKPROBE POWER SUPPLY VGAIN SUPPLY 03199-120 DIFFERENTIAL PROBE 图106. AD8332典型电路板测试连接 Rev. G | Page 45 of 56 AD8331/AD8332/AD8334 03199-121 03199-101 AD8332评估板PCB各层 图107. AD8332-EVALZ装配图 03199-102 03199-099 图110. 接地层 图108. 原边铜结构 03199-103 03199-100 图111. 电源层 图109. 副边铜结构 图112. 器件侧丝网图 Rev. G | Page 46 of 56 AD8331/AD8332/AD8334 AD8334评估板 概述 03199-122 AD8334-EVALZ是一个用于测试和评估可变增益放大器 (VGA) AD8334的平台。该评估板已配置就绪并经过测试， 用户只需连接信号、VGAIN源和一个5 V电源。图113为评估 板的照片。AD8334-EVALZ为符合RoHS标准的无铅产品。 图113. AD8334-EVALZ俯视图 Rev. G | Page 47 of 56 AD8331/AD8332/AD8334 配置输入阻抗 观察信号 该评估板利用图115中显示的黑色器件构建并测试。已为 可选元件(灰色)预留了位置，用户可以酌情安装。发货时， 低噪声放大器(LNA)的输入阻抗配置为50 Ω，以便匹配大部 分信号发生器和网络分析仪的输出阻抗。通过更改反馈电 阻RFB1、RFB2、RFB3、RFB4和分流电容C6、C8、C10、 C12的值，可以实现最高6 kΩ的输入阻抗。作为参考，表12 列出了一些典型输入阻抗值对应的标准1%电阻值。当然， 如果用户已确定源阻抗落在这些值之间，则可以相应地计 算反馈电阻值。注意，该评估板设计支持0603尺寸的表贴 元件。 首选信号检测器是高阻抗差分探头，如Tektronix P6247 1 GHz 差分探头，连接到2引脚接头(VO1、VO2、VO3或VO4)， 如图116所示。这种探头的低电容对任何检测方法检测的 器件性能的影响极小。该探头还可用于监视IN1、IN2、 IN3或IN4的输入信号。它可用于探测其它电路节点，但应 注意，200 kΩ输入阻抗可能影响某些电路。 提供了差分转单端变压器用于单端输出连接。注意，针对 50 Ω负载连接到连接器的情况，提供了串联电阻来防止输出 意外过载。当然，这些电阻的作用是限制带宽。如果连接 到SMA的负载大于500 Ω，则237 Ω串联电阻RX1、RX2、 RX3、RX4、RX5、RX6、RX7和RX8可以替换为0 Ω值。 表12. 针对共源阻抗的LNA外部器件值 RIN (Ω) 50 75 100 200 500 6k RFB1, RFB2, RFB3, RFB4 (Ω, ±1%) 274 412 562 1.13 k 3.01 k 无电阻 C6, C8, C10, C12 (pF) 22 12 8 1.2 无电容 无电容 从外部源驱动VGA或利用LNA驱动外部负载 如果用户希望直接从外部源VGA或者评估LNA输出，可以 安装相应的元件。如果LNA用于驱动板外负载或电缆，建 议使用小值串联电阻(47 Ω至100 Ω)对LNA去耦。这些电阻 可以安装在R10、R11、R14、R15、R18、R19、R22和R23 位置。 03199-123 评估板为表贴SMA连接器预留了位置，以便从任一方向进 行驱动。如果不使用LNA，建议小心移除电容C16、C17、 C21、C22、C26、C27、C31和C32，以免驱动LNA的输出。 图114. AD8334-EVALZ装配图 使用箝位电路 评估板上用于箝位电路工作的地方没有预装电阻。注意， 每对通道共用一个箝位电阻。如果需要输出箝位功能，应 在R49和R50处安装电阻。峰峰值箝位电平视应用而定。 测量设置 用于测量带宽的基本电路板连接如图116所示。需要一个5 V、 最低200 mA的电源，VGAIN需要一个低噪声基准电压源。 电路板布局 评估板电路采用4个导线层。中间两层接地，所有互连电 路位于外层。图117至图120显示了铜结构。 Rev. G | Page 48 of 56 AD8331/AD8332/AD8334 评估板原理图 03199-124 NOTES 1 COMPONENTS IN GRAY ARE OPTIONAL USER SUPPLIED. 2 NC = NO CONNECT. 图115. AD8334-EVALZ原理图 Rev. G | Page 49 of 56 AD8331/AD8332/AD8334 PROBE POWER SUPPLY PRECISION VOLTAGE REFERENCE (FOR VGAIN) GAIN CONTROL VOLTAGE GND NETWORK ANALYZER +5V DIFFERENTIAL PROBE POWER SUPPLY SIGNAL INPUT 03199-125 GND 图116. AD8334典型电路板测试连接(仅显示一个通道) Rev. G | Page 50 of 56 AD8331/AD8332/AD8334 03199-126 03199-128 AD8334评估板PCB各层 图119. AD8334-EVALZ中间层1铜结构 图118. AD8334-EVALZ副边铜结构 03199-129 03199-127 图117. AD8334-EVALZ原边铜结构 图120. AD8334-EVALZ中间层2铜结构 Rev. G | Page 51 of 56 AD8331/AD8332/AD8334 图121. AD8334-EVALZ器件侧丝网图 Rev. G | Page 52 of 56 AD8331/AD8332/AD8334 外形尺寸 9.80 9.70 9.60 28 15 4.50 4.40 4.30 1 6.40 BSC 14 PIN 1 0.65 BSC 0.15 0.05 C OPLANARIT Y 0.10 1.20 MAX 0.30 0.19 SEATING PLANE 8° 0° 0.20 0.09 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AE 图122. 28引脚超薄紧缩小型封装(TSSOP) (RU-28) 尺寸单位：mm 0.345 (8.76) 0.341 (8.66) 0.337 (8.55) 20 11 1 10 0.244 (6.20) 0.236 (5.99) 0.228 (5.79) 0.010 (0.25) 0.006 (0.15) 0.069 (1.75) 0.053 (1.35) 0.065 (1.65) 0.049 (1.25) 0.025 (0.64) BSC 0.012 (0.30) 0.008 (0.20) SEATING PLANE 8° 0° 0.050 (1.27) 0.016 (0.41) 0.020 (0.51) 0.010 (0.25) 0.041 (1.04) REF COMPLIANT TO JEDEC STANDARDS MO-137-AD CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETERS DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. 图123. 20引脚紧缩小型封装(QSOP) (RQ-20) 尺寸单位：inch 和(mm) Rev. G | Page 53 of 56 081908-A 0.010 (0.25) 0.004 (0.10) COPLANARITY 0.004 (0.10) 0.158 (4.01) 0.154 (3.91) 0.150 (3.81) AD8331/AD8332/AD8334 0.60 MAX 5.00 BSC SQ 0.60 MAX PIN 1 INDICATOR PIN 1 INDIC ATOR 0.50 BSC 4.75 BSC SQ 17 16 9 3.50 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM 0.30 0.23 0.18 8 0.25 MIN 0.80 MAX 0.65 TYP SEATING PLANE 3.25 3.10 SQ 2.95 EXPOSED PAD (BOTTOM VIEW) 0.50 0.40 0.30 12° MAX 1 COPLANARITY 0.08 0.20 REF 011708-A TOP VIEW 1.00 0.85 0.80 32 25 24 COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 图124. 32引脚LFCSP_VQ封装， 5 mm x 5 mm超薄体(CP-32-2)， 尺寸单位：mm 9.00 BSC SQ 0.60 MAX 8.75 BSC SQ 33 32 17 16 7.50 REF 0.80 MAX 0.65 TYP 0.05 MAX 0.02 NOM 0.50 BSC PIN 1 INDICATOR *4.85 4.70 SQ 4.55 EXPOSED PAD (BOTTOM VIEW) 0.50 0.40 0.30 SEATING PLANE 1 0.20 REF *COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 EXCEPT FOR EXPOSED PAD DIMENSION 图125. 64引脚LFCSP_VQ封装， 9 mm x 9 mm超薄体(CP-64-1)， 尺寸单位：mm Rev. G | Page 54 of 56 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 082908-B TOP VIEW 12° MAX 64 49 48 PIN 1 INDICATOR 1.00 0.85 0.80 0.30 0.25 0.18 0.60 MAX AD8331/AD8332/AD8334 订购指南 型号1 AD8331ARQ AD8331ARQ-REEL AD8331ARQ-REEL7 AD8331ARQZ AD8331ARQZ-RL AD8331ARQZ-R7 AD8331-EVALZ AD8332ACP-R2 AD8332ACP-REEL AD8332ACP-REEL7 AD8332ACPZ-R2 AD8332ACPZ-R7 AD8332ACPZ-RL AD8332ARU AD8332ARU-REEL AD8332ARU-REEL7 AD8332ARUZ AD8332ARUZ-R7 AD8332ARUZ-RL AD8332-EVALZ AD8334ACPZ AD8334ACPZ-REEL AD8334ACPZ-REEL7 AD8334-EVALZ 1 温度范围 –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C 封装描述 20引脚紧缩小型封装(QSOP) 20引脚紧缩小型封装(QSOP) 20引脚紧缩小型封装(QSOP) 20引脚紧缩小型封装(QSOP) 20引脚紧缩小型封装(QSOP) 20引脚紧缩小型封装(QSOP) 集成AD8331ARQ的评估板 32引脚引脚架构芯片级封装(LFCSP_VQ) 32引脚引脚架构芯片级封装(LFCSP_VQ) 32引脚引脚架构芯片级封装(LFCSP_VQ) 32引脚引脚架构芯片级封装(LFCSP_VQ) 32引脚引脚架构芯片级封装(LFCSP_VQ) 32引脚引脚架构芯片级封装(LFCSP_VQ) 28引脚超薄紧缩小型封装(TSSOP) 28引脚超薄紧缩小型封装(TSSOP) 28引脚超薄紧缩小型封装(TSSOP) 28引脚超薄紧缩小型封装(TSSOP) 28引脚超薄紧缩小型封装(TSSOP) 28引脚超薄紧缩小型封装(TSSOP) 集成AD8332ARU的评估板 64引脚引脚架构芯片级封装(LFCSP_VQ) 64引脚引脚架构芯片级封装(LFCSP_VQ) 64引脚引脚架构芯片级封装(LFCSP_VQ) 集成AD8334ACP的评估板 Z = 符合RoHS标准的器件。 Rev. G | Page 55 of 56 封装选项 RQ-20 RQ-20 RQ-20 RQ-20 RQ-20 RQ-20 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 RU-28 RU-28 RU-28 RU-28 RU-28 RU-28 CP-64-1 CP-64-1 CP-64-1 AD8331/AD8332/AD8334 注释 ©2003–2010 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D03199sc-0-10/10(G) Rev. G | Page 56 of 56