日本語版

日本語参考資料
最新版英語データシートはこちら
同期復調器および
設定可能アナログ・フィルタ
ADA2200
データシート
機能ブロック図
特長
VDD
ADA2200
INP
8
INN
LPF
OUTP
PROGRAM
FILTER
OUTN
fM
CLKIN
÷2m
XOUT
fSI
÷8
VOCM
90°
fSO
÷2n+1
CLOCK
GEN
CONTROL
REGISTERS
SYNCO
GND
RCLK/SDO
SPI/I2C
MASTER
RST
VCM
SCLK/SCL
SDIO/SDA
CS/A0
BOOT
12295-001
30 kHz までの信号入力帯域幅を復調
設定可能なフィルタで可変帯域幅を実現
フィルタが入力キャリア周波数に追従
リファレンス・クロック周波数が設定可能
柔軟なシステム・インターフェース
入力と出力でシングルエンド信号/差動信号が可能
レール to レール出力で A/D コンバータ (ADC)を直接駆動
位相検出感度: 9.3m°θREL rms
3 線式および 4 線式シリアル・ポート・インターフェース (SPI)
から設定可能、または I2C EEPROM からシームレス・ブート
低消費電力動作
fCLKIN = 500 kHz で 395 μA
単電源動作: 2.7 V～3.6 V
規定温度範囲: −40°C～+85°C
16 ピン TSSOP パッケージを採用
図 1.
アプリケーション
同期復調
センサー・シグナル・コンディショニング
ロックイン・アンプ
位相検出器
高精度チューナブル・フィルタ
信号再生
制御システム
概要
ADA2200 は、工業用、医用、通信用アプリケーションでのシグ
ナル・コンディショニング向けのサンプルド・アナログ技術 1
同期復調器です。ADA2200 はアナログを入力してサンプルド・
アナログを出力するデバイスです。信号処理は、コンデンサ間の
電荷シェアリングにより完全にアナログ領域で行われるため、量
子化ノイズと丸め誤差の影響はありません。ADA2200 は、アナ
ログ領域のローパス・デシメーション・フィルタ、プログラマ
ブルな無限インパルス応答 (IIR) フィルタ、ミキサーを内蔵して
います。この機能組み合わせにより、ADC のサンプル・レート
を下げることができ、ダウンストリームでのデジタル信号処理
要求を軽減することができます。
復調機能をディスエーブルすると、ADA2200 は高精度フィルタ
として機能します。このフィルタの帯域幅はプログラマブルで
中心周波数はチューニング可能です。フィルタ特性は、温度、電
源、プロセス変動に対して非常に安定しています。
差動信号インターフェースが可能であるため、他の部品との接続
が簡素化されます。低消費電力で、かつレール to レール動作で
あるため、バッテリ駆動の低電圧システムに最適です。
ADA2200 は SPI 互換シリアル・ポートを使用して設定するか、
または I2C インターフェースを使って自動的に EEPROM からブ
ートすることができます。内蔵のクロック発生機能により、プ
ログラマブルな周波数と位相を持つミックス信号を発生します。
さらに、ADA2200 同期出力信号により、データ・コンバータや
マルチプレクサのような、その他のサンプルド・システムに対
するインターフェースが容易になります。
ADA2200 は 16 ピンの TSSOP パッケージを採用しています。性
能は、−40°C～+85°C の工業用温度範囲で規定されています。こ
のデータシートでは、SCLK/SCL などの多機能ピンは、ピン全
体名またはピンの単機能名(注目する方の機能だけの例えば
SCLK など)で呼びます。
入力ピンと出力ピンでシングルエンド信号インターフェースと
1
特許申請中。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADA2200
データシート
目次
特長 ..................................................................................................... 1
アプリケーション情報 ................................................................... 16
アプリケーション ............................................................................. 1
振幅測定 ....................................................................................... 16
機能ブロック図 ................................................................................. 1
位相測定 ....................................................................................... 16
概要 ..................................................................................................... 1
振幅と位相の測定 ....................................................................... 16
改訂履歴 ............................................................................................. 2
アナログ出力システム ............................................................... 17
仕様 ..................................................................................................... 3
ADC に対するインターフェース .............................................. 17
SPI タイミング特性 ...................................................................... 4
ロックイン・アンプ ................................................................... 17
絶対最大定格 ..................................................................................... 7
マイクロコントローラに対するインターフェース ................ 18
熱抵抗............................................................................................. 7
EEPROM ブート構成 .................................................................. 18
ESD の注意 .................................................................................... 7
消費電力 ....................................................................................... 18
ピン配置およびピン機能説明 ......................................................... 8
デバイスの設定 ............................................................................... 19
代表的な性能特性 ............................................................................. 9
シリアル・ポート動作 ............................................................... 19
用語 ................................................................................................... 10
データ・フォーマット ............................................................... 19
動作原理 ............................................................................................ 11
シリアル・ポート・ピンの説明 ............................................... 19
同期復調の基礎 ............................................................................ 11
シリアル・ポートのオプション ............................................... 19
ADA2200 のアーキテクチャ ...................................................... 12
EEPROM からのブート .............................................................. 20
デシメーション・フィルタ ....................................................... 12
IIR フィルタ ................................................................................ 13
デバイス・コンフィギュレーション・レジスタ・マップと説明
........................................................................................................... 21
ミキサー....................................................................................... 13
外形寸法 ........................................................................................... 24
クロック・オプション ............................................................... 14
オーダー・ガイド ........................................................................... 24
入力アンプと出力アンプ ........................................................... 15
改訂履歴
8/14—Revision 0: Initial Version
Rev. 0
－ 2/24 －
ADA2200
データシート
仕様
特に指定がない限り、VDD = 3.3 V、VOCM = VDD/2、fCLKIN = fSI = 500 kHz、デフォルトのレジスタ設定、差動入力/出力、RL = 1 MΩ (GND へ
接続)、TA = 25°C。
表 1.
Parameter
Test Conditions/Comments
SYNCHRONOUS DEMODULATION
Measurements are cycle mean values, 1 4 V
p-p differential, fIN = 7.8125 kHz
Conversion Gain1
Min
Typ
Max
1.02
1.055
1.09
Average Temperature Drift
5
−39
Output Offset, Shorted Inputs
Average Temperature Drift
Unit
V/V rms
ppm/°C
+39
mV
μV/°C
6.5
Power Supply Sensitivity
Change in output over change in VDD
0.5
mV/V
Measurement Noise
Input signal at 83°θREL1
240
μV rms
Phase Delay (°θDELAY)1
Input signal relative to RCLK
Average Temperature Drift
Phase Measurement Noise
83
°θREL
70
μ°θREL/°C
Input signal at 83°θREL
9.3
m°θREL rms
Shorted Input Noise
0.1 Hz to 10 Hz
300
μV p-p
Common-Mode Rejection 2
0 kHz to 1 kHz offset from fMOD
75
dB
Demodulation Signal Bandwidth
fCLKIN = 1 MHz
30
kHz
INPUT CHARACTERISTICS
Input Voltage Range
INP or INN to GND
0.3
VDD − 0.3
V
Common-Mode Input Voltage Range
4 V p-p differential input
VOCM − 0.2
VOCM + 0.2
V
Reference Input
VOCM − 0.2
VOCM + 0.2
V
Signal Input
VOCM − 1.0
VOCM + 1.0
Single-Ended Input Voltage Range
V
Input Impedance 3
INP to INN
80
kΩ
Input Signal Bandwidth (−3 dB)
Input sample and hold circuit
4
MHz
OUTPUT CHARACTERISTICS
Each output, RL = 10 kΩ to GND
Output Voltage Range
Short-Circuit Current
VDD − 0.3
0.3
OUTP or OUTN to GND
15
V
mA
Common-Mode Output (VOCM)
Voltage
1.63
Average Temperature Drift
Output Settling Time, to 0.1% of Final Value
DEFAULT FILTER CHARACTERISTICS
3.7 V output step, RLOAD = 10 kΩ||10 pF, fCLKIN
= 125 kHz
1.65
1.67
V
9
μV/°C
15
μs
7.8125
kHz
Mixing disabled, VIN = 4 V p-p differential
Center Frequency (fC)
fC = fSO/8
Quality Factor (Q)
fC/(filter 3 dB bandwidth)
1.9
Hz/ΔHz
Pass Band Gain
fIN = 7.8125 kHz
1.05
V/V
−80
dBc
TOTAL HARMONIC DISTORTION (THD)
Filter configuration = LPF at fNYQ/6, fIN =
850 Hz, VIN = 4 V p-p differential input
Second Through Fifth Harmonics
CLOCKING CHARACTERISTICS
CLKIN Frequency Range (fCLKIN)
Maximum CLKIN Frequency
Rev. 0
TA = −40°C to +85°C
CLKIN DIV[2:0] = 256
2.56
20
MHz
CLKIN DIV[2:0] = 64
0.64
20
MHz
CLKIN DIV[2:0] = 16
0.16
16
MHz
CLKIN DIV[2:0] = 1
0.01
1
MHz
12.8
MHz
While booting from EEPROM
－ 3/24 －
ADA2200
データシート
Parameter
Test Conditions/Comments
Min
Typ
Max
Unit
0.8
V
DIGITAL I/O
Logic Thresholds
All inputs/outputs
Input Voltage
Low
High
2.0
V
Output Voltage
Low
While sinking 200 µA
High
While sourcing 200 µA
Maximum Output Current
0.4
VDD − 0.4
V
V
Sink or source
Input Leakage
8
mA
1
µA
40
kΩ
Internal Feedback Resistor
500
kΩ
CLKIN Capacitance
2
pF
XOUT Capacitance
2
pF
Internal Pull-Up Resistance
BOOT and RST only
CRYSTAL OSCILLATOR
POWER REQUIREMENTS
Power Supply Voltage Range
2.7
Total Supply Current Consumption
395
3.6
V
485
µA
1
用語のセクションを参照してください。
2
同相モード信号を fMOD − 1 kHz から fMOD + 1 kHz まで掃引。 出力は fMOD からの周波数オフセットで測定。 例えば、fMOD − 500 Hz の同相モード信号は 500 Hz で測定。
3
入力インピーダンスは、fCLKIN でスイッチされる 4 pF コンデンサと一致。 そのため、入力インピーダンス = 1012/(2πfCLKIN × 4)。
SPI タイミング特性
特に指定がない限り、VDD = 2.7 V～3.6 V、デフォルトのレジスタ設定、TA = −40～+85°C。
表 2.SPI のタイミング
Parameter
Test Conditions/Comments
fSCLK
tCS
50% ± 5% duty cycle
CS to SCLK edge
tSL
tSH
tDAV
tDSU
tDHD
tDF
tDR
tSR
tSF
tDOCS
SCLK low pulse width
SCLK high pulse width
Data output valid after SCLK edge
Data input setup time before SCLK edge
Data input hold time after SCLK edge
Data output fall time
Data output rise time
SCLK rise time
SCLK fall time
Data output valid after CS edge
10
10
tSFS
CS high after SCLK edge
2
Rev. 0
Min
Typ
Max
Unit
20
MHz
ns
2
20
2
2
1
1
10
10
1
－ 4/24 －
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ADA2200
データシート
CS
tCS
tSFS
tSL
SCLK
tSH
tSF
tDAV
tDF
SDO
(MISO)
MSB
SDIO
(MOSI)
tSR
tDR
DATA BITS
MSB IN
LSB
DATA BITS
LSB IN
12295-003
tDSU
tDHD
図 2.SPI 読出しのタイミング図 (ADA2200 からの SPI マスター読出し )
CS
tSFS
tCS
tSL
SCLK
tSH
tSF
SDIO
(MOSI)
MSB IN
DATA BITS
tSR
LSB IN
12295-004
tDSU
tDHD
図 3.SPI 書込みのタイミング図 (ADA2200 に対する SPI マスターからの書込み)
表 3.EEPROM マスター I2C ブート・タイミング
Parameter 1
Symbol
Min
BOOT
Load from BOOT Complete
Max
Unit
9600
CLKIN cycles
RST to BOOT Setup Time
t2
2
CLKIN cycles
BOOT Pulse Width
t3
1
CLKIN cycles
RESET
Minimum RST Pulse Width
t1
START CONDITION
BOOT Low Transition to Start Condition
t4
1
Typical
CLKIN DIV[2:0] = 000 の場合の CLKIN サイクル数。
Rev. 0
－ 5/24 －
25
ns
3
CLKIN cycles
ADA2200
データシート
t1
RST
t2
BOOT
t3
t4
SDA
START
ADDR
[1:0] R/W ACK
b10001
ACK
REGISTER ADDR
ACK
DATA
12295-005
SCL
STOP
図 4.EEPROM からのロードのタイミング図
OUTPUT
PHASE90 = 0
OUTPUT
PHASE90 = 1
SAMPLE 0
HOLD SAMPLES
SAMPLE 0
SAMPLE 1
SAMPLE 1
SAMPLE 2
SAMPLE 2
SAMPLE 3 + 4 HOLD SAMPLES
SAMPLE 3 + 4 HOLD SAMPLES
SAMPLE 0
SAMPLE 1
CLKIN
SYNCO
30
40
50
60
70
80
90
100
図 5.CLKIN、RCLK、SYNCO、OUTP/OUTN のサンプル・タイミング
表 4.出力、SYNCO、RCLK タイミング、デフォルトのレジスタ設定
Parameter
Test Conditions/Comments
t1
t2
t3
t4
CLKIN to OUTx sample update delay
CLKIN to SYNCO delay, rising or falling edge to rising edge
SYNCO pulse width
CLKIN to RCLK delay, rising edge to rising or falling edge
Min
Typ
Max
50
40
1/fSI
70
INN/INP
t1
INx, OUTx
OUTN/OUTP
t2
SYNCO
t3
t4
RCLK
6
7
0
1
2
3
図 6.CLKIN に対する入力、出力、SYNCO、RCLK のタイミング
Rev. 0
－ 6/24 －
4
12295-007
CLKIN
Unit
ns
ns
ns
ns
12295-006
RCLK
ADA2200
データシート
絶対最大定格
表 5.
熱抵抗
Parameter
Rating
Supply Voltage
Output Short-Circuit Current Duration
Maximum Voltage at Any Input
Minimum Voltage at Any Input
Operational Temperature Range
Storage Temperature Range
Package Glass Transition Temperature
ESD Ratings
Human Body Model (HBM)
Device Model (FICDM)
Machine Model (MM)
3.9 V
Indefinite
VDD + 0.3 V
GND − 0.3 V
−40°C to +125°C
−65°C to +150°C
150°C
θJA は、自然空冷で 4 層 JEDEC プリント回路ボード(PCB)にハン
ダ付けしたデバイスに対して規定します。
表 6.
Package
θJA
θJC
Unit
16-Lead TSSOP
100
14.8
°C/W
ESD の注意
1000 V
500 V
50 V
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上での製品動作を定めたものではあり
ません。製品を長時間絶対最大定格状態に置くと製品の信頼性
に影響を与えます。
Rev. 0
－ 7/24 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADA2200
データシート
ピン配置およびピン機能説明
CLKIN 1
15
SCLK/SCL
CS/A0 3
14
SDIO/SDA
BOOT
4
GND
5
ADA2200
TOP VIEW
(Not to Scale)
13
RCLK/SDO
12
VDD
INP
6
11
OUTP
INN
7
10
OUTN
VOCM
8
9
RST
12295-008
16 XOUT
2
SYNCO
図 7.ピン配置
表 7.ピン機能の説明
ピン番号
記号
1
CLKIN
システム・クロック入力。
2
SYNCO
同期信号出力。
3
CS/A0
シリアル・インターフェース・チップ・セレクト入力/ブート EEPROM アドレス 0 入力。
4
BOOT
EEPROM コントロール入力からのブート。
5
GND
電源グラウンド。
6
INP
非反転信号入力。
7
INN
反転信号入力。
8
VOCM
同相モード電圧出力。
9
RST
リセット・コントロール入力。
10
OUTN
反転出力。
11
OUTP
非反転出力。
12
VDD
正の電源入力。
13
RCLK/SDO
リファレンス・クロック出力/シリアル・インターフェース・データ出力 (4 線式 SPI モード)。
14
SDIO/SDA
双方向シリアル・データ (4 線式 SPI モードでは入力専用)/I2C 双方向データ。
15
SCLK/SCL
シリアル・インターフェース・クロック入力/I2C クロック出力。
16
XOUT
水晶ドライバ出力。このピンと CLKIN の間に水晶を接続します。その他の場合はこのピンを未接続のままにしま
す。
Rev. 0
説明
－ 8/24 －
ADA2200
データシート
代表的な性能特性
200
35
150
100
25
20
15
50
0
–50
10
–100
5
–150
78
79
80
81
82
83
84
RELATIVE PHASE (Degrees)
–200
12295-109
0
0
1
2
3
4
5
6
7
8
9
10
TIME (Seconds)
図 8.デバイス間位相遅延変動のヒストグラム
12295-112
OUTPUT NOISE (µV)
NUMBER OF HITS
30
図 11.0.1 Hz～10 Hz の出力ノイズ、入力を短絡
0
–0.05
–0.10
–0.15
0
10
20
30
40
50
60
TIME (µs)
1k
1
1.0
PHASE MEASUREMENT ERROR (Degrees)
25
20
15
10
5
0
MAGNITUDE ERROR
MAGNITUDE ERROR, OFFSET REMOVED
RELATIVE PHASE (Degrees)
30
60
90
10k
0.8
100k
PHASE ERROR
PHASE ERROR, OFFSET REMOVED
0.6
0.4
0.2
0
–0.2
–0.4
–0.6
–0.8
0
RELATIVE PHASE (Degrees)
図 13.相対位相対位相測定誤差
図 10.相対位相対振幅測定誤差
Rev. 0
1k
–1.0
–270 –240 –210 –180 –150 –120 –90 –60 –30
12295-114
MAGNITUDE ERROR (mV)
30
0
100
図 12.ノイズ・スペクトル密度の周波数特性
fCLKIN = 500 kHz
35
–10
–270 –240 –210 –180 –150 –120 –90 –60 –30
10
FREQUENCY (Hz)
図 9.SYNCO 立下がりエッジからの出力セトリング
3.7 V ステップ
–5
CLKIN = 500kHz
100
12295-110
–0.20
10k
－ 9/24 －
30
60
90
12295-111
SETTLING ERROR (%)
0.05
12295-113
NOISE SPECTRAL DENSITY (nV/√Hz)
0.10
ADA2200
データシート
用語
サイクル平均
サイクル平均は、全出力サンプル (OUTP/OUTN)の 1 RCLK 周期
での平均です。デフォルト設定では、1 RCLK サイクルあたり 8
個の出力サンプルがあります。このため、サイクル平均は 8 個
の連続出力サンプルの平均になります。RCLK 周波数が fSO/4 と
なるようにデバイスを再設定した場合、サイクル平均は 4 個の
連続出力サンプルの平均になります。
位相遅延 (°θDELAY)
位相遅延は、周波数 fRCLK の正弦波入力に対してサイクル平均出
力値 = 0 となる相対位相 (θREL)です。位相遅延は、位相測定伝達
関数の正ゼロ交差に対応する相対位相値です。
位相測定伝達関数
図 15 に、θREL を 0°から 360°へ変化させたときの 1 V rms 入力正
弦波に対する出力のサイクル平均値を示します。
変換ゲイン
変換ゲインは次式で計算されます。
0.8
I 2 + Q2
VIN
0.6
CYCLE MEAN VALUE
ここで、
I はオフセット補正済みサイクル平均、PHASE90 ビット = 0。
Q はオフセット補正済みサイクル平均、PHASE90 ビット = 1.
VIN は入力電圧の rms 値。
オフセット補正済みサイクル平均 = サイクル平均 − 出力オフセ
ット。
100
150
200
250
–1.2
0
90
135
180
225
270
315
360
図 15.位相遅延 = 83°、1 V rms 入力での位相伝達関数
300
350
図 14. 相対位相θREL = 37°の例
Rev. 0
45
RELATIVE PHASE (θREL )
12295-009
INP/INN
–0.4
–1.0
PHASE (Degrees)
RELATIVE
PHASE = 37°
0
–0.2
–0.8
RCLK
50
83°
0.2
–0.6
相対位相 (θREL)
相対位相は、INN/INP 入力での正弦波の上向きのゼロ交差と、
RCLK の次の立上がりエッジとの間の位相差です。
0
0.4
－ 10/24 －
12295-010
変換ゲイン =
1.2
1.0
ADA2200
データシート
動作原理
SAT は、電荷シェアリングの原理で動作します。サンプルド・
アナログ信号は、振幅を量子化していない階段状の連続信号で
す。これは、ADC でサンプルされた信号(振幅を量子化した離
散時間信号になります)と対照的です。
キャリア信号 (fMOD)がセンサーを励起します。これにより、セ
ンサーで測定する物理パラメータによって発生される信号がキ
ャリア周波数へシフトされます。このシフトによって、所望の信
号をノイズの低い周波数帯域へ移動できるため、測定精度が上
がります。バンドパス・フィルタ (BPF)が、帯域外ノイズの一
部を除去します。同期復調器 (すなわちミキサー)が、信号周波
数を DC に戻します。最終ステージのローパス・フィルタが、
残りのノイズの大部分を除去します。 図 17 と図 18 に、同期復
調器内の様々なポイントの信号の周波数スペクトルを示します。
NOISE AT A
SAT では、入力信号サンプリング時点の電圧をコンデンサに保
持します。次に、コンデンサ間で電荷をシェアリングすること
によりアナログ領域で基本信号処理を行うことができます。
ADA2200 は、アナログ領域のローパス・デシメーション・フィ
ルタ、プログラマブルな IIR フィルタ、ミキサーを内蔵してい
ます。この機能組み合わせにより、ADC のサンプル・レートを
下げて、信号をデジタル化した場合ダウンストリームのデジタ
ル信号処理条件を軽減できます。
NOISE AT B
PHYSICAL
PARAMETER
また、ADA2200 出力はすべてのアナログ信号パスで使用するこ
とができます。これらのアプリケーションでは、信号パス内で
ADA2200 の後ろに再生フィルタを接続します。
fREF
図 17.復調前の同期復調器の出力スペクトル
同期復調の基礎
同期復調をセンサー・シグナル・コンディショニング技術とし
て使用すると、他の方法と比較して感度を上げることができま
す。同期復調は、ノイズの中で小さいセンサー出力信号を再生
する際に 2 つの重要な利点を追加します。1 つ目の利点は励起
信号を加えることで、これによりセンサー出力信号を低いノイ
ズ周波数帯域へ移動させることができます。2 つ目の利点は、
同期復調を使うと、シンプルなローパス・フィルタで残りの不
要なノイズ成分の大部分を除去できることです。
SENSOR
SIGNAL AT C, D
図 16 に、センサー出力の測定に使う基本的な同期復調システム
を示します。
NOISE AT C
A
BPF
B
C
D
fREF
fREF
LPF
NOISE
図 16.基本的な同期復調器のブロック図
12295-017
SENSOR
12295-019
NOISE AT D
fMOD
PHYSICAL
PARAMETER
SENSOR
SIGNAL AT A, B
12295-018
ADA2200 は、サンプルド・アナログ技術 (SAT)を採用した同期
復調器およびチューナブル・フィルタです。ロックイン・アン
プと呼ばれる同期復調器を使うと、信号振幅より数桁大きいノ
イズ干渉が存在する中から小さい AC 信号を正確に測定するこ
とができます。同期復調器では、位相検出を使って特定のリフ
ァレンス周波数と位相の信号成分を分離します。リファレンス
周波数から離れた周波数でのノイズは容易に除去できるため測
定に大きな影響を与えません。
図 18.復調後の同期復調器の出力スペクトル
位相検出
同期復調は、位相検出の原理を使って注目する信号を不要な信号
から分離します。図 16 では、ミキサーが位相検出を行います。
ミキサー出力 (C)の信号は、リファレンス信号とセンサー出力 (B)
をフィルタ処理した信号との積です。リファレンス信号が正弦
波である場合、物理パラメータは定数であるため、システム内
にノイズは存在しません。BPF 出力の信号は、次式で表される
正弦波です。
VBsin(ωREFt + ϕB)
Rev. 0
－ 11/24 －
ADA2200
データシート
そうすると、ミキサー (乗算器で構成した場合)の出力は、
デシメーション・フィルタ
½VBVREFcos(ϕB − ϕREF) − ½VBVREFcos(2ωREFt + ϕB + ϕREF)
クロック信号分周器 (CLKIN の後ろ) により、デシメーション・
フィルタの入力サンプリング周波数 fSI が決定されます。デシメ
ーション・フィルタは、8 個の入力サンプルごとに 1 個のフィル
タ済みサンプルを発生します。 図 20 に、デシメーション・フィ
ルタの広帯域周波数応答を示します。フィルタはサンプルされ
たデータに対して動作するため、フィルタのイメージは入力サ
ンプル・レート fSI の倍数位置に現れます。デシメーション・フ
ィルタの阻止帯域は、出力データ・レート fSO の約½から始まり
ます。イメージ通過帯域は fSI を中心にして存在するため、fSI を
中心とする通過帯域内の不要な信号は、DC へ折り返されるので
低周波入力信号と区別できません。
この信号は、DC 信号とリファレンス周波数の 2 倍の AC 信号で
す。LPF が AC 信号を十分除去するとすると、LPF 出力 (D)の信
号は、
½VBVREFcos(ϕB − ϕREF)
LPF 出力は、BPF 出力 (B)の信号の振幅と位相に比例する DC 信
号になります。入力振幅を一定にすると、LPF 出力イネーブル
を使って位相を測定することができます。入力位相を一定にする
と、LPF を使って振幅を測定することができます。
リファレンス信号は純粋な正弦波である必要がないことに注意
してください。位相検出を行うときは、励起信号と復調信号は
共通の周波数と位相を持つ必要があります。アプリケーション
によっては、ADA2200 RCLK 出力からの方形波出力を直接使用
できる場合があります。
ADA2200 のフル・ダイナミックレンジを維持するため、7.5 fSI
より上の周波数でのノイズが注目周波数のノイズ・フロアより
低くない場合には、入力折り返し防止フィルタを使用してくだ
さい。折り返し防止フィルタには、通常１次ローパス・フィルタ
で十分です。
ADA2200 内部では、REFCLK 信号と入力信号との乗算によるで
復調ではなく、出力を½サンプル出力周期間一定に保持するこ
とによる復調です。この動作は、入力信号の半波復調と同じで
す。この機能を使用した信号検出の詳細については、アプリケ
ーション情報 のセクションを参照してください。
fSI – f fSI + f
ADA2200 の信号パスは、高インピーダンス入力バッファ、その
後に続く固定ローパス・フィルタ (FIR デシメーション・フィル
タ)、プログラマブルな IIR フィルタ、ミキサー機能、差動ピン・
ドライバから構成されています。 図 19 に ADA2200 の詳細ブロ
ック図を示します。信号処理ブロックは、すべて電荷シェアリ
ング技術を使って実現されています。
f 0.5fSO
図 20.デシメーション・フィルタの周波数応答
図 21 に、さらに狭い帯域幅のデシメーション伝達関数を示しま
す。 デシメーション・フィルタの阻止帯域は、出力サンプル・
レートの½から始まります。デシメータ・ローパス・フィルタ阻
止帯域の除去比は約 55 dB です。デシメーション・フィルタの通
過帯域は、出力サンプル・レートの 1/4、すなわちデシメータ入
力サンプル・レートの 1/32 まで伸びます。
VDD
ADA2200
OUTP
PROGRAM
FILTER
OUTN
fMOD
CLKIN
XOUT
÷2m
fSI
CLOCK
GEN
SYNCO
÷8
÷2n+1
fSO
CONTROL
REGISTERS
GND
VOCM
90°
SPI
BOOT FROM
EEPROM (I2C)
RST
10
VCM
BOOT
0
RCLK/SDO
–10
SCLK/SCL
SDIO/SDA
CS/A0
–20
GAIN (dB)
8
LPF
12295-020
INP
INN
8.5fSO
7.5fSO
8fSO = fSI
2fSO
fSO
12295-021
ADA2200 のアーキテクチャ
–30
–40
–50
図 19.ADA2200 のアーキテクチャ
–60
–70
–90
0
fSO/4
fSO/2
3fSO/4
fSO
FREQUENCY
図 21.デシメーション・フィルタの伝達関数、fSI = 800 kHz
Rev. 0
－ 12/24 －
12295-022
–80
ADA2200
データシート
IIR フィルタ
表 8.全通過フィルタに対する IIR 係数
IIR ブロックは、入力サンプル・レート (fSI) の 1/8 に等しい出力
サンプル・レート fSO で動作します。デフォルトでは、IIR フィ
ルタは中心周波数 fSO/8 (fSI/64)のバンドパス・フィルタに構成さ
れています。この周波数はデフォルトのミキシング周波数に対
応し、通過帯域の中心にある入力信号がミキシングされて DC
になることが保証されます。
Register
Value
0x0011
0x0012
0x0013
0x0014
0x0015
0x0016
0x0017
0x0018
0x0019
0x001A
0x001B
0x001C
0x001D
0x001E
0x001F
0x0020
0x0021
0x0022
0x0023
0x0024
0x0025
0x0026
0x0027
0xC0
0x0F
0x1D
0xD7
0xC0
0x0F
0xC0
0x0F
0x1D
0x97
0x7E
0x88
0xC0
0x0F
0xC0
0x0F
0xC0
0x0F
0x00
0x0E
0x23
0x02
0x24
図 22 に、IIR フィルタのデフォルトの周波数応答を示します。
10
0
GAIN (dB)
–10
–20
–30
–50
0
0.25
0.50
0.75
NORMALIZED FREQUENCY (Hz/Nyquist)
1.00
12295-023
–40
図 22.デフォルトの IIR フィルタ周波数応答 (fSO/8 BPF)
異なる周波数応答が必要な場合、IIR を異なる応答に設定するこ
とができます。レジスタ 0x0011～レジスタ 0x0027 に、フィルタ
応答を設定する係数値が格納されます。フィルタを設定するとき
は、先ずコンフィギュレーション・レジスタ (レジスタ 0x0011 ～
レジスタ 0x0027) に所望の係数を設定します。次に、レジスタ
0x0010 へ 0x03 を書込んで、係数をフィルタにロードすること
ができます。
表 8 に示す係数をロードして、IIR フィルタを全通過動作に設定
することができます。
ミキサー
ADA2200 は、½ RCLK 周期間出力サンプルを一定に保持するこ
とにより、ミキシング機能を実行します。これは、半波整流機
能と同じです。ただし、出力は½出力周期間ゼロに戻らずに前
のサンプル値を保持します。
デフォルト設定では、各 RCLK サイクル間に 8 個の出力サンプル
周期が存在します。RCLK 信号がハイ・レベルの間に、出力サ
ンプルが 4 回更新されます。RCLK がロー・レベルの間に、4 個
目に更新されたサンプルが、その後の 4 出力サンプル周期間一
定に保持されます。デフォルト設定での出力サンプルのタイミ
ングを表 4 に示します。
RCLK 分周比 RCLK DIV[1:0]を fSO の 4 分周に設定することがで
きます。このモードを選択すると、各 RCLK サイクル間に 4 個の
出力サンプル周期が発生します。RCLK 信号がハイ・レベルの間
に 2 個の出力サンプルが発生します。RCLK がロー・レベルの間
に、2 個目に更新されたサンプルが、その後の 2 出力サンプル
周期間一定に保持されます。
ミキサーはバイパスすることができます。ミキサーをバイパスす
ると、各出力サンプル周期で更新されたサンプル値が出力されま
す。
Rev. 0
－ 13/24 －
ADA2200
データシート
位相シフタ
レジスタ 0x002A の PHASE90 ビットに書込みを行って、RCLK に
対する出力サンプルのタイミングを変えることができます。別
のタイミング・オプションを選択すると、RCLK がロー・レベ
ルの間に 2 個の出力サンプルが更新され、RCLK がハイ・レベ
ル間に 2 個の出力サンプルが更新されます。RCLK がハイ・レ
ベルのとき取得した 2 個目のサンプルが、その後の 4 出力サン
プル周期間保持されます。このタイミングを図 5 に示します。
多くの場合に、90° 位相シフトを行うことが有効です。これによ
り、一対の ADA2200 デバイスで同相復調と直交復調を実行でき
るようになります。また、制御システムで適切な誤差信号出力
を選択する際にも 90° 位相シフトは役立ちます。
クロック・オプション
ADA2200 には、システム構築を容易にする複数のクロック・オ
プションがあります。
クロック分周器
ADA2200 には、システム・クロックを発生する一対の内蔵クロ
ック分周器があります。入力クロック分周器 CLKIN DIV[2:0]は、
CLKIN 信号を分周してデシメータの入力サンプル・レート(fSI) を
設定します。CLKIN DIV[2:0] 値は、1、16、64、または 256 に設
定することができます。
出力サンプル・レート (fSO)は、常にデシメータ入力サンプル・
レートの 1/8 です。
RCLK 分周器 RCLK DIV[1:0]は、fSO を 4 分周または 8 分周して、
ミキサー周波数 fM ( = RCLK 周波数)を設定します。
同期パルス出力
ADA2200 は出力パルス (SYNCO)を発生します。このパルスは
マイクロプロセッサが使用するか、または直接 ADC が使用して、
ADA2200 出力の A/D 変換を開始させます。SYNCO 信号は、
ADA2200 出力サンプル・ウインドウ内の最適なタイミングで
ADC サンプリングが行われることを保証します。
ADA2200 の 1 個の出力サンプルは、 fSI クロック・サイクルの 8
個分の長さです。SYNCO パルスの幅は、 fSI クロック・サイク
ル 1 個分です。図 24 に示すように、SYNCO パルスは、16 種類
のタイミング・オフセットで発生するように設定することがで
きます。タイミング・オフセットは、 ½ fSI クロック・サイクル
間隔で、フル出力サンプル・ウインドウまで可能です。
SYNCO パルスは反転可能で、SYNCO 出力をディスエーブルす
ることもできます。SYNCO タイミング発生設定値の操作はレ
ジスタ 0x0029 で行います。
図 23.RCLK に対する出力サンプルのタイミング
(A) PHASE90 = 0、(B) PHASE90 = 1
図 24.OUTP/OUTN、INP/INN、CLKIN に対する
SYNCO 出力のタイミング
Rev. 0
－ 14/24 －
ADA2200
データシート
シングルエンド出力の場合、OUTP または OUTN を使用するこ
とができます。未使用出力はフローティングのままにしてくだ
さい。
入力アンプと出力アンプ
シングルエンド構成
シングルエンド入力構成が必要な場合は、入力信号は電源中心
値に近い同相モード電圧を持つ必要があります。他の入力は入力
信号の同相モード電圧へデカップリングしてください。
INP 入力と INN 入力との間の同相モード・レベルの差により、
デバイス内部にオフセット電圧が発生することに注意してくだ
さい。BPF でオフセットを除去したうえでも、デバイス内部で
の有効信号振幅の減少を回避するためオフセットを小さくして
ください。
Rev. 0
差動構成
ADA2200 を差動モードで使用すると、デバイスのフル・ダイナ
ミックレンジを使用するため、最適なノイズ性能と同相モード
除去比が得られます。
－ 15/24 －
ADA2200
データシート
アプリケーション情報
ADA2200 出力に現れる信号は、入力に加えられる信号の振幅と
相対位相に依存します。振幅または位相が既知で一定の場合、
出力変動は変調パラメータに起因します。このため、入力の相
対位相が一定の場合、ADA2200 は振幅復調を行います。振幅が
一定の場合、ADA2200 は位相復調を行います。
サンプリングと復調のプロセスにより、出力信号へ周波数成分
が加わります。ADA2200出力信号をアナログ領域で使用する場
合、または ADA2200 サンプル・クロックに非同期でサンプルさ
れる場合、ADA2200の後ろに再生フィルタを使用してこれらの
高周波成分を除去することができます。
ADA2200 出力を ADA2200 出力サンプル・レートに同期してサ
ンプルする場合、アナログ再生フィルタは不要です。これは
ADC が元々サンプリング・ノイズを除去する機能を持つためで
す。復調プロセスから生ずる周波数ノイズは、デジタル・フィ
ルタで除去することができます。
振幅測定
また、位相感度は相対位相により変化します。感度は、θREL =
83°のとき最大になります。このため、最適な測定範囲は相対位
相が位相遅延 ±45°に等しい入力信号に対して得られます。この
範囲では、最大ゲインおよび信号対ノイズ比の最大測定が得ら
れます。この範囲は、相対位相変化に対する最小感度の動作ポ
イントでもあります。位相遅延が−135°～−225°に等しい相対位
相で動作すると、同じゲインと測定精度が得られますが、符号
が反対になります。
位相遅延に等しい相対位相を持つ 4 V p-p 差動入力動作での位相
感度では、位相感度が 36.6 mV/°θREL になります。
振幅と位相の測定
入力信号の振幅と相対位相が既知の場合、振幅または相対位相
または両方を求めるためには、信号の 2 つの直交成分を取得す
る必要があります。これらの 2 つの信号成分は、信号の同相 (I)
成分および直交 (Q) 成分と呼ばれます。
2 つの既知直交座標成分を持つ信号は、対応する振幅と位相を持
つベクタで表されます (図 25 参照)。
ADA2200 への入力信号の相対位相が一定に維持される場合、
出力振幅は入力信号振幅に比例します。信号ゲインは入力信号
の
相対位相の関数であることに注意してください。図
15 に、サイ
クル平均出力と相対位相との関係を示します。サイクル平均出
力電圧は、
II
I
A
Q
θ
I
1.05 ×VIN(RMS) × sin(θREL − θDEL)
したがって、最大ゲインおよび信号対ノイズ比の最大測定値は、
ADA2200 をθREL = θDEL + 90° = 173°で動作させたときに得られま
す。θREL のこの値は、相対位相変化に対する最小感度の動作ポ
イントでもあります。θREL = θDEL − 90° = −7°で動作すると、同じ
ゲインと測定精度が得られますが、符号が反対になります。
位相測定
ADA2200への入力信号の振幅が一定に維持される場合、出力振
幅は入力信号の相対位相の関数になります。相対位相は次の
ように測定されます。
θREL = sin (VCYCLEMEAN/(変換ゲイン × VIN(RMS))) + θDEL =
−1
sin−1(VCYCLEMEAN/(1.05 × VIN(RMS))) + θDEL
III
IV
図 25.信号の直交座標または極座標表示
信号振幅が測定継続時間ほぼ一定の場合、連続する 2 回の測定
の間に PHASE90 ビットをトグルさせて、信号の I 成分と Q 成分
を測定することができます。 I 成分を測定するときは、
PHASE90 ビットに 0 を設定します。 Q 成分を測定するときは、
PHASE90 ビットに 1 を設定します。
I 成分と Q 成分を取得した後、振幅と位相の変動の影響を分離
することができます。次に、次式で振幅と相対位相を計算しま
す。
A=
出力電圧は入力信号振幅に比例することに注意してください。
フルスケール入力信号で、最大位相感度 (V/°θREL)および信号対
ノイズ比の最大測定値が得られます。
I 2 + Q2
θ REL = cos –1 Q A + θ DEL


あるいは、
θ REL = sin –1  I A + θ DEL
 
Rev. 0
12295-026
VCYCLEMEAN = 変換ゲイン × VIN(RMS) × sin(θREL − θDEL) =
－ 16/24 －
ADA2200
データシート
逆 sin 関数または逆 cos 関数が信号の相対位相と測定した角度の
間の関係を直線化します。逆 sin と逆 cos は 2 象限でのみ定義さ
れているので、I と Q の符号は、結果を全 360° 範囲の相対位相
値に対応させる際に考慮する必要があります。逆 tan 関数の使
用は推奨されません。これは、位相計算値が ±90°に近づくと、
位相測定値がノイズに対して極めて敏感になるためです。
図 26 に、1 MHz の合計スループット・レートを持つ 8 チャンネ
ル・システムを示します。 ADA2200 が各チャンネルを 1 MSPS
でサンプルし、各出力サンプル・レート 125 kHz でフィルタ済み
サンプルを発生します。AD7091R-8 はマルチプレクス入力の 8
チャンネル 1 MHz ADC で、8 チャンネルを 125 kHz で繰り返し
て、1 MHz の合計出力サンプル・レートを発生します。
アナログ出力システム
1MHz
SAMPLE
CLOCK
CH1
CH2
D/A コンバータ (DAC)と同様に、ADA2200 出力はステップ状の
連続出力になります。この波形には、所望信号の正と負のイメ
ージが fSO の整数倍の位置に含まれます。多くの場合、イメージ
は減衰させるべき不要なノイズ成分です。
出力スペクトルに現れる最小周波数イメージは、fSO − fIN の周波
数で発生します。イメージの振幅は sin(x)/x ロールオフで減少さ
せられます。出力サンプルのイメージを除去するためにローパ
ス・フィルタの追加が必要か否かは、システム精度条件によりま
す。
ADC に対するインターフェース
セトリング・タイム条件
ADC で ADA2200 出力をコヒーレントにサンプリングする場合、
出力サンプルが ADC サンプリングの前に安定するように出力
フィルタをデザインしてください。出力フィルタが、ADA2200
で発生したサンプリング・イメージを除去する必要はありませ
ん。イメージは、ADC サンプリング・プロセスにより自然に除
去されます。
CH8
IRQ
ADA2200
AD7091R-8
ADA2200
再生フィルタ
アナログ再構成フィルタの帯域幅は、アナログ出力の復調帯域
幅を設定します。ノイズと復調帯域幅との間にトレードオフが
あります。このため、再生フィルタのカットオフ周波数をでき
るだけ低くすると同時に、注目する復調信号の減衰を小さくす
ることが推奨されます。
CLK0
ADA2200
8:1
MUX
12-BIT
ADC
CS
SCLK
DOUT
DIN
CS
SCLK
MISO
MOSI
MICROCONTROLLER
SEQUENCER
8 CHANNELS
SIMULTANEOUSLY
SAMPLED
AT 125kHz EACH
SIMULTANEOUS
SAMPLING AND
FILTERING
12295-028
ADA2200 出力信号をアナログ領域で使用する場合、または
ADA2200 サンプル・クロックに非同期でサンプルされる場合、
再構成フィルタの使用が必要です。
CLKIN
SYNCO
図 26. 8 チャンネル同時サンプリング・アプリケーションでの
ADA2200
ロックイン・アンプ
図 27 に 、 ロ ッ ク イ ン ・ ア ン プ ・ ア プ リ ケ ー シ ョ ン で の
ADA2200 を示します。80 kHz のマスター・クロック信号で、デ
シメーション・フィルタ fSI の入力サンプル・レートを設定しま
す。出力サンプル・レートは 10 kHz です。デフォルト設定では、
RCLK で発生される励起信号は 1.25 kHz です。これは、内蔵 IIR
フィルタの中心周波数でもあります。
多くの場合、RCLK 信号はバッファされた後センサーへの方形
波励起信号を供給します。センサーへ正弦波励起信号を供給す
るためさらにシグナル・コンディショニングが必要なこともあ
ります。
低ノイズ計装アンプは、ADA2200 に入力される信号のノイズ・
フロアが ADA2200 入力を基準とする ADA2200 と ADC の合計
ノイズ・フロアより高くなるように、信号を増幅する十分なゲ
インを提供します。
3.3V
クロック同期
MASTER
CLOCK
VDD
CLKIN SYNCO
RCLK/SDO
ADA2200
SENSOR
EXCITATION
CONDITIONING
多チャンネル ADC
AD8227
同時サンプリングを必要とする多チャンネル・システムでは、
ADA2200 がチャンネルごとにプログラマブルなフィルタと同時
サンプリングを提供することができます。
DUT
OR
SENSOR
INP
INN
VOCM
OUTP
AD7170
OUTN
GND
REF
AD8613
12295-029
SYNCO 出力が ADC サンプリング・プロセスを直接起動するか、
マイクロコントローラが SYNCO を使って ADC サンプリング時
間を調整することができます。SYNCO パルス・タイミングを
調整すると、ADA2200 出力が ADC サンプリングの前に安定す
るために要する時間を大きくすることができます。
図 27.ロックイン・アンプ・アプリケーション
デフォルト・モードでは、ADA2200 は励起 (RCLK) 信号の各サ
イクルで 8 個の出力サンプルを発生します。4 個の出力サンプ
ル値が存在します。出力に 4 番目の値が、5 個の連続出力サン
プル周期に対して現れます。
Rev. 0
－ 17/24 －
ADA2200
データシート
測定精度、帯域幅、スループット・レートを最適化するために
は、出力サンプルをデジタル的に処理する複数の方法があります。
1 つの方法は、8 個のサンプルの和をとって値を返す方法です。
平均フィルタを移動すると、返り値のノイズ・フロアが低くな
ります。平均フィルタの移動長は、ノイズ・フロアとセトリン
グ・タイム条件により決定されます。
マイクロコントローラに対するインターフェース
図 28 に、低消費電力マイクロコントローラ (ADuCM361)から駆
動される基本回路構成を示します。この場合、ADA2200 は
ADC サンプリング・レートを 1/8 にして、マイクロコントロー
ラで必要とされる後続の信号処理能力を減らします。
消費電力
ADA2200 の電源電流は、アンプ・バイアス電流とスイッチド・
キャパシタ電流の 2 つのメイン成分で構成されます。アンプ電
流はクロック周波数に無関係ですが、スイッチド・キャパシタ
電流は fSI に比例します。
図 30 に、入力クロックが 1 kHz から 1 MHz へ変化し、CLKIN
DIV[2:0] = 1 のときの、電源電圧 = 2.7 V と 3.3 V での ADA2200
の電源電流測定値(typ)を示します。電源電圧 = 3.3 V での電源電
流は次式で計算できます。
IDD = 290 × 0.2 × fCLKIN µA
ここで、 fCLKIN の単位は kHz です。
500
3.3V
475
ADuCM361
AIN1
P1.2
P0.6/IRQ2
VOCM CLKIN
XOUT SYNCO
GND
RST
BOOT
P1.1
P1.0
CS/A0
SDIO/SDA
RCLK/SDO
SCLK/SCL
425
VREF–
AGND
ADA2200
3.3V
400
DVDD_REG
AVDD_REG
0.47µF
×2
375
350
P0.3/CS1
P1.7/CS0
P1.6/MOSI0 P0.0/MISO1
P1.4/MISO0 P0.2/MOSI1
P1.5/SCLK0 P0.1/SCLK1
TO HOST,
MEMORY
OR
INTERFACE
NOTES
1. SOME PIN NAMES OF THE ADuCM361 HAVE BEEN SIMPLIFIED FOR CLARITY.
2.7V
325
300
275
250
0
図 28.フル設定可能な低消費電力マイクロコントローラに対す
るインターフェース
200
400
600
CLKIN FREQUENCY (kHz)
800
1000
12295-032
OUTN
INN
450
IDD (µA)
AIN0
+VS
0.47µF
VREF+
AVDD
IOVDD
12295-030
VDD
INP
OUTP
図 30.CLKIN 周波数対電源電流(typ)、VDD = 2.7 V および 3.3 V
EEPROM ブート構成
図 29 に、ADA2200 の EEPROM ブートを使用するスタンドアロ
ン構成を示します。CLKIN と XOUT の間に接続した標準の発振
器回路がクロック信号を発生します。パワーオン・リセット
(POR)の間 BOOT をロー・レベルにすると、ADA2200 は書込み
済みの EEPROM から設定値をロードします。また、デバイスが
リセット中でないときに、BOOT ピンをロー・レベルにしたと
きにも EEPROM ブートが起動されます。
3.3V
VDD
ADA2200
INPUT
INP
OUTP
INN
OUTN
VOCM RCLK/SDO
OUTPUT
EXCITATION
3.3V
RST
BOOT
CS/A0
CLKIN SCLK/SCL
SDIO/SDA
XOUT
GND
EEPROM*
SCL A0
SDA A1
A2
*AT24C02 OR EQUIVALENT
12295-031
3.3V
図 29.スタンドアロン構成
Rev. 0
－ 18/24 －
ADA2200
データシート
デバイスの設定
ADA2200 には、デバイス動作をカスタマイズするときに設定で
きるレジスタがあります。レジスタの設定には 2 つの方法があ
ります。シリアル・ポート・インターフェースを経由してデバ
イ ス を 設 定 す る 方 法 と 、 I2C マ ス タ ー を 使 っ て シ リ ア ル
EEPROM から設定値を読出す方法です。
シリアル・ポート動作
シリアル・ポートは柔軟な同期シリアル通信ポートであり、多
くの業界標準マイクロコントローラ/マイクロプロセッサと容易
にインターフェースすることができます。シリアル I/O は、モ
トローラ社の SPI プロトコルや Intel®社の SSR プロトコルなど
の大部分の同期転送フォーマットと互換性を持っています。こ
のインターフェースを使うと、ADA2200 を設定するすべてのレ
ジスタに対してリード/ライト・アクセスが可能になります。1
バイト転送または複数バイト転送、および MSB ファースト転送
フォーマットまたは LSB ファースト転送フォーマットをサポー
トしています。シリアル・ポート・インターフェースは、1 本ピ
ンの I/O (SDIO)または入力と出力に 2 本のピンを使う双方向
(SDIO と SDO)に設定することができます。
ADA2200 との通信サイクルには 2 つのフェーズがあります。フ
ェーズ 1 は命令サイクル(デバイスに対する命令バイトの書込み)
であり、最初の 16 個の SCLK 立上がりエッジを使います。命令
バイトは、データ転送サイクルすなわち通信サイクルのフェー
ズ 2 についての情報をシリアル・ポート・コントローラに提供
します。フェーズ 1 の命令バイトは、後続のデータ転送が読出
しまたは書込みのいずれかを指定し、さらにデータ転送の先頭
バイトの開始レジスタ・アドレスを指定します。各通信サイク
ルの最初の 16 個の SCLK 立上がりエッジは、命令バイトをデバ
イスへ書込むのに使用されます。
CS/A0 ピンにハイ・レベルを入力し、続いてロー・レベルを入
力すると、シリアル・ポートのタイミングが命令サイクルの初
期状態にリセットされます。この状態から次の 16 個のSCLK立
上がりエッジで、現在のI/O動作の命令ビットが表されます。
残りの SCLK エッジが、通信サイクルのフェーズ 2 に該当しま
す。フェーズ 2 では、デバイスとシステム・コントローラとの
間で実際にデータ転送が行われます。通信サイクルのフェーズ
2 は、1 バイト以上のデータ転送です。レジスタは、各転送バイ
トの最終ビットを書込むと、直ちに変更されます。
データ・フォーマット
命令バイトは表 9 に示す情報から構成されています。
表 9.シリアル・ポートの命令バイト
MSB
LSB
I15
I14
I13
I12
…
I2
I1
I0
R/W
A14
A13
A12
…
A2
A1
A0
R/W (命令バイトのビット 15)は、命令バイトの書込み後に、読出
しと書込みのいずれのデータ転送が行われるかを指定します。ロ
ジック 1 は読出し動作を、ロジック 0 は書込み動作を、それぞれ
表します。
A14～A0 (命令バイトのビット 14～ビット 0 )は、通信サイクル
のデータ転送部分でアクセスされるレジスタを指定します。複
数バイト転送の場合、A14 は開始バイト・アドレスになります。
残りのレジスタ・アドレスは、LSB ファースト・ビット (レジス
タ 0x0000、ビット 6)に基いてデバイスにより発生されます。
Rev. 0
シリアル・ポート・ピンの説明
シリアル・クロック (SCLK/SCL)
シリアル・クロック・ピンは、デバイスとの間のデータを同期
化し、内部ステート・マシンを動作させます。SCLK の最大周
波数は 20 MHz です。すべてのデータ入力は、SCLK 信号の立上
がりエッジで入力されます。すべてのデータは SCLK 信号の立
下がりエッジで出力されます。
チップ・セレクト (CS/A0)
アクティブ・ローを入力すると、通信サイクルが開始されます。
この信号を使うと、複数のデバイスを同じシリアル・コミュニ
ケーション・ライン上で動作させることができます。 CS/A0 を
ハイ・レベルにすると、SDO 信号と SDIO 信号は高インピーダ
ンス状態になります。通信サイクルの間、 CS/A0 ピンをロー・
レベルに維持してください。
A
シリアル・データ I/O (SDIO/SDA)
データは常にこのピンからデバイスへ書込まれます。このピン
は双方向データラインとして使うことができます。このピンの
設定は、レジスタ 0x0000 のビット 3 とビット 4 から制御されま
す。デフォルトはロジック 0 で、SDIO/SDA ピンは単方向に設定
されます。
シリアル・データ出力 (RCLK/SDO)
ADA2200 を 4 線式 SPI 動作に設定すると、このピンはシリア
ル・データ出力ピンとして使用することができます。デバイスを
3 線式 SPI 動作に設定すると、このピンはリファレンス・クロ
ック (RCLK) 信号の出力として使用することができます。RCLK
選択ビット (レジスタ 0x002A、ビット 3) にハイ・レベルを設定
すると、RCLK 信号がアクティブ化されます。
シリアル・ポートのオプション
シリアル・ポートでは、MSB ファーストと LSB ファーストのデ
ータ・フォーマットをサポートすることができます。この機能
は、LSB ファースト・ビット(レジスタ 0x0000、ビット 6)から制
御されます。デフォルトは MSB ファースト (LSB ファースト =
0)です。
LSB ファースト = 0 (MSB ファースト)の場合、命令とデータバ
イトは、MSB から LSB への順序で書込む必要があります。
MSB ファースト・フォーマットでの複数バイトのデータ転送は、
上位データバイトのレジスタ・アドレスを含む命令バイトから
開始されます。後続のデータバイトは、上位アドレスから下位
アドレスの順で続く必要があります。MSB ファースト・モード
では、シリアル・ポート・バイト内部アドレス・ジェネレータ
が、複数バイトの通信サイクルの各データバイトに対してデク
リメントします。
LSB ファースト = 1 の場合、命令ビットとデータビットは、
LSB から MSB への順序で書込む必要があります。LSB ファー
スト・フォーマットでの複数バイトのデータ転送は、下位デー
タバイトのレジスタ・アドレスを含む命令バイトから開始され
ます。後続のデータバイトは、下位アドレスから上位アドレス
の順で続く必要があります。LSB ファースト・モードでは、シ
リアル・ポート・バイト内部アドレス・ジェネレータが、複数
バイトの通信サイクルの各データバイトに対してインクリメン
トされます。
MSB ファースト・モードがアクティブの場合、複数バイト・レ
ジスタ・アクセスで実行された各連続する読出しまたは書込み
動作に対して、データ・アドレスはデクリメントされます。
LSB ファースト・モードがアクティブの場合、複数バイト・レ
－ 19/24 －
ADA2200
データシート
ジスタ・アクセスで実行された各連続する読出しまたは書込み
動作に対して、データ・アドレスはインクリメントされます。
INSTRUCTION CYCLE
さらに、EEPROM ステータス・レジスタの LSB はロード・サイ
クルの完了を表示します。ロジック 1 は、ロード・サイクルの正
常完了を表します。ロジック 0 は、ロード・サイクルでタイムア
ウト違反が発生したことを表します。メモリ・サイクルからのロ
ードのタイムアウトまたは正常完了の場合、ADA2200 I2C マスタ
ー・インターフェースがディスエーブルされ、ADA2200 SPI イ
ンターフェースが再イネーブルされて、デバイスへの通信アクセ
スが可能になります。
DATA TRANSFER CYCLE
CS
R/W A14 A13
A3
A2 A1
A0 D7N D6N D5N
D30 D20 D10 D00
12295-033
SCLK
SDIO
図 31.シリアル・ポート・インターフェース・タイミング、
MSB ファースト
INSTRUCTION CYCLE
ロード・サイクルは、CLKIN の 10,000 クロック・サイクル(ま
たは、BOOT ピンでロード・サイクルを起動する場合は CLKIN
を CLKIN DIV[2:0]の現在値で分周したサイクル数) 内で完了し
ます。
DATA TRANSFER CYCLE
CS
2 つの設定/2 つのデバイス・メモリのロード
A0
A1
A2
A12 A13 A14 R/W D00 D10 D20
D4N D5N D6N D7N
12295-034
SCLK
SDIO
ます。EEPROM からのロードの合否ステータスは、EEPROM ス
テータス・レジスタ (レジスタ 0x002F)に格納されます。
図 32.シリアル・ポート・インターフェース・タイミング、LSB
ファースト
EEPROM からのブート
デバイスは内部 I2C マスターを使って EEPROM から内部レジスタ
へロードして、ADA2200 の動作をカスタマイズすることができ
ま す 。 こ の 機 能 を イ ネ ー ブ ル す る と き は 、 RST ピ ン ま た
は BOOT ピンを制御する必要があります。いずれの場合も、デ
バイスはリセットから抜け出してマスター・クロックがアクティ
ブのときにのみ、デバイスは EEPROM からブートします。
CS /A0 ピ ン を 使 う と 、 1 つ の EEPROM デ バ イ ス が 1 つ の
ADA2200 デバイスで 2 つの設定を、または 2 つ異なる ADA2200
デバイスで異なる設定を、それぞれサポートすることができます。
信頼度の高い動作を保証するため、ブート開始前に CS/A0 ピン
を所望の状態に設定し、ブートの継続時間中その状態を維持し
てください。
1 つの ADA2200 デバイスを設定するためには、EEPROM は最小
32 ワードをサポートするワード・ページ・サイズを持つ必要があ
ります(ワードあたり 8 ビット)。2 個のデバイス、または 1 個の
デバイスに対して 2 つの設定をサポートするためには、
EEPROM は少なくとも 2 ワード・ページ持つ必要があります。
各デバイスに対する ADA2200 設定データは、1 ワード・ページ
内の EEPROM メモリに割り当てる必要があります。
EEPROM ロードでの SPI マスターの使用
メモリからのロードのイネーブル
EEPROM からのブートは 2 つの方法で起動されます。
BOOT ピンを使ってロードを開始するときは、デバイスがリセ
ットから抜け出した後、BOOT ピンをマスター・クロックの最
小 2 クロック・サイクル間ロー・レベルにする必要があります。
開始されると、ブートは BOOT ピンの状態に無関係に完了しま
す。後続のブートを起動するときは、 BOOT ピンをハイ・レベ
ルにした後、マスター・クロックの最小 2 クロック・サイクル
間ロー・レベルにする必要があります。
メモリ・サイクルからのロードでは、ADA2200 と EEPROM デ
バイスの間に I2C 通信バスが必要ですが、メモリ・サイクルから
のロードが完了した後、ADA2200 は SPI インターフェースから制
御することができます。メモリ・サイクルからのロード後の、最
初の SPI 読出しコマンドまたは書込みコマンドの前に、CS/A0 ピ
ンをハイ・レベルに戻すことが推奨されます。これにより、SPI
リード/ライト・コマンドの開始前に適切なセットアップ時間の
経過が保証されます (表 2 参照)。
RST ピンを使ってロードを起動するときは、 BOOT ピンをロ
ー・レベルにする必要があります。RST ピンをハイ・レベルに
固定して、デバイスがパワーアップするときに ADA2200 を
EEPROM からロードして、内部 POR サイクルを完了させるこ
とができます。後続ブートを起動するときは、ADA2200 の電源
をオン／オフするか、RST ピンをロー・レベルにした後にハイ・
レベルします。
ADA2200 が EEPROM をロードしている間、SPI インターフェー
スはディスエーブルされます。
メモリ・サイクルからのロード
ADA2200 は、EEPROM の先頭の 28 バイトを読出します。先頭
の 27 バイトは、レジスタ 0x0011～レジスタ 0x0027 にロードさ
れる値を表します。バイト 28 は、EEPROM に保存されるチェ
ックサムを格納します。
ADA2200 は、先頭の 27 バイトのチェックサムを計算し、これ
をリードバックして EEPROM 内のチェックサムと比較します。
ADA2200 が計算したチェックサムは、EEPROM チェックサ
ム・レジスタ (レジスタ 0x002E)を読出すことによりアクセスす
ることができます。ADA2200 チェックサムが EEPROM 内のチ
ェックサムと一致すると、EEPROM からのロードが正常終了し
Rev. 0
－ 20/24 －
ADA2200
データシート
デバイス・コンフィギュレーション・レジスタ・マップと説明
表 10.デバイス・コンフィギュレーション・レジスタ・マップ
Addr.
(Hex)
1
Register
Name
Serial
interface
Bit 7
Reset
Bit 6
LSB first
Bit 5
Address
increment
Bit 4
SDO
active
0x0006
Chip type
0
0
0
0
0x0010
Filter strobe
Filter
configuration
Analog pin
configuration
Sync control
0
0
0
0
X
X
X
X
X
X
Demod
control
Clock
configuration
Digital pin
configuration
X
SYNCO
invert
Mixer
enable
X
PHASE9
0
X
SYNCO
output enable
X
X
X
X
X
X
X
X
X
0x002D
Core reset
X
X
X
X
X
X
X
0x002E
Checksum
0x002F
EEPROM
status
0x0000
0x0011 to
0x0027
0x0028
0x0029
0x002A
0x002B
0x002C
1
X は don’t care。
2
N/A は該当なし。
Bit 3
SDO
active
Bit 2
Address
increment
Bit 1
LSB first
Default2
0x00
Bit 0
Reset
Die revision[3:0]
0
Coefficient[7:0]
X
0
0x00
(read
only)
0x00
See
Table 11
0x00
Load coefficients[1:0]
X
INP gain
Clock
source select
SYNCO edge select[3:0]
RCLK
select
CLKIN DIV[2:0]
0x2D
VOCM select[2:0]
0x18
RCLK DIV[1:0]
0x02
RCLK/SDO
output
enable
Core reset
0x01
0x00
Checksum value[7:0]
X
X
X
X
X
Checksum
failed
Checksum
passed
N/A
(read
only)
N/A
(read
only)
Boot from
EEPROM
complete
表 11.デバイス・コンフィギュレーション・レジスタの説明
Name
Address
(Hex)
Bits
Bit Name
Description
Default 1
Serial Interface
0x0000
7
Reset
Writing a 1 to this bit places the device in reset. The device remains in reset
until a 0 is written to this bit. All of the configuration registers return to their
default values.
0
6
LSB first
Serial port communication, LSB or MSB first.
0 = MSB first.
1 = LSB first.
0
5
Address increment
Controls address increment mode for multibyte register access.
0 = address decrement.
1 = address increment.
0
4
SDO active
4-wire SPI select.
0 = SDIO operates as a bidirectional input/output. The SDO signal is
disabled.
1 = SDIO operates as an input only. The SDO signal is active.
0
3
SDO active
This bit is a mirror of Bit 4 in Register 0x0000.
0
2
Address increment
This bit is a mirror of Bit 5 in Register 0x0000.
0
1
LSB first
This bit is a mirror of Bit 6 in Register 0x0000.
0
0
Reset
This bit is a mirror of Bit 7 in Register 0x0000.
0
Chip Type
0x0006
[3:0]
Die revision[3:0]
Die revision number.
0000
Filter Strobe
0x0010
[7:0]
Load coefficients[1:0]
When toggled from 0 to 1, the filter coefficients in configuration Register
0x0011 through Register 0x0027 are loaded into the IIR filter.
00
Filter
0x0011
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02 2
Rev. 0
－ 21/24 －
ADA2200
データシート
Name
Configuration
Analog Pin
Configuration
Sync Control
Demod Control
Clock
Configuration
Address
(Hex)
Bits
Bit Name
Description
Default 1
0x0012
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x0013
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x1D2
0x0014
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xD72
0x0015
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02
0x0016
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x0017
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02
0x0018
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x0019
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x1D2
0x001A
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x972
0x001B
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x7E2
0x001C
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x882
0x001D
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02
0x001E
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x001F
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02
0x0020
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x0021
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xC02
0x0022
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x0F2
0x0023
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x002
0x0024
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0xE02
0x0025
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x232
0x0026
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x022
0x0027
[7:0]
Coefficient[7:0]
Programmable filter coefficients.
0x242
0x0028
1
INP gain
1 = only the INP input signal is sampled. An additional 6 dB of gain is
applied to the signal path.
0
0
Clock source select
0 = device is configured to generate a clock if a crystal or resonator is
placed between the XOUT and CLKIN pins.
1 = device is configured to accept a CMOS level clock on the CLKIN pin.
The internal XOUT driver is disabled.
0
5
SYNCO output enable
1 = enables the SYNCO output pad driver.
1
4
SYNCO invert
1 = inverts the SYNCO signal.
0
[3:0]
SYNCO edge select
These bits select one of 16 different edge locations for the SYNCO pulse
relative to the output sample window. See Figure 24 for details.
1101
6
PHASE90
1 = delays the phase between the RCLK output and the strobe controlling
the mixing signal. See Figure 23 for details.
0
4
Mixer enable
1 = the last sample that is taken while RCLK is active remains held while
RCLK is inactive.
1
3
RCLK select
0 = sends the SDO signal to the output driver of Pin 13.
1 = sends the RCLK signal to the output driver of Pin 13.
1
[2:0]
VOCM select
000 = set the VOCM pin to VDD/2. Low power mode.
001 = use the external reference to drive VOCM.
010 = set the VOCM pin to VDD/2. Fast settling mode.
101 = set the VOCM pin to 1.2 V.
000
[4:2]
CLKIN DIV[2:0]
The division factor between fCLKIN and fSI.
000
0x0029
0x002A
0x002B
000 = divide by 1.
001 = divide by 16.
010 = divide by 64.
100 = divide by 256.
Digital Pin
Configuration
Rev. 0
0x002C
[1:0]
RCLK DIV[1:0]
These bits set the division factor between fSO and fM.
00 = reserved.
01 = the frequency of RCLK is fSO/4.
10 = the frequency of RCLK is fSO/8.
11 = reserved.
10
0
RCLK/SDO output
enable
1 = RCLK/SDO output pad driver is enabled.
1
－ 22/24 －
ADA2200
データシート
Name
Address
(Hex)
Bits
Bit Name
Description
Default 1
Core Reset
0x002D
0
Core reset
1 = puts the device core into reset. The values of the SPI registers are
preserved. This does not initiate a boot from the EEPROM.
0 = core reset is deasserted.
0
Checksum
0x002E
[7:0]
Checksum value[7:0]
This is the 8-bit checksum calculated by the ADA2200, performed on the
data it reads from the EEPROM.
N/A
EEPROM
Status
0x002F
2
Checksum failed
1 = calculated checksum does not match the checksum byte read from the
EEPROM.
N/A
1
Checksum passed
1 = calculated checksum matches the checksum byte read from the
EEPROM.
N/A
0
Boot from EEPROM
complete
1 = boot from the EEPROM has completed.
0 = boot from the EEPROM has timed out. Wait 10,000 clock cycles after
the boot is initiated to check for boot completion.
N/A
1
N/A は該当なし。
2
記載するフィルタ係数は、リセット時にフィルタに設定されるデフォルト値。 レジスタからリードバックした値は 0x00。
VDD
ADA2200
BPF
INP
OUTP
8
0x0028[1]
INN
S/H
fNYQ/4
LPF
0x0024
TO
0x0027
OUTN
VOCM
0x002A[4]
0
VOCM
GEN
1
0x002A[6]
0x002B[4:2]
CLKIN
fCLKIN
{000,001,010,100}
fSI
÷ {1,16,64,256}
TRI
÷8
SYNC
GEN
fSO
{1,0}
÷ {4,8}
0x002A[2:0]
0
0x002B[0]
1
90°
fM
1
EN
RCLK/SDO
0
RCLK
0x002C[0]
0x002A[3]
0x0029[3:0]
0x0029[4]
0x0028[0]
CLKIN
1
XOUT
÷32
SDO
EN
0
EN
CONTROL
REGISTERS
SPI/I2C
MASTER
SCLK/SCL
SDIO/SDA
CS/A0
SYNCO
図 33.詳細ブロック図
Rev. 0
－ 23/24 －
RST
BOOT
12295-037
0x0029[5]
ADA2200
データシート
外形寸法
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
1
8
PIN 1
1.20
MAX
0.15
0.05
0.20
0.09
0.65
BSC
0.30
0.19
COPLANARITY
0.10
SEATING
PLANE
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AB
図 34.16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP]
(RU-16)
寸法: mm
オーダー・ガイド
Model 1
Temperature Range
Package Description
Package Option
ADA2200ARUZ
ADA2200ARUZ-REEL7
ADA2200-EVALZ
ADA2200SDP-EVALZ
−40°C to +85°C
−40°C to +85°C
16-Lead Thin Shrink Small Outline Package [TSSOP]
16-Lead Thin Shrink Small Outline Package [TSSOP]
Evaluation board with EEPROM boot
Evaluation board with SDP-B interface option
RU-16
RU-16
1
Z = RoHS 準拠製品。
I2C は、Philips Semiconductors 社(現在の NXP Semiconductors 社)が制定した通信プロトコルです。
Rev. 0
－ 24/24 －