中文数据手册

宽动态范围、高速、
数字控制VGA
ADL5201
产品特性
功能框图
增益范围：−11.5 dB至+20 dB
±
0.5 dB步长：±
0.1 dB
SPI WITH FA,
PARALLEL WITH LATCH,
UP/DOWN INTERFACE
VPOS GND PWUP
150 Ω差分输入和输出
MODE0,
MODE1
OIP3：>50 dBm (200 MHz)
−3 dB较高频率带宽：700 MHz
LOGIC
VIN+
多种控制接口选项
150Ω
0dB TO 31.5dB
VOUT+
+20dB
150Ω
VOUT–
VIN–
并行6位控制接口(集成锁存器)
串行外设接口(SPI)(集成快速启动功能)
PM
ADL5201
增益升/降模式
宽输入动态范围
09388-001
噪声系数：7.5 dB(最大增益时)
图1.
低功耗模式选项
关断控制
5 V单电源供电
24引脚4 mm × 4 mm LFCSP封装
应用
差分ADC驱动器
高中频采样接收机
高输出功率中频放大
仪器仪表
概述
ADL5201是一款数字控制、可变增益、宽带宽放大器，可
ADL5201的电源由PWUP引脚的逻辑电平提供，在低功耗
以提供精密增益控制、高IP3和低噪声系数。出色的低失
模式下，其静态电流典型值为80 mA。当针对要求较高的应
真性能和高信号带宽使之成为各种接收器应用的卓越增益
用配置为高性能模式时，静态电流为110 mA。在关断模式
控制器件。ADL5201还内置低功耗模式选项，可降低电源
下，其功耗小于7 mA，可以提供出色的输入-输出隔离。增
电流。
益设置在关断模式下保持不变。
对于宽输入动态范围应用，ADL5201能以0.5 dB的分辨率提
ADL5201采用ADI公司的高速SiGe工艺制造，提供精密增
供31.5 dB宽增益范围。增益可通过多种增益控制接口选项进
益调整功能、良好的失真性能和低相位误差。它采用紧凑
行调整：并行接口、串行外设接口或升/降接口。
的散热增强型24引脚4 mm × 4 mm LFCSP封装，工作温度
ADL5201集成专有失真消除技术，对于大多数增益设置，
范围为−40°C至+85°C。
它在接近200 MHz的频率时可实现高于47 dBm的输出IP3。
Rev. B
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2011-2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADL5201
目录
产品特性 ............................................................................................ 1
逻辑时序..................................................................................... 16
应用..................................................................................................... 1
电路描述 .......................................................................................... 17
功能框图 ............................................................................................ 1
基本结构..................................................................................... 17
概述..................................................................................................... 1
输入系统..................................................................................... 17
修订历史 ............................................................................................ 2
输出放大器 ................................................................................ 17
技术规格 ............................................................................................ 3
增益控制..................................................................................... 17
时序图 ........................................................................................... 4
应用信息 .......................................................................................... 18
绝对最大额定值............................................................................... 5
基本连接..................................................................................... 18
ESD警告........................................................................................ 5
ADC驱动 .................................................................................... 18
引脚配置和功能描述 ...................................................................... 6
布局考虑因素 ............................................................................ 20
典型性能参数 ................................................................................... 7
评估板 .............................................................................................. 21
性能特性和测试电路 .................................................................... 14
评估板控制软件........................................................................ 21
工作原理 .......................................................................................... 15
原理图和PCB布局图................................................................ 22
数字接口概述 ............................................................................ 15
评估板配置选项........................................................................ 24
并行数字接口 ............................................................................ 15
外形尺寸 .......................................................................................... 26
串行外设接口(SPI)................................................................... 15
订购指南..................................................................................... 26
升/降接口 ................................................................................... 15
修订历史
2013年9月—修订版A至修订版B
逻辑引脚绝对最大额定值从3.6 V改为−0.3 V至+3.6 V(任何时
刻都不可超过|VPOS − 0.5 V|)....................................................... 5
2012年12月—修订版0至修订版A
更改“布局考虑因素”部分 ............................................................ 20
更新“外形尺寸” ............................................................................. 26
2011年10月—修订版0：初始版
Rev. B | Page 2 of 28
ADL5201
技术规格
除非另有说明，VS = 5 V，TA = 25°C，RS = RL = 150 Ω (100 MHz)，高性能模式，2 V p-p差分输出。
表1.
参数
动态性能
−3 dB带宽
压摆率
输入回损(S11)
输出回损(S22)
测试条件/注释
输入级
最大输入摆幅(差分)
差分输入电阻
共模输入电压
共模抑制比(CMRR)
VIN+和VIN−引脚
增益代码 = 111111
VOUT < 2 V p-p (5.2 dBm)
100 MHz
100 MHz
增益代码 = 000000
最小值
典型值
最大值 单位
700
5.5
−18.73
−18.8
MHz
V/ns
dB
dB
10.8
150
1.5
51.44
V p-p
Ω
V
dB
dB
dB
dB
dB
dB/°C
ns
dB
度
增益
最大电压增益
最小电压增益
增益步长
增益平坦度
增益温度灵敏度
增益步进响应
增益一致性误差
相位一致性误差
30 MHz < fC < 200 MHz
增益代码 = 000000
对于VIN = 0.2 V，增益代码 = 111111至000000
超过10 dB增益范围
超过10 dB增益范围
20
−11.5
0.5
0.285
0.0089
15
±0.03
1.0
输出级
输出电压摆幅
差分输出电阻
VOUT+和VOUT−引脚
P1dB时增益代码 = 000000
差分
10
150
V p-p
Ω
−86
−104
50
dBc
dBc
dBm
−91
−103
51
dBc
dBc
dBm
7.5
−89
−97
51
19.8
dB
dBc
dBc
dBm
dBm
−85
−90
50
dBc
dBc
dBm
噪声/谐波性能
46 MHz
二次谐波
三次谐波
输出IP3 (OIP3)
70 MHz
二次谐波
三次谐波
输出IP3 (OIP3)
140 MHz
噪声系数
二次谐波
三次谐波
输出IP3 (OIP3)
输出1 dB压缩点(OIP1dB)
300 MHz
二次谐波
三次谐波
输出IP3 (OIP3)
增益代码 = 000000
增益代码 = 111111
增益代码 = 000000，高性能模式
VOUT = 2 V p-p
VOUT = 2 V p-p
VOUT = 2 V p-p复合
增益代码 = 000000，高性能模式
VOUT = 2 V p-p
VOUT = 2 V p-p
VOUT = 2 V p-p复合
增益代码 = 000000，高性能模式
VOUT = 2 V p-p
VOUT = 2 V p-p
VOUT = 2 V p-p复合
增益代码 = 000000，高性能模式
VOUT = 2 V p-p
VOUT = 2 V p-p
VOUT = 2 V p-p复合
Rev. B | Page 3 of 28
ADL5201
参数
上电接口
上电阈值
测试条件/注释
PWUP引脚
使能器件的最低电压
使能器件的最高电压
PWUP输入偏置电流
增益控制接口
VIH
VIL
最大输入偏置电流
SPI时序
fSCLK
tDH
tDS
tPW
电源接口
电源电压
静态电流
最小值 典型值
最大值 单位
1.4
3.3
1
1.4
逻辑高电平的最小/最大电压值
逻辑低电平的最大电压值
3.3
0.8
LATCH、SCLK、SDIO数据引脚
1/tSCLK
数据保持时间
数据建立时间
SCLK高电平脉宽
关断电流
V
1
µA
20
5
5
5
MHz
ns
ns
ns
4.5
5.5
110
高性能模式
85°C
低功耗模式
85°C
PWUP低电平
V
V
µA
120
80
95
7
V
mA
mA
mA
mA
mA
时序图
tPW
tSCLK
SCLK
tDH
tDS
CS
DNC
DNC
DNC
DNC
DNC
DNC
R/W
FA1
FA0
D5
D4
D3
图2. SPI接口读/写模式时序图
tDS
tDS
tPW
UPDN_DAT
UPDN_CLK
UP
DN
tDS
RESET
tDH
图3. 升/降模式时序图
LATCH
A5 TO A0
tDH
图4. 并行模式时序图
Rev. B | Page 4 of 28
09388-104
DNC
09388-003
SDIO
D2
D1
D0
09388-002
tDS tDH
ADL5201
绝对最大额定值
表2.
参数
电源电压VPOS
PWUP、A0至A5、MODE0、MODE1、
PM、LATCH
输入电压VIN+和VIN−
内部功耗
θJA(裸露焊盘焊接到下方)
θJC(裸露焊盘)
最高结温
工作温度范围
存储温度范围
引脚温度(焊接，60秒)
额定值
5.5 V
−0.3 V至+3.6 V
(任何时刻都不
可超过|VPOS −
0.5 V|)
+3.6 V至−1.2 V
676.5 mW
37.16°C/W
2.29°C/W
140°C
–40°C至+85°C
–65°C至+150°C
240°C
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
Rev. B | Page 5 of 28
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路，但在遇
到高能量ESD时，器件可能会损坏。因此，应当采
取适当的ESD防范措施，以避免器件性能下降或功
能丧失。
ADL5201
20 PM
19 PWUP
22 VPOS
21 VPOS
24 VPOS
23 VPOS
引脚配置和功能描述
GND 1
18 VPOS
VIN+ 2
17 VOUT–
ADL5201
VIN– 3
16 VOUT+
TOP VIEW
(Not to Scale)
GND 4
MODE1 5
15 VOUT–
14 VOUT+
MODE0 6
NOTES
1. THE EXPOSED PADDLE (EP) MUST BE CONNECTED TO
A LOW IMPEDANCE GROUND PAD.
09388-004
UPDN_DAT/A0 12
9
GS1/CS/A3
UPDN_CLK/A1 11
8
GS0/FA/A2 10
7
SDIO/A5
SCLK/A4
13 LATCH
图5. 引脚配置
表3. 引脚功能描述
引脚编号 引脚名称
1, 4, EP
GND
7
SDIO/A5
8
SCLK/A4
9
GS1/CS
10
GS0/FA/A2
11
UPDN_CLK/A1
12
UPDN_DAT/A0
13
LATCH
18, 21,
22, 23, 24
19
20
PWUP
PM
描述
地。裸露焊盘(EP)必须与低阻抗接地焊盘相连。
正输入。
负输入。
MSB用于模式控制。通过MODE0引脚设置并行、SPI或升/降接口模式。
LSB用于模式控制。通过MODE1引脚设置并行、SPI或升/降接口模式。
串行数据输入/输出(SDIO)。当拉低CS时，SDIO用于SPI端口的读写操作。
第5位用于并行增益控制接口(A5)。
SPI模式下的串行时钟输入(SCLK)。
第4位用于并行增益控制接口(A4)。
MSB用于升/降模式下的增益步长控制(GS1)。
SPI接口选择(CS)。当串行模式使能时，逻辑低电平(0 V ≤ CS ≤ 0.8 V)使能SPI接口。
第3位用于并行增益控制接口(A3)。
LSB用于升/降模式下的增益步长控制(GS0)。
快速启动(FA)。串行模式下，逻辑高电平(1.4 V ≤ FA ≤ 3.3 V)根据SPI字的FA设置进行衰减。
第2位用于并行增益控制接口(A2)。
升/降功能的时钟接口(UPDN_CLK)。
第1位用于并行增益控制接口(A1)。
升/降功能的数据引脚(UPDN_DAT)。
第0位用于并行增益控制接口(A0)。
逻辑低电平(0 V ≤ LATCH ≤ 0.8 V)允许增益变化。
逻辑高电平(1.4 V ≤ LATCH ≤ 3.3 V)不允许增益变化。
正输出。
负输出。
正电源。
上电引脚。逻辑高电平(1.4 V ≤ PWUP ≤ 3.3 V)使能该器件。
高性能模式。逻辑低电平(0 V ≤ PM ≤ 0.8 V)使能高性能模式。
逻辑高电平(1.4 V ≤ PM ≤ 3.3 V)使能低功耗模式。
Rev. B | Page 6 of 28
ADL5201
典型性能参数
除非另有说明，VS = 5 V，TA = 25°C，RS = RL = 150 Ω (200 MHz)，高性能模式，2 V p-p差分输出。
25
25
46MHz
140MHz
300MHz
20
GAIN (dB)
6dB
5dB
8dB
7dB
5
5
0
–5
–5
–10
–10
–15
20
30
40
50
60
70
GAIN CODE
–20
10
40
40
35
35
NOISE FIGURE (dB)
45
30
25
20
15
20
25
PROGRAMMED GAIN (dB)
0
09388-006
15
–10dB
–11dB
1000
TA = +25°C
TA = +85°C
MIN GAIN (–11.5dB)
MID GAIN (+5dB)
15
5
10
TA = –40°C
20
5
5
–8dB
–9dB
–6dB
–7dB
25
10
0
–4dB
–5dB
100
30
10
–5
–2dB
–3dB
图9. 增益与频率响应的关系(每1 dB步进)
45
–10
0dB
–1dB
2dB
1dB
FREQUENCY (MHz)
图6. 增益与增益代码的关系(46 MHz、140 MHz和300 MHz)
0
–15
4dB
3dB
09388-008
10
09388-005
0
MAX GAIN (+20dB)
0
100
200
300
400
500
600
FREQUENCY (MHz)
图7. 噪声系数与编程增益的关系(140 MHz)
09388-009
GAIN (dB)
10dB
9dB
12dB
11dB
10
10
0
NOISE FIGURE (dB)
14dB
13dB
15
15
–15
16dB
15dB
18dB
17dB
20dB
19dB
20
图10. 噪声系数与频率的关系(最大、中等、最小增益输出)
25
20
18
20
16
OP1dB (dBm)
10
5
TA = –40°C
TA = +25°C
TA = +85°C
12
10
8
6
INPUT
MAX RATINGS
BOUNDARY
4
0
–15
–10
–5
0
5
10
15
20
PROGRAMMED GAIN (dB)
25
0
0
50
100
150
200
250
300
350
FREQUENCY (MHz)
图8. OP1dB与编程增益的关系(140 MHz)
图11. OP1dB与频率的关系(最大增益，三种温度)
Rev. B | Page 7 of 28
400
09388-010
2
09388-007
OP1dB (dBm)
14
15
ADL5201
60
60
–11.5dB
0dB
+10dB
+20dB
55
–11.5dB
0dB
+10dB
+20dB
55
50
OIP3 (dBm)
OIP3 (dBm)
50
45
45
40
INPUT
MAX RATINGS
BOUNDARY
35
40
30
35
50
100
150
200
250
300
350
400
FREQUENCY (MHz)
20
–4
60
2
3
4
5
6
40
40
35
35
0
50
100
150
200
250
300
350
400
30
–4
–70
–1
0
1
2
3
4
5
6
400
图16. 输出三阶交调截点与功率的关系
(频率 = 140 MHz，三种温度)
–60
46MHz
140MHz
300MHz
TA = –40°C
TA = +25°C
TA = +85°C
–70
–80
IMD3 (dBc)
–80
–90
–90
–100
–100
–110
–110
–10
–5
0
5
10
15
PROGRAMMED GAIN (dB)
20
25
–120
09388-013
–120
–15
–2
POUT (dBm)
图13. 输出三阶交调截点与频率的关系
(三种温度，2 V p-p复合)
–60
–3
09388-015
45
09388-016
OIP3 (dBm)
45
09388-012
OIP3 (dBm)
1
50
FREQUENCY (MHz)
IMD3 (dBc)
0
TA = –40°C
TA = +25°C
TA = +85°C
55
50
30
–1
图15. 输出三阶交调截点与功率的关系
(四种增益代码，频率 = 140 MHz，2 V p-p复合)
TA = –40°C
TA = +25°C
TA = +85°C
55
–2
POUT (dBm)
图12. 输出三阶交调截点与频率的关系
(四种增益代码)
60
–3
09388-014
0
09388-011
30
25
0
50
100
150
200
250
300
FREQUENCY (MHz)
图14. 双音输出IMD3与编程增益的关系
(46 MHz、140 MHz和300 MHz)
图17. 双音输出IMD3与频率的关系
(三种温度)
Rev. B | Page 8 of 28
350
ADL5201
–80
–50
–90
–60
–100
–70
–110
–80
–120
–90
–130
–100
–140
–110
50
100
150
200
250
–120
350
300
FREQUENCY (MHz)
–80
–60
–90
–70
–100
–80
–110
–90
–120
–100
–130
–110
–140
–6
–5
–70
–100
–80
–110
–90
–120
–100
–130
–110
50
100
150
200
250
–120
350
300
09388-018
0
HARMONIC DISTORTION HD2 (dBc)
–90
–80
HARMONIC DISTORTION HD3 (dBc)
–60
FREQUENCY (MHz)
–1
0
1
2
3
4
5
6
–120
–60
TA = –40°C
TA = +25°C
TA = +85°C
–90
–70
–100
–80
–110
–90
–120
–100
–130
–110
–140
–6
–5
–4
–3
–2
–1
0
1
2
3
4
5
6
–120
POUT (dBm)
图19. 谐波失真与频率的关系(三种温度)
图22. 谐波失真与功率的关系
(频率 = 140 MHz，三种温度)
25
20
18
20
16
14
OP1dB (dBm)
15
10
5
TA = –40°C
TA = +25°C
TA = +85°C
12
10
8
6
INPUT
MAX RATINGS
BOUNDARY
4
–10
–5
0
5
10
15
20
PROGRAMMED GAIN (dB)
25
0
0
50
100
150
200
250
300
FREQUENCY (MHz)
图23. OP1dB与频率的关系
(最大增益，三种温度，低功耗模式)
图20. OP1dB与编程增益的关系(140 MHz，低功耗模式)
Rev. B | Page 9 of 28
350
400
09388-022
2
0
–15
09388-019
OP1dB (dBm)
HARMONIC DISTORTION HD2 (dBc)
–50
–80
–140
–2
POUT (dBm)
–40
TA = –40°C
TA = +25°C
TA = +85°C
–70
–3
图21. 谐波失真与功率的关系(四种增益编码，
频率 = 140 MHz)
图18. 谐波失真与频率的关系(四种增益代码)
–60
–4
HARMONIC DISTORTION HD3 (dBc)
0
–50
09388-021
–150
–70
HARMONIC DISTORTION HD3 (dBc)
–40
–40
–11.5dB
0dB
+10dB
+20dB
09388-020
–30
HARMONIC DISTORTION HD2 (dBc)
–70
–60
HARMONIC DISTORTION HD3 (dBc)
–60
HARMONIC DISTORTION HD2 (dBc)
–20
–11.5dB
0dB
+10dB
+20dB
09388-017
–50
ADL5201
60
60
–11.5dB
0dB
+10dB
+20dB
55
–11.5dB
0dB
+10dB
+20dB
55
50
45
OIP3 (dBm)
45
40
35
40
INPUT
MAX RATINGS
BOUNDARY
30
35
50
100
150
200
250
300
350
400
FREQUENCY (MHz)
20
–4
55
2
3
4
5
6
TA = –40°C
TA = +25°C
TA = +85°C
45
40
40
35
35
0
50
100
150
200
250
300
350
400
30
–4
–70
–1
0
1
2
3
4
5
6
图28. 输出三阶交调截点与功率的关系
(三种温度，低功耗模式，2 V p-p复合)
–60
46MHz
140MHz
300MHz
TA = –40°C
TA = +25°C
TA = +85°C
–70
–80
IMD3 (dBc)
–80
–90
–90
–100
–110
–110
–10
–5
0
5
10
15
20
PROGRAMMED GAIN (dB)
25
09388-025
–100
–120
–15
–2
POUT (dBm)
图25. 输出三阶交调截点与频率的关系
(三种温度，低功耗模式)
–60
–3
09388-027
OIP3 (dBm)
45
09388-024
OIP3 (dBm)
1
50
FREQUENCY (MHz)
IMD3 (dBc)
0
60
50
30
–1
图27. 输出三阶交调截点与功率的关系
(四种增益代码，频率 = 140 MHz，低功耗模式)
TA = –40°C
TA = +25°C
TA = +85°C
55
–2
POUT (dBm)
图24. 输出三阶交调截点与频率的关系
(四种增益代码，低功耗模式，2 V p-p复合)
60
–3
09388-026
0
09388-023
30
25
–120
0
50
100
150
200
250
300
FREQUENCY (MHz)
图29. 双音输出IMD3与频率的关系
(三种温度，低功耗模式)
图26. 双音输出IMD3与编程增益的关系
(46 MHz、140 MHz和300 MHz，低功耗模式)
Rev. B | Page 10 of 28
350
400
09388-028
OIP3 (dBm)
50
ADL5201
–80
–50
–90
–60
–100
–70
–110
–80
–120
–90
–130
–100
–140
–110
50
100
150
200
250
300
–120
350
FREQUENCY (MHz)
–80
–60
–90
–70
–100
–80
–110
–90
–120
–100
–130
–110
–140
–6
–60
–100
–70
–110
–80
–120
–90
–130
–100
–140
–110
0
50
100
150
200
250
300
–120
350
FREQUENCY (MHz)
HARMONIC DISTORTION HD2 (dBc)
–50
–90
HARMONIC DISTORTION HD3 (dBc)
–80
09388-030
–40
–150
–70
–30
–70
–80
–2
–1
0
1
2
3
4
5
6
–120
–50
TA = –40°C
TA = +25°C
TA = +85°C
–60
–90
–70
–100
–80
–110
–90
–120
–100
–130
–6
–5
–4
–3
–2
–1
0
1
2
3
4
5
6
–110
POUT (dBm)
图31. 谐波失真与频率的关系(三种温度，
低功耗模式)
图34. 谐波失真与功率的关系
(频率 = 140 MHz，三种温度，低功耗模式)
VOLTAGE
CH4 1mV/DIV
CH1 200mV/DIV
TIME (10ns/DIV)
图32. 使能时域响应
图35. 禁用时域响应
Rev. B | Page 11 of 28
09388-034
TIME (10ns/DIV)
CH1 200mV/DIV
CH4 1V/DIV
09388-031
VOLTAGE
HARMONIC DISTORTION HD2 (dBc)
–60
–3
图33. 谐波失真与功率的关系
(四种增益代码，频率 = 140 MHz，低功耗模式)
–20
TA = –40°C
TA = +25°C
TA = +85°C
–4
POUT (dBm)
图30. 谐波失真与频率的关系(四种增益代码，
低功耗模式)
–50
–5
HARMONIC DISTORTION HD3 (dBc)
0
–50
09388-033
–150
–70
HARMONIC DISTORTION HD3 (dBc)
–40
–40
–11.5dB
0dB
+10dB
+20dB
09388-032
–30
HARMONIC DISTORTION HD2 (dBc)
–70
–60
HARMONIC DISTORTION HD3 (dBc)
–60
HARMONIC DISTORTION HD2 (dBc)
–20
–11.5dB
0dB
+10dB
+20dB
09388-029
–50
ADL5201
CH2 500mV/DIV
0pF
VOLTAGE
TIME (10ns/DIV)
TIME (1ns/DIV)
300
250
100
–20
200
–30
50
–40
0
–50
–50
–60
–100
MAGNITUDE MAX GAIN
MAGNITUDE MIN GAIN
PHASE MAX GAIN
PHASE MIN GAIN
150
–40
100
–50
50
–60
0
–70
–50
–80
–150
–90
–100
10
09388-036
–200
1000
100
–30
FREQUENCY (MHz)
–100
MAGNITUDE MAX GAIN
MAGNITUDE MIN GAIN
PHASE MAX GAIN
PHASE MIN GAIN
–150
100
–200
1000
FREQUENCY (MHz)
图40. S22幅度和相位与频率的关系
图37. S11幅度和相位与频率的关系
1.0
0
0.8
–10
REVERSE ISOLATION (dB)
0.6
0.4
0.2
0
–0.2
–0.4
–20
–30
–40
–50
–0.6
–10
–5
0
5
10
15
PROGRAMMED GAIN (dB)
20
25
09388-037
–1.0
–15
图38. 增益步进误差(频率 = 140 MHz)
–70
10
100
FREQUENCY (MHz)
图41. 反向隔离与频率的关系
Rev. B | Page 12 of 28
1000
09388-041
–60
–0.8
09388-039
–20
S22 MAGNITUDE (dB)
150
S11 PHASE (Degrees)
–10
GAIN ERROR (dB)
S11 MAGNITUDE (dB)
0
–10
200
S22 PHASE (Degrees)
图39. 大信号脉冲响应(0 pF和5.6 pF，2 V p-p复合)
0
–80
10
09388-038
200mV/DIV
图36. 增益步进时域响应
–70
INPUT
09388-035
VOLTAGE
CH3 50mV/DIV
5.6pF DIFFERENTIAL
ADL5201
1.0
0
MIN
MID
MAX
–10
REVERSE ISOLATION (dB)
GROUP DELAY (ns)
0.8
0.6
0.4
0.2
–20
–30
–40
1000
FREQUENCY (MHz)
–60
10
COMMON-MODE REJECTION RATIO, CMRR (dB)
4.0
3.0
350MHz
300MHz
250MHz
200MHz
150MHz
100MHz
50MHz
1.5
1.0
0.5
0
0
10
20
30
40
50
GAIN CODE
60
70
09388-043
PHASE VARIATION (Degrees)
3.5
2.0
1000
图44. 禁用状态反向隔离与频率的关系
图42. 群延迟与频率的关系(最大、中等、最小增益输出)
2.5
100
FREQUENCY (MHz)
图43. 相位变化与增益代码的关系
60
50
40
30
20
10
0
10
100
FREQUENCY (MHz)
图45. 共模抑制比与频率的关系
Rev. B | Page 13 of 28
1000
09388-045
100
09388-042
0
10
09388-044
–50
ADL5201
特性和测试电路
图46. 专用50 Ω差分至差分电路板S参数测试电路
图47. 失真、增益和噪声测试电路
图48. 差分至差分特性板
Rev. B | Page 14 of 28
ADL5201
工作原理
数字接口概述
若要写入SPI寄存器，CS必须拉低，并且16时钟脉冲必须
ADL5201 DVGA具有三个数字增益控制选项：并行控制接
施加于SCLK。若要读取SPI寄存器值，读/写位必须设为高
口、串行外设接口和增益升/降接口。通过两个控制引脚
电平、拉低CS并且器件必须进行时钟控制。寄存器在随后
MODE0和MODE1选择所需增益控制选项(模式控制引脚的
的16个时钟周期内被读取后，SPI自动置于写入模式。
真值表见表4)。增益代码为6位二进制格式。设置逻辑高电
平需要1.4 V至3.3 V的电压。
快速启动
快速启动功能可通过SPI使用，支持以预置步长降低当前
有两个引脚对所有增益控制选项有效：PM和PWUP。PM
的增益设置。提供4种不同的衰减步长。快速启动的真值
可让用户选择以低功耗模式或高性能模式工作。PWUP是
表见表5。
上电引脚。三个接口共享物理引脚，每一数字引脚具有三
表5. SPI 2位衰减步长真值表
种不同功能(见表3)。
FA1
0
0
1
1
表4. 数字控制接口选择真值表
MODE1
0
0
1
1
MODE0
0
1
0
1
接口
并行控制
串行外设(SPI)
升/降
升/降
FA0
0
1
0
1
步长(dB)
2
4
8
16
SPI快速启动模式受FA引脚控制。FA引脚上的逻辑高电平
导致的衰减由SPI寄存器内的位[FA1:FA0]选定。
并行数字接口
上电/断电接口
并行数字接口使用6个二进制位(位[A5:A0])和1个闩锁引脚
GS1和GS0引脚控制升/降增益步进功能。当UPDN_DAT引
(LATCH)。闩锁引脚控制输入数据锁存器是透明还是锁存
脚为高电平时，UPDN_CLK引脚上的时钟脉冲引起增益上
状态。在透明模式下，增益随输入增益控制位的变化而改
升(上升沿和下降沿)。当UPDN_DAT引脚为低电平时，
变。在锁存模式下，增益由锁存增益设置决定，不随输入
UPDN_CLK引脚上的时钟脉冲引起增益下降。
增益控制位的变化而改变。
SPI使用三个引脚：SDIO、SCLK和CS。SPI数据寄存器由
UPDN_CLK
UP
DN
RESET
09388-049
UPDN_DAT
串行外设接口(SPI)
两个字节组成：6个增益控制位、2个衰减步长地址位、1
图50. 升/降时序
个读/写位和7个无关位。SDIO是串行数据输入和输出引
单极性上升沿锁存数据检测复位，下降沿锁存相反的极
脚。SCLK引脚是串行时钟，CS是通道选择引脚。
性。复位导致最小二进制增益代码为111111。
D0
D1
D2
D3
D4
D5
FA0
增益步进功能的真值表见表6。可通过GS1和GS0引脚选择
FA1 R/W DNC DNC DNC DNC DNC DNC DNC
步长。增益受限于最大和最小控制范围。
DO NOT CARE
(7 BITS)
表6. 增益步长控制真值表
READ/WRITE
FAST ATTACK ATTENUATION
STEP SIZE ADDRESS
GAIN CONTROL
图49. 16位SPI寄存器
09388-050
DATA
MSB LSB MSB
GS1
0
0
1
1
Rev. B | Page 15 of 28
GS0
0
1
0
1
步长(dB)
0.5
1
2
4
ADL5201
真值表
逻辑时序
若要写入ADL5201，参考图51中的时序。写入模式使用
表7. 增益代码与电压增益关系查找表
6位二进制
增益代码
000000
000001
000010
000011
000100
000101
000110
000111
001000
001001
001010
001011
001100
001101
001110
001111
010000
010001
010010
010011
010100
010101
010110
010111
011000
011001
011010
011011
011100
011101
011110
011111
电压
增益(dB)
20
19.5
19
18.5
18
17.5
17
16.5
16
15.5
15
14.5
14
13.5
13
12.5
12
11.5
11
10.5
10
9.5
9
8.5
8
7.5
7
6.5
6
5.5
5
4.5
6位二进制
增益代码
100000
100001
100010
100011
100100
100101
100110
100111
101000
101001
101010
101011
101100
101101
101110
101111
110000
110001
110010
110011
110100
110101
110110
110111
111000
111001
111010
111011
111100
111101
111110
111111
电压
增益(dB)
4
3.5
3
2.5
2
1.5
1
0.5
0
−0.5
−1
−1.5
−2
−2.5
−3
−3.5
−4
−4.5
−5
−5.5
−6
−6.5
−7
−7.5
−8
−8.5
−9
−9.5
−10
−10.5
−11
−11.5
SDIO引脚上的16位串行字。字的读/写位必须为低电平以
写入位[D5:D0]，它是衰减水平的二进制加权代码(0 = 最小
衰减，63 = 最大衰减)。FA0和FA1位控制快速启动的步长。
DNC是没有功能的无关位。
读取ADL5201 SPI寄存器需要以下两个步骤：
1. 使用一个16位的字和图51中描述的时序设置读/写位为
高电平。当读/写位处于高电平时，其它位均忽略。
2. SDIO在下一个序列中用作输出。写入模式使用16个时
钟和图51中描述的时序通过SDIO串行输出。读/写位在
读取序列后自动返回低电平至写入状态。
tPW
tSCLK
SCLK
tDH
tDS
CS
SDIO
DNC
DNC
DNC
DNC
DNC
DNC
DNC
R/W
FA1
FA0
图51. SPI接口读/写模式时序图
Rev. B | Page 16 of 28
D5
D4
D3
D2
D1
D0
09388-151
tDS tDH
ADL5201
电路描述
基本结构
每个放大器输出端的直流电流由两个外部扼流圈提供。扼
ADL5201是一款差分可变增益放大器(VGA)，由一个150 Ω数
流圈电感和负载电阻与器件的输出电阻并联，为响应增加
字控制式无源衰减器后接反馈式高线性度跨导放大器组成。
了低频极点。扼流圈的寄生电容加大了器件的输出电容。
该总电容与负载和输出电阻并联，共同设置器件的高频极
ADL5201
gm
AMP
ATTENUATOR
VIN–
此，选择扼流圈的数值和种类时需作出权衡。当工作频率
VOUT+
为15 MHz至700 MHz、驱动150 Ω负载时，推荐使用SRF为
VOUT–
LOGIC
160 MHz或更高的1 μH扼流圈(例如Coilcraft 0805LS-102XJBB)。
REF
DIGITAL INPUTS
PARALLEL, SPI,
FAST ATTACK
UP/DOWN
若使用更高数值的扼流圈，由于存在内部交流耦合反馈，
4 MHz零电平会导致频率低于4 MHz时S21上升至6 dB。
09388-051
VIN+
点。通常，扼流圈的电感越大，其寄生电容也越大。因
放大器的电源电流由通过VPOS引脚的35 mA电流和通过两
个扼流圈组合的50 mA电流组成。后者随温度每上升10°C而
图52. 原理示意图
输入系统
升高大约2.5 mA。在高性能模式下，总扼流圈电流上升至
放大器输入端的直流电压电平由一个独立的内部基准电压
75 mA。放大器针对每个极性都有两个输出引脚，它们的位
源电路设置为约1.6 V。基准电压源无法访问、无法调整。
置交叉相对。设计电路板时，相应的输出由于布线而互相
通过拉低PWUP引脚，可关断放大器。在关断模式下，总
电流降低至7 mA(典型值)。输入端的直流电平保持在大约
1.6 V，无论PWUP引脚的状态如何。
连接，因此需注意降低寄生电容。降低寄生电容的一个良
好实践做法是避免该布线区域和扼流圈的任何接地或与电
源层相接。
增益控制
输出放大器
驱动150 Ω负载时，输出放大器的增益设为22 dB。匹配条件
下，该放大器的输入和输出电阻设为150 Ω。若负载或源电
阻不等于150 Ω，则可用下列等式决定最终增益和输入/输出
电阻。
增益可通过并行控制接口、串行外设接口或增益升/降接口
调整。通常，增益步长为0.5 dB，但可通过各种接口编程设
置更大的步长，如“数字接口概述”部分所述。放大器的最
大增益为+20 dB(代码0)至−11.5 dB(代码63)。
最大增益设置下，放大器的噪声系数约为7.5 dB，并会随着
电压增益 = AV = 0.09 × (2000)//RL
增益的下降而增加。噪声系数的增加量与增益的减少量相
RIN = (2000 + RL)/(1 + 0.09 × RL)
等。在输出端测得的器件线性度是一阶的，且与增益设置
S21 (增益) = 2 × RIN/(RIN + RS) × AV
无关。增益介于−4 dB至+20 dB之间时，200 MHz条件下150 Ω
ROUT = (2000 + RS)/(1 + 0.09 × RS)
负载的OIP3约为50 dBm(每个信号音0 dBm)。增益设置为
注意，设置为最大衰减时，输出放大器得到的RS是衰减器
的输出电阻，为150 Ω。然而，在最小衰减时，RS是连接至
−4 dB以下时，OIP3下降至约40 dBm。
器件输入端的源电阻。
Rev. B | Page 17 of 28
ADL5201
应用信息
基本连接
图53显示了ADL5201的基本连接。4.5 V至5.5 V电压可施加
必须将PWUP引脚拉高以使能ADL5201 (1.4 V ≤ PWUP ≤ 3.3 V)。
于VPOS引脚。每个电源引脚应与至少一个0.1 μF的低电感、
将PWUP下拉至低电平则会让ADL5201进入休眠模式，环
表面贴装陶瓷电容相连，以便去耦。电容应尽可能靠近
境温度下电流损耗降低至大约7 mA。
器件。
ADC驱动
ADL5201的输出必须通过1 μH RF扼流圈上拉至正电源。差
ADL5201是一款高度线性、可变增益放大器，专为ADC接
分输出偏置为正电源，需要连接交流耦合电容，最好是0.1 μF
口而优化。输出IMD和本底噪声在31.5 dB增益范围内保持
的电容。同样，输入引脚处于高于地约1.6 V的偏置电压下，
恒定。对于接收机范围改变时需保持恒定瞬时动态范围的可
也应进行交流耦合。交流耦合电容和RF扼流圈原则上是低
变增益接收机而言，这一特性很重要。输出噪声为15 nV/√Hz，
频工作时的限制因素。
与14位或16位ADC兼容。以−1 dBm驱动150 Ω或2 V p-p输出
数字引脚(模式控制引脚、与SPI和并行增益控制相关的引
时，双音IMD通常大于−100 dB。150 Ω的输出阻抗使得针对
脚、PM和PWUP)工作电压为3.3 V。
高输出阻抗ADC的滤波器设计更简便。
0.1µF
0.1µF
0.1µF
+VPOS
0.1µF
0.1µF
RS
2
BALANCED
AC
SOURCE
RS
2
24
23
22
21
20
19
VPOS
VPOS
VPOS
PM
PWUP
3.3V
VPOS
3.3V
10µF
1µH
1 GND
VPOS 18
2 VIN+
VOUT– 17
0.1µF
0.1µF
0.1µF
3 VIN–
VOUT+ 16
ADL5201
4 GND
VOUT– 15
5 MODE1
VOUT+ 14
RL
1µH
BALANCED
LOAD
0.1µF
GS1/CS/A3
GS0/FA/A2
UPDN_CLK/A1
UPDN_DAT/A0
7
8
9
10
11
12
6 MODE0
GAIN CONTROL INTERFACE
图53. 基本连接
Rev. B | Page 18 of 28
LATCH 13
09388-052
SCLK/A4
MODE0
SDIO/A5
GAIN MODE INTERFACE
ADL5201
5V
5V
1:3
1µH
0.1µF
VREF
0.1µF
75Ω
ADL5201
50Ω
47nH
75Ω
AC
AD9467
14pF
33Ω
VREF
47nH
0.1µF
0.1µF
33Ω
1µH
09388-053
DIGITAL
INTERFACE
5V
图54. 采用ADL5201和AD9467的宽带ADC接口示例
0
AD9467。AD9467是一款16位、200 MSPS至250 MSPS ADC，
–15
具有缓冲宽带输入，由此产生530 Ω差分输入阻抗，要求具
–30
有2 V或2.5 V输入摆幅才能达到满量程。为优化性能，ADL5201
应采用阻抗变压器或输入巴伦以差分方式驱动。
0
–1
AMPLITUDE (dBFS)
图54表示ADL5201驱动一个双极点、100 MHz低通滤波器至
–45
–60
–75
3
–90
5
2 +
6
–105
–2
4
–4
–135
–5
–150
–6
0
15
30
45
60
75
90
105
120
FREQUENCY (MHz)
–7
09388-055
–120
–3
图56. 图54所示电路在100 MHz输入
信号时测得的单音性能
–8
–9
两路1 V p-p信号的双音100 MHz IMD具有大于91 dBc的SFDR，
–11
如图57所示。
0
20
40
60
80
100
120
140
160
FREQUENCY (MHz)
180
200
图55. 图54所示宽带ADC接口的
测量频率响应
FUND1 = –6.682dBFS
FUND2 = –7.096dBFS
2f1 – f2 = –93.2dBFS
2f2 – f1 = –92.58dBc
NOISE FLOOR = –115.3dBFS
0
–15
–30
图54使用1:3阻抗变压器以提供ADL5201匹配输入的150 Ω输
入阻抗。ADL5201输出通过两个1 μH电感偏置，输出端的
两个0.1 μf电容对来自AD9467输入共模电压的5 V电感电压
去耦。两个75 Ω电阻为增益与负载无关的ADL5201提供150 Ω
–45
–60
–75
–120
波器。两个33 Ω隔离电阻抑制来自ADC输入采样保持电路
–135
的任何开关电流。图54所示电路可为AD9467提供可变增
–150
的增益为20 dB(最大增益)、SNR为68 dB时，在100 MHz时的
SFDR性能为88 dBc，如图56所示。
Rev. B | Page 19 of 28
0
15
2f2 – f1
+
2f2 + f1 f1 + f2
f2 – f1
–105
负载。47 nH电感和14 pF电容构成(100 MHz – 1 dB)低通滤
益、隔离、滤波和源阻抗匹配。利用该电路，当ADL5201
2f1 + f2
–90
30
45
60
75
90
2f1 – f2
105
FREQUENCY (MHz)
图57. 图54所示电路在100 MHz输入信号时
测得的双音性能
120
09388-056
–12
09388-054
–10
AMPLITUDE (dBFS)
INSERTION LOSS (dB)
SNR = 68dB
SFDR = 88dBc
NOISE FLOOR = –114dBFS
FUND = –1.05dBFS
SECOND = –94.7dBc
THIRD = –88.75dBc
ADL5201
图58提供了另一种窄带方法。通过在ADL5201与目标ADC
传递函数。最终的整体频率响应呈现出带通特性，有助于
之间设计一个窄带通抗混叠滤波器，目标奈奎斯特频率区
抑制目标奈奎斯特频率区域外的噪声。表8提供了一些初
域外的ADL5201输出噪声得以衰减，有助于保持ADC的
步建议值供原型设计使用。可能还需要考虑一些经验优化
SNR性能。一般而言，若用一个恰当阶数的抗混叠滤波器
方法，帮助补偿实际的PCB寄生效应。
时，SNR性能会提高数个分贝(dB)。本例采用一个低损耗
布局布线考虑
1:3输入变压器，使ADL5201的150 Ω平衡输入与50 Ω不平衡
ADL5201放大器针对每个极性都有两个输出引脚，它们的
源端相匹配，从而使输入端的插入损耗最小。
位置交叉相对。设计电路板时，相应的输出由于布线而互
图58显示ADL5201针对驱动ADI公司一些颇受欢迎的无缓
相连接，因此需注意降低寄生电容。降低寄生电容的一个
冲ADC(如AD9246、AD9640和AD6655)进行了优化。表8列
良好实践做法是避免该布线区域和扼流圈的任何接地或与
出了针对常用的IF采样中心频率，相关抗混叠滤波器元件
电源层相接。
的推荐值。电感L5与片内ADC输入电容及C4所提供电容的
如果包括走线电容在内的共模负载电容大于2 pF，则器件输
一部分并联，构成一个谐振电路。该谐振电路有助于确保
出引脚应使用寄生抑制电阻。这些电阻应放置在紧接着交
ADC输入在目标中心频率条件下像个真实的电阻。此外，
越连接的输出走线中。使用5 Ω串联电阻(0402尺寸)可以对
在直流时电感L6会使ADC输入短路，从而将一个零点引入
输出系统充分去Q，而增益不会明显降低。
传递函数。交流耦合电容和偏置扼流圈会将更多零点引入
5V
5V
1:3
1µH
1nF
1nF
L1
ADL5201
50�
C2
AC
1nF
1nF
L1
L3
L5
C4
L3
CML
75Ω
75Ω
L6
AD9246
AD9640
AD6655
L5
1µH
09388-057
DIGITAL
INTERFACE
5V
图58. 无缓冲ADC应用的窄带IF采样解决方案
表8. 针对不同IF采样中心频率的接口滤波器建议值
中心频率
(MHz)
96
140
170
211
1 dB带宽
(MHz)
27
31
25
40
L1 (nH)
68
47
39
30
C2 (pF)
15
11
10
7
Rev. B | Page 20 of 28
L3 (nH)
220
150
120
100
C4 (pF)
15
11
10
7.5
L5 (nH)
68
47
47
30
L6 (nH)
150
82
51
43
ADL5201
评估板
可利用软件来编程设置ADL5201评估板的可变增益控制。
评估板控制软件
评估板由4层组成，带有分离的接地层分别用于模拟和数
ADL5201评估板配置了一个USB接口，以编程设置ADL5201
字部分。注意：应将电源去耦电容放置于靠近器件引脚的
的增益。软件的图形用户界面(见图59)允许用户选择特定
位置。评估板可为各个通道提供简单的单端(通过Mini-
增益模式和增益水平，向器件内写入数据。GUI还允许用
Circuits TC3-1T+ RF&变压器)或差分配置ʼn
户从SDIO引脚(用于显示当前编程的增益设置)回读数据。
用户可以从www.analog.com的ADL5201产品页面下载该软
09388-058
件的安装文件。
图59. 评估板控制软件
Rev. B | Page 21 of 28
ADL5201
原理图和PCB布局图
图60. 评估板原理图
Rev. B | Page 22 of 28
09388-060
ADL5201
图62. 顶层
09388-062
09388-061
图61. 逻辑原理图
图63. 底层
Rev. B | Page 23 of 28
ADL5201
评估板配置选项
主要元器件的配置选项
表9. 主要元器件的物料清单
元件
C2 至 C5, C7, C9, C17
功能
电源去耦。标称电源去耦：通过一个0.1 μF电容去耦至地。
U1
INB−
T2
J1
C1
R3, R4, R9 至R13
受测试器件。
输入接口。INB−是RF输入。T2是阻抗比为3:1的巴伦，
用于将单端50 Ω信号转换为150 Ω平衡差分信号。
可通过移除R3并在R4安装一个0 Ω跳线，
将输入配置为差分。
C1提供隔直。当以全差分源驱动ADL5201时，
R12和R13为预留位置，可替换为隔直电容。
R3针对单端应用，将差分驱动接口的一侧接地。
R9、R10和R11用于匹配元件的普通布局
T1
C10 至C12
L1, L2
R19, R20, R24 至R28,
R47, R48, R51
OUTB+, OUTB−
输出接口。T1是阻抗比为3:1的巴伦，
用于将150 Ω平衡差分信号转换为50 Ω单端信号。
C10和C11用于隔直。
L1和L2为开集输出提供直流偏置。
R24至R28用于匹配元件的普通布局。
R47针对单端应用，将差分输出接口的一侧接地。
T1 = TC3-1T+ (Mini-Circuits)
C10至C12 = 0.1 μF(尺寸：0402)
R19、R20、R24至R26、R47、
R51 = 0 Ω(尺寸：0402)
R27、R28、R48 = 开路
L1、L2 = 1 μH(尺寸：0805)
OUTB+(SMA连接器)已安装
OUTB−(SMA连接器)已安装
PWUP, PWRUP
上电接口。ADL5201通过采用外部电源对PWUP施加逻辑高电平来
上电(1.4 V ≤ PWUPA/B ≤ 3.3 V)，或通过在3引脚接头PWUP的Pin 1和
Pin 2之间安装分流器实现上电。
PWUP(3引脚接头)已安装
PWRUP(SMA连接器)已安装
A0至A5
LATCH
PM
MODE0, MODE1
R1, R2, R5至R8 ,
R14 至 R18, R21 至R23,
R30至R38 , R42, R43, R46
C6, C8, C13至C16
增益控制接口。所有增益控制功能均可利用所提供的软件通过
USB微控制器完全控制。若必要，三引脚接头可支持手动操作
增益控制。
R1、R2、R5至R8、R14、R15、R17、R18、R22、R23、R34至
R38、R42、R43和R46将数字控制引脚与微控制器隔离，并提
供限流功能。
R16、R21和R30至R33电阻，以及C6、C8、C13至C16电容允许
滤波器元器件的普通布局。
A0至A5(3引脚接头)已安装
LATCH(3引脚接头)已安装
MODE0(3引脚接头)已安装
MODE1(3引脚接头)已安装
PM(3引脚接头)已安装
R1、R2、R5至R8、R14、R15、R17、
R18、R22、R23、R34至R38、R42、
R43、R46 = 1 kΩ(尺寸：0402)
R16、R21、R30至R33 = 开路
Rev. B | Page 24 of 28
默认条件
C2 = 10 μF(尺寸C7343)
C3至C5、C7、C9、C17 = 0.1 μF
(尺寸0603)
已安装
T2 = TC3-1T+ (Mini-Circuits)
C1 = 0.1 μF(尺寸：0402)
R3、R12、R13 = 0 Ω(尺寸：0402)
R4、R9至R11 = 开路
INB−(SMA连接器)已安装
J1(SMA连接器)已安装
ADL5201
USB元器件的配置选项
表10. USB元器件的物料清单C
元件
C31, C62
C49
C28 至 C30, C53 至 C55, C57 至 C61
C47, C50
C52, C56
D6
J16
R39, R49, R50
R41
R40
R44, R45
R58
U6
U7
U5
Y2
默认条件
22 pF(尺寸：0603)
1000 pF(尺寸：0603)
0.1 μF(尺寸：0402)
1 μF(尺寸：0402)
10 pF(尺寸：0402)
绿色LED(Panasonic LNJ308G8TRA)
USB SMT连接器(Hirose Electric UX60A-MB-5ST 240-0003-4)
2 kΩ(尺寸：0603)
78.7 kΩ(尺寸：0603)
140 kΩ(尺寸：0603)
100 kΩ(尺寸：0603)
0 Ω(尺寸：0603)
USB微控制器(Cypress CY7C68013A-56LFXC)
64 kb EEPROM(Microchip 24LC64-I/SN)
低压差稳压器(Analog Devices ADP3334ACPZ)
24 MHz晶振(AEL Crystals X24M000000S244)
Rev. B | Page 25 of 28
ADL5201
外形尺寸
0.30
0.25
0.18
0.50
BSC
PIN 1
INDICATOR
24
19
18
1
EXPOSED
PAD
TOP VIEW
0.80
0.75
0.70
0.50
0.40
0.30
13
12
6
7
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
2.65
2.50 SQ
2.45
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WGGD.
04-12-2012-A
PIN 1
INDICATOR
4.10
4.00 SQ
3.90
图64. 24引脚引脚架构芯片级封装[LFCSP_WQ]
4 mm x 4 mm，超薄体
(CP-24-7)
尺寸单位：mm
订购指南
型号 1
ADL5201ACPZ-R7
ADL5201-EVALZ
1
温度范围
−40°C至+85°C
封装描述
24引脚 LFCSP_WQ，7"卷带和卷盘
评估板
Z = 符合RoHS标准的器件。
Rev. B | Page 26 of 28
封装选项
CP-24-7
ADL5201
注释
Rev. B | Page 27 of 28
ADL5201
注释
©2011-2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09388sc-0-9/13(B)
Rev. B | Page 28 of 28