CMOS 低電圧 4 Ωクワッド SPST スイッチ ADG711/ADG712/ADG713 特長 機能ブロック図 ＋1.8 V∼＋5.5 V単電源動作 低いON抵抗（2.5 Ω Typ） 平坦な低いON抵抗 −3 dB帯域幅＞200 MHz レールtoレール動作 S1 IN1 16ピンのTSSOPパッケージまたはSOICパッケージを使用 高速スイッチング時間 tON 16 ns IN1 D1 D1 S2 S2 IN2 IN2 D2 ADG711 IN3 ADG712 D3 TTL/CMOS互換 S4 S4 IN4 D4 S3 IN3 D3 バッテリ駆動のシステム D2 ADG713 S3 消費電力（Typ）＜0.01 mW アプリケーション S2 D2 IN3 IN4 D1 IN2 S3 tOFF 10 ns S1 S1 IN1 D3 S4 IN4 D4 D4 スイッチは論理"1"入力に対して示してあります。 通信システム サンプル&ホールド・システム オーディオ信号のルーティング ビデオ・スイッチング 機械的リード・リレーの置換え 概要 製品のハイライト ADG711、ADG712、ADG713は、4個の選択可能なスイッチを内蔵 1. ＋1.8 V∼＋5.5 Vの単電源動作。ADG711、ADG712、ADG713は高性 するモノリシックCMOSデバイスです。これらのスイッチは、低消 能を提供し、＋3 V電源と＋5 V電源で仕様を保証しています。 費電力でありながら高速スイッチング速度、 低いON抵抗、 低リーク 2. 非常に低いRONを持っています（5 Vで4.5 ΩMax、3 Vで8 ΩMax） 。 電流、広い帯域幅を提供する最新のサブミクロン・プロセスをベー スにデザインされています。 これらのスイッチは＋1.8 V∼＋5.5 Vの範囲の単電源で動作し、 バッテリ駆動の計測器での使用やアナログ・デバイセズの新世代 DACとADCとの組合せ使用に最適です。 高速なスイッチング速度に より、ビデオ信号のスイッチングにも最適です。 ADG711、ADG712、ADG713には、独立した2つのSPST（single-pole/ single-throw）スイッチが内蔵されています。ADG711とADG712は、 デジタル制御ロジックが反転されている点のみが異なります。 ADG711スイッチは該当する制御入力がロジックLowのときターン 電源電圧＋1.8 Vでは、全温度範囲でRONは35 Ω（Typ）です。 3. 低いON抵抗での平坦性。 4. −3 dB帯域幅＞200 MHz。 5. 低消費電力。 CMOS構造により低消費電力を保証。 6. 高速tON/tOFF。 7. ブレーク・ビフォ・メーク・スイッチング。 この機能により、 スイッチをマルチプレクサとして使用する際に チャンネルの短絡を防止することができます（ADG713の場合）。 8. 16ピンTSSOPパッケージまたは16ピンSOICパッケージを使用。 オンし、ADG712はロジックHighのときターンオンします。ADG713 は、デジタル制御ロジックがADG711と同じ2個のスイッチと、ロ ジックが反転している2個のスイッチを内蔵しています。 各スイッチは両方向に対して等しいON特性を持っています。 ADG713は、切断後の接続を保証するブレーク・ビフォ・メーク・ スイッチング動作を行います。 ADG711/ADG712/ADG713は、16ピンのTSSOPまたは16ピンの SOICパッケージで供給されます。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003 新大阪第２森ビル ADG711/ADG712/ADG713―仕様1 （特に指定のない限り、VDD = ＋5 V±10%、GND = 0 V、全ての仕様は−40℃∼＋85℃） Bバージョン パラメータ −40℃ ∼ ＋25℃ −40℃ ∼ ＋85℃ 単位 テスト条件/コメント アナログ・スイッチ アナログ信号範囲 ON抵抗（RON） 0 V ∼ VDD 2.5 4 チャンネル間のON抵抗の整合（ΔRON） ON抵抗平坦性（RFLAT(ON)） V Ω typ VS＝0 V ∼ VDD、IS＝−10 mA; 4.5 Ω max テスト回路1 0.05 Ω typ VS＝0 V ∼ VDD、IS＝−10 mA 0.3 Ω max 0.5 Ω typ 1.0 Ω max リーク電流 ソースOFF時リークIS（OFF） VDD＝＋5.5 V ±0.01 ±0.1 ドレインOFF時リークID（OFF） ±0.2 ±0.01 ±0.1 チャンネルON時リークID、IS（ON） VS＝0 V ∼ VDD、IS＝−10 mA ±0.2 ±0.01 ±0.1 ±0.2 nA typ VS＝4.5 V/1 V、VD＝1 V/4.5 V; nA max テスト回路2 nA typ VS＝4.5 V/1 V、VD＝1 V/4.5 V; nA max テスト回路2 nA typ VS＝VD＝4.5 Vまたは1 V; nA max テスト回路3 デジタル入力 入力High電圧、VINH 2.4 V min 入力Low電圧、VINL 0.8 V max 入力電流 IINLまたはIINH 0.005 μA typ ±0.1 VIN＝VINLまたはVINH μA max ダイナミック特性2 tON 11 tOFF 6 ブレーク・ビフォ・メーク時間遅延、tD 6 ns typ 16 10 （ADG713の場合） 1 RL＝300Ω、CL＝35 pF ns max VS＝3 V、テスト回路4 ns typ RL＝300Ω、CL＝35 pF ns max VS＝3 V、テスト回路4 ns typ RL＝300Ω、CL＝35 pF ns min VS1＝VS2＝3 V、テスト回路5 電荷注入 3 pC typ VS＝2 V、RS＝0Ω、CL＝1 nF; OFF時アイソレーション −58 dB typ RL＝50Ω、CL＝5 pF、f＝10 MHz −78 dB typ RL＝50Ω、CL＝5 pF、f＝1 MHz; −90 dB typ RL＝50Ω、CL＝5 pF、f＝10 MHz テスト回路6 テスト回路7 チャンネル間クロストーク テスト回路8 −3 dB帯域幅 200 MHz typ CS（OFF） 10 pF typ CD（OFF） 10 pF typ CD、CS（ON） 22 pF typ VDD＝＋5.5 V 電源条件 IDD RL＝50Ω、CL＝5 pF; テスト回路9 0.001 μA typ 1.0 デジタル入力＝0 Vまたは5 V μA max 注 1 Bバージョンの温度範囲: −40℃∼＋85℃。 デザインで保証しますが、製造テストは行いません。 仕様は予告なく変更されることがあります。 2 −2− REV.0 ADG711/ADG712/ADG713 1 仕様（特に指定のない限り、 VDD = ＋3 V±10%、GND = 0 V、全ての仕様は−40℃∼＋85℃） Bバージョン パラメータ −40℃ ∼ ＋25℃ −40℃∼ ＋85℃ 単位 テスト条件/コメント アナログ・スイッチ アナログ信号範囲 ON抵抗（RON） 5 チャンネル間のON抵抗の整合（ΔRON） 0.1 0 V ∼ VDD V 5.5 Ω typ 8 ON抵抗平坦性（RFLAT(ON)） Ωmax テスト回路1 Ω typ VS＝0 V ∼ VDD、IS＝−10 mA 0.3 Ωmax 2.5 Ωtyp リーク電流 ソースOFF時リークIS（OFF） ±0.01 nA typ VS＝3 V/1 V、VD＝1 V/3 V; ±0.2 nA max テスト回路2 nA typ VS＝3 V/1 V、VD＝1 V/3 V; ±0.2 nA max テスト回路2 nA typ VS＝VD＝3 Vまたは1 V; ±0.2 nA max テスト回路3 ±0.01 ±0.1 チャンネルON時リークID、IS（ON） VS＝0 V ∼ VDD、IS＝−10 mA VDD＝＋3.3 V ±0.1 ドレインOFF時リークID（OFF） VS＝0 V ∼ VDD、IS＝−10 mA; ±0.01 ±0.1 デジタル入力 入力High電圧、VINH 2.0 V min 入力Low電圧、VINL 0.4 V max ±0.1 μAmax 入力電流 IINLまたはIINH 0.005 μA typ VIN＝VINLまたはVINH ダイナミック特性2 tON 13 20 tOFF 7 12 ブレーク・ビフォ・メーク時間遅延、tD 7 （ADG713の場合） 1 ns typ RL＝300Ω、CL＝35 pF ns max VS＝2 V、テスト回路4 ns typ RL＝300Ω、CL＝35 pF ns max VS＝2 V、テスト回路4 ns typ RL＝300Ω、CL = 35 pF ns min VS1＝VS2＝2 V、テスト回路5 VS＝1.5 V、RS＝0Ω、CL＝1 nF; 電荷注入 3 pC typ OFF時アイソレーション −58 dB typ RL＝50Ω、CL＝5 pF、f＝10 MHz −78 dB typ RL＝50Ω、CL＝5 pF、f＝1 MHz; チャンネル間クロストーク −90 dB typ RL＝50Ω、CL＝5 pF、f＝10 MHz −3 dB帯域幅 200 MHz typ RL＝50Ω、CL＝5 pF; テスト回路9 テスト回路6 テスト回路7 テスト回路8 CS（OFF） 10 pF typ CD（OFF） 10 pF typ CD、CS（ON） 22 pF typ 0.001 μA typ 電源条件 IDD VDD＝＋3.3 V 1.0 注 1 Bバージョンの温度範囲: −40℃∼＋85℃。 デザインで保証しますが、製造テストは行いません。 仕様は予告なく変更されることがあります。 2 REV.0 −3− μA max デジタル入力= 0 Vまたは3 V ADG711/ADG712/ADG713 絶対最大定格1 （特に指定のない限り、TA =＋25℃） SOICパッケージ、消費電力 ……………………………… 520 mW θJA熱インピーダンス ………………………………… 125℃/W GNDに対するVDD …………………………………… −0.3 V ∼ ＋6 V θJC熱インピーダンス …………………………………… 42℃/W アナログ、デジタル入力2 ………………… ピン温度、ハンダ処理 −0.3 V ∼ VDD＋0.3 V または30 mAのいずれか先に発生する方 蒸着（60 sec）……………………………………………… ＋215℃ 連続電流、SまたはD ………………………………………… 30 mA 赤外線（15 sec）…………………………………………… ＋220℃ ピーク電流、SまたはD …………………………………… 100 mA ESD （1 ms、10%デューティ・サイクル（最大）でパルス化） 1 動作温度範囲 工業用（Bバージョン） ……………………… −40℃ ∼ ＋85℃ 保存温度範囲 …………………………………… −65℃ ∼ ＋150℃ ……………………………………………………………… 2 kV 注 2 接合温度 …………………………………………………… ＋150℃ 上記の絶対最大定格を超えるストレスを加えるとデバイスに永久的な損傷を与えること があります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動 作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デ バイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。同時に1 項目の絶対最大定格しか加えることはできません。 IN、SまたはDにおける過電圧は、内部ダイオードでクランプされます。電流は最大定格値 に制限する必要があります。 TSSOPパッケージ、消費電力 ……………………………… 430 mW θJA熱インピーダンス ………………………………… 150℃/W θJC熱インピーダンス …………………………………… 27℃/W 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ れることなく放電されることもあります。このADG711/ADG712/ADG713には当社独自のESD保護回路を備えていますが、 高エネルギーの静電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能 喪失を避けるために、適切なESD予防措置をとるようお奨めします。 WARNING! ESD SENSITIVE DEVICE オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・オプション ADG711BR −40℃ ∼ ＋85℃ 0.15インチ・スモール・アウトライン（SOIC） R-16A ADG712BR −40℃ ∼ ＋85℃ 0.15インチ・スモール・アウトライン（SOIC） R-16A ADG713BR −40℃ ∼ ＋85℃ 0.15インチ・スモール・アウトライン（SOIC） R-16A ADG711BRU −40℃ ∼ ＋85℃ 薄型シュリンク・スモール・アウトライン（TSSOP） RU-16 ADG712BRU −40℃ ∼ ＋85℃ 薄型シュリンク・スモール・アウトライン（TSSOP） RU-16 ADG713BRU −40℃ ∼ ＋85℃ 薄型シュリンク・スモール・アウトライン（TSSOP） RU-16 ピン配置 表I. 真理値表（ADG711/ADG712） ADG711入力 ADG712入力 スイッチ状態 0 1 ON 1 0 OFF （TSSOP/SOIC） 表II. 真理値表（ADG713） ロジック スイッチ1、4 スイッチ2、 3 IN1 1 16 IN2 D1 2 15 D2 S1 3 14 S2 NC 4 0 OFF ON 1 ON OFF GND 5 ADG711 ADG712 ADG713 13 VDD 12 NC 上面図 S4 6 (実寸ではありません) 11 S3 D4 7 10 D3 IN4 8 9 IN3 NC = 接続なし −4− REV.0 ADG711/ADG712/ADG713 用語 VDD 正電源電位。 tOFF デジタル制御入力から出力がOFFに切り替 GND グランド（0 V）電位。 S ソース端子。入力または出力。 わるまでの遅延。 D ドレイン端子。入力または出力。 に、両スイッチの90%ポイントで測定した IN ロジック制御入力。 "OFF"時間または"ON"時間（ADG713の場合） 。 RON DとSの間の抵抗。 ΔRON 任意の2チャンネル間のON抵抗の整合すな tD アドレスが別のアドレスに切り替わるとき クロストーク さ。 わちRONmax-RONmin。 RFLAT(ON) 1つのチャンネルから別のチャンネルに寄生 容量を経由して結合する不要な信号の大き 平坦性は、 規定のアナログ信号範囲で測定し オフ時のアイソレーション "OFF"状態のスイッチを通過して結合する不 たON抵抗の最大値と最小値の差として定義 されます。 要信号の大きさ。 電荷注入 スイッチング時に、 デジタル入力からアナロ IS（OFF） スイッチ"OFF"時のソース・リーク電流。 グ出力に伝達されるグリッチ・インパルス ID（OFF） スイッチ"OFF"時のドレイン・リーク電流。 の大きさ。 ID、IS（ON） スイッチ"ON"時のチャンネル・リーク電流。 帯域幅 3 dBだけ出力が減衰する点の周波数。 VD（VS） 端子Dと端子Sのアナログ電圧。 ON応答 スイッチが"ON"する際の周波数応答 CS（OFF） スイッチ"OFF"時のソース容量。 ON損失 CD（OFF） スイッチ"OFF"時のドレイン容量。 降下。オンの周波数応答カーブの非常に低 CD、CS（ON） スイッチ"ON"時の容量。 い周波数で、 信号が0 dBから何dB減衰するか tON デジタル制御入力から出力がONに切り替わ で表されます。 "ON"状態のスイッチの両端間に生ずる電圧 るまでの遅延。テスト回路4参照。 代表的な性能特性 6 6 5.5 5.5 TA = +25˚C VDD = +2.7V 4.5 4.5 4 4 3.5 VDD = +3V 3 VDD = +3V 5 VDD = +4.5V RON – Ω RON – Ω 5 2.5 +85˚C +25˚C 3.5 3 2.5 –40˚C 2 2 VDD = +5V 1.5 1.5 1 1 0.5 0.5 0 0 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 VDまたはVS – ドレイン電圧またはソース電圧 – V 図1. VD（VS）の関数としてのON抵抗 REV.0 5 0 0.5 1 1.5 23 2.5 VDまたはVS – ドレイン電圧またはソース電圧 – V 図2. 種々の温度に対するVD（VS）の関数としてのON抵抗VDD = 3 V −5− ADG711/ADG712/ADG713―代表的な性能特性 6 –30 5.5 VDD = +5V –40 VDD = +5V, +3V 5 –50 4.5 –60 クロストーク – dB RON – Ω 4 +85˚C 3.5 +25˚C 3 2.5 2 –70 –80 –90 –100 1.5 –40˚C –110 1 –120 0.5 0 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 VDまたはVS – ドレイン電圧またはソース電圧 – V –130 10k 5 図3. 種々の温度に対するVD（VS）の関数としてのON抵抗VDD = 5 V 100k 1M 周波数 – Hz 100M 10M 図6.クロストークと周波数の関係 0 10m VDD = +5V 1m VDD = +5V 100m –2 ON応答 – dB ISUPPLY – A 4 SW 10m 1 SW 1m –4 100n 10n 1n 100 1k 10k 100k 周波数 – Hz –6 10k 10M 1M 100k 図4. 電源電流と入力スイッチング周波数の関係 1M 周波数 – Hz 100M 10M 図7. ON応答と周波数の関係 25 –30 TA = +25˚C –40 20 VDD = +5V, +3V 15 –60 –70 QINJ – pC OFF時アイソレーション – dB –50 –80 –90 –100 10 VDD = +5V VDD = +3V 5 0 –110 –5 –120 –130 10k 100k 1M 周波数 – Hz 10M –10 100M 0 図5. OFF時のアイソレーションと周波数の関係 0.5 1 1.5 2 2.5 3 ソース電圧 – V 3.5 4 4.5 5 図8. 電荷注入とソース電圧の関係 −6− REV.0 ADG711/ADG712/ADG713 応用例 図9に、プログラマブルなゲインを持つ光検出回路を示します。 AD820は出力オペアンプとして使っています。 回路内に示す抵抗値 を使い、 スイッチの異なる組合せを使うと、 2∼16の範囲のゲインが 得られます。 C1 R1 33kΩ +5V AD820 D1 VOUT +2.5V R2 510kΩ +5V S1 D1 R4 240kΩ R5 240kΩ S2 D2 R6 120kΩ R7 120kΩ S3 D3 R8 120kΩ S4 D4 R9 120kΩ (LSB) IN1 IN2 IN3 R3 510kΩ +2.5V R10 120kΩ (MSB) IN4 GND ゲイン範囲2∼16 図9. プログラマブルなゲインを持つ光検出回路 テスト回路 IDS IS (OFF) V1 A S D ID (OFF) S D S A VS VD D ID (ON) VS A VD VS RON = V1/IDS テスト回路1. ON抵抗 テスト回路2. OFF時リーク テスト回路3. ON時リーク VDD 0.1µF VDD D S 50% 50% VIN ADG712 50% 50% VOUT RL 300Ω IN VS VIN ADG711 VS CL 35pF VOUT 90% 90% GND t ON t OFF テスト回路4. スイッチング時間 VDD VIN 0.1µF 50% 0V VDD S1 VS1 VS2 VIN D1 D2 S2 RL2 300Ω IN1, IN2 CL2 35pF VOUT2 RL1 300Ω CL1 35pF VOUT1 VOUT1 90% 90% 90% 0V GND tD テスト回路5. ブレーク・ビフォ・メーク時間遅延、tD REV.0 90% 0V VOUT2 ADG713 50% −7− tD ADG711/ADG712/ADG713 VDD SW ON D S VS D386-2.7-6/99,1A VIN VDD RS SW OFF VOUT CL 1nF IN VOUT GND ∆VOUT Q INJ = CL × ∆VOUT テスト回路6. 電荷注入 VDD VDD 0.1µF 0.1µ F VDD VDD S VS D RL 50Ω IN VIN S VOUT VIN VS D VOUT RL 50Ω IN GND GND テスト回路7. OFF時のアイソレーション テスト回路9. 帯域幅 VDD 0.1 µF VDD S 50Ω D VIN1 VS VIN2 D S NC RL 50Ω GND VOUT チャンネル間クロストーク = 20 × LOG |VS /VOUT | テスト回路8. チャンネル間クロストーク 外形寸法 サイズはインチと（mm）で示します。 16ピン細型SOIC 16ピンTSSOP （R-16A） （RU-16） 0.201 (5.10) 0.193 (4.90) 16 0.1574 (4.00) 0.1497 (3.80) 16 9 1 8 0.2440 (6.20) 0.2284 (5.80) 0.0098 (0.25) 0.0040 (0.10) 0.256 (6.50) 0.246 (6.25) 0.006 (0.15) 0.002 (0.05) 0.0500 (1.27) BSC 8 0.0196 (0.50) × 45˚ 0.0099 (0.25) 8˚ 0.0192 (0.49) 0˚ 0.0500 (1.27) 0.0099 (0.25) 0.0138 (0.35) 0.0160 (0.41) 0.0075 (0.19) ピン1 0.0256 実装面 (0.65) BSC 0.0433 (1.10) MAX 0.0118 (0.30) 0.0075 (0.19) 0.0079 (0.20) 0.0035 (0.090) 8˚ 0˚ 0.028 (0.70) 0.020 (0.50) うにやさ ゅ い し ちき 実装面 0.0688 (1.75) 0.0532 (1.35) 9 0.177 (4.50) 0.169 (4.30) 1 ピン1 PRINTED IN JAPAN 0.3937 (10.00) 0.3859 (9.80) み る 「この取扱説明書はエコマーク認定の再生紙を使用しています。」 ど りをまも −8− REV.0 データシート 変更履歴 05/3/28 アナログ・デバイセズ株式会社 型番： ADG711/712/713 以下の箇所が間違っておりましたので変更いたしました。 P1 機能ブロック図キャプション 変更前 「スイッチは論理'0'入力に対して示してあります。」 変更後 「スイッチは論理'1'入力に対して示してあります。」