デジタル衛星放送用 Zero IF Tuner CXD2832AER 概要・用途 CXD2832AER は、デジタル衛星放送受信システムにおいて RF コンバータブロックからの 1st IF 信号 (1～2 GHz)を直接直 交検波するための IC です。 衛星放送用チューナを構成するために必要な全ての機能 (LNA、RF ゲインコントロールアンプ、発振回路、ミキサ回路、 ベースバンド LPF、ベースバンドゲインコントロールアンプ、選局用 PLL) を内蔵しています。 適用アプリケーション例 ・デジタル放送 TV ・デジタル衛星放送用 STB ・BD レコーダ 特長・機能 ◆低雑音指数 : 5 dB (typ.) ◆低消費電力：400 mW (typ.) (内蔵 LNA を含む) ◆復調 LSI 用クロック出力内蔵 ◆パワーセーブ制御用端子内蔵 ◆小型パッケージ 28 pin VQFN 5 mm×5 mm（0.5 mm ピッチ） 絶対最大定格 ◆ 電源電圧 AVDD,DVDD ◆ 保存温度 Tstg –0.3～+3.6 V (Ta = 25 ℃) –55～+150 ℃ 動作条件 ◆ 電源電圧 AVDD,DVDD ◆ 動作温度 Topr1 –20～+85 ℃ (AVDD,DVDD ≦ 2.8 V 時) 動作温度 Topr2 –20～+75 ℃ (AVDD DVDD ＞2 .8 V 時) ◆ 許容損失 2.375～ 3.465 V 2.2 W (30 mm × 60 mm，t=1.0 mm，2 層基板実装時) 本資料ご使用にあたってのお願いと注意事項 本 IC は静電強度の弱い端子がありますので、取り扱いには十分ご注意下さい。 本資料に記載されております規格等は、 改良のため予告なく変更することがありますのでご了承ください。 また本資料によって、記載内容に関する工業所有権の実施許諾やその他の権利に対する保証を認めたものではありません。 なお資料中に回路例が記載されている場合、これらの回路は使用上の参考として代表的な応用例を示したものですので、 これら回路の使用に起因する損害について当社は一切責任を負いません。 1 CXD2832AER 目次 概要・用途 ...................................................................................................................................................................................... 1 特長・機能 ...................................................................................................................................................................................... 1 絶対最大定格................................................................................................................................................................................... 1 動作条件 .......................................................................................................................................................................................... 1 基本仕様 .......................................................................................................................................................................................... 3 ブロック図 ...................................................................................................................................................................................... 4 端子説明および入出力端子等価回路図 ......................................................................................................................................... 5 電気的特性測定回路図.................................................................................................................................................................... 9 電気的特性 .................................................................................................................................................................................... 10 DC およびアナログ部電気的特性 ............................................................................................................................................ 10 DC 項目 .................................................................................................................................................................................. 10 アナログ部電気的特性 .......................................................................................................................................................... 11 ロジック部電気的特性 .............................................................................................................................................................. 13 電源投入手順................................................................................................................................................................................. 14 動作説明 ........................................................................................................................................................................................ 15 アナログ部分 ............................................................................................................................................................................. 15 シリアルバス インターフェイス部 ....................................................................................................................................... 16 スレーブアドレス選択 .......................................................................................................................................................... 16 書込み手順および読込手順................................................................................................................................................... 17 シリアルバス通信時の SCL SDA 信号概要 .......................................................................................................................... 18 レジスタ MAP ............................................................................................................................................................................... 19 選局手順 ........................................................................................................................................................................................ 25 メインカウンタ及びスワローカウンタの設定 ........................................................................................................................ 25 代表的特性例................................................................................................................................................................................. 26 応用回路例 .................................................................................................................................................................................... 28 シングルチューナ例.................................................................................................................................................................. 28 ダブルチューナ例 ..................................................................................................................................................................... 29 外形寸法図 .................................................................................................................................................................................... 30 マーク標示 .................................................................................................................................................................................... 30 2 CXD2832AER 基本仕様 受信周波数範囲 950 ～ 2150 MHz 入力レベル範囲 -85 ～ -10 dBm 電源電圧 2.5 / 3.3 V 標準ベースバンド出力レベル 0.7 Vp-p 選局ステップ 1 MHz ベースバンド帯域幅 5~ 36 (1 MHz STEP 可変) MHz クロック周波数 16 / 24 / 27 MHz (内蔵 LNA 使用時) (PLL 比較周波数) 3 CXD2832AER ブロック図 Block Diagram 説明 上記 Block Diagram に使用しているブロック名は以下のような機能を表しています。 Reference OSC 基準クロック用クリスタル発振回路 Serial BUS I/F シリアルバスのインタフェースブロック PLL 選局用 PLL Prescaler PLL 用の固定分周器 VCO ローカル信号用 VCO 回路 Divider ローカル信号用分周器 IQ Generator IQ 信号生成用分周器 LNA Low Noise Amplifier RF VGA RF 信号用ゲインコントロールアンプ IQ Mixer 直交復調器 (ミキサ回路) LPF ローパスフィルタ VGA ベースバンド信号用ゲインコントロールアンプ Buffer ベースバンド出力用バッファ回路 VGA Control ゲイン変化特性制御回路 4 CXD2832AER 端子説明および入出力端子等価回路図 （端子電圧は AVDD = DVDD = 2.5 V ,AGCI = 0 V 時の標準値） 5 CXD2832AER 0 6 CXD2832AER 7 CXD2832AER Hi-Z Hi-Z Hi-Z Hi-Z 8 CXD2832AER 電気的特性測定回路図 CXD2832AER 9 CXD2832AER 電気的特性 DC およびアナログ部電気的特性 電気的特性測定回路図 P9 参照 回路電圧 AVDD = DVDD = 2.5 V, Ta = 25 ℃ 規定なき項目は、受信周波数 2150 MHz フルゲイン(AGCIN = 0 V)状態 DC 項目 項目 記号 条件 最小値 標準値 最大値 単位 回路電流-1 IDD-1 DVDD 端子の電流値 48 60 70 mA 回路電流-2 IDD-2 AVDD 端子の電流値 72 97 125 mA 回路電流-3 IDD-3 内部 LNAスルー時の AVDD 端子の電流値 61 79 105 mA 1 3 mA パワーセーブ時消費電流 1 PSIDD-1 DVDD 端子 クロック停止状態 パワーセーブ時消費電流 2 PSIDD-2 AVDD 端子 内部 LNA 使用時 14 27 40 mA パワーセーブ時消費電流 3 PSIDD-3 AVDD 端子 3 9 20 mA 内部 LNA スルー時 SDA, SCL, RSTX POWER_SAVE 端子 High レベル入力電圧 VIH 2.0 3.6 V Low レベル入力電圧 VIL GND 1 V GND 0.4 V 2.1 V 0.2 V 3 mA 3.6 V 250 uA SDA 端子 Low レベル出力電圧 VOL1 Sink 電流:3 mA VPH Source 電流:3 mA 1.7 VPL Sink 電流:3 mA 0.0 IGD Source 電流 / Sink 電流 GPIO 端子 High レベル出力電圧 Low レベル出力電圧 ドライブ電流 1.9 AGCIN 端子 入力電圧範囲 VIAH 入力電流 ILAH AGCIN = 3.3 V 時 RSTX 端子 入力電流 ILRH 入力電圧 3.3 V 時 10 uA POWER_SAVE 端子 入力電流 ILPH 入力電圧 3.3 V 時 10 uA 0 10 160 CXD2832AER アナログ部電気的特性 規定なき項目は、差動出力レベル 0.7 Vp-pd になるように AGCIN 電圧を設定 項目 記号 条件 最小値 標準値 最大値 単位 RFIL1 内部 LNA 回路使用時 -85 -10 dBm RFIL2 内部 LNA 回路スルー時 -75 0 dBm VIQ1 差動出力時 *1 1.5 Vp-pd VIQ2 シングルエンド出力時 *1 1 Vp-p IQ 位相誤差 EPH RF 入力 -40 dBm 時 -3.0 0 +3.0 deg IQ 振幅誤差 EAMP RF 入力 -40 dBm 時 -1.0 0 +1.0 dB NF1 内部 LNA 回路使用時 5 8 dB NF2 内部 LNA 回路スルー時 8 12 dB VSWR1 内部 LNA 回路使用時 2 2.5 VSWR2 内部 LNA 回路スルー時 3 4.5 -89 -85 dBc/Hz 入力レベル IQ 出力レベル 雑音指数 RF 入力 VSWR RF 入力 -40 dBm 時 PN1 fRF = 2150 MHz 100 kHz offset VCO 位相雑音 PN2 10 kHz offset -86 -83 dBc/Hz PN3 1 kHz offset -83 -80 dBc/Hz 内部 LNA 回路使用時 希望波入力レベル -20 dBm 時 IIP3L IIP3 fLO+5 MHz および fLO+7 MHz の 2 波による 9 dBm 12 dBm 14 dBm 30 dBm IM3 測定結果より算出 内部 LNA 回路スルー時 IIP3R 測定条件は IIP3L と同一 内部 LNA 回路使用時 希望波ｆＲＦ＝2140 MHz -20 dBm 設定時の IIP2L 妨害波１ 1040 MHz -20 dBm 妨害波２ 1100 MHz -20 dBm IIP2 による IM2 より算出 内部 LNA 回路スルー時 IIP2R 測定条件は IIP2L と同一 RF Local Leak LOL RFIN への Local OSC のリーク PLL Reference Leak REFL fREF=1 MHz 時のリファレンスリーク 11 -65 -65 dBm -50 dBc CXD2832AER 項目 記号 条件 最小値 標準値 最大値 単位 LPF 設定値(fc)での減衰量 -8 -5 -1 dB LPF fc*2 での減衰量 -20 -30 -40 dB 0.3 0.6 0.8 Vp-p 20 pF 0.70 Vp-p 1.50 Vp-p LPF 減衰量１ LPFC１ LPF 減衰量２ LPFC2 REFOUT Level ROL 1 kΩ 負荷時 REFOUT 端子駆動能力 ROD 27 MHz 出力時 VIXI1 外部入力端子として使用する場合 XTI 端子 0 DVDD = 0 V 時 入力レベル VIXI2 外部入力端子として使用する場合 0.35 DVDD = 2.5 V 時 0.65 XI 端子入力許容ジッタ JIT 外部入力端子として使用する場合 10 ps XI 端子容量 CXI 外部入力端子として使用する場合 5 pF *1 IQ 出力レベルは IM3 が 35 dB 以上確保できる出力レベルで規定 その際の IM3 の測定条件は IIP3 と同一とする。 12 CXD2832AER ロジック部電気的特性 (回路電圧 = 2.5 V , Ta = 25 ℃) 項目 記号 測定条件 最小値 SCLクロック周波数 fSCL スタート・ホールド時間 tHDSTA 600 ns ストップ・セットアップ時間 tSUSTO 600 ns 『STOP』条件と『START』条件と tBUF 1300 ns 0 の間のバスフリー時間 標準値 最大値 単位 400 kHz データ・セットアップ時間 tSUDAT 100 ns Highホールド時間 tHIGH 600 ns データ・ホールド時間 tHDDAT Lowホールド時間 tLOW 1300 ns スタート・セットアップ時間 tSUSTA 600 ns 立ち上がり時間 tr 300 ns 立ち下がり時間 tf 300 ns スパイクパルス幅 tsp 50 ns バスラインの容量性負荷 Cb 400 pF ハードリセットパルス幅 tHR 0 24 pin (RSTX) に入力 13 1 900 ns ms CXD2832AER 電源投入手順 電源投入からハードウェアリセットまでの手順を示します。 電源投入からクリスタル発振回路の安定化を待った後、RSTX を 1 ms 以上 Low としてください。 AVDD (Pin 16)と DVDD (Pin 6)の電源投入はどちらが先であっても構いません。 2 線式シリアルバスでの通信はリセット解除後 50 us 後から可能になります。 クリスタル発振待ち 14 CXD2832AER 動作説明 アナログ部分 RFIN から入力された信号は PLL で生成される IQ ローカル信号によってベースバンド I/Q 信号に変換され、Buffer を介し て出力されます。 LNA : シングル入力の LNA を内蔵しています。入力インピーダンスは 75 Ωとなっています。 RFVGA : RFVGA では RF でのゲイン制御を行います。 帯域外妨害特性向上のため、BPF 特性を持たせていますので、その中心周波数・ゲインをレジスタで設定 し、受信周波数によって特性を最適化して使用してください。( F_CTL / G_CTL ) 設定値は以下の値を推奨しています。 fRF < 975 975 ≦ F_CTL = 11100 G_CTL = 001 fRF < 1050 F_CTL = 11000 G_CTL = 010 1050 ≦ fRF < 1150 F_CTL = 10100 G_CTL = 010 1150 ≦ fRF < 1250 F_CTL = 10000 G_CTL = 011 1250 ≦ fRF < 1350 F_CTL = 01100 G_CTL = 100 1350 ≦ fRF < 1450 F_CTL = 01010 G_CTL = 100 1450 ≦ fRF < 1600 F_CTL = 00111 G_CTL = 101 1600 ≦ fRF < 1800 F_CTL = 00100 G_CTL = 110 1800 ≦ fRF < 2000 F_CTL = 00010 G_CTL = 110 2000 ≦ fRF F_CTL = 00000 G_CTL = 111 LPF : 5 次の LPF 構成です。DC オフセットキャンセル用に DC フィードバック回路を内蔵しています。DC フィー ドバック回路に必要な容量を内蔵しているため、外付けの容量は不要です。 VGA : ベースバンドでのゲイン制御を行っています。DC オフセットキャンセル用の DC フィードバック回路を内蔵 しています。 DC フィードバック回路に必要な容量を内蔵しているため、外付けの容量は不要です。 Buffer : 差動出力の Buffer 回路です。シングル出力で使用する場合は、所定の容量および 抵抗で終端して使用してください。 15 CXD2832AER シリアルバス インターフェイス部 本 IC の内部レジスタ設定は 2 線式シリアルバス経由で行います。 シリアルバス経由で設定可能なレジスタは、8bit のサブアドレスがあり、本 IC では 00h～7Fh のサブアドレスを使用してい ます。(レジスタ詳細は P19～をご参照ください) 連続したサブアドレスのレジスタへの連続書き込みおよび読み出しが可能になっています。 連続書き込み／連続読み出し時のワード数には制限はありません。 また、読み出し専用レジスタへの書き込みは無視されます。 本 IC のシリアルバスは、基準クロックの動作に関わらず設定が可能です。また、動作スピードもクロックの周波数に依存 しません。 スレーブアドレス選択 複数のチューナ IC を搭載する場合のために、ADSL 端子に印加する電圧により、4 つのスレーブアドレスを選択できま す。 アドレスバイトの最下位ビット (R/W Bit) を指定することによって、各種データを設定する WRITE モードと IC 内のレ ジスタ情報をホスト側に送信する READ モードの切り換えを行います。 ADSL 端子に印加する電圧は、下記の抵抗を接続することで生成してください。 16 CXD2832AER 書込み手順および読込手順 書込みは、1 バイト単位で下記のように行います。 スレーブアドレス ライト → 所望のサブアドレス ライト→ レジスタ設定値 ライト 連続したサブアドレスへの書込みを続けて行う 連続ライトにも対応しています。 読込も、1 バイト単位で下記のように行います。 スレーブアドレス ライト →所望のサブアドレス ライト →リピート スタート コンディション →スレーブアドレス ライト→データの読み出し 上記リピートスタートは、ストップコンディション→スタートコンディションとしても問題ありません。 連続したサブアドレスからの読込みを続けて行う連続リードにも対応しています。 17 CXD2832AER シリアルバス通信時の SCL SDA 信号概要 スタートコンディション、ストップコンディション、リピートスタートコンディションの信号は下図のようになり ます。 詳細タイミングは電気的仕様をご参照ください。 18 CXD2832AER レジスタ MAP 各レジスタに記載されたデータは IC の初期値です。 19 CXD2832AER クリスタル発振器の駆動電流設 発振停止 クリスタル発振器は動作状態 20 CXD2832AER 21 CXD2832AER 22 CXD2832AER 23 CXD2832AER 24 CXD2832AER 選局手順 メインカウンタ及びスワローカウンタの設定 選局周波数は下記の式で与えられます。 RF = fosc/4 = 1/2 ×fref × (8P+S) RF = fosc/2 = fref ×（8P+S) （950 ≦ RF ＜ 1155MHz) MDIV_SW = 1’b1 (1155 ≦ RF ≦ 2150MHz) MDIV_SW = 1’b0 RF : 選局周波数 fosc : VCO 回路の発振周波数 fref : 比較周波数 fref = クリスタル発振周波数/REF_R = 1 MHz となるよう REF_R を設定 P : メインカウンタの分周比 S : スワローカウンタの分周比 25 CXD2832AER 代表的特性例 AGC Characteristic (Tuning 2150MHz） 120 12 NF [dB] 14 80 60 40 10 Bypass embedded LNA 8 6 20 With embedded LNA 4 0 RF Input Frequency [MHz] AGCIN voltage [V] Max Gain 100 With embedded LNA 90 Bypass embedded LNA 80 2200 2100 2000 1900 1800 1700 1600 1500 1400 1300 1200 1100 1000 900 70 RF Frequency [MHz] 26 2200 2100 2 2000 1.8 1900 1.6 1800 1.4 1700 1.2 1600 1 1500 0.8 1400 0.6 1300 0.4 1200 0.2 900 0 1100 2 -20 1000 Gain [dB] 100 Max Gain [dB] Noise Figure (AGCIN = 0.3V) 16 Frequency [MHz] 27 2200 2100 2000 1900 1800 1700 1600 5 1500 1400 1300 1200 1100 1000 900 VSWR 800 1000 1200 1400 1600 1800 2000 2200 2400 2600 2800 3000 3200 3400 3600 3800 4000 4200 4400 4600 4800 Leak Level [dBm] CXD2832AER -40 Local Leakage -50 -60 -70 -80 -90 -100 -110 -120 RF Frequency [MHz] 10 Input VSWR Bypass embedded LNA With embedded LNA 0 CXD2832AER 応用回路例 シングルチューナ例 CXD2832AER 28 CXD2832AER ダブルチューナ例 2 個の CXD2832AER でクリスタルを共用する場合の回路例です。 分配器 CXD2832AER CXD2832AER CXD2832AER を 2 個以上同時に動作させる場合は、干渉による受信性能の劣化が発生しないよう、パターンレイアウト やシールドにもご注意ください。 3 個以上の CXD2832AER を接続してご使用になる場合は、弊社営業担当までご連絡ください。 29 CXD2832AER 外形寸法図 (単位 :ｍｍ) マーク標示 D2832A 30