日本語版

温度センサー内蔵の
8チャンネル、I2C、12ビットSAR ADC
AD7291
機能ブロック図
特長
12 ビット SAR ADC
8 チャンネルのシングルエンド・アナログ入力
アナログ入力範囲: 0 V～2.5 V
12 ビットの温度/デジタル・コンバータを内蔵
温度センサー精度: ±1°C (typ)
チャンネル・シーケンサ動作
VDD = 2.8 V～3.6 V で仕様を規定
ロジック電圧 VDRIVE : 1.65 V～3.6 V
内蔵リファレンス電圧: 2.5 V
I2C 互換シリアル・インターフェースはスタンダード、ファース
ト、ハイスピードの各モードをサポート
範囲外インジケータ/警報機能
自動サイクル・モード
パワーダウン電流: 最大 12 µA
温度範囲: −40°C～+125°C
20 ピン LFCSP パッケージを採用
VDD
GND
VREF
REF
BUF
12-BIT
SUCCESSIVE
APPROXIMATION
ADC
VIN0
T/H
INPUT
MUX
AD7291
SEQUENCER
CONTROL LOGIC
I2C INTERFACE
TEMP
SENSOR
SCL
SDA
AS1
AS0
VDRIVE
ALERT
PD/RST
08711-001
VIN7
図 1.
概要
AD7291 は、温度センサーを内蔵した低消費電力 8 チャンネル
12 ビット逐次比較型 A/D コンバータ(ADC)です。
このデバイスは 3.3 V 単電源で動作し、I2C 互換インターフェー
スを内蔵しています。さらに、9 チャンネル・マルチプレクサ
と最大 30 MHz の周波数を処理できるトラック・アンド・ホー
ルド・アンプを内蔵しています。 このデバイスは 2.5 V リファ
レンス電圧を内蔵しており、外付けリファレンス電圧を使うと
きにはこれをディスエーブルすることができます。
AD7291 は、I2C インターフェースと互換性を持つ 2 線式シリア
ル・インターフェースを内蔵しています。この I2C インターフ
ェースは、スタンダード・モードとファースト・モードの I2C
インターフェースをサポートしています。AD7291 は通常、非
変換時にはパーシャル・パワーダウン状態にあり、変換時にパ
ワーアップします。変換プロセスは、各 I2C 読出し動作により
変換が開始されるコマンド・モードか、またはソフトウェアか
ら選択される自動サイクル・モードにより制御されます。
AD7291 は、高精度バンドギャップ温度センサーを内蔵してお
り、12 ビット ADC により温度を監視しデジタル化して分解能
0.25°C で出力します。
AD7291 は、予め設定しておいた、変換対象チャンネルのシー
ケンスを選択できるようにするプログラマブルなシーケンサを
提供しています。
Rev. A
内蔵リミット・レジスタに、変換結果の上限と下限を設定する
ことができます。設定した上限または下限を変換結果が超える
と範囲外インジケータ出力 (ALERT)がアクティブになります。
この出力は割込みを発生することができます。
製品のハイライト
1.
2.
3.
4.
5.
6.
通信、プロセス制御、工業用制御などの様々なシステムで
のシステム変数のモニタリングに最適です。
I2C 互換シリアル・インターフェースはスタンダード、フ
ァースト、ハイスピードの各モードをサポート
非変換時に自動パーシャル・パワーダウンして電源効率を
大きくします。
チャンネル・シーケンサ動作。
0.25°C 分解能の温度センサーを内蔵。
ソフトウェアからディスエーブル/イネーブルできる範囲
外インジケータを内蔵。
表 1.AD7291 と関連製品
AD7291
Device
Resolution
12-bit
Interface
I2C
AD7298
12-bit
SPI
Features
8-channel, I2C, 12-bit SAR
ADC with temperature sensor
8-channel, 1 MSPS, 12-bit
SAR ADC with temperature
sensor
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2011 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD7291
目次
特長 ...................................................................................................... 1
アドレス・ポインタ・レジスタ................................................. 15
機能ブロック図 .................................................................................. 1
コマンド・レジスタ (0x00) ......................................................... 17
概要 ...................................................................................................... 1
電圧変換リザルト・レジスタ (0X01) ........................................ 18
製品のハイライト .............................................................................. 1
TSENSE 変換リザルト・レジスタ (0X02) ..................................... 18
改訂履歴 .............................................................................................. 2
TSENSE 平均リザルト・レジスタ (0X03) ..................................... 19
仕様 ...................................................................................................... 3
リミット・レジスタ (0X04～0X1E) ........................................... 19
I2C タイミング仕様 ........................................................................ 5
ヒステリシス・レジスタ ............................................................ 19
絶対最大定格 ...................................................................................... 6
熱抵抗 .............................................................................................. 6
警報ステータス・レジスタ A と警報ステータス・レジスタ B
(0X1F と 0X20) .............................................................................. 20
ESD の注意...................................................................................... 6
I2C インターフェース ...................................................................... 21
ピン配置およびピン機能説明 .......................................................... 7
シリアル・バスのアドレス・バイト ......................................... 21
代表的な性能特性 .............................................................................. 8
I2C の一般的なタイミング .......................................................... 21
用語 .................................................................................................... 11
AD7291 への書込み .......................................................................... 22
回路説明 ............................................................................................ 12
16 ビット・レジスタに対する 2 バイト・データの書込み ..... 22
コンバータの動作 ........................................................................ 12
アナログ入力 ................................................................................ 12
複数のレジスタへの書込み......................................................... 22
AD7291 からのデータの読出し ...................................................... 23
ADC の伝達関数 ............................................................................. 13
16 ビット・レジスタからの 2 バイト・データの読出し ........ 23
温度センサーの動作 .................................................................... 13
動作モード ........................................................................................ 24
温度センサーの平均処理 ............................................................ 13
コマンド・モード ........................................................................ 24
VDRIVE ................................................................................................ 14
自動サイクル・モード ................................................................ 26
内蔵または外付けリファレンス電圧 ......................................... 14
外形寸法 ............................................................................................ 27
リセット ........................................................................................ 14
オーダー・ガイド ........................................................................ 27
内部レジスタ構造 ............................................................................ 15
改訂履歴
8/11—Rev. 0 to Rev. A
Changes to Temperature Sensor—Internal, Accuracy Parameter, Table
2 ............................................................................................................ 3
1/11—Revision 0: Initial Version
Rev. A
－ 2/27 －
AD7291
仕様
特に指定がない限り、VDD = 2.8 V～3.6 V; VDRIVE = 1.65 V～3.6 V; fSCL = 400 kHz、高速 SCLK モード; VREF = 2.5 V 内部/外部; TA = −40°C～
+125°C。
表 2.
Parameter
DYNAMIC PERFORMANCE
Signal-to-Noise Ratio (SNR)2
Signal-to-Noise (+ Distortion) Ratio (SINAD)2
Total Harmonic Distortion (THD)2
Spurious-Free Dynamic Range (SFDR)
Intermodulation Distortion (IMD)
Second-Order Terms
Third-Order Terms
Channel-to-Channel Isolation
Full Power Bandwidth3
DC ACCURACY
Resolution
Integral Nonlinearity (INL)2
Differential Nonlinearity (DNL)2
Offset Error2
Offset Error Matching2
Offset Temperature Drift
Gain Error2
Gain Error Matching2
Gain Temperature Drift
ANALOG INPUT
Input Voltage Ranges
DC Leakage Current
Input Capacitance3
REFERENCE INPUT/OUTPUT
Reference Output Voltage4
Long-Term Stability
Output Voltage Hysteresis
Reference Input Voltage Range5
DC Leakage Current
VREF Output Impedance
Reference Temperature Coefficient
VREF Noise3
LOGIC INPUTS (SDA, SCL)
Input High Voltage, VINH
Input Low Voltage, VINL
Input Current, IIN
Input Capacitance, CIN3
Input Hysteresis, VHYST
Rev. A
Min
Typ
70
70
71
71
−84
−85
Max
Unit 1
−78
−80
dB
dB
dB
dB
1F
Test Conditions/Comments
fIN = 1 kHz sine wave
fA = 5.4 kHz, fB = 4.6 kHz
−88
−88
−100
30
10
dB
dB
dB
MHz
MHz
12
±0.5
±0.5
±2
±2.5
4
±1
±1
0.5
0
±0.01
34
8
2.4925
2.5
150
50
1
±0.01
1
12
60
±1
±0.99
±4.5
±4.5
±4
±2.5
VREF
±1
2.5075
2.5
±1
35
0.7 × VDRIVE
±0.01
6
0.1 × VDRIVE
－ 3/27 －
0.3 × VDRIVE
±1
Bits
LSB
LSB
LSB
LSB
ppm/°C
LSB
LSB
ppm/°C
V
µA
pF
pF
V
ppm
ppm
V
µA
Ω
ppm/°C
µV rms
V
V
µA
pF
V
fIN = 10 kHz
At 3 dB
At 0.1 dB
Guaranteed no missed codes to 12 bits
When in track
When in hold
±0.3% maximum at 25°C
For 1000 hours
External reference applied to Pin VREF
Bandwidth = 10 MHz
VIN = 0 V or VDRIVE
AD7291
Parameter
LOGIC OUTPUTS
Output High Voltage, VOH
Min
Typ
VDRIVE − 0.3
VDRIVE − 0.2
Output Low Voltage, VOL
Floating State Leakage Current
Floating State Output Capacitance3
TEMPERATURE SENSOR—INTERNAL
Operating Range
Accuracy
±0.01
8
−40
±1
±1
0.25
Resolution
CONVERSION RATE
Conversion Time
Autocycle Update Rate6
Throughput Rate
POWER REQUIREMENTS
VDD
VDRIVE
ITOTAL7, 8
Normal Mode (Operational)
Normal Mode (Static)
Full Power-Down Mode
Power Dissipation8
Normal Mode (Operational)
Normal Mode (Static)
Full Power-Down Mode
Max
0.4
0.6
±1
+125
±2
±3
3.2
50
22.22
Unit 1
Test Conditions/Comments
V
V
V
V
µA
pF
VDRIVE < 1.8
VDRIVE ≥ 1.8
ISINK = 3 mA
ISINK = 6 mA
1F
°C
°C
°C
°C
μs
μs
kSPS
TA = −40°C to +85°C
TA = 85°C to 125°C
LSB size
fSCL = 400 kHz
Digital inputs = 0 V or VDRIVE
2.8
1.65
3
3
3.6
3.6
V
V
2.9
2.9
0.3
1.6
4.9
3.5
3.3
1.6
4.5
12
mA
mA
μA
μA
μA
8.7
10.4
10.4
1.1
5.8
17.6
10.5
12.6
11.9
5.8
16.2
43.2
mW
mW
mW
µW
µW
µW
1
TA = −40°C to +25°C
TA = >25°C to 85°C
TA = >85°C to 125°C
VDD = 3 V, VDRIVE = 3 V
TA = −40°C to +25°C
TA = >25°C to 85°C
TA = >85°C to 125°C
デシベル値表示のすべての仕様はフルスケール入力 FSR を基準とし、特に指定がない限り、フルスケールより 0.5 dB 低い入力信号を使ってテスト。
用語のセクションを参照してください。
3
初期リリース時はサンプル・テストにより適合性を保証。
4
25oC で規定された VREF ピンです。
5
外付け VREF を使用する場合、温度センサー測定結果に補正係数が必要になることがあります(温度センサー平均処理のセクション参照)。
6
初期リリース時はサンプル・テストにより適合性を保証。出荷テストは行いません。
7
ITOTAL は VDD と VDRIVE に流入する合計電流。
8
特に指定のない限り、ITOTAL と消費電力は VDD = VDRIVE = 3.6 V で規定。
2
Rev. A
－ 4/27 －
AD7291
I2C タイミング仕様
初期キャラクタライゼーションにより保証。すべての値は入力フィルタをイネーブルして測定。CB はバス・ラインの容量負荷、tr と tf は
0.3 × VDRIVE と 0.7 × VDRIVE の間で測定(図 2 参照)。特に指定がない限り、VDD = 2.8 V～3.6 V; VDRIVE = 1.65 V～3.6 V; VREF = 2.5 V 内部/外部;
TA = −40°C～+125°C。
表 3.
Parameter
Conditions
fSCL
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Standard mode
Fast mode
Fast mode
t1
t2
t3
t4 1
t5
t6
t7
t8
t9
t10
t11
t11A
t12
tSP
tPOWER-UP
1
Min
Limit at TMIN, TMAX
Typ
Max
100
400
4
0.6
4.7
1.3
250
100
0
0
4.7
0.6
4
0.6
4.7
1.3
4
0.6
3.45
0.9
1000
300
300
300
1000
300
1000
300
300
300
50
6
20 + 0.1 CB
20 + 0.1 CB
20 + 0.1 CB
20 + 0.1 CB
20 + 0.1 CB
0
Unit
Description
kHz
kHz
µs
µs
µs
µs
ns
ns
µs
µs
µs
µs
µs
µs
µs
µs
µs
µs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
Serial clock frequency
tHIGH, SCL high time
tLOW, SCL low time
tSU;DAT, data setup time
tHD;DAT, data hold time
tSU;STA, setup time for a repeated start condition
tHD;STA, hold time for a repeated start condition
tBUF, bus-free time between a stop and a start condition
tSU;STO, setup time for a stop condition
tRDA, rise time of the SDA signal
tFDA, fall time of the SDA signal
tRCL, rise time of the SCL signal
tRCL1, rise time of the SCL signal after a repeated
start condition and after an acknowledge bit
tFCL, fall time of the SCL signal
Pulse width of the suppressed spike
Power-up and acquisition time
SCL の立下がりエッジの不定領域をブリッジするため、デバイスは SDA のデータ・ホールド・タイムを持つ必要があります。
t11
t12
t2
t6
SCL
t6
t4
t3
t5
t1
t8
t9
t10
SDA
t7
P
S
S
08711-002
S = START CONDITION
P = STOP CONDITION
図 2. 2 線式シリアル・インターフェースのタイミング図
Rev. A
P
－ 5/27 －
AD7291
絶対最大定格
表 4.
Parameter
Rating
VDD to GND1, GND
−0.3 V to +5 V
−0.3 V to +5 V
−0.3 V to +3 V
−0.3 V to VDRIVE + 0.3
V
−0.3 V to VDRIVE + 0.3
V
VDRIVE to GND1, GND
Analog Input Voltage to GND1
Digital Input Voltage to GND1
Digital Output Voltage to GND1
VREF to GND1
GND to GND1
Input Current to Any Pin Except Supplies 1
Operating Temperature Range
Storage Temperature Range
Junction Temperature
Pb-free Temperature, Soldering
Reflow
ESD
0F
1
−0.3 V to +3 V
−0.3 V to +0.3 V
±10 mA
−40°C to +125°C
−65°C to +150°C
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
熱抵抗
表 5.熱抵抗
Package Type
θJA
θJC
Unit
20-Lead LFCSP
52
6.5
°C/W
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
260(+0)°C
2 kV
最大 100 mA までの過渡電流ではラッチ・アップは生じません。
Rev. A
－ 6/27 －
AD7291
16 VDRIVE
17 PD/RST
19 VIN1
18 VIN0
20 VIN2
ピン配置およびピン機能説明
15 SCL
VIN3 1
VIN4 2
14 SDA
AD7291
VIN5 3
13 AS1
TOP VIEW
(Not to Scale)
VIN6 4
12 ALERT
11 AS0
NOTES
1. THE EXPOSED METAL PADDLE ON THE BOTTOM
OF THE LFCSP PACKAGE SHOULD BE SOLDERED
TO PCB GROUND FOR PROPER HEAT DISSIPATION
AND PERFORMANCE.
08711-003
VDD 10
GND 9
DCAP 8
VREF 7
GND1 6
VIN7 5
図 3.ピン配置
表 6.ピン機能の説明
ピン番号
1 to 5、18
to 20
6
記号
VIN3、
VIN4、
VIN5、
VIN6、
VIN7、
VIN0、
VIN1、VIN2
GND1
7
VREF
8
DCAP
9
GND
10
VDD
11、13
AS0、AS1
12
ALERT
14
SDA
15
SCL
16
VDRIVE
17
PD/RST
EPAD
EPAD
Rev. A
説明
アナログ入力。AD7291 には 8 個のシングルエンド・アナログ入力があり、これらはマルチプレクスされて内蔵トラック・ア
ンド・ホールド・アンプに入力されます。各入力には、 0 V～2.5 V のアナログ信号を入力することができます。未使用入力チ
ャンネルは GND1 に接続してノイズの混入を防止する必要があります。
グラウンド。AD7291 の内蔵リファレンス回路のグラウンド基準ポイント。全アナログ入力信号と外部リファレンス信号はこ
の GND 電圧を基準とします。DGN1 ピンはシステムのグラウンド・プレーンへ接続する必要があります。すべてのグラウン
ド・ピンは理想的には同電位である必要があり、過渡的なバイアスであっても電位差が 0.3 V を超えないようにする必要があ
ります。VREF ピンは 10 μF のデカップリング・コンデンサでこのグラウンド・ピンへデカップリングする必要があります。
内蔵リファレンス電圧源/外付けリファレンス電圧源。公称内蔵リファレンス電圧は 2.5 V で、このピンに出力されます。出力
にバッファが付いている場合、内蔵リファレンス電圧をこのピンから出力して、システムの他の部分に供給することができま
す。デカップリング・コンデンサをこのピンに接続して、リファレンス・バッファをデカップリングしてください。最適性能
を得るためには、10 μF のデカップリング・コンデンサをこのピンと GND1 の間に接続することが推奨されます。必要に応じ
て、内蔵リファレンス電圧をディスエーブルして、外付けリファレンス電圧をこの入力に接続することができます。外付けリ
ファレンス電圧の入力電圧範囲は、2.0 V ～2.5 V です。
デカップリング・コンデンサ・ピン。デカップリング・コンデンサ (推奨 1 μF) をこのピンに接続して、内蔵 LDO をデカップ
リングします。
グラウンド。AD7291 のすべてのアナログ回路とデジタル回路のグラウンド基準ポイント。GND ピンはシステムのグラウン
ド・プレーンへ接続する必要があります。すべてのグラウンド・ピンは理想的には同電位である必要があり、過渡的なバイア
スであっても電位差が 0.3 V を超えないようにする必要があります。DCAP ピンと VDD ピンはこの GND ピンへデカップリング
する必要があります。
電源電圧 2.8 V～3.6 V。この電源は、10 µF と 100 nF のデカップリング・コンデンサで GND へデカップリングする必要があり
ます。
ロジック入力。これらの入力のロジック状態により、AD7291 の I2C アドレスを指定します。詳細については、表 31 を参照。
デバイス・アドレスは、これらのピンに加えられる電圧に依存します。
デジタル出力。警報として設定した場合、このピンは範囲外インジケータとして機能するため、変換結果が DATAHIGH または
DATALOW レジスタ値に違反したときアクティブになります。リミット・レジスタ (0x04～0x1E) のセクションを参照してくだ
さい。
デジタル入力/出力。シリアル・バス双方向データ。このオープン・ドレイン出力にはプルアップ抵抗が必要です。出力コーディ
ングは電圧チャンネルについてはストレート・バイナリ、温度センサー変換結果については 2 の補数です。
デジタル入力。 I2C バスのシリアル・クロック。この入力にはプルアップ抵抗が必要。I2C モードでのデータ転送レートは、
100 kHz と 400 kHz の動作モードと互換性を持っています。
ロジック電源入力。このピンに入力された電圧により、インターフェースが動作する電圧が決定されます。このピンは GND
へデカップリングする必要があります。このピンの電圧範囲は 1.65 V～3.6 V で、VDD 電圧より低いこともありますが、VDD 電
圧より 0.3 V 以上高くなることはできません。
パワーダウン・ピン。このピンはデバイスをフル・パワーダウン・モードにするため、動作が必要ない場合消費電力を削減す
ることができます。このピンを最小 1 ns ～最大 100 ns 間ロー・レベルにドグルして、デバイスをリセットすることができま
す。この最大時間を超えると、デバイスはパワーダウン・モードになります。デバイスをフル・パワーダウン・モードにする場
合、アナログ入力を 0 V へ戻す必要があります。
エクスポーズド・パドル。正常な機能と熱放散のために、LFCSP パッケージ底面の露出金属パッドは PCB グラウンドへハン
ダ接続する必要があります。
－ 7/27 －
AD7291
代表的な性能特性
0
1.0
VDD = VDRIVE = 3V
fS = 22.22ksps
fSCL = 400kHz
fIN = 10kHz
SNR = 71.209
THD = –81.66
–20
0.6
0.4
INL (LSB)
–60
–80
TA = 25°C
VDRIVE = 3V
VDD = 3V
fS = 22.22ksps
fSCL = 400kHz
0.2
0
–0.2
–0.4
–0.6
INL (POSITIVE)
INL (NEGATIVE)
–0.8
0
2k
4k
6k
8k
–1.0
08711-009
–120
10k
FREQUENCY (Hz)
0
0.5
0.6
0.6
0.4
DNL (LSB)
0
–0.2
0
–0.2
–0.4
–0.6
–0.6
–0.8
–0.8
–1.0
1000
1500
2000
2500
3000
3500
4096
ADC CODE
TA = 25°C
VDRIVE = 3V
VDD = 3V
fS = 22.22ksps
fSCL = 400kHz
0.2
–0.4
500
3.0
0.8
0.2
0
2.5
1.0
08711-010
INL (LSB)
0.4
2.0
図 7.外付け VREF 対 INL
TA = 25°C
VDRIVE = 3V
VREF = 2.5V
VDD = 3V
fS = 22.22ksps
fSCL = 400kHz
0.8
1.5
VREF (V)
図 4.代表的な FFT
1.0
1.0
08711-012
–100
DNL (POSITIVE)
DNL (NEGATIVE)
–1.0
0
0.5
1.0
1.5
2.0
2.5
3.0
VREF (V)
図 5.ADC INL
08711-013
AMPLITUDE (dB)
–40
0.8
図 8.外付け VREF 対 DNL
1.0
11.7
0.8
0.2
0
–0.2
TA = 25°C
VDRIVE = 3V
VREF = 2.5V
VDD = 3V
fS = 22.22ksps
fSCL = 400kHz
–0.4
–0.6
–0.8
–1.0
0
500
1000
1500
2000
2500
ADC CODE
3000
3500
4096
08711-011
DNL (LSB)
0.4
11.5
11.4
11.3
11.2
0
0.5
1.0
1.5
2.0
EXTERNAL REFERENCE (V)
図 6.ADC DNL
Rev. A
11.6
図 9.VREF 対実効ビット数、 fSCL = 400 kHz
－ 8/27 －
2.5
08711-035
EFFECTIVE NUMBER OF BITS
0.6
AD7291
125
CHANNEL-TO-CHANNEL ISOLATION (dB)
VDD = VDRIVE = 3V
2.5
VREF (V)
2.0
1.5
1.0
0.5
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
CURRENT LOAD (mA)
115
110
105
100
95
90
85
80
75
08711-021
0
VDD = VDRIVE = 3V
fSCL = 400kHz
120
1
100
1k
fNOISE (kHz)
図 10.リファレンス出力駆動対 VREF
図 13.チャンネル間アイソレーション、 fIN = 10 kHz
55
72
VDRIVE = 3V
VDD = 3V
50
TEMPERATURE READING (°C)
10
08711-018
3.0
45
SINAD (dB)
71
40
35
70
30
0
20
40
60
80
100
TIME (Seconds)
69
08711-014
20
0
–92
1.0
1.5
2.0
2.5
EXTERNAL REFERENCE (V)
図 11. 室温→50°C の熱衝撃に対する応答
撹拌油槽
–90
0.5
08711-036
25
図 14.リファレンス電圧対 SINAD
fSCL = 400 kHz、クロック・ストレッチなし
1.5
VDD = 3V
VDRIVE = 3V
1.0
TEMPERATURE ERROR (°C)
–94
PSRR (dB)
–96
–98
–100
–102
–104
–106
0.5
0
–0.5
–1.0
–1.5
10k
100k
1M
RIPPLE FREQUENCY (Hz)
10M
100M
–2.0
–40
08711-061
–110
1k
–10
5
20
35
50
65
TEMPERATURE (°C)
図 12.電源リップル周波数対 PSRR
電源デカップリングなし
Rev. A
–25
図 15.温度精度、3 V
－ 9/27 －
80
95
110 125
08711-017
–108
AD7291
2.5
9.0
VDRIVE = 3V
VDRIVE = 3V
VDD = 3V
8.9
2.0
TOTAL CURRENT (µA)
8.8
POWER (mW)
8.7
8.6
8.5
8.4
8.3
8.2
–40°C
+25°C
+85°C
+125°C
1.5
1.0
0.5
0
60
120
180
240
300
SCL FREQUENCY (kHz)
360
420
0
2.7
08711-062
8.0
2.9
3.0
3.1
3.2
VDD
図 16.スループット対消費電力―ノーマル・モード
Rev. A
2.8
3.3
3.4
3.5
3.6
08711-037
8.1
図 17.様々な温度での電源電圧対フル・シャットダウン電流
－ 10/27 －
AD7291
用語
信号対ノイズおよび歪み比(SINAD)
A/D コンバータ出力での信号対(ノイズ+歪み)比の測定値です。
信号は基本波の rms 振幅で表します。ノイズは 1/2 サンプリン
グ周波数(fS/2)までの全高調波の和で表します(DC を除く)。この
比はデジタル化処理の量子化レベル数に依存し、レベル数が大
きいほど、量子化ノイズは小さくなります。正弦波を入力した
場合の、理想 N ビット・コンバータに対する信号対(ノイズ+歪
み)比の理論値は次式で表されます。
信号対(ノイズ+歪み)比= (6.02 N +1.76) dB
したがって、12 ビット・コンバータの場合、SINAD は 74 dB に
なります。
総合高調波歪み(THD)
高調波の rms 値総和と基本波の比です。AD7291 の場合、次式で
与えられます。
THD (dB)  20 log
V2 2  V3 2  V4 2  V5 2  V6 2
アパーチャ・ジッタ
実際にサンプルが行われる実効的な時間のサンプル間での変動。
フル・パワー帯域幅
D/A 変換された再生基本波が 0.1 dB 低下する、またはフルスケ
ール入力に対して 3 dB 低下する入力周波数を意味します。
電源除去比(PSRR)
電源除去比は、ADC 出力でのフルスケール周波数 f の電力と、
ADC の VDD 電源に加えられた周波数 fS の 100 mV 正弦波の電力
との比として定義されます。入力周波数は 5 kHz～25 MHz の範
囲で変化します。
PSRR (dB) =10 log (Pf/Pfs)
ここで、
Pf は ADC 出力での周波数 f の電力。
PfS は、ADC 出力での周波数 fS の電力。
V1
ここで、
V1 は基本波の rms 振幅。
V2、V3、V4、V5、V6 は、2 次～6 次の高調波の rms 振幅。
ピーク高調波またはスプリアス・ノイズ
ADC 出力スペクトル内の(DC を除いて fS/2 まで)次に大きい成分
の rms 値の、基本波 rms 値に対する比として定義されます。通
常、この仕様の値はスペクトル内の最大の高調波により決定さ
れますが、高調波がノイズ・フロアに埋めこまれている ADC の
場合は、ノイズ・ピークにより決定されます。
積分非直線性
ADC 伝達関数の両端を結ぶ直線からの最大偏差をいいます。伝
達関数の両端とは、ゼロスケール(最初のコード変化より 1 LSB
下のポイント)とフルスケール(最後のコード変化より 1 LSB 上
のポイント)をいいます。
微分非直線性
ADC の 2 つの隣接コード間における 1LSB 変化の測定値と理論
値の差をいいます。
オフセット誤差
理論値 GND1 + 1 LSB と最初のコード変化(00...000→00...001)と
の差をいいます。
相互変調歪み
非線形性を持つアクティブ・デバイスに 2 つの周波数 fa および
fb を含む正弦波を入力すると、様々な和および差の周波数 mfa
± nfb を持つ歪み成分が発生します。ここで、m、n＝0、1、2、
3、...です。相互変調歪みの項とは、m または n がゼロでない項
をいいます。たとえば、2 次項には(fa＋fb)と(fa-fb)が含まれ、3
次項には(2fa＋fb)、(2fa-fb)、(fa＋2fb)、(fa-2fb)が含まれます。
オフセット誤差マッチ
2 つのチャンネル間のオフセット誤差の差。
AD7291 は、入力帯域幅の上限に近い 2 つの入力周波数を使う
CCIF 標準を使ってテストされています。この場合、2 次項は通
常、元の正弦波の周波数から離れて位置し、3 次項は通常、入
力周波数に近い周波数に位置します。そのため、2 次項と 3 次
項は別々に指定されます。相互変調歪みの計算は THD の仕様に
似ています。すなわち、dB で表した個々の歪み成分の rms 総和
の、基本波の和の rms 振幅に対する比になります。
Rev. A
アパーチャ遅延
サンプリング・クロックの前縁エッジと ADC がサンプルを取得
するポイントとの間の時間間隔の測定値。
ゲイン誤差
オフセット誤差調整後の最後のコード変化(111...110→111...111)
と理論値(VREF - 1 LSB)との差をいいます。
ゲイン誤差のマッチング
2 つのチャンネル間のゲイン誤差の差。
トラック・アンド・ホールド・アクイジション・タイム
変換終了後、トラック・アンド・ホールド・アンプはトラッ
ク・モードに戻ります。トラック・アンド・ホールド・アクイ
ジション時間は、変換終了後にトラック・アンド・ホールド・
アンプが最終値の±1 LSB 以内に出力が収まるために要する時間
です。
－ 11/27 －
AD7291
回路説明
AD7291 は通常、非変換時にはパワーダウン状態にあります。
電源を最初に投入したとき、デバイスはパーシャル・パワーダ
ウン状態にあります。変換の前にパワーアップを開始して、変
換が完了すると、デバイスはパーシャル・パワーダウン・モー
ドに戻ります。変換は、自動サイクル・モードまたはコマン
ド・モードを使って起動することができます。コマンド・モー
ドではウェイクアップした後、アドレス書込み機能中に変換が
行われます。変換が完了すると、AD7291 はパーシャル・パワ
ーダウン・モードに戻ります。
読出し開始時のコマンド・モードでは、AD7291 は完全にウェ
イクアップします。すなわち、全機能が動作して、そのアドレ
スの読出し中に変換が完了します。自動サイクル・モードでは、
50 µs 間隔で変換が行われます。すなわち、AD7291 はパーシャ
ル・パワーダウン・モードから抜け出して、50 µs 間隔でフルパ
ワーアップします。この自動パーシャル・パワーダウン機能を
使うと、デバイスは変換の間で消費電力を節約することができま
す。これは、I2C インターフェースを経由したすべての読出し動
作または書込み動作がデバイスのパーシャル・パワーダウン中
に発生することを意味します。
ADC が変換を開始すると(図 19)、SW2 が開いて、SW1 が位置 B
に移動して、コンパレータが不平衡状態になります。コントロ
ール・ロジックと容量 DAC を使って、一定量の電荷を加算およ
び減算して、コンパレータを平衡状態に戻すようにします。コ
ンパレータが平衡状態に戻ると、変換が完了します。コントロ
ール・ロジックは ADC の出力コードを発生します。図 21 に、
ADC の伝達関数を示します。
CAPACITIVE
DACE
VIN
A
SW1
B
CONTROL
LOGIC
SW2
08711-005
AD7291 は、8 チャンネル・マルチプレクサ、トラック・アン
ド・ホールド・アンプ、ADC、発振器、データ・レジスタ、温
度センサー、I2C 互換シリアル・インターフェースを 20 ピン
LFCSP に内蔵しています。このパッケージは、代替ソリューシ
ョンに比べて大幅なスペース削減を提供します。このデバイス
は、2.8 V～3.6 V の単電源で動作することができ、12 ビット分
解能を提供します。AD7291 は、8 個のシングルエンド・アナロ
グ入力と ±12 ppm のリファレンス電圧を持っています。AD7921
のアナログ入力範囲は 0 V～VREF です。AD7291 は、高精度バン
ドギャップ温度センサーを内蔵しており、12 ビット ADC によ
り温度を監視しデジタル化して分解能 0.25°C で出力します。
COMPARATOR
GND1
図 19.ADC 変換フェーズ
アナログ入力
図 20 に、AD7291 のアナログ入力構造の等価回路を示します。
ダイオード D1 と D2 はアナログ入力に対して ESD 保護機能を
提供します。アナログ入力信号が内部で発生した LDO 電圧 2.5
V (DCAP)より 300 mV 以上高くならないよう注意する必要があり
ます。超えると、ダイオードが順方向にバイアスされて、サブ
ストレートに電流が流れるようになります。これらのダイオー
ドが損傷なしに許容できる最大電流は 10 mA です。図 20 に示
すコンデンサ C1 は約 8 pF (typ)で、主にピン容量に起因します。
抵抗 R1 は集中定数部品であり、トラック・アンド・ホール
ド・スイッチと入力マルチプレクサのオン抵抗から構成されま
す。この合計抵抗は約 155 Ω (typ)です。コンデンサ C2 は ADC
のサンプリング・コンデンサであり、容量は 34 pF (typ)です。
DCAP (2.5V)
コンバータの動作
CAPACITIVE
DAC
GND1
A
SW1
B
CONTROL
LOGIC
SW2
COMPARATOR
08711-004
VIN
D1
R1
VIN
C1
8pF
D2
CONVERSION PHASE: SWITCH OPEN
TRACK PHASE: SWITCH CLOSED
図 20.等価アナログ入力回路
AC アプリケーションの場合は、該当するアナログ入力ピンに
RC ローパス・フィルタを使用して、アナログ入力信号から高周
波成分を除去することが推奨されます。高調波歪みと信号対ノ
イズ比が重要であるアプリケーションでは、アナログ入力を低
インピーダンス・ソースで入力する必要があります。ソース・
インピーダンスが大きいと、ADC の AC 性能が大きく影響を受
けます。このために、入力バッファ・アンプの使用が必要にな
ります。オペ・アンプの選択は、特定のアプリケーションの性
能基準に依存します。
図 18.ADC アクイジション・フェーズ
Rev. A
C2
34pF
08711-006
AD7291 は、容量型 DAC を採用した 12 ビット逐次比較型 ADC
です。図 18 と図 19 に、それぞれアクイジション・フェーズと
変換フェーズでの ADC の簡略化した回路図を示します。この
ADC は、コントロール・ロジック、SAR、容量 DAC から構成
されており、これらを使って、サンプリング・コンデンサに対
して一定量の電荷を加算および減算して、コンパレータを平衡
状態に戻すようにします。図 18 にアクイジション・フェーズを
示します。SW2 は閉じて、SW1 は位置 A にあり、コンパレータ
は平衡状態にあり、サンプリング・コンデンサは選択された
VIN チャンネル上の信号を取得します。
－ 12/27 －
AD7291
次に、各入力が数百マイクロ秒間積分されます。これはバック
グラウンドで連続的に実行されるため、他のチャンネルで変換
を行う必要はありません。積分が完了すると、信号が制御ロジ
ックに渡されて変換が自動的に開始されます。
ADC の伝達関数
AD7291 の出力コーディングは、アナログ入力チャンネル変換
結果についてはストレート・バイナリ、温度変換結果について
は 2 の補数です。デザイン上のコード変化は連続する LSB 値(1
LSB、2 LSB など)で発生します。AD7291 の LSB サイズは
VREF/4096 になります。図 21 に、ストレート・バイナリ・コー
ディングを出力する AD7291 の理論伝達特性を示します。
ADC がコマンド・モードで電圧変換中の場合は、AD7291 は電
圧変換の完了を待った後に温度センサーの変換を開始します。
ADC で電圧変換していない場合は、温度変換は 5 ms 間隔で行
われます。
自動サイクル・モードでは、変換が現在のシーケンスの適切な
位置に挿入されます。ADC がアイドルの場合には、変換は直ち
に実行されます。TSENSE 変換リザルト・レジスタは、温度チャ
ンネルの直前の変換結果を格納します。この値は何時でも読出
すことができます。
111...111
ADC CODE
111...110
111...000
011...111
理論的には、温度測定回路は-512°C～+511°C の温度を分解能
0.25°C で測定できますが、TA (AD7291 の規定温度範囲)の外側
の温度は、デバイスの保証動作温度範囲外です。温度センサー
は、コマンド・レジスタの TSENSE ビットを設定してイネーブル
されます。
1LSB = VREF /4096
000...010
000...001
0V
1LSB
温度センサーの平均処理
+VREF – 1LSB
ANALOG INPUT
NOTES
1. VREF IS 2.5V.
08711-007
000...000
図 21.ストレート・バイナリ伝達特性
温度センサーの動作
AD7291 には 1 個のローカル温度センサーが内蔵されています。
内蔵のバンド・ギャップ温度センサーは、AD7291 チップの温度
を計測します。
AD7291 の温度センサー・モジュールでは 3 電流原理を採用して
います (図 22 参照)。この原理では、ダイオードを 3 つの電流が
流れ、順方向電圧降下が各ダイオードで測定され、直列抵抗に
よる誤差がない温度の計算が可能になります。
I
4×I
8×I
IBIAS
AD7291 は、温度測定精度を向上させる温度センサー平均処理
機能を内蔵しています。温度センサーをコマンド・レジスタの
TSENSE ビットでイネーブルすると、温度の平均処理機能がバッ
クグランドで連続的に実行されます。温度は TSENSE 変換が実行
されるごとに測定され、移動平均法を使って TSENSE 平均リザル
ト・レジスタ内に変換結果を求めます。平均結果は次式で表さ
れます。
TSENSE AVG 
平均した変換結果は TSENSE 平均リザルト・レジスタに求まり、
このレジスタ値は TSENSE 変換ごとに更新されます。
コマンド・レジスタ (ビット D7 )で温度センサーを選択した後
に、AD7291 から得られた最初の TSENSE 変換結果が、実際の最
初の TSENSE 変換結果で、この変換結果は次の TSENSE 変換が完了
して変換結果が更新されるまで有効です。
VDD
VOUT+
TO ADC
VOUT–
INTERNAL
SENSE
TRANSISTOR
08711-008
BIAS
DIODE
図 22.内蔵温度センサーのトップ・レベル構造
Rev. A
7
Previous _ Average _ Result   1 Current _ Result 
8
8
－ 13/27 －
AD7291
温度値フォーマット
ADC の 1 LSB は 0.25°C に対応します。ADC からの温度測定値
は、正と負の温度測定値を表すために 12 ビットの 2 の補数フォ
ーマットで格納されます。サンプル温度値を 表 7 に示します。
温度変換式は次のようになります。
正の温度 = ADC コード/4
負の温度 = (4096 − ADC コード)/4
上式は VREF = 2.5 V の場合です。外付けリファレンス電圧を使
用する場合、温度センサーは 2 V～2.5 V の外付けリファレンス
電圧を必要とします。温度変換結果(°C)が次式で計算され、こ
の式の VEXT_REF は外付けリファレンス電圧値です。
 ADCCode

Temperature  VEXT _ REF 
 109.3   273.15
10


表 7.温度データ・フォーマット
Temperature (°C)
Digital Output
−40
−25
−10
−0.25
0
+0.25
+10
+25
+50
+75
+100
+105
+125
1111 0110 0000
1111 1001 1100
1111 1101 1000
1111 1111 1111
0000 0000 0000
0000 0000 0001
0000 0010 1000
0000 0110 0100
0000 1100 1000
0001 0010 1100
0001 1001 0000
0001 1010 0100
0001 1111 0100
VDRIVE
VDRIVE は、シリアル・インターフェースの動作電圧を制御しま
す。VDRIVE を使うと、ADC は 1.8 V と 3 V のプロセッサに容易
にインターフェースすることができます。例えば、AD7291 が
VDD = 3.3 V で動作する場合、VDRIVE ピンは 1.8 V 電源に接続す
ることができます。このため、VDD = 3.3 V で AD7291 のダイナ
ミックレンジを広げることができ、さらに 1.8 V のデジタル・デ
バイスとインターフェースさせることができます。VDRIVE は
VDD より 0.3 V 以上高くならないよう注意する必要があります
(絶対最大定格のセクション参照)。
内蔵または外付けリファレンス電圧
AD7291 は、2.5 V の内蔵リファレンス電圧または外付けリファ
レンス電圧で動作することができます。コマンド・レジスタの
EXT_REF ビットを使って、内蔵リファレンス電圧の使用/不使
用を指定します。コマンド・レジスタで EXT_REF ビットを選
択すると、外付けリファレンス電圧を VREF ピンに加えることが
できます。パワーアップ時、内蔵リファレンス電圧がイネーブ
ルされます。AD7291 の適切なリファレンス・ソースとしては、
AD780、AD1582、ADR431、REF193、ADR391 などがあります。
内蔵リファレンス電圧回路は、2.5 V のバンド・ギャップ・リフ
ァレンス電圧とリファレンス電圧・バッファから構成されてい
ます。AD7291 を内蔵リファレンス電圧モードで動作させときは、
2.5 V の内蔵リファレンス電圧が VREF ピンから出力されるので、
これを 10 μF のコンデンサで GND1 へデカップリングする必要
があります。内蔵リファレンス電圧をシステム内の他の場所で
使う前にバッファすることが推奨されます。
内蔵リファレンス電圧はコンバータがスタティックなとき、最
大 2 mA の電流を供給することができます。リファレンス電圧
バッファは、パワーアップのために 5.5 ms を要し、パワーアッ
プ時に 10 μF のデカップリング・コンデンサが充電されます。
リセット
AD7291 はリセット機能を内蔵しています。この機能を使って、
デバイスをリセットし、コマンド・レジスタなどのすべての内
部レジスタの値をデフォルト状態に設定することができます。
リセット動作を起動するときは、PD/RST ピンを 1 ns～100 ns 間
ロー・レベルにする必要があります。これはクロックに非同期で
行うことができるため、いつでもトリガすることができます。
PD/RSTピンを 100 ns 以上長くロー・レベルに維持すると、デバ
イスはフル・パワーダウン・モードになります。PD / RST ピン
を常に安定したロジック・レベルに維持しておくことは、通常
動作のために不可欠です。
Rev. A
－ 14/27 －
AD7291
内部レジスタ構造
AD7294 には、変換結果、変換の上下限、デバイスの設定/制御
情報を格納する 34 個の内部レジスタがあります (図 23 参照)。
これらの内訳は、33 個のデータ・レジスタと 1 個のアドレス・
ポインタ・レジスタです。
COMMAND
REGISTER
VOLTAGE CONV
RESULT REGISTER
TSENSE CONV
RESULT REGISTER
各データ・レジスタには、交信する際にアドレス・ポインタ・
レジスタにより指定されるアドレスがあります。表 9 に、読出
し、書込み、リード/ライト可能の区別を示します。
TSENSE AVG
RESULT REGISTER
CH0 DATA HIGH
REGISTER
アドレス・ポインタ・レジスタ
D0
0
0
P5
P4
P3
CH0 HYSTERESIS
REGISTER
ADDRESS
POINTER
REGISTER
CH1 DATA HIGH
REGISTER
CH1 DATA LOW
REGISTER
CH1 HYSTERESIS
REGISTER
CH7 DATA HIGH
REGISTER
CH7 DATA LOW
REGISTER
CH7 HYSTERESIS
REGISTER
表 8.アドレス・ポインタ・レジスタ
D1
CH0 DATA LOW
REGISTER
DATA
アドレス・ポインタ・レジスタは各書込み動作の先頭データバ
イトが自動的に書込まれるレジスタであるため、このレジスタ
にはアドレスがなく、さらにその必要もありません。アドレ
ス・ポインタ・レジスタは、8 ビット・レジスタであり、下位
6 ビットはポインタ・ビットとして使われています。このポイ
ンタ・ビットは、AD7291 のデータ・レジスタの 1 つを指定する
アドレスを格納します。各書込みアドレスに続く最初のバイト
はアドレス・ポインタ・レジスタのアドレスであり、内部デー
タ・レジスタの 1 つのアドレスが格納されています。下位 6 ビ
ットにより、後続データバイトの書込み対象となるデータ・レ
ジスタが選択されます。このレジスタの下位 6 ビットだけがデ
ータ・レジスタの選択に使われます。パワーアップ時、アドレ
ス・ポインタ・レジスタ値は全ビット 0 で、コマンド・レジス
タを指しています。
P2
P1
P0
TSENSE DATAHIGH
REGISTER
Register select
TSENSE DATALOW
REGISTER
TSENSE HYSTERESIS
REGISTER
ALERT STATUS
REGISTER A
SDA
SCL
SERIAL BUS INTERFACE
図 23.AD7291 のレジスタ構成
Rev. A
－ 15/27 －
08711-015
ALERT STATUS
REGISTER B
AD7291
表 9.AD7291 のレジスタ・アドレス
Hex Code
P5
P4
P3
P2
P1
P0
Registers
Read/Write
0x00
0x01
0x02
0x03
0x04
0x05
0x06
0x07
0x08
0x09
0x0A
0x0B
0x0C
0x0D
0x0E
0x0F
0x10
0x11
0x12
0x13
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
0x1E
0x1F
0x20
0x3F
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Command register
Voltage conversion result register
TSENSE conversion result register
TSENSE average result register
CH0 DATAHIGH register
CH0 DATALOW register
CH0 hysteresis register
CH1 DATAHIGH register
CH1DATALOW register
CH1 hysteresis register
CH2 DATAHIGH register
CH2 DATALOW register
CH2 hysteresis register
CH3 DATALOW register
CH3 DATAHIGH register
CH3 hysteresis register
CH4 DATAHIGH register
CH4 DATALOW register
CH4 hysteresis register
CH5 DATAHIGH register
CH5 DATALOW register
CH5 hysteresis register
CH6 DATAHIGH register
CH6 DATALOW register
CH6 hysteresis register
CH7 DATAHIGH register
CH7 DATALOW register
CH7 hysteresis register
TSENSE DATAHIGH register
TSENSE DATALOW register
TSENSE hysteresis register
Alert Status Register A
Alert Status Register B
Factory test mode
Write.
Read.
Read.
Read.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read/write.
Read.
Read.
The user should not access this register.
Rev. A
－ 16/27 －
AD7291
コマンド・レジスタ (0x00)
コマンド・レジスタは 16 ビット書込み専用レジスタで、AD7291 の動作モードの設定に使用します。ビットの機能を表 10 に示します。
コマンド・レジスタへ書込むときは 2 バイト書込みが必要です。MSB は、データ・ストリームの先頭ビットです。パワーアップ時のコマ
ンド・レジスタのデフォルト値は全ビット 0 です。
表 10.コマンド・レジスタ・ビットとパワーアップ時のデフォルト設定
MSB
LSB
Channel Bit
D15 to DB8
D7
D6
D5
D4
D3
D2
D1
D0
Function
CH0 to CH7
TSENSE
Don’t
care
Noise-delayed
bit trial and
sampling
EXT_REF
Polarity of
ALERT pin
(active high/
active low)
Clear alert
RESET
Autocycle
mode
Setting
Enable = 1
Disable = 0
Enable = 1
Disable = 0
0
Enable = 1
Disable = 0
Enable = 1
Disable = 0
Active low = 1
Active high = 0
Enable = 1
Disable = 0
Enable = 1
Disable = 0
Enable = 1
Disable = 0
表 11.コマンド・レジスタ・ビットの機能説明
Bit
Mnemonic
Comment
D15 to D8
CH0 to CH7
D7
TSENSE
These 8-channel address bits select the analog input channel(s) to be converted. A 1 in any of Bit D15 to Bit D8 selects a
channel for conversion. If more than one channel bit is set to 1, the AD7291 sequences through the selected channels, starting
with the lowest channel. All unused channels should be set to 0. A channel or sequence of channels for conversion must be
selected in the command register, prior to initiating a conversion.
This bit enables temperature conversions, which occur in the background at 5 ms intervals. The results can be read from the
TSENSE conversion result register (0x02) and the TSENSE average result register (0x03). For details, refer to the Temperature
Sensor Operation section.
D6
D5
Don’t care
Noise-delayed
bit trial and
sampling
EXT_REF
D4
D3
D2
Polarity of
ALERT pin
Clear alert
D1
RESET
D0
Autocycle
mode
Rev. A
When this function is enabled, it delays the critical sampling intervals and bit trials when there is activity on the I2C bus, thus
ensuring improved dc performance of the AD7291. When this feature is enabled, the conversion time may vary. This bit is
disabled on power-up, and it is recommended to write a 1 to enable this feature for normal operation.
Writing a Logic 1 to this bit enables the use of an external reference. The input voltage range for the external reference is 2 V
to 2.5 V. The external reference should not exceed 2.5 V or the device performance will be adversely affected. During powerup, the default configuration has the internal reference enabled.
This bit determines the active polarity of the ALERT pin. The ALERT pin is configured for active low operation if this bit is set
to 1 and active high if this bit is set to 0. The default configuration on power-up is active high (0).
This bit clears the content of the alert status register. Once the content of both alert status registers is cleared, this bit should be
reprogrammed to a Logic 0 to ensure that future alerts are detected.
Setting this bit resets the contents of all internal registers in the AD7291 to their default states including the command register
itself. This bit is automatically returned to 0 once the reset is completed to enable the internal registers to be reprogrammed.
Writing a 1 to this bit enables the autocycle mode of operation. In this mode, the channels selected in Bit D15 to Bit D8 are
continuously converted by the AD7291. This function is used in conjunction with the limit registers, which can be programmed
to issue an alert if the conversion result exceeds the preset limit for any channel selected for conversion.
－ 17/27 －
AD7291
表 12.コマンド・レジスタのチャンネル選択ビット
D15
D14
D13
D12
D11
D10
D9
D8
Selected Analog Input Channel
Comments
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
No channel selected
Convert on Channel 7 (VIN7)
Convert on Channel 6 (VIN6)
Convert on Channel 5 (VIN5)
Convert on Channel 4 (VIN4)
Convert on Channel 3 (VIN3)
Convert on Channel 2 (VIN2)
Convert on Channel 1 (VIN1)
Convert on Channel 0 (VIN0)
If more than one channel is selected, the
AD7291 converts the selected channels
starting with the lowest channel in the
sequence.
表 13.TSENSE データ・フォーマット
Input
D11 (MSB)
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0 (LSB)
Value (°C)
−512
+256
+128
+64
+32
+16
+8
+4
+2
+1
+0.5
+0.25
表 14.変換リザルト・レジスタ(最初の読出し)
サンプル遅延とビット判定遅延
2
理想的には、ADC の変換中に I C バス動作は発生しませんが、
例えば自動サイクル・モード動作ではこれは不可能です。この
ため、コマンド・レジスタのビット D5 に 1 を書込んで、ノイ
ズを遅延させたビット判定およびサンプリング機能をイネーブ
ルすることが推奨されます。このメカニズムは、I2C バスが動作
している間、クリティカルなサンプル区間とビット判定を遅延
させます。これにより、各ビット判定区間のノイズが小さくな
り、変換結果は外部ノイズの干渉を受けにくくなります
パワーアップ時、ビット判定およびサンプル区間遅延メカニズ
ムはイネーブルされていません。通常動作ではこの機能をイネ
ーブルすることが推奨されます。この機能をイネーブルすると、
AD7291 はビット判定を遅延させて、I2C バス上の動作の影響を
軽減させます。インターフェース・ライン上で過度の動作があ
る場合、これらのビットをイネーブルすると、変換時間全体が
長くなります。
また、AD7291 は 50 ns より狭いグリッチを除去する機能も採用
しています。この機能により、デバイスのノイズ耐性が向上し
ます。
電圧変換リザルト・レジスタ (0x01)
電圧変換リザルト・レジスタは 16 ビット読出し専用レジスタで、
ADC 変換結果をストレート・バイナリ・フォーマットで格納し
ます。このレジスタの読出しには、2 バイト読出しが必要です。
表 14 と表 15 に、AD7291 から読出されるデータの最初と 2 番目
のバイトの値を示します。AD7291 の各変換結果は、4 ビットの
チャンネル・アドレス・ビット (表 14 と表 15 参照) と 12 ビット
の変換結果から構成されます。ビット D15～ビット D12 は、後
続の変換結果に対応する ADC チャンネルを識別するチャンネ
ル・アドレス・ビットです。ビット D11～ビット D0 には、最
新の ADC 変換結果が格納されます。
MSB
D15
D14
D13
D12
D11
D10
D9
D8
ADD3
ADD2
ADD1
ADD0
B11
B10
B9
B8
表 15.変換リザルト・レジスタ(2 番目の読出し)
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
表 16.チャンネル・アドレス・ビット for the リザルト・レジス
タ
ADD2
ADD2
ADD1
ADD0
Analog Input Channel
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
VIN0
VIN1
VIN2
VIN3
VIN4
VIN5
VIN6
VIN7
TSENSE
TSENSE average result
温度値フォーマット
ADC からの温度測定値は、正と負の温度測定値を表すために 11
ビットの 2 の補数フォーマット D11～D0 で格納されます。温度
データ・フォーマットを表 13 に示します。
TSENSE 変換リザルト・レジスタ (0x02)
TSENSE リザルト・レジスタは 16 ビットの読出し専用レジスタで、
内蔵温度センサーからの ADC データを格納します。このレジ
スタは、ADC からの温度測定値を 12 ビットの 2 の補数フォー
マットで D10～D0 に格納し、ビット D15～ビット D12 はチャン
ネル・アドレス・ビットの格納に使われます。変換は、約 5 ms
ごとに実行されます。表 13 に示す温度データ・フォーマットは、
内蔵温度センサーにも使用されます。
Rev. A
－ 18/27 －
AD7291
表 17.TSENSE 変換リザルト・レジスタ (最初の読出し)
DATAHIGH レジスタ
MSB
D15
D14
D13
D12
D11
D10
D9
D8
ADD3
ADD2
ADD1
ADD0
B11
B10
B9
B8
表 18.TSENSE リザルト・レジスタ (2 回目の読出し)
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
TSENSE 平均リザルト・レジスタ (0x03)
TSENSE 平均リザルト・レジスタは 16 ビットの読出し専用レジス
タで、内蔵温度センサーからの平均変換結果を格納します。こ
のレジスタは、ADC からの平均温度測定値を 11 ビットの 2 の
補数フォーマットで D10～D0 に格納し、ビット D15～ビット
D12 はチャンネル・アドレス・ビットの格納に使われます。
TSENSE 平均リザルト・レジスタは、TSENSE 変換が完了するごと
に更新されます。平均処理をイネーブルした後の最初の
AD7291 からの平均変換結果は、最初の実際の TSENSE 平均変換
結果です。表 13 に示す温度データ・フォーマットは、内蔵温度
センサーにも使用されます。詳細については、温度センサー平
均処理のセクションを参照してください。
CH0～CH7 と内蔵温度センサーの DATAHIGH レジスタは、16 ビ
ットのリード/ライト・レジスタで、各レジスタの下位 12 ビッ
トのみが使用されています。ビット D15～ビット D12 は未使用
で 0 に設定されています。このレジスタは、ALERT 出力を発生
す る上 限を格納 して います。 変換 リザルト ・レ ジスタ値 が
DATAHIGH レジスタ値を超えると、そのチャンネルに対して
ALERT が発生します。変換結果値が DATAHIGH レジスタ値より
少なくとも N LSB 下回ると、ALERT 出力ピンがリセットされ
ます。この N の値は、そのチャンネルに対応するヒステリシ
ス・レジスタから取得されます。ALERT ピンは、コマンド・レ
ジスタのビット D2 への書込みによってリセットすることもで
きます。
表 21.DATAHIGH レジスタ (最初の読出し/書込み)
MSB
D15
D14
D13
D12
D11
D10
D9
D8
0
0
0
0
B11
B10
B9
B8
表 22.DATAHIGH レジスタ (2 回目の読出し/書込み)
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
表 19.TSENSE 平均リザルト・レジスタ (最初の読出し)
DATALOW レジスタ
MSB
D15
D14
D13
D12
D11
D10
D9
D8
ADD3
ADD2
ADD1
ADD0
B11
B10
B9
B8
表 20.TSENSE 平均リザルト・レジスタ (2 回目の読出し)
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
リミット・レジスタ (0x04～0x1E)
AD7291 には 9 対のリミット・レジスタがあります。各対は、各
アナログ入力チャンネルと内蔵温度センサーに対する変換の上
限と下限を格納します。リミット・レジスタの各対には、対応
するヒステリシス・レジスタがあります。27 個のレジスタはす
べて 16 ビット幅で、レジスタの下位 12 ビットだけが AD7291
により使われます。これらのレジスタの上位 4 ビット D15～
D12 の値は全ビット 0 である必要があります。パワーアップ時
に、デフォルトでは各アナログ電圧チャンネルの DATAHIGH レ
ジスタ値はフルスケール(0x0FFF)に、DATALOW レジスタ値はゼ
ロスケール(0x0000)に、それぞれ設定されます。AD7291 の出力
コーディングは、温度センサー変換結果については 2 の補数で
す。パワーアップ時の DATAHIGH レジスタと DATALOW レジス
タのデフォルト値は、それぞれ 0x07FF と 0x0800 です。変換結
果がリミット・レジスタにより設定された上位または下限の外
側になったとき、AD7291 はハードウェアから警報を発生しま
す。
Rev. A
各チャンネルの DATALOW レジスタは、16 ビットのリード/ライ
ト・レジスタで、各レジスタの下位 12 ビットのみが使用されて
います。ビット D15～ビット D12 は未使用で 0 に設定されてい
ます。このレジスタは、ALERT 出力を発生する下限を格納して
います。変換リザルト・レジスタ値が DATALOW レジスタ値を
下回ると、そのチャンネルに対して ALERT が発生します。変
換結果値が DATALOW レジスタ値より少なくとも N LSB 上回る
と、ALERT 出力ピンがリセットされます。この N の値は、そ
のチャンネルに対応するヒステリシス・レジスタから取得され
ます。ALERT 出力ピンは、コマンド・レジスタのビット D2 へ
の書込みによってリセットすることもできます。
表 23.DATALOW レジスタ (最初の読出し/書込み)
MSB
D15
D14
D13
D12
D11
D10
D9
D8
0
0
0
0
B11
B10
B9
B8
表 24.DATALOW レジスタ (2 回目の読出し/書込み)
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
－ 19/27 －
AD7291
ヒステリシス・レジスタ
警報ステータス・レジスタ A と警報ステータ
ス・レジスタ B (0x1F と 0x20)
各アナログ入力チャンネルと内蔵温度センサーには、リード/ラ
イト可能な専用の 16 ビット・ヒステリシス・レジスタがありま
す。下位 12 ビットだけが使用されています。ビット D15～ビッ
ト D12 は未使用で 0 に設定されています。リミット・レジスタ
を使用する場合、ヒステリシス・レジスタがヒステリシス値 N
を格納しています。リミット・レジスタの各対には、専用のヒ
ステリシス・レジスタがあります。ヒステリシス値は、限界値
を超えた場合の ALERT ピンのリセット・ポイントを決定しま
す。たとえば、チャンネル 0 の上限と下限で 8 LSB のヒステリ
シス値が必要な場合、16 ビット・ワード 0000 0000 0000 1000 を
CH0 ヒステリシス・レジスタ(アドレス 0x06)に書込む必要があ
ります (表 25 と表 26 参照)。パワーアップ時の、ヒステリシ
ス・レジスタのデフォルト値は全ビット 0 (0x0000)です。ヒス
テリシス値が必要な場合は、値を該当するチャンネルのヒステ
リシス・レジスタに書込む必要があります。
警報ステータス・レジスタは、16 ビットの読出し専用レジスタ
で、警報情報を提供します。リミット・レジスタ (0x04～0x1E)
のセクションで説明したように、変換結果により ALERT ピン
がアクティブになると、警報ステータス・レジスタを読出して
詳しい情報を得ることができます。AD7291 には 2 つの警報ステ
ータス・レジスタがあり、警報ステータス・レジスタ A はアナ
ログ電圧変換チャンネル (表 27 と表 28 参照)の警報を、警報ス
テータス・レジスタ B は内蔵温度センサーの警報を (表 29 と
表 30 参照)、それぞれ格納しています。
両警報ステータス・レジスタは、各チャンネルあたり 2 ビット
のステータス・ビットで構成されており、各ビットは
DATAHIGH 上限値と DATALOW 下限値に対応しています。ステー
タス・ビット = 1 で、違反が生じた場所(すなわちチャンネル)と
上限/下限のいずれを超えたかを表示します。最初の警報の受信
と警報ステータス・レジスタの読出しの間に、2 回目の警報イ
ベントが他のチャンネルで発生した場合、その警報イベントに
対応するビットもセットされます。コマンド・レジスタのビッ
ト D2 へ 1 を書込むと、全警報ステータス・レジスタ値がクリ
アされます。
表 25.ヒステリシス・レジスタ (最初の読出し/書込みバイト)
MSB
D15
D14
D13
D12
D11
D10
D9
D8
0
0
0
0
B11
B10
B9
B8
表 26.ヒステリシス・レジスタ (2 回目の読出し/書込みバイト)
例えば、警報ステータス・レジスタ A のビット D14 が 1 に設定
された場合チャンネル 7 (レジスタ 0x1A)の下限で、ビット D11
が 1 に設定された場合チャンネル 5 (レジスタ 0x13)の上限で、
それぞれ違反が生じたことを表します。
LSB
D7
D6
D5
D4
D3
D2
D1
D0
B7
B6
B5
B4
B3
B2
B1
B0
TSENSEHIGH と TSENSE_AVGHIGH の警報は、TSENSE DATAHIGH レ
ジスタ (レジスタ 0x1C)との比較で決定されます。同様に、
TSENSELOW と TSENSE_AVGLOW の警報は、TSENSE DATALOW レ
ジスタ (レジスタ 0x1D)との比較で決定されます。
表 27.警報ステータス・レジスタ A (最初の読出しバイト)
D15
D14
D13
D12
D11
D10
D9
D8
CH7HIGH
CH7LOW
CH6HIGH
CH6LOW
CH5HIGH
CH5LOW
CH4HIGH
CH4LOW
表 28.警報ステータス・レジスタ A (2 回目の読出しバイト)
D7
D6
D5
D4
D3
D2
D1
D0
CH3HIGH
CH3LOW
CH2HIGH
CH2LOW
CH1HIGH
CH1LOW
CH0HIGH
CH0LOW
表 29.警報ステータス・レジスタ B (最初の読出しバイト)
D15
D14
D13
D12
D11
D10
D9
D8
0
0
0
0
0
0
0
0
表 30.警報ステータス・レジスタ B (2 回目の読出しバイト)
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
0
TSENSE_AVGHIGH
TSENSE_AVGLOW
TSENSEHIGH
TSENSELOW
Rev. A
－ 20/27 －
AD7291
I2Cインターフェース
AD7291 の制御は、I2C 互換シリアル・バスを経由して行います。
AD7291 はプロセッサのようなマスター・デバイスの制御の下
で、このバスにスレーブ・デバイスとして接続されます。
すが、マスターはこのスタート条件を設定して、データ転送を
起動します。このスタート条件は、アドレス/データ・ストリー
ムが後ろに続くことを表示しています。マスター・デバイスは、
クロックを発生します。
シリアル・バスのアドレス・バイト
データは 9 個のクロック・パルスでシリアル・バスに出力され、
トランスミッタからの 8 ビットのデータとその後にスレーブ・
デバイスからのアクノリッジ・ビットが続きます。SDA ライン
のデータは SCL のロー・レベル区間で変化して、SCL のハイ・
レベル区間で安定に維持されている必要があります。レシーバ
は、アクノリッジ・ビット中に SDA ラインをロー・レベルにし
て、先行バイトが正常に受信されたことを通知する必要があり
ます。そうでない場合は、このトランザクションをキャンセル
します。
デバイスに書込む先頭バイトは、スレーブ・アドレス・バイト
です。すべての I2C 互換デバイスと同様に、AD7291 は 7 ビット
のシリアル・アドレスを使っています。このアドレスの上位 3
ビットは 010 に設定されます。下位 5 ビットは 3 スリー・ステ
ート入力ピンを使って、ユーザが設定することができます(表 31
参照)。
表 31 で、H はピンを VDRIVE に、L はピンを DGND に、それぞれ
接続すること、 NC はピンを解放のままにすることを意味しま
す。解放の場合、ピンの漂遊容量は 30 pF 以下にしてフローテ
ィング状態を正しく検出できるようにする必要があります。こ
のため PCB パターンはできるだけ短くする必要があります。
マスターが送信する先頭バイトは、7 ビットのスレーブ・アド
レスとそれに続くデータ方向ビットから構成されている必要が
あります。バス上の各デバイスは固有のスレーブ・アドレスを
持っているため、先頭バイトによりトランザクション時に 1 つの
スレーブ・デバイスとの交信がセットアップされます。
表 31.スリーステート入力ピンによるスレーブ・アドレスの設定
Slave Address (A6 to A0)
AS1
AS0
Binary
Hex
H
H
H
NC
NC
NC
L
L
L
H
NC
L
H
NC
L
H
NC
L
010 0000
010 0010
010 0011
010 1000
010 1010
010 1011
010 1100
010 1110
010 1111
0x20
0x22
0x23
0x28
0x2A
0x2B
0x2C
0x2E
0x2F
トランザクションは、スレーブ・デバイスへの書込み (データ方
向ビット = 0)またはスレーブ・デバイスからのデータの読出し
(データ方向ビット = 1)に使うことができます。読出しトランザ
クションの場合、スレーブ・デバイスに最初に書込みを行って
(別の書込みトランザクションで) 、その後でどのレジスタから
読出すかを通知する必要がある場合があります。読出しと書込
みを 1 つのトランザクション内で行うことはできません。
トランザクションが完了すると、マスターはバスの制御を維持
して、次のスタート・ビット ( SCL のハイ・レベル中に SDA を
ハイ・レベルからロー・レベルへ変化させます)を発生すること
により、新しいトランザクションを開始することができます。
これは、繰り返しスタート (SR) と呼ばれます。あるいは、SCL
ラインを解放し続いて SDA ラインを解放することにより、バス
を放棄することもできます。SCL のハイ・レベル中の、SDA の
このロー・レベルからハイ・レベルへの変化は、ストップ・ビ
ット (P)と呼ばれ、I2C バスをアイドル状態にします (バスには
電流が流れません)。
I2C の一般的なタイミング
図 24 に、I2C 準拠のインターフェースを使った一般的な読出し
動作と書込み動作のタイミング図を示します。
バスを駆動するデバイスがないとき、SCL と SDA はハイ・レベ
ルです。これはアイドル状態と呼ばれます。バスがアイドル状
態のとき、スタート条件は、シリアル・クロック・ライン(SCL)
がハイ・レベルの間にシリアル・データライン(SDA)上に発生
するハイ・レベルからロー・レベルへの変化として定義されま
スレーブ・デバイスである AD7291 とのシンプルな書込みトラ
ンザクションの例を図 24 に示します。この例では、AD7291 の
レジスタ・ポインタが次の読出しトランザクションのために、
セットアップされています。
SCL
A6
START COND
BY MASTER
A5
A4
A3
A2
A1
A0
R/W
P7
ACK. BY
AD7291
SLAVE ADDRESS BYTE
P6
P5
図 24.I2C の一般的なタイミング
－ 21/27 －
P3
P2
REGISTER ADDRESS
USER PROGRAMMABLE 5 LSBs
Rev. A
P4
P1
P0
ACK. BY
AD7291
STOP BY
MASTER
08711-040
SDA
AD7291
AD7291への書込み
16 ビット・レジスタに対する 2 バイト・データ
の書込み
複数のレジスタへの書込み
複数のアドレス・レジスタへの書込みは次のシーケンスに従い
ます(図 26 参照)。
AD7921 のすべてのレジスタは 16 ビット・レジスタであるため、
これらのレジスタへの書込みでは 2 バイトのデータが必要です。
これらのレジスタに 2 バイトのデータを書込むときは、次のシ
ーケンスに従います(図 25 参照)。
1.
2.
3.
4.
5.
6.
7.
8.
9.
1.
2.
マスター・デバイスが SDA 上でスタート状態をアサート
します。
マスターは、7 ビットのスレーブ・アドレス、それに続い
て書込みビット(ロー・レベル)を送信します。
アドレス指定されたスレーブ・デバイスは SDA 上でアク
ノリッジをアサートします。
マスターはレジスタ・アドレスを送信します。スレーブは
SDA 上でアクノリッジをアサートします。
マスターは最初のデータバイト (上位)を送信します。
スレーブは SDA 上でアクノリッジをアサートします。
マスターは 2 番目のデータバイト (下位)を送信します。
スレーブは SDA 上でアクノリッジをアサートします。
マスターは SDA 上でストップ条件をアサートしてトラン
ザクションを終了します。
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
マスター・デバイスが SDA 上でスタート状態をアサート
します。
マスターは、7 ビットのスレーブ・アドレス、それに続い
て書込みビット(ロー・レベル)を送信します。
アドレス指定されたスレーブ・デバイス (AD7291)は SDA
上でアクノリッジをアサートします。
マスターはレジスタ・アドレスを送信します。たとえば、
CH1 DATAHIGH レジスタのアドレス。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは最初のデータバイトを送信します。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは 2 番目のデータバイトを送信します。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは 2 番目のレジスタ・アドレスを送信します。た
とえば、コマンド・レジスタ。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは最初のデータバイトを送信します。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは 2 番目のデータバイトを送信します。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは SDA 上でストップ条件をアサートしてトラン
ザクションを終了します。
前の例では、2 つのレジスタ(CH1 DATAHIGH レジスタ・アドレ
スとコマンド・レジスタ)への書込みを説明していますが、
AD7291 は、図 26 に示すように 1 回の書込み動作で複数のレジ
スタから読出すことができます。
SLAVE ADDRESS
FROM MASTER TO SLAVE
FROM SLAVE TO MASTER
0
SA
REG POINTER
SA
DATA[15:8]
SA
DATA[7:0]
SA
S = START CONDITION
SR = REPEATED START
P = STOP CONDITION
SA = SLAVE ACKNOWLEDGE
A = NOT ACKNOWLEDGE
P
08711-059
S
図 25.16 ビット・レジスタに対する 2 バイト・データの書込み
SLAVE ADDRESS
...
0
SA
POINT TO COMMAND REG (0x00)
FROM MASTER TO SLAVE
FROM SLAVE TO MASTER
POINT TO CH1 DATAHIGH REG (0x04)
SA
DATA[15:8]
SA
SA
DATA[15:8]
DATA[7:0]
S = START CONDITION
SR = REPEATED START
P = STOP CONDITION
SA = SLAVE ACKNOWLEDGE
A = NOT ACKNOWLEDGE
図 26.複数のレジスタへの書込み
Rev. A
SA
SA
DATA[7:0]
SA
...
P
08711-019
S
－ 22/27 －
AD7291
AD7291からのデータの読出し
これらのレジスタから 2 バイトのデータを読込むときは、次の
シーケンスに従います(図 27 参照)。
16 ビット・レジスタからの 2 バイト・データの
読出し
16 ビット・レジスタからの値の読出しは、 2 バイト読出し動作
です。このプロトコルでは、トランザクションの最初の部分で
レジスタ・ポインタが書込まれます。レジスタ・アドレスを一
旦設定した後は、そのレジスタへ何回でも読出しが可能で、ア
ドレス・ポインタ・レジスタを設定し直す必要はありません。
所要回数の読出しが完了しても、マスターは最終バイトに対し
てアクノリッジしません。この動作により、スレーブに送信の
停止を通知して、マスターがストップ条件をアサートできるよ
うにします。レジスタ・ポインタに再書込みを行う必要なく、
このレジスタから次のトランザクションでさらに読出しを行う
ことができます。
1.
2.
3.
異なるアドレスからの読出しが必要な場合は、そのレジスタ・
アドレスをアドレス・ポインタ・レジスタに書込む必要があり、
この場合も、このレジスタから何回でも読出すことができます。
次の例では、マスター・デバイスがスレーブ・デバイスから 2
バイト・データを 3 回読出していますが、2 バイト・データを
任意回数読出すことができます。このプロトコルでは、1 バイト
書込み動作で特定のレジスタ・アドレスがアドレス・ポイン
タ・レジスタに設定されているものと仮定しています。
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
SLAVE ADDRESS
...
DATA[15:8]
1
A
FROM MASTER TO SLAVE
FROM SLAVE TO MASTER
A
DATA[7:0]
DATA[15:8]
A
A
DATA[7:0]
A
DATA[15:8]
A
A
...
P
S = START CONDITION
SR = REPEATED START
P = STOP CONDITION
A = ACKNOWLEDGE
A = NOT ACKNOWLEDGE
図 27.変換リザルト・レジスタからの 2 バイト・データの 3 回読出し
Rev. A
DATA[7:0]
08711-060
S
マスター・デバイスが SDA 上でスタート状態をアサート
します。
マスターは、7 ビットのスレーブ・アドレス、それに続い
て読出しビット(ハイ・レベル)を送信します。
アドレス指定されたスレーブ・デバイスは SDA 上でアク
ノリッジをアサートします。
マスターはデータバイトを受信します。
マスターは SDA 上でアクノリッジをアサートします。
マスターは 2 番目のデータバイトを受信します。
マスターは SDA 上でアクノリッジをアサートします。
マスターはデータバイトを受信します。
マスターは SDA 上でアクノリッジをアサートします。
マスターは 2 番目のデータバイトを受信します。
マスターは SDA 上でアクノリッジをアサートします。
マスターはデータバイトを受信します。
マスターは SDA 上でアクノリッジをアサートします。
マスターは 2 番目のデータバイトを受信します。
マスターは SDA 上で NACK をアサートして、データ転送
が完了したことをスレーブに通知します。
マスターは SDA 上でストップ条件をアサートしてトラン
ザクションを終了します。
－ 23/27 －
AD7291
動作モード
電源を最初に AD7291 に加えると、ADC はパーシャル・パワー
ダウン・モードでパワーアップし、変換がないときは通常この
パーシャル・パワーダウン・モードを維持します。 マスターが
AD7291 をアドレス指定すると、AD7291 はパーシャル・パワー
ダウンから抜け出します。AD7291 には、コマンド・モードと
自動サイクル・モードの、変換を開始する 2 つの動作モードが
あります。
コマンド・モード
コマンド・モードでは、AD7291 はオンデマンドで 1 チャンネ
ルまたはチャンネルのシーケンスを変換します。コマンド・レ
ジスタに書込みを行うと、デバイスはコマンド・モードになり
ます。これはデフォルト動作モードで、コマンド・レジスタへ
の書込み動作が発生したとき変換を自動的に選択させることが
できます。このモードを開始するときは、チャンネルの組み合
わせをコマンド・レジスタ (レジスタ 0x00)へ書込みます。この
書込み動作の後に再度 AD7291 をアドレス指定して、読出し動
作が必要であることを知らせる必要があります。そうすると、
電圧変換リザルト・レジスタまたは温度変換リザルト・レジス
タからの読出しが行われます。最初の変換を行うためには、
AD7291 に書込むアドレス・ポインタが電圧変換リザルト・レ
ジスタまたは TSENSE 変換リザルト・レジスタを指定する必要が
あります。最初の 4 ビットのチャンネル・アドレス・ビットを
Rev. A
読出す間に、変換が完了します。シーケンス内の次の変換は、
リザルト・レジスタからの次の読出しが開始された後に実行さ
れます。デバイスがファースト・モードで動作するとき、アク
イジション時間と変換時間の合計は約 4.45 µs になります (アク
イジション時間は 1.25 µs、変換時間は 3.2 µs )。コマンド・モー
ドでは、デバイスは後続の各読出しで、シーケンス内の選択さ
れたチャンネルを最小選択チャンネルから最大選択チャンネル
へ向かってサイクルします。
コマンド・モードを終了するときは、マスターは最終データバイ
トに対するアクノリッジを行いません。これにより AD7291 の
送信が停止し、マスターはバスへストップ条件を出力できるよ
うになります。AD7291 はストップ条件を受信すると、変換を
停止してパーシャル・パワーダウン・モードになりますが、コ
マンド・レジスタ値は保持されます。デバイスが再度アドレス
指定されて電圧変換レジスタからの読出しが開始されると、
AD7291 は前に選択されたチャンネル・シーケンスで変換を開
始します。変換シーケンスでは、シーケンス内の最初の選択さ
れたチャンネルの変換が開始されます。すなわち、チャンネル
1、チャンネル 2、チャンネル 3 が選択されていて、チャンネル
1 の変換結果が読出されたときに、ストップ条件が発生したと
すると、変換の再開で、チャンネル 1 が再変換されて、変換シ
ーケンスが続きます。
－ 24/27 －
AD7291
図 28 の例に、 VIN0、VIN1、IIN2 などのチャンネル・シーケンス
を変換するコマンド・モードを示します。
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
マスター・デバイスが SDA 上でスタート状態をアサート
します。
マスターは、7 ビットのスレーブ・アドレス、それに続い
て書込みビット(ロー・レベル)を送信します。
アドレス指定されたスレーブ・デバイス (AD7291)は SDA
上でアクノリッジをアサートします。
マスターはコマンド・レジスタ・アドレス( 0x00)を送信し
ます。
スレーブは SDA 上でアクノリッジをアサートします。
マスターは、VIN0、VIN1、IIN2 の各チャンネルを選択する最
初のデータバイト(0xE0) をコマンド・レジスタへ送信しま
す。
スレーブは SDA 上でアクノリッジをアサートします。
マスターは 2 番目のデータバイト (0x20)をコマンド・レジ
スタへ送信します。
スレーブは SDA 上でアクノリッジをアサートします。
マスターはリザルト・レジスタ・アドレス (0x01)を送信し
ます。
スレーブは SDA 上でアクノリッジをアサートします。
マスターは、7 ビットのスレーブ・アドレス、それに続い
て書込みビット(ハイ・レベル)を送信します。
スレーブ(AD7291)は SDA 上でアクノリッジをアサートし
ます。
マスターは、チャンネル・アドレス・ビットとチャンネル
VIN0 の変換結果の上位 4 ビットを含むデータバイトを受信
します。
S
...
...
SLAVE ADDRESS
0
POINT TO COMMAND REG (0x00)
SA
COMMAND = 0xE0
SA
SLAVE ADDRESS
SR
1
SA
CH AD (0000)
*
VIN0[7:0]
A
VIN0[7:0]
VIN1[11:8]
CH AD (0001)
VIN1[7:0]
A
A
VIN0[11:8]
COMMAND = 0x20
A
........
A
VIN2[7:0]
VIN2[7:0]
A
A
P
CH ID (0000)
VIN0[11:8]
A
FROM MASTER TO SLAVE
FROM SLAVE TO MASTER
図 28.コマンド・モード動作
－ 25/27 －
A
SA
...
...
*
VIN2[11:8]
* = POSITION OF SAMPLING START
Rev. A
SA
*
POINT TO RESULT REG (0x01)
... * CH AD (0010)
...
SA
変換シーケンスを変更するときは、新しいシーケンスをコマン
ド・モードへ再書込みします。既存変換シーケンスの実行中に
コマンド・レジスタへの新しい書込みを行うと、既存変換シー
ケンスが停止して、次に実行される変換は、新しいシーケンス
で選択された最初のチャンネルに対して行われます。400 kHz
の I2C クロックを使いこのモードで実現できる最大スループッ
トは (400 kHz/18) = 22.2 kSPS です。
...
S = START CONDITION
SR = REPEATED START
P = STOP CONDITION
SA = SLAVE ACKNOWLEDGE
A = NOT ACKNOWLEDGE
08711-016
1.
15. マスターは SDA 上でアクノリッジをアサートします。
16. マスターは、チャンネル VIN0 の変換結果の下位 8 ビットを
含む 2 番目のデータバイトを受信します。マスターは SDA
上でアクノリッジをアサートします。
17. ステップ 11 とステップ 12 をチャンネル VIN1 とチャンネ
ル VIN に対して繰り返します。
18. マスターが、選択したすべてのチャンネルから変換結果を
受信した後、スレーブは選択されたシーケンス内の最初の
チャンネルを再度変換して出力します。ステップ 12～ステ
ップ 14 を繰り返します。
19. マスターは SDA 上で NACK とストップ条件をアサートし
て、コマンド・モードを終了します。
AD7291
自動サイクル・モード
チャンネルのプログラマブルなシーケンスに対して連続的に変
換を行うように AD7291 を設定することができるため、システ
ム監視に最適な動作モードになっています。このモードは、バ
ッテリ電圧や温度のような信号をモニタリングして、限界値を
超えたときにのみ警報を発生する用途に役立ちます。
変換は約 50 μs ごとにバックグラウンドで行われるため、マス
ターからは見えません。アクイジション時間と変換時間の合計
は、すべてのチャンネルで約 3.6 µs です。一般に、このモード
は、範囲外状態を警報機能を使って検出するように設定したリ
ミット・レジスタまたは特定のチャンネルの時間変動を記録す
る最小/最大レコーダ機能と組み合わせて、選択した複数のチャ
ンネルを自動的に監視するときに使います。読出しと書込みは
何時でも行うことができます (ADC 電圧変換リザルト・レジス
タ 0x01 には直前の変換結果が格納されています)。
パワーアップ時に、このモードはディスエーブルされます。こ
のモードをイネーブルするときは、コマンド・レジスタ (0x00)
のビット D0 に書込みを行い、対応するチャンネル・ビット (ビ
ット D15～ビット D8)に書込みを行って変換するチャンネルを
選択します。複数のチャンネル・ビットをコマンド・レジスタ
Rev. A
で設定すると、ADC は自動的にチャンネル・シーケンスを最小
チャンネルから開始し、シーケンス内を上に向かってサイクル
します。シーケンスが完了すると、ADC は最小チャンネルから
再度変換を開始し、このモードが終了するまでシーケンスを繰
り返します。1 つの変換が完了すると、変換結果がリミット・
レジスタ値と比較され、警報ステータス・レジスタが自動的に
更新されます。リミット・レジスタでの違反が検出されると、
コマンド・レジスタのビット D3 で指定された極性で ALERT ピ
ンがアサートされます。
自動サイクル・モードで動作中にコマンド・モード変換が必要
となる場合は、自動サイクル・モードをディスエーブルした後
に、コマンド・モードへ進む必要があります。これは、コマン
ド・レジスタのビットD0に1を設定することにより行われます。
コマンド・モードが完了したとき、コマンド・レジスタのビッ
トD0に1を設定することにより、自動サイクル・モードを再イ
ネーブルすることができます。自動サイクル・モードでは、ス
トップ条件を受信してもAD7291はパーシャル・パワーダウンに
ならないため、 変換と警報モニタリングは機能し続けます。
－ 26/27 －
AD7291
外形寸法
0.30
0.25
0.18
0.50
BSC
PIN 1
INDICATOR
20
16
15
1
EXPOSED
PAD
2.75
2.60 SQ
2.35
11
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
0.50
0.40
0.30
5
10
6
0.25 MIN
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WGGD.
020509-B
PIN 1
INDICATOR
4.10
4.00 SQ
3.90
図 29.20 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ]
4 mm x 4 mm ボディ、極薄クワッド
(CP-20-8)
寸法: mm
オーダー・ガイド
Model1
Temperature Range
Package Description
Package Option
AD7291BCPZ
AD7291BCPZ-RL7
EVAL-AD7291SDZ
−40°C to +125°C
−40°C to +125°C
20-Lead Lead Frame Chip Scale Package [LFCSP_WQ]
20-Lead Lead Frame Chip Scale Package [LFCSP_WQ]
Evaluation Board
CP-20-8
CP-20-8
1
Z = RoHS 準拠製品。
I2C は、Philips Semiconductors 社(現在の NXP Semiconductors 社)が制定した通信プロトコルです。
Rev. A
－ 27/27 －