日本語版

4チャンネル・デジタル・アイソレータ
ADuM2400/ADuM2401/ADuM2402
機能ブロック図
アプリケーション
汎用高電圧マルチチャンネル・アイソレーション
医用装置
モーター駆動
電源
16 VDD2
15 GND2
VIA 3
ENCODE
DECODE
14 VOA
VIB 4
ENCODE
DECODE
13 VOB
VIC 5
ENCODE
DECODE
12 VOC
VID 6
ENCODE
DECODE
11 VOD
NC 7
10 VE2
9 GND2
GND1 8
ADuM2401
VDD1 1
GND1 2
16
VDD2
15
GND2
VIA 3
ENCODE
DECODE
14
VOA
VIB 4
ENCODE
DECODE
13
VOB
VIC 5
ENCODE
DECODE
12
VOC
VOD 6
DECODE
ENCODE
11
VID
VE1 7
10
VE2
GND1 8
9
GND2
05007-002
図 1.ADuM2400
図 2.ADuM2401
ADuM2402
VDD1 1
GND1 2
16
VDD2
15
GND2
VIA 3
ENCODE
DECODE
14
VOA
VIB 4
ENCODE
DECODE
13
VOB
VOC 5
DECODE
ENCODE
12
VIC
VOD 6
DECODE
ENCODE
11
VID
VE1 7
10
VE2
GND1 8
9
GND2
図 3.ADuM2402
さらに、iCoupler デバイスは同等の信号データレートで動作し
た場合、フォトカプラの消費電力の 1/10～1/6 で動作します。
概要
ADuM240x1 は、アナログ・デバイセズの iCoupler®技術を採用し
た 4 チャンネルのデジタル・アイソレータです。これらのアイソ
レーション・デバイスは高速 CMOS 技術と空心コアを使ったモノ
リシック・トランス技術の組み合わせにより、フォトカプラ・デ
バイスなどの置換品より優れた性能特性を提供します。
iCoupler デバイスでは、一般にフォトカプラに起因して生ずる
デザインの難しさを LED とフォトダイオードを使用しないこと
により解消します。一般的なフォトカプラは、不確かな電流変
換比すなわち伝達関数が非線形である問題を持っており、温度
と寿命の影響はシンプルな iCoupler デジタル・インターフェー
スと安定な性能特性により除去されます。
1
ADuM2400
VDD1 1
GND1 2
05007-003
低消費電力動作
5 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 1.0 mA
10 Mbps でチャンネルあたり最大 3.5 mA
90 Mbps でチャンネルあたり最大 31 mA
3 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 0.7 mA
10 Mbps でチャンネルあたり最大 2.1 mA
90 Mbps でチャンネルあたり最大 20 mA
双方向通信
3 V/5 V のレベル変換
高温動作: 105°C
高いデータレート: DC～90 Mbps (NRZ)
高精度なタイミング特性
最大パルス幅歪み: 2 ns
最大チャンネル間マッチング: 2 ns
同相モード・トランジェント耐性: 25 kV/µs 以上
出力イネーブル機能
16 ピン SOIC ワイド・ボディ・パッケージ・バージョン (RW16)
16 ピン SOIC ワイド・ボディ・クリーペッジ強化型バージョン
(RI-16)
安全性規定の認定(RI-16 パッケージ)
UL 認定: 5,000 V rms 1 分間の UL 1577 規格
「CSA Component Acceptance Notice #5A」に準拠
IEC 60601-1: 250 V rms (強化)
IEC 60950-1: 400 V rms (強化)
VDE の適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIORM = 846 V peak
05007-001
特長
ADuM240xアイソレータは、4 チャンネルの独立なアイソレーシ
ョン・チャンネルを様々なチャンネル構成とデータレートで提供
します(オーダー・ガイド参照)。ADuM240xモデルは、両側とも
2.7 V～5.5 Vの範囲の電源電圧で動作するため、低い電圧のシス
テムと互換性を持ち、さらに絶縁障壁に跨がる電圧変換機能も可
能です。さらに、ADuM240xはパルス幅歪みが小さく(CRWZグレ
ードで 2 ns以下)、かつチャンネル間マッチングが優れています
(CRWZグレードで 2 ns以下)。ADuM240xアイソレータは、入力ロ
ジックに変化がない場合およびパワーアップ/パワーダウン時に
DCを正確に維持する特許取得済みのリフレッシュ機能を持って
います。
米国特許 5,952,849、6,873,065、7,075,329 により保護されています。
Rev. D
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2005–2011 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM2400/ADuM2401/ADuM2402
目次
特長......................................................................................................1
絶対最大定格.................................................................................... 12
アプリケーション ..............................................................................1
ESDの注意 .................................................................................... 12
概要......................................................................................................1
ピン配置およびピン機能説明 ........................................................ 13
機能ブロック図 ..................................................................................1
代表的な性能特性............................................................................ 16
改訂履歴..............................................................................................2
アプリケーション情報 .................................................................... 18
仕様......................................................................................................3
PCボードのレイアウト ............................................................... 18
電気的特性—5 V動作 ....................................................................3
伝搬遅延に関係するパラメータ ................................................ 18
電気的特性—3 V動作 ....................................................................5
DC精度と磁界耐性 ...................................................................... 18
電気的仕様—5 V/3 Vミックスまたは 3 V/5 V動作 ....................7
消費電力........................................................................................ 19
パッケージ特性 ............................................................................10
絶縁寿命........................................................................................ 20
適用規格........................................................................................10
外形寸法............................................................................................ 21
絶縁および安全性関連の仕様 ....................................................10
オーダー・ガイド ........................................................................ 22
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 ....................11
推奨動作条件 ................................................................................11
改訂履歴
8/11—Rev. C to Rev D
Added 16-Lead SOIC_IC ....................................................... Universal
Changes to Features Section and General Description
Section..................................................................................................1
1/06—Rev. 0 to Rev. A
Changes to Regulatory Information section ....................................... 13
Updated Outline Dimensions ............................................................. 23
Changes to Ordering Guide ................................................................ 23
Changes to Table 5 and Table 6 ..........................................................10
Changes to Table 8 Endnote ............................................................... 11
9/05—Revision 0: Initial Version
Updated Outline Dimensions..............................................................21
Changes to Ordering Guide ................................................................21
7/08—Rev. B to Rev. C
Changes to Layout................................................................................1
Changes to Table 6 .............................................................................10
6/07—Rev. A to Rev. B
Updated VDE Certification Throughout...............................................1
Changes to Features and Note 1 ...........................................................1
Changes to Figure 1, Figure 2, and Figure 3.........................................1
Changes to Regulatory Information....................................................10
Changes to Table 7 ............................................................................. 11
Changes to Insulation Lifetime Section ..............................................20
Updated Outline Dimensions..............................................................21
Changes to Ordering Guide ................................................................21
Rev. D
－ 2/22 －
ADuM2400/ADuM2401/ADuM2402
仕様
電気的特性—5 V動作1
特に指定のない限り、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDD2 ≤ 5.5 V。すべての最小/最大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA
= 25 °C、VDD1 = VDD2 = 5 V での値です。
表 1.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM2400 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM2401 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM2402 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 or VDD2 Supply Current
Symbol
Min
Typ
Max Unit
IDDI (Q)
IDDO (Q)
0.50
0.19
0.53 mA
0.21 mA
IDD1 (Q)
IDD2 (Q)
2.2
0.9
2.8
1.4
IDD1 (10)
IDD2 (10)
8.6
2.6
10.6 mA
3.5 mA
5 MHz logic signal frequency
5 MHz logic signal frequency
IDD1 (90)
IDD2 (90)
70
18
100
25
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
IDD1 (Q)
IDD2 (Q)
1.8
1.2
2.4
1.8
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
IDD1 (10)
IDD2 (10)
7.1
4.1
9.0
5.0
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
IDD1 (90)
IDD2 (90)
57
31
82
43
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
IDD1 (Q), IDD2
1.5
2.1
mA
DC to 1 MHz logic signal frequency
5.6
7.0
mA
5 MHz logic signal frequency
44
62
mA
45 MHz logic signal frequency
µA
0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or
VDD2,
0 V ≤ VE1, VE2 ≤ VDD1 or VDD2
mA
mA
Test Conditions
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
(Q)
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 or VDD2 Supply Current
IDD1 (10), IDD2
(10)
90 Mbps (CRWZ Grade Only)
VDD1 or VDD2 Supply Current
IDD1 (90), IDD2
(90)
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM240xARWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Propagation Delay Skew6
Channel-to-Channel Matching7
ADuM240xBRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Rev. D
IIA, IIB, IIC,
IID, IE1, IE2
−10
VIH, VEH
VIL, VEL
VOAH, VOBH,
VOCH, VODH
2.0
+0.01 +10
5.0
V
V
V
IOx = −20 µA, VIx = VIxH
4.8
V
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
0.8
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) −
0.4
VOAL, VOBL,
VOCL, VODL
0.0
0.04
0.2
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSKOD
1
50
65
PW
tPHL, tPLH
10
20
－ 3/22 －
32
0.1
0.1
0.4
1000 ns
Mbps
100 ns
40
ns
50
ns
50
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
100
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
50
ns
Mbps
ns
ADuM2400/ADuM2401/ADuM2402
Parameter
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
ADuM240xCRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity at
Logic High Output8
Common-Mode Transient Immunity at
Logic Low Output8
Refresh Rate
Input Dynamic Supply Current per Channel9
Output Dynamic Supply Current per Channel9
Symbol
PWD
Min
Typ
tPSK
tPSKCD
Max Unit
3
ns
ps/°C
15
ns
3
ns
Test Conditions
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
tPSKOD
6
CL = 15 pF, CMOS signal levels
5
PW
tPSK
tPSKCD
11.1 ns
Mbps
32
ns
2
ns
ps/°C
10
ns
2
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
tPSKOD
5
ns
CL = 15 pF, CMOS signal levels
tPHL, tPLH
PWD
90
18
8.3
120
27
0.5
3
ns
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
tR/tF
|CMH|
25
2.5
35
ns
kV/µs
|CML|
25
35
kV/µs
1.2
0.19
0.05
Mbps
mA/Mbps
mA/Mbps
fr
IDDI (D)
IDDO (D)
1
すべての電圧はそれぞれのグラウンドを基準とします。
電源電流値は、同一データレートで動作する全 4 チャンネルに対する値です。 出力電源電流値は、出力負荷なしの場合。 与えられたデータレートで動作する個々の
チャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。 無負荷状態または有負荷状態に対するデータレートの関数
としてのチャンネル当たりの電源電流については、図 8～図 10 を参照してください。 ADuM2400/ADuM2401/ADuM2402 のチャンネル構成に対するデータレートの関
数としての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
3
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅です。
4
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエ
ッジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
6
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
8
CMH は、V O > 0.8 VDD2 を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の
最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が
失われる範囲を表します。
9
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
2
Rev. D
－ 4/22 －
ADuM2400/ADuM2401/ADuM2402
電気的特性—3 V動作1
特に指定のない限り、2.7 V ≤ VDD1 ≤ 3.6 V、2.7 V ≤ VDD2 ≤ 3.6 V。すべての最小/最大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA
= 25 °C、VDD1 = VDD2 = 3.0 V での値です。
表 2.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM2400 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM2401 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
VDD2 Supply Current
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
VDD2 Supply Current
ADuM2402 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 or VDD2 Supply Current
Symbol
Min
Typ
Max Unit
Test Conditions
IDDI (Q)
IDDO (Q)
0.26
0.11
0.31
0.14
mA
mA
IDD1 (Q)
IDD2 (Q)
1.2
0.5
1.9
0.9
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
IDD1 (10)
IDD2 (10)
4.5
1.4
6.5
2.0
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
IDD1 (90)
IDD2 (90)
37
11
65
15
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
IDD1 (Q)
IDD2 (Q)
1.0
0.7
1.6
1.2
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
IDD1 (10)
IDD2 (10)
3.7
2.2
5.4
3.0
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
IDD1 (90)
IDD2 (90)
30
18
52
27
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
IDD1 (Q), IDD2
0.9
1.5
mA
DC to 1 MHz logic signal frequency
3.0
4.2
mA
5 MHz logic signal frequency
24
39
mA
45 MHz logic signal frequency
µA
0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or
VDD2,
0 V ≤ VE1, VE2 ≤ VDD1 or VDD2
(Q)
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 or VDD2 Supply Current
IDD1 (10), IDD2
(10)
90 Mbps (CRWZ Grade Only)
VDD1 or VDD2 Supply Current
IDD1 (90), IDD2
(90)
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM240xARWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Propagation Delay Skew6
Channel-to-Channel Matching7
ADuM240xBRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Rev. D
IIA, IIB, IIC,
IID, IE1, IE2
−10
VIH, VEH
VIL, VEL
VOAH, VOBH,
VOCH, VODH
1.6
+0.01 +10
3.0
V
V
V
IOx = −20 µA, VIx = VIxH
2.8
V
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
0.4
(VDD1 or VDD2) −
0.1
(VDD1 or VDD2) −
0.4
VOAL, VOBL,
VOCL, VODL
0.0
0.04
0.2
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSKOD
1
50
75
PW
tPHL, tPLH
PWD
10
20
38
5
－ 5/22 －
0.1
0.1
0.4
1000 ns
Mbps
100 ns
40
ns
50
ns
50
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
100
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
50
3
ns
Mbps
ns
ns
ps/°C
ADuM2400/ADuM2401/ADuM2402
Parameter
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
ADuM240xCRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity at
Logic High Output8
Common-Mode Transient Immunity at
Logic Low Output8
Refresh Rate
Input Dynamic Supply Current per Channel9
Output Dynamic Supply Current per Channel9
Symbol
tPSK
tPSKCD
Min
Typ
tPSKOD
PW
Test Conditions
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
6
ns
CL = 15 pF, CMOS signal levels
11.1
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
tPSK
tPSKCD
16
2
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
5
ns
CL = 15 pF, CMOS signal levels
tPHL, tPLH
PWD
90
20
8.3
120
34
0.5
3
Max Unit
22
ns
3
ns
45
2
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
tR/tF
|CMH|
25
3
35
ns
kV/µs
|CML|
25
35
kV/µs
1.1
0.10
0.03
Mbps
mA/Mbps
mA/Mbps
fr
IDDI (D)
IDDO (D)
すべての電圧はそれぞれのグラウンドを基準とします。
電源電流値は、同一データレートで動作する全 4 チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。 与えられたデータレートで動作する個々の
チャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。 無負荷状態または有負荷状態に対するデータレートの関数
としてのチャンネル当たりの電源電流については、図 8～図 10 を参照してください。 ADuM2400/ADuM2401/ADuM2402 のチャンネル構成に対するデータレートの関
数としての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
3
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅です。
4
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエ
ッジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
6
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
8
CMH は、V O > 0.8 VDD2 を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の
最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が
失われる範囲を表します。
9
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。 無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
1
2
Rev. D
－ 6/22 －
ADuM2400/ADuM2401/ADuM2402
電気的仕様—5 V/3 Vミックスまたは 3 V/5 V動作1
5 V/3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、2.7 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作: 2.7 V ≤ VDD1 ≤ 3.6 V、4.5 V ≤ VDD2 ≤ 5.5 V。特に指定のない限り、す
べての最小/最大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA = 25°C、VDD1 = 3.0 V、VDD2 = 5 V または VDD1 = 5 V、VDD2 = 3.0 V で
の値。
表 3.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
5 V/3 V Operation
3 V/5 V Operation
Output Supply Current per Channel, Quiescent
5 V/3 V Operation
3 V/5 V Operation
ADuM2400 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
ADuM2401 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
Rev. D
Symbol
Min
Typ
Max Unit
Test Conditions
0.50
0.26
0.53
0.31
mA
mA
0.11
0.19
0.14
0.21
mA
mA
2.2
1.2
2.8
1.9
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
0.5
0.9
0.9
1.4
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
8.6
4.5
10.6
6.5
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
1.4
2.6
2.0
3.5
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
70
37
100
65
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
11
18
15
25
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
1.8
1.0
2.4
1.6
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
0.7
1.2
1.2
1.8
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
7.1
3.7
9.0
5.4
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
2.2
4.1
3.0
5.0
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
57
30
82
52
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
IDDI (Q)
IDDO (Q)
IDD1 (Q)
IDD2 (Q)
IDD1 (10)
IDD2 (10)
IDD1 (90)
IDD2 (90)
IDD1 (Q)
IDD2 (Q)
IDD1 (10)
IDD2 (10)
IDD1 (90)
－ 7/22 －
ADuM2400/ADuM2401/ADuM2402
Parameter
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
ADuM2402 Total Supply Current, Four Channels2
DC to 2 Mbps
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
10 Mbps (BRWZ and CRWZ Grades Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
90 Mbps (CRWZ Grade Only)
VDD1 Supply Current
5 V/3 V Operation
3 V/5 V Operation
VDD2 Supply Current
5 V/3 V Operation
3 V/5 V Operation
For All Models
Input Currents
Logic High Input Threshold
5 V/3 V Operation
3 V/5 V Operation
Logic Low Input Threshold
5 V/3 V Operation
3 V/5 V Operation
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
ADuM240xARWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse-Width Distortion, |tPLH − tPHL|5
Propagation Delay Skew6
Channel-to-Channel Matching7
ADuM240xBRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Rev. D
Symbol
IDD2 (90)
Min
Typ
Max Unit
Test Conditions
18
31
27
43
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
1.5
0.9
2.1
1.5
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
0.9
1.5
1.5
2.1
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
5.6
3.0
7.0
4.2
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
3.0
5.6
4.2
7.0
mA
mA
5 MHz logic signal frequency
5 MHz logic signal frequency
44
24
62
39
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
24
44
39
62
mA
mA
45 MHz logic signal frequency
45 MHz logic signal frequency
+0.01
+10
µA
0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or
VDD2,
0 V ≤ VE1, VE2 ≤ VDD1 or VDD2
IDD1 (Q)
IDD2 (Q)
IDD1 (10)
IDD2 (10)
IDD1 (90)
IDD2 (90)
IIA, IIB, IIC,
IID, IE1, IE2
−10
VIH, VEH
2.0
1.6
V
V
VIL, VEL
0.8
0.4
(VDD1 or VDD2) −
VOAH,
VOBH,
0.1
VOCH, VODH (VDD1 or VDD2) −
0.4
VOAL, VOBL,
VOCL, VODL
(VDD1 or VDD2)
(VDD1 or VDD2) −
0.2
0.0
0.1
0.04
0.1
0.2
0.4
PW
tPHL, tPLH
PWD
tPSK
tPSKCD/tPSKOD
1
50
70
PW
tPHL, tPLH
10
15
35
－ 8/22 －
V
V
V
IOx = −20 µA, VIx = VIxH
V
IOx = −4 mA, VIx = VIxH
V
V
V
IOx = 20 µA, VIx = VIxL
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
1000 ns
Mbps
100 ns
40
ns
50
ns
50
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
100
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
50
ns
Mbps
ns
ADuM2400/ADuM2401/ADuM2402
Parameter
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
ADuM240xCRWZ
Minimum Pulse Width3
Maximum Data Rate4
Propagation Delay5
Pulse Width Distortion, |tPLH − tPHL|5
Change vs. Temperature
Propagation Delay Skew6
Channel-to-Channel Matching,
Codirectional Channels7
Channel-to-Channel Matching,
Opposing-Directional Channels7
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
5 V/3 V Operation
3 V/5 V Operation
Common-Mode Transient Immunity at
Logic High Output8
Common-Mode Transient Immunity at
Logic Low Output8
Refresh Rate
5 V/3 V Operation
3 V/5 V Operation
Input Dynamic Supply Current per Channel9
5 V/3 V Operation
3 V/5 V Operation
Output Dynamic Supply Current per Channel9
5 V/3 V Operation
3 V/5 V Operation
Symbol
PWD
Min
Typ
tPSK
tPSKCD
Max Unit
3
ns
ps/°C
22
ns
3
ns
Test Conditions
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
tPSKOD
6
ns
CL = 15 pF, CMOS signal levels
11.1
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
5
PW
tPSK
tPSKCD
14
2
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
5
ns
CL = 15 pF, CMOS signal levels
tPHL, tPLH
PWD
8.3
120
30
0.5
3
90
20
40
2
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
tR/tf
CL = 15 pF, CMOS signal levels
|CMH|
25
3.0
2.5
35
ns
ns
kV/µs
|CML|
25
35
kV/µs
1.2
1.1
Mbps
Mbps
0.19
0.10
mA/Mbps
mA/Mbps
0.03
0.05
mA/Mbps
mA/Mbps
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
fr
IDDI (D)
IDDO (D)
すべての電圧はそれぞれのグラウンドを基準とします。
電源電流値は、同一データレートで動作する全 4 チャンネルに対する値です。 出力電源電流値は、出力負荷なしの場合。 与えられたデータレートで動作する個々の
チャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。 無負荷状態または有負荷状態に対するデータレートの関数
としてのチャンネル当たりの電源電流については、図 8～図 10 を参照してください。 ADuM2400/ADuM2401/ADuM2402 のチャンネル構成に対するデータレートの関
数としての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
3
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅です。
4
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエッ
ジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
6
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
8
CMH は、V O > 0.8 VDD2 を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の最大
スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が失わ
れる範囲を表します。
9
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。 与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
1
2
Rev. D
－ 9/22 －
ADuM2400/ADuM2401/ADuM2402
パッケージ特性
表 4.
Parameter
Symbol
Resistance (Input to Output)1
Capacitance (Input to Output)1
Input Capacitance2
IC Junction-to-Case Thermal Resistance, Side 1
RI-O
CI-O
CI
θJCI
1012
2.2
4.0
33
Ω
pF
pF
°C/W
IC Junction-to-Case Thermal Resistance, Side 2
θJCO
28
°C/W
1
2
Min
Typ
Max
Unit
Test Conditions
f = 1 MHz
Thermocouple located at center
of package underside
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
入力容量は任意の入力データ・ピンとグラウンド間。
適用規格
ADuM240x は、表 5 に記載する組織の認定を取得しています。特定のクロスアイソレーション波形と絶縁レベルに対する推奨最大動作電
圧については、表 10 と 絶縁寿命のセクションを参照してください。
表 5.
UL
CSA
VDE
Recognized under 1577 Component
Recognition Program1
Approved under CSA Component
Acceptance Notice #5A
Certified according to DIN V VDE V 0884-10 (VDE V
0884-10): 2006-122
Single Protection
5000 V rms Isolation Voltage
Basic insulation per CSA 60950-1-07 and
IEC 60950-1, 600 V rms (848 V peak) maximum
working voltage
RW-16 package:
Reinforced insulation per CSA 60950-1-07 and
IEC 60950-1, 380 V rms (537 V peak) maximum
working voltage; reinforced insulation per IEC
60601-1 125 V rms
(176 V peak) maximum working voltage
RI-16 package:
Reinforced insulation per CSA 60950-1-07 and
IEC 60950-1, 400 V rms (565 V peak) maximum
working voltage; reinforced insulation per IEC
60601-1 250 V rms
(353 V peak) maximum working voltage
Reinforced insulation, 846 V peak
File E214100
File 205078
File 2471900-4880-0001
1
2
UL1577 に従い、絶縁テスト電圧 ≥ 6,000 V rms を 1 秒間加えて各 ADuM240x を確認テストします (リーク電流検出規定値 = 10 μA)。
DIN V VDE V 0884-10 に従い、各 ADuM240x に 1,590 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
絶縁および安全性関連の仕様
表 6.
Parameter
Symbol
Value
Unit
Conditions
Rated Dielectric Insulation Voltage
Minimum External Air Gap
L(I01)
5000
8.0 min
V rms
mm
Minimum External Tracking (Creepage) RW-16 Package
L(I02)
7.7 min
mm
Minimum External Tracking (Creepage) RI-16 Package
L(I02)
8.3 min
mm
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>175
IIIa
mm
V
1-minute duration
Distance measured from input terminals to output terminals,
shortest distance through air along the PCB mounting plane, as
an aid to PC board layout
Measured from input terminals to output terminals, shortest
distance path along body
Measured from input terminals to output terminals, shortest
distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
Rev. D
－ 10/22 －
ADuM2400/ADuM2401/ADuM2402
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限値データ以内でのみ強化された電気的アイソレーションを満たします。安全性データの維持は、保
護回路を使って確実にする必要があります。
パッケージ表面の(*)マークは、846 Vpeak 動作電圧に対して DIN V VDE V 0884-10 認定済みであることを表示します。
表 7.
Description
Conditions
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 450 V rms
For Rated Mains Voltage ≤ 600 V rms
Climatic Classification
Pollution Degree (DIN VDE 0110, Table 1)
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method b1
Input-to-Output Test Voltage, Method a
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Safety-Limiting Values
Unit
VIORM
VPR
I to IV
I to II
I to II
40/105/21
2
846
1590
V peak
V peak
1375
1018
V peak
V peak
VTR
6000
V peak
TS
IS1
IS2
RS
150
265
335
>109
°C
mA
mA
Ω
VPR
Transient overvoltage, tTR = 10 seconds
Maximum value allowed in the event of a failure;
see Figure 4
VIO = 500 V
350
推奨動作条件
300
表 8.
250
SIDE #2
200
Parameter
Rating
Operating Temperature (TA)
Supply Voltages1 (VDD1, VDD2)
Input Signal Rise and Fall Times
−40°C to +105°C
2.7 V to 5.5 V
1.0 ms
150
1
SIDE #1
100
50
0
0
50
100
150
CASE TEMPERATURE (°C)
200
図 4.温度ディレーティング・カーブ、DIN V VDE V 0884-10 に
よる安全な規定値のケース温度に対する依存性
Rev. D
Characteristic
VIORM × 1.6 = VPR, tm = 60 sec, partial discharge < 5 pC
VIORM × 1.2 = VPR, tm = 60 sec, partial discharge < 5 pC
05007-004
SAFETY-LIMITING CURRENT (mA)
Case Temperature
Side 1 Current
Side 2 Current
Insulation Resistance at TS
VIORM × 1.875 = VPR, 100% production test, tm = 1 sec,
partial discharge < 5 pC
Symbol
－ 11/22 －
すべての電圧はそれぞれのグラウンドを基準とします。
ADuM2400/ADuM2401/ADuM2402
絶対最大定格
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
表 9.
Parameter
Rating
Storage Temperature Range (TST)
Ambient Operating Temperature
Range (TA)
Supply Voltage Range (VDD1, VDD2) 1
Input Voltage Range
(VIA, VIB, VIC, VID, VE1, VE2)1, 2
Output Voltage Range
(VOA, VOB, VOC, VOD)1, 2
Average Output Current Per Pin3
Side 1 (IO1)
Side 2 (IO2)
Common-Mode Transients4
−65°C to +150°C
−40°C to +105°C
−0.5 V to +7.0 V
−0.5 V to VDDI + 0.5 V
1 2 3
ESDの注意
−0.5 V to VDDO + 0.5 V
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
−18 mA to +18 mA
−22 mA to +22 mA
−100 kV/µs to +100 kV/µs
1
すべての電圧はそれぞれのグラウンドを基準とします。
VDDI と VDDO は、それぞれチャンネルの入力側と出力側の電源電圧を表しま
す。PC ボードのレイアウト のセクションを参照してください。
3
種々の温度に対する最大定格電流値については図 4 を参照してください。
4
絶縁障壁にまたがる同相モード過渡電圧を表します。 絶対最大定格を超え
る同相モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生ずる
ことがあります。
2
表 10.最大連続動作電圧1
Parameter
Max
Unit
Constraint
AC Voltage, Bipolar Waveform
AC Voltage, Unipolar Waveform
Reinforced Insulation
DC Voltage
Reinforced Insulation
565
V peak
50-year minimum lifetime
846
V peak
Maximum approved working voltage per IEC 60950-1 and VDE V 0884-10
846
V peak
Maximum approved working voltage per IEC 60950-1 and VDE V 0884-10
1
アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細については、絶縁寿命のセクションを参照してください。
表 11.真理値表(正論理)
VIx Input1
VEx Input
VDDI State1
VDDO State1
VOx Output1
H
L
X
X
X
X
H or NC
H or NC
L
H or NC
L
X
Powered
Powered
Powered
Unpowered
Unpowered
Powered
Powered
Powered
Powered
Powered
Powered
Unpowered
H
L
Z
H
Z
Indeterminate
1
Notes
Outputs return to input state within 1 µs of VDDI power restoration.
Outputs return to input state within 1 µs of VDDO power restoration if
VEx state is H or NC. Outputs return to high impedance state within
8 ns of VDDO power restoration if VEx state is L.
VIX と VOX は、それぞれチャンネル(A、B、C、D)の入力信号と出力信号を表します。 VEX は、VOX 出力と同じ側の出力イネーブル信号を表します。 VDDI と VDDO は、
それぞれチャンネルの入力側と出力側の電源電圧を表します。
Rev. D
－ 12/22 －
ADuM2400/ADuM2401/ADuM2402
ピン配置およびピン機能説明
VDD1 1
16 VDD2
15 GND2*
VIA 3
ADuM2400
VIB 4
TOP VIEW
(Not to Scale)
VIC 5
14 VOA
13 VOB
12 VOC
VID 6
11 VOD
NC 7
10 VE2
*GND1 8
9
GND2*
NC = NO CONNECT
05007-005
*GND1 2
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED, AND CONNECTING
BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY
CONNECTED, AND CONNECTING BOTH TO GND2 IS RECOMMENDED.
図 5.ADuM2400 のピン配置
表 12.ADuM2400 のピン機能説明
ピン番号 記号
説明
1
VDD1
アイソレータ・サイド 1 の電源電圧、2.7 V～ 5.5 V。
2
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VIC
ロジック入力 C。
6
VID
ロジック入力 D。
7
NC
未接続。
8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
9
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA、VOB、VOC、
VOD の各出力がイネーブルされます。VE2 がロー・レベルのとき、VOA、VOB、VOC、VOD の各出力がディスエーブルされま
す。ノイズの多い環境では、VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
11
VOD
ロジック出力 D。
12
VOC
ロジック出力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
16
VDD2
アイソレータ・サイド 2 の電源電圧、2.7 V～ 5.5 V。
Rev. D
－ 13/22 －
ADuM2400/ADuM2401/ADuM2402
VDD1 1
16 VDD2
15 GND2*
VIA 3
ADuM2401
VIB 4
TOP VIEW
(Not to Scale)
VIC 5
14 VOA
13 VOB
12 VOC
VOD 6
11 VID
VE1 7
10 VE2
*GND1 8
9
GND2*
05007-006
*GND1 2
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED, AND CONNECTING
BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY
CONNECTED, AND CONNECTING BOTH TO GND2 IS RECOMMENDED.
図 6.ADuM2401 のピン配置
表 13.ADuM2401 のピン機能説明
ピン番号 記号
説明
1
VDD1
アイソレータ・サイド 1 の電源電圧、2.7 V～ 5.5 V。
2
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VIC
ロジック入力 C。
6
VOD
ロジック出力 D。
7
VE1
出力イネーブル 1。アクティブ・ハイ・レベルのロジック入力。VE1 がハイ・レベルまたは解放のとき、VOD 出力がイネー
ブルされます。VE1 がロー・レベルのとき、VOD がディスエーブルされます。ノイズの多い環境では、VE1 を外部のロジッ
ク・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
9
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA、VOB、VOC の
各出力がイネーブルされます。VE2 がロー・レベルのとき、VOA、VOB、VOC の各出力がディスエーブルされます。ノイズの
多い環境では、VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
11
VID
ロジック入力 D。
12
VOC
ロジック出力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
16
VDD2
アイソレータ・サイド 2 の電源電圧、2.7 V～ 5.5 V。
Rev. D
－ 14/22 －
ADuM2400/ADuM2401/ADuM2402
VDD1 1
16 VDD2
15 GND2*
VIA 3
ADuM2402
VIB 4
TOP VIEW
(Not to Scale)
VOC 5
14 VOA
13 VOB
12 VIC
VOD 6
11 VID
VE1 7
10 VE2
*GND1 8
9
GND2*
05007-007
*GND1 2
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED, AND CONNECTING
BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY
CONNECTED, AND CONNECTING BOTH TO GND2 IS RECOMMENDED.
図 7.ADuM2402 のピン配置
表 14.ADuM2402 のピン機能説明
ピン番号
記号
説明
1
VDD1
アイソレータ・サイド 1 の電源電圧、2.7 V～ 5.5 V。
2
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VOC
ロジック出力 C。
6
VOD
ロジック出力 D。
7
VE1
出力イネーブル 1。アクティブ・ハイ・レベルのロジック入力。VE1 がハイ・レベルまたは解放のとき、VOC と VOD の各出
力がイネーブルされます。VE1 がロー・レベルのとき、VOC と VOD の各出力がディスエーブルされます。ノイズの多い環境
では、VE1 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
9
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA と VOB の各出
力がイネーブルされます。VE2 がロー・レベルのとき、VOA と VOB の各出力がディスエーブルされます。ノイズの多い環境
では、VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
11
VID
ロジック入力 D。
12
VIC
ロジック入力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
16
VDD2
アイソレータ・サイド 2 の電源電圧、2.7 V～ 5.5 V。
Rev. D
－ 15/22 －
ADuM2400/ADuM2401/ADuM2402
代表的な性能特性
20
80
60
15
CURRENT (mA)
CURRENT/CHANNEL (mA)
70
10
5V
3V
50
40
5V
30
3V
20
5
0
20
40
60
DATA RATE (Mbps)
80
100
0
05007-008
0
0
40
60
DATA RATE (Mbps)
80
100
図 11.5 V および 3 V 動作でのデータレート対
ADuM2400 VDD1 電源電流
図 8. 5 V および 3 V 動作でのデータレート対
チャンネルあたりの入力電源電流((出力無負荷)
CURRENT/CHANNEL (mA)
20
05007-011
10
6
20
5
15
CURRENT (mA)
4
3
5V
2
10
10
5V
3V
3V
5
0
20
40
60
DATA RATE (Mbps)
80
100
0
05007-009
0
0
20
40
60
DATA RATE (Mbps)
80
100
05007-012
1
図 12. 5 V および 3 V 動作でのデータレート対
ADuM2400 VDD2 電源電流(Typ)
図 9.5 V および 3 V 動作でのデータレート対
チャンネルあたりの出力電源電流(出力無負荷)
35
10
30
8
CURRENT (mA)
CURRENT/CHANNEL (mA)
25
6
4
5V
20
15
5V
10
3V
2
3V
0
20
40
60
DATA RATE (Mbps)
80
100
0
05007-010
0
0
20
40
60
DATA RATE (Mbps)
80
図 13.5 V および 3 V 動作でのデータレート対
ADuM2401 VDD1 電源電流
図 10.5 V および 3 V 動作でのデータレート対
チャンネルあたりの出力電源電流(15 pF 出力無負荷)
Rev. D
05007-013
5
－ 16/22 －
100
ADuM2400/ADuM2401/ADuM2402
40
35
40
25
PROPAGATION DELAY (ns)
20
5V
15
3V
10
0
0
20
40
60
DATA RATE (Mbps)
80
100
30
5V
05007-014
5
3V
35
25
–50
図 14. 5 V および 3 V 動作でのデータレート対
ADuM2401 VDD2 電源電流(Typ)
–25
0
25
50
TEMPERATURE (°C)
75
図 16.伝搬遅延の温度特性、C グレード
50
45
40
CURRENT (mA)
35
30
25
20
5V
15
3V
10
0
0
20
40
60
DATA RATE (Mbps)
80
100
05007-015
5
図 15.5 V および 3 V 動作でのデータレート対
ADuM2402 の VDD1 または VDD2 電源電流
Rev. D
－ 17/22 －
100
05007-016
CURRENT (mA)
30
ADuM2400/ADuM2401/ADuM2402
アプリケーション情報
DC精度と磁界耐性
ADuM240x デジタル・アイソレータには、ロジック・インター
フェース用の外付けインターフェース回路は不要です。入力電
源ピンと出力電源ピンにはバイパス・コンデンサを接続するこ
とが推奨されます(図 17 参照)。バイパス・コンデンサはVDD1 に
ついてはピン 1 とピン 2 の間に、VDD2 についてはピン 15 とピン
16 の間に、それぞれ接続するのが便利です。コンデンサの値は、
0.01μF～0.1μFとする必要があります。コンデンサピンと入力電
源ピンとの間の合計リード長は 20 mmを超えないようにします。
各パッケージ側のグラウンド対がパッケージのすぐ近くで接続
されていない限り、ピン 1 とピン 8 の間およびピン 9 とピン 16
の間でバイパスしてください。
アイソレータ入力での正および負のロジック変化により、狭い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、入力ロジックの変化を指定するパ
ルスによりセットまたはリセットされます。約 1 µs以上入力に
ロジック変化がない場合、正常な入力状態を表す周期的なリフ
レッシュ・パルスのセットを送信して、出力でのDCを正常に維
持します。デコーダが約 5μs間以上この内部パルスを受信しな
いと、入力側が電源オフであるか非動作状態にあると見なされ、
ウォッチドッグ・タイマ回路によりアイソレータ出力が強制的
にデフォルト状態(表 11 参照)にされます。
VDD2
GND2
VOA
VOB
VOC/VIC
VOD/VID
VE2
GND2
図 17.プリント回路ボードの推奨レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション障壁を通過するボード結合が最小になるように
注意する必要があります。さらに、如何なる結合もデバイス側
のすべてのピンで等しく発生するようにボード・レイアウトを
デザインする必要があります。この注意を怠ると、ピン間で発
生する電位差がデバイスの絶対最大定格を超えてしまい、ラッ
チアップまたは恒久的な損傷が発生することがあります。
伝搬遅延に関係するパラメータ
ADuM240x の磁界耐性の限界は、トランスの受信側コイルに発
生する誘導電圧が十分大きくなって、デコーダをセットまたは
リセットさせる誤動作の発生により決まります。この状態が発
生する条件を以下の解析により求めます。ADuM240x の 3 V 動
作は最も感度の高い動作モードであるため、この条件を調べま
す。
トランス出力でのパルスは 1.0 V 以上の振幅を持っています。デ
コーダは約 0.5 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
V = (−dβ/dt)Σ∏rn2; n = 1, 2,…, N
ここで
β =磁束密度(Gauss)
N =受信側コイルの巻数
rn =受信側コイルの n 回目の半径(cm)
ADuM240x受信側コイルの形状が与えられ、かつ誘導電圧がデ
コーダにおける 0.5 V余裕の最大 50%であるという条件が与えら
れると、最大許容磁界は 図 19 のように計算されます。
伝搬遅延時間は、ロジック信号が部品を通過するのに要する時間
を表すパラメータです。ロジック・ロー・レベル出力への伝搬
遅延は、ロジック・ハイ・レベルへの伝搬遅延と異なることが
あります。
INPUT (VIx)
50%
tPHL
OUTPUT (VOx)
50%
05007-018
tPLH
図 18.伝搬遅延パラメータ
100
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
VDD1
GND1
VIA
VIB
VIC/VOC
VID/VOD
VE1
GND1
05007-017
PCボードのレイアウト
10
1
0.1
パルス幅歪みとはこれら 2 つの遅延時間の間の最大の差を意味
し、入力信号のタイミングが保存される精度を表します。
チャンネル間マッチングは、1 つの ADuM240x 製品内にある複
数のチャンネル間の伝搬遅延差の最大値を表します。
伝搬遅延スキューは、同じ条件で動作する複数の ADuM240x 製
品間での伝搬遅延差の最大値を表します。
Rev. D
－ 18/22 －
0.001
1k
05007-019
0.01
10k
1M
10M
100k
MAGNETIC FIELD FREQUENCY (Hz)
図 19.最大許容外部磁束密度
100M
ADuM2400/ADuM2401/ADuM2402
たとえば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 k Ggauss
の場合、受信側コイルでの誘導電圧は 0.25V になります。これ
は検出スレッショールドの約 50%であるため、出力変化の誤動
作はありません。同様に、仮にこのような条件が送信パルス内
に存在しても(さらに最悪ケースの極性であっても)、受信パル
スが 1.0 V 以上から 0.75V へ小さくなるため、デコーダの検出ス
レッショールド 0.5 V に対してなお余裕を持っています。
前述の磁束密度値は、ADuM240xトランスから与えられた距離
だけ離れた特定の電流値に対応します。図 20 に、周波数の関数
としての許容電流値を与えられた距離に対して示します。図か
ら読み取れるように、ADuM240xの耐性は高く、影響を受ける
のは、高周波でかつ部品に非常に近い極めて大きな電流の場合
に限られます。1 MHzの例では、デバイス動作に影響を与える
ためには、0.5 kAの電流をADuM240xから 5 mmの距離まで近づ
ける必要があります。
1000
MAXIMUM ALLOWABLE CURRENT (kA)
DISTANCE = 1m
10
DISTANCE = 100mm
1
DISTANCE = 5mm
05007-020
0.1
0.01
10k
ADuM240x アイソレータ内にあるチャンネルの電源電流は、電
源電圧、チャンネルのデータレート、チャンネルの出力負荷の
関数になっています。
各入力チャンネルに対して、電源電流は次式で与えられます。
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
図 20.様々な電流値と ADuM240x までの距離に対する最大許容
電流
f ≤ 0.5fr
f > 0.5fr
各出力チャンネルに対して、電源電流は次式で与えられます。
IDDO = IDDO (Q)
f ≤ 0.5fr
IDDO = (IDDO (D) + (0.5 × 10-3 × CLVDDO) × (2f − fr) + IDDO (Q)
f > 0.5fr
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。
IDD1 とIDD2 の電源電流を計算するために、IDD1 とIDD2 に対応する
チャンネルの各入力と各出力の電源電流を計算して合計します。
図 8 と 図 9 に、無負荷状態の出力に対して、データレートの関
数としてのチャンネル当たりの電源電流を示します。図 10 に、
15 pF負荷の出力に対して、データレートの関数としてのチャン
ネ ル 当 た り の 電 源 電 流 を 示 し ま す 。 図 11 ～ 図 15 に 、
ADuM2400/ADuM2401/ ADuM2402 チャンネル構成に対するデー
タレートの関数としてのIDD1 とIDD2 の合計電源電流を示します。
強い磁界と高周波が組合わさると、プリント回路ボードのパタ
ーンで形成されるループに十分大きな誤差電圧が誘導されて、
後段回路のスレッショールドがトリガされてしまうことに注意
が必要です。パターンのレイアウトでは、このようなことが発
生しないように注意する必要があります。
Rev. D
IDDI = IDDI (Q)
IDDI = IDDI (D) × (2f − fr) + IDDI (Q)
VDDO は出力電源電圧(V)。
f は入力ロジック信号周波数(MHz、入力データレートの 1/2、
NRZ シグナリング)。
fr は入力ステージのリフレッシュ・レート(Mbps)。
IDDI(Q)と IDDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
100
1k
消費電力
－ 19/22 －
ADuM2400/ADuM2401/ADuM2402
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベ
ルを使った加速寿命テストを実施しています。複数の動作条件
に対する加速ファクタを求めました。これらのファクタを使う
と、実際の動作電圧での故障までの時間を計算することができ
ます。表 10 に、バイポーラAC動作条件での 50 年のサービス寿
命に対するピーク電圧と最大CSA/VDE認定動作電圧を示します。
多くのケースで、実証された動作電圧は 50 年サービス寿命の電
圧より高くなっています。これらの高い動作電圧での動作は、
ケースによって絶縁寿命を短くすることがあります。
図 22 に示す電圧は、説明目的のためにのみ正弦波としています。
すなわち、0 Vとある規定値との間で変化する任意の電圧波形と
することができます。規定値は正または負となることができま
すが、電圧は 0 Vを通過することはできません。
ADuM240x の絶縁寿命は、アイソレーション障壁に加えられる電
圧波形のタイプに依存します。iCoupler絶縁構造の性能は、波形
がバイポーラAC、ユニポーラAC、DCのいずれであるかに応じ
て、異なるレートで低下します。図 21、図 22、図 23 に、これ
らのアイソレーション電圧波形を示します。
バイポーラ AC 電圧は最も厳しい環境です。AC バイポーラ条件
での 50 年動作寿命の目標により、アナログ・デバイセズが推奨
する最大動作電圧が決定されています。
RATED PEAK VOLTAGE
05007-021
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性に依存します。アナログ・デバイセズは、規制
当局が行うテストの他に、広範囲なセットの評価を実施して
ADuM240x の絶縁構造の寿命を測定しています。
ユニポーラACまたはユニポーラDC電圧の場合、絶縁に加わる
ストレスは大幅に少なくなります。このために高い動作電圧で
の動作が可能になり、さらに 50 年のサービス寿命を実現するこ
とができます。表 10 に示す動作電圧は、ユニポーラAC電圧ま
たはユニポーラDC電圧のケースに適合する場合、50 年最小寿命
に適用することができます。図 22 または 図 23 に適合しない絶
縁電圧波形は、バイポーラAC波形として扱う必要があり、ピー
ク電圧は 表 10 に示す 50 年寿命電圧値に制限する必要がありま
す。
0V
図 21.バイポーラ AC 波形
RATED PEAK VOLTAGE
05007-022
絶縁寿命
0V
図 22.ユニポーラ AC 波形
05007-023
RATED PEAK VOLTAGE
0V
図 23.DC 波形
Rev. D
－ 20/22 －
ADuM2400/ADuM2401/ADuM2402
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
1
10.65 (0.4193)
10.00 (0.3937)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.75 (0.0295)
45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
0.51 (0.0201)
0.31 (0.0122)
8°
0°
1.27 (0.0500)
0.40 (0.0157)
0.33 (0.0130)
0.20 (0.0079)
03-27-2007-B
COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 24.16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイドボディ(RW-16)
寸法: mm (インチ)
13.00 (0.5118)
12.60 (0.4961)
16
9
7.60 (0.2992)
7.40 (0.2913)
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
8
10.65 (0.4193)
10.00 (0.3937)
2.65 (0.1043)
2.35 (0.0925)
1.27
(0.0500)
BSC
0.51 (0.0201)
0.31 (0.0122)
0.75 (0.0295)
45°
0.25 (0.0098)
8°
0°
SEATING
PLANE
0.33 (0.0130)
0.20 (0.0079)
COMPLIANT TO JEDEC STANDARDS MS-013-AC
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
1.27 (0.0500)
0.40 (0.0157)
10-12-2010-A
1
図 25.16 ピン標準スモール・アウトライン・パッケージ、クリーペッジ強化型 [SOIC_IC]
ワイド・ボディ (RI-16-1)
寸法: mm (インチ)
Rev. D
－ 21/22 －
ADuM2400/ADuM2401/ADuM2402
オーダー・ガイド
Model
ADuM2400ARWZ
ADuM2400BRWZ
ADuM2400CRWZ
ADuM2400ARIZ
ADuM2400BRIZ
ADuM2400CRIZ
ADuM2401ARWZ
ADuM2401BRWZ
ADuM2401CRWZ
ADuM2401ARIZ
ADuM2401BRIZ
ADuM2401CRIZ
Number
of Inputs,
VDD1 Side
4
4
4
4
4
4
3
3
3
3
3
3
Number
of Inputs,
VDD2 Side
0
0
0
0
0
0
1
1
1
1
1
1
Maximum
Data Rate
(Mbps)
1
10
90
1
10
90
1
10
90
1
10
90
Maximum
Propagation
Delay, 5 V (ns)
100
50
32
100
50
32
100
50
32
100
50
32
Maximum
Pulse Width
Distortion (ns)
40
3
2
40
3
2
40
3
2
40
3
2
Temperature
Range
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
Package Description
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_IC
16-Lead SOIC_IC
16-Lead SOIC_IC
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_IC
16-Lead SOIC_IC
16-Lead SOIC_IC
Package
Option
RW-16
RW-16
RW-16
RI-16-1
RI-16-1
RI-16-1
RW-16
RW-16
RW-16
RI-16-1
RI-16-1
RI-16-1
ADuM2402ARWZ
ADuM2402BRWZ
ADuM2402CRWZ
ADuM2402ARIZ
ADuM2402BRIZ
ADuM2402CRIZ
2
2
2
2
2
2
2
2
2
2
2
2
1
10
90
1
10
90
100
50
32
100
50
32
40
3
2
40
3
2
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_IC
16-Lead SOIC_IC
16-Lead SOIC_IC
RW-16
RW-16
RW-16
RI-16-1
RI-16-1
RI-16-1
1, 2
1
2
テープとリールを提供しています。 "-RL"サフィックスを追加すると、13 インチ(1,000 個)のテープおよびリール・オプションが指定されます。
Z = RoHS 準拠製品。
Rev. D
－ 22/22 －