中文数据手册

14位、80 MSPS/105 MSPS
模数转换器
AD6645
特性
AD9042(12位、41 MSPS)、AD6640(12位、65 MSPS、中频
信噪比(SNR)：75 dB(fIN为15 MHz，最高105 MSPS)
信噪比(SNR)：72 dB(fIN为200 MHz，最高105 MSPS)
无杂散动态范围(SFDR)：89 dBc(fIN为70 MHz，最高105 MSPS)
多音无杂散动态范围(SFDR)：100 dBFS
中频采样频率高达200 MHz
采样抖动：0.1 ps
功耗：1.5 W
差分模拟输入
与AD6644引脚兼容
二进制补码数字输出格式
3.3 V CMOS兼容
提供数据就绪指示，可实现锁存输出
采样)和AD6644(14位、40 MSPS/65 MSPS)之后的第四代产品。
AD6645是ADI公司SoftCell®收发器芯片组的一部分，专为
多通道、多模式接收机而设计。它在第二奈奎斯特频带内
保持100 dB的多音无杂散动态范围(SFDR)，这一性能突破
可减轻多模式数字接收机(软件无线电)的负担，使之不再
受限于ADC。噪声性能非常出色，第一奈奎斯特频带内的
信噪比(SNR)典型值为74.5 dB。
AD6645采用ADI公司的超快速互补双极性(XFCB)工艺制
造，并使用创新的多通电路架构。它采用散热增强型52引脚
应用
PowerQuad 4 (LQFP_PQ4)封装和52引脚裸露焊盘(TQFP_EP)
多通道、多模式接收机
基站基础设施
AMPS、IS-136、CDMA、GSM、W-CDMA
单通道数字接收机
天线阵列处理
通信仪器
雷达、红外成像
封装，80 MSPS时额定温度范围为−40°C至+85°C，105 MSPS
时则为−10°C至+85°C。
产品聚焦
1. 中频采样。AD6645在最高200 MHz的输入频率范围
内保持出色的交流性能，适用于多载波3G宽带蜂窝
仪器仪表
中频采样接收机。
概述
2. 引脚兼容性。该ADC与14位、40 MSPS/65 MSPS
AD6645是一款高速、高性能、14位单芯片模数转换器
ADC AD6644具有相同的尺寸和引脚布局。
(ADC)。芯片上集成了全部必需功能，包括采样保持器
3. SFDR性能和过采样。多音SFDR性能达100 dBFS，
(T/H)和基准电压源，可提供完整的信号转换解决方案。
可以降低高端RF元件的要求，支持使用AD6620、
该器件提供CMOS兼容型数字输出。它是宽带ADC系列继
AD6624/AD6624A或AD6636等接收信号处理器。
功能框图
AVCC
DVCC
AD6645
AIN
A1
TH1
TH2
A2
ADC1
VREF
TH3
TH4
DAC1
TH5
ADC2
ENCODE
6
DAC2
2.4V
5
ENCODE
ADC3
5
INTERNAL
TIMING
GND
DIGITAL ERROR CORRECTION LOGIC
DMID
OVR
DRY
D13
MSB
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
LSB
02647-001
AIN
图1
Rev. D
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2002–2008 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD6645
目录
特性..................................................................................................... 1
测试级别说明............................................................................... 7
应用..................................................................................................... 1
ESD警告........................................................................................ 7
概述..................................................................................................... 1
引脚配置和功能描述 ...................................................................... 8
产品聚焦 ............................................................................................ 1
典型工作特性 ................................................................................... 9
功能框图 ............................................................................................ 1
等效电路 .......................................................................................... 14
修订历史 ............................................................................................ 2
术语................................................................................................... 15
规格..................................................................................................... 3
工作原理 .......................................................................................... 17
直流规格 ....................................................................................... 3
应用AD6645............................................................................... 17
数字规格 ....................................................................................... 4
布局信息 .......................................................................................... 19
交流规格 ....................................................................................... 4
抖动考虑 ..................................................................................... 19
开关规格 ....................................................................................... 5
外形尺寸 .......................................................................................... 24
绝对最大额定值............................................................................... 7
订购指南 ..................................................................................... 24
热阻 ................................................................................................ 7
修订历史
2008年10月—修订版C至修订版D
增加TQFP_EP封装 ....................................................................通篇
重命名“热特性”和“热阻”部分 ...................................................... 7
增加表6；重新排序 ........................................................................ 7
移动“等效电路”部分..................................................................... 14
移动“术语”部分.............................................................................. 15
更改表9 ............................................................................................ 20
更改“外形尺寸”.............................................................................. 24
更改“订购指南”.............................................................................. 24
2003年7月—修订版A至修订版B
更改标题 ............................................................................................ 1
更改“特性” ........................................................................................ 1
更改产品描述 ................................................................................... 1
更改“技术规格”................................................................................ 3
更改“绝对最大额定值”................................................................... 7
更新“外形尺寸”.............................................................................. 24
更改“订购指南”.............................................................................. 20
2006年12月—修订版B至修订版C
2002年6月—修订版0至修订版A
更新格式 ......................................................................................通篇
更改“直流规格”................................................................................ 3
更改“技术规格”................................................................................ 3
更改“抖动考虑”部分..................................................................... 19
更改表8“物料清单” ....................................................................... 20
更改图43“评估板原理图” ............................................................ 21
更改图44和图46 ............................................................................. 22
更新“外形尺寸”.............................................................................. 23
更改“订购指南”.............................................................................. 23
Rev. D | Page 2 of 24
AD6645
技术规格
直流规格
除非另有说明，AVCC = 5 V，DVCC = 3.3 V，且TMIN和TMAX处于额定速度等级。
表1.
参数
分辨率
精度
无失码
失调误差
增益误差
微分非线性(DNL)
积分非线性(INL)
温度漂移
失调误差
增益误差
电源抑制比
(PSRR)
基准电压输出(VREF) 1
模拟输入(AIN, AIN)
差分输入电压范围
差分输入电阻
差分输入电容
电源
电源电压
AVCC
DVCC
电源电流
IAVCC (AVCC = 5.0 V)
IDVCC (DVCC = 3.3 V)
上升时间2
AVCC
功耗
1
2
温度
测试级别
AD6645ASQ-80/AD6645ASV-80
最小值
典型值
最大值
14
全
全
全
全
全
II
II
II
II
V
−10
−10
−1.0
全
全
25°C
V
V
V
1.5
48
±1.0
1.5
48
±1.0
ppm/°C
ppm/°C
mV/V
全
V
2.4
2.4
V
全
全
25°C
V
V
2.2
1
1.5
2.2
1
1.5
V p-p
kΩ
pF
全
全
II
II
全
全
全
全
4.75
3.0
保证
+1.2
0
±0.25
±0.5
+10
+10
+1.5
5.0
3.3
5.25
3.6
II
II
275
32
IV
II
1.5
AD6645ASQ-105/AD6645ASV-105
最小值
典型值
最大值
14
−10
−10
−1.0
4.75
3.0
保证
+1.2
0
±0.5
±1.5
+10
+10
+1.5
mV
% FS
LSB
LSB
5.0
3.3
5.25
3.6
V
V
320
45
275
32
320
45
mA
mA
250
1.75
5.0
1.5
250
1.75
ms
W
,
该器件提供VREF，用于在需要直流耦合模拟输入时设置差分放大器(如AD8138)的共模失调。如果是用于驱动附加电路功能，VREF应经过缓冲。
针对具有线性上升时间特性的直流电源。
Rev. D | Page 3 of 24
单位
位
AD6645
数字规格
除非另有说明，AVCC = 5 V，DVCC = 3.3 V，且TMIN和TMAX处于额定速度等级。
表2.
参数
编码输入(ENCODE, ENCODE)
差分输入电压1
差分输入电阻
差分输入电容
逻辑输出(D13至D0、DRY、OVR)
逻辑兼容性
逻辑1电压(DVCC = 3.3 V )2
逻辑0电压(DVCC = 3.3 V )2
输出编码
DMID
1
2
AD6645ASQ-80/AD6645ASV-80 AD6645ASQ-105/AD6645ASV-105
最小值 典型值
最大值 最小值 典型值
最大值 单位
温度
测试
级别
全
25°C
25°C
IV
V
V
0.4
全
全
II
II
2.85
全
V
0.4
10
2.5
V p-p
kΩ
pF
10
2.5
CMOS
DVCC − 2
0.2
二进制补码
DVCC/2
2.85
0.5
CMOS
DVCC − 2
0.2
二进制补码
DVCC/2
0.5
V
V
V
所有交流规格均通过差分驱动ENCODE和ENCODE测试。
数字输出逻辑电平：DVCC = 3.3 V，CLOAD = 10 pF。容性负载>10 pF会造成性能下降。
交流规格
所有交流规格均通过差分驱动ENCODE和ENCODE测试。
除非另有说明，AVCC = 5 V，DVCC = 3.3 V，ENCODE，ENCODE，且TMIN和TMAX处于额定速度等级。
表3.
参数
SNR
−1 dBFS时模拟输入
SINAD
−1 dBFS时模拟输入
最差谐波(二次或三次)
−1 dBFS时模拟输入
温度
测试
级别
25°C
全
25°C
全
25°C
25°C
V
II
I
II
V
V
25°C
全
25°C
全
25°C
25°C
V
II
I
V
V
V
25°C
全
25°C
全
25°C
25°C
V
II
I
V
V
V
AD6645ASQ-80/
AD6645ASQ-105/
AD6645ASV-80
AD6645ASV-105
最小值 典型值最大值 最小值 典型值 最大值 单位
72.5
72.0
72.5
75.0
74.5
73.5
73.0
72.0
75.0
72.5
72.0
75.0
74.5
75.0
72.5
73.0
68.5
62.5
85.0
93.0
93.0
Rev. D | Page 4 of 24
74.5
73.0
67.5
62.5
93.1
85.0
89.0
70.0
63.5
74.5
73.5
73.0
72.0
93.0
87.0
70.0
63.5
条件
dB
dB
dB
dB
dB
dB
At 15.5 MHz
At 30.5 MHz
At 37.7 MHz
At 70.0 MHz
At 150.0 MHz
At 200.0 MHz
dB
dB
dB
dB
dB
dB
At 15.5 MHz
At 30.5 MHz
At 37.7 MHz
At 70.0 MHz
At 150.0 MHz
At 200.0 MHz
dBc
dBc
dBc
dBc
dBc
dBc
At 15.5 MHz
At 30.5 MHz
At 37.7 MHz
At 70.0 MHz
At 150.0 MHz
At 200.0 MHz
AD6645
参数
最差谐波(四次或以上)
−1 dBFS时模拟输入
双音无杂散动态范围(SFDR)
双音交调失真(IMD)抑制 2, 3
−7 dBFS时F1、F2
模拟输入带宽
温度
测试
级别
25°C
全
25°C
全
25°C
25°C
25°C
25°C
25°C
V
II
I
V
V
V
V
V
V
25°C
25°C
V
V
AD6645ASQ-80/
AD6645ASQ-105/
AD6645ASV-80
AD6645ASV-105
最小值典型值 最大值 最小值 典型值 最大值 单位
85.0
96.0
95.0
96.0
90.0
90.0
88.0
100
100
95.0
90.0
90.0
88.0
98.0
98.0
98.0
dBc
dBc
dBc
dBc
dBc
dBc
dBFS
dBFS
dBFS
90
270
90
270
dBc
MHz
86.0
条件
At 15.5 MHz
At 30.5 MHz
At 37.7 MHz
At 70.0 MHz
At 150.0 MHz
At 200.0 MHz
At 30.5 MHz 1, 2
At 55.0 MHz1, 3
At 70.0 MHz1, 4
1
模拟输入信号功率从−10 dBFS扫描至−100 dBFS。
F1 = 30.5 MHz，F2 = 31.5 MHz。
3
F1 = 55.25 MHz，F2 = 56.25 MHz。
4
F1 = 69.1 MHz，F2 = 71.1 MHz。
2
开关规格
除非另有说明，AVCC = 5 V，DVCC = 3.3 V，ENCODE，ENCODE，且TMIN和TMAX处于额定速度等级。
表4.
参数
ENCODE输入参数1
最大转换速率
最小转换速率
ENCODE高电平脉冲宽度tENCH 2
符号
温度
测试
级别
tENC
全
全
全
全
全
全
全
II
IV
IV
V
IV
V
V
全
全
全
V
V
V
全
全
全
全
V
V
V
V
ENCODE低电平脉冲宽度tENCL2
ENCODE周期1
ENCODE/数据就绪
ENCODE上升至数据就绪下降时间
ENCODE上升至数据就绪上升时间
50%占空比
ENCODE/DATA (D13:0), OVR
ENCODE至数据下降低电平时间
NCODE至数据上升低电平时间3
ENCODE至数据延迟时间3(保持时间)
ENCODE至DATA延迟时间(建立时间)
tDR
tE_DR
tE_FL
tE_RL
tH_E
tS_E
AD6645ASQ-80/
AD6645ASQ-105/
AD6645ASV-80
AD6645ASV-105
最小值 典型值
最大值 最小值 典型值
最大值 单位
80
105
30
5.625
30
4.286
6.25
4.75
5.625
4.286
6.25
12.5
1.0
7.3
2.4
1.4
1.4
tENC −
tE_FL(max)
4.75
9.5
2.0
tENCH + tDR
8.3
3.1
1.0
9.4
5.7
4.7
3.0
3.0
7.0
4.7
4.7
2.4
1.4
1.4
tENC −
tE_FL(max)
tENC −
tE_FL(typ)
50%占空比
全
V
5.3
Rev. D | Page 5 of 24
7.6
2.0
tENCH + tDR
6.75
3.1
7.9
4.7
3.0
3.0
7.0
4.7
4.7
2.3
4.8
ns
ns
ns
ns
ns
ns
ns
ns
tENC −
tE_FL(typ)
tENC −
tE_FL(min)
10.0
MSPS
MSPS
ns
ns
ns
ns
ns
tENC −
tE_FL(min)
7.0
ns
ns
AD6645
参数
数据就绪 (DRY 4 )/数据(D13:0), OVR
数据就绪至数据延迟时间(保持时间)
50%占空比
数据就绪至数据延迟时间(建立时间)
50%占空比
孔径延迟
孔径不确定(抖动)
符号
温度
测试
级别
tH_DR
全
全
全
全
25°C
25°C
V
V
V
V
V
V
tS_DR
tA
tJ
AD6645ASQ-80/
AD6645ASQ-105/
AD6645ASV-80
AD6645ASV-105
最大值 单位
最小值 典型值
最大值 最小值 典型值
6.6
2.1
注释55
7.2
注释55
3.6
−500
0.1
7.9
5.1
5.1
0.6
注释55
5.7
注释55
2.1
−500
0.1
1
有几个时序参数是tENC和tENCH的函数。
有几个时序参数是tENCH的函数。
3
ENCODE至数据延迟时间(保持时间)是ADC的绝对最小传播延迟，即tE_RL = tH_E。
4
DRY是编码时钟的反转和延迟形式。该时钟的占空比发生任何变化，DRY的占空比也会发生相应变化。
5
数据就绪至数据延迟时间(tH_DR和tS_DR)相对于额定速度等级计算得出，取决于tENC和占空比。
2
tA
N+3
N
AIN
N+1
N+2
tE_RL
D[13:0], OVR
tENCH
tENC
N
tENCL
N+1
N+4
N+2
tE_FL
N+3
tE_DR
N–3
N–2
N+4
tS_E
N–1
tH_E
N
t
最小值H_DR
tS_DR
DRY
tDR
图2. 时序图
Rev. D | Page 6 of 24
02647-002
ENCODE,
ENCODE
6.4
ns
3.5
ns
ps
ps rms
AD6645
绝对最大额定值
θJA值供封装比较和PCB设计考虑时使用。θJA可用于计算TJ的
表5.
参数
电气参数
AVCC电压
DVCC电压
模拟输入电压
模拟输入电流
数字输入电压
数字输出电流
环境参数
工作温度范围(环境)
AD6645-80
AD6645-105
最高结温
引脚温度(焊接，10秒)
存储温度范围(环境)
一阶近似值，计算公式如下：
额定值
TJ = TA + (θJA × PD)
0V至7V
0V至7V
0 V 至 AVCC
25 mA
0 V 至 AVCC
4 mA
其中：
TA为环境温度(°C)。
PD是功耗(W)。
测试级别说明
−40°C 至 +85°C
−10°C 至 +85°C
150°C
300°C
−65°C 至 +150°C
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
I.
100%生产测试。
II.
25°C时100%生产测试，极端温度时的性能通过设计
和特性保证。
III.
仅测试样片。
IV.
参数通过设计和特性测试保证。
V.
参数仅为典型值。
够正常工作。长期在绝对最大额定值条件下工作会影响器
ESD警告
件的可靠性。
ESD(静电放电)敏感器件。
热阻
带电器件和电路板可能会在没有察觉的情况下放电。
采用52引脚TQFP_EP (SV-52-1)封装时，AD6645ASVZ的散
尽管本产品具有专利或专有保护电路，但在遇到高能
热器必须焊接到PCB GND层，以满足热规格要求。
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
表6. 热特性
封装类型
52引脚TQFP_EP封装
θJA (0 m/s气流)1, 2, 3
θJMA (1.0 m/s气流)2, 3, 4, 5
θJC6, 7
52引脚LQFP_PQ4封装
θJA (0 m/s气流)1, 2, 3
θJMA (1.0 m/s气流)2, 3, 4, 5
θJA (0 m/s气流)1, 2, 3
θJMA (1.0 m/s气流)2, 3, 4, 5
θJC6, 7
1
2
3
4
5
6
7
额定值
23°C/W，焊接散热器
17°C/W，焊接散热器
2°C/W，焊接散热器
30°C/W，未焊接散热器
24°C/W，未焊接散热器
23°C/W，焊接散热器
17°C/W，焊接散热器
2°C/W
按照JEDEC JESD51-2(散热器焊接到PCB)。
2S2P JEDEC测试板。
θJA值供封装比较和PCB设计考虑时使用。
按照JEDEC JESD51-6(散热器焊接到PCB)。
气流可增强散热，从而有效降低θJA。此外，越多金属直接与金属走
线的封装引脚、通孔、接地和电源层接触，θJA就越小。
按照MIL-STD-883、方法 1012.1。
θJC值是在需要外部散热器时，供封装比较和PCB设计考虑时使用。
Rev. D | Page 7 of 24
AD6645
D4
GND
D5
DVCC
D6
D8
D7
D10
D9
D11
D13 (MSB)
D12
DRY
引脚配置和功能描述
52 51 50 49 48 47 46 45 44 43 42 41 40
DVCC 1
39 D3
PIN 1
IDENTIFIER
GND 2
38 D2
VREF 3
37 D1
GND 4
36 D0 (LSB)
ENCODE 5
35 DMID
AD6645
ENCODE 6
AVCC 8
AVCC
34 GND
TOP VIEW
(Not to Scale)
GND 7
33 DVCC
32 OVR
31 DNC
9
GND 10
30 AVCC
AIN 11
29 GND
AIN 12
28 AVCC
GND 13
27 GND
NOTES
1. DNC = DO NOT CONNECT.
2. EXPOSED PAD. CONNECT THE EXPOSED PAD TO GND.
02647-003
AVCC
GND
C2
GND
AVCC
C1
GND
GND
GND
AVCC
AVCC
GND
AVCC
14 15 16 17 18 19 20 21 22 23 24 25 26
图3. 引脚配置
表7. 引脚功能描述
引脚编号
1, 33, 43
2, 4, 7, 10, 13, 15, 17, 19, 21, 23, 25,
27, 29, 34, 42
3
5
6
8, 9, 14, 16, 18, 22, 26, 28, 30
11
12
20
24
31
32
35
36
37 to 41, 44 to 50
51
52
53 (EPAD)
引脚名称
DVCC
GND
描述
仅3.3 V电源(数字)输出级。
地。
VREF
ENCODE
ENCODE
AVCC
AIN
AIN
C1
C2
DNC
OVR
DMID
D0 (LSB)
D1 至 D5, D6 至 D12
D13 (MSB)
DRY
裸露焊盘(EPAD)
2.4 V基准电压源。通过一个0.1 μF微波芯片电容旁路至地。
编码输入。在上升沿启动转换。
ENCODE的互补引脚，差分输入。
5 V模拟电源。
模拟输入引脚。
AIN的互补引脚，差分模拟输入。
内部基准电压源。通过一个0.1 μF芯片电容旁路至地。
内部基准电压源。通过一个0.1 μF芯片电容旁路至地。
请勿连接此引脚。
超量程位。逻辑高电平表示模拟输入超过±FS。
输出数据电压中点电压，约等于(DVCC)/2。
数字输出位(最低有效位)；二进制补码。
二进制补码形式的数字输出位。
数字输出位(最高有效位)；二进制补码。
数据就绪输出。
裸露焊盘。裸露焊盘应连接至GND。
Rev. D | Page 8 of 24
AD6645
典型工作特性
0
–20
–20
–30
–30
–40
–40
–50
–60
–70
–80
–90
3
2
5
–100
4
–110
6
–50
–60
–70
–80
–90
6
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
0
5
10
–20
–30
–30
–40
–40
–50
–60
–70
–80
3
5
–100
6
–110
–60
3
–70
2
–80
–90
4
5
6
–110
–120
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
0
5
10
0
–20
0
–20
–40
AMPLITUDE (dBFS)
–30
–40
–50
–60
–70
–80
3
2
5
–100
6
–110
35
40
40
ENCODE = 80MSPS
AIN = 200MHz @ –1dBFS
SNR = 72.0dB
SFDR = 64.0dBc
–10
–30
–90
30
图8. 单音(150 MHz时)
ENCODE = 80MSPS
AIN = 29.5MHz @ –1dBFS
SNR = 74.5dB
SFDR = 93.0dBc
–10
15
20
25
FREQUENCY (MHz)
02647-014
5
02647-011
0
02647-015
–120
图5. 单音(15.5 MHz时)
AMPLITUDE (dBFS)
40
–50
–100
2
4
35
ENCODE = 80MSPS
AIN = 150MHz @ –1dBFS
SNR = 73.0dB
SFDR = 70.0dBc
–10
AMPLITUDE (dBFS)
AMPLITUDE (dBFS)
0
ENCODE = 80MSPS
AIN = 15.5MHz @ –1dBFS
SNR = 75.0dB
SFDR = 93.0dBc
–90
30
图7. 单音(69.1 MHz时)
0
–20
15
20
25
FREQUENCY (MHz)
02647-013
0
02647-010
–120
–10
–50
–60
3
–70
2
–80
4
–90
5
6
–100
4
–110
–120
–120
0
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
02647-012
–130
4
5
–110
图4. 单音(2.2 MHz时)
–130
3
2
–100
–120
–130
ENCODE = 80MSPS
AIN = 69.1MHz @ –1dBFS
SNR = 73.5dB
SFDR = 89.0dBc
–10
AMPLITUDE (dBFS)
AMPLITUDE (dBFS)
0
ENCODE = 80MSPS
AIN = 2.2MHz @ –1dBFS
SNR = 75.0dB
SFDR = 93.0dBc
–10
图6. 单音(29.5 MHz时)
0
5
10
15
20
25
FREQUENCY (MHz)
30
图9. 单音(200 MHz时)
Rev. D | Page 9 of 24
35
AD6645
100
75.5
95
75.0
T = –40°C
HARMONICS (dBc)
T = +25°C
73.5
73.0
85
80
HARMONICS
(SECOND, THIRD)
75
70
65
ENCODE = 80MSPS @ AIN = –1dBFS
TEMP = –40°C, +25°C, +85°C
10
20
30
40
FREQUENCY (MHz)
50
60
70
02647-016
0
60
ENCODE = 80MSPS @ AIN = –1dBFS
TEMP = 25°C
0
20
图10. 信噪比(SNR)与频率的关系
180
200
T = –40°C, +85°C
88
86
84
ENCODE = 80MSPS @ AIN = –1dBFS
TEMP = –40°C, +25°C, +85°C
10
20
30
40
50
ANALOG INPUT FREQUENCY (MHz)
60
70
dBFS
100
90
80
ENCODE = 80MSPS
AIN = 30.5MHz
70
dBc
60
50
SFDR = 90dB
REFERENCE LINE
40
30
20
10
0
–90
02647-017
0
110
–80
–70
–60
–50
–40
–30
–20
ANALOG INPUT POWER LEVEL (dBFS)
–10
0
02647-020
WORST-CASE SPURIOUS (dBFS AND dBc)
WORST-CASE HARMONIC (dBc)
T = +25°C
90
82
图14. 单音SFDR(30.5 MHz时)
图11. 最差谐波与模拟输入频率的关系
76
WORST CASE SPURIOUS (dBFS AND dBc)
120
75
74
73
72
71
ENCODE = 80MSPS @ AIN = –1dBFS
TEMP = 25°C
0
20
40
60
80
100 120 140
ANALOG FREQUENCY (MHz)
160
180
200
110
dBFS
100
90
80
ENCODE = 80MSPS
AIN = 69.1MHz
70
dBc
60
50
SFDR = 90dB
REFERENCE LINE
40
30
20
10
0
–90
02647-018
SNR (dB)
160
120
92
70
60
80
100 120 140
ANALOG FREQUENCY (MHz)
图13. 谐波与模拟频率(IF)的关系
94
80
40
02647-019
72.5
–80
–70
–60
–50
–40
–30
–20
ANALOG INPUT POWER LEVEL (dBFS)
图15. 单音SFDR(69.1 MHz时)
图12. 信噪比(SNR)与模拟频率(IF)的关系
Rev. D | Page 10 of 24
–10
0
02647-021
SNR (dB)
T = +85°C
74.0
72.0
WORST OTHER SPUR
90
74.5
0
ENCODE = 80MSPS
–10 AIN = 30.5MHz,
31.5MHz (–7dBFS)
–20 NO DITHER
–30
0
ENCODE = 80MSPS
–10 AIN = 55.25MHz,
56.25MHz (–7dBFS)
–20 NO DITHER
–40
–40
–30
–50
–90
–100
–110
–110
–120
–120
0
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
02647-022
0
15
20
25
FREQUENCY (MHz)
30
35
40
110
100
dBFS
90
ENCODE = 80MSPS
F1 = 30.5MHz
F2 = 31.5MHz
80
70
dBc
60
SFDR = 90dB
REFERENCE LINE
50
40
30
20
0
–77
–67
–57
–47
–37
–27
–17
INPUT POWER LEVEL (F1 = F2 dBFS)
–7
dBFS
90
80
70
ENCODE = 80MSPS
F1 = 55.25MHz
F2 = 56.25MHz
dBc
60
SFDR = 90dB
REFERENCE LINE
50
40
30
20
10
0
–77
02647-023
10
100
图17. 双音SFDR(30.5 MHz和31.5 MHz时)
–67
–57
–47
–37
–27
–17
INPUT POWER LEVEL (F1 = F2 dBFS)
–7
02647-026
WORST-CASE SPURIOUS (dBFS AND dBc)
110
WORST-CASE SPURIOUS (dBFS AND dBc)
10
图19. 双音SFDR(55.25 MHz和56.25 MHz时)
图16. 双音SFDR(30.5 MHz和31.5 MHz时)
图20. 双音SFDR(55.25 MHz和56.25 MHz时)
95
SNR, WORST-CASE SPURIOUS (dB AND dBc)
100
WORST SPUR @ AIN = 2.2MHz
95
90
85
80
SNR @ AIN = 2.2MHz
75
70
65
15
30
45
60
75
ENCODE FREQUENCY (MHz)
90
105
02647-024
SNR, WORST-CASE SPURIOUS (dB AND dBc)
5
图18. SNR、最差杂散与编码的关系(2.2 MHz时)
WORST SPUR @ AIN = 69.1MHz
90
85
80
75
SNR @ AIN = 69.1MHz
70
65
15
30
45
60
75
ENCODE FREQUENCY (MHz)
90
105
图21. SNR、最差杂散与编码的关系(69.1 MHz时)
Rev. D | Page 11 of 24
02647-027
–130
2F1 – F2
–80
02647-025
–70
2F2 – F1
–60
F1 + F2
–100
2F1 – F2
–90
F1 + F2
F2 – F1
–80
2F1 + F2
2F2 + F1
–70
2F2 – F1
–60
2F1 + F2
2F2 + F1
–50
F2 – F1
AMPLITUDE (dBFS)
AMPLITUDE (dBFS)
AD6645
AD6645
–20
–30
–30
–40
–40
AMPLITUDE (dBFS)
–50
–60
–70
–80
2
–90
6
–100
–110
–70
–80
–90
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
02647-028
5
0
5
图22. 无扰动时的1 M采样FFT
110
100
90
WORST-CASE SPURIOUS (dBc)
80
70
60
50
40
SFDR = 90dB
REFERENCE LINE
20
10
35
40
–10
0
ENCODE = 80.0MSPS
AIN = 30.5MHz
WITH DITHER @ –19.2dBm
90
80
70
60
SFDR = 100dB
REFERENCE LINE
50
40
SFDR = 90dB
REFERENCE LINE
30
20
70
60
50
40
30
20
ANALOG INPUT LEVEL (dBFS)
10
0
02647-029
80
0
–90
–80
图23. 无扰动时的SFDR
0
–20
0
–40
AMPLITUDE (dBFS)
–30
–50
–60
–70
–80
2
3
5
6
–110
ENCODE = 76.8MSPS
AIN = W-CDMA @ 69.1MHz
–20
–40
–100
–60
–50
–40
–30
–20
ANALOG INPUT LEVEL (dBFS)
–10
–30
–90
–70
图26. 有扰动时的SFDR
ENCODE = 76.8MSPS
AIN = 69.1MHz @ –1dBFS
SNR = 73.5dB
SFDR = 89.0dBc
–10
–50
–60
–70
–80
–90
–100
4
2
–110
–120
3
6
4
5
–120
0
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
02647-030
AMPLITUDE (dBFS)
30
10
0
90
–130
15
20
25
FREQUENCY (MHz)
02647-032
WORST-CASE SPURIOUS (dBc)
110
30
10
图25. 有扰动时的1 M采样FFT
ENCODE = 80.0MSPS
AIN = 30.5MHz
NO DITHER
100
6
3
5
–120
0
4
2
–110
–120
–130
–60
–100
4
3
5
–50
图24. 单音(69.1 MHz，编码速率 = 76.8 MSPS)
–130
0
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
图27. W-CDMA音(69.1 MHz，编码速率 = 76.8 MSPS)
Rev. D | Page 12 of 24
02647-033
AMPLITUDE (dBFS)
0
ENCODE = 80.0MSPS
–10 AIN = 30.5MHz @ –29.5dBFS
WITH DITHER @ –19.2 dBm
–20
ENCODE = 80.0MSPS
AIN = 30.5MHz @ –29.5dBFS
NO DITHER
02647-031
0
–10
AD6645
–20
–30
–30
–40
–40
–50
–60
–70
–80
–90
–50
–60
–70
–80
–90
–100
–100
–110
–110
–120
–120
0
5
10
15
20
25
FREQUENCY (MHz)
30
35
40
–130
图28. W-CDMA双载波(59.6 MHz，编码速率 = 76.8 MSPS)
0
–30
–40
–40
AMPLITUDE (dBFS)
AMPLITUDE (dBFS)
–20
–50
–60
–70
–80
–90
15
20
25
FREQUENCY (MHz)
30
35
40
ENCODE = 61.44MSPS
AIN = W-CDMA @ 190MHz
–70
–80
–90
–110
–120
–120
02647-035
–110
7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0
FREQUENCY (MHz)
3
–60
–100
5.0
2
–50
–100
2.5
10
0
–30
0
5
4
–10
–20
–130
5
图30. W-CDMA音(140 MHz，编码速率 = 76.8 MSPS)
ENCODE = 61.44MSPS
AIN = 4W-CDMA @ 46.08MHz
–10
0
6
图29. W-CDMA四载波(46.08 MHz，编码速率 = 61.44 MSPS)
Rev. D | Page 13 of 24
02647-036
AMPLITUDE (dBFS)
–20
–130
ENCODE = 76.8MSPS
AIN = W-CDMA @ 140MHz
–10
02647-034
AMPLITUDE (dBFS)
0
ENCODE = 76.8MSPS
AIN = 2W-CDMA @ 59.6MHz
–130
2
0
2.5
5.0
3
6
4
5
7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0
FREQUENCY (MHz)
图31. W-CDMA音(190 MHz，编码速率 = 61.44 MSPS)
02647-037
0
–10
AD6645
等效电路
DVCC
VCH AVCC
AIN
BUF
CURRENT
MIRROR
T/H
500Ω
VCL
VREF
BUF
VCH AVCC
500Ω
BUF
DVCC
T/H
02647-004
AIN
VCL
D0 TO D13,
OVR, DRY
VREF
图32. 模拟输入级
LOADS
AVCC
AVCC
AVCC
AVCC
10kΩ
10kΩ
CURRENT
MIRROR
ENCODE
10kΩ
02647-007
ENCODE
10kΩ
图35. 数字输出级
AVCC
02647-005
LOADS
图33. 编码输入
AVCC
2.4V
VREF
AVCC
02647-008
100µA
图36. 2.4 V基准电压源
VREF
AVCC
AVCC
DVCC
10kΩ
CURRENT
MIRROR
图34. 补偿引脚 C1或C2
10kΩ
02647-009
C1, C2
02647-006
DMID
图37. DMID基准电压源
Rev. D | Page 14 of 24
AD6645
术语
模拟带宽
二次谐波失真
模拟输入带宽指特定模拟输入频率，在该频率处，基频频
信号幅度均方根值与二次谐波成分的均方根值之比，单
谱能量(如FFT分析所确定者)衰减3 dB。
位为dBc。
孔径延迟
三次谐波失真
从编码命令上升沿50%点到模拟输入开始采样时刻之间的
信号幅度均方根值与三次谐波成分的均方根值之比，单
延迟时间。
位为dBc。
孔径不确定(抖动)
积分非线性
孔径延迟中的样本间变化。
传递函数对基准线的偏离，表示为1 LSB的分数，采用一条由
差分模拟输入电阻、差分模拟输入电容和差分模拟输入阻抗
最小二乘法曲线拟合决定的最佳直线。
在各模拟输入端口处测得的实际阻抗和复合阻抗。电阻是
最大转换速率
以静态方式测得，而电容和差分输入阻抗则利用网络分析
执行参数测试的编码速率。
仪测得。
最小转换速率
差分模拟输入电压范围
最低模拟信号频率的信噪比降至担保限值之下不超过3 dB时的
为产生满量程响应而必须施加于转换器的峰峰值差分电
编码速率。
压。峰值差分电压的计算方法是将一个引脚上的实测电压
噪声(针对ADC内的任意范围)
减去180°反相引脚上的电压。峰峰值差分电压计算方式是
将输入的相位旋转180°并再次进行峰值测量。接着，计算
两次峰值测量之间的差值。
微分非线性
其中：
任意代码宽度与理想1 LSB步进的偏差。
Z是输入阻抗。
编码脉冲宽度/占空比
FS是所用频率下器件的满量程。
高电平脉冲宽度指为达到额定性能，编码脉冲应停留于高
电平状态的最短时间；低电平脉冲宽度则指编码脉冲应停
留于低电平状态的最短时间。有关更改tENCH的时序影响，
SNR是特定输入电平时的值。
Signal是ADC内低于满量程的信号电平，单位为dB。该值包括
热噪声和量化噪声。
请参见表4。对于给定时钟速率，这些规格定义一个可接
输出传播延迟
受的编码占空比。
从ENCODE与ENCODE的差分交叉到所有输出数据位均处于
满量程输入功率
满量程输入功率以dBm表示，计算公式如下：
有效逻辑电平范围内的延迟时间。
电源抑制比(PSRR)
输入失调电压的变化与电源电压的变化之比。
电源上升时间
从直流电源启动到电源输出达到ADC的最小额定工作电压所
需的时间。直流电平在ADC的电源引脚处测得。
信纳比(SINAD)
信号幅度均方根值(比满量程低1 dB时)与包括谐波但直流除外
的所有其它频谱成分的和的均方根值之比。
信噪比(无谐波)
信号幅度均方根值(比满量程低1 dB时)与前五次谐波和直流除
外的所有其它频谱成分的和的均方根值之比。
Rev. D | Page 15 of 24
AD6645
无杂散动态范围(SFDR)
双音无杂散动态范围(SFDR)
信号幅度均方根值与峰值杂散频谱成分的均方根值之比。
任一输入信号音的均方根值与峰值杂散成分的均方根值之
峰值杂散成分可能是谐波，也可能不是。单位可以为dBc
比。峰值杂散成分可能是IMD产物，也可能不是，而单位
(即随着信号电平的降低而下降)或dBFS(始终与转换器满量
可以为dBc(即随着信号电平的降低而下降)或dBFS(始终与
程相关)。
转换器满量程相关)。
双音交调失真抑制
最差其它杂散
任一输入音的均方根值与最差三次交调产物的均方根值之
信号幅度均方根值与最差杂散成分(二次和三次谐波除外)
比，单位为dBc。
的均方根值之比，单位为dBc。
Rev. D | Page 16 of 24
AD6645
工作原理
CLOCK
SOURCE
AD6645 ADC采用三级分级架构。这种设计方法既可实现
T1-4T
ENCODE
0.1µF
AD6645
所需精度和速度，同时可维持低功耗和小芯片尺寸。
如功能框图(见图1)所示，AD6645具有互补模拟输入引脚
02647-038
ENCODE
HSMS2812
DIODES
AIN和AIN。各模拟输入均以2.4 V为中心，并应以±0.55 V
图38. 晶体时钟振荡器，差分编码
的幅度在此基准电压附近摆动(见图32)。由于AIN和AIN相
如果有低抖动的时钟源，那么，另一种方法是对差分
位相差180°，因此差分模拟输入信号为2.2 V p-p。
ECL/PECL信号进行交流耦合，并传输至编码输入引脚(如
这两个模拟输入均经过缓冲后输入第一个采样保持电路
图39所示)。ON Semiconductor提供的MC100EL16(或同一系
TH1。编码脉冲的高电平状态将TH1置于保持模式。TH1
列)具有出色的抖动性能。
的保持值施加于5位粗调ADC1的输入端。ADC1的数字输
VT
出驱动5位数模转换器DAC1。DAC1的精度需要达到14
0.1µF
位，可通过激光调整来实现。从TH3输入端的延迟模拟信
ENCODE
ECL/
PECL
号减去DAC1的输出，生成第一个残余信号。TH2提供模
AD6645
拟流水线延迟，对ADC1的数字延迟进行补偿。
0.1µF
第一个残余信号施加于由一个5位ADC2、一个5位DAC2和
VT
一个流水线TH4构成的第二转换级。第二个DAC需要10位
02647-039
ENCODE
图39. 用于编码的差分ECL
精度，可通过工艺实现，无需进行调整。TH5的输入是第
二个残余信号，由TH4保持的第一个残余信号减去DAC2
驱动模拟输入
的量化输出而生成。TH5驱动最后一个6位ADC3。
与大多数新款高速、高动态范围ADC一样，AD6645的模
ADC1、ADC2和ADC3的数字输出相加，并在数字纠错逻
辑中得到矫正，进而生成最终输出数据。结果是二进制补
码形式的14位并行数字CMOS兼容字。
拟输入是差分输入。由于信号会通过衰减和增益级进行处
理，因此差分输入可改善片内性能。这些改善主要归功于
具有高偶数阶谐波抑制性能的差分模拟级。此外，在PCB
层次上也有一些优点。首先，差分输入具有高共模抑制性
应用AD6645
能，能够极大抑制接地和电源噪声等杂散信号。其次，它
对AD6645编码
们可以很好地抑制共模信号，如本振馈通。
AD6645编码信号必须是高质量、极低相位噪声信号源，以
防出现性能下降。为维持14位精度，编码时钟相位噪声是
一个重要因素。使用高抖动时钟源时，70 MHz 模拟输入
信号可轻松造成SNR性能降低3 dB至4 dB。详情参见应用
笔记AN-501“孔径不确定度和ADC系统性能”。
AD6645的模拟输入电压范围偏离地2.4 V。各模拟输入端均
通过一个500 Ω电阻连接到2.4 V偏置电压，并连接到差分缓
冲器的输入端(见图32)。输入端的电阻网络适当偏置跟随
器，从而实现最大线性度和范围。因此，驱动AD6645的模
拟源应交流耦合至输入引脚。由于AD6645的差分输入阻抗
为实现最佳性能，AD6645必须采用差分时钟。该编码信号
为1 kΩ，因此模拟输入功率要求仅为−2 dBm，许多情况下
通常使用变压器或电容器交流耦合到ENCODE和ENCODE
简化了驱动器放大器。为了充分利用这种高输入阻抗，需
引脚内。这两个引脚有内部偏置，无需其它偏置。
要一个20:1 RF变压器。这是一个很大比值，并可导致难以
图38显示了一种为AD6645提供时钟信号的首选方法。利用
令人满意的性能。这种情况下，可以使用较低的升压比。
RF变压器，可将时钟源(低抖动)的单端信号转换成差分信
推荐方法是使用4:1 RF 变压器来驱动AD6645的差分模拟输
号。跨接在变压器次级上的背对背肖特基二极管可以将输
入。例如，如果RT设为60.4 Ω，RS设为25 Ω，并且使用4:1
入AD6645的时钟信号过大幅度变动限制为约差分0.8 V p-p。
阻抗比的变压器，则输入与具有4.8 dBm满量程驱动能力的
这样有助于防止时钟的大电压摆幅馈入AD6645的其它部分，从
50 Ω源相匹配。应在变压器副边上使用串联电阻(RS)，将
而限制提供给编码输入的噪声。
变压器与A/D隔离开来。
Rev. D | Page 17 of 24
AD6645
这样可以限制从A/D流回到变压器次级的动态电流量。也
要将容性负载降至最低，每个输出引脚上只应有一个栅
可在变压器的副边上采用50 Ω阻抗匹配，如评估板原理图所
极。实例如图43的评估板原理图所示。AD6645的数字输出
示(见图43)。
具有1 V/ns的恒定输出压摆率。与PCB走线一起使用的常见
RS
ADT4-1WT
RT
RS
CMOS栅极具有约10 pF的负载。因此，每一位开关时，每
AIN
位各有10 mA (10 pF × 1 V ÷ 1 ns)的动态电流进出器件。满
AD6645
AIN
0.1µF
量程转换可引起高达140 mA (14位 × 10 mA/位)的电流流过
输出级。串联电阻尽可能靠近AD6645放置，以便限制能够
02647-040
ANALOG INPUT
SIGNAL
流入输出级的电流量。这些开关电流限制在地和DVCC之
图40. 变压器耦合模拟输入电路
在需要直流耦合的应用中，可以使用AD8138等差分输出运
算放大器来驱动AD6645(见图41)。AD8138运算放大器可提
供单端至差分转换，进而可降低系统整体成本并将布局要
求降至最低。
间 。 应 避 免 使 用 标 准 TTL栅 极 ， 因 为 它 们 会 略 微 增 加
AD6645的动态开关电流。注意，额外容性负载会增加输出
时序并导致时序规格失效。对于高达10 pF的输出负载，可
保证数字输出时序。给定模拟输入电平的数字输出状态如
表8所示。
CF
接地
5V
为实现最佳性能，强烈建议在模拟电源层和数字电源层之
499Ω
VIN
499Ω
VOCM
25Ω
AD8138
AD6645
25Ω
499Ω
间使用公共地。采用分离接地层的主要问题是动态电流可
AIN
AIN
VREF
能会被迫在系统内流过较长距离，然后在公共源地处重新
DIGITAL
OUTPUTS
合并。这样会形成一个很大的、不必要的接地环路。这种
情况常出现在ADC的数字输出端。接地环路可使数字噪声
耦合到ADC前端。此噪声可表现为谐波杂散，或可导致噪
02647-041
499Ω
CF
图41. 直流耦合模拟输入电路
底出现过大尖峰的极高阶杂散产物。时钟速度越慢，发生
这种噪声耦合的机率也就越小，因为数字噪声有更多时间
在样本之间完成建立。一般而言，分离模拟地和数字地常
电源
常会导致不良EMI-RFI，因此应该予以避免。
选择电源时应小心。强烈建议使用上升时间小于45 ms的线
相反，如果实施不当，公共接地实际上会引入额外噪声问
性直流电源。开关电源往往具有能被AD6645接收到的辐射
题，因为数字接地电流在紧靠ADC输入端处叠加到模拟接
成分。可使用0.1 μF芯片电容，在尽可能靠近封装的地方对各
地电流上。为了进一步降低噪声耦合的可能性，强烈建议
个电源引脚进行去耦。
放置多个接地回路走线/过孔，使数字输出电流不会流回模
AD6645具有单独的数字电源引脚和模拟电源引脚。模拟电
拟前端，但会快速离开ADC。这不要求分离接地层，只需
源引脚为AVCC，数字电源引脚则为DVCC。虽然模拟电源和
在模拟前端和数字输出端之间的某点，将实际接地接回到
数字电源可以相连，但由于快速数字输出摆幅可将开关电
电源即可实现。此外，在电源和接地层之间正确使用陶瓷
流耦合至模拟电源，因此将两个电源分离可实现最佳性
芯片电容有助于抑制数字噪声。布局应集成足够大的电
能。注意，AVCC必须保持在5 V的5%范围内。AD6645的额定
容，以满足开关期间的峰值电流要求。
数字电源电压为DVCC = 3.3 V，这是数字ASIC的常见电源。
数字输出
设计AD6645的数据接收器时必须格外谨慎。建议利用数字
输出驱动后接栅极的串联电阻，如74LCX574。
Rev. D | Page 18 of 24
AD6645
布局信息
评估板原理图(见图43)代表AD6645的一种典型实施情况。
抖动考虑
建议使用多层板来实现最佳效果。强烈建议直接在器件上
ADC的SNR可以预测。归一化到ADC代码时，下列公式可
使用高质量的陶瓷芯片电容将各个电源引脚去耦到地。
以根据以下三项精确预测SNR：抖动、平均DNL误差和热
AD6645的引脚排列有助于在实施高频、高分辨率设计时轻
噪声。这些项都会影响转换器内的噪声。
松使用。所有数字输出均隔离到芯片的两侧，而输入则位
SNR = 1.76 −
于相反一侧，以便实现隔离。
布设数字输出走线时应小心。为了防止通过数字输出耦合
到AD6645的模拟部分，应在这些输出端放置最小容性负
载。建议应针对所有AD6645数字输出使用仅一个栅极的扇
其中：
出。
fANALOG为模拟输入频率。
编码电路的布局同样非常重要。一旦此电路接收到任何噪
声，就会破坏数字化过程并导致整体性能下降。编码时钟
必须与数字输出和模拟输入隔离开来。
tjrms为编码的均方根抖动(编码源和内部编码电路的均方根和)。
ε 为ADC的平均DNL(典型值为0.41 LSB)。
n是ADC的位数。
VNOISE rms为折合到ADC模拟输入端的电压均方根热噪声(典型
表8. 二进制补码输出编码
值为0.9 LSB rms)。
AIN电平
AIN电平
输出状态
输出码
VREF + 0.55 V
VREF
VREF − 0.55 V
VREF − 0.55 V
VREF
VREF + 0.55 V
正FS
中间电平
负FS
01 1111 1111 1111
00 … 0/11 … 1
10 0000 0000 0000
对于14位ADC(如AD6645)，随着模拟频率增加，孔径抖动
会显著影响SNR性能。图42中的一组曲线显示随着抖动增
加AD6645的预期SNR性能。该图由以上公式推导而出。
有关孔径抖动的完整讨论，请参见应用笔记AN-756“采样
系统以及时钟相位噪声和抖动的影响”。欲查看应用笔记
AN-756，请访问 www.analog.com/zh
80
AIN = 30MHz
75
SNR (dBFS)
AIN = 70MHz
70
AIN = 110MHz
65
AIN = 150MHz
55
0
0.1
0.2
0.3
JITTER (ps)
0.4
图42. SNR与抖动的关系
Rev. D | Page 19 of 24
0.5
0.6
02647-042
AIN = 190MHz
60
AD6645
表9. AD6645/PCB物料清单
数量
80 MSPS
1
4
数量
105 MSPS
1
4
8
8
9
9
0
0
10
10
0
0
C11 至 C14,
C17 至 C21, C40
(C27, C28)2
1
1
CR13
1
5
1
1
1
2
1
5
1
1
1
2
E1
F1 至 F5
J1
J1
J2
(J3)2, J4, J5
1
0
1
0
L1
(R1)2, 3
0
0
(R2)2
2
2
2
2
(R3 至 R5)1, 2, (R8)1, 2,
R9, R10
R6, R7
0
0
(R11)2, 3, (R13)2, 3
0
0
(R12)2, 3, (R14)2, 3
1
1
R151
1
1
R35
4
4
RN1 至 RN4
2
2
T23, T31
1
0
2
0
2
0
1
2
0
2
U1
U1
U2, U7
(U3)1, 2
U4, U6
参考ID
PCB
C1, C2, C31, C38
C3, C7 至 C10, C16,
C30 1 , C32
C4, C15, C22 至
C26, C29, (C33) 2, 3 ,
(C34)2, 3, C39
(C5, C6)2, 3
描述
印刷电路板，AD6645工程评估板
电容，钽，SMT BCAPTAJC，
10 μF，16 V，10%
电容，陶瓷，SMT 0508，
0.1μF，16 V，10%
电容，陶瓷，SMT 0805，
0.1 μF，25 V，10%
制造厂商
PCSM
Kemet
供应商产品型号
6645EE01D REV D
T491C106K016AS
Presidio Components
0508X7R104K16VP3
Panasonic
ECJ-2VB1E104K
电容，陶瓷，SMT 0805，
0.01 μF，50 V，10%
电容，陶瓷，SMT 0508，
0.01 μF，50 V，0.2%
电容，陶瓷，SMT 0805，
保证限制放大器带宽
二极管，双极性肖特基HSMS2812，
SOT-23，30 V，20 mA
安装跳线(跨接于OPT_LAT和BUFLAT)
EMI抑制铁质片，SMT 0805
端板，6引脚，针接式连接，5 mm间距
针接式连接，6引脚， 5 mm间距
端板，40引脚，阳性，直角
连接器，金，阴性，同轴，SMA，
垂直
电感，SMT，1008-ct封装，4.7 nH
电阻，厚膜，SMT 0402，100 Ω，
1/16 W，1%
电阻，厚膜，SMT 1206，60.4 Ω，
1/4 W，1%
电阻，厚膜，SMT 0805，500 Ω，
1/8 W，1%
电阻，厚膜，SMT 0805，25.5 Ω，
1/8 W，1%
电阻，厚膜，SMT 0805，66.5 Ω，
1/8 W，1%
电阻，厚膜，SMT 0805，100 Ω，
1/8 W，1%
电阻，厚膜，SMT 0402，178 Ω，
1/16 W，1%
电阻，厚膜，SMT 0805，49.9 Ω，
1/8 W，1%
电阻阵列，SMT 0402，100 Ω，
8 ISO RES，1/4 W，5%
变压器，ADT4-1WT，CD542，
2 MHz至775 MHz
IC，14位、80 MSPS ADC
IC，14位、105 MSPS ADC
IC，SOIC-20，八通道D触发器
IC，SOIC-8，低失真差分ADC驱动器
IC，SOT-23，小型逻辑UHS 2输入OR门
Panasonic
ECJ-2YB1H103K
Presidio Components
0508X7R103M2P3
Panasonic
MA716-(TX)
Steward
Wieland
Wieland
Samtec
Johnson Components
HZ0805E601R-00
Z5.530.0625.0
25.602.2653.0
TSW-120-08-T-D-RA
142-0701-201
Coilcraft
Panasonic
1008CT-040X-J
ERJ-2RKF1000
Panasonic
ERJ-8ENF60R4V
Panasonic
ERJ-6ENF4990V
Panasonic
ERJ-6ENF25R5V
Panasonic
ERJ-6ENF66R5V
Panasonic
ERJ-6ENF1000V
Panasonic
ERJ-2RKF1780X
Panasonic
ERJ-6ENF49R9V
Panasonic
EXB2HV101JV
Mini-Circuits
ADT4-1WT
Analog Devices
Analog Devices
Fairchild
Analog Devices
Fairchild
AD6645ASQ/ASV-80
AD6645ASQ/ASV-105
74LCX574WM
AD8138AR
NC7SZ32
Rev. D | Page 20 of 24
AD6645
数量
80 MSPS
0
1
4
4
数量
105 MSPS
0
0
4
4
参考ID
(U8)2, 3
Y1
Y1
描述
IC，SOIC-8，差分接收机
时钟振荡器，80 MHz
引脚插孔，闭合端
电路板支持
1
制造厂商
Motorola
CTS Reeves
AMP/Tyco Electronics
Richco, Inc.
交流耦合AIN是标准配置：不安装R3、R4、R5、R8和U3。如果需要直流耦合AIN，则不安装C30、R15和T3。
标准器件上未安装括号内的参考标志。
3
交流耦合编码是标准配置：不安装C5、C6、C33、C34、R1、R11至R14和U8。如果需要PECL编码，则不安装CR1和T2。
2
Rev. D | Page 21 of 24
供应商产品型号
MC100LVEL16
MXO45-80
5-330808-3
CBSB-14-01
J5
J3
AIN
49.9
R35
(SEE NOTE 1)
DO NOT INSTALL
60.4
R2
DO NOT INSTALL
OPT_CLK
J4
ENC
R1
C3
0.1U
C4
C5
0.01U
100
0.1U
T2
OPTIONAL
MC100LVEL16
VCC'
VCC
OUT
L1
4.7NH
R10
500
8
10
12
6
5
4
2
1
R3
4
1
R12
100
R11
66.5
500
500
T3
2
DR_OUT
BUFLAT
4
5
6
7
NC
R5
C28
3
V+
500
VAL
4
VREF
U3
1
F5
F3
2
+3P3V_XTL
2
5
0.1U
C30
E1
R15
178
AIN
AIN
R14
100
R13
66.5
(SEE NOTE 1)
R6
25.5
25.5
R7
ENC
ENC
C34
0.1U
+5VA
INSTALL JUMPER
C15
0.1U
C22
0.1U
2
1
C33
0.1U
CR1
OPT_LAT
3
VOCM
AD8138ARM
V−
6
ADT4-1WT
4:1
IMPEDANCE RATIO
3
1
+5VA
8
1
-5V
500
R4
C27
DC-COUPLED AIN OPTION
(SEE NOTE 2)
GND
3
DO NOT INSTALL
R8
5
U4
+V
0.1U
C29
5
6
7
8
+3P3VD
14
NC7SZ32
66.66MHz (AD6644)
80MHz (AD6645)
GN D
GND' OUT'
OE'
OE
Y1
+3P3V
7
R9
500
5
3
1
Q
VEE
D
VBB
Q
VCC
D
NC
ADT4-1WT
4:1
IMPEDANCE RATIO
1
3
4
3
2
1
+5VA
+5VA
1
13
12
11
10
9
8
7
6
5
4
3
2
GND
AIN
AIN
GND
AVCC
AVCC
GND
ENC
ENC
GND
VREF
GND
DVCC
U1
15
14
17
16
19
18
0.1U
C8
21
20
23
22
43
44
45
AD6644/AD6645
46
47
48
49
50
51
52
42
GN D
0.1U
C7
25
24
GND
AVCC
GND
AVCC
DNC
OVR
DVCC
GND
DMID
D0
D1
D2
D3
40
41
26
27
28
29
30
31
32
33
34
35
36
37
38
39
3. AC-COUPLED ENCODE IS STANDARD. C5, C6, C33, C34, R1, R11−R14
IF PECL ENCODE IS REQUIRED, CR1 AND T2 ARE NOT INSTALLED.
2. AC-COUPLED AIN IS STANDARD, R3, R4, R5, R8 AND U3 ARE NOT INSTALLED.
IF DC-COUPLED AIN IS REQUIRED, C30, R15 AND T3 ARE NOT INSTALLED.
1. R2 IS INSTALLED FOR INPUT MATCHING ON THE PRIMARY OF T3. R1
R15 IS INSTALLED FOR INPUT MATCHING ON THE SECONDARY OF T3, R2
NOTES:
+3P3V
0.1U
C32
VREF
GN D
U8
+5VA
AVC C
+5VA
C1
DO NOT INSTALL
DC-COUPLED ENCODE OPTION (SEE NOTE 3)
D13
DR Y
AVC C
GN D
+5VA
D12
GN D
GN D
+5V A
0 .0
0 .0
D11
AVC C
DR _ OU T
D9
D10
+5V A
D8
+5V A
D7
+3P3 V
D6
AVC C
D5
C2
D VC C
GN D
+5V A
GN D
GN D
D4
AVC C
Rev. D | Page 22 of 24
+5V A
图43. 评估板原理图
+5VA
100
J1
6
5
4
3
2
1
+3P3V
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
-5V
+5V
OE
AND U8 ARE NOT INSTALLED.
10U
C31
+3P3VIN
F1
CP
O7
O6
O5
O4
O3
O2
O1
O0
VCC
CP
O7
O6
O5
O4
O3
O2
O1
O0
VCC
0
F2
11
12
13
14
15
16
17
18
19
0
11
12
13
14
15
16
17
18
19
+3P3V_XTL
+3P3VIN
74LCX574
GND
D7
D6
D5
D4
D3
D2
D1
D0
OE
U2
74LCX574
GND
D7
D6
D5
D4
D3
D2
D1
D0
5 IS NOT INSTALLED.
IS NOT INSTALLED.
+5VA
PREF
10
7
8
11
12
13
14
15
6
5
4
3
2
1
9
10
7
16
11
6
RN3
12
5
9
13
4
8
14
3
16
15
100
RN1
2
1
U7
2
+3P3VD
2
+3P3VD
+3P3V
0.01U
C4 0
10U
C2
10U
C1
9
0.1U
C39
0.1U
C16
0.1U
C9
100
RN4
100
RN2
BUFLAT
8
7
6
5
4
3
2
1
BUFLAT
8
7
6
5
4
3
2
1
BUFLAT
9
5
U6
+V
10
11
12
13
14
15
1
10U
C38
2
E2
0.01U
C17
0.1U
C10
F4
GND
3
16
10
11
12
13
14
15
16
2
1
+3P3VD
C18
0.01U
C11
0.1U
C23
NC7SZ32
4
U
1
C19
0.01U
C12
0.1U
C24
OVR
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
0.01U
C20
+5VA
0.01U
C13
0.1U
C25
+3P3VD
E6
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
40
38
37
0 0.01U
. 0
B00
B01
B02
B03
B04
B05
B06
B07
B08
B09
B10
B11
B12
B13
J2
39
HEADER40
C21
0.01U
C14
0.1U
C26
U
02 64 7-04 3
C6
0.01U
1
0 . 0
AD6645
02647-046
02647-044
AD6645
图46. 接地层2和接地层5
02647-045
02647-047
图44. 顶部信号电平
图45. 5.0 V层3和3.3 V层4
图47. 底部信号层
Rev. D | Page 23 of 24
AD6645
外形尺寸
0.75
0.60
0.45
1.60
MAX
12.20
12.00 SQ
11.80
2.35
2.20 (4 PLCS)
2.05
2.65
2.50 (4 PLCS)
2.35
52
40
1
40
39
52
1
39
PIN 1
(PINS DOWN)
1.45
1.40
1.35
13
26
14
7°
0°
SEATING
PLANE
(CENTERED)
10.00 SQ
9.80
BOTTOM VIEW
0.20
0.08
0.15
0.05
6.05
5.90 SQ
5.75
10.20
EXPOSED
HEAT SINK
TOP VIEW
VIEW A
0.10 MAX
COPLANARITY
0.65
BSC
LEAD PITCH
27
27
(PINS UP)
26
13
14
0.38
0.32
0.22
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
VIEW A
082108-A
ROTATED 90° CCW
COMPLIANT TO JEDEC STANDARDS MS-026-BCC-HD
图48. 52引脚薄型四方扁平PowerQuad封装[LQFP_PQ4]
(SQ-52-1)
图示尺寸单位：mm
1.20
MAX
12.00 BSC
SQ
52
SEATING
PLANE
0.15
0.05
0.20
0.09
7°
3.5°
0°
0.08 MAX
COPLANARITY
1
PIN 1
10.00
BSC SQ
TOP VIEW
0° MIN
39
39
(PINS DOWN)
1.05
1.00
0.95
52
40
40
1
BOTTOM VIEW
13
27
14
26
VIEW A
(PINS UP)
27
26
0.65
BSC
LEAD PITCH
13
14
0.38
0.32
0.22
VIEW A
ROTATED 90° CCW
6.50 BSC
SQ
EXPOSED
PAD
COMPLIANT TO JEDEC STANDARDS MS-026-ACC
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
图49. 52引脚裸露焊盘、超薄四方扁平封装[TQFP_EP]
(SV-52-1)
图示尺寸单位：mm
订购指南
型号
AD6645ASQ-80
AD6645ASQZ-80 1
AD6645ASVZ-801
AD6645ASQ-105
AD6645ASQZ-1051
AD6645ASVZ-1051
AD6645-80/PCBZ1
AD6645-105/PCBZ1
1
温度范围
−40°C 至 +85°C
−40°C 至 +85°C
−40°C 至 +85°C
−10°C 至 +85°C
−10°C 至 +85°C
−10°C 至 +85°C
封装描述
52引脚薄型四方扁平PowerQuad封装(LQFP_PQ4)
52引脚薄型四方扁平PowerQuad封装(LQFP_PQ4)
52引脚裸露焊盘、超薄四方扁平封装(TQFP_EP)
52引脚薄型四方扁平PowerQuad封装(LQFP_PQ4)
52引脚薄型四方扁平PowerQuad封装(LQFP_PQ4)
52引脚裸露焊盘、超薄四方扁平封装(TQFP_EP)
评估板
评估板
Z = 符合RoHS标准的器件。
©2002–2008 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D02647sc-0-10/08(D)
Rev. D | Page 24 of 24
封装选项
SQ-52-1
SQ-52-1
SV-52-1
SQ-52-1
SQ-52-1
SV-52-1
072408-A
0.75
0.60
0.45