温度センサー付きの8チャンネル 1 MSPS、12ビットSAR ADC AD7298 機能ブロック図 特長 VDD 12 ビット SAR ADC 8 シングルエンド入力 GND VREF チャンネル・シーケンサを内蔵 REF BUF 高速スループット: 1 MSPS VIN0 VIN7 12-BIT SUCCESSIVE APPROXIMATION ADC T/H INPUT MUX AD7298 VDD = 2.8 V～3.6 V で仕様を規定 SEQUENCER ロジック電圧 VDRIVE : 1.65 V～3.6 V パワーダウン電流: 10 µA 以下 内部リファレンス電圧: 2.5 V パワーオン・リセットを内蔵 高速シリアル・インターフェース SPI 20 ピン LFCSP を採用 CONTROL LOGIC TEMP SENSOR SCLK DOUT DIN CS VDRIVE TSENSE _BUSY PD/RST 08754-001 アナログ入力範囲: 0 V～2.5 V 12 ビットの温度/デジタル・コンバータを内蔵 温度センサー精度: ±1°C 温度範囲: −40°C～+125°C 図 1. 製品のハイライト 概要 1. AD7298 は、温度センサーを内蔵した高速低消費電力 8 チャンネ ル 12 ビット逐次比較型 ADC です。このデバイスは 3.3 V 単電 源で動作し、最大 1 MSPS のスループット・レートを持ってい ます。30 MHz を超える入力周波数を処理できるローノイズ広帯 域のトラック・アンド・ホールドも内蔵しています。 様々なシステムでのシステム変数のモニタリングに最適で す。このようなシステムとしては、通信制御、プロセス制 御、工業用制御などがあります。 2. 低消費電力で 1 MSPS の高スループット・レート。 3. チャンネル・シーケンサ付きの 8 個のシングルエンド入力。 ADC が繰り返し変換するチャンネルの連続シーケンスを選 択可能。 4. 0.25°C 分解能の温度センサーを内蔵。 AD7298 は、予め設定しておいた、変換対象チャンネルのシー ケンスを選択できるようにするプログラマブルなシーケンサを 提供しています。このデバイスは 2.5 V リファレンス電圧を内 蔵しており、外付けリファレンスを使うときにはこれをディス エーブルすることができます。 このデバイスは、高精度バンドギャップ温度センサーを内蔵し ており、12 ビット ADC により温度を監視しデジタル化して分 解能 0.25°C で出力します。このデバイスは、SPI インターフェ ース規格および DSP インターフェース規格と互換性を持つ 4 線 式シリアル・インターフェースを提供しています。 AD7298 では高度なデザイン技術を使って、高いスループッ ト・レートで非常に小さい消費電力を可能にしています。デバ イスには、柔軟な消費電力/スループット・レート管理オプショ ンもあります。このデバイスは 20 ピンの LFCSP パッケージを 採用しています。 Rev. B アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2010–2011 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD7298 目次 特長......................................................................................................1 温度センサーの平均処理 ............................................................ 14 概要......................................................................................................1 VDRIVE ................................................................................................ 15 機能ブロック図 ..................................................................................1 内蔵または外付けリファレンス電圧 ........................................ 15 製品のハイライト ..............................................................................1 コントロール・レジスタ ................................................................ 16 改訂履歴..............................................................................................2 動作モード........................................................................................ 17 仕様......................................................................................................3 従来型のマルチチャンネル動作モード..................................... 17 タイミング仕様 ..............................................................................5 繰り返し動作................................................................................ 18 絶対最大定格 ......................................................................................6 パワーダウン・モード ................................................................ 19 ESD の注意......................................................................................6 AD7298 のパワーアップ.............................................................. 20 熱抵抗..............................................................................................6 ピン配置とピン機能説明 ..................................................................7 代表的な性能特性 ..............................................................................9 用語....................................................................................................12 回路説明............................................................................................13 リセット........................................................................................ 20 シリアル・インターフェース ........................................................ 21 温度センサーの読出し ................................................................ 22 レイアウトおよび構成 .................................................................... 23 電源のバイパスとグラウンド接続 ............................................ 23 コンバータの動作 ........................................................................13 アナログ入力 ................................................................................13 温度センサーの動作 ....................................................................14 温度のモニタ................................................................................ 23 外形寸法............................................................................................ 24 改訂履歴 6/11—Rev. A to Rev. B Changes to Internal Temperature Sensor, Accuracy Parameter in Table 1............................................................................................................3 1/11—Rev. 0 to Rev. A Removed Input Impedance Parameter ..................................................3 Added Input Capacitance Parameter of 8 pF ........................................3 Changes to Figure 11 ..........................................................................10 Changed C1 Value to 8 pF in Analog Input Section............................13 Changes to Figure 23..........................................................................14 Changes to Ordering Guide ................................................................24 9/10—Revision 0: Initial Version Rev. B － 2/24 － オーダー・ガイド ........................................................................ 24 AD7298 仕様 特に指定がない限り、VDD = 2.8 V～3.6 V; VDRIVE = 1.65 V～3.6 V; fSAMPLE = 1 MSPS、fSCLK = 20 MHz、VREF = 2.5 V 内部; TA = −40°C～+125°C。 表 1. Parameter DYNAMIC PERFORMANCE Signal-to-Noise Ratio (SNR)1, 2 Signal-to-Noise (and Distortion) Ratio (SINAD)1 Total Harmonic Distortion (THD)1 Spurious-Free Dynamic Range (SFDR) Intermodulation Distortion (IMD) Second-Order Terms Third-Order Terms Channel-to-Channel Isolation Min Typ 70 70 72 71 −82 −84 ANALOG INPUT Input Voltage Ranges DC Leakage Current Input Capacitance REFERENCE INPUT/OUTPUT Reference Output Voltage4 Long-Term Stability Output Voltage Hysteresis Reference Input Voltage Range5 DC Leakage Current VREF Output Impedance VREF Temperature Coefficient VREF Noise LOGIC INPUTS Input High Voltage, VINH Input Low Voltage, VINL Input Current, IIN Input Capacitance, CIN3 LOGIC OUTPUTS Output High Voltage, VOH Output Low Voltage, VOL Floating State Leakage Current Floating State Output Capacitance3 Rev. B Unit −77 −77.5 dB dB dB dB Test Conditions/Comments fIN = 50 kHz sine wave fA = 40.1 kHz, fB = 41.5 kHz −84 −93 −100 SAMPLE AND HOLD Aperture Delay3 Aperture Jitter3 Full Power Bandwidth DC ACCURACY Resolution Integral Nonlinearity (INL)1 Differential Nonlinearity (DNL)1 Offset Error1 Offset Error Matching1 Offset Temperature Drift Gain Error1 Gain Error Matching1 Gain Temperature Drift Max 12 40 30 10 12 ±0.5 ±0.5 ±2 ±2.5 4 ±1 ±1 0.5 0 ±0.01 32 8 2.4925 2.5 150 50 1 ±0.01 1 12 60 ±1 ±0.99 ±4.5 ±4.5 ±4 ±2.5 VREF ±1 2.5075 2.5 ±1 35 0.7 × VDRIVE ±0.01 3 +0.3 × VDRIVE ±1 VDRIVE − 0.3 VDRIVE − 0.2 ±0.01 8 0.4 ±1 － 3/24 － dB dB dB fIN = 50 kHz, fNOISE = 60 kHz ns ps MHz MHz @ 3 dB @ 0.1 dB Bits LSB LSB LSB LSB ppm/°C LSB LSB ppm/°C V µA pF pF V ppm ppm V µA Ω ppm/°C µV rms V V µA pF V V V µA pF Guaranteed no missed codes to 12 bits When in track When in hold mode ±0.3% maximum @ 25°C For 1000 hours External reference applied to Pin VREF Bandwidth = 10 MHz VIN = 0 V or VDRIVE VDRIVE < 1.8 VDRIVE ≥ 1.8 AD7298 Parameter Min INTERNAL TEMPERATURE SENSOR Operating Range Accuracy −40 Typ Unit Test Conditions/Comments °C °C °C TA = −40°C to +85°C TA = +85°C to +125°C LSB size t2 + 16 × tSCLK 100 100 1 μs μs ns MSPS 10 KSPS For VIN0 to VIN7, with one cycle latency TSENSE temperature sensor channel Full-scale step input fSCLK = 20 MHz, for analog voltage conversions, one cycle latency For the TSENSE channel, one cycle latency 3 3 3.6 3.6 V V 5.8 4.1 2.7 1 6.3 4.6 3.3 1.6 10 mA mA mA μA μA 17.4 18.9 22.7 16.6 11.9 5.8 36 mW mW mW mW μW μW ±1 ±1 0.25 Resolution CONVERSION RATE Conversion Time 1 Track-and-Hold Acquisition Time3 Throughput Rate POWER REQUIREMENTS VDD VDRIVE ITOTAL6 Normal Mode (Operational) Normal Mode (Static) Partial Power-Down Mode Full Power-Down Mode Power Dissipation7 Normal Mode (Operational) Normal Mode (Static) Partial Power-Down Mode Full Power-Down Mode Max +125 ±2 ±3 Digital inputs = 0 V or VDRIVE 2.8 1.65 VDD = 3.6 V, VDRIVE = 3.6 V 14.8 9.8 3.6 1 TA = −40°C to +25°C TA = −40°C to +125°C VDD = 3 V, VDRIVE = 3 V TA = −40°C to +25°C TA = −40°C to +125°C 用語のセクションを参照してください。 デシベル値表示のすべての仕様はフルスケール入力 FSR を基準とし、特に指定がない限り、フルスケールより 0.5 dB 低い入力信号を使ってテスト。 3 初期リリース時はサンプル・テストにより適合性を保証。 4 25oC で規定された VREF ピンです。 5 外付け VREF を使用する場合、温度センサー測定結果に補正係数が必要になることがあります(温度センサー平均処理のセクション参照)。 6 ITOTAL は VDD と VDRIVE に流入する合計電流。 7 特に指定のない限り、消費電力は VDD = VDRIVE = 3.6 V で規定。 2 Rev. B － 4/24 － AD7298 タイミング仕様 特に指定がない限り、VDD = 2.8 V～3.6 V; VDRIVE = 1.65 V～3.6 V; VREF = 2.5 V 内部; TA = −40°C～+ 125°C。初期リリース時はサンプル・テ ストにより適合性を保証。すべての入力信号は tr = tf = 5 ns (VDRIVE の 10%から 90%)で規定し、1.6V の電圧レベルからの時間とします。 表 2. Parameter Limit at TMIN, TMAX Unit Test Conditions/Comments tCONVERT tQUIET t2 + (16 × tSCLK) 820 100 50 20 6 µs max ns typ µs max kHz min MHz max ns min t2 10 ns min Conversion time Each ADC channel VIN0 to VIN7, fSCLK = 20 MHz Temperature sensor channel Frequency of external serial clock Frequency of external serial clock Minimum quiet time required between the end of serial read and the start of the next voltage conversion in repeat and nonrepeat mode. CS to SCLK setup time t3 1 t4 1 15 ns max t5 t6 t7 1 t8 1 t9 t10 t11 35 28 0.4 × tSCLK 0.4 × tSCLK 14 16/34 5 4 100 ns max ns max ns min ns min ns min ns min/max ns min ns min ns min Delay from CS (falling edge) until DOUT three-state disabled Data access time after SCLK falling edge VDRIVE = 1.65 V to 3 V VDRIVE = 3 V to 3.6 V SCLK low pulse width SCLK high pulse width SCLK to DOUT valid hold time SCLK falling edge to DOUT high impedance DIN setup time prior to SCLK falling edge DIN hold time after SCLK falling edge TSENSE_BUSY falling edge to CS falling edge t121 30 ns max Delay from CS rising edge to DOUT high impedance tPOWER-UP_PARTIAL tPOWER-UP 1 6 μs max ms max Power-up time from partial power-down Internal reference power-up time from full power-down fSCLK1 1 DOUT に負荷容量 15 pF を接続して規定。 Rev. B － 5/24 － AD7298 絶対最大定格 表 3. ESDの注意 Parameter Rating VDD to GND, GND1 −0.3 V to +5 V VDRIVE to GND, GND1 −0.3 V to + 5 V Analog Input Voltage to GND1 −0.3 V to 3 V Digital Input Voltage to GND −0.3 V to VDRIVE + 0.3 V Digital Output Voltage to GND −0.3 V to VDRIVE + 0.3 V VREF to GND1 GND1 to GND Input Current to Any Pin Except Supplies Operating Temperature Range Storage Temperature Range Junction Temperature Pb-Free Temperature, Soldering Reflow ESD −0.3 V to +3 V −0.3 V to +0.3 V ±10 mA −40°C to +125°C −65°C to +150°C 150°C ESD（静電放電）の影響を受けやすいデバイス です。電荷を帯びたデバイスや回路ボードは、検 知されないまま放電することがあります。本製品 は当社独自の特許技術である ESD 保護回路を内 蔵してはいますが、デバイスが高エネルギーの静 電放電を被った場合、損傷を生じる可能性があり ます。したがって、性能劣化や機能低下を防止す るため、ESD に対する適切な予防措置を講じる ことをお勧めします。 熱抵抗 表 4.熱抵抗 260(+0)°C 3.5 kV Package Type θJA θJC Unit 20-Lead LFCSP 52 6.5 °C/W 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 Rev. B － 6/24 － AD7298 16 VDRIVE 17 PD/RST 19 VIN1 18 VIN0 20 VIN2 ピン配置とピン機能説明 15 SCLK VIN3 1 VIN4 2 14 DOUT AD7298 VIN5 3 13 DIN TOP VIEW (Not to Scale) VIN6 4 12 TSENSE _BUSY 11 CS NOTES 1. THE EXPOSED METAL PADDLE ON THE BOTTOM OF THE LFCSP PACKAGE SHOULD BE SOLDERED TO PCB GROUND FOR PROPER FUNCTIONALITY AND HEAT DISSIPATION. 08754-003 VDD 10 GND 9 DCAP 8 VREF 7 GND1 6 VIN7 5 図 2.ピン配置 表 5.ピン機能の説明 ピン番号 記号 説明 1 to 5、18 to 20 VIN3、VIN4、 VIN5、VIN6、 VIN7、VIN0、 VIN1、VIN2 アナログ入力。AD7298 には 8 個のシングルエンド・アナログ入力があり、これらはマルチプレクスされて内蔵トラッ ク・アンド・ホールドに入力されます。各入力には、 0 V～2.5 V のアナログ信号を入力することができます。未使用 入力チャンネルは GND1 に接続してノイズの混入を防止する必要があります。 6 GND1 グラウンド。AD7298 の内蔵リファレンス回路のグラウンド基準ポイント。外部リファレンス信号とすべてのアナログ 入力信号は、この GND1 電圧を基準とする必要があります。DGN1 ピンはシステムの GND プレーンへ接続する必要が あります。すべてのグラウンド・ピンは理想的には同電位である必要があり、過渡的なバイアスであっても電位差が 0.3 V を超えないようにする必要があります。VREF ピンは 10 μF のデカップリング・コンデンサでこのグラウンド・ピ ンへデカップリングする必要があります。 7 VREF 内蔵リファレンス電圧源/外付けリファレンス電圧源。公称内蔵リファレンス電圧は 2.5 V で、このピンに出力されま す。出力にバッファが付いている場合、内蔵リファレンス電圧をこのピンから出力して、システムの他の部分に供給 することができます。デカップリング・コンデンサをこのピンに接続して、リファレンス・バッファをデカップリン グしてください。最適性能を得るためには、10 μF のデカップリング・コンデンサをこのピンと GND1 の間に接続す ることが推奨されます。必要に応じて、内蔵リファレンス電圧をディスエーブルして、外付けリファレンス電圧をこ の入力に接続することができます。外付けリファレンス電圧の入力電圧範囲は、2.0 V ～2.5 V です。 8 DCAP デカップリング・コンデンサ・ピン。デカップリング・コンデンサ (推奨 1 μF) をこのピンに接続して、内蔵 LDO を デカップリングします。 9 GND グラウンド。AD7298 のすべてのアナログ回路とデジタル回路のグラウンド基準ポイント。GND ピンはシステムのグ ラウンド・プレーンへ接続する必要があります。すべてのグラウンド・ピンは理想的には同電位である必要があり、 過渡的なバイアスであっても電位差が 0.3 V を超えないようにする必要があります。DCAP ピンと VDD ピンはこの GND ピンへデカップリングする必要があります。 10 VDD 電源電圧 2.8 V～3.6 V。この電源は、10 µF と 100 nF のデカップリング・コンデンサで GND へデカップリングする必 要があります。 11 CS チップ・セレクト、アクティブ・ロー入力。このピンの立下がりエッジで、トラック・アンド・ホールドがホール ド・モードになり、変換が開始されます。また、このピンにより、シリアル・データ転送のフレーミングが行われま す。CSをロジック・ローにすると、出力バスがイネーブルされて、DOUT に変換結果が出力されます。 12 TSENSE_BUS Y ビジー出力。温度センサー変換が開始されるとこのピンがハイ・レベルへ変化し、変換が完了するまでハイ・レベルが 維持されます。 13 DIN データ入力。ロジック入力。AD7298 のコントロール・レジスタに書込むデータはこのピンに入力され、SCLK の立下 がりエッジでレジスタに入力されます。 14 DOUT シリアル・データ出力。AD7298 の変換結果がシリアル・データ・ストリームとしてこのピンから出力されます。ビッ トは SCLK 入力の立下がりエッジで出力されます。AD7298 からのデータ・ストリームでは、4 ビットのアドレス・ビ ット(変換結果のチャンネルを指定)と、その後ろに 12 ビットの変換データが MSB ファーストで続きます。出力コーデ ィングは電圧チャンネルについてはストレート・バイナリ、温度センサー変換結果については 2 の補数です。 15 SCLK シリアル・クロック、ロジック入力。シリアル・クロック入力は、AD7298 からデータをアクセスする際に SCLK とし て使います。 Rev. B － 7/24 － AD7298 ピン番号 記号 説明 16 VDRIVE ロジック電源入力。このピンに入力された電圧により、インターフェースが動作する電圧が決定されます。このピン は GND へデカップリングする必要があります。このピンの電圧範囲は 1.65 V～3.6 V で、VDD 電圧より低いこともあ りますが、VDD 電圧より 0.3 V 以上高くなることはできません。 17 PD/RST パワーダウン・ピン。このピンはデバイスをフル・パワーダウン・モードにするため、動作が必要ない場合消費電力を削 減することができます。このピンを最小 1 ns ～最大 100 ns 間ロー・レベルにドグルして、デバイスをリセットすること ができます。この最大時間を超えると、デバイスはパワーダウン・モードになります。AD7298 をフル・パワーダウン・ モードにする場合、アナログ入力を 0 V へ戻す必要があります。 EPAD EPAD 正常な機能と熱放散のために、LFCSP パッケージ底面の露出金属パッドは PCB グラウンドへハンダ接続する必要があ ります。 Rev. B － 8/24 － AD7298 代表的な性能特性 0 0.6 VDD = VDRIVE = 3V fSAMPLE = 1.17647MHz fIN = 50kHz fSCLK = 20MHz SNR = 72.621 THD = –82.562 –40 INL MAX 0.4 0.2 INL (LSB) AMPLITUDE (dB) –20 –60 –80 TA = 25°C VDRIVE = 3V VDD = 3V 0 0.2 INL MIN 0 50 100 150 200 250 300 350 400 450 500 FREQUENCY (kHz) 0.6 1.00 08754-035 –120 0.4 1.25 1.50 0.6 2.50 2.75 DNL MAX 0.4 0.4 0.2 0.2 INL (LSB) INL (LSB) 2.25 0.6 TA = 25°C VDRIVE = 3V VREF = 2.5V VDD = 3 V 0.8 2.00 図 6.VREF 対 INL 図 3.FFT 1.0 1.75 REFERENCE VOLTAGE (V) 08754-018 –100 0 –0.2 0 TA = 25°C VDRIVE = 3V VDD = 3V –0.2 –0.4 DNL MIN –0.6 –0.4 –0.8 256 512 1024 1536 2048 2560 3072 3584 4096 768 1280 1792 2304 2816 3328 3840 CODE –0.6 1.00 1.25 1.50 DNL (LSB) 0.4 0.2 0 –0.2 –0.4 –0.6 9 8 7 6 5 4 –1.0 2 512 768 1024 1536 2048 2560 3072 3584 4096 1280 1792 2304 2816 3328 3840 CODE 08754-016 3 256 VDD = 3V VDRIVE = 3V 0 0.5 1.0 1.5 VREF (V) 図 8.VREF 対実効ビット数 図 5. ADC DNL Rev. B 2.75 10 –0.8 0 2.50 11 EFFECTIVE NUMBER OF BITS 0.6 2.25 12 TA = 25°C VDRIVE = 3V VREF = 2.5V VDD = 3 V 0.8 2.00 図 7.VREF 対 DNL 図 4. ADC INL 1.0 1.75 REFERENCE VOLTAGE (V) － 9/24 － 2.0 2.5 08754-020 0 08754-017 –1.0 AD7298 3.0 110 VDD = VDRIVE = 3V 105 2.5 100 ISOLATION (dB) VREF (V) 2.0 1.5 1.0 95 90 85 80 0.5 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 CURRENT LOAD (mA) 70 50 100 150 200 250 300 350 450 500 550 図 12.チャンネル間アイソレーション、 fIN = 50 kHz 55 76 50 74 RIN = 47Ω 72 45 35 70 RIN = 0Ω 68 66 RIN = 47Ω 30 RIN = 100Ω 64 25 62 20 40 60 80 100 TIME (Seconds) 08754-028 0 60 –92 10 100 500 INPUT FREQUENCY (kHz) 図 10. 室温→50°C の熱衝撃に対する応答 撹拌油槽 –90 RIN = 200Ω 08754-024 SINAD (dB) RIN = 33Ω 40 20 400 fNOISE (kHz) 図 9.リファレンス電圧出力電流駆動対 VREF TEMPERATURE READING (°C) 0 08754-029 0 08754-021 0 75 図 13.種々のソース・インピーダンスでのアナログ入力周波数 対 SINAD 75 VDD = 3V VDRIVE = 3V 70 65 –94 60 –96 SINAD (dB) –100 –102 40 30 –106 25 –108 VDD = 3V VDRIVE = 3V 20 100k 1M 10M 100M 15 08754-027 10k RIPPLE FREQUENCY (Hz) 0 0.5 1.0 1.5 2.0 VREF (V) 図 14.リファレンス電圧対 SINAD 図 11.電源リップル周波数対 PSRR 電源デカップリングなし Rev. B 45 35 –104 –110 1k 50 － 10/24 － 2.5 08754-022 PSRR (dB) 55 –98 AD7298 2.0 19 VDD = VDRIVE = 3V 18 1.5 TEMPERATURE ERROR (°C) 17 1.0 POWER (mW) 16 0.5 0 14 13 –0.5 12 –1.0 –40 –25 –10 0 10 20 25 30 35 45 60 85 105 125 TEMPERATURE (°C) 10 0 100 200 300 400 500 600 700 800 図 18.スループット対消費電力、通常モード、VDD = 3 V 4.0 –60 RSOURCE = 47Ω 3.5 –65 RSOURCE = 200Ω –40°C 0°C +25°C VDRIVE = 3V +85°C +105°C +125°C TOTAL CURRENT (µA) 3.0 RSOURCE = 100Ω –75 RSOURCE = 43Ω –80 1000 THROUGHPUT (kSPS) 図 15.温度精度、3 V –70 900 08754-025 11 08754-034 –1.5 THD (dB) 15 RSOURCE = 33Ω 2.5 2.0 1.5 1.0 0.5 RSOURCE = 0Ω 100 500 SIGNAL FREQUENCY (kHz) 0 2.8 08754-036 –90 10 VDD = VDRIVE = 3V VDD CURRENT 3 2 VDRIVE CURRENT 0 200 400 600 800 1000 1200 THROUGHPUT (kSPS) 08754-026 CURRENT (mA) 5 0 図 17.スループット・レート対アナログ入力電流 Rev. B 3.1 3.2 3.3 3.4 3.5 3.6 図 19.様々な温度での電源電圧対フル・シャットダウン電流 6 1 3.0 VDD (V) 図 16.種々のソース・インピーダンスに対するアナログ入力周 波数対 THD 4 2.9 08754-031 –85 － 11/24 － AD7298 用語 信号対ノイズおよび歪み比(SINAD) A/D コンバータ出力での信号対(ノイズ+歪み)比の測定値です。 信号は基本波の rms 振幅で表します。ノイズは 1/2 サンプリン グ周波数(fS/2)までの全高調波の和で表します(DC を除く)。この 比はデジタル化処理の量子化レベル数に依存し、レベル数が大 きいほど、量子化ノイズは小さくなります。正弦波を入力した 場合の、理想 N ビット・コンバータに対する信号対(ノイズ+歪 み)比の理論値は次式で表されます。 信号対(ノイズ+歪み)比= (6.02 N +1.76) dB したがって、12 ビット・コンバータの場合、SINAD は 74 dB に なります。 総合高調波歪み(THD) 高調波の rms 値総和と基本波の比です。AD7298 の場合、次式で 与えられます。 THD (dB) 20 log V2 V3 V4 V5 V6 2 2 2 2 2 V1 ここで、V1 は基本波の rms 振幅で、V2、V3、V4、V5、V6 は 2 次 ～6 次高調波の rms 振幅です。 微分非直線性 ADC の 2 つの隣接コード間における 1LSB 変化の測定値と理論 値の差をいいます。 オフセット誤差 理論値 GND1 + 1 LSB と最初のコード変化(00...000→00...001)と の差をいいます。 オフセット誤差マッチ 2 つのチャンネル間のオフセット誤差の差。 ゲイン誤差 オフセット誤差調整後の最後のコード変化(111...110→111...111) と理論値(REFIN - 1 LSB)との差をいいます。 ゲイン誤差のマッチング 2 つのチャンネル間のゲイン誤差の差。 トラック・アンド・ホールド・アクイジション・タイム 変換終了後、トラック・アンド・ホールド・アンプはトラッ ク・モードに戻ります。トラック・アンド・ホールド・アクイ ジション時間は、変換終了後にトラック・アンド・ホールド・ アンプが最終値の±1 LSB 以内に出力が収まるために要する時間 です。 ピーク高調波またはスプリアス・ノイズ ADC 出力スペクトル内の(DC を除いて fS/2 まで)次に大きい成分 の rms 値の、基本波 rms 値に対する比として定義されます。通 常、この仕様の値はスペクトル内の最大の高調波により決定さ れますが、高調波がノイズ・フロアに埋めこまれている ADC の 場合は、ノイズ・ピークにより決定されます。 電源除去比(PSRR) 電源変動除去比は、ADC 出力でのフルスケール周波数 f の電力 と、ADC の VDD 電源に加えられた周波数 fS の 100 mV 正弦波の 電力との比として定義されます。入力周波数は 5 kHz～25 MHz の範囲で変化します。 積分非直線性 ADC 伝達関数の両端を結ぶ直線からの最大偏差をいいます。伝 達関数の両端とは、ゼロスケール(最初のコード変化より 1 LSB 下のポイント)とフルスケール(最後のコード変化より 1 LSB 上 のポイント)をいいます。 ここで、 Pf は ADC 出力での周波数(f)の電力。 PfS は、ADC 出力での周波数 fS の電力。 Rev. B PSRR (dB) =10 log (Pf/Pfs) － 12/24 － AD7298 回路説明 AD7298 は、温度センサーを内蔵した高速の 8 チャンネル 12 ビ ット ADC です。このデバイスは 2.8 V～3.6 V の電源で動作し、 アナログ入力チャンネルあたり 1 MSPS のスループット・レー トが可能です。 このデバイスは、高精度バンドギャップ温度センサーを内蔵し ており、12 ビット ADC により温度を監視しデジタル化して分 解能 0.25°C で出力します。AD7298 は、柔軟なパワー・マネジ メント・オプションを提供しているため、与えられたスループ ット・レートに対して最適な消費電力性能を実現することがで きます。これらのオプションは、コントロール・レジスタのパ ーシャル・パワーダウン・ビット PPD を設定し、 PD/RST ピン を使って選択します。 VIN A SW1 COMPARATOR 図 21.ADC 変換フェーズ アナログ入力 図 22 に、AD7298 のアナログ入力構造の等価回路を示します。 ダイオード D1 と D2 はアナログ入力に対して ESD 保護機能を 提供します。アナログ入力信号が内部で発生した LDO 電圧 2.5 V (DCAP)より 300 mV 以上高くならないよう注意する必要があり ます。超えると、ダイオードが順方向にバイアスされて、サブ ストレートに電流が流れるようになります。これらのダイオー ドが損傷なしに許容できる最大電流は 10 mA です。図 22 に示 すコンデンサ C1 は約 8 pF (typ)で、主にピン容量に起因します。 抵抗 R1 は集中定数部品であり、スイッチ(トラック・アンド・ ホールド・スイッチ)と入力マルチプレクサのオン抵抗から構成 されます。合計抵抗は約 155 Ω (typ)です。コンデンサ C2 は ADC のサンプリング・コンデンサであり、容量は 34 pF (typ)で す。 DCAP (2.5V) D1 CAPACITIVE DAC B CONTROL LOGIC SW2 COMPARATOR 08754-004 GND1 A 図 20.ADC アクイジション・フェーズ VIN C1 pF D2 C2 pF CONVERSION PHASE: SWITCH OPEN TRACK PHASE: SWITCH CLOSED 図 22.等価アナログ入力回路 AC アプリケーションの場合は、該当するアナログ入力ピンに RC ローパス・フィルタを使用して、アナログ入力信号から高周 波成分を除去することが推奨されます。高調波歪みと信号対ノ イズ比が重要であるアプリケーションでは、アナログ入力を低 インピーダンス・ソースで入力する必要があります。ソース・ インピーダンスが大きいと、ADC の AC 性能が大きく影響を受 けます。このために、入力バッファ・アンプの使用が必要にな ります。オペ・アンプの選択は、特定のアプリケーションの性 能基準に依存します。 ADCの伝達関数 ADC が変換を開始すると(図 21)、SW2 が開いて、SW1 が位置 B に移動して、コンパレータが不平衡状態になります。コントロ ール・ロジックと容量 DAC を使って、一定量の電荷を加算およ び減算して、コンパレータを平衡状態に戻すようにします。コ ンパレータが平衡状態に戻ると、変換が完了します。コントロ ール・ロジックは ADC の出力コードを発生します。図 23 に、 ADC の伝達関数を示します。 Rev. B R1 08754-006 AD7298 は、容量型 DAC を採用した 12 ビット逐次比較型 ADC です。図 20 と図 21 に、ADC の簡略化した回路図を示します。 この ADC は、コントロール・ロジック、SAR、容量 DAC から 構成されており、これらを使って、サンプリング・コンデンサ に対して一定量の電荷を加算および減算して、コンパレータを 平衡状態に戻すようにします。図 20 に、アクイジション・フェ ーズにある ADC を示します。SW2 は閉じて、SW1 は位置 A に あり、コンパレータは平衡状態にあり、サンプリング・コンデ ンサは選択された VIN チャンネル上の信号を取得します。 SW1 CONTROL LOGIC SW2 GND1 コンバータの動作 VIN B 08754-005 AD7298 は、トラック・アンド・ホールド ADC とシリアル・イ ンターフェースを内蔵しており、20 ピン LFCSP を採用していま す。AD7298 はチャンネル繰り返し機能付きのシングルエンド 入力チャンネルを 8 個内蔵しているため、連続する各 CS 立下 がりエッジで ADC が変換を繰り返すチャンネルのシーケンスを 選択することができます。シリアル・クロック入力は、デバイ スからのデータ読出しに使用し、ADC に書込まれたデータの転 送を制御し、さらに逐次比較型 ADC のクロック・ソースとして も使われます。AD7928 のアナログ入力範囲は 0 V～VREF です。 AD7298 は 1 サイクル遅延で動作します。これは、変換が実行さ れた次のサイクルのシリアル転送で変換結果が得られることを 意味します。 CAPACITIVE DAC AD7298 の出力コーディングは、アナログ入力チャンネル変換 結果についてはストレート・バイナリ、温度変換結果について は 2 の補数です。デザイン上のコード変化は連続する LSB 値(1 LSB、2 LSB など)で発生します。AD7298 の LSB サイズは VREF/4096 になります。図 23 に、ストレート・バイナリ・コー ディングを出力する AD7298 の理論伝達特性を示します。 － 13/24 － AD7298 温度変換は、積分とそれに続く変換の 2 つのフェーズで構成さ れています。積分は CS の立下がりエッジで開始されます。温度 の積分と変換に約 100 μs を要します。積分が完了すると、変換 が自動的に開始されます。温度の積分が開始されると、 TSENSE_BUSY 信号がハイ・レベルになって、温度変換の進行中 を表示し、変換が完了するまでハイ・レベルを維持します。 111...111 ADC CODE 111...110 111...000 011...111 理論的には、温度測定回路は–512°C～+511°C の温度を分解能 0.25°C で測定できますが、TA (AD7298 の規定温度範囲)の外側 の温度は、デバイスの保証動作温度範囲外です。温度センサー は、コントロール・レジスタの TSENSE ビットを設定して選択し ます。 1LSB = VREF/4096 000...010 000...000 0V 1LSB 08754-007 000...001 +VREF – 1LSB ANALOG INPUT NOTES 1. VREF IS 2.5V. 温度センサーの平均処理 図 23.ストレート・バイナリ伝達特性 温度センサーの動作 AD7298 には 1 個のローカル温度センサーが内蔵されています。 内蔵のバンド・ギャップ温度センサーは、AD7298 チップの温度 を測定します。 AD7298 の温度センサー・モジュールでは 3 電流原理を採用して います (図 24 参照)。この原理では、ダイオードを 3 つの電流が 流れ、順方向電圧降下が各ダイオードで測定され、直列抵抗に よる誤差がない温度の計算が可能になります。 I 4×I 8×I IBIAS TSENSE AVG TO ADC VOUT– 08754-008 BIAS DIODE 平均処理をイネーブルした場合に読出した TSENSE 結果が、 TSENSEAVG 結果(移動平均温度測定値)になります。 コントロール・レジスタの TSENSEAVG ビットに 0 を設定するす ることにより、この平均処理をディスエーブルすることができ ます。AD7298 のパワーアップ時デフォルトでは、平均処理機 能はディスエーブルされています。温度チャンネルの合計測定 時間は、100 μs (typ)です。 図 24.内蔵温度センサーのトップ・レベル構造 Rev. B 7 Previous _ Average _ Result 1 Current _ Result 8 8 コントロール・レジスタ (ビット D1 とビット D5)で温度センサ ーと平均処理モードを選択した後に、AD7298 から得られた最 初の TSENSE 変換結果が、実際の最初の TSENSE 変換結果になりま す。コントロール・レジスタに書込みを行ったために TSENSEAVG ビット値が変化した場合、平均処理機能がリセット されるため、次の TSENSE 平均変換結果が現在の温度変換結果に なります。TSENSEAVG ビットのステータスがコントロール・レ ジスタに対する連続書込みで変化しない場合は、平均処理機能 が再初期化されるため、累加平均の計算が続きます。 VDD VOUT+ INTERNAL SENSE TRANSISTOR AD7298 は、温度測定精度を向上させる温度センサー平均処理 機能を内蔵しています。温度センサー平均処理機能をイネーブ ルするときは、コントロール・レジスタの TSENSEAVG ビットと TSENSE ビットをイネーブルする必要があります。このモードで は、温度測定結果へのノイズの影響を小さくするため、温度を 内部で平均処理します。温度は TSENSE 変換が実行されるごとに 測定され、移動平均法を使って TSENSE リザルト・レジスタ内の 変換結果を求めます。平均結果は次式で表されます。 － 14/24 － AD7298 温度値フォーマット ADC の 1 LSB は 0.25°C に対応します。ADC からの温度測定値 は、正と負の温度測定値を表すために 12 ビットの 2 の補数フォ ーマットで格納されます。温度データ・フォーマットを表 6 に 示します。 表 6.温度データ・フォーマット Temperature (°C) Digital Output −40 −25 −10 −0.25 0 +0.25 +10 +25 +50 +75 +100 +105 +125 1111 0110 0000 1111 1001 1100 1111 1101 1000 1111 1111 1111 0000 0000 0000 0000 0000 0001 0000 0010 1000 0000 0110 0100 0000 1100 1000 0001 0010 1100 0001 1001 0000 0001 1010 0100 0001 1111 0100 このため、VDD = 3.3 V で AD7298 のダイナミックレンジを広げ ることができ、さらに 1.8 V のデジタル・デバイスとインターフ ェースさせることができます。VDRIVE は VDD より 0.3 V 以上高く ならないよう注意する必要があります(絶対最大定格のセクショ ン参照)。 内蔵または外付けリファレンス電圧 AD7298 は、2.5 V の内蔵リファレンス電圧または外付けリファ レンス電圧で動作することができます。コントロール・レジス タの EXT_REF ビットを使って、内蔵リファレンス電圧の使用/ 不使用を指定します。コントロール・レジスタで EXT_REF ビ ットを選択すると、外付けリファレンス電圧を VREF ピンに加え ることができます。パワーアップ時、内蔵リファレンス電圧が イネーブルされます。AD7298 の適切なリファレンス・ソース としては、AD780、AD1582、ADR431、REF193、ADR391 など があります。 温度変換式は次のようになります。 正の温度 = ADC コード/4 負の温度 = (4096 − ADC コード)/4 上式は VREF = 2.5 V の場合です。 外付けリファレンス電圧を使用する場合、温度センサーは 2 V ～2.5 V の外付けリファレンス電圧を必要とします。2.5 V より 低い外付けリファレンス電圧を加える場合は、VEXT_REF を外付 けリファレンス電圧値とした次式を使って温度変換結果を計算 します。 ADCCode Temperatur e V EXT _ REF 109.3 273.15 10 Rev. B VDRIVE AD7298 には VDRIVE 機能もあります。VDRIVE は、シリアル・イ ンターフェースの動作電圧を制御します。 VDRIVE を使うと、 ADC は 1.8 V と 3 V のプロセッサに容易にインターフェースす ることができます。例えば、AD7298 が VDD = 3.3 V で動作する 場合、VDRIVE ピンは 1.8 V 電源に接続することができます。 内蔵リファレンス電圧回路は、2.5 V のバンド・ギャップ・リフ ァレンス電圧とリファレンス電圧・バッファから構成されてい ます。AD7298 を内蔵リファレンス電圧モードで動作させときは、 2.5 V の内蔵リファレンス電圧が VREF ピンから出力されるので、 これを 10 μF のコンデンサで GND1 へデカップリングする必要 があります。内蔵リファレンス電圧をシステム内の他の場所で 使う前にバッファすることが推奨されます。 内蔵リファレンス電圧はコンバータがスタティックなとき、最 大 2 mA の電流を供給することができます。リファレンス電圧 バッファは、パワーアップのために 5.5 ms を要し、パワーアッ プ時に 10 μF のデカップリング・コンデンサが充電されます。 － 15/24 － AD7298 コントロール・レジスタ AD7298 のコントロール・レジスタは、16 ビットの書込み専用レジスタです。データは、SCLK の立下がりエッジで、AD7298 の DIN ピ ンからロードされます。データは DIN ラインへ転送され、同時に変換結果がデバイスから読出されます。DIN ラインへ転送されるデータ は、次の変換の AD7298 の設定に対応します。各データ転送に 16 シリアル・クロック必要です。CSの立下がりエッジ後の、最初の 16 個 の立下がりクロック・エッジで与えられた情報のみが、コントロール・レジスタへロードされます。MSB が、データ・ストリームの先頭 ビットです。ビットの機能を表 7 と表 8 に示します。パワーアップ時のコントロール・レジスタのデフォルト値は全ビット 0 です。 表 7.コントロール・レジスタ・ビットの機能 MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 WRITE REPEAT CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 TSENSE DONTC DONTC EXT_REF TSENSEAVG PPD 表 8.コントロール・レジスタ・ビットの機能説明 Bit Mnemonic Description D15 WRITE D14 D13 to D6 REPEAT CH0 to CH7 D4 TSENSE 4 to 3 D2 DONTC EXT_REF D1 TSENSEAVG D0 PPD The value written to this bit determines whether the subsequent 15 bits are loaded to the control register. If this bit is a 1, the following 15 bits are written to the control register; if it is a 0, then the remaining 15 bits are not loaded to the control register and it remains unchanged. This bit enables the repeated conversion of the selected sequence of channels. These eight channel selection bits are loaded at the end of the current conversion and select which analog input channel is to be converted in the next serial transfer, or they may select the sequence of channels for conversion in the subsequent serial transfers. Each CHX bit corresponds to an analog input channel. A channel or sequence of channels is selected for conversion by writing a 1 to the appropriate CHX bit/bits. Channel address bits corresponding to the conversion result are output on DOUT prior to the 12 bits of data. The next channel to be converted is selected by the mux on the 14th SCLK falling edge. Writing a 1 to this bit enables the temperature conversion. When the temperature sensor is selected for conversion, the TSENSE_BUSY pin goes high after the next CS falling edge to indicate that the conversion is in progress; the previous conversion result can be read while the temperature conversion is in progress. Once TSENSE_BUSY goes low, CS can be brought low 100 ns later to read the TSENSE conversion result. Don’t care. Writing a Logic 1 to this bit, enables the use of an external reference. The input voltage range for the external reference is 1 V to 2.5 V. The external reference should not exceed 2.5 V or the device performance is affected. Writing a 1 to this bit enables the temperature sensor averaging function. When averaging is enabled, the AD7298 internally computes a running average of the conversion results to determine the final TSENSE result (see the Temperature Sensor Averaging section for more details). This mode reduces the influence of noise on the final TSENSE result. Selecting this feature does not automatically select the TSENSE for conversion. The TSENSE bit must also be set to start a temperature sensor conversion. This partial power-down mode is selected by writing a 1 to this bit in the control register. In this mode, some of the internal analog circuitry is powered down. The AD7298 retains the information in the control register while in partial power-down mode. The part remains in this mode until a 0 is written to this bit. 表 9.チャンネル・アドレス・ビット ADD3 ADD2 ADD1 ADD0 Analog Input Channel 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 VIN0 VIN1 VIN2 VIN3 VIN4 VIN5 VIN6 VIN7 TSENSE TSENSE with averaging enabled Rev. B － 16/24 － AD7298 動作モード AD7298 は、柔軟なパワー・マネジメント・オプションを提供 するためにデザインされた複数の動作モードを持っています。 これらのオプションは、所望のモードを選択するコントロー ル・レジスタ値を設定して選択することができます。 従来型のマルチチャンネル動作モード AD7298 は、従来型のマルチチャンネル ADC として動作するこ とができます。この場合、各シリアル転送で次の変換対象チャ ンネルを選択します。コントロール・レジスタへ書込みを行っ て、入力チャンネルを設定/選択した後に、変換を開始する必要 があります。従来型動作モードでは、CS 信号を使って、DIN ピ ン上のコンバータに対する最初の書込みをフレーム化します。 この動作モードでは、コントロール・レジスタの REPEAT ビッ トを 0 ロジック・レベルに設定するため、REPEAT 機能は使用 しません。コントロール・レジスタへの最初の書込みで DOUT ピンに出力されるデータは無効です。CS の最初の立下がりエッ ジでコントロール・レジスタへの書込みが開始されてデバイス が設定されます。次にCSの後続 (2 番目)の立下がりエッジで選 択されたアナログ入力チャンネル (VIN0)に対して変換が開始さ れます。 CS の 3 番目の立下がりエッジで変換結果 (VIN2) が読出 し可能になります。AD7298 は 1 サイクル遅延で動作するため、 各変換に対応する変換結果は、変換が開始されたサイクルから 1 シリアル読出しサイクル遅れて得られます。 このデバイスは 1 サイクル遅延で動作するため、コントロー ル・レジスタで次の変換に対する設定を行います。次の変換は CS の次の立下がりエッジで開始されますが、対応する変換結果 の先頭ビットは、後続の立下がり CS エッジまで出力されませ ん (図 25 参照)。 コントロール・レジスタで複数のチャンネルを選択すると、 AD7298 は選択されたすべてのチャンネルを CS の立下がりエッ ジで昇順にシーケンシャルに変換します。コントロール・レジ スタで選択されたすべてのチャンネルが変換されると、AD7298 は変換を停止し、コントロール・レジスタに対して書込みを行 って、変換対象の次のチャンネルが選択されるのを待ちます。 この動作を図 26 に示します。変換シーケンスが完了した場合、 または選択されたチャンネルがない場合は、DOUT は全ビット 1 を返します。 CS 1 12 16 1 16 1 16 1 16 DOUT DIN INVALID DATA INVALID DATA CONVERSION RESULT FOR CHANNEL 1 CONVERSION RESULT FOR CHANNEL 4 DATA WRITTEN TO CONTROL REGISTER CHANNEL 1 SELECTED DATA WRITTEN TO CONTROL REGISTER CHANNEL 4 SELECTED NO WRITE TO THE CONTROL REGISTER NO WRITE TO THE CONTROL REGISTER 図 25.変換の設定と AD7298 の読出し 変換対象として 1 チャンネルを選択 CS 1 12 16 1 16 1 16 SCLK INVALID DATA INVALID DATA CONVERSION RESULT FOR CHANNEL 1 DATA WRITTEN TO CONTROL REGISTER CH 1 AND 2 SELECTED NO WRITE TO THE CONTROL REGISTER DATA WRITTEN TO CONTROL REGISTER CHANNEL 5 SELECTED DOUT DIN CS 1 16 1 16 DOUT CONVERSION RESULT FOR CHANNEL 2 CONVERSION RESULT FOR CHANNEL 5 DIN NO WRITE TO THE CONTROL REGISTER NO WRITE TO THE CONTROL REGISTER 図 26.変換の設定と AD7298 の読出し 変換対象として複数チャンネルを選択 Rev. B － 17/24 － 08754-010 SCLK 08754-009 SCLK AD7298 CS 1 12 16 1 16 1 16 SCLK INVALID DATA DOUT DIN INVALID DATA CONVERSION RESULT FOR CHANNEL 0 NO WRITE TO THE CONTROL REGISTER NO WRITE TO THE CONTROL REGISTER DATA WRITTEN TO CONTROL REGISTER CH 0, CH 1, AND CH 2 SELECTED: REPEAT = 1 CS 1 16 1 16 1 16 DOUT CONVERSION RESULT FOR CHANNEL 1 CONVERSION RESULT FOR CHANNEL 2 CONVERSION RESULT FOR CHANNEL 0 DIN NO WRITE TO THE CONTROL REGISTER NO WRITE TO THE CONTROL REGISTER NO WRITE TO THE CONTROL REGISTER 08754-011 SCLK 図 27.変換の設定と繰り返しモードでの読出し 繰り返し動作 コントロール・レジスタの REPEAT ビットを使うと、AD7298 で連続変換するチャンネルのシーケンスを選択することができ ます。コントロール・レジスタの REPEAT ビットをセットする と、AD7298 は選択したチャンネルを最小チャンネルから開始 して昇順に繰り返して、コントロール・レジスタで選択したす べてのチャンネルを変換します。シーケンスが完了すると、 AD7298 はコントロール・レジスタで選択した最初のチャンネ ルに戻り、シーケンスを繰り返します。 繰り返し動作モードでは選択したチャンネルの変換シーケンス が、AD7298 のコントロール・レジスタが再設定されるまで続 きます。コントロール・レジスタで TSENSE ビットを選択すると、 シーケンス内の最後のアナログ入力チャンネルが変換された後 に温度変換が可能になります。繰り返し動作が開始された後は、 AD7298 の設定を変える必要がないかぎり、コントロール・レ ジスタへの書込みは不要です。コントロール・レジスタが偶発 的に上書きされないように、または自動シーケンス動作が停止 されないようにするため、WRITE ビットを 0 に設定するか、ま たは DIN ラインをロー・レベルにする必要があります。 繰り返し動作モードでコントロール・レジスタへ書込みを行う と、選択したチャンネルに変更がなくとも、サイクルがリセッ トされます。このため、書込み動作後の AD7298 による次の変 換は、シーケンス内で選択された最初のチャンネルになります。 Rev. B チャンネルのシーケンスを選択するときは、変換対象の各アナ ログ入力に対応するチャンネル・ビットをハイ・レベルに設定 する必要があります。例えば、 REPEAT ビット = 1 の場合、 CH0 = 1、CH1 = 1、CH2 = 1 とします。VIN0 アナログ入力が、コ ントロール・レジスタへの書込み後のCSの最初の立下がりエッ ジで変換され、VIN1 チャンネルがCS の次の立下がりエッジで変 換されて、VIN0 の変換結果が読出し可能になります。書込み動 作後の CS の 3 番目の立下がりエッジで VIN2 の変換が開始され、 VIN1 の変換結果が読出し可能になります。AD7298 は 1 サイク ル遅延で動作するため、各変換に対応する変換結果は、変換が 開始されたサイクルから 1 シリアル読出しサイクル遅れて得ら れます。 この動作モードでは、コントロール・レジスタへの書込みなし に、または各シリアル転送でデバイスへの書込みを行うことな く、連続チャンネルの変換が可能になるため、デバイス動作が 簡素化されます。図 27 に、チャンネルの特定シーケンスを連続 変換するように AD7298 を設定する方法を示します。この繰り 返しモードを終了して、マルチチャンネル ADC の従来型動作モ ードに戻るときは、次のシリアル書込みで REPEAT ビット = 0 を設定します。 － 18/24 － AD7298 パワーダウン・モード CS 16 4 CHANNEL ADDRESS BITS + CONVERSION RESULT DOUT DATA WRITTEN TO CONTROL REGISTER IF REQUIRED DIN 図 28.通常モード動作 パーシャル・パワーダウン・モード このモードでは、AD7298 の一部の内部回路がパワーダウンし ます。16 SCLK クロック・サイクルを含む実行中のシリアル書 込み動作が完了した後に、CS の立上がりエッジで AD7298 はパ ーシャル・パワーダウンになります。パーシャル・パワーダウ ンを開始するときは、AD7298 からの直前の要求された読出し 転送で、コントロール・レジスタの PPD ビットに 1 を設定する 必要があります。パーシャル・パワーダウン・モードが開始さ れると、CS がロー・レベルにドグルされた場合、AD7298 は全 ビット 1 を DOUT ピンに送信します。温度センサーの平均処理 機能がコントロール・レジスタでイネーブルされている場合、 デバイスがパーシャル・パワーダウン・モードになった後に平 均処理がリセットされます。 通常モード このモードでは、AD7298 が常時フル・パワーオン状態にある ためパワーアップ時間を気にする必要がないので、最高スルー プット・レート性能を得ることができます。図 28 に、このモー ドでの AD7298 動作の全体的な動作図を示します。変換はCSの 立下がりエッジで開始され、トラック・アンド・ホールドはホー ルド・モードになります。 シリアル・インターフェースのセク ションで示すように、14 番目の SCLK 立下がりエッジで、トラ ック・アンド・ホールドはホールド・モードに戻り、アナログ 入力の取り込みを開始します。データ転送の最初の 16 クロッ ク・サイクル間に AD7298 に対して DIN ラインに出力されるデ ータがコントロール・レジスタへロードされます (WRITE ビッ ト = 1 の場合)。変換中の書込み転送で PPD ビットが 0 に設定さ れているかぎり、デバイスはその変換の終わりに通常モードで のフル・パワーアップを維持します。 通常モードでの動作を確実に続けるためには、各データ書込み 動作で PPD ビットに 0 をロードしておく必要があります。変換 を完了して変換結果をアクセスするためには、シリアル・クロ ックで 16 サイクルが必要です。規定性能のためには、スループ ット・レートは 1 MSPS を超えることはできません。変換が完 了して、CS がハイ・レベルに戻った後、少なくとも tQUIET の静 止時間が経過した後に、 CSをロー・レベルに戻して、次の変換 を開始させ、前の変換変換結果をアクセスする必要があります。 PART IS IN PARTIAL POWER DOWN 1 SCLK 08754-012 AD7298 は、柔軟なパワー・マネジメント・オプションを提供 するためにデザインされた多くの省電力モードを持っています。 これらのオプションを選択して、様々なアプリケーションの要 求に対して消費電力/スループット・レート比を最適化すること ができます。AD7298 のパワーダウン動作モードは、コントロ ール・レジスタのパワーダウン (PPD) ビットとデバイスの PD /RST ピンにより制御されます。最初に電源を AD7298 に加える ときは、デバイスを必要な動作モードにしておくように注意し てください。 AD7298 は、コントロール・レジスタのパワーダウン・ビット PPD がロジック・レベル・ゼロ (0)へ変更されるまでパーシャ ル・パワーダウンを続けます。 AD7298 は、パワーダウン・ビ ットをディスエーブルするためのコントロール・レジスタへの 書込みの後の、CSの立上がりエッジでパワーアップを開始しま す。 tQUIET が経過した後、コントロール・レジスタに対する、 SCLK で 16 サイクルを要する書込みを実行して、後続の変換に 対する所望のチャンネル設定値を書込んでコントロール・レジ スタ値を更新する必要があります。その後で、次の CS の立下 がりエッジで有効な変換が開始されます。 AD7298 は 1 サイクルの遅延を持つため、パーシャル・パワーダ ウン・モード終了後の最初の変換結果は、4 番目のシリアル転 送で得られます(図 29 参照)。最初のサイクルでは、PPD ビット の更新が、2 番目のサイクルでは設定ビットとチャンネル ID ビ ットの更新が、3 番目のサイクルでは変換が、4 番目のサイクル では DOUT 有効変換結果のアクセスが、それぞれ行われます。 このモードを使用すると、デバイス全体の消費電力を削減する ことができます。 THE PART IS FULLY POWERED UP ONCE THE WRITE TO THE CONTROL REGISTER IS COMPLETED. PART BEGINS TO POWER UP ON CS RISING EDGE. tQUIET tQUIET CS 1 12 16 1 16 1 16 DOUT DIN WRITE TO CONTROL REGISTER, PPD = 0. CONTROL REGISTER CONFIGURED TO POWER UP DEVICE. INVALID DATA INVALID DATA WRITE TO THE CONTROL REGISTER, SELECT CH1, PPD = 0 NO WRITE TO CONTROL REGISTER SELECT ANALOG INPUT CHANNELS FOR CONVERSION. THE NEXT CYCLE WILL CONVERT THE FIRST CHANNEL PROGRAMMED IN THIS WRITE OPERATION. AD7298 CONVERTING CHANNEL 1 NEXT CYCLE HAS CHANNEL 1 RESULT AVAILABLE FOR READING. 図 29.パーシャル・パワーダウン動作モード Rev. B － 19/24 － 08754-013 SCLK AD7298 フル・パワーダウン・モード このモードでは、AD7298 のすべての内部回路がパワーダウン するため、コントロール・レジスタやその他の全内部レジスタの 情報が失われます。温度センサーの平均処理機能がコントロー ル・レジスタ(TSENSEAVG)でイネーブルされている場合、デバイ スがパワーダウン・モードになった後に平均処理がリセットさ れます。 PD/RST ピンを 100 ns 以上ロー・レベルにすると、AD7298 はフ ル・パワーダウン・モードになります。AD7298 をフル・パワ ーダウン・モードにする場合、ADC 入力を 0 V へ戻す必要があ ります。PD/RSTピンはクロックに非同期であるため、何時でも トリガすることができます。 PD/ RST ピンをハイ・レベルに戻 すと、デバイスは通常動作を開始します。 フル・パワーダウン機能を使って、AD7298 を低いスループッ ト・レートで動作させて平均消費電力を削減することができま す。tPOWER_UP が経過した後に、コントロール・レジスタを設定 して有効な変換を開始させる必要があります。 AD7298 のパワーアップ AD7298 はパワーオン・リセット回路を内蔵しています。この 回路はコントロール・レジスタに全ビット 0 のデフォルト値を 設定するため、内蔵リファレンス電圧がイネーブルされ、デバ イスは通常の動作モードに設定されます。パワーアップ時、内 蔵リファレンス電圧はデフォルトでイネーブルされるため、パ ワーアップに 6 ms (最大)を要します。 Rev. B 外付けリファレンス電圧を使用する場合には、内蔵リファレン ス電圧のパワーアップを待つ必要はありません。AD7298 のデ ジタル・インターフェースは、初期パワーアップから 500 µs 後 にフル機能します。このため、500 µs 後にコントロール・レジ スタへ書込みを行って、外付けリファレンス電圧モードへ切り 替えることができます。その後、外付けリファレンス電圧を VREF ピンに入力すると AD7298 は直ちに変換を行うことができ ます。 電源を最初に AD7298 に加えるとき、規定の 500 µs が経過した 後に、コントロール・レジスタを設定して、変換対象のチャン ネルを選択する必要があります。 リセット AD7298 はリセット機能を内蔵しています。この機能を使って、 デバイスをリセットし、コントロール・レジスタなどのすべて の内部レジスタの値をデフォルト状態に設定することができま す。 リセット動作を起動するときは、100 ns を超えない時間PD/RST ピンをロー・レベルにする必要があります。PD/RSTピンはクロ ックに非同期であるため、何時でもトリガすることができます。 PD/RSTピンを 100 ns 以上長くロー・レベルに維持すると、デバ イスはフル・パワーダウン・モードになります。 PD/ RST ピンを常に安定したロジック・レベルに維持しておく ことは、通常動作のために不可欠です。 － 20/24 － AD7298 シリアル・インターフェース CSがロー・レベルになると、マイクロコントローラまたは DSP から読込まれる先頭のアドレス・ビットが出力されます。次に 残りのデータが、後続の SCLK 立下がりエッジで 2 番目のアド レス・ビットを先頭に出力されます。このようにして、シリア ル・クロックの最初の立下がりクロック・エッジで読出し用の 先頭のアドレス・ビットが出力された後、2 番目のアドレス・ ビットも出力されます。残りの 3 ビットのアドレス・ビットと 12 ビットのデータビットは、後続の SCLK の立下がりエッジで 出力されます。前の(15 番目の)立下がりエッジで出力されてい たデータ転送の最終ビットは、16 番目の立下がりエッジでの読 出し用に有効になります。 図 30 に、AD7298 シリアル・インターフェースのタイミング図 を示します。シリアル・クロックは変換クロックとして使用さ れ、各変換中に AD7298 に入出力される情報の転送制御にも使 用されます。 CS信号が、データ転送と変換プロセスを開始させます。CSの立 下がりエッジでトラック・アンド・ホールドがホールド・モー ドになり、この時点でアナログ入力がサンプルされ、バスがス リー・ステートから抜け出します。変換もこの時点で開始され、 完了までに SCLK で 16 サイクルを要します。図 30 のポイント B に示すように、SCLK の 14 番目の立下がりで、トラック・ア ンド・ホールドはトラック・モードに戻ります。SCLK の 16 番 目の立下がりエッジまたはCSの立上がりエッジで、DOUT ライ ンがスリーステートに戻ります。 低速 SCLK を使うアプリケーションでは、SCLK 周波数に応じ て SCLK の各立上がりエッジでデータを読み込むことができま す。CSの立下がりエッジの後の、SCLK の最初の立上がりエッ ジで最初のアドレス・ビットを出力し、SCLK の 15 番目の立上 がりりエッジで最後のデータビットを出力するようにすること ができます。 SCLK の 16 サイクルが経過する前にCSの立上がりエッジが発生 すると、変換は中止されて、DOUT ラインがスリー・ステート に戻り、コントロール・レジスタは更新されません。その他の 場合は 16 番目の SCLK 立下がりエッジで DOUT がスリーステー トに戻ります。変換を完了して AD7298 の変換結果をアクセス するためには、シリアル・クロックで 16 サイクルが必要です。 コントロール・レジスタへの情報の書込みは、データ転送中の SCLK の最初の 16 個の立下がりエッジで行われます (MSB ( = WRITE ビット)に 1 が設定されている場合)。AD7298 から読出さ れた 16 ビット・データ・ワードには、常に 4 ビットのチャンネ ル・アドレス・ビット( 変換結果が対応するチャンネルを表示 ) があり、その後ろに 12 ビットの変換結果が続きます。 AD7298 の場合、変換結果が対応するチャンネルを識別する 4 ビ ットのチャンネル・アドレス・ビット (ADD3 ～ADD0) が、 12 ビットのデータの前に配置されます (表 9 参照)。 tQUIET CS tACQUISITION t2 t6 1 SCLK 2 3 4 5 B 13 14 15 16 t5 t4 t3 THREESTATE ADD3 ADD2 ADD1 t9 DIN WRITE REPEAT ADD0 DB11 DB10 t8 DB2 DB1 DB0 t10 CH0 CH1 CH2 CH3 EXT_REF TSENSE AVG 図 30.シリアル・インターフェースのタイミング図 Rev. B THREESTATE － 21/24 － PPD 08754-014 DOUT t7 AD7298 温度センサーの読出し TSENSE_BUSY のハイ・レベルの間にCSがハイ・レベルのままに なると、DOUT バスはスリー・ステートを維持します。 温度センサー変換には、積分フェーズと変換フェーズの 2 つの フェーズがあります (温度センサーの動作 のセクション参照)。 積分フェーズはCSの立下がりエッジで開始され、完了すると、 変換が自動的に内部で AD7298 により開始されます。温度変換/ 積分が開始されると、TSENSE_BUSY 信号がハイ・レベルになっ て、温度変換の進行中を表示し、変換が完了するまでハイ・レ ベルを維持します。 TSENSE_BUSY がハイ・レベルになった後の、最初の 16 SCLK サ イクル中にコントロール・レジスタへ書込みを行うと、次の変 換(TSENSE_BUSY がロー・レベルになった後の、後続のCS 立下 がりエッジで開始される変換)に対するデバイスの設定が変更さ れます。 TSENSE_BUSY がハイ・レベルになった後の最初の 16 SCLK サイクル間でのコントロール・レジスタに対する書込み で、デバイスをパーシャル・パワーダウンに設定すると、温度 センサー変換が中止されて、デバイスは 16 番目の SCLK 立下が りエッジでパーシャル・パワーダウン・モードになります。 AD7298 での温度チャンネルの合計測定/変換時間は、最大 100 μs です。TSENSE_BUSY がロー・レベルになって温度変換が完了 したことが表示された後、 CSの次の立下がりエッジの前に 100 ns 経過する必要があります。TSENSE_BUSY の立下がりエッジと CSの後続立下がりエッジとの間で最小 100 ns を確保できない場 合は、次の変換結果は壊れますが、CSによりフレーム化された 温度変換結果は影響を受けません。この制約は、次の変換に対 して十分なアクイジション・タイムを確保するためのものです。 このため、TSENSE_BUSY のハイ・レベルの間にCS 信号がトグル される場合、コントロール・レジスタへの書込みを行わないよ うにすることが推奨されます。CS のトグル中の温度変換フェー ズでは、WRITE ビットに 0 を設定しておくよう注意してくださ い。 TSENSE_BUSY 信号がハイ・レベルになった後、前の変換結果の 読出しをフレーム化するためのCS 立下がりエッジを与えるため、 必要に応じてコントロール・レジスタを設定することができま す (図 31 参照)。 10 kHz より高い SCLK 周波数を使用する場合、温度変換の完了 には 1 標準読出しサイクルより長い時間が必要です。この場合、 TSENSE_BUSY 信号をモニタして、変換完了のタイミングと変換 結果読出しのタイミングを知ることができます。 前の変換結果を読出した後、TSENSE_BUSY 信号がハイ・レベル の 間 に 発 生 す る 後 続 の CS 立 下 が り エ ッ ジ は す べ て 内 部 で AD7298 により無視されます。 TSENSE_BUSY のハイ・レベルの 間にさらに CS の立下がりエッジが発生すると、AD7298 は全ビ ット 1 の無効なデジタル出力を発生します。あるいは、 ENSURES ADEQUATE ACQUISITION TIME FOR NEXT ADC CONVERSION THE TEMPERATURE INTEGRATION BEGINS t11 CS 1 12 16 1 16 1 16 SCLK PREVIOUS CONVERSION RESULT DIN TSENSE _BUSY DATA WRITTEN TO CONTROL REGISTER CH T SENSE SELECTED TEMPERATURE SENSOR RESULT CONFIGURE CONTROL REGISTER FOR NEXT CONVERSION THE TEMPERATURE CONVERSION IS COMPLETED 図 31.温度センサー変換でのシリアル・インターフェース・タイミング図 Rev. B － 22/24 － 08754-015 DOUT AD7298 レイアウトおよび構成 側のパターンは、互いに右角度となるように配置してボードを 通過するフィードスルー効果を減少させます。 電源のバイパスとグラウンド接続 最適性能を得るためには、AD7298 を使用するプリント回路ボ ード(PCB)での電源とグラウンド・リターンのレイアウトに注意 が必要です。AD7298 を実装する PCB プリント回路ボードは、 アナログ部とデジタル部を分離して、それぞれ専用のボード領 域を持つようにする必要があります。AD7298 は PCB のアナロ グ・セクションに配置する必要があります。 最適なボード・レイアウト技術は、ボードの部品側をグラウン ド・プレーン専用として使い、信号パターンはハンダ面に配置 するマイクロストリップ技術ですが、2 層ボードでは常に可能 とはかぎりません。 AD7298 の電源を 10 μF と 0.1 μF のコンデンサを使ってグラウン ドへデカップリングする必要があります。コンデンサはデバイ スのできるだけ近くに配置し、0.1μF のコンデンサは理想的には デバイスの近くに配置することが望まれます。0.1μF コンデンサ の実効直列抵抗 (ESR) は小さく、かつ実効直列インダクタンス (ESL)は小さいことが重要です。一般的なセラミック型コンデン サが適しています。この 0.1 µF のコンデンサは、内部ロジック のスイッチングにより発生する過渡電流に起因する高周波に対 してグラウンドへの低インピーダンス・パスを提供します。10 µF のコンデンサはタンタルのビーズ型を使います。 AD7298は、熱環境のモニタリングに最適です。このチップは、 集積回路の近傍に影響を与える熱状態を正確に反映します。 AD7298は、半導体チップ表面の温度を測定/変換します。 電源ラインはできるだけ太いパターンにしてインピーダンスを 小さくし、電源ライン上のグリッチによる影響を軽減させるよ うにします。クロックとその他の高速スイッチング・デジタル 信号は、デジタル・グラウンドを使ってボード上の他の部分か らシールドする必要があります。デジタル信号とアナログ信号 の交差は、できるだけ回避する必要があります。ボードの反対 Rev. B 温度のモニタ AD7298 を 使 っ て 熱 源 近 く の 温 度 を 測 定 す る 場 合 、 熱 源 と AD7298との間の熱抵抗を考慮する必要があります。熱抵抗が決 定されると、熱源の温度をAD7298出力から計算することができ ます。 熱源からAD7298 チップの温度センサーへ伝わる熱の最大60%は、 銅パターンとボンディング・パッドを経由して放散されます。 AD7298のパッドでは、GND パッドが大部分の熱を放散させま す。このため、熱源の温度を測定するときは、AD7298の GND パッドと熱源のGND の間の熱抵抗をできるだけ小さくすること が推奨されます。 － 23/24 － AD7298 外形寸法 0.30 0.25 0.18 0.50 BSC PIN 1 INDICATOR 20 16 15 1 EXPOSED PAD 2.75 2.60 SQ 2.35 11 TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.50 0.40 0.30 5 10 6 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WGGD. 020509-B PIN 1 INDICATOR 4.10 4.00 SQ 3.90 図 32.20 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ] 4 mm x 4 mm ボディ、極薄クワッド (CP-20-8) 寸法: mm オーダー・ガイド Model1 Temperature Range Package Description Package Option AD7298BCPZ AD7298BCPZ-RL7 EVAL-AD7298SDZ −40°C to +125°C −40°C to +125°C 20-Lead Lead Frame Chip Scale Package [LFCSP_WQ] 20-Lead Lead Frame Chip Scale Package [LFCSP_WQ] Evaluation Board CP-20-8 CP-20-8 1 Z = RoHS 準拠製品。 Rev. B － 24/24 －