絶縁型シグマ・デルタ（ΣΔ） モジュレータ AD7400 概要 特長 AD74001は、アナログ・デバイセズのiCoupler®技術をベースと するデジタル・アイソレータを内蔵し、アナログ入力信号を高 速の 1 ビット・データ・ストリームに変換する 2 次の ΣΔ （シグ マ・デルタ）モジュレータです。 AD7400 は 5V の電源で動作 し、±200mV（±320mVフルスケール）の差動入力信号を受 け入れます。アナログ入力がアナログ・モジュレータによって 連続的にサンプリングされるため、サンプル＆ホールド回路を 外付けする必要がありません。入力情報は、 10MHz のデータ レートで1 の値のコード密度として出力ストリームの中に含ま れます。適切なデジタル・フィルタを使用することで、オリジ ナルの情報を再構成できます。シリアルI/Oでは、5Vまたは3V の電源（VDD2）を使用できます。 クロック・レート：10MHz 2次モジュレータ 16ビットのノー・ミッシング・コード保証 INL：16ビットで±2LSB（typ） オフセット・ドリフト：3.5µV/℃（max） デジタル・アイソレータ内蔵 リファレンス内蔵 低消費電力動作：5.25V動作時に18mA（max） 動作温度範囲：−40∼＋105℃ 16ピンSOICパッケージ AD7401は外部クロック・バージョン 適用規格 UL認定 UL1577に準拠し1分間で3,750Vrms CSA部品承認通達#5A VDE適合性認定 DIN EN 60747-5-2（VDE 0884 Part 2）：2003-01 DIN EN 60950（VDE 0805）：2001-12、EN 60950： シリアル・インターフェースはデジタル絶縁されます。高速 CMOSとモノリシックの空心トランス技術の組合せにより、オ ンチップのアイソレータ回路はフォトカプラなどのデバイスに 比べて大幅に優れた性能特性を発揮します。また、リファレン スも内蔵しています。AD7400 は16 ピンSOIC パッケージで提 供されており、−40∼＋105℃で動作します。 2000 VIORM＝891Vpeak 1 米国特許番号5,952,849、6,873,065および7,075,329で保護されています。 アプリケーション その他の特許は申請中です。 ACモータ制御 データ・アクイジション・システム A/D＋光アイソレータ回路の置換品 機能ブロック図 V DD1 V DD2 AD7400 V IN+ T/H ΣΔ ADC アップデート BUF REF エンコード コントロール・ ロジック ウォッチドッグ デコード アップデート エンコード MDAT ウォッチドッグ MCLKOUT デコード GND1 GND2 04718-001 V IN– 図1 REV. A アナログ・デバイセズ株式会社 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2006 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD7400 目次 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 回路情報. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 アナログ入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 差動入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 デジタル・フィルタ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 グラウンディングとレイアウト. . . . . . . . . . . . . . . . . . . . . . . 17 AD7400の性能評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 絶縁寿命. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 タイミング仕様. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 絶縁および安全性関連の仕様. . . . . . . . . . . . . . . . . . . . . . . . . . 5 適用規格. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 DIN EN 60747-5-2（VDE 0884 Part 2）の絶縁特性 . . . . . . . . 6 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 改訂履歴 12/06―Rev. 0 to Rev.A 1/06―Revision 0: Initial Version Changes to Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 Changes to Table 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 Changes to Analog Input Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 Changes to Figure 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 ―2― REV. A AD7400 仕様 特に指定のない限り、VDD1＝4.5∼5.25V、VDD2＝3∼5.5V、VIN＋＝−200∼＋200mV、VIN−＝0V（シングルエンド）、TA＝TMIN∼ TMAX、fMCLK＝10MHz。Verilogコードの定義に準拠してSinc3フィルタを使用し、256のデシメーション・レートでテスト。1 表1 パラメータ Yバージョン1、2 単位 テスト条件／備考 16 ビット（min） フィルタ出力を16ビットに切捨て 静的性能 分解能 積分非直線性（INL） 3 微分非直線性（DNL） 3 ±15 LSB（max） −40∼＋85℃、±2LSB（typ） ±25 LSB（max） ＞85∼105℃ ±0.9 LSB（max） 16ビットのノー・ミッシング・ コードを保証 3 オフセット誤差 3 温度 対 オフセット・ドリフト ±0.5 mV（max） ±50 µV（typ） TA＝25℃ 3.5 µV/℃（max） −40∼＋105℃ 1 µV/℃（typ） VDD1 対 オフセット・ドリフト 120 µV/V（typ） ゲイン誤差3 ±1 mV（max） 温度 対 ゲイン誤差ドリフト3 23 µV/℃（typ） VDD1 対 ゲイン誤差ドリフト3 110 µV/V（typ） 入力電圧範囲 ±200 mV（min）/mV（max） 規定の性能を保証する電圧範囲、 フルスケール範囲±320mV ダイナミック入力電流 ±7 µA（max） VIN＋＝400mV、VIN−＝0V ±0.5 µA（typ） VIN＋＝VIN−＝0V 10 pF（typ） −40∼＋105℃ アナログ入力 入力容量 VIN＋＝35Hz、400mVp-pのサイ ン波 動的仕様 S/(N＋D)（SINAD）3 S/N比（SNR）3 全高調波歪み（THD） 70 dB（min） −40∼＋85℃ 65 dB（min） ＞85∼105℃ 79 dB（typ） 71 dB（min） −40∼＋105℃ −88 dB（typ） ピーク高調波またはスプリアス・ノイズ（SFDR）3 −88 dB（typ） 有効ビット数（ENOB） 11.5 ビット 絶縁過渡耐圧3 25 kV/µs（min） 30 kV/µs（typ） ハイレベル出力電圧（VOH） VDD2−0.1 V（min） IO＝−200µA ローレベル出力電圧（VOL） 0.4 V（max） IO＝＋200µA VDD1 4.5/5.25 V（min）/ V（max） VDD2 3/5.5 V（min）/ V（max） IDD1 12 mA（max） VDD1＝5.25V 6 mA（max） VDD2＝5.5V 4 mA（max） VDD2＝3.3V 3 3 ロジック出力 電源条件 4 IDD25 温度範囲は−40∼＋85℃で測定。 2 すべての電圧は、該当する各グラウンドを基準とします。 3 「用語の説明」を参照。 4 図14を参照。 5 図15を参照。 1 REV. A ―3― AD7400 タイミング仕様 特に指定のない限り、VDD1＝4.5∼5.25V、VDD2＝3∼5.5V、TA＝TMIN∼TMAXで規定。1 表2 パラメータ TMIN、TMAXにおける限界値 単位 説明 fMCLKOUT 10 MHz（typ） マスター・クロックの出力周波数 2 9/11 MHz（min）/MHz（max） マスター・クロックの出力周波数 t13 40 ns（max） t2 10 ns（min） MCLK立上がりエッジ後のデータ・ホールド時間 t3 0.4×tMCLKOUT ns（min） マスター・クロックのローレベル時間 t4 0.4×tMCLKOUT ns（min） マスター・クロックのハイレベル時間 MCLK立上がりエッジ後のデータ・アクセス時間 1 量産開始時にサンプル・テストにより適合性を保証。 2 クロック出力のマーク・スペース比：40/60∼60/40。 図2の負荷回路を用いて測定し、出力が0.8Vまたは2.0Vに達するまでの所要時間とします。 200µA I OL +1.6V 出力ピンへ CL 25pF 200µA 図2. I OH デジタル出力のタイミング仕様を測定するための負荷回路 t4 MCLKOUT t1 t2 MDAT 図3. t3 04718-003 3 04718-002 3 データ・タイミング ―4― REV. A AD7400 絶縁および安全性関連の仕様 表3 パラメータ 記号 値 単位 条件 入力−出力間の瞬時絶縁耐圧 VISO 3750（min） V 1分の持続時間 最小外部空間距離（クリアランス） L（I01） 7.46（min） mm 入力ピンから出力ピンまでの空間最短距離を測定 最小外部沿面距離（クリページ） L（I02） 8.1（min） mm 入力ピンから出力ピンまでのボディ表面に沿う最 短パスを測定 最小内部空間距離（内部クリアランス） 耐トラッキング性（トラッキング指数） CTI 0.017（min） mm 絶縁体を通過する絶縁距離 ＞175 DIN IEC 112/VDE 0303 Part 1 V IIIa 絶縁グループ 材料グループ（DIN VDE 0110、1/89、Table 1） 適用規格 表4 UL1 1 2 CSA VDE2 1577部品認定プログラムによる認定1 CSA部品承認通達#5Aによる認定 DIN EN 60747-5-2（VDE 0884 Part 2）： 2003-01に準拠した認定2 3750Vrmsの絶縁電圧 CSA 60950-1-03および IEC 60950-1に準拠した強化絶縁、 630Vrmsの最大動作電圧 基本絶縁、891Vピーク DIN EN 60747-5-2（VDE 0884 Part 2）： 2003-01、DIN EN 60950（VDE 0805）： 2001-12、EN 60950：2000の各規格に適合 強化絶縁、891Vピーク File E214100 File 205078 File 2471900-4880-0001 UL1577に従い、各AD7400に4500Vrms以上の絶縁テスト電圧を1秒間加える方法によってテストし保証しています。（リーク電流の検出規定値＝7.5µA）。 DIN EN 60747-5-2に従い、各AD7400に1671Vピーク以上の絶縁テスト電圧を1秒間加える方法によってテストし保証しています（部分放電の検出規定値＝5pC）。 REV. A ―5― AD7400 DIN EN 60747-5-2（VDE 0884 Part 2）の絶縁特性 このアイソレータは、安全性限界値データの範囲内での基本絶縁にのみ有効です。安全性データは、保護回路を使って遵守してくださ い。 表5 説明 記号 特性 単位 DIN VDE 0110による絶縁分類 定格メイン電圧≦300Vrmsの場合 I−IV 定格メイン電圧≦450Vrmsの場合 I−II 定格メイン電圧≦600Vrmsの場合 I−II 環境による分類 40/105/21 汚染度（DIN VDE 0110、Table 1） 2 VIORM 891 V peak VPR 1671 V peak 1426 V peak 1069 V peak VTR 6000 V peak ケース温度 TS 150 ℃ サイド1電流 IS1 265 mA サイド2電流 IS2 335 RS ＞10 最大動作絶縁電圧 入力−出力間テスト電圧、メソッドB1 VIORM×1.875＝VPR、100％の出荷テスト、tm＝1秒、部分放電＜5pC 入力−出力間テスト電圧、メソッドA VPR 環境テスト・サブグループ1の実施後 VIORM×1.6＝VPR、tm＝60秒、部分放電＜5pC 入力／安全性テスト・サブグループ2/3の実施後 VIORM×1.2＝VPR、tm＝60秒、部分放電＜5pC 最大許容過電圧（過渡過電圧、tTR＝10秒） 安全性限界値（障害発生時の最大許容値、図4も参照のこと） TS、VIO＝500Vでの絶縁抵抗 mA 9 Ω 350 安全性限界電流（mA） 300 250 サイド#2 200 150 サイド#1 100 0 0 図4. 50 100 ケース温度（℃） 150 200 04718-026 50 温度ディレーティング・カーブ （DIN EN 60747-5-2によるケース温度の変化に対する安全性限界電流の依存性） ―6― REV. A AD7400 絶対最大定格 特に指定のない限り、TA＝25℃。すべての電圧はそれぞれのグ ラウンドを基準としています。 表6 パラメータ 定格値 GND1に対するVDD1 −0.3∼＋6.5V GND2に対するVDD2 −0.3∼＋6.5V GND1に対するアナログ入力電圧 −0.3V∼VDD1＋0.3V GND2に対する出力電圧 −0.3V∼VDD2＋0.3V 電源ピンを除くすべてのピンに 対する入力電流1 ±10mA 動作温度範囲 −40∼＋105℃ 保存温度範囲 −65∼＋150℃ ジャンクション温度 150℃ 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 表7. 最大連続動作電圧1 パラメータ 最大値 単位 条件 AC電圧、 565 VPK 50年以上使用可能 891 VPK CSA/VDE規格で認定 891 V CSA/VDE規格で認定 バイポーラ信号波形 AC電圧、 ユニポーラ信号波形 113℃（UL）2 DC電圧 された最大動作電圧 SOICパッケージ された最大動作電圧 θJA熱抵抗 89.2℃/W θJC熱抵抗 55.6℃/W 抵抗値（入力−出力間）（RI-O） 1012Ω 容量（入力−出力間）（CI-O）3 1.7pF（typ） 1 ESDに関する注意 鉛フリー、ハンダ処理温度 リフロー ESD 1 2 3 ESD（静電放電）の影響を受けやすいデバイス 260（＋0）℃ です。電荷を帯びたデバイスや回路ボードは、 検知されないまま放電することがあります。本 製品は当社独自の特許技術であるESD保護回路 を内蔵してはいますが、デバイスが高エネル ギーの静電放電を被った場合、損傷を生じる可 能性があります。したがって、性能劣化や機能 低下を防止するため、ESDに対する適切な予防 措置を講じることをお勧めします。 1.5kV 100mAまでの過渡電流では、SCRラッチアップは発生しません。 UL認定は最高113℃までしか適用されません。 f＝1MHz REV. A 絶縁バリアを通過して印加される連続的な電圧レベルを基準とします。詳細につ いては、「絶縁寿命」を参照してください。 ―7― AD7400 ピン配置と機能の説明 V DD1 1 V IN– 3 NC 4 16 GND2 AD7400 上面図 （実寸ではありません） 15 NC 14 V DD2 13 MCLKOUT NC 5 12 NC NC 6 11 MDAT V DD1 7 10 NC GND1 8 9 GND2 NC＝無接続 図5. 表8. 04718-004 V IN+ 2 ピン配置 ピン機能の説明 ピン番号 記号 説明 1、7 VDD1 電源電圧（4.5∼5.25V）。AD7400の絶縁側の電源電圧で、GND1を基準とします。 2 VIN＋ 正のアナログ入力。規定範囲は±200mV。 3 VIN− 負のアナログ入力。通常はGND1に接続。 4∼6、10、12、15 NC 無接続 8 GND1 グラウンド1。絶縁側に配置される回路すべてのグラウンド基準ポイント。 9、16 GND2 グラウンド2。非絶縁側に配置される回路すべてのグラウンド基準ポイント。 11 MDAT シリアル・データ出力。シングル・ビットのモジュレータ出力が、シリアル・デー タ・ストリームとしてこのピンに加えられます。ビット・データはMCLKOUT出力の 立上がりエッジでクロック出力され、次のMCLKOUTの立上がりエッジで有効になり ます。 13 MCLKOUT マスター・クロックのロジック出力。10MHz（typ）。MCLKOUTのエッジが立ち上 がるときに、モジュレータから出力されるビット・ストリームが有効になります。 14 VDD2 電源電圧（3∼5.5V）。AD7400の非絶縁側の電源電圧で、GND2を基準とします。 ―8― REV. A AD7400 代表的な性能特性 特に指定のない限り、TA＝25℃、20kHzのブリックウォール・フィルタを使用。 –90 100 200mVp-pのサイン波信号をVDD1に印加 デカップリング処理なし V DD1 = V DD2 = 4.5∼5.25V 90 V DD1 = VDD2 = 5V –80 80 –70 –60 SINAD（dB） PSRR（dB） 70 60 50 40 –50 –40 –30 30 –20 20 0 100 0 200 300 400 500 600 700 800 900 0 0.195 1000 04718-008 –10 04718-005 10 0.215 0.235 図6. 0.255 0.275 0.295 0.315 ±入力振幅（V） 電源リップル周波数（kHz） 図9. 電源のデカップリング処理を行わない場合 の電源リップル周波数 対 PSRR （1MHzのフィルタを使用） –90 0.5 –80 0.4 –70 VIN 対 SINAD V IN+ = –200∼+200mV V IN– = 0V 0.3 V DD1 = VDD2 = 4.5V DNL誤差（LSB） –50 –40 V DD1 = V DD2 = 5.25V V DD1 = VDD2 = 5V –30 –20 0.2 0.1 0 –0.1 –0.2 04718-006 –10 0 0 500 1000 1500 2000 2500 3000 3500 –0.3 04718-009 SINAD（dB） –60 –0.4 4000 0 10000 20000 入力周波数（Hz） 30000 40000 50000 60000 コード 図7. さまざまな電源電圧における アナログ入力周波数 対 SINAD 図10. 0 代表的なDNL、±200mVの範囲 （Sinc3フィルタを使用、 256倍のデシメーション） 0.8 8192ポイントFFT fIN = 35Hz SINAD = 79.6991dB THD = –92.6722dB 256倍のデシメーション –20 –40 V IN+ = –200∼+200mV V IN– = 0V 0.6 0.4 INL誤差（LSB） –60 dB –80 –100 –120 0.2 0 –0.2 –140 –180 0 2 4 6 8 10 12 14 16 18 04718-010 –0.4 04718-007 –160 –0.6 0 20 10000 周波数（kHz） 30000 40000 50000 コード 図8. 代表的なFFT、±200mVの範囲 （Sinc3フィルタを使用、 256倍のデシメーション） REV. A 20000 図11. ―9― 代表的なINL、±200mVの範囲 （Sinc3フィルタを使用、 256倍のデシメーション） 60000 AD7400 0.0036 100 V DD1 = V DD2 = 5V IDD2 @ +25°C V DD1 = VDD2 = 4.5V 0.0035 0 IDD2（A） 0.0034 V DD1 = VDD2 = 5V –50 –100 IDD2 @ –40°C 0.0033 0.0032 V DD1 = VDD2 = 5.25V 04718-014 0.30 0.34 0.26 0.22 0.18 0.10 0.14 0.02 0.06 – 0 .0 2 – 0 .0 6 – 0 .1 0 – 0 .1 8 – 0 .1 4 – 0 .2 2 温度（℃） – 0 .3 0 0.0030 5 15 25 35 45 55 65 75 85 95 105 – 0 .2 6 –200 –45 –35 –25 –15 –5 0.0031 – 0 .3 4 –150 04718-011 オフセット（µV） 50 IDD2 @ +85°C VIN DC入力電圧（V） 図12. 図15. さまざまな電源電圧における オフセット・ドリフトの温度特性 さまざまな温度におけるVIN 対 IDD2 9 0.20 V DD1 = V DD2 = 4.5∼5.25V 0.15 6 0.05 3 V DD1 = V DD2 = 4.5V V DD1 = V DD2 = 5V IIN（µA） ゲイン（％） 0.10 0 0 –0.05 –3 –0.10 0.30 0.25 0.20 0.15 0.10 0.05 – 0.10 – 0.05 – 0.15 – 0.20 – 0.25 – 0.30 温度（℃） 0.35 04718-012 –9 15 25 35 45 55 65 75 85 95 105 – 0.35 5 0 –0.20 –45 –35 –25 –15 –5 04718-015 –6 V DD1 = V DD2 = 5.25V –0.15 VIN＋ DC入力電圧（V） 図13. 図16. さまざまな電源電圧における ゲイン誤差ドリフトの温度特性 0 0.0099 V DD1 = V DD2 = 5V 0.0098 –10 0.0097 –20 TA = +25°C –30 CMRR（dB） 0.0096 0.0095 0.0094 TA = –40°C 0.0093 –40 –50 –60 –70 0.0091 –80 04718-013 0.0092 0.30 0.22 0.26 0.18 0.10 0.14 0.06 0.02 – 0 .0 6 – 0 .0 2 – 0 .1 4 – 0 .1 0 – 0 .2 2 – 0 .1 8 – 0 .3 0 – 0 .2 6 – 0 .3 4 0.0089 –90 –100 0.34 0.0090 04718-016 TA = +85°C IDD1（A） VIN＋DC入力 対 IIN 0.1 1 10 100 1000 10000 リップル周波数（kHz） VIN DC入力電圧（V） 図14. さまざまな温度におけるVIN 対 IDD1 図17. ― 10 ― 同相リップル周波数 対 CMRR REV. A AD7400 1.0 11.0 帯域幅＝100kHz 10.8 10.6 MCLKOUT（MHz） 0.2 10.0 9.8 V DD1 = VDD2 = 5.25V 9.6 04718-024 V DD1 = VDD2 = 5V 図18. REV. A VINDC入力 対 RMSノイズ電圧 図19. ― 11 ― さまざまな電源電圧における MCLKOUTの温度特性 105 85 温度（℃） VINDC入力 95 75 65 45 55 35 25 5 15 –5 9.0 – 45 9.2 0.30 0.25 0.15 0.20 0.10 0.05 0 – 0.05 – 0.10 – 0.15 – 0.20 – 0.25 04718-017 9.4 – 0.30 0 V DD1 = VDD2 = 4.5V 10.2 – 15 0.4 10.4 – 25 0.6 – 35 ノイズ（mV） 0.8 AD7400 用語の説明 微分非直線性（DNL） ADC の隣接する2 つのコード間における1LSB 変化の測定値と 全高調波歪み（THD） 高調波のRMS値総和と基本波の比です。AD7400では、次のよ 理論値の差です。 うに定義されます。 積分非直線性（INL） ADC伝達関数の2つのエンドポイントを結ぶ直線からの最大偏 差をいいます。伝達関数のエンドポイントは、規定の負のフル スケールである−200mV（VIN＋−VIN−）（16ビット・レベル ではコード 12,288 ）および規定の正のフルスケールである ＋ 200mV （ V I N ＋− V I N −）（ 16 ビット・レベルではコード 53,248）です。 オフセット誤差 理想的なVIN＋−VIN−の値（すなわち0V）からのミッドスケー ル・コード（ 16 ビット・レベルではコード 32,768 ）の偏差で す。 ゲイン誤差 これには、正側フルスケールのゲイン誤差と負側フルスケール のゲイン誤差が含まれます。正側フルスケールのゲイン誤差は、 オフセット誤差が完全に調整された後で、規定の正側フルス ケール・コード（16ビット・レベルではコード53,248）が理想 的なVIN＋−VIN−の値（＋200mV）から逸脱する偏差です。負 側フルスケールのゲイン誤差は、オフセット誤差が完全に調整 された後で、規定の負側フルスケール・コード（16ビット・レ ベルではコード12,288）が理想的なVIN＋−VIN−の値 （−200mV）から逸脱する偏差です。ゲイン誤差には、リファ レンス誤差が含まれます。 信号／ノイズ＆歪み比（SINAD） ADCの出力における信号対（ノイズ＋歪み）の比の測定値です。 信号は基本波のRMS振幅として表されます。ノイズはDC成分 を除き、サンプリング周波数の1/2（fs/2）までに相当する基本 波以外の信号をすべて合計した値として表されます。この比は デジタル化プロセスの量子化レベル数に応じて変化し、レベル が高いほど量子化ノイズが小さくなります。サイン波を入力と する理想的な N ビット・コンバータの信号対（ノイズ＋歪み） 比の理論値は、次式から求められます。 SINAD＝（6.02N＋1.76）dB したがって、12ビット・コンバータでは74dBになります。 THD(dB)＝20log V22＋V32＋V42＋V52＋V62 V1 ここで、 V1は基本波のRMS振幅 V2、V3、V4、V5、V6は2次∼6次高調波のRMS振幅 ピーク高調波またはスプリアス・ノイズ ADCの出力スペクトル（DC成分を除き、fs/2まで）内で2番目 に大きい高調波成分のRMS値と基本波のRMS値の比として定 義されます。通常、この仕様値はスペクトル内の最大高調波に よって決定されますが、高調波がノイズ・フロアに埋もれてい るADCの場合は、ノイズ・ピークにより決定されます。 同相ノイズ除去比（CMRR） 周波数f時における±200mVのADC出力パワーと、周波数fs時 にVIN＋とVIN−の同相電圧に印加される200mVp-pのサイン波 信号パワーとの比として定義され、次式から求められます。 CMRR (dB)＝10log (Pf/Pfs) ここで、 Pfは周波数 f 時におけるADC出力のパワー Pfsは周波数 fs時におけるADC出力のパワー 電源電圧変動除去比（PSRR） 電源電圧の変動はフルスケール遷移に影響を及ぼしますが、コ ンバータの直線性には影響を与えません。電源電圧変動除去比 は、電源電圧の変動によって、規定のフルスケール（±200mV） 遷移ポイントが公称値から逸脱するときの最大変化を表します （図6を参照）。 絶縁過渡耐圧 絶縁境界を通過して印加されるトランジェント・パルスの立上 がり／立下がり速度を規定します。絶縁境界を越えると、ク ロックの障害やデータの破損が発生します（100kHz のトラン ジェント・パルス周波数を使用してテストしました）。 有効ビット数（ENOB） 有効ビット数は、次式から計算します。 ENOB＝（SINAD−1.76）/ 6.02 ― 12 ― REV. A AD7400 動作原理 回路情報 絶縁型 ΣΔ モジュレータ AD7400 は、アナログ入力信号を高速 （typ値10MHz）、シングル・ビットのデータ・ストリームに変 換します。このモジュレータによって変換されるシングル・ ビット・データの平均時間は、入力信号に正比例します。代表 的なアプリケーション回路を図 22 に示します。この回路では AD7400を使用してアナログ入力、電流センシング抵抗、デジ タル出力の間を絶縁し、デジタル出力をデジタル・フィルタで 処理して、Nビットのワードを出力しています。 差動入力が320mVの場合は、理想的にはオール1のデータ・ス トリームが出力されます。表9に示すように、これはAD7400の 絶対フルスケール範囲に該当し、200mVは規定のフルスケール 範囲です。 表9. アナログ入力 AD7400の差動アナログ入力は、スイッチド・キャパシタ回路 を使用して構成されます。この回路は、入力信号をデジタルの 1ビット出力ストリームに変換する2次モジュレータ段を構成し ます。変換プロセス用のクロック信号に加えて、出力データ・ フレーミング用のクロック信号が、サンプル・クロック （ MCLKOUT ）から供給されます。このクロック・ソースは AD7400に内蔵されています。アナログ入力信号はモジュレー タによって連続的にサンプリングされ、内部の電圧リファレン スと比較されます。時間の経過に伴ってアナログ入力を正確に 表すデジタル・ストリームが、コンバータの出力に現れます （図20を参照）。 アナログ入力範囲 アナログ入力 入力電圧 フルスケール範囲 ＋640mV 正側フルスケール ＋320mV 規定の正側入力電圧範囲 ＋200mV ゼロ 0mV 規定の負側入力電圧範囲 −200mV 負側フルスケール −320mV オリジナルの情報を再構成する場合は、この出力をデジタル・ フィルタリングおよびデシメーション処理する必要がありま す。AD7400モジュレータよりも次数が1つ高いSinc3フィルタ の使用を推奨します。256のデシメーション・レートを適用す る場合は、内部クロック周波数を 10MHz と想定すると、 16 ビット・ワードレートが39kHzになります。図21は、16ビット 出力を基準とするAD7400の伝達関数を示します。 モジュレータの出力 +FS アナログ入力 アナログ入力とモジュレータ出力の関係 差動信号が 0V のときに、（理想的には） 1 と 0 のデータ・スト リームがMDATピンから出力されます。この出力は、ハイレベ ル時間が 50 ％、ローレベル時間が 50 ％となります。差動入力 が＋200mVのときに、ハイレベル時間が全時間の81.25％に相 当する 1 と 0 のデータ・ストリームが出力されます。差動入力 が−200mVのときは、ハイレベル時間が全時間の18.75％に相 当する1と0のデータ・ストリームが出力されます。 規定範囲 12288 0 –320mV –200mV +200mV +320mV アナログ入力 図21. 絶縁 5V フィルタリングおよびデシメーション処理を 行う場合の16ビット伝達関数 非絶縁 5V/3V VDD1 AD7400 V IN+ モジュレータ／ エンコーダ V DD2 Sinc3フィルタ ΣΔ + V DD CS MDAT MDAT MCLKOUT MCLK デコーダ SCLK 入力電流 V IN– SDAT RSHUNT エンコーダ GND 2 GND1 図22. REV. A 代表的なアプリケーション回路 ― 13 ― GND 04718-018 デコーダ 04718-020 図20. 53248 ADCの出力コード –FS アナログ入力 アナログ入力 04718-019 65535 AD7400 差動入力 デジタル・フィルタ モジュレータのアナログ入力は、スイッチド・キャパシタ設計 になっています。高度にリニアなサンプリング・コンデンサに よって、アナログ信号が電荷に変換されます。アナログ入力の 簡略等価回路図を図23に示します。アナログ入力を駆動する信 号源には、 MCLKOUT のハーフ・サイクルごとに電荷をサン プリング・コンデンサに供給し、次のハーフ・サイクル以内に 要求精度にセトリングすることが求められます。 Sinc 3 フィルタを AD7400 に使用することを推奨します。この フィルタは、FPGAまたはDSPによって実現できます。以下に 記載する Verilog コードは、 Xilinx ® Spartan-II 2.5V FPGA に Sinc3フィルタを実装する例を示しています。Altera®デバイス などの別のFPGA向けに、このコードをコンパイルすることも 可能です。この場合、クロックの立下がりエッジでデータが読 み出されますが、必要に応じてクロックの立上がりエッジで データを読み出すこともできます。各種のフィルタでさまざま なデシメーション・レートを適用した場合の影響を図28に示し ます。 ϕA 1kΩ V IN+ 1kΩ 2pF ϕA 2pF /*`クロックの立下がりエッジでデータを読出し*/ module DEC256SINC24B(mdata1, mclk1, reset, DATA); ϕB MCLKOUT input mclk1; input reset; input mdata1; */ 04718-027 V IN– 図23. ϕB ϕA ϕB ϕA ϕB アナログ入力等価回路 AD7400はアナログ入力間で差動電圧をサンプリングするため、 入力回路が各入力で同相ノイズを低く抑えることによって、低 ノイズ性能が達成されます。アナログ入力の駆動に使用される アンプは、AD7400から高い性能を得る上で非常に重要な役割 を果たします。 容量性負荷がオペアンプの出力でスイッチングされる と、振幅 が瞬間的に低下します。オペアンプはこのような状態を補正す るような動作を実行し、その過程でスルーレートの限界値に達 します。このような非線形性の応答によって過度のリンギング が発生し、歪みが生じるおそれがあります。アンプとAD7400 入力との間にローパス RC フィルタを接続することでこの問題 を解決できます。各入力に外付けされるコンデンサは、サンプ リング・プロセスで発生する電流スパイクの低減に役立ち、抵 抗は負荷の過渡応答性からオペアンプを絶縁します。 最高の性能を得るための差動入力駆動の推奨回路構成を図24に 示します。2 本の入力ピン間に接続されるコンデンサが電荷の ソースまたはシンク動作を行うため、1 つの入力で必要とされ る電荷の大部分をもう一方の入力から効率的に供給することが できます。ここでの直列抵抗はサンプリング・プロセスで発生 する電流スパイクからオペアンプを絶縁します。抵抗とコンデ ンサの推奨値は、22Ωと47pFです。 R 図24. integer location; integer info_file; reg [23:0] ip_data1; reg [23:0] acc1; reg [23:0] acc2; reg [23:0] acc3; reg [23:0] acc3_d1; reg [23:0] acc3_d2; reg [23:0] diff1; reg [23:0] diff2; reg [23:0] diff3; reg [23:0] diff1_d; reg [23:0] diff2_d; reg [15:0] DATA; reg [7:0] word_count; AD7400 04718-028 R V IN– output [15:0] DATA; /*フィルタリングした出力*/ reg word_clk; reg init; V IN+ C /*フィルタのクロックに使用*/ /*フィルタのリセットに使用*/ /*フィルタリングするIPデータ 差動入力RCネットワーク ― 14 ― REV. A AD7400 /*Sinc動作を実行*/ Z＝1サンプル遅延 WORD_CLK＝出力ワードレート */ /*2 の補数形式で 0 から− 1 に変 ip_data1 <= 1; /*アキュムレータ（積算器） モジュレータの速度で積算（IIR）を実行 MCLKOUT ACC1+ Z ACC2+ ACC3 Z + Z + + 図25. 04718-021 IP_DATA1 アキュムレータ Z＝1サンプル遅延 MCLKOUT＝モジュレータの変換ビットレート*/ always @ (negedge mclk1 or posedge reset) if (reset) begin /*アキュムレーション・レジスタをリセットして初期化*/ acc1 <= 0; acc2 <= 0; acc3 <= 0; end else begin /*積算プロセスを実行*/ acc1 <= acc1 ＋ ip_data1; acc2 <= acc2 ＋ acc1; acc3 <= acc3 ＋ acc2; end /*デシメーション段（MCLKOUT/ WORD_CLK）*/ always @ (posedge mclk1 or posedge reset) if (reset) word_count <= 0; else word_count <= word_count ＋ 1; always @ (word_count) word_clk <= word_count[7]; /*微分器（デシメーション段を含む） 低速で微分段（FIR）を実行 + ACC3 DIFF1 + Z–1 WORD_CLK 図26. REV. A + DIFF3 – Z–1 04718-022 Z–1 DIFF2 – – 微分器 always @ (posedge word_clk or posedge reset) if(reset) begin acc3_d2 <= 0; diff1_d <= 0; diff2_d <= 0; diff1 <= 0; diff2 <= 0; diff3 <= 0; end else begin diff1 <= acc3 - acc3_d2; diff2 <= diff1 - diff1_d; diff3 <= diff2 - diff2_d; acc3_d2 <= acc3; diff1_d <= diff1; diff2_d <= diff2; end /* Sinc出力を出力レジスタにクロック入力 WORD_CLK DIFF3 図27. Sinc出力を出力レジスタに格納するクロック動作 WORD_CLK＝出力ワードレート */ always @ (posedge word_clk) begin DATA[15] DATA[14] DATA[13] DATA[12] DATA[11] DATA[10] DATA[9] DATA[8] DATA[7] DATA[6] DATA[5] DATA[4] DATA[3] DATA[2] DATA[1] DATA[0] end endmodule ― 15 ― DATA 04718-023 always @ (mdata1) if(mdata1==0) ip_data1 <= 0; 更*/ else <= <= <= <= <= <= <= <= <= <= <= <= <= <= <= <= diff3[23]; diff3[22]; diff3[21]; diff3[20]; diff3[19]; diff3[18]; diff3[17]; diff3[16]; diff3[15]; diff3[14]; diff3[13]; diff3[12]; diff3[11]; diff3[10]; diff3[9]; diff3[8]; AD7400 90 SINC3 80 70 SINC2 SNR（dB） 60 50 40 SINC1 30 04718-025 20 10 0 1 10 100 1k デシメーション・レート 図28. 各種フィルタのデシメーション・レート 対 SNR ― 16 ― REV. A AD7400 アプリケーション情報 VDD1とVDD2両方の電源は、100nFのコンデンサを接続して、デ カップリングを行うことを特に推奨します。片方または両方の VDD1ピンをデカップリングしても、これによって性能が大きく 影響を受けることはありません。高い同相トランジェントが発 生する可能性のあるアプリケーションでは、絶縁バリア間で生 じるボードのカップリングを最小限に抑えてください。さらに、 カップリングが発生する場合、その影響が特定の部品面に実装 されるすべてのピンに対して均等に及ぶようにボードのレイア ウト設計を行ってください。この点に関する配慮を怠ると、デ バイスの絶対最大定格を超える電圧差が各ピン間で発生し、デ バイスのラッチアップまたは永続的な損傷が起きるおそれがあ ります。デカップリング用のコンデンサはすべて、電源ピンの できるだけ近くに配置してください。 特に高温時の歪みの影響を回避するために、アナログ入力に接 続する直列抵抗の値はできるだけ小さくしてください。可能で あれば、オフセットを最小限に抑えるために、各アナログ入力 の信号源インピーダンスを等しくしてください。さらに、オフ セット・ドリフトを低減するために、PCボード上で走らせるア ナログ入力パターン配線のミスマッチと熱電対の影響について も注意してください。 これらのテストでは、多くのデバイスに連続的なクロス絶縁電 圧を印加しています。故障の発生を促すために、通常使用時よ りも高い電圧でテストを行いました。これらのユニットが故障 するまでの時間を記録し、その時間に基づいて加速係数を計算 しました。次に、これらの係数を使用して、通常の動作条件に おける故障時間を算出しています。表7 に記載する値は、以下 に示す2つのうち小さい方の値です。 • 50年以上連続的な使用が可能な電圧 • CSA/VDE規格で認定された最大動作電圧 AD7400の絶縁寿命は、絶縁バリア間に印加される信号の波形 の種類によって異なります。iCoupler®絶縁構造に加えられるス トレスは、信号がバイポーラAC、ユニポーラAC、DCのいず れの波形であるかによって異なります。図29、図30、図31は、 それぞれの絶縁電圧波形を示します。 定格ピーク電圧 04718-029 グラウンディングとレイアウト 0V 図29. バイポーラAC信号波形 0V 図30. ユニポーラAC信号波形 定格ピーク電圧 04718-031 グラウンド・プレーンを分離し、ボードをAD7400パッケージ の真下で分離して絶縁性を高めた、シンプルなスタンドアロン の AD7400 評価用ボードを用意しています。このボード上で AD7400 の各ピンにアクセスして評価を行うことができます。 外部電源と他のすべての回路（デジタル・フィルタなど）は ユーザが用意する必要があります。 04718-030 定格ピーク電圧 AD7400の性能評価 絶縁寿命 時間の経過と高い電圧にさらされると、すべての絶縁構造部は 絶縁破壊を起こしやすくなります。アナログ・デバイセズでは、 規制機関が行う試験とは別に、AD7400内部の絶縁構造の寿命 を判別するためのさまざまな評価を実施しています。 REV. A ― 17 ― 0V 図31. DC信号波形 AD7400 外形寸法 10.50 (0.4134) 10.10 (0.3976) 9 16 7.60 (0.2992) 7.40 (0.2913) 0.30 (0.0118) 0.10 (0.0039) 0.51 (0.0201) 0.31 (0.0122) 2.65 (0.1043) 2.35 (0.0925) 実装面 0.75 (0.0295) 0.25 (0.0098) 45° 8° 0° 0.33 (0.0130) 0.20 (0.0079) 1.27 (0.0500) 0.40 (0.0157) JEDEC規格MS-013-AAに準拠 管理寸法はミリメートルの単位で表記しています。 カッコ内に示すインチ単位の寸法は、ミリメートル値に基づく概数で、 参考のためにのみ記載しています。設計ではこの値を使用しないでください。 図32. D04718-0-12/06(A)-J 1.27 (0.0500) BSC 平坦性 0.10 10.65 (0.4193) 10.00 (0.3937) 8 112906-B 1 16ピン標準スモール・アウトライン・パッケージ［SOIC_W］ ワイドボディ （RW-16） 寸法単位：mm（インチ） オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・ オプション AD7400YRWZ1 −40∼＋105℃ 16ピン標準スモール・アウトライン・パッケージ（SOIC_W） RW-16 AD7400YRWZ-REEL1 −40∼＋105℃ 16ピン標準スモール・アウトライン・パッケージ（SOIC_W） RW-16 −40∼＋105℃ 16ピン標準スモール・アウトライン・パッケージ（SOIC_W） RW-16 AD7400YRWZ-REEL7 EVAL-AD7400EB 1 1 スタンドアロン評価用ボード Z＝鉛フリー製品 ― 18 ― REV. A