中文数据手册

16位、1 MSPS/500 kSPS、
差分PulSAR ADC
AD7915/AD7916
产品特性
概述
低功耗：
AD7915
4 mW (1 MSPS，仅VDD)
7 mW (1 MSPS，总功耗）
AD7916
2 mW (500 kSPS，仅VDD）
3.7 mW (500 kSPS，总功耗）
16位分辨率、无失码
吞吐速率：1 MSPS (AD7915)/500 kSPS (AD7916)
积分非线性(INL)：±0.4 LSB (典型值），±1 LSB (最大值）
信噪比(SNR)：94 dB (1 kHz，VREF = 5 V）
信纳比(SINAD)：93.5 dB (1 kHz，VREF = 5 V）
总谐波失真(THD)：−118.5 dB (1 kHz)
动态范围：95.5 dB (VREF = 5 V)
真差分模拟输入范围： ±VREF
0 V至VREF (VREF介于2.4 V和5.1 V之间）
无流水线延迟
采用2.5 V单电源供电，提供1.8 V/2.5 V/3 V/5 V逻辑接口
专有串行接口：SPI-/QSPI-/MICROWIRE™-/DSP-兼容1
能够以菊花链形式连接多个ADC
10引脚封装：MSOP和3 mm × 3 mm LFCSP
AD7915/AD7916是16位、逐次逼近型模数转换器(ADC)，
采用单电源VDD供电。器件内置一个低功耗、高速、16位
采样ADC和一个多功能串行接口端口。在CNV上升沿，
AD7915/AD7916对IN+与IN-引脚之间的电压差进行采样，
这两个引脚上的电压摆幅通常在0 V至VREF之间、相位相反。
基准电压(REF)由外部提供，并且可以独立于电源电压
(VDD)。AD7915/AD7916的功耗与吞吐速率呈线性变化
关系。
AD7915/AD7916兼容串行外设接口(SPI)，能够利用SDI输
入将几个ADC以菊花链形式连结到单三线式总线上。采用
独立电源VIO时，这些器件与1.8 V、2.5 V、3 V和5 V逻辑
兼容。
AD7915/AD7916采用10引脚MSOP封装或10引脚LFCSP封
装，工作温度范围为−40°C至+125°C。
表1. MSOP、LFCSP 14/16/18位PulSAR® ADC
应用
电池供电设备
数据采集系统
医疗仪器
地震数据采集系统
Bits
181
100 kSPS
AD7989-12
250 kSPS
AD76912
161
AD7684
AD76872
163
AD7680
AD7683
AD7988-12
AD7940
AD76852
AD7694
400 kSPS至500 kSPS
AD76902
AD7989-52
AD76882
AD76932
AD79162
AD76862
AD7988-52
AD79422
AD79462
143
≥1000 kSPS
AD79822
AD79842
AD79152
AD79802
AD79832
1
真差分。
引脚兼容。
3
伪差分。
2
典型应用电路
2.5V TO 5V 2.5V
REF VDD VIO
SDI/CS
AD7915/
AD7916
±10V, ±5V, ..
ADA4940-1
IN–
GND
SCK
SDO
CNV
1.8V TO 5.5V
3- OR 4-WIRE
INTERFACE
(SPI, CS,
DAISY CHAIN)
12583-001
IN+
图1.
1
受美国专利第6,703,961号保护。
Rev. 0
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2015 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7915/AD7916
目录
产品特性 ...........................................................................................1
单端转差分驱动器 ................................................................. 16
应用....................................................................................................1
基准电压输入 .......................................................................... 16
概述....................................................................................................1
电源 ........................................................................................... 16
典型应用电路 .................................................................................1
数字接口................................................................................... 16
修订历史 ...........................................................................................2
CS模式(三线式且无繁忙指示) ............................................ 17
技术规格 ...........................................................................................3
CS模式(三线式且有繁忙指示) ............................................ 18
时序规格 .....................................................................................5
CS模式(四线式且无繁忙指示) ........................................... 19
绝对最大额定值..............................................................................6
CS模式(四线式且有繁忙指示) ............................................ 20
ESD警告.......................................................................................6
链模式(无繁忙指示) .............................................................. 21
引脚配置和功能描述 .....................................................................7
链模式(有繁忙指示) ............................................................. 22
典型性能参数 ..................................................................................8
应用信息 ....................................................................................... 23
术语................................................................................................. 12
与Blackfin DSP接口 ............................................................... 23
工作原理 ........................................................................................ 13
布局布线 ................................................................................. 23
电路信息 .................................................................................. 13
评估AD7915/AD7916性能.................................................... 24
转换器操作 .............................................................................. 13
外形尺寸 ........................................................................................ 25
典型连接图 ............................................................................. 14
订购指南................................................................................... 25
模拟输入 .................................................................................. 15
驱动放大器选择 ..................................................................... 15
修订历史
2015年3月—修订版0：初始版
Rev. 0 | Page 2 of 26
AD7915/AD7916
技术规格
除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，VREF = 5 V，TA = −40°C至+125°C。
表2.
参数
分辨率
模拟输入
电压范围
绝对输入电压
共模输入范围
模拟输入共模抑制比(CMRR)
25°C时漏电流
输入阻抗
精度
无失码
差分非线性(DNL)误差
积分非线性(INL)误差
跃迁噪声
增益误差2
增益误差温漂
零电平误差2
零温漂
电源灵敏度
吞吐速率
AD7915转换速率
AD7916转换速率
瞬态响应
交流精度
动态范围
过采样动态范围4
信噪比(SNR)
无杂散动态范围(SFDR)
总谐波失真(THD)
信纳比(SINAD)
基准电压
电压范围
负载电流
采样动态性能
−3 dB输入带宽
孔径延迟
测试条件/注释
最小值
16
典型值
IN+ − IN−
IN+, IN−
IN+, IN−
fIN = 450 kHz
采集阶段
−VREF
−0.1
VREF × 0.475
VREF × 0.5
60
1
参见模拟输入部分
16
−0.9
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
TMIN至TMAX
−10
TMIN至TMAX
−0.5
−1
VDD = 2.5 V ± 5%
±0.4
±0.5
±0.4
±0.5
0.75
1.2
0
±0.23
±0.08
0.28
±0.1
0
0
93
89
单位
位
+VREF
VREF + 0.1
VREF × 0.525
V
V
V
dB
nA
+0.9
+1
+10
+0.5
1000
500
290
满量程阶跃
VREF = 5 V
VREF = 2.5 V
fO = 10 kSPS
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
fIN = 1 kHz
fIN = 1 kHz
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
最大值
95.5
92
113.5
94
91
−118
−118.5
93.5
90.5
2.4
Bits
LSB1
LSB1
LSB1
LSB1
LSB1
LSB1
LSB1
ppm/°C
mV
ppm/°C
dB
kSPS
kSPS
ns
dB3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
VREF = 5 V
330
V
µA
VDD = 2.5 V
10
2
MHz
ns
Rev. 0 | Page 3 of 26
5.1
AD7915/AD7916
参数
数字输入
逻辑电平
VIL
VIH
测试条件/注释
最小值
VIO > 3 V
VIO ≤ 3 V
VIO > 3 V
VIO ≤ 3 V
−0.3
−0.3
0.7 × VIO
0.9 × VIO
−1
−1
IIL
IIH
数字输出
数据格式
流水线延迟
VOL
VOH
电源
VDD
VIO
VIO范围
待机电流5,6
AD7915功耗
总计
仅VDD
仅REF
仅VIO
AD7916功耗
总计
仅VDD
仅REF
仅VIO
每次转换的能量
温度范围
额定性能
典型值
最大值
单位
+0.3 × VIO
+0.1 × VIO
VIO + 0.3
VIO + 0.3
+1
+1
V
V
V
V
µA
µA
串行，16位，二进制补码
转换完成后转换结果立即可用
ISINK = 500 µA
ISOURCE = −500 µA
0.4
V
V
2.625
5.5
5.5
V
V
V
µA
VIO − 0.3
额定性能
工作范围
VDD和VIO = 2.5 V，TA = 25°C
VDD = 2.625 V, VREF = 5 V, VIO = 3 V
10 kSPS吞吐速率
1 MSPS吞吐速率量
2.375
2.3
1.8
0.35
70
7
4
1.7
1.3
VDD = 2.625 V, VREF = 5 V, VIO = 3 V
500 kSPS吞吐速率
TMIN至TMAX
3.7
2
0.85
0.85
7.0
−40
LSB表示最低有效位。±5 V输入范围时，1 LSB = 152.6 μV。
参见“术语”部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。
3
除非另有说明，所有用分贝(dB)表示的特性均参考满量程输入FSR，并用低于满量程0.5 dB的输入信号进行测试。
4
动态范围的获得方式是在吞吐速率fS为1 MSPS时对ADC执行过采样，然后使用fO的输出字速率执行数字后滤波。
5
根据需要，所有数字输入强制接VIO或地。
6
采集阶段。
1
2
Rev. 0 | Page 4 of 26
2.5
9
µW
mW
mW
mW
mW
4.5
mW
mW
mW
mW
nJ/
nJ/采样
+125
°C
AD7915/AD7916
时序规格
除非另有说明，TA = −40°C至+125°C，VDD = 2.37 V至2.63 V，VIO = 2.3 V至5.5 V，CLOAD_SDO = 20 pF。电平参见图2。
表3.
参数
AD7915
吞吐速率
转换时间：CNV上升沿至数据可用
采集时间
转换间隔时间
AD7916
吞吐速率
转换时间：CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度(CS模式)
SCK周期(CS模式)
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK周期(链模式)
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI低电平至SDO D15 MSB有效(CS模式)
VIO高于3 V
VIO高于2.3 V
CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式)
CNV上升沿至SDI有效建立时间(CS模式)
CNV上升沿至SDI有效保持时间(CS模式)
CNV上升沿至SCK有效建立时间(链模式)
CNV上升沿至SCK有效保持时间(链模式)
SCK下降沿至SDI有效建立时间(链模式)
SCK下降沿至SDI有效保持时间(链模式)
SDI高电平至SDO高电平(链模式且有繁忙指示)
符号
最小值 典型值 最大值 单位
tCONV
tACQ
tCYC
500
290
1
tCONV
tACQ
tCYC
tCNVH
tSCK
0.5
400
2
10
1
710
MSPS
ns
ns
µs
500
1.6
kSPS
µs
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tSSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
Y% VIO1
X% VIO1
tDELAY
tDELAY
VIH2
VIL2
SPECIFICATIONS IN TABLE 3.
> 3.0V, X = 70 AND Y = 30.
THE DIGITAL INPUTS
图2. 时序的电平
Rev. 0 | Page 5 of 26
12583-003
1FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO
2MINIMUM V AND MAXIMUM V USED. SEE
IH
IL
VIH2
VIL2
5
2
5
5
2
3
15
AD7915/AD7916
绝对最大额定值
注意，等于或超出上述绝对最大额定值可能会导致产品永
表4.
参数
模拟输入
IN+、IN−至GND1
电源电压
REF、VIO至GND
VDD至GND
VDD至VIO
数字输入至GND
数字输出至GND
存储温度范围
结温
θJA热阻
10引脚MSOP封装
10引脚LFCSP_WD
θJC热阻
10引脚MSOP封装
10引脚LFCSP_WD
回流焊
1
额定值
−0.3 V至VREF + 0.3 V或±130 mA
−0.3 V至+6.0 V
−0.3 V至+3.0 V
−6 V至+3 V
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
−65°C至+150°C
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
150°C
200°C/W
48.7°C/W
44°C/W
2.96°C/W
JEDEC标准(J-STD-020)
有关IN+和IN−的解释，请参见“模拟输入”部分。
Rev. 0 | Page 6 of 26
AD7915/AD7916
引脚配置和功能描述
REF 1
IN+ 3
IN+ 3
IN– 4
10 VIO
AD7915/
AD7916
TOP VIEW
(Not to Scale)
GND 5
9
SDI/CS
8
SCK
7
SDO
6
CNV
GND 5
AD7915/
AD7916
TOP VIEW
(Not to Scale)
9
SDI/CS
8
SCK
7
SDO
6
CNV
NOTES
1. THE EXPOSED PAD CAN BE CONNECTED TO GND.
THIS CONNECTION IS NOT REQUIRED TO MEET
THE ELECTRICAL PERFORMANCES.
12583-004
REF 1
VDD 2
IN– 4
10 VIO
图3. 10引脚MSOP的引脚配置
12583-005
VDD 2
图4. 10引脚LFCSP的引脚配置
表5. 引脚功能描述
引脚编号 引脚名称
1
REF
类型1
AI
描述
基准输入电压。REF范围为2.4 V至5.1 V。
此引脚参考GND引脚，必须通过与之靠近的10 μF电容去耦至GND引脚。
电源。
正向差分模拟输入。
负向差分模拟输入。
电源地。
转换输入。此输入具有多个功能。在上升沿，CNV启动转换并选择器件的接口模式：链模式或片选
(CS)模式。CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据在CNV为高电平时读取。
2
3
4
5
6
VDD
IN+
IN−
GND
CNV
P
AI
AI
P
DI
7
8
9
SDO
SCK
SDI/CS
DO
DI
DI
串行数据输出。转换结果通过此引脚输出。它与SCK同步。
串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。
串行数据输入/片选。此输入具有多个功能。如下选择ADC的接口模式：
如果此引脚在CNV上升沿期间为低电平，则选择链模式。
此模式下，SDI/CS用作数据输入，以将两个或更多ADC的转换结果以菊花链方式传输到
单一SDO线路上。SDI/CS上的数字数据电平通过SDO输出，延迟16个SCK周期。
如果SDI/CS在CNV上升沿期间为高电平，则选择CS模式。
此模式下，SDI/CS或CNV在低电平时均可使能串行输出信号。
10
VIO
P
输入/输出接口数字电源。此引脚的标称电源与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。
EP
1
裸露焊盘。对于引脚架构芯片级封装(LFCSP)，裸露焊盘可连接到GND。此连接无需满足电气性能。
AI表示模拟输入，P表示电源，DI表示数字输入，DO表示数字输出。
Rev. 0 | Page 7 of 26
AD7915/AD7916
典型性能参数
1.0
0.6
0.4
0.4
0.2
0.2
DNL (LSB)
0.6
0
–0.2
0
–0.2
–0.4
–0.4
–0.6
–0.6
–0.8
–0.8
16384
32768
49152
65536
CODE
–1.0
0
16384
1.0
POSITIVE DNL: +0.39 LSB
NEGATIVE DNL: –0.39 LSB
0.8
0.6
0.4
0.4
0.2
0.2
DNL (LSB)
0.6
0
–0.2
0
–0.2
–0.4
–0.4
–0.6
–0.6
–0.8
–0.8
32768
49152
65536
CODE
–1.0
12583-406
INL (LSB)
POSITIVE INL: +0.39 LSB
0.8 NEGATIVE INL: –0.44 LSB
16384
0
AMPLITUDE (dB of FULL SCALE)
–60
–80
–100
–120
–140
–160
–180
49152
65536
fS = 500kSPS
fIN = 1kHz
–20
SNR = 90.61dB
THD = –117.23dB
SFDR = –102.55dB
SINAD = 90.61dB
–40
–60
–80
–100
–120
–140
–160
0
100
200
FREQUENCY (kHz)
250
12583-407
AMPLITUDE (dB of FULL SCALE)
0
SNR = 94.98dB
THD = –114.39dB
SFDR = –114.73dB
SINAD = 94.93dB
–40
32768
图9. DNL与代码的关系，REF = 2.5 V
fS = 500kSPS
fIN = 1kHz
–20
16384
CODE
图6. INL与代码的关系，REF = 2.5 V
0
65536
图8. 差分非线性(DNL)与代码的关系，REF = 5 V
1.0
0
49152
CODE
图5. 积分非线性(INL)与代码的关系，REF = 5 V
–1.0
32768
12583-409
0
图7. AD7916 FFT曲线图，REF = 5 V
–180
0
100
200
FREQUENCY (kHz)
图10. AD7916 FFT曲线图，REF = 2.5 V
Rev. 0 | Page 8 of 26
250
12583-410
–1.0
POSITIVE DNL: +0.31 LSB
NEGATIVE DNL: –0.38 LSB
0.8
12583-405
INL (LSB)
POSITIVE INL: +0.35 LSB
0.8 NEGATIVE INL: –0.39 LSB
12583-408
1.0
AD7915/AD7916
0
–20
–40
–60
–80
–100
–120
–140
SNR = 91.21dB
THD = –118.74dB
SFDR = –108.7dB
SINAD = 91.21dB
–40
–60
–80
–100
–120
–140
–160
100
200
300
400
500
FREQUENCY (kHz)
–180
12583-500
0
100
45000
40000
40000
35000
35000
30000
25000
20000
15000
10000
500
30000
25000
20000
15000
10000
FFD2 FFD3 FFD4 FFD5 FFD6 FFD7 FFD8 FFD9 FFDA FFDB
CODES IN HEX
图12. 一个直流输入的直方图(码中心)，REF = 5 V
12583-412
0
12583-411
FFE1 FFE2 FFE3 FFE4 FFE5 FFE6 FFE7 FFE8 FFE9 FFEA
CODES IN HEX
图15. 一个直流输入的直方图(码跃迁)，REF = 5 V
45000
98
40000
97
35000
96
SNR (dB)
30000
25000
20000
95
94
15000
10000
93
5000
FFF1 FFF2 FFF3 FFF4 FFF5 FFF6 FFF7 FFF8 FFF9 FFFA FFFB
CODES IN HEX
12583-414
NUMBER OF OCCURRENCES
400
5000
5000
0
300
图14. AD7915 FFT曲线图，REF = 2.5 V
NUMBER OF OCCURRENCES
NUMBER OF OCCURRENCES
图11. AD7915 FFT曲线图，REF = 5 V
0
200
FREQUENCY (kHz)
图13. 一个直流输入的直方图(码中心)，REF = 2.5 V
92
–10
–9
–8
–7
–6
–5
–4
–3
INPUT LEVEL (dB)
图16. SNR与输入电平的关系
Rev. 0 | Page 9 of 26
–2
–1
0
12583-415
0
12583-501
–160
–180
fS = 1MSPS
fIN = 1kHz
–20
SNR = 95.06dB
THD = –114.79dB
SFDR = –116.64dB
SINAD = 95.02dB
AMPLITUDE (dB of FULL SCALE)
AMPLITUDE (dB of FULL SCALE)
0
fS = 1MSPS
fIN = 1kHz
AD7915/AD7916
98
96
15.5
–100
110
14.0
88
13.5
86
THD (dB)
90
ENOB (Bits)
14.5
92
SFDR
–105
84
100
–115
2.25 2.50 2.75 3.00 3.25 3.50 3.75 4.00 4.25 4.50 4.75 5.00 5.25
95
THD
–120
12.5
82
105
–110
13.0
12.0
12583-413
SNR, SINAD (dB)
115
15.0
94
80
–95
REFERENCE VOLTAGE (V)
–125
2.25
SFDR (dB)
16.0
SNR
SINAD
ENOB
90
2.75
3.25
3.75
4.25
4.75
85
5.25
12583-416
100
REFERENCE VOLTAGE (V)
图17. SNR、SINAD和ENOB与基准电压的关系
图20. THD和SFDR与基准电压的关系
–100
94.8
94.6
–105
94.2
THD (dB)
SNR (dB)
94.4
94.0
–110
–115
93.8
–15
5
25
45
65
85
TEMPERATURE (°C)
105
125
–125
–55
5
25
45
65
85
105
125
图21. THD与温度的关系
–80
96
95
–85
94
–90
93
92
THD (dB)
–95
91
90
–100
–105
89
88
–110
87
–115
86
100
INPUT FREQUENCY (kHz)
12583-417
SINAD (dB)
–15
TEMPERATURE (°C)
图18. SNR与温度的关系
85
10
–35
–120
10
100
INPUT FREQUENCY (kHz)
图22. THD与输入频率的关系
图19. SINAD与输入频率的关系
Rev. 0 | Page 10 of 26
12583-420
–35
12583-418
93.4
–55
12583-421
–120
93.6
AD7915/AD7916
0.7
8
IVDD
POWER-DOWN CURRENTS (µA)
7
0.5
0.4
0.3
IREF
0.2
IVIO
0.1
6
5
4
3
IVDD + IVIO
2
0
2.375
2.425
2.475
2.525
2.575
2.625
VDD VOLTAGE (V)
0
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
0.7
IVDD
1.2
0.4
0.3
IREF
0.2
IVIO
0.1
–35
–15
5
25
45
65
85
105
125
IVDD
1.2
1.0
0.8
IREF
0.4
2.425
2.475
2.525
2.575
VDD VOLTAGE (V)
2.625
12583-121
IVIO
0.2
0.6
IREF
0.4
IVIO
0
–55
–35
–15
5
25
45
65
85
TEMPERATURE (°C)
图27. 工作电流与温度的关系(AD7915)
图24. 工作电流与温度的关系(AD7916)
0.6
0.8
0.2
TEMPERATURE (°C)
1.4
1.0
图25. 工作电流与VDD电压的关系(AD7915)
Rev. 0 | Page 11 of 26
105
125
12583-123
OPERATING CURRENTS (mA)
0.5
12583-120
OPERATING CURRENTS (mA)
0.6
OPERATING CURRENTS (mA)
125
1.4
IVDD
0
2.375
105
图26. 关断电流与温度的关系
图23. 工作电流与VDD电压的关系(AD7916)
0
–55
85
12583-303
1
12583-118
OPERATING CURRENTS (mA)
0.6
AD7915/AD7916
术语
积分非线性误差(INL)
有效分辨率
INL是指每个码与一条从负满量程画到正满量程的直线偏
有效分辨率的计算公式如下：
有效分辨率 = log2(2N/均方根输入噪声 )
差。用作负满量程的该点出现在第一个码跃迁之前的½
LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一个
电平。从各码的中心到该直线的距离即为偏差(见图29)。
它用位表示。
总谐波失真(THD)
差分非线性误差(DNL)
在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与此
理想值的最大偏差。经常用保证无失码的分辨率来描述这
THD指前五个谐波成分的均方根和与满量程输入信号的均
方根值之比，用分贝(dB)表示。
动态范围
一规格。
动态范围指满量程的均方根值与输入短接在一起时测得的
零电平误差
理想中间值电压(即0 V)与产生中间值输出码(即0 LSB)的实
际电压之差称为零电平误差。
总均方根噪声之比，用分贝(dB)表示。它使用−60 dB的信号
测得，因此包括所有噪声源和DNL伪像。
信噪比(SNR)
增益误差
当模拟电压高于标称负满量程½ LSB时(对于±5 V范围来说，
应在−4.999981 V)，发生第一个码跃迁(从100 ... 00跃迁至100 ...
01)。当模拟电压低于标称正满量程1½ LSB时(对于±5 V范
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB)表示。
围，应在+4.999943 V)，发生最后一个码跃迁(从011 … 10跃
信纳比(SINAD)
迁至011 … 11)。增益误差指最后一个跃迁的实际电平与第
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
一个跃迁的实际电平之差与二者的理想电平之差的偏差。
括谐波但直流除外的所有其它频谱成分的均方根和之比，
用分贝(dB)表示。
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分
孔径延迟
贝(dB)表示。
孔径延迟用于衡量采集性能，指从CNV输入的上升沿到输
入信号被保持以用于转换的时间。
有效位数(ENOB)
ENOB指利用正弦波输入测得的分辨率。与SINAD的关系
瞬态响应
如下：
瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行
精确采集所需的时间。
ENOB = (SINADdB − 1.76)/6.02
ENOB用位表示。
无噪声代码分辨率
无噪声代码分辨率是指这样一个位数，如果超过该位数，
则无法明确无误地解析各个代码，其计算公式为：
无噪声代码分辨率 = log2(2N/峰峰值噪声 )
它用位表示。
Rev. 0 | Page 12 of 26
AD7915/AD7916
工作原理
IN+
MSB
REF
GND
32,768C 16,384C
LSB
4C
2C
C
SW+
SWITCHES CONTROL
C
COMP
32,768C 16,384C
4C
2C
C
CONTROL
LOGIC
C
OUTPUT CODE
LSB
SW–
CNV
12583-020
MSB
BUSY
IN–
图28. ADC原理示意图
电路信息
在采集阶段，与比较器输入端相连的阵列端子通过SW+和
AD7915/AD7916是 高 速 、 低 功 耗 、 单 电 源 、 精 密 16位
SW−连接到GND。所有独立开关都连接到模拟输入端。因
ADC，使用逐次逼近型架构。
此，电容阵列用作采样电容，并采集IN+和IN−输入端的模
AD7916每秒可转换500,000样本(500 kSPS)，而AD7915每秒
拟信号。当采集阶段完成且CNV输入变为高电平时，就会
可转换1,000,000样本(1 MSPS)；在两次转换之间，两款器件
启动转换阶段。
均会关断。以1 MSPS速率工作时，AD7915典型功耗为7 mW，
当转换阶段开始时，SW+和SW−首先断开。然后，两个电
因此该ADC非常适合电池供电应用。
容阵列从输入端断开，并连接到GND输入端。因此，采集
AD7915/AD7916为用户提供片内采样保持放大器，没有任
阶段结束时捕获的IN+和IN−输入之间的差分电压施加于比
何流水线延迟，堪称多路复用多通道应用的理想之选。
AD7915/AD7916可与任何1.8 V至5 V数字逻辑系列接口，提
供10引脚MSOP封装或小型10引脚LFCSP封装，节省空间，
较器输入端，导致比较器不平衡。通过切换GND与REF之
间电容阵列的各元件，比较器输入将按照二进制加权电压
步进(VREF/2、VREF/4... VREF/65,536)变化。控制逻辑从MSB开
始切换这些开关，以便使比较器重新回到平衡状态。完成
配置灵活。
此过程后，器件返回采集阶段，而控制逻辑将产生ADC输
转换器操作
出码。
AD7915/AD7916是基于电荷再分配数模转换器(DAC)的逐
AD7915/AD7916具有一个片上转换时钟，因此转换过程不
次逼近型ADC。图28显示了该ADC的简化电路图。容性
需要串行时钟SCK。
DAC包含两个完全相同的18位二进制加权电容阵列，分别
连接到比较器的两个输入端。
Rev. 0 | Page 13 of 26
AD7915/AD7916
传递函数
表6. 输出码和理想输入电压
描述
+FSR – 1 LSB
中间电平 + 1 LSB
中间电平
中间电平 – 1 LSB
–FSR + 1 LSB
–FSR
011...111
011...110
011...101
1
2
100...001
这也是超量程模拟输入(VIN+ − VIN−大于VREF − VGND)对应的代码。
这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。
图30所示的例子为采用多个电源时AD7915/AD7916的建议
–FSR + 1 LSB
–FSR + 0.5 LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
连接图。
图29. ADC理想传递函数
V+
REF1
V+
2.5V
CREF
10µF2
100nF
1.8V TO 5.5V
100nF
20Ω
0V TO VREF
V–
V+
IN+
4
VDD
AD7915/
AD7916
IN–
20Ω
VREF TO 0V
ADA4805-x3
REF
2.7nF
GND
VIO
SDI/CS
SCK
SDO
3-WIRE INTERFACE
CNV
2.7nF
V–
4
1SEE
THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
SEE THE RECOMMENDED LAYOUT IN FIGURE 49 AND FIGURE 50.
3SEE THE DRIVER AMPLIFIER CHOICE SECTION.
4OPTIONAL FILTER. SEE THE ANALOG INPUTS SECTION.
2C
REF
图30. 采用多个电源的典型应用电路
Rev. 0 | Page 14 of 26
12583-022
100...000
–FSR
数字输出码
(十六进制)
0x7FFF1
0x00001
0x00000
0xFFFF
0x8001
0x80002
模拟输入
VREF = 5 V
+4.999847 V
+152.6 µV
0V
−152.6 µV
−4.999847 V
−5 V
典型连接图
100...010
12583-021
ADC CODE (TWOS COMPLEMENT)
AD7915/AD7916的理想传递特性如图29和表6所示。
AD7915/AD7916
模拟输入
当 驱 动 电 路 的 源 阻 抗 较 低 时 ， 可 以 直 接 驱 动 AD7915/
图31显示了AD7915/AD7916输入结构的等效电路。
AD7916。高源阻抗会显著影响交流特性，特别是THD。
两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。
需要注意，模拟输入信号的电压值不能比基准输入电压
直流特性对输入阻抗的敏感度相对较低。最大的源阻抗取
决于可容许的总谐波失真(THD)。THD性能下降程度是源
(REF)高0.3 V以上。如果模拟输入信号的电压超过这一水平，
阻抗和最大输入频率的函数。
二极管将呈正偏并开始传导电流。这些二极管可以处理最
驱动放大器选择
高130 mA的正偏电流。然而，如果输入缓冲器的供电电压
虽然AD7915/AD7916很容易驱动，但驱动放大器必须满足
(例如ADA4805-1或ADA4805-2的供电电压，图30显示为
下列要求：
ADA4805-x)与REF不同，则模拟输入信号的电压可能比电
源电压高超过0.3 V。此时(例如输入缓冲器短路)，电流限
• 驱动放大器所产生的噪声必须足够低，以保持AD7915/
AD7916的SNR和转换噪声性能。来自驱动器的噪声由
制可以保护器件。
RIN和CIN所构成的AD7915/AD7916模拟输入电路单极低
REF
D1
IN+ OR IN–
RIN
波。AD7915/AD7916的典型噪声为60 μV rms，因此放大
CIN
器引起的SNR性能降低为：
D2
12583-023
CPIN
通滤波器进行滤波，或者由外部滤波器(如有)进行滤
GND
图31. 等效模拟输入电路
模拟输入结构支持IN+和IN−之间真差分信号的采样。借助
这些差分输入，可以抑制两个输入端的共模信号。
其中：
f–3dB为AD7915/AD7916的输入带宽(10 MHz)，单位为兆
90
赫，或者是输入滤波器(如有)的截止频率。
N为放大器的噪声增益(例如，缓冲器配置时为1)。
85
eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。
CMRR (dB)
80
• 对于交流应用，应使用THD性能与AD7915/AD7916相当
的驱动器。
75
• 对于多通道、多路复用应用，驱动放大器和AD7915/
70
AD7916模 拟 输 入 电 路 必 须 使 电 容 阵 列 以 16位 水 平
(0.0015%, 15 ppm)。在放大器的数据手册中，更常见的
65
是规定0.1%至0.01%的建立时间。这可能与16位水平的
10k
100k
FREQUENCY (Hz)
1M
10M
建立时间显著不同，因此选择之前必须进行验证。
12583-040
60
1k
表7. 推荐驱动放大器1
图32. 模拟输入CMRR与频率的关系
在采集阶段，模拟输入(IN+或IN−)的阻抗可以看成是由RIN
和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包
括引脚电容。RIN典型值为400 Ω，是由串联电阻与开关的导
通电阻构成的集总元件。CIN典型值为30 pF，主要包括ADC
采样电容。
在采样阶段，开关闭合时，输入阻抗受限于CPIN。RIN和CIN
放大器
ADA4805-1/ADA4805-2
ADA4940-1
ADA4941-1
ADA4841-1/ADA4841-2
ADA4897-2
AD8655
AD8605, AD8615
1
典型应用
极低噪声、小尺寸、低功耗
极低噪声、低功耗、单端至差分
极低噪声、低功耗、单端至差分
极低噪声、小尺寸、低功耗
极低噪声、高频
5 V单电源、低噪声
5 V单电源、低功耗
关于最新的推荐驱动器，参见AD7915/AD7916产品页面上列出的产品推荐。
构成一个单极低通滤波器，可以降低不良混叠效应并限制
噪声。
Rev. 0 | Page 15 of 26
AD7915/AD7916
R5
R6
R3
R4
+5V REF
10µF
+5.2V
100nF
REF
OUT–
20Ω
IN+
2.7nF
2.7nF
OUT+
100nF
IN–
20Ω
IN
+2.5V
REF
VDD
AD7915/
AD7916
GND
FB
ADA4941-1
R1
R2
12583-025
±10V,
±5V, ..
–0.2V
CF
图33. 单端转差分驱动器电路
单端转差分驱动器
电源
对于使用单端模拟信号(双极性或单极性)的应用，单端转
AD7915/AD7916使用两个电源引脚：内核电源(VDD)和数
差分驱动器ADA4941-1可以为该器件提供差分输入，原理
字输入/输出接口电源(VIO)。VIO可以与1.8 V至5.5 V的任何
图见图33。ADA4940-1是一款全差分放大器，也可用作单
逻辑直接接口。为减少所需的电源数，VIO和VDD引脚可
端转差分放大器。
以连在一起。AD7915/AD7916与VIO和VDD电源的时序无
R1和R2设置输入范围与ADC范围(V REF )之间的衰减比。
关。此外，这些器件在很宽的频率范围内对电源变化不敏
R1、R2和CF根据所需的输入电阻、信号带宽、抗混叠和噪
感，如图34所示。
声贡献进行选择。例如，对于±10 V范围和4 kΩ阻抗，R2 =
95
1 kΩ，R1 = 4 kΩ。
90
R3和R4设置ADC的IN−输入的共模电压，R5和R6设置ADC
对于使用单电源的±10 V范围，R3 = 8.45 kΩ，R4 = 11.8 kΩ，
R5 = 10.5 kΩ，R6 = 9.76 kΩ。
85
PSRR (dB)
的IN+输入的共模电压。确保共模电压接近VREF/2。例如，
基准电压输入
80
75
70
AD7915/AD7916基准电压输入REF具有动态输入阻抗，因
65
60
1k
耦，如“布局布线”部分所述。
利用极低阻抗源(例如使用AD8031、ADA4805-1或AD8605
的基准电压缓冲器)驱动REF时，10 μF(X5R，0805尺寸)陶瓷
芯片电容可实现最佳性能。
如果使用无缓冲基准电压，去耦值取决于所使用的基准电
压源。例如，使用低温漂基准电压源ADR433时，22 μF(X5R，
1206尺寸)陶瓷芯片电容可实现最佳性能。
如果需要，可以使用低至2.2
μF的基准电压去耦电容，它
对性能(特别是DNL)的影响极小。
10k
100k
FREQUENCY (Hz)
1M
12583-139
此必须利用低阻抗源驱动，REF与GND引脚之间应有效去
图34. 电源抑制比(PSRR)与频率的关系
AD7915/AD7916在每个转换阶段结束时自动进入关断模式。
数字接口
尽管引脚数很少，AD7915/AD7916在串行接口模式上仍具
有灵活性。
CS模式下，AD7915/AD7916与SPI、QSPI™、MIRCROWIRE™、
数字主机和DSP兼容。此模式下，AD7915/AD7916可使用
三线式或四线式接口。三线式接口使用CNV、SCK和SDO
无论如何，REF与GND引脚之间不需要额外的低值陶瓷去
信号，可将线路连接减至最少，在隔离应用中非常有用。
耦电容(如100 nF)。
Rev. 0 | Page 16 of 26
AD7915/AD7916
• 链模式下，如果CNV上升沿期间SCK为高电平(参见
四线式接口使用SDI/CS、CNV、SCK和SDO信号，用于启
动转换的CNV与回读时序(SDI)独立，这在低抖动采样或同
图46)。
步采样应用中很有用。
CS模式(三线式且无繁忙指示)
链模式下，AD7915/AD7916提供菊花链特性，利用SDI输
在将单个AD7915/AD7916连接到兼容SPI的数字主机时，
入可在类似移位寄存器的单条数据线上实现多个ADC的
通常会使用此模式。连接图如图35所示，相应的时序如图
级联。
36所示。
器件工作模式取决于CNV上升沿出现时的SDI/CS电平。如
将SDI/CS连接到VIO时，CNV上的上升沿启动转换，选择
果SDI/CS为高电平，选择CS模式，而如果SDI/CS为低电
CS模 式 ， 并 强 制 SD O 进 入 高 阻 态 。 转 换 完 成 后 ，
平，则选择链模式。SDI/CS保持时间是当SDI/CS和CNV连
AD7915/AD7916进入采集阶段并关断。CNV变为低电平
接在一起时，始终选择链模式。任一模式下，
时，MSB输出至SDO。剩余数据位在随后的SCK下降沿逐
AD7915/AD7916均提供在数据位前强制加入起始位的选
个输出。数据在SCK的上升沿和下降沿均有效。虽然上升
项。此起始位可用作繁忙信号指示，以中断数字主机并触
沿可以捕捉数据，但使用SCK下降沿的数字主机能实现更
发数据读取。如果无繁忙指示，用户必须在回读前等待最
快的读取速率，只要它具有合理的保持时间。在第16个
大转换时间。
SCK下降沿之后，或者当CNV变为高电平时(以最先出现者
繁忙指示功能在下列情况下使能：
为准)，SDO返回高阻态。
• CS模式下，如果ADC转换结束时CNV或SDI为低电平
(参见图38和图42)。
CONVERT
DIGITAL HOST
CNV
VIO
SDI/CS
AD7915/
AD7916
DATA IN
SDO
12583-027
SCK
CLK
图35. CS模式(无繁忙指示、三线式)连接图(SDI高电平)
SDI/CS = 1
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
14
tHSDO
16
tSCKH
tDSDO
tEN
SDO
15
D15
D14
D13
tDIS
D1
图36. CS模式(无繁忙指示、三线式)串行接口时序(SDI高电平)
Rev. 0 | Page 17 of 26
D0
12583-028
SCK
AD7915/AD7916
CS模式(三线式且有繁忙指示)
用SCK下降沿的数字主机能实现更快的读取速率，只要它
在将单个AD7915/AD7916连接到具有中断输入的兼容SPI
具有合理的保持时间。在可选的第17个SCK下降沿之后，
的数字主机时，通常会使用此模式。
或者当CNV变为高电平时(以最先出现者为准)，SDO返回
高阻态。
连接图如图37所示，相应的时序如图38所示。
如果同时选择多个AD7915/AD7916器件，SDO输出引脚可
将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS
在不造成损坏或引起闩锁的情况下处理此竞争。同时，建
模式，并强制SDO进入高阻态。无论CNV状态如何，SDO
议此竞争尽可能短暂，以限制额外功耗。
都会保持高阻态，直至转换完成。最小转换时间之前，
CNV可选择其它SPI器件，如模拟多路复用器，但CNV必
须在最小转换时间逝去前返回低电平，接着在最大转换时
CONVERT
间内保持低电平，以保证生成繁忙信号指示。转换完成
时，SDO从高阻态变为低阻态。结合SDO线路上的上拉，
此转换可用作中断信号，以启动由数字主机控制的数据读
VIO
CNV
VIO
SDI
取。AD7915/AD7916接着进入采集阶段并关断。数据位则
AD7915/
AD7916
SDO
DIGITAL HOST
47kΩ
DATA IN
SCK
在随后的SCK下降沿逐个输出，MSB优先。数据在SCK的
IRQ
上升沿和下降沿均有效。虽然上升沿可以捕捉数据，但使
12583-017
CLK
图37. CS模式(三线式且有繁忙指示)连接图(SDI高电平)
SDI = 1
tCYC
tCNVH
CNV
AQUISITION
tCONV
tACQ
CONVERSION
AQUISITION
tSCK
tSCKL
1
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
SDO
D15
D14
D1
图38. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平)
Rev. 0 | Page 18 of 26
D0
12583-018
SCK
AD7915/AD7916
CS模式(四线式且无繁忙指示)
着在最大可能转换时间内保持高电平。转换完成后，
在将多个AD7915/AD7916连接到兼容SPI的数字主机时，
AD7915/AD7916进入采集阶段并关断。每个ADC结果可通
通常会使用此模式。
过将SDI/CS输入拉低来读取，从而将MSB输出至SDO。剩
余数据位则在随后的SCK下降沿逐个输出。数据在SCK的
使用两个AD7915/AD7916器件的连接图示例如图39所示，
上升沿和下降沿均有效。虽然上升沿可以用于捕捉数据，
相应的时序如图40所示。
但使用SCK下降沿的数字主机能实现更快的读取速率，只
将SDI置为高电平时，CNV上的上升沿启动转换，选择
要它具有合理的保持时间。在第16个SCK下降沿之后，或
SDI/CS模式，并强制SDO进入高阻态。此模式下，CNV在
者当SDI/CS变为高电平时(以最先出现者为准)，SDO返回
转换阶段和随后的数据回读期间必须保持高电平；如果
高阻态，可读取另一个AD7915/AD7916。
SDI/CS和CNV为低电平，SDO变为低电平。最小转换时间
之前，SDI/CS可用于选择其它SPI器件，如模拟多路复用
器，但SDI/CS必须在最小转换时间逝去前返回高电平，接
CS2
CS1
CONVERT
CNV
SDI/CS
CNV
AD7915/
AD7916
SDO
SDI/CS
AD7915/
AD7916
SCK
DIGITAL HOST
SDO
SCK
12583-029
DATA IN
CLK
图39. CS模式(无繁忙指示、四线式)连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI/CS (CS1)
tHSDICNV
SDI/CS (CS2)
tSCK
SCK
1
tEN
SDO
2
tHSDO
D15
3
14
tDSDO
D14
D13
15
16
17
18
D1
D0
D15
D14
30
31
32
D1
D0
tSCKH
tDIS
图40. CS模式(无繁忙指示、四线式)串行接口时序
Rev. 0 | Page 19 of 26
12583-030
tSCKL
AD7915/AD7916
CS模式(四线式且有繁忙指示)
结合SDO线路上的上拉，此转换可用作中断信号，以启动
在将单个AD7915/AD7916连接到具有中断输入的SPI兼容
由数字主机控制的数据回读。AD7915/AD7916接着进入采
数字主机时，以及用于采样模拟输入的CNV与用于选择数
集阶段并关断。数据位则在随后的SCK下降沿逐个输出，
据读取的信号需要相互保持独立时，通常会使用此模式。
MSB优先。数据在SCK的上升沿和下降沿均有效。虽然上
该要求在需要CNV低抖动的应用中尤其重要。
升沿可以用于捕捉数据，但使用SCK下降沿的数字主机能
实现更快的读取速率，只要它具有合理的保持时间。在可
连接图如图41所示，相应的时序如图42所示。
选的第17个SCK下降沿之后，或者当SDI变为高电平时(以
将SDI置为高电平时，CNV上的上升沿启动转换，选择CS
最先出现者为准)，SDO返回高阻态。
模式，并强制SDO进入高阻态。此模式下，CNV在转换阶
段和随后的数据回读期间必须保持高电平。(如果SDI和
CS1
CNV为低电平，SDO变为低电平。)最小转换时间之前，
CONVERT
VIO
CNV
必须在最小转换时间逝去前返回低电平，接着在最大转换
SDI
时间内保持低电平，以保证生成繁忙信号指示。转换完成
AD7915/
AD7916
SDO
DIGITAL HOST
47kΩ
DATA IN
SCK
时，SDO从高阻态变为低阻态。
IRQ
12583-300
SDI可用于选择其它SPI器件，如模拟多路复用器，但SDI
CLK
图41. CS模式(四线式且有繁忙指示)连接图
tCYC
CNV
AQUISITION
tCONV
tACQ
CONVERSION
AQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
2
3
15
17
tSCKH
tHSDO
tDSDO
tEN
SDO
16
D15
D14
tDIS
D1
图42. CS模式(四线式且有繁忙指示)串行接口时序
Rev. 0 | Page 20 of 26
D0
12583-301
1
SCK
AD7915/AD7916
链模式(无繁忙指示)
平。转换完成后，MSB输出至SDO，AD7915/AD7916进入
此模式可用于在三线式串行接口上以菊花链形式连接多个
采集阶段并关断。存储在内部移位寄存器中的剩余数据位
AD7915/AD7916器件。这一特性有助于减少器件数量和线
则在随后的SCK下降沿逐个输出。对于每个ADC，SDI馈
路连接，例如在隔离式多转换器应用或接口能力有限的系
入内部移位寄存器的输入，并通过SCK下降沿逐个输出。
统中。数据回读与读取移位寄存器相似。
链内每个ADC首先输出数据MSB，回读N个ADC需要16 × N
个时钟。数据在SCK的上升沿和下降沿均有效。虽然上升
使用两个AD7915/AD7916器件的连接图示例如图43所示，
沿可以用于捕捉数据，但使用SCK下降沿的数字主机能实
相应的时序如图44所示。
现更快的读取速率，从而在链中容纳更多AD7915/AD7916
SDI/CS和CNV为低电平时，SDO变为低电平。将SCK置为
器件，只要数字主机具有合理的保持时间。最大转换速率
低电平时，CNV上的上升沿启动转换，并选择链模式。此
可因总回读时间而降低。
模式下，CNV在转换阶段和随后的数据回读期间保持高电
CONVERT
CNV
AD7915/
AD7916
AD7915/
AD7916
SDO
SDI/CS
DIGITAL HOST
SDO
DATA IN
B
SCK
A
SCK
12583-031
SDI/CS
CNV
CLK
图43. 链模式(无繁忙指示)连接图
SDI/CSA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
SCK
tHSCKCNV
tSCK
tSCKL
tSSCKCNV
1
2
3
tSSDISCK
tEN
SDOA = SDI/CSB
14
15
16
17
18
DA15
DA14
30
31
32
DA1
DA0
tSCKH
tHSDISCK
DA15
DA14
DA13
DA 1
DA0
DB15
DB14
DB13
DB1
DB0
SDOB
图44. 链模式(无繁忙指示)串行接口时序
Rev. 0 | Page 21 of 26
12583-032
tHSDO
tDSDO
AD7915/AD7916
链模式(有繁忙指示)
数 字 主 机 的 ADC的 SDO引 脚 (参 见 图 45中 标 示 为 C的
此模式也可用于在三线式串行接口上以菊花链形式连结多
AD7915/AD7916 ADC)变为高电平。SDO上的这一转换可用
个AD7915/AD7916器件，同时提供繁忙指示。这一特性有
作繁忙指示，以触发由数字主机控制的数据回读。
助于减少器件数量和线路连接；例如在隔离式多转换器应
AD7915/AD7916接着进入采集阶段并关断。存储在内部移
用或接口能力有限的系统中。数据回读与读取移位寄存器
位寄存器中的剩余数据位则在随后的SCK下降沿以MSB优
相似。
先方式逐个输出。对于每个ADC，SDI馈入内部移位寄存
器的输入，并通过SCK下降沿逐个输出。链内每个ADC首
使用三个AD7915/AD7916器件的连接图示例如图45所示，
相应的时序如图46所示。
先输出数据MSB，回读N个ADC需要16 × N + 1个时钟。虽
SDI和CNV为低电平时，SDO变为低电平。将SCK置为高
机能实现更快的读取速率，从而在链中容纳更多AD7915/
然上升沿可以用于捕捉数据，但使用SCK下降沿的数字主
电平时，CNV上的上升沿启动转换，选择链模式，并启用
AD7916器件，只要数字主机具有合理的保持时间。
繁忙指示功能。此模式下，CNV在转换阶段和随后的数据
回读期间保持高电平。链内所有ADC完成转换后，最靠近
CONVERT
CNV
CNV
AD7915/
AD7916
AD7915/
AD7916
SDO
SDI
A
SDO
SDI
B
SCK
DIGITAL HOST
SDO
DATA IN
C
SCK
SCK
IRQ
12583-302
SDI
CNV
AD7915/
AD7916
CLK
图45. 链模式(有繁忙指示)连接图
tCYC
CNV = SDIA
AQUISITION
tCONV
tACQ
CONVERSION
AQUISITION
tSCK
tSCKH
1
tHSDICNV
tEN
2
3
tSSDISCK
DA15
SDOA = SDIB
tDSDOSDI
15
16
17
DA14
DA13
18
19
31
32
33
34
35
tSCKL
tHSDISC
tHSDO
SDOB = SDIC
4
DA1
47
48
tDSDOSDI
DA0
tDSDOSDI
tDSDO
DB15
DB14
DB13
DB1
DB0
DA15
DA14
DA1
DA0
DC15
DC14
DC13
DC1
DC0
DB15
DB14
DB1
DB0
tDSDOSDI
SDOC
49
tDSDODSI
图46. 链模式(有繁忙指示)串行接口时序
Rev. 0 | Page 22 of 26
DA15
DA14
DA1
DA0
12583-026
tSSDICNV
SCK
AD7915/AD7916
应用信息
与BLACKFIN DSP接口
布局布线
AD7915/AD7916可以轻松连接到Blackfin® DSP SPI或SPORT。
AD7915/AD7916的印刷电路板应采用模拟部分与数字部分
SPI配置很简单，使用标准SPI接口就能完成，如图47所示。
分 离 设 计 ， 并 限 制 在 电 路 板 的 一 定 区 域 内 。 AD7915/
AD7916的模拟信号位于左侧，数字信号位于右侧，这种引
SCK
SPI_MISO
SDO
SPI_MOSI
CNV
脚排列可以简化设计。
AD7915/
AD7916
避免在器件下方布设数字线路，否则会将噪声耦合至芯片
管芯，除非在AD7915/AD7916下方铺一个接地层用作屏
12583-035
DSP
SPI_CLK
蔽。不要在模拟信号路径附近运行快速开关信号(如CNV
图47. Blackfin SPI接口的典型连接
或时钟)。避免数字信号与模拟信号交叠。
同样，SPORT接口可用于与该ADC接口。SPORT接口有很
多优点，比如可以使用直接存储器访问(DMA)，并提供更
低抖动的CNV信号(由硬件计数器产生)。
建议至少使用一个接地层。数字和模拟部分可以共用或分
割使用接地层。后一情况中，接地层应在AD7915/AD7916
器件下方连接。
SPORT与AD7915/AD7916接口之间可能需要一些胶连逻
辑 。 AD7915/AD7916的 评 估 板 直 接 与 基 于 Blackfin
(ADSP-BF527)的SDP板的SPORT接口。用于SPORT接口的
配置需要添加一些胶连逻辑，如图48所示。将CNV置为高
电平时，ADC的SCK输入关断，以便在转换数据时保持
SCK线路静态，从而确保结果的完整性。此方法使用ADC
AD7915/AD7916基准电压输入REF具有动态输入阻抗。使
用最小寄生电感去耦REF的方法是将基准电压源的去耦陶
瓷电容靠近(理想情况是正对)REF和GND引脚放置，并用
较宽的低阻抗走线进行连接。
最后，AD7915/AD7916的电源VDD和VIO应通过陶瓷电容
门和NOT门形成SCK路径。RSCLK和RFS路径上使用的其
去耦，其值通常为100 nF，靠近AD7915/AD7916放置，并用
他逻辑门用于延迟匹配，在路径长度较短时可以省去。
短而宽的走线连接，以提供低阻抗路径并减小电源线路上
以上只是将SPORT接口用于该ADC的一种方法；还存在其
的毛刺噪声影响。
图49和图50是遵循这些规则的布局布线示例。
他相似解决方案。
VDRIVE
DR
SDO
RSCLK
TSCLK
AD7915/
AD7916
RFS
TFS
CNV
图48. Blackfin Sport接口的评估板连接
Rev. 0 | Page 23 of 26
12583-045
DSP
SCK
AD7915/AD7916
评估AD7915/AD7916性能
AD7915/AD7916评估板(EVAL-AD7915SDZ/EVAL-AD7916SDZ)
的用户指南UG-340中给出了AD7915/AD7916的其它推荐布
局。评估板套件包括装配完善且经过测试的评估板、用
户指南以及用于从PC通过EVAL-SDP-CB1Z控制评估板的
软件。
12583-034
AD7915/
AD7916
12583-033
图50. AD7915/AD7916的推荐布局布线(底层)
图49. AD7915/AD7916的推荐布局布线(顶层)
Rev. 0 | Page 24 of 26
AD7915/AD7916
外形尺寸
3.10
3.00
2.90
10
3.10
3.00
2.90
5.15
4.90
4.65
6
1
5
PIN 1
IDENTIFIER
0.50 BSC
15° MAX
1.10 MAX
0.15
0.05
COPLANARITY
0.10
0.30
0.15
0.70
0.55
0.40
0.23
0.13
6°
0°
091709-A
0.95
0.85
0.75
COMPLIANT TO JEDEC STANDARDS MO-187-BA
图51. 10引脚超小型封装[MSOP]
(RM-10)
图示尺寸单位：mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
10
6
0.50
0.40
0.30
5
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
1.74
1.64
1.49
EXPOSED
PAD
0.30
0.25
0.20
1
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 MIN
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
02-05-2013-C
PIN 1 INDEX
AREA
0.20 REF
图52. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双排引脚(CP-10-9)
图示尺寸单位：mm
订购指南
型号1、2、3
AD7915BRMZ
AD7915BRMZ-RL7
AD7915BCPZ-RL7
AD7916BRMZ
AD7916BRMZ-RL7
AD7916BCPZ-RL7
EVAL-AD7915SDZ
EVAL-AD7916SDZ
EVAL-SDP-CB1Z
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
封装描述
10引脚MSOP，卷带
10引脚MSOP，7"卷带和卷盘
10引脚LFCSP_WD，7"卷带和卷盘
10引脚MSOP，卷带
10引脚MSOP，7"卷带和卷盘
10引脚LFCSP_WD，7"卷带和卷盘
评估板
评估板
系统演示板，通过USB与PC接口，
用作数据传输控制器板
Z = 符合RoHS标准的兼容器件。
EVAL-AD7915DZ和EVAL-AD7916SDZ板可单独用作评估板，或与EVAL-SDP-CB1Z配合用于评估和演示。
3
EVAL-SDP-CB1Z板允许PC对所有带SD标志后缀的ADI评估板进行控制并与之通信。
1
2
Rev. 0 | Page 25 of 26
封装选项
RM-10
RM-10
CP-10-9
RM-10
RM-10
CP-10-9
订购数量
50
1,000
1,500
50
1,000
1,500
标识
C85
C85
C87
C86
C86
C87
AD7915/AD7916
注释
©2015 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12583sc-0-3/15(0)
Rev. 0 | Page 26 of 26