8チャンネル、1MSPS、20ピンTSSOP シーケンサ付き8/10/12ビットADC AD7908/AD7918/AD7928 機能ブロック図 特長 高速スループット・レート：1MSPS AVDD：2.7∼5.25Vで仕様規定 低消費電力: 3V電源、1MSPSで最大6.0mW 5V電源、1MSPSで最大13.5mW シーケンサ付きの8（シングルエンド）入力 広入力帯域幅: AD7928、50kHz入力周波数で最小SINADは70dB 柔軟な電源／シリアル・クロック・スピード管理 パイプライン遅延なし 高速シリアル・インターフェースSPITM/QSPITM/ MICROWIRETM/DSPコンパチブル シャットダウン・モード：最大0.5µA 20ピンTSSOPパッケージ AVDD REF IN VIN 0 • • • • • • • • • • • • • VIN7 T/H 8/10/12ビット 逐次比較型ADC I/P MUX SCLK DOUT コントロール・ロジック シーケンサ DIN CS 概要 AD7908/AD7918/AD7928 AD7908/AD7918/AD7928 は、それぞれ8 ビット、10 ビット、 12 ビットの、高速、低消費電力、 8 チャンネルの逐次比較型 ADCです。これらのデバイスは、単電源2.7∼5.25Vで動作し、 最大 1MSPS のスループット・レートを実現します。また、 8MHzを超える入力周波数に対応できる、ローノイズ、広帯域 VDRIVE GND 製品のハイライト 幅のトラック・アンド・ホールド・アンプを内蔵しています。 ___ 変換プロセスとデータ・アクイジションは、CSとシリアル・ク ロック信号を使用して制御するため、マイクロプロセッサや ___ DSP と簡単にインターフェースをとることができます。 CS の 立ち下がりエッジで入力信号をサンプリングし、変換もこの時 点で開始します。デバイスに関連するパイプライン遅延はあり ません。 1. 低消費電力で高スループット AD7908/AD7918/AD7928 は、最大 1MSPS のスループッ ト・レートを提供します。3V電源での最大スループット・ レートで、最大6mWの電力しか消費しません。 AD7908/AD7918/AD7928では、高度な設計手法を使用して、 最大スループット・レートできわめて低い消費電力を達成しま す。最大スループット・レートで、3V電源で最大2mA、5V電 源で最大2.7mAの電流しか消費しません。 3. VDRIVE機能による単電源動作 AD7908/AD7918/AD7928は、単電源2.7∼5.25Vで動作し ます。 V DRIVE 機能によって、 AV DD とは無関係に、シリア ル・インターフェースを3Vまたは5Vのプロセッサ・システ コントロール・レジスタの設定によって、デバイスのアナログ 入力範囲として 0V ∼ REF INまたは 0V ∼ 2 × REF INを選択でき、 ストレート・バイナリーまたは2 の補数の出力コーディングを 選べます。AD7908/AD7918/AD7928は、チャンネル・シーケ ンサ付きの8 つのシングルエンド・アナログ入力をそれぞれ備 えているため、あらかじめプログラムしたチャンネルを連続的 に変換できます。 AD7908/AD7918/AD7928の変換時間は、SCLK周波数によっ て決まります。 SCLK 周波数は、変換を制御するためのマス ター・クロックとしても使用されます。 2. チャンネル・シーケンサ付きの8つのシングルエンド入力 一連のチャンネルを選択でき、それによってADCがサイク ルし、変換を続けます。 ムに直接接続できます。 4. 柔軟な電源／シリアル・クロック・スピード管理 シリアル・クロックによって変換レートが決まるため、シ リアル・クロック・スピードを上げることで変換時間を短 縮できます。低いスループット・レートで最大の電力効率 をあげるために、AD7908/AD7918/AD7928にはさまざま なシャットダウン・モードもあります。フル・シャットダ ウンでの消費電流は最大0.5µAです。 5. パイプライン遅延なし AD7908/AD7918/AD7928 は標準的な逐次比較型ADCを備 ___ えており、CS 入力での立ち下がりエッジの変換制御によっ て、サンプリングのタイミングを正確に制御します。 REV. 0 アナログ・デバイセズ株式会社 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を暗示的または明示的に許諾するもので もありません。記載の商標および登録商標は、それぞれの企業が所有するものです。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868（代） AD7908/AD7918/AD7928 AD7908 ― 仕様 パラメータ ダイナミック性能 信号対（ノイズ＋歪み）（SINAD）2 S/N比（SNR）2 全高調波歪み（THD）2 ピーク高調波またはスプリアス・ノイ ズ（SFDR）2 相互変調歪み（IMD）2 2次項 3次項 アパーチャ遅延 アパーチャ・ジッター チャンネル間絶縁2 フル・パワー帯域幅 （特に指定のない限り、 AV DD ＝ V DRIVE ＝ 2.7 ∼ 5.25V 、 REF IN ＝ 2.5V 、 f SCLK ＝ 20MHz 、 TA＝TMIN∼TMAX） Bバージョン1 単位 49 49 −66 −64 dB（min） dB（min） dB（max） dB（max） −90 −90 dB（typ） dB（typ） ns（typ） ps（typ） dB（typ） MHz（typ） MHz（typ） テスト条件／備考 fIN＝50kHzサイン波、fSCLK＝20MHz fa＝40.1kHz、fb＝41.5kHz 10 50 −85 8.2 1.6 fIN＝400kHz 3dBの場合 0.1dBの場合 DC精度2 8 ビット ±0.2 ±0.2 LSB（max） LSB（max） ±0.5 ±0.05 ±0.2 ±0.05 LSB（max） LSB（max） LSB（max） LSB（max） ±0.2 ±0.05 ±0.5 ±0.1 ±0.2 ±0.05 LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） 0∼REFIN 0∼2×REFIN ±1 20 V V µA（max） pF（typ） RANGEビットを1に設定 RANGEビットを0に設定、AVDD/VDRIVE＝4.75∼5.25V リファレンス入力 REFIN入力電圧 DCリーク電流 REFIN入力インピーダンス 2.5 ±1 36 V µA（max） kΩ（typ） 仕様性能を得るには±1% ロジック入力 ハイレベル入力電圧、VINH ローレベル入力電圧、VINL 入力電流、IIN 入力容量、CIN3 0.7×VDRIVE 0.3×VDRIVE ±1 10 V（min） V（max） µA（max） pF（max） VDRIVE−0.2 0.4 ±1 10 V（min） V（max） µA（max） pF（max） 分解能 積分非直線性 微分非直線性 0V∼REFIN入力範囲 オフセット誤差 オフセット誤差マッチ ゲイン誤差 ゲイン誤差マッチ 0V∼2×REFIN入力範囲 正のゲイン誤差 正のゲイン誤差マッチ ゼロ・コード誤差 ゼロ・コード誤差マッチ 負のゲイン誤差 負のゲイン誤差マッチ アナログ入力 入力電圧範囲 DCリーク電流 入力容量 ロジック出力 ハイレベル出力電圧、VOH ローレベル出力電圧、VOL フローティング状態リーク電流 フローティング状態出力容量3 出力コーディング 変換レート 変換時間 トラック・アンド・ホールド・アクイ ジション時間 スループット・レート 8ビットまでノー・ミスコード保証 出力コード、ストレート・バイナリー REFIN±REFINの範囲で、出力コード2の補数 fSAMPLE＝1MSPS 標準で10nA、VIN＝0VまたはVDRIVE ISOURCE＝200µA、AVDD＝2.7∼5.25V ISINK＝200µA ストレート・バイナリー 2の補数 コーディング・ビットを1に設定 コーディング・ビットを0に設定 800 300 300 1 20MHzのSCLKで16 SCLKサイクル サイン波入力 フルスケール・ステップ入力 シリアル・インターフェースのセクションを参照 ns（max） ns（max） ns（max） MSPS（max） ―2― REV. 0 AD7908/AD7918/AD7928 Bバージョン1 単位 2.7/5.25 2.7/5.25 V（min/max） V（min/max） 600 2.7 2 960 0.5 0.5 µA（typ） mA（max） mA（max） µA（typ） µA（max） µA（max） 13.5 6 自動シャットダウン・モード（静止時） 2.5 1.5 フル・シャットダウン・モード 2.5 1.5 mW（max） mW（max） µW（max） µW（max） µW（max） µW（max） パラメータ テスト条件／備考 電源条件 AVDD VDRIVE IDD4 ノーマル・モード（静止時） ノーマル・モード（動作時） 自動シャットダウン・モード使用 フル・シャットダウン・モード 消費電力4 ノーマル・モード（動作時） 注 1 温度範囲（Bバージョン）：−40∼＋85℃ 2 用語集のセクションを参照してください。 3 適合性を保証するために25℃でサンプル・テスト済み。 4 電源とスループット・レートのセクションを参照してください。 仕様は予告なく変更されることがあります。 REV. 0 ―3― デジタルI/P＝0VまたはVDRIVE AVDD＝2.7∼5.25V、SCLKオンまたはオフ AVDD＝4.75∼5.25V、fSCLK＝20MHz AVDD＝2.7∼3.6V、fSCLK＝20MHz fSAMPLE＝250kSPS （静止時） SCLKオンまたはオフ（20nA typ） AVDD＝5V、fSCLK＝20MHz AVDD＝3V、fSCLK＝20MHz AVDD＝5V AVDD＝3V AVDD＝5V AVDD＝3V AD7908/AD7918/AD7928 AD7918 ― 仕様 パラメータ ダイナミック性能 信号対（ノイズ＋歪み）（SINAD）2 S/N比（SNR）2 全高調波歪み（THD）2 ピーク高調波またはスプリアス・ノイ ズ（SFDR）2 相互変調歪み（IMD）2 2次項 3次項 アパーチャ遅延 アパーチャ・ジッター チャンネル間絶縁2 フル・パワー帯域幅 （特に指定のない限り、 AV DD ＝ V DRIVE ＝ 2.7 ∼ 5.25V 、 REF IN ＝ 2.5V 、 f SCLK ＝ 20MHz 、 TA＝TMIN∼TMAX） Bバージョン1 単位 61 61 −72 −74 dB（min） dB（min） dB（max） dB（max） −90 −90 dB（typ） dB（typ） ns（typ） ps（typ） dB（typ） MHz（typ） MHz（typ） テスト条件／備考 fIN＝50kHzサイン波、fSCLK＝20MHz fa＝40.1kHz、fb＝41.5kHz 10 50 −85 8.2 1.6 fIN＝400kHz 3dBの場合 0.1dBの場合 DC精度2 10 ビット ±0.5 ±0.5 LSB（max） LSB（max） ±2 ±0.2 ±0.5 ±0.2 LSB（max） LSB（max） LSB（max） LSB（max） ±0.5 ±0.2 ±2 ±0.2 ±0.5 ±0.2 LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） 0∼REFIN 0∼2×REFIN ±1 20 V V µA（max） pF（typ） RANGEビットを1に設定 RANGEビットを0に設定、AVDD/VDRIVE＝4.75∼5.25V リファレンス入力 REFIN入力電圧 DCリーク電流 REFIN入力インピーダンス 2.5 ±1 36 V µA（max） kΩ（typ） 仕様性能を得るには±1% ロジック入力 ハイレベル入力電圧、VINH ローレベル入力電圧、VINL 入力電流、IIN 入力容量、CIN3 0.7×VDRIVE 0.3×VDRIVE ±1 10 V（min） V（max） µA（max） pF（max） VDRIVE−0.2 0.4 ±1 10 V（min） V（max） µA（max） pF（max） 分解能 積分非直線性 微分非直線性 0V∼REFIN入力範囲 オフセット誤差 オフセット誤差マッチ ゲイン誤差 ゲイン誤差マッチ 0V∼2×REFIN入力範囲 正のゲイン誤差 正のゲイン誤差マッチ ゼロ・コード誤差 ゼロ・コード誤差マッチ 負のゲイン誤差 負のゲイン誤差マッチ アナログ入力 入力電圧範囲 DCリーク電流 入力容量 ロジック出力 ハイレベル出力電圧、VOH ローレベル出力電圧、VOL フローティング状態リーク電流 フローティング状態出力容量3 出力コーディング 変換レート 変換時間 トラック・アンド・ホールド・アクイ ジション時間 スループット・レート 10ビットまでノー・ミスコード保証 出力コード、ストレート・バイナリー REFIN±REFINの範囲で、出力コード2の補数 fSAMPLE＝1MSPS 標準で10nA、VIN＝0VまたはVDRIVE ISOURCE＝200µA、AVDD＝2.7∼5.25V ISINK＝200µA ストレート・バイナリー 2の補数 コーディング・ビットを1に設定 コーディング・ビットを0に設定 800 300 300 1 20MHzのSCLKで16 SCLKサイクル サイン波入力 フルスケール・ステップ入力 シリアル・インターフェースのセクションを参照 ns（max） ns（max） ns（max） MSPS（max） ―4― REV. 0 AD7908/AD7918/AD7928 Bバージョン1 単位 2.7/5.25 2.7/5.25 V（min/max） V（min/max） 600 2.7 2 960 0.5 0.5 µA（typ） mA（max） mA（max） µA（typ） µA（max） µA（max） 13.5 6 自動シャットダウン・モード（静止時） 2.5 1.5 フル・シャットダウン・モード 2.5 1.5 mW（max） mW（max） µW（max） µW（max） µW（max） µW（max） パラメータ テスト条件／備考 電源条件 AVDD VDRIVE IDD4 ノーマル・モード（静止時） ノーマル・モード（動作時） 自動シャットダウン・モード使用 フル・シャットダウン・モード 消費電力4 ノーマル・モード（動作時） 注 1 温度範囲（Bバージョン）：−40∼＋85℃ 2 用語集のセクションを参照してください。 3 適合性を保証するために25℃でサンプル・テスト済み。 4 電源とスループット・レートのセクションを参照してください。 仕様は予告なく変更されることがあります。 REV. 0 ―5― デジタルI/P＝0VまたはVDRIVE AVDD＝2.7∼5.25V、SCLKオンまたはオフ AVDD＝4.75∼5.25V、fSCLK＝20MHz AVDD＝2.7∼3.6V、fSCLK＝20MHz fSAMPLE＝250kSPS （静止時） SCLKオンまたはオフ（20nA typ） AVDD＝5V、fSCLK＝20MHz AVDD＝3V、fSCLK＝20MHz AVDD＝5V AVDD＝3V AVDD＝5V AVDD＝3V AD7908/AD7918/AD7928 AD7928 ― 仕様 （特に指定のない限り、 AV DD ＝ V DRIVE ＝ 2.7 ∼ 5.25V 、 REF IN ＝ 2.5V 、 f SCLK ＝ 20MHz 、 TA＝TMIN∼TMAX） Bバージョン1 単位 70 69 70 −77 −73 −78 −76 dB（min） dB（min） dB（min） dB（max） dB（max） dB（max） dB（max） −90 −90 dB（typ） dB（typ） ns（typ） ps（typ） dB（typ） MHz（typ） MHz（typ） fIN＝400kHz 3dBの場合 0.1dBの場合 ±1 −0.9/＋1.5 ビット LSB（max） LSB（max） 12ビットまでノー・ミスコード保証 ±8 ±0.5 ±1.5 ±0.5 LSB（max） LSB（max） LSB（max） LSB（max） ±1.5 ±0.5 ±8 ±0.5 ±1 ±0.5 LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） LSB（max） 0∼REFIN 0∼2×REFIN ±1 20 V V µA（max） pF（typ） RANGEビットを1に設定 RANGEビットを0に設定、AVDD/VDRIVE＝4.75∼5.25V リファレンス入力 REFIN入力電圧 DCリーク電流 REFIN入力インピーダンス 2.5 ±1 36 V µA（max） kΩ（typ） 仕様性能を得るには±1% ロジック入力 ハイレベル入力電圧、VINH ローレベル入力電圧、VINL 入力電流、IIN 入力容量、CIN3 0.7×VDRIVE 0.3×VDRIVE ±1 10 V（min） V（max） µA（max） pF（max） VDRIVE−0.2 0.4 ±1 10 V（min） V（max） µA（max） pF（max） パラメータ ダイナミック性能 信号対（ノイズ＋歪み）（SINAD）2 S/N比（SNR）2 全高調波歪み（THD）2 ピーク高調波またはスプリアス・ノイ ズ（SFDR）2 相互変調歪み（IMD）2 2次項 3次項 アパーチャ遅延 アパーチャ・ジッター チャンネル間絶縁2 フル・パワー帯域幅 10 50 −85 8.2 1.6 テスト条件／備考 fIN＝50kHzサイン波、fSCLK＝20MHz 5Vの場合 3Vの場合。標準で70dB 5Vの場合。標準で−84dB 3Vの場合。標準で−77dB 5Vの場合。標準で−86dB 3Vの場合。標準で−80dB fa＝40.1kHz、fb＝41.5kHz DC精度2 分解能 積分非直線性 微分非直線性 0V∼REFIN入力範囲 オフセット誤差 オフセット誤差マッチ ゲイン誤差 ゲイン誤差マッチ 0V∼2×REFIN入力範囲 正のゲイン誤差 正のゲイン誤差マッチ ゼロ・コード誤差 ゼロ・コード誤差マッチ 負のゲイン誤差 負のゲイン誤差マッチ アナログ入力 入力電圧範囲 DCリーク電流 入力容量 ロジック出力 ハイレベル出力電圧、VOH ローレベル出力電圧、VOL フローティング状態リーク電流 フローティング状態出力容量3 出力コーディング 12 出力コード、ストレート・バイナリー 標準で±0.5 LSB REFIN±REFINの範囲で、出力コード2の補数 ストレート・バイナリー 2の補数 ―6― 標準で±0.8 LSB fSAMPLE＝1MSPS 標準で10nA、VIN＝0VまたはVDRIVE ISOURCE＝200µA、AVDD＝2.7∼5.25V ISINK＝200µA コーディング・ビットを1に設定 コーディング・ビットを0に設定 REV. 0 AD7908/AD7918/AD7928 パラメータ Bバージョン1 単位 テスト条件／備考 変換レート 変換時間 トラック・アンド・ホールド・アクイ ジション時間 スループット・レート 800 300 300 1 ns（max） ns（max） ns（max） MSPS（max） 20MHzのSCLKで16 SCLKサイクル 2.7/5.25 2.7/5.25 V（min/max） V（min/max） 600 2.7 2 960 0.5 0.5 µA（typ） mA（max） mA（max） µA（typ） µA（max） µA（max） 13.5 6 自動シャットダウン・モード（静止時） 2.5 1.5 フル・シャットダウン・モード 2.5 1.5 mW（max） mW（max） µW（max） µW（max） µW（max） µW（max） サイン波入力 フルスケール・ステップ入力 シリアル・インターフェースのセクションを参照 電源条件 AVDD VDRIVE IDD4 ノーマル・モード（静止時） ノーマル・モード（動作時） 自動シャットダウン・モード使用 フル・シャットダウン・モード 消費電力4 ノーマル・モード（動作時） 注 1 温度範囲（Bバージョン）：−40∼＋85℃ 2 用語集のセクションを参照してください。 3 適合性を保証するために25℃でサンプル・テスト済み。 4 電源とスループット・レートのセクションを参照してください。 仕様は予告なく変更されることがあります。 REV. 0 ―7― デジタルI/P＝0VまたはVDRIVE AVDD＝2.7∼5.25V、SCLKオンまたはオフ AVDD＝4.75∼5.25V、fSCLK＝20MHz AVDD＝2.7∼3.6V、fSCLK＝20MHz fSAMPLE＝250kSPS （静止時） SCLKオンまたはオフ（20nA typ） AVDD＝5V、fSCLK＝20MHz AVDD＝3V、fSCLK＝20MHz AVDD＝5V AVDD＝3V AVDD＝5V AVDD＝3V AD7908/AD7918/AD7928 タイミング仕様1（特に指定のない限り、AV 2.7∼5.25V、VDRIVE≦AVDD、REFIN＝2.5V、TA＝TMIN∼TMAX） DD＝ AD7908/AD7918/AD7928の TMIN、TMAXにおけるリミット値 パラメータ AVDD＝3V AVDD＝5V 単位 説明 fSCLK2 10 20 16×tSCLK 50 10 35 40 0.4×tSCLK 0.4×tSCLK 10 15/45 10 5 20 1 ___ CSの立ち上がりエッジから次の変換の開始までに必要な最小静止時間 ___ CSからSCLKまでのセットアップ・タイム ___ CSからDOUTのスリーステートがディスエーブルにされるまでの遅延 SCLKの立ち下がりエッジ後のデータ・アクセス時間 SCLKのロー・パルス幅 SCLKのハイ・パルス幅 SCLKからDOUT有効までのホールド・タイム SCLKの立ち下がりエッジからDOUTの高インピーダンスまで SCLKの立ち下がりエッジ前のDINセットアップ・タイム SCLKの立ち下がりエッジ後のDINホールド・タイム ___ SCLKの16番目の立ち下がりエッジからCSがハイになるまで フル・パワーダウン／自動シャットダウン・モードからのパワーアップ時間 tCONVERT tQUIET t2 t33 t43 t5 t6 t7 t84 t9 t10 t11 t12 10 20 16×tSCLK 50 10 30 40 0.4×tSCLK 0.4×tSCLK 10 15/35 10 5 20 1 kHz（min） MHz（max） ns（min） ns（min） ns（max） ns（max） ns（min） ns（min） ns（min） ns（min/max） ns（min） ns（min） ns（min） µs（max） 注 1 適合性を保証するために25℃でサンプル・テスト済み。すべての入力信号は、tr＝tf＝5ns（AVDDの10∼90%）で規定され、1.6Vの電圧レベルからタイミングがとられます。図1 を参照してください。3Vの動作範囲は2.7∼3.6Vです。5Vの動作範囲は4.75∼5.25Vです。 2 SCLK入力のマーク／スペース比は40/60∼60/40です。 3 図1の負荷回路で測定され、出力が0.4Vまたは0.7×VDRIVEを超えるために必要な時間と定義されます。 4 t8は、図1の回路に負荷を加えたときに、データ出力が0.5V変化するためにかかる時間の測定値から得られます。次に、測定した数値を外挿して、50pFコンデンサの充電／放電 による影響を除去します。つまり、タイミング特性で示される時間t8は、デバイスの真のバス解放時間であり、バス負荷には無関係です。 仕様は予告なく変更されることがあります。 200µA 出力ピンへ 1.6V CL 50pF 200µA 図1. IOL IOH デジタル出力タイミング仕様のための負荷回路 ―8― REV. 0 AD7908/AD7918/AD7928 絶対最大定格1 TSSOPパッケージ、消費電力 . . . . . . . . . . . . . . . . . . . . 450mW θJA熱抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . 143℃/W（TSSOP） θJC熱抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . . 45℃/W（TSSOP） （特に指定のない限り、TA＝25℃） AVDD∼AGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . −0.3∼＋7V VDRIVE∼AGND . . . . . . . . . . . . . . . . . . . . −0.3V∼AVDD＋0.3V アナログ入力電圧∼AGND . . . . . . . . . . −0.3V∼AVDD＋0.3V デジタル入力電圧∼AGND . . . . . . . . . . . . . . . . . . −0.3∼＋7V デジタル出力電圧∼AGND . . . . . . . . . . −0.3V∼AVDD＋0.3V REFIN∼AGND . . . . . . . . . . . . . . . . . . . . −0.3V∼AVDD＋0.3V 電源以外のピンへの入力電流2 . . . . . . . . . . . . . . . . . . . . ±10mA 動作温度範囲 コマーシャル用（Bバージョン）. . . . . . . . . . . . −40∼＋85℃ 保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . −65∼＋150℃ ジャンクション温度 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150℃ ピン温度、ハンダ付け 気相（60秒）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215℃ 赤外線（15秒）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220℃ ESD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2kV 注 1 上記の絶対最大定格リストを超えるストレスを加えると、デバイスに永久的な損 傷を与えることがあります。この定格はストレス定格のみを規定するものであり、 これらの規定値あるいはこの仕様書の動作セクションに記載した規定値を超える 条件で、デバイスが機能的に動作することを意味するものではありません。長期 間にわたって絶対最大定格条件で放置すると、デバイスの信頼性に影響を与える おそれがあります。 2 100mAまでの過渡電流では、SCRラッチアップは発生しません。 オーダー・ガイド モデル 温度範囲 直線性誤差（LSB）1 パッケージ・オプション パッケージの説明 AD7908BRU AD7918BRU AD7928BRU EVAL-AD79x8CB2 EVAL-CONTROL BRD23 −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ ±0.2 ±0.5 ±1 RU-20 RU-20 RU-20 TSSOP TSSOP TSSOP 評価ボード コントローラ・ボード 注 1 ここでの直線性誤差は、積分直線性誤差をいいます。 2 これは、スタンドアロンの評価ボードとして使用したり、評価／デモンストレーション用の評価コントローラ・ボードと組み合わせて使用できます。ボードには、ワンチップの AD7908/AD7918/AD7928が備わっています。 3 このボードは完成ユニットであり、末尾番号CBが付くすべてのアナログ・デバイセズ評価ボードに対しPCによる制御と通信ができます。完全な評価キットを発注するには、特 定のADC評価ボード（たとえば、EVAL-AD79x8CB、EVAL-CONTROL BRD2、12VのACトランス）を発注する必要があります。詳細については、関連する評価ボードのテ クニカル・ノートを参照してください。 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されます。D7908/AD7918/AD7928は当社独自 のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回 復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 REV. 0 ―9― WARNING! ESD SENSITIVE DEVICE AD7908/AD7918/AD7928 ピン配置 20ピンTSSOP SCLK AGND 1 20 DIN 2 19 VDRIVE 18 DOUT 17 AGND 16 VIN0 上面図 15 VIN1 （実尺では ありません） 14 VIN2 AGND 8 13 VIN3 VIN7 9 12 V IN4 VIN6 10 11 V IN5 CS 3 AGND 4 AVDD 5 AVDD 6 REF IN 7 AD7908/ AD7918/ AD7928 ピン機能の説明 ピン番号 記号 ピンの説明 1 SCLK シリアル・クロック ロジック入力。SCLKは、デバイスからデータにアクセスするためのシリア ル・クロックです。このクロック入力は、AD7908/AD7918/AD7928の変換プロセスのクロック・ ソースとしても使用します。 2 DIN 3 ___ データ入力 ロジック入力。AD7908/AD7918/AD7928のコントロール・レジスタに書き込まれる データは、この入力から提供され、SCLKの立ち下がりエッジでレジスタにクロック入力されます （コントロール・レジスタのセクションを参照）。 CS チップセレクト アクティブ・ローのロジック入力。この入力は、AD7908/AD7918/AD7928での 変換開始とシリアル・データ転送のフレーミングという2つの機能を提供します。 4、8、17、20 AGND アナログ・グラウンド AD7908/AD7918/AD7928のすべてのアナログ回路のグラウンド・リファ レンス・ポイントです。すべてのアナログ入力信号とすべての外部リファレンス信号は、この AGND電圧を基準にします。AGNDピンをすべて一緒に接続してください。 5、6 AVDD アナログ電源入力 AD7908/AD7918/AD7928のAVDDの範囲は2.7∼5.25Vです。0V∼2×REFINの 範囲では、AVDDは4.75∼5.25Vにしてください。 7 REFIN AD7908/AD7918/AD7928のリファレンス入力 外部リファレンスはこの入力を使用する必要が あります。仕様性能を得るための外部リファレンスの電圧範囲は、2.5V±1%です。 16∼9 VIN0∼VIN7 アナログ入力 0 ∼アナログ入力 7 この 8 本のシングルエンド・アナログ入力チャンネルは、オン チップのトラック・アンド・ホールドにマルチプレクサ入力されます。変換されるアナログ入力 チャンネルを選択するには、コントロール・レジスタのアドレス・ビットADD2∼ADD0を使用し ます。これらのアドレス・ビットとSEQビットおよびSHADOWビットを組み合わせれば、シーケ ンサのプログラムができます。すべての入力チャンネルの入力範囲は、コントロール・レジスタの RANGEビットの選択によって、0V∼REFINまたは0V∼2×REFINまで設定できます。ノイズの混 入を回避するために、未使用の入力チャンネルはAGNDに接続する必要があります。 18 DOUT データ出力 ロジック出力。AD7908/AD7918/AD7928からの変換結果は、シリアル・データ・ス トリームとしてこの出力で提供されます。各ビットは、SCLK入力の立ち下がりエッジでクロック 出力されます。AD7908からのデータ・ストリームは、1つの先行ゼロ、変換結果がどのチャンネ ルに対応するかを示す3つのアドレス・ビット、8ビットの変換データ、および4つの末尾0で構成さ れ、MSBファーストで提供されます。AD7918からのデータ・ストリームは、1つの先行ゼロ、変 換結果がどのチャンネルに対応するかを示す3つのアドレス・ビット、10ビットの変換データ、お よび2つの末尾0で構成され、MSBファーストで提供されます。AD7928からのデータ・ストリーム は、1つの先行ゼロ、変換結果がどのチャンネルに対応するかを示す3つのアドレス・ビット、およ び 12 ビットの変換データで構成され、 MSB ファーストです。出力コーディングは、コントロー ル・レジスタのCODINGビットによって、ストレート・バイナリーまたは2の補数として選択でき ます。 19 VDRIVE ロジック電源入力 AD7908/AD7918/AD7928のシリアル・インターフェースが動作する電圧は、 このピンに提供される電圧によって決まります。 ― 10 ― REV. 0 AD7908/AD7918/AD7928 用語集 積分非直線性 ADC伝達関数の両端を結ぶ直線からの最大偏差です。伝達関数 の両端とは、最初のコード遷移より1LSB 下のゼロ・スケール と、最後のコード遷移より1LSB 上のフル・スケールになりま す。 微分非直線性 ADC の2 つの隣接コード間における1LSB 遷移の測定値と理想 値との差です。 オフセット誤差 最初のコード遷移（ 00 ... 000 から 00 ... 001 ）と理想の遷移 （AGND＋1LSB）との偏差です。 オフセット誤差マッチ 任意の2チャンネル間のオフセット誤差の差です。 ゲイン誤差 オフセット誤差が調整された後の、最後のコード遷移（111 ... 110から111 ... 111）と理想の遷移（REFIN−1LSB）との偏差 です。 ゲイン誤差マッチ 任意の2チャンネル間のゲイン誤差の差です。 ゼロ・コード誤差 これは、2 の補数の出力コーディング・オプションを使用する とき、特に REF IN ポイントについてバイアスされた− REF IN ∼＋REFINによる2×REFINの入力範囲に適用されます。これは、 ミッドスケール遷移（オール0からオール1）と理想的なVIN電 圧（REFIN−1LSB）との偏差です。 ゼロ・コード誤差マッチ 任意の2チャンネル間のゼロ・コード誤差の差です。 チャンネル間絶縁 チャンネル間絶縁は、チャンネル間のクロストーク・レベルの 測定値です。これを測定するには、7 つの非選択入力チャンネ ルのすべてにフル・スケールの400kHzサイン波信号を印加し、 その信号の減衰量を50kHz信号で選択されたチャンネルで調べ ます。この数値は、AD7908/AD7918/AD7928の全8チャンネ ル間での最悪ケースとなります。 PSR（電源除去比） 電源の変動はフル・スケール遷移に影響しますが、コンバータ の直線性には影響しません。電源除去比は、電源電圧が公称値 から変化することによって生じるフル・スケール遷移点の最大 変化となります。代表的な性能曲線を参照してください。 トラック・アンド・ホールド・アクイジション時間 トラック・アンド・ホールド・アンプは、変換の最後にトラッ ク・モードに戻ります。トラック・アンド・ホールド・アクイ ジション時間とは、変換の最後の後に、トラック・アンド・ ホールド・アンプの出力が、±1LSB 以内の最終値に到達する ために必要な時間です。 信号対（ノイズ＋歪み）比 A/D コンバータの出力で測定される、信号と（ノイズ＋歪み） の比をいいます。信号は基本波のrms振幅です。ノイズは、DC を除く、サンプリング周波数の半分（fS/2）までのすべての非 基本信号の合計です。この比は、デジタル化プロセスでの量子 化レベルの数に依存します。レベルの数が多いほど、量子化ノ イズは小さくなります。サイン波入力を持つ理想的な N ビッ ト・コンバータの理論的な信号対（ノイズ＋歪み）比は、次の 式で得られます。 信号対（ノイズ＋歪み）＝（6.02N＋1.76）dB 正のゲイン誤差 これは、2 の補数の出力コーディング・オプションを使用する とき、特に REF IN ポイントについてバイアスされた− REF IN ∼＋REFINによる2×REFINの入力範囲に適用されます。これは、 ゼロ・コード誤差が調整された後の、最後のコード遷移 （011...110から011 ... 111）と理想の遷移（＋REFIN−1LSB） との偏差です。 正のゲイン誤差マッチ 任意の2チャンネル間の正のゲイン誤差の差です。 負のゲイン誤差 これは、2 の補数の出力コーディング・オプションを使用する とき、特に REF IN ポイントについてバイアスされた− REF IN ∼＋REFINによる2×REFINの入力範囲に適用されます。これは、 ゼロ・コード誤差が調整された後の、最初のコード遷移（100 ... 000から100 ... 001）と理想の遷移（−REFIN＋1LSB）との 偏差です。 REV. 0 負のゲイン誤差マッチ 任意の2チャンネル間の負のゲイン誤差の差です。 これにより、12ビットのコンバータでは74dB、10ビットのコ ンバータでは62dB、8ビットのコンバータでは50dBという値が 得られます。 全高調波歪み 全高調波歪み（THD）は、高調波のrms合計と基本波との比で す。AD7908/AD7918/AD7928では、THDは次のように定義さ れます。 √V22＋V32＋V42＋V52＋V62 THD(dB) ＝ 20 log ――――――――――― V1 ここで、V1は基本波のrms振幅であり、V2、V3、V4、V5、V6は2 次∼6次の高調波のrms振幅です。 ― 11 ― AD7908/AD7918/AD7928 ― 代表的な性能特性 性能曲線 TPC 1に、1MSPSのサンプル・レートと50kHzの入力周波数に おける、AD7928の代表的なFFTプロットを示します。TPC 2 には、 20MHz の SCLK で 1MSPS でサンプリングした場合の、 さまざまな電源電圧に対する入力周波数と信号対（ノイズ＋歪 み）比性能を示します。 TPC 3には、デカップリングを使用しないときのAD7928の電 TPC 4に、さまざまな電源電圧に対するアナログ入力周波数と 全高調波歪みのグラフを示し、 TPC 5 には、さまざまなソー ス・インピーダンスに対するアナログ入力周波数と全高調波歪 みのグラフを示します。アナログ入力のセクションを参照して ください。 TPC 6とTPC 7には、AD7928に対する代表的なINLとDNLの プロットを示します。 源リップル周波数と電源除去比の関係を示します。電源除去比 は、フル・スケール周波数fにおけるADC出力内の電力と、周 波数fSのADC AVDD電源に印加される200mV p-pサイン波の電 力との比と定義されます。 0 AVDD = 5V AVDDに200mV p-pサイン波を印加 REFIN＝2.5V、1µFのコンデンサ TA = 25°C –10 –20 PSRR(dB)＝10log(Pf / Pfs) PSRR（dB） –30 Pfは、ADC出力内の周波数fでの電力です。PfSは、ADC AVDD 電源にカップリングされる周波数 f S での電力です。ここで、 200mV p-pサイン波はAVDD電源にカップリングされます。 –40 –50 –60 4096ポイントFFT AVDD = 5V fSAMPLE = 1MSPS fIN = 50kHz SINAD = 71.147dB THD = –87.229dB SFDR = –90.744dB –10 S/N比（dB） –30 –70 –80 –90 100 0 –50 200 300 400 500 600 700 電源リップル周波数（kHz） 800 900 1000 TPC 3. AD7928のPSRRと電源リップル周波数との関係 –70 –50 fSAMPLE = 1MSPS TA = 25°C 範囲 = 0∼REFIN –55 –90 AVDD = V DRIVE = 2.7V –60 0 50 100 150 200 250 300 周波数（kHz） 350 400 450 500 THD（dB） –110 TPC 1. 1MSPSにおけるAD7928のダイナミック性能 –65 AVDD = V DRIVE = 3.6V –70 –75 75 –80 AVDD = V DRIVE = 5.25V AVDD = V DRIVE = 4.75V AVDD = V DRIVE = 4.75V –85 AVDD = V DRIVE = 5.25V 70 SINAD（dB） –90 100 入力周波数（kHz） 10 AVDD = V DRIVE = 3.6V 65 1000 TPC 4. AD7928のTHDと1MSPSでのさまざまな電源電圧に 対するアナログ入力周波数との関係 –50 60 fSAMPLE = 1MSPS TA = 25°C 範囲 = 0∼ REFIN fSAMPLE = 1MSPS TA = 25°C 範囲 = 0∼REFIN AVDD = 5.25V –55 –60 100 入力周波数（kHz） 1000 THD（dB） 55 10 AVDD = V DRIVE = 2.7V TPC 2. AD7928のSINADと1MSPSでのさまざまな電源電圧 に対するアナログ入力周波数との関係 –65 RIN = 1000Ω –70 RIN = 100Ω –75 RIN = 50Ω –80 RIN = 10Ω –85 –90 10 100 入力周波数（kHz） 1000 TPC 5. AD7928のTHDとさまざまなソース・インピー ダンスに対するアナログ入力周波数との関係 ― 12 ― REV. 0 AD7908/AD7918/AD7928 1.0 1.0 AVDD = V DRIVE = 5V 温度 = 25℃ 0.6 0.6 0.4 0.4 0.2 0 –0.2 0.2 0 –0.2 –0.4 –0.4 –0.6 –0.6 –0.8 –0.8 –1.0 –1.0 0 512 1024 AVDD = V DRIVE = 5V 温度 = 25℃ 0.8 DNL誤差（LSB） INL誤差（LSB） 0.8 1536 2048 コード 2560 3072 3584 4096 TPC 6. AD7928の代表的なINL 0 512 1024 1536 2048 コード 2560 3072 3584 4096 TPC 7. AD7928の代表的なDNL コントロール・レジスタ AD7908/AD7918/AD7928 のコントロール・レジスタは、 12 ビットの書き込み専用レジスタです。 SCLK の立ち下がりエッジで、 AD7908/AD7918/AD7928のDINピンからデータをロードします。変換結果がデバイスから読み出されるのと同時に、データはDINラ インに転送されます。DINラインに転送されるデータは、次の変換の際のAD7908/AD7918/AD7928の構成に使用されます。このため ___ には、データ転送ごとに16シリアル・クロックが必要です。最初の12のクロック立ち下がりエッジ（CS 立ち下がりエッジの後）で提 供される情報だけが、コントロール・レジスタにロードされます。MSBは、データ・ストリームの最初のビットを示します。表Iに ビットの機能を示します。 表I. コントロール・レジスタのビットの機能 MSB LSB WRITE SEQ DONTC ADD2 ADD1 ADD0 PM1 PM0 SHADOW DONTC RANGE CODING ビット 記号 備考 11 WRITE コントロール・レジスタのこのビットに書き込まれた値で、後続の11ビットをコントロール・レジス タにロードするかどうかを決めます。このビットが1の場合、後続の11ビットはコントロール・レジス タに書き込まれます。0の場合には、残りの11ビットがロードされず、コントロール・レジスタは変化 しません。 10 SEQ コントロール・レジスタのSEQビットをSHADOWビットと組み合わせて使用して、シーケンサ機能 の使い方を制御したり、シャドウ・レジスタにアクセスします（表IVを参照）。 9 DONTCARE 8∼6 ADD2∼ADD0 これらの3つのアドレス・ビットは、現在の変換シーケンスの最後にロードされ、表IVに示すように、 次のシリアル転送で変換するアナログ入力チャンネルを選択したり、連続したシーケンスの最終チャ ンネルを選択します。選択された入力チャンネルは、表IIに示すようにデコードされます。また、変 換結果に対応するアドレス・ビットは、12ビットのデータの前にDOUTに出力されます（シリアル・ インターフェースのセクションを参照）。次に変換されるチャンネルは、14 番目のSCLK 立ち下がり エッジでmuxによって選択します。 5、4 PM1、PM0 パワーマネジメント・ビット。これらの 2 つのビットは、表 III に示すように、 AD7908/AD7918/ AD7928の動作モードをデコードします。 3 SHADOW コントロール・レジスタのSHADOWビットをSEQビットと組み合わせて使用して、シーケンサ機能 の使い方を制御したり、シャドウ・レジスタにアクセスします（表IVを参照）。 2 DONTCARE 1 RANGE このビットで、AD7908/AD7918/AD7928で使用するアナログ入力範囲を選択します。0に設定した場 合には、アナログ入力範囲は0V∼2×REFINです。1に設定した場合には、アナログ入力範囲は（次の 変換に対して）0V∼REFINになります。0V∼2×REFINでは、AVDD＝4.75∼5.25Vでなければなりま せん。 0 CODING このビットで、AD7908/AD7918/AD7928が変換結果に使用する出力コーディングのタイプを選択します。 このビットを0に設定した場合、デバイスの出力コーディングは2の補数になります。1に設定した場合に は、デバイスからの出力コーディングは（次の変換に対して）ストレート・バイナリーになります。 REV. 0 ― 13 ― AD7908/AD7918/AD7928 表 II. チャンネルの選択 シーケンサの動作 ADD2 ADD1 ADD0 アナログ入力チャンネル 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 VIN0 VIN1 VIN2 VIN3 VIN4 VIN5 VIN6 VIN7 表 III. ユーザーは、コントロール・レジスタのSEQビットと SHADOWビットの設定によって、シーケンサ機能の特定の動 作モードを選択できます。表 IV に、シーケンサの 4 つの動作 モードを示します。 表IV. SEQ SHADOW シーケンス・タイプ 0 0 この設定は、シーケンス機能を使用し ないことを意味します。個々の変換に ついて選択されるアナログ入力チャン ネルは、直前の書き込み動作でのチャ ンネル・アドレス・ビットADD0∼ ADD2 の内容によって決まります。こ の動作モードは、マルチチャンネル ADCの従来通りの動作になります。 シーケンサの機能を使用せず、次に変 換が行われるチャンネルは、 AD7908/ AD7918/AD7928 への各書き込みに よって選択します（図2を参照）。 0 1 この設定では、プログラミング用に シャドウ・レジスタを選択します。次 の書き込み動作では、シャドウ・レジ スタの内容をロードします。このプロ ___ グラムによって、連続する有効なCSの 各立ち下がりエッジで、一連のチャン ネルが連続的に変換されることになり ます（シャドウ・レジスタのセクショ ン、表 V 、図 3 を参照）。選択するチャ ンネルは、連続している必要はありま せん。 1 0 SEQ ビットと SHADOW ビットがこの ように設定されると、書き込み動作の 完了時にシーケンス機能が中断しませ ん。サイクルを終了せずに、1つのシー ケンスの変換と変換の間に、コント ロール・レジスタ内の他のビットを変 更できるようになります。 1 1 この設定は、チャンネル・アドレス・ ビット ADD2 ∼ ADD0 と組み合わせて 使用します。チャンネル0から、コント ロール・レジスタのチャンネル・アド レス・ビットで決定する最終選択チャ ンネルまで、連続した一連のチャンネ ルで連続的な変換をプログラムします （図4を参照）。 電力モードの選択 PM1 PM0 モード 1 1 通常動作 このモードで、AD7908/AD7918/ AD7928 は、ロジック入力のステータスにか かわらず、フル・パワー・モードのままです。 このモードのAD7908/AD7918/AD7928から 最大のスループット・レートが得られます。 1 0 フル・シャットダウン このモードで、 AD7908/AD7918/AD7928は、すべての回路 をパワーダウンして、フル・シャットダウ ン・モードになります。フル・シャットダウ ンの間、AD7908/AD7918/AD7928はコント ロール・レジスタ内の情報を保持します。こ れらのビットが変更されるまで、デバイスは フル・シャットダウンのままです。 0 0 1 0 自動シャットダウン このモードで、コント ロール・レジスタが更新されると、 AD7908/AD7918/AD7928は各変換の最後に 自動的にフル・シャットダウン・モードに入 ります。フル・シャットダウンからのウェイ クアップ時間は1µsです。このモードのデバイ スで有効な変換を実行する前に、ユーザーは 1µsが経過したことを確認してください。 無効な選択 この設定はできません。 ― 14 ― シーケンスの選択 REV. 0 AD7908/AD7918/AD7928 シャドウ・レジスタ AD7908/AD7918/AD7928のシャドウ・レジスタは、16ビット の書き込み専用レジスタです。 SCLK の立ち下がりエッジで、 AD7908/AD7918/AD7928のDINピンからデータをロードしま す。デバイスから変換結果が読み出されるのと同時に、この データをDINラインに転送します。このデータ転送には、シリ アル・クロックの 16 の立ち下がりエッジが必要です。コント ロール・レジスタへの直前の書き込みでSEQビットと SHADOWビットがそれぞれ0と1に設定されていれば、この情 報はシャドウ・レジスタにクロック入力されます。 MSB は、 データ・ストリームの最初のビットを示します。各ビットは、 チャンネル0∼チャンネル7のアナログ入力を表わします。シャ ドウ・レジスタのプログラムにより、2 つのチャンネル・シー ケンスが選択できます。これによって、シャドウ・レジスタへ の書き込み後に、AD7908/AD7918/AD7928は連続した各変換 でサイクル動作を行います。最初にシーケンス1 を実行し、次 にシーケンス2を実行します。ユーザーが2番目のシーケンス・ オプションを実行したくない場合には、シャドウ・レジスタの 最後の8つのLSBにオール0を書き込む必要があります。一連の チャンネルを選択するには、アナログ入力ごとに関連するチャ ンネル・ビットをセットする必要があります。AD7908/ AD7918/AD7928は、SEQビットとSHADOWビットを1、0以 外の任意の設定にして書き込み動作が行われる（ WRITE ビッ トが1 に設定される）まで、最小番号のチャンネルから昇順に 選択されたチャンネルを連続的に切り替えます（表IVを参照）。 表Vにビット機能を示します。 表V. シャドウ・レジスタのビット機能 MSB VIN0 LSB VIN1 VIN2 VIN3 VIN4 VIN5 VIN6 VIN7 VIN0 VIN1 VIN2 VIN3 VIN4 VIN5 VIN6 VIN7 ----------------------------シーケンス1---------------------------- ------------------------------シーケンス2----------------------------パワーオン パワーオン ダミー変換 DIN＝オール1 ダミー変換 DIN＝オール1 DIN：コントロール・レジスタへの書き込み WRITEビット＝1 コーディング、範囲、電力モードを選択 変換するチャンネルA2∼A0を選択 SEQ＝SHADOW＝0 CS CS DIN：コントロール・レジスタへの書き込み WRITEビット＝1 コーディング、範囲、電力モードを選択 変換するチャンネルA2∼A0を選択 SEQ＝0、SHADOW＝1 DOUT：前に選択したチャンネルA2∼A0からの 変換結果 CS DIN：コントロール・レジスタへの書き込み WRITEビット＝1 コーディング、範囲、電力モードを選択 変換するA2∼A0を選択 SEQ＝SHADOW＝0 CS WRITEビット＝1 SEQ＝SHADOW＝0 DOUT：直前に選択したチャンネルA2∼A0からの 変換結果 DIN：シャドウ・レジスタへの書き込みで、変換する チャンネルを選択。選択するチャンネルは、連続 している必要はありません。 WRITEビット＝0 図2. SEQビット＝0、SHADOWビット＝0のフローチャート 図2は、マルチチャンネルADCの従来通りの動作を示しており、 各シリアル転送で次に変換するチャンネルを選択します。この 動作モードでは、シーケンサの機能を使用しません。 図3 に、特定のチャンネル・シーケンスを連続的に変換するよ うにAD7908/AD7918/AD7928をプログラムする方法を示しま す。この動作モードを終了して、マルチチャンネルADCの従来 の動作モード（図2 に示します）に戻るには、次のシリアル転 送でWRITEビット＝1、SEQ＝SHADOW＝0にします。図4に は、シャドウ・レジスタをプログラムしたり各シリアル転送で デバイスへの書き込みをせずに、一連の連続するチャンネルを 変換する方法を示します。この場合も、この動作モードを終了 して、マルチチャンネルADCの従来の動作モード（図2に示し ます）に戻るには、次のシリアル転送で WRITE ビット＝ 1 、 SEQ＝SHADOW＝0にします。 REV. 0 ― 15 ― CS 選択した チャンネル・ シーケンスを 連続的に変換 WRITEビット＝0 WRITEビット＝1 SEQ＝1、SHADOW＝0 選択したチャンネル・ シーケンスを連続的に 変換しますが、 SEQ＝1、SHADOW＝0 の場合には、 シーケンス を中断することなく、 コントロール・レジスタで 範囲、 コーディングなどを 変更できます。 WRITEビット＝0 WRITEビット＝1 SEQ＝1 SHADOW＝0 図3. SEQビット＝0、SHADOWビット＝1のフローチャート AD7908/AD7918/AD7928 ジック、 SAR 、容量性 DAC で構成されています。これらを使 用してサンプリング・コンデンサの電荷を一定量だけ増加／減 少させ、コンパレータをバランス状態に戻します。図5 に、ア クイジション状態にある ADC を示します。 SW2 は閉じられ、 SW1はポジションAにあります。コンパレータはバランス状態 に保持され、サンプリング・コンデンサが、選択された V IN チャンネルから信号を取得します。 パワーオン ダミー変換 DIN＝オール1 DIN：コントロール・レジスタへの書き込み WRITEビット＝1 コーディング、範囲、電力モードを選択 変換するチャンネルA2∼A0を選択 SEQ＝1、SHADOW＝1 CS 容量性DAC VIN0 CS チャンネル0から、 コントロール・レジスタで 直前に選択したA2∼A0を含むチャンネルまで、 連続したチャンネル・シーケンスを連続的に変換 A 4kΩ SW1 DOUT：チャンネル0からの変換結果 B VIN7 WRITEビット＝0 コンパレータ AGND 図5. 選択したチャンネル・シーケンスを連続的に 変換しますが、SEQ＝1、SHADOW＝0の場合に は、 シーケンスを中断せずに、 コントロール・レジス タで範囲、 コーディングなどを変更できます。 CS 図4. コントロール・ ロジック SW2 ADCのアクイジション状態 ADCが変換を開始すると（図6を参照）、SW2が開き、SW1が ポジションBに移動するため、コンパレータはバランスを失い ます。コントロール・ロジックと容量性DACを使用してサンプ リング・コンデンサの電荷を一定量だけ増加／減少させること によって、コンパレータをバランス状態に戻します。コンパ レータが再びバランス状態になると、変換が完了します。コン トロール・ロジックがADC出力コードを生成します。図8と図 9に、ADC伝達関数を示します。 WRITEビット＝1 SEQ＝1 SHADOW＝0 SEQビット＝1、SHADOWビット＝1のフローチャート 回路説明 AD7908/AD7918/AD7928 は、それぞれ8 ビット、10 ビット、 12 ビットの、 8 チャンネル単電源の高速 A/D コンバータです。 デバイスは、2.7∼5.25Vの電源で動作します。5Vまたは3Vの 電源で20MHzのクロックが与えられた場合、AD7908/ AD7918/AD7928では1MSPSのスループット・レートが可能で VIN0 . . す。 VIN7 AD7908/AD7918/AD7928は、20ピンのTSSOPパッケージで 内蔵トラック・アンド・ホールド、 A/D コンバータ、シリア ル・インターフェースを提供します。チャンネル・シーケンサ 付きの8 つのシングルエンド入力チャンネルがあるため、ユー ___ ザーは、チャンネル・シーケンスを選択して、CSの連続した各 立ち下がりエッジでADCをサイクルさせることができます。シ リアル・クロック入力でデバイスからのデータにアクセスし、 ADC に書き込むデータの転送を制御し、逐次比較型 A/D コン バータにクロック・ソースを提供します。 AD7908/AD7918/ AD7928 のアナログ入力範囲は、コントロール・レジスタの ビット 1 のステータスに応じて、 0V ∼ REF IN または 0V ∼ 2 × REFINです。0∼2×REFINの範囲では、4.75∼5.25Vの電源が必 要となります。 AD7908/AD7918/AD7928の提供する柔軟なパワーマネジメン ト・オプションによって、ユーザーは、与えられたスループッ ト・レートで最適な電源性能を実現できます。これらのオプ ションを選択するには、コントロール・レジスタのパワーマネ ジメント・ビットのPM1とPM0をプログラムします。 コンバータの動作 AD7908/AD7918/AD7928 は、それぞれ8 ビット、10 ビット、 12ビットの逐次比較型A/Dコンバータで、容量性DACをベース にしています。いずれも、0V∼REFINまたは0V∼2×REFINの 範囲でアナログ入力信号を変換できます。図 5 と図 6 に、 ADC の簡略化した回路図を示します。 ADC は、コントロール・ロ 容量性DAC A SW1 4kΩ B コントロール・ ロジック SW2 コンパレータ AGND 図6. ADCの変換状態 アナログ入力 図7には、AD7908/AD7918/AD7928のアナログ入力構造の等 価回路を示します。D1とD2の2つのダイオードが、アナログ入 力に ESD 保護を提供します。アナログ入力信号が両側の電源 レールを300mV超えないように注意する必要があります。これ を超えると、ダイオードが順方向にバイアスされ、電流がサブ ストレートに流れます。デバイスに回復不可能な損傷を与えず にダイオードに流せる電流は、10mAまでです。図7のコンデン サC1は一般におよそ4pFであり、主にピン容量によって決まり ます。抵抗R1はトラック・アンド・ホールド・スイッチのオン 抵抗から成る集中コンポーネントであり、入力マルチプレクサ のオン抵抗もこれに含まれます。合計抵抗は、一般におよそ 400Ωです。コンデンサC2はADCサンプリング・コンデンサで、 一般に30pFの容量があります。ACアプリケーションの場合に は、該当するアナログ入力ピンに RC ローパス・フィルターを 使用して、アナログ入力信号から高周波成分を除去することを お勧めします。高調波歪みと S/N 比が重視されるアプリケー ションでは、アナログ入力を低インピーダンスのソースから駆 動してください。大きなソース・インピーダンスでは、ADCの AC 性能に大きく影響します。このため、入力バッファ・アン プが必要になることもあります。適切なオペ・アンプは、アプ リケーションによって異なります。 ― 16 ― REV. 0 AD7908/AD7918/AD7928 ADCコード アナログ入力を駆動するアンプを使用しないときには、ソー ス・インピーダンスを低い値に制限してください。最大ソー ス・インピーダンスは、許容される全高調波歪み（THD）の量 に依存します。ソース・インピーダンスが大きくなると、THD が増加し、性能が低下します（TPC 5を参照）。 AVDD C2 30pF D1 R1 011…111 011…110 • • 000…001 000…000 111…111 • • 100…010 100…001 100…000 VIN C1 4pF D2 –V REF + 1 LSB +VREF − 1 LSB VREF − 1LSB アナログ入力 変換位相：スイッチが開く トラック位相：スイッチが閉じる 図9. 図7. ADC伝達関数 AD7908/AD7918/AD7928の出力コーディングは、コントロー ル・レジスタのLSBのステータスに応じて、ストレート・バイ ナリーまたは2の補数です。連続したLSB値（1LSB、2LSBな ど）で、設計通りのコード遷移が行われます。LSBの大きさは、 AD7908ではREFIN/256、AD7918ではREFIN/1024、AD7928で はREFIN/4096です。図8にストレート・バイナリーのコーディ ングを選択した場合、図9に2の補数コーディングを選択した場 合の AD7908/AD7918/AD7928 の理想的な伝達特性を示しま 代表的な接続図 図11に、AD7908/AD7918/AD7928の代表的な接続図を示しま す。この構成では、AGNDピンがシステムのアナログ・グラウ ンド・プレーンに接続されています。図 11 では、 REF IN がリ ファレンス・ソースであるAD780のデカップリングされた2.5V 電源に接続されていて、アナログ入力範囲は、RANGEビット が1の場合は0∼2.5V、RANGEビットが0の場合は0∼5Vになり ます。AD7908/AD7918/AD7928は5VのVDDに接続され、シリ アル・インターフェースは3Vのマイクロプロセッサに接続され ています。AD7908/AD7918/AD7928のVDRIVEピンがマイクロ プロセッサと同じく 3V 電源に接続されているので、 3V のロ ジック・インターフェースが可能です（デジタル入力のセク ションを参照）。変換結果は、16ビット・ワードで出力されま す。この16ビットのデータ・ストリームは、先行ゼロ、変換結 果がどのチャンネルに対応するかを示す3 つのアドレス・ビッ ト、さらにAD7928では12ビットの変換データ（AD7918では 10 ビットのデータと 2 つの後続ゼロ、 AD7908 では 8 ビットの データと4 つの後続ゼロ）が続く構成です。消費電力に配慮し なければならないアプリケーションでは、変換と変換の間や複 数の変換が連続した後でパワーダウン・モードを使用し、電力 性能を改善します（動作モードのセクションを参照） 。 す。 1LSB = V REF /256 AD7908 1LSB = V REF /1024 AD7918 1LSB = V REF /4096 AD7928 0V 1 LSB +VREF – 1 LSB アナログ入力 注：VREFはREFINまたは2×REFINです。 図8. REFIN±REFIN入力範囲での2の補数伝達特性 バイポーラ入力信号の処理 図 10 に、バイポーラ入力信号の処理では、 2 × REF IN入力範囲 と2 の補数出力コーディング方式の組み合わせが便利なことを 示します。バイポーラ入力信号がREFINについてバイアスされ ていて、 2 の補数出力コーディングを選択している場合には、 2×REFINのダイナミック・レンジで、REFINはゼロ・コード・ ポイントになり、− REF INは負のフル・スケール、＋ REF INは 正のフル・スケールになります。 等価なアナログ入力回路 111…111 111…110 • • 111…000 • 011…111 • • 000…010 000…001 000…000 1LSB = 2 x VREF/256 AD7908 1LSB = 2 x VREF/1024 AD7918 1LSB = 2 x VREF/4096 AD7928 ストレート・バイナリーの伝達特性 VDD VREF 0.1µF REF IN AVDD VDD VDRIVE AD7908/ AD7918/ AD7928 R4 V R3 DSP/µP 2の補数 0V V R2 R1 R1 = R2 = R3 = R4 VIN 0 • • VIN7 DOUT +REFIN (= 2 x REFIN) 000…000 REF IN –R EFIN 図10. REV. 0 バイポーラ信号の処理 ― 17 ― 011…111 (= 0V) 100…000 AD7908/AD7918/AD7928 0.1µF 0V∼REFIN AVDD VIN 0 • • 5V電源 どのチャンネル選択方法を使用していても、各変換中に シリアル・ インターフェース AD7928から出力される16ビット・ワードには、先行ゼロ、変 換結果に対応する 3 つのチャンネル・アドレス・ビット、 12 ビットの変換結果が常に含まれています。AD7918では、先行 ゼロ、変換結果に対応する3 つのチャンネル・アドレス・ビッ ト、10ビットの変換結果、2つの後続0を出力します。AD7908 では、先行ゼロ、変換結果に対応する3 つのチャンネル・アド レス・ビット、8ビットの変換結果、4つの後続ゼロを出力しま SCLK AD7908/ AD7918/ AD7928 VIN7 AGND 10µF DOUT µC/µP CS VDRIVE DIN REF IN 2.5V 0.1µF AD780 す（シリアル・インターフェースのセクションを参照）。 0.1µF 10µF 3V電源 デジタル入力 AD7908/AD7918/AD7928のデジタル入力は、アナログ入力を 注：未使用の入力チャンネルはすべてAGNDに接続してください。 図11. 代表的な接続図 アナログ入力の選択 8つのアナログ入力チャンネルのいずれかを変換用に選択する には、コントロール・レジスタのアドレス・ビット ADD2 ∼ ADD0でマルチプレクサをプログラムします。チャンネル設定 を表IIに示します。AD7908/AD7918/AD7928では、選択した 複数のチャンネル間で自動的にサイクルする設定も可能です。 シーケンサの機能は、コントロール・レジスタのSEQビットと SHADOWビットで利用できます（表IVを参照）。 選択したチャンネルを昇順で連続的に変換するように、 AD7908/AD7918/AD7928をプログラムすることができます。 変換するアナログ入力チャンネルを選択するには、シャドウ・ レジスタの関連するビットをプログラムします（表Vを参照）。 選択したチャンネルのうち最小の番号を持つチャンネルで変換 を実行してシーケンスをプログラムすると、次のシリアル転送 はこのシーケンスで行われます。次のシリアル転送により、 シーケンス内で2 番目に大きい番号のチャンネルで変換が行わ れ、このようにして変換が続きます。 シーケンサの動作が開始されたら、コントロール・レジスタへ の書き込みは必要ありません。コントロール・レジスタが誤っ て上書きされないように、WRITEビットにゼロを設定したり、 DIN ラインをローに接続する必要があります。こうしないと、 シーケンス動作が中断します。シーケンス内の任意の時点でコ ントロール・レジスタに書き込みが行われた場合には、自動的 な変換シーケンスが中断されないように、SEQビットと SHADOW ビットに 1 、 0 を設定する必要があります。このパ ターンは、 AD7908/AD7918/AD7928 に書き込みが行われ、 SEQビットとSHADOWビットを1、0以外のビットの組み合わ せに設定するまで継続します。シーケンスが完了すると、 AD7908/AD7918/AD7928のシーケンサは、シャドウ・レジス タで選択した最初のチャンネルに戻り、シーケンスを再び開始 します。 特定のチャンネル・シーケンスを選択する代わりに、シャド ウ・レジスタへの書き込みをせずに、コントロール・レジスタ だけでチャンネル0 から始まる複数の連続したチャンネルをプ ログラムすることもできます。これは、SEQビットと SHADOWビットを1、1に設定した場合に可能です。連続する シーケンスでの最終チャンネルは、チャンネル・アドレス・ ビットADD2∼ADD0によって決まります。次の変換はチャン ネル0で行われ、その次にはチャンネル1といった具合に、アド レス・ビットADD2∼ADD0で選択したチャンネルに到達する まで変換が行われます。 WRITE ビットがローに設定されてい る場合、またはWRITEビットがハイで、SEQビットと SHADOWビットが1、0に設定されている場合には、次のシリ アル転送でサイクルを再開し、ADCはあらかじめプログラムさ れた自動シーケンスを中断なしに継続します。 制限する最大定格によって制限されません。デジタル入力の場 合は7Vまで許容されます。アナログ入力のようなAVDD＋0.3V の制限もありません。 ___ SCLK、DIN、CSにAVDD＋0.3Vの制限がないことから得られ るもう1 つの利点は、電源シーケンスの問題を回避できること ___ です。AVDDより前に、CS、DIN、またはSCLKが印加された 場合でも、ラッチ・アップの危険はありません。アナログ入力 の場合は、 AV DD より前に 0.3V を超える信号が印加されると ラッチ・アップの可能性があります。 VDRIVE AD7908/AD7918/AD7928 には、 V DRIVE 機能もあります。 VDRIVEは、シリアル・インターフェースが動作する電圧を制御 します。ADCは、VDRIVEによって、3Vプロセッサにも5Vプロ セッサにも簡単にインターフェースをとることができます。た とえば、AD7908/AD7918/AD7928が5VのAVDDで動作してい る場合に、 V DRIVEピンに 3V の電源を供給できます。 AD7908/ AD7918/AD7928のダイナミック性能は5VのAVDDの方が優れ ていますが、3Vプロセッサにインターフェースをとることも可 能です。VDRIVEがAVDD＋0.3Vを超えないように注意する必要 があります（絶対最大定格を参照）。 リファレンス AD7908/AD7918/AD7928に2.5Vのリファレンスを供給するに は、外部のリファレンス・ソースを使用してください。リファ レンス・ソースでの誤差からAD7908/AD7918/AD7928の伝達 関数にゲイン誤差が生じ、デバイスのフル・スケール誤差が増 大します。REFINピンには、0.1µF以上のコンデンサを設置して ください。 AD7908/AD7918/AD7928 に適合するリファレン ス・ソースには、AD780、REF193、AD1582などがあります。 REFINピンに2.5Vを印加する場合には、コントロール・レジス タの RANGE ビットの設定に応じて、アナログ入力範囲を 0 ∼ 2.5Vまたは0∼5Vにすることができます。 動作モード AD7908/AD7918/AD7928には、さまざまな動作モードがあり ます。これらの動作モードは、柔軟な電源管理オプションを提 供するためのものです。これらのオプションを選択して、さま ざまなアプリケーション条件に合わせて、消費電力／スルー プット・レート比を最適化することができます。 AD7908/AD7918/AD7928の動作モードは、表IIIに示すように、 コントロール・レジスタの電源管理ビットPM1とPM0で制御し ます。AD7908/AD7918/AD7928に初めて電源を投入するとき には、デバイスが必要な動作モードになっていることを確認し てください（AD7908/AD7918/AD7928のパワーアップのセク ションを参照）。 ― 18 ― REV. 0 AD7908/AD7918/AD7928 ノーマル・モード（PM1＝PM0＝1） このモードは、最速のスループット・レート性能を実現するた めのものです。AD7908/AD7918/AD7928は常時フルパワー状 態にあるため、ユーザーはパワーアップ時間を気にする必要が ありません。図 12 に、このモードでの AD7908/AD7918/ AD7928の動作の概略図を示します。 ___ CS の立ち下がりエッジで変換を開始し、シリアル・インター フェースのセクションで説明するように、トラック・アンド・ ホールドがホールド・モードに入ります。データ転送の最初の 12クロック・サイクルの間にAD7908/AD7918/AD7928のDIN ラインに供給されるデータが、コントロール・レジスタにロー ドされます（WRITE ビットが1 に設定されている場合）。デー タをシャドウ・レジスタに書き込む場合（直前の書き込みで SEQ＝0、SHADOW＝1）には、最初の16 SCLKサイクルの間 に DIN ラインに供給されたデータは、シャドウ・レジスタに ロードされます。各データ転送でPM1とPM0に1がロードされ る限り、変換が終了してもデバイスはノーマル・モードで完全 にパワーアップされた状態を維持します。 変換を完了して変換結果にアクセスするには、16シリアル・ク ロック・サイクルが必要です。トラック・アンド・ホールドは、 ___ 14番目のSCLK立ち下がりエッジでトラックに戻ります。CSは、 次の変換までハイのアイドル状態になるか、次の変換に入る前 ___ しばらくの間ローのアイドル状態になります（実質的に CS は ローのアイドル状態）。 データ転送が完了する（DOUT がスリーステートに戻る）と、 ___ 静止時間 t QUIET が経過した後で、 CS を再びローにすることに よって、別の変換を開始できます。 AD7908/AD7918/AD7928のパワーアップ AD7908/AD7918/AD7928に初めて電源を供給するとき、ADC CS SCLK DOUT DIN 1 12 はデバイスの任意の動作モードでパワーアップします。デバイ スが必要な動作モードになっているか確認するには、図15に概 説するようなダミー・サイクル動作を実行してください。 16 1つの先行ゼロ＋3つのチャンネル識別ビット＋変換結果 コントロール／シャドウ・レジスタへのデータ 注 1. コントロール・レジスタのデータは、最初の12 SCLKサイクルでロードされます。 2. シャドウ・レジスタのデータは、最初の16 SCLKサイクルでロードされます。 図12. ノーマル・モードの動作 フル・シャットダウン（PM1＝1、PM0＝0） このモードでは、AD7908/AD7918/AD7928のすべての内部回 路がパワーダウンされます。フル・シャットダウンの間、デバ イスはコントロール・レジスタ内の情報を保持します。 AD7908/AD7918/AD7928は、コントロール・レジスタ内の電 源管理ビットPM1とPM0が変更されるまで、フル・シャットダ ウンになります。 デバイスがフル・シャットダウン状態にある間に、コントロー ル・レジスタへの書き込みが行われ、パワーマネジメント・ PM0＝PM1＝1に変更された場合 ビットがノーマル・モードの ___ には、デバイスはCSの立ち上がりエッジでパワーアップを開始 します。デバイスがフル・シャットダウンの間にホールド状態 にあったトラック・アンド・ホールドは、14番目のSCLK立ち 下がりエッジでトラック状態に戻ります。 ___ デバイスを完全にパワーアップするためには、CSの次の立ち下 がりエッジの前に、 t POWER UPが経過している必要があります。 図13に、このシーケンスの概略図を示します。 REV. 0 自動シャットダウン（PM1＝0、PM0＝1） このモードでは、コントロール・レジスタが更新されるとき、 AD7908/AD7918/AD7928は各変換の最後に自動的にシャット ダウンに入ります。デバイスがシャットダウン状態のとき、ト ラック・アンド・ホールドはホールド・モードになります。図 14に、このモードでのAD7908/AD7918/AD7928の動作の概略 図を示します。シャットダウン・モードでは、AD7908/ AD7918/AD7928 のすべての内部回路がパワーダウンされま す。シャットダウンの間、デバイスはコントロール・レジスタ ___ 内の情報を保持します。AD7908/AD7918/AD7928は、CSの次 の立ち下がりエッジを受信するまで、シャットダウン状態を保 ___ ちます。このCSの立ち下がりエッジで、デバイスのシャットダ ウン時にホールド状態になっていたトラック・アンド・ホール ドがトラック状態に戻ります。自動シャットダウンからのウェ イクアップ時間は1µsです。ユーザーは、1µsが経過してから有 効な変換を試みてください。 AD7908/AD7918/AD7928 を 20MHz のクロックで実行するとき、デバイスを完全にパワー アップするには、ダミー・サイクル 1 つで十分です。このダ ミー・サイクルの間、コントロール・レジスタの内容は変更で きません。したがって、DINラインではWRITEビットを0にし てください。ダミー・サイクルでデバイスのスループット・ レートが実質的に半減し、変換結果が1 つおきに有効になりま す。このモードでは、デバイスが各変換の最後にシャットダウ ン状態に入るため、消費電力が大幅に低減します。コントロー ル・レジスタが自動シャットダウン・モードに移行するようプ ログラムされているときは、変換の最後に移行が行われます。 ___ ユーザーは、CS 信号を制御して、ADCを低消費電力状態にし たり、この状態を解除できます。 デバイスを自動シャットダウン・モードにするには、図15に概 説する3 つのダミー変換動作を実行する必要があります。この ダミー・サイクル動作の最初の2 つの変換は、ハイに接続した DINラインで実行されます。ダミー・サイクル動作の3番目の 変換では、デバイスを自動シャットダウン・モードにするため に、AD7908/AD7918/AD7928に必要なコントロール・レジス タ設定を書き込んでください。電源が供給された後の3 番目の ___ CS 立ち上がりエッジで、コントロール・レジスタに正しい情 報が入り、次の変換から有効なデータが得られます。 このため、AD7908/AD7918/AD7928に電源を初めて供給した ときに、デバイスを正しい動作モードにするには、ユーザーは、 まず、DIN ラインをハイに接続した状態で2 つのシリアル書き 込み動作を実行する必要があります。また、3 番目の変換サイ クルで、コントロール・レジスタに書き込みを行うことにより、 デバイスを任意の動作モードにすることができます。コント ロール・レジスタが正しいデータを格納するように、ADCに電 源が供給されてから4 番目の変換サイクルまではシャドウ・レ ジスタに書き込まないでください。 ユーザーがデバイスをノーマル・モードまたはフル・シャット ダウン・モードにしたい場合には、図 15 に概説する 3 つのダ ミー変換動作のうち、DIN をハイに接続した状態での2 番目の ダミー・サイクルを省略できます。 ― 19 ― AD7908/AD7918/AD7928 デバイスは フル・シャットダウン状態 PM1＝PM0＝1により、デバイスがCSの 立ち上がりエッジでパワーアップを開始 tPOWER UPの経過後、 デバイスが完全にパワーアップ t12 CS 1 14 16 1 14 16 SCLK チャンネル識別ビット＋変換結果 DOUT コントロール・レジスタへの入力データ DIN コントロール／シャドウ・レジスタへの入力データ コントロール・レジスタが最初の12クロックでロード、 PM1＝1、PM0＝1 デバイスをノーマル・モードに保持するため、 PM1＝PM0＝1をコントロール・レジスタにロード 図13. PM1＝0、PM0＝1 により、デバイスは CSの立ち上がりエッジ でシャットダウンに移行 フル・シャットダウン・モードの動作 デバイスはCSの 立ち下がりエッジで パワーアップを開始 デバイスが完全に パワーアップ CS SCLK ダミー変換 12 1 DOUT DIN PM1＝0、PM0＝1 により、デバイスは CSの立ち上がりエッジ でシャットダウンに移行 16 12 1 チャンネル識別ビット＋変換結果 16 12 1 無効なデータ 16 チャンネル識別ビット＋変換結果 コントロール／シャドウ・レジスタへの入力データ コントロール／シャドウ・レジスタへの入力データ コントロール・レジスタの内容の変更禁止、 WRITEビット＝0 コントロール・レジスタは最初の12クロックでロード、 PM1＝0、PM0＝1 図14. デバイスをこのモードに保持するため、PM1＝0、PM0＝1を コントロール・レジスタにロード、 またはWRITEビット＝0に設定 自動シャットダウン・モードの動作 コントロール・レジスタ内に正しい値、 次の変換から有効なデータ、 ユーザーは次の変換で シャドウ・レジスタに書き込み可能 CS SCLK DOUT ダミー変換 1 ダミー変換 12 16 1 12 無効なデータ 16 1 無効なデータ 12 16 無効なデータ DIN コントロール・レジスタへの入力データ コントロール・レジスタが最初の12クロック・エッジでロード 最初の2つのダミー変換でDINラインをハイに保持 図15. 電源を供給した後でAD7928を必要な動作モードにする 電源とスループット・レート AD7908/AD7918/AD7928を自動シャットダウン・モードで動 作させれば、ADCの平均消費電力が低いスループット・レート で減少します。図16に、スループット・レートが減少すると、 デバイスが長い間シャットダウン状態にとどまり、平均消費電 力が次第に低下する様子を示します。 たとえば、AD7928が連続サンプリング・モードで動作してい て、 100kSPS のスループット・レート、 20MHz の SCLK （ AV DD ＝ 5V ）で、デバイスが自動シャットダウン・モード （PM1＝0、PM0＝1）になっている場合、消費電力を次のよう に計算します。 通常動作での最大消費電力は13.5mW（AVDD＝5V）です。自 動シャットダウンからのパワーアップ時間がダミー・サイクル （1µs）1つで、残りの変換時間がもう1つのサイクル（1µs）の 場合、AD7928は各変換サイクルで2µsで13.5mWを消費するこ とになります。変換サイクルの残りの部分である8µs の間、デ バイスは自動シャットダウン・モードのままです。AD7928は、 変換サイクルの残りの8µs で2.5µW を消費するということにな ります。スループット・レートが100kSPSの場合、サイクル・ タイムは10µsで、各サイクルで消費される平均電力は(2/10)× (13.5mW)＋(8/10)×(2.5µW)＝2.702mWになります。 図16に、3Vと5Vの電源で自動シャットダウン・モードを使用 するときの最大電力とスループット・レートの関係を示しま す。 ― 20 ― REV. 0 AD7908/AD7918/AD7928 トは16番目の立ち下がりエッジで有効になり、直前（15番目の） 立ち下がりエッジでクロック出力されます。 10 AVDD = 5V コントロール・レジスタへの情報の書き込みは、MSB （WRITE ビット）が1 に設定されていると仮定して、データ転 送における SCLK の最初の 12 の立ち下がりエッジで行われま す。コントロール・レジスタがシャドウ・レジスタの使用をプ ログラムしている場合には、図20のAD7928の例で示すように、 次のシリアル転送において16のSCLK立ち下がりエッジのすべ てでシャドウ・レジスタへの情報の書き込みが行われます。 シャドウ・レジスタでは、2 つのシーケンス・オプションをプ ログラムできます。ユーザーが2 番目のシーケンスをプログラ ムしたくない場合には、 ___8 つの LSB をゼロで埋めてください。 シャドウ・レジスタは CS の立ち上がりエッジで更新され、ト ラック・アンド・ホールドはシーケンスで選択された最初の チャンネルを追跡し始めます。 AVDD = 3V 電力（mW） 1 0.1 0.01 0 図16. 50 100 150 250 200 スループット （kSPS） 300 350 AD7928の電力とスループット・レート シリアル・インターフェース 図17、図18、図19に、それぞれAD7908、AD7918、AD7928 へのシリアル・インターフェースの詳細なタイミング図を示し ます。シリアル・クロックは変換クロックを提供するほか、各 変換時にAD7908/AD7918/AD7928との間の情報の転送を制御 します。 ___ CS 信号によって、データの転送と変換のプロセスが開始しま ___ す。 CS の立ち下がりエッジでトラック・アンド・ホールドが ホールド・モードになり、バスがスリーステートから出ます。 アナログ入力はこの時点でサンプリングされます。変換もこの 時点で開始し、完了するまでに16 SCLKサイクルが必要です。 図17、図18、図19のポイントBで示すように、トラック・アン ド・ホールドが14番目のSCLK立ち下がりエッジでトラックに 戻ります。ただし、シャドウ・レジスタに対する書き込みがあ ___ る場合は、トラック・アンド・ホールドはCSの立ち上がりエッ ジ（図20のポイントC）までトラックに戻りません。16番目の SCLK立ち下がりエッジで、DOUTラインはスリーステートに ___ 戻ります。16のSCLKが経過する前にCSの立ち上がりエッジが 発生した場合は、変換が終了し、DOUTラインはスリーステー トに戻り、コントロール・レジスタは更新されません。その他 の場合には、図17 、図18 、図19 に示すように、DOUT は16 番 目のSCLK立ち下がりエッジでスリーステートに戻ります。変 換プロセスを実行し、AD7908/AD7918/AD7928からのデータ にアクセスするには、16のシリアル・クロック・サイクルが必 要です。AD7908/AD7918/AD7928では、8/10/12ビットのデー タの前に、先行ゼロと、結果がどのチャンネルに対応するかを ADD2 ∼ADD0 があ 示す 3 つのチャンネル・アドレス・ビット ___ ります。CSがローになることによって、マイクロコントローラ やDSPによって読み出される先行ゼロが提供されます。その後 の SCLK 立ち下がりエッジで残りの 3 つのアドレス・ビットと データ・ビットが最初のアドレス・ビットADD2を先頭にして クロック出力されるため、シリアル・クロックでの最初の立ち 下がりクロック・エッジでは先行ゼロが提供され、アドレス・ ビットADD2もクロック出力されます。データ転送の最終ビッ REV. 0 AD7908は、先行ゼロ、変換結果に対応する3つのチャンネル・ アドレス・ビット、続いて8ビットの変換結果と4つの後続0を 出力します。AD7918は、先行ゼロ、変換結果に対応する3つの チャンネル・アドレス・ビット、続いて10ビットの変換結果と 2 つの後続 0 を出力します。 AD7928 から読み出される 16 ビッ ト・ワードには、先行ゼロ、変換結果に対応する3 つのチャン ネル・アドレス・ビット、続いて12ビットの変換結果が必ず含 まれています。 マイクロプロセッサとのインターフェース AD7908/AD7918/AD7928 のシリアル・インターフェースに よって、デバイスはさまざまな数多くのマイクロプロセッサと 直接接続できます。ここでは、AD7908/AD7918/AD7928と代 表的なマイクロコントローラや DSP のシリアル・インター フェース・プロトコルとのインターフェースをとる方法につい て説明します。 AD7908/AD7918/AD7928とTMS320C541 TMS320C541のシリアル・インターフェースでは、連続的なシ リアル・クロックとフレーム同期信号を使用して、 AD7908/ AD7918/AD7928 ___ などの周辺デバイスとのデータ転送動作を同 期させます。 CS 入力によって、 TMS320C541 と AD7908/ AD7918/AD7928の間にグルー・ロジックを必要としない簡単 なインターフェースが可能になります。TMS320C541のシリア ル・ポートを、内部のCLKX0（シリアル・ポート0のTxシリア ル・クロック）とFSX0（シリアル・ポート0からのTxフレーム 同期）によりバースト・モードで動作するように設定します。 シリアル・ポート・コントロール・レジスタ（SPC）で、 FO＝0、FSM＝1、MCM＝1、TXM＝1に設定する必要があり ます。図21に接続図を示します。信号処理のアプリケーション の場合、TMS320C541からのフレーム同期信号が基準となって 等間隔のサンプリングが行われる必要があります。 AD7908/ AD7918/AD7928のVDRIVEピンをTMS320C541と同じ電源電圧 に接続します。これによって、必要な場合、シリアル・イン ターフェース（TMS320C541）よりも高い電圧でADCが動作 できるようになります。 ― 21 ― AD7908/AD7918/AD7928 CS t2 1 SCLK 2 3 4 t3 5 ADD2 スリー ステート ゼロ ADD1 B 6 11 12 13 14 ADD0 DB7 16 t11 t8 DB6 DB0 ゼロ ゼロ 3つの識別ビット ゼロ tQUIET ゼロ スリー ステート 4つの後続ゼロ t10 t9 WRITE 15 t5 t7 t4 DOUT DIN tCONVER T t6 SEQ1 DONTC ADD2 図17. ADD1 ADD0 CODING DONTC DONTC DONTC DONTC AD7908のシリアル・インターフェース・タイミング図 CS t2 1 SCLK 2 3 4 t3 5 ADD2 スリー ステート ゼロ ADD1 B 6 11 12 13 14 ADD0 DB9 15 t11 t8 DB8 DB2 DB1 DB0 ゼロ 3つの識別ビット スリー ステート t10 SEQ DONTC ADD2 図18. ADD1 ADD0 CODING DONTC DONTC tQUIET ゼロ 2つの後続ゼロ t9 WRITE 16 t5 t7 t4 DOUT DIN tCONVERT t6 DONTC DONTC AD7918のシリアル・インターフェース・タイミング図 CS tCONVER T t6 t2 1 SCLK 2 3 4 t3 DOUT ADD2 DIN 13 ADD1 ADD0 DB11 3つの識別ビット ゼロ t9 WRITE SEQ 15 16 t5 t11 t8 DB10 DB2 DB1 DB0 スリース テート t10 ADD2 DONTC 図19. 14 t7 t4 スリース テート tQUIET B 5 ADD1 ADD0 DONTC DONTC DONTC AD7928のシリアル・インターフェース・タイミング図 C CS tCONVERT t6 t2 SCLK 1 2 3 4 t3 DOUT ADD1 ADD0 14 t7 DB11 DB10 15 16 t11 t5 t8 DB2 DB1 DB0 3つの識別ビット ゼロ DIN 13 t4 ADD2 スリー ステート 5 VIN0 t10 t9 VIN1 VIN2 VIN3 VIN4 VIN5 シーケンス1 図20. VIN5 VIN6 スリー ステート VIN7 シーケンス2 AD7928でのシャドウ・レジスタへの書き込みタイミング図 ― 22 ― REV. 0 AD7908/AD7918/AD7928 タイマー・レジスタには、たとえば、必要なサンプル間隔での 割り込みを提供する値をロードします。割り込みが受信される と、TFS/DT（ADCの制御ワード）とともに値が送信されます。 TFSはRFSの制御に使用し、これによってデータの読み出しも 制御します。シリアル・クロックの周波数は、SCLKDIVレジ スタで設定します。TFSとともに送信する命令が与えられると （ AX0 ＝ TX0 ）、 SCLK の状態をチェックします。 DSP は、 SCLKがハイになり、ローになり、再びハイになるまで待って から、送信を開始します。送信命令がSCLKの立ち上がりエッ ジまたはその近傍で発生するようにタイマーとSCLKの値を選 択している場合には、データを送信するか、または次のクロッ ク・エッジまで待つことになります。 TMS320C541* AD7908/ AD7918/ AD7928* CLKX SCLK CLKR DOUT DR DIN DT CS FSX FSR VDRIVE * 分かりやすくするために他のピンは省略してあります。 図21. VDD TMS320C541とのインターフェース AD7908/AD7918/AD7928とADSP-21xx ADSP-21xxファミリーのDSPでは、グルー・ロジックなしに AD7908/AD7918/AD7928 と直接インターフェースをとれま す。AD7908/AD7918/AD7928のVDRIVEピンをADSP-218xと同 じ電源電圧に接続します。これによって、必要な場合、シリア ル・インターフェース（ADSP-218x）よりも高い電圧でADC が動作できるようになります。 SPORT0コントロール・レジスタは、次のように設定してくだ さい。 TFSW＝RFSW＝1、交番フレーミング INVRFS＝INVTFS＝1、アクティブ・ローのフレーム信号 DTYPE＝00、右寄せデータ SLEN＝1111、16ビットのデータ・ワード ISCLK＝1、内部シリアル・クロック TFSR＝RFSR＝1、すべてのワードをフレーム化 IRFS＝0 ITFS＝1 図22に接続図を示します。ADSP-218xでは、SPORTのTFSと RFS を接続し、 TFS を出力、 RFS を入力として設定します。 DSP は交番フレーミング・モードで動作し、 SPORT コント ロール・レジスタは説明した通りに設定します。 TFSで生成さ ___ れるフレーム同期信号がCSに接続され、それが基準となって、 すべての信号処理アプリケーションと同様に、等間隔のサンプ リングが行われる必要があります。ただし、この例では、ADC のサンプリング・レートの制御にタイマー割り込みを使用して おり、特定の条件下では等間隔のサンプリングが不可能になる ことがあります。次にその条件を説明します。 ADSP-218x* AD7908/ AD7918/ AD7928* SCLK SCLK DOUT DR たとえば、ADSP-2189で20MHzの水晶発振器を使用し、マス ター・クロック周波数が 40MHz の場合は、マスター・サイク ル時間が25ns となります。SCLKDIV レジスタに値3 がロード された場合には、5MHzのSCLKが得られ、1 SCLK周期ごとに 8つのマスター・クロック周期が経過します。選択したスルー プット・レートに応じて、たとえば、タイマー・レジスタに値 803（803＋1＝804）がロードされた場合には、割り込みの間 隔、およびその後の送信命令の間隔は、SCLK周期で100.5個分 になります。この状態では、送信命令がSCLKのエッジで発生 するため、不等間隔のサンプリングとなります。割り込みと割 り込みの間の SCLK の数が N という整数値である場合には、 DSPは等間隔のサンプリングを実行します。 AD7908/AD7918/AD7928とDSP563xx 図23の接続図に、AD7908/AD7918/AD7928をモトローラ社の DSP563xxファミリーのESSI（同期シリアル・インターフェー ス）に接続する方法を示します。各 ESSI （ボードに 2 つ）は、 TxとRxに対して内部で生成したワード長フレーム同期（CRB のビットFSL1＝0、FSL0＝0）によって、同期モード（CRBの SYNビット＝1）で動作します。ESSIの通常動作を選択するに は、CRBでMOD＝0とします。CRAでビットWL1＝1、 WL0＝0に設定して、ワード長を16に設定します。フレーム同 期が負になるように、CRBのFSPビットは1に設定してくださ い。信号処理アプリケーションの場合は、DSP563xxからのフ レーム同期信号で等間隔のサンプリングを行う必要がありま す。 図 23 に示す例では、シリアル・クロックが ESSI から得られる ため、SCK0ピンを出力に設定する必要があります（SCKD＝1）。 AD7908/AD7918/AD7928のVDRIVEピンは、DSP563xxと同じ 電源電圧に接続してください。これによって、必要な場合、シ リアル・インターフェース（ DSP563xx ）よりも高い電圧で ADCが動作できるようになります。 RFS CS TFS VDRIVE DIN SCLK SCK DOUT SRD DIN STD CS SC2 DT VDRIVE * 分かりやすくするために他のピンは省略してあります。 図22. DSP563xx* AD7908/ AD7918/ AD7928* VDD * 分かりやすくするために他のピンは省略してあります。 ADSP-218xとのインターフェース 図23. REV. 0 ― 23 ― VDD DSP563xxとのインターフェース AD7908/AD7918/AD7928 板を通るフィードスルーの影響が減ります。マイクロストリッ プ技術は格段に優れていますが、両面ボードでは対応できない 場合もあります。この方式では、基板のコンポーネント側は必 ず接地面に置かれ、信号はハンダ側に接地されます。 アプリケーションのヒント グラウンドとレイアウト PSRRと電源リップル周波数のプロット（TPC 3）に示すよう に、AD7908/AD7918/AD7928には電源のノイズに対する優れ た耐性がありますが、それでもグラウンドとレイアウトには注 意が必要です。 優れたデカップリングも重要です。すべてのアナログ電源は、 AD7908/AD7918/AD7928を実装するプリント回路ボードは、 アナログ部分とデジタル部分を分離して、ボードの特定の領域 にまとめるように設計してください。これによって、簡単に分 離できるグラウンド・プレーンを使用できるようになります。 最大のシールド効果を得るために、グラウンド・プレーンに対 するエッチングは原則として最小限に抑えます。 AD7908/AD7918/AD7928 の 3 本の AGND ピンは、すべて AGNDプレーンに接続します。デジタルとアナログのグラウン ド・プレーンは、1 箇所だけで結合してください。複数のデバ イスがAGND ∼DGND 接続を必要とするシステムでAD7908/ AD7918/AD7928 を使用する場合には AD7908/AD7918/ AD7928のできるだけ近くで、星形グラウンド・ポイント1箇所 だけで接続してください。 リング部品から最高の性能を引き出すには、できるだけデバイ スの近くに、理想的にはデバイスの上に配置します。0.1µFコ ンデンサでは、直列実効抵抗（ESR）と直列実効インダクタン ス（ESI）を低くしてください。たとえば、一般的なセラミッ ク型や表面実装型などを使用すれば、高周波数でグラウンドへ の低インピーダンス・パスが可能になり、内部ロジック・ス イッチングによる過渡電流を処理できます。 AD7908/AD7918/AD7928の性能評価 AD7908/AD7918/AD7928 の推奨レイアウトは、 AD7908/ AD7918/AD7928 の評価ボードに示してあります。評価ボー C03089-0-1/03(0) 0.1µFのコンデンサと並列に配置した10µFタンタル・コンデン サでAGNDにデカップリングしてください。これらのデカップ ド・パッケージには、組み立ておよびテスト済みの評価ボード、 ドキュメント、Eval-Board Controllerを介してPCからボードを 制御するためのソフトウェアが含まれています。 ノイズがチップに混入するので、デバイスの真下にデジタル・ ラインを通さないようにしてください。アナログ・グラウン ド・プレーンについては、ノイズ混入を防止するために、 AD7908/AD7918/AD7928の下を通すことは可能です。 AD7908/AD7918/AD7928への電源ラインはできるだけ太いパ ターンにしてインピーダンスを下げ、電源ライン上のグリッチ による影響を低減します。クロックなどの高速スイッチング信 号は、デジタル・グラウンドでシールドしてボードの他の部分 にノイズが放射しないようにします。また、クロック信号をア ナログ入力の近くに通さないようにします。デジタル信号とア ナログ信号のクロスオーバーを避けます。基板の反対側のト レースは、互いに直角になるようにします。これによって、基 Eval-Board ControllerとAD7908/AD7918/AD7928の評価ボー ドや、末尾番号CB が付く他の多くのアナログ・デバイセズの 評価ボードと組み合わせて使用すれば、 AD7908/AD7918/ AD7928 の AC 性能と DC 性能を実証／評価することができま す。 このソフトウェアを使用すれば、AD7908/AD7918/AD7928の ACテスト（高速フーリエ変換）とDCテスト（コードのヒスト グラム）を実行することができます。ソフトウェアとドキュメ ントは、評価ボードに付属のCDにあります。 外形寸法 PRINTED IN JAPAN 20ピン薄型シュリンク・スモール・アウトライン・パッケージ（TSSOP） （RU-20） 寸法はミリメートルで表示 6.60 6.50 6.40 20 11 4.50 4.40 4.30 1 ピン1 0.65 BSC 0.15 0.05 平坦性 0.10 6.40 BSC 10 0.30 0.19 1.20 （最大） 0.20 0.09 実装面 8° 0° 0.75 0.60 0.45 JEDEC規格MO-153ACに準拠 ― 24 ― REV. 0