10ビット、40MSPS、3V、74mW A/Dコンバータ AD9203 特長 機能ブロック図 CMOS、10ビット、40MSPSサンプリングのA/Dコンバータ 消費電力：74mW（3V電源、40MSPS） 17mW（3V電源、5MSPS） 動作電源範囲：2.7∼3.6V CLK ENOB：9.55＠fIN＝20MHz AD9203 AINP fIN＝130MHzまでのIFアンダーサンプリング STBY A/D AINN SHA A/D GAIN D/A SHA A/D REFTF GAIN 3 STATE D/A 訂正ロジック REFBF バンドギャップ リファレンス 範囲外指標 調整可能な内蔵リファレンス DRVDD CLAMPIN 微分非直線性：±0.25LSB パワーダウン（スタンバイ）モード：0.65mW AVDD CLAMP OTR 出力バッファ 10 D9 (MSB) VREF REFSENSE 0.5V + – AVSS 入力範囲：1∼2Vp-pの差動またはシングルエンド D0 (LSB) PWRCON DFS DRVSS 調整可能な消費電力 内部クランプ回路 全内部変換サイクルを制御するのに、1回のクロック入力を 用います。デジタル出力データはDFSピンによって、スト アプリケーション レートバイナリまたは2の補数出力フォーマットで提供され CCD撮像 ます。範囲外信号（OTR）は、範囲より上か下かを判定す ビデオ るために最上位ビットと一緒に使用できるオーバーフロー 携帯計装機器 条件を知らせます。 IF及びベースバンド通信 AD9203は2.7∼3.6Vの電源で動作できるので、高速携帯機器 ケーブルモデム での低電力動作用に適しています。 医療用超音波 AD9203は、工業用温度範囲（−40∼＋85℃）で仕様規定さ れ、28ピンTSSOPパッケージが用意されています。 概要 AD9203は、リファレンス内蔵のモノリシック低電力、単電 製品のハイライト 源、10ビット、40MSPSのA/Dコンバータです。AD9203はマ 低電力 AD9203は、40MSPS動作で74mW＠3Vを消費します。スタ ルチステージ差動パイプライン・アーキテクチャを使用し、 ンバイモードでは、0.65mWまで下がります。 全動作温度範囲でノーミスコードを保証しています。入力 AD9203は、プログラム可能リファレンスを内蔵しています。 高性能 DCからナイキストまで、40MSPS入力信号で9.55ENOB以上 アプリケーションのDC精度と温度ドリフト要求基準に合わ を維持します。 せて、外部リファレンスを選ぶこともできます。 超小型パッケージ AD9203は、28ピンTSSOPで提供されています。 範囲は1∼2Vp-pで調整できます。 低速サンプリング動作時には、消費電力を下げるために外 部抵抗を使用できます。最高サンプリング速度を必要とし ないユーザーには節電効果があり、特に40MSPS未満のサン プリング速度で役立ちます。消費電力を下げても、優れた 性能は変わりません。たとえば、5MHzクロック時で 9.7ENOB（有効ビット数）の性能を、わずか17mWで実現で きます。 プログラム可能電力 低速サンプリング時には、外部抵抗を用いて消費電力をさ らに下げることができます。 内蔵クランプ機能 映像信号のDC復元が可能。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8400 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD9203ー仕様 パラメータ 分解能 最高変換速度 パイプライン遅延 DC精度 微分非直線性 積分非直線性 オフセット誤差 ゲイン誤差 アナログ入力 入力電圧範囲 入力容量 アパーチャ遅延 アパーチャ不確実性（ジッター） 入力帯域幅（−3dB） 入力基準ノイズ 内部リファレンス 出力電圧（0.5Vモード） 出力電圧（1Vモード） 出力電圧公差（1Vモード） 負荷レギュレーション 電源 動作電圧 アナログ電源電流 デジタル電源電流 （特に指定のない限り、AVDD＝＋3V、DRVDD＝＋3V、Fs＝40MSPS、入力スパン 0.5∼2.5V、内部1Vリファレンス、PWRCON＝AVDD、50％クロック・デューティサ イクル、TMIN∼TMAX） 記号 Min Fs Max 単位 DNL INL EZS EFS AIN CIN TAP TAJ BW ±0.7 ±1.4 ±2.8 ±4.0 LSB LSB ％FSR ％FSR 2 1.4 2.0 1.2 390 0.3 Vp-p pF ns ps rms MHz mV 0.5 1 ±5 0.65 ±30 1.2 V V mV mV 3.0 3.0 20.1 4.4 9.5 74 88.8 0.65 0.04 3.6 3.6 22.0 6.0 14.0 84.0 108.0 1.2 ±0.25 V V mA mA mA mW mW mW ％FS ±0.25 ±0.65 ±0.6 ±0.7 1 VREF VREF AVDD DRVDD IAVDD IDRVDD 5.5 ビット MSPS クロック・サイクル 40 2.7 2.7 消費電力 パワーダウン 電源除去比 ダイナミック性能 （AIN＝0.5dBFS） 信号／ノイズ比と歪み f＝4.8MHz f＝20MHz 有効ビット f＝4.8MHz f＝20MHz 信号／ノイズ比 f＝4.8MHz f＝20MHz 全高調波歪み f＝4.8MHz f＝20MHz スプリアスフリー・ダイナミック範囲 f＝4.8MHz f＝20MHz 2トーン相互変調歪み 差動位相 差動ゲイン デジタル入力 高入力電圧 低入力電圧 クロックパルス幅ハイ クロックパルス幅ロー クロック周期2 Typ 10 PD PSRR SINAD 条件 スイッチ切り換え、シングルエンド REFSENSE＝VREF REFSENSE＝GND 1.0mA負荷 fIN＝4.8MHz、出力バス負荷＝10pF fIN＝20MHz、出力バス負荷＝20pF fIN＝4.8MHz、出力バス負荷＝10pF fIN＝20MHz、出力バス負荷＝20pF 注1 57.2 59.7 59.3 dB dB 9.2 9.6 9.55 ビット ビット 57.5 60.0 59.5 dB dB ENOB 注1 SNR THD -76.0 -74.0 -65.0 dB dB 注1 dB dB dB 度 ％ 注1 SFDR 67.8 IMD DP DG VIH VIL 80.0 78 68 0.2 0.3 2.0 0.4 11.25 11.25 25 2 f=44.49MHzおよび45.52MHz NTSC 40 IREランプ V V ns ns ns REV.0 AD9203 パラメータ 記号 デジタル出力 ハイZ漏洩 データ有効遅延 データイネーブル遅延 データハイZ遅延 ロジック出力（DRVDD＝3V） ハイレベル出力電圧（IOH＝50μA） ハイレベル出力電圧（IOH＝0.5mA） ローレベル出力電圧（IOL＝1.6mA） ローレベル出力電圧（IOL＝50μA） Min Typ IOZ tOD tDEN tDHZ VOH VOH VOL VOL Max 単位 条件 ±5.0 出力＝0∼DRVDD CL=20pF CL=20pF CL=20pF μA ns ns ns 5 6 6 ＋2.95 ＋2.80 V V ＋0.3 V ＋0.05 V 注： 1. 差動入力（2Vp-p） 2. AD9203は、最低20kHzまでのクロック速度で変換可能 仕様は、予告なく変更することがあります。 N アナログ 入力 N+1 N+2 N–1 N+3 N+4 N+6 N+5 CLOCK データ 出力 N–7 N–6 N–5 N–4 N–3 TOD = 3ns MIN 7ns MAX (C LOAD = 20pF) 図1．タイミング図 REV.0 3 N–2 N–1 N N+1 AD9203 温度特性 28ピンTSSOP 絶対最大定格＊ パラメータ 対象 AVDD AVSS DRVDD DRVSS AVSS DRVSS AVDD DRVDD REFCOM AVSS CLK AVSS デジタル出力 DRVSS AINP AINN VREF AVSS REFSENSE AVSS REFTF, REFBF AVSS STBY AVSS CLAMP AVSS CLAMPIN AVSS PWRCON AVSS DFS AVSS 3-STATE AVSS 接合温度 保管温度 ピン温度（10秒） Min Max 単位 -0.3 -0.3 -0.3 -3.9 -0.3 -0.3 -0.3 AVSS-0.3 -0.3 -0.3 -0.3 -0.3 -0.3 -0.3 -0.3 -0.3 -0.3 +3.9 +3.9 +0.3 +3.9 +0.3 AVDD+0.3 DRVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 AVDD+0.3 +150 +150 +300 V V V V V V V V V V V V V V V V V ℃ ℃ ℃ -65 θJA＝97.9℃/W θJC＝14.0℃/W オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・ オプション AD9203ARU AD9203-EB -40∼+85℃ 28ピンTSSO 評価ボード RU-28 注記 ＊ 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることがあ ります。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セクシ ョンに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長期間 絶対最大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 4 WARNING! ESD SENSITIVE DEVICE REV.0 AD9203 ピン配置 DRVSS 1 28 AVDD DRVDD 2 27 AVSS (LSB) D0 3 26 AINN D1 4 25 AINP D2 5 24 REFBF D3 6 D4 7 AD9203 23 VREF 22 REFTF 上面図 D5 8 （縮尺は異な 21 PWRCON ります） D6 9 20 CLAMPIN D7 10 19 CLAMP D8 11 18 REFSENSE (MSB) D9 12 17 STBY OTR 13 16 3-STATE DFS 14 15 CLK ピン機能の説明 ピン番号 名称 内容 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 DRVSS DRVDD D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 OTR DFS CLK 3-STATE STBY REFSENSE CLAMP CLAMPIN PWRCON REFTF VREF REFBF AINP AINN AVSS AVDD デジタル・グランド デジタル電源 ビット0、最下位ビット ビット1 ビット2 ビット3 ビット4 ビット5 ビット6 ビット7 ビット8 ビット9 最上位ビット 範囲外指標 データフォーマット選択（HI：2の補数。LO：ストレートバイナリ） クロック入力 HI：ハイインピーダンス状態出力。LO：アクティブ・デジタル出力駆動 HI：パワーダウン・モード。LO：通常動作 リファレンス選択 HI：イネーブル・クランプ。LO：オープン・クランプ クランプ信号入力 パワー制御入力 上部リファレンス・デカップリング リファレンス入出力 下部リファレンス・デカップリング 非反転アナログ入力 反転アナログ入力 アナログ・グランド アナログ電源 REV.0 5 AD9203 スプリアス・フリー・ダイナミック・レンジ（SFDR） 入力信号のrms振幅とピーク・スプリアス信号間の差で、dB 仕様の定義 積分非直線性誤差（INL） 直線性誤差は、「負のフルスケール」から「正のフルスケー 単位で表します。 ル」まで引いた線からの、個別のコードの偏差を表します。 「負のフルスケール」に用いられる地点は、最初のコード遷 移の1/2LSB下で発生します。「正のフルスケール」は、最後 オフセット誤差 最初の遷移は、−フルスケールより1/2LSB上のアナログ値 のコード遷移より1 1/2LSB上のレベルとして定義されます。 で発生することになっています。その地点からの実際の遷 偏差は、各コードの中央から実際の直線までを測定します。 移の偏差が、オフセット誤差として定義されます。 微分非直線性誤差（DNL、ノーミスコード） 理想的なA/Dコンバータは、正確に1LSB離れてコード遷移 ゲイン誤差 最初のコード遷移は、−フルスケールより1/2LSB上のアナ を行います。DNLは、この理想値からの偏差です。10ビッ ログ値で発生することになっています。最後の遷移は、＋ ト分解能までのノーミスコード保証とは、1024のコードす フルスケールより1 1/2LSB下のアナログ値で発生すること べてが動作範囲全体で存在することを示します。 になっています。ゲイン誤差は、最初と最後のコード遷移 間の実際の差と、最初と最後のコード遷移間の理想の差の 信号対ノイズ＋歪み（S/N＋D、SINAD）比率 S/N＋Dは、計測入力信号のrms値の、ナイキスト周波数未 偏差です。 満の他のスペクトル成分すべてのrms合計に対する比率で す。スペクトル成分は高調波を含みますが、直流は含みま 電源除去比 仕様は、最小電源値から最大電源値までの、フルスケール せん。S/N+Dの値は、デシベル単位で表します。 の最大変化を表します。 有効ビット数（ENOB） サイン波では、SINADはビット数を用いて表すことができ アパーチャ・ジッター アパーチャ・ジッターは、連続サンプルにおけるアパーチ ます。次式を用います。 ャ遅延のばらつきであり、A/D入力に対するノイズとして表 現されます。 N = (SINAD−1.76) / 6.02 Nで表される、有効ビット数の測定が可能です。 従って、所与の入力周波数におけるサイン波入力での有効 アパーチャ遅延 アパーチャ遅延は、サンプル＆ホールド・アンプ（SHA） ビット数は、SINAD測定値から直接計算できます。 性能の測定値であり、クロック入力の立ち上がりエッジか 全高調波歪み（THD） THDは、測定された入力信号のrms値に対する、最初の6つ ら変換のために入力信号をホールドするまでを測定します。 の高調波成分のrms合計の比であり、パーセントまたはデシ パイプライン遅延（待ち時間） 変換開始から対応する出力データが得られるまでのクロッ ベルで表現されます。 クサイクル数です。立ち上がりエッジごとに、新しい出力 データを供給します。 信号対ノイズ比（SNR） SNRは、計測入力信号のrms値の、ナイキスト周波数未満の 他のスペクトル成分すべてのrms合計に対する比率です。ス ペクトル成分は高調波及び直流を含みません。SNRの値は、 デシベル単位で表します。 6 REV.0 代表的性能特性−AD9203 （特に指定しない限り、AVDD＝＋3V、DRVDD＝＋3V、FS=40MSPS、1V内部リファレンス、PWRCON＝AVDD、 50％デューティ・サイクル） 85 61 2Vシングルエンド入力 80 59 75 2V差動入力 57 70 SFDR – dB SNR – dB 1V差動入力 55 53 1V差動入力 65 1Vシングル エンド入力 60 55 2V差動入力 50 51 2Vシングル エンド入力 45 49 40 1Vシングルエンド入力 47 0 35 20 40 60 80 入力周波数 - MHz 100 120 0 図2． SNR対入力周波数と設定 40 60 80 入力周波数 - MHz 100 120 図5． SFDR対入力周波数と設定 –80 9.0 60 20 –75 2V差動入力 55 –70 8.8 1V差動入力 8.0 1V差動入力 45 THD – dB 50 ENOB SINAD – dB –65 –50 6.3 –40 2Vシングル エンド入力 20 40 60 80 入力周波数 - MHz 1Vシングル エンド入力 –45 40 0 2V差動入力 –55 7.1 1Vシングル エンド入力 35 –60 2Vシングル エンド入力 –35 100 5.5 120 –30 0 図3. SINAD対入力周波数と設定 20 40 60 80 入力周波数 - MHz 100 120 図6．THD対入力周波数と設定 –75 –75 –70 –0.5dB –0.5dB –65 –65 –60 THD – dB THD – dB –6.0dB –6.0dB –55 –55 –20dB –50 –45 –20dB –45 –40 0 20 40 60 80 入力周波数 - MHz 100 –35 120 図4．THD対入力周波数と振幅（差動入力VREF＝0.5V） REV.0 0 20 40 60 80 入力周波数 - MHz 100 120 図7. THD対入力周波数と振幅（差動入力VREF＝1V） 7 AD9203 1.2E+07 1.0 0.8 10000000 1.0E+07 0.6 0.4 8.0E+06 LSB 6.0E+06 0.0 –0.2 4.0E+06 –0.4 –0.6 2.0E+06 –0.8 4560 0.0E+00 10310 N–1 N –1.0 N+1 0 100 200 300 400 500 600 700 800 900 1024 CODE 図8．グランド入力ヒストグラム 図11．代表的なDNL性能 10.0 80 SNR = 59.9dB THD = –75dB SFDR = 82dB 0.0 75 –10.0 –THD –20.0 70 65 –40.0 dB +SNR/–THD – dB –30.0 60 SNR –50.0 –60.0 –70.0 55 –80.0 50 –90.0 –100.0 45 –110.0 40 0 10 20 30 40 サンプリング速度 - MSPS 50 –120.0 0E+0 2.5E+6 5E+6 7.5E+6 10E+6 12.5E+6 15E+6 17.5E+6 20E+6 60 図9．SNRとTHD対サンプリング速度（fIN＝20MHz） 図12．シングルトーン周波数領域性能 （入力周波数＝10MHz、サンプリング速度＝40MSPS、 2V差動入力、8192ポイントFFT） 1.0 80 0.8 75 0.6 –THD +SNR/–THD – dB 0.4 0.2 LSB HITS 0.2 0.0 –0.2 –0.4 70 65 60 SNR –0.6 55 –0.8 –1.0 0 100 200 300 400 500 600 700 800 900 50 2.5 1024 3.0 3.5 4.0 電源電圧 - V 図10．代表的なINL性能 図13．THD対電源（fIN＝20MHz、 サンプリング速度＝40MSPS） 8 REV.0 AD9203 AD9203の利用 0 動作理論 AD9203は、パイプライン・マルチステージ・アーキテクチャに –1 より、低電力消費で高速サンプリングを実現しています。AD9203 –2 は変換を、いくつかの小さなA/Dサブロックに分割し、ステージか らステージへ結果を送るごとに高精度な変換を行います。分割し 振幅 - dB –3 て変換した結果として、AD9203は従来の10ビット・フラッシュ型 –4 A/Dで使用された1023コンパレータの一部分を必要とするだけ –5 です。各ステージ内のサンプル＆ホールド機能は、第1ステージ –6 は新しい入力サンプルを処理しますが、残りのステージは前のサ –7 ンプルを処理します。 –8 パイプラインの各ステージは最後を除いて、スイッチド・キャパシタ D/Aコンバータに接続された低分解能フラッシュA/Dとステージ間 –9 10 100 入力周波数 - MHz 1000 剰余アンプ（MDAC） で構成されています。剰余アンプは、再構 成したD/Aコンバータ出力とパイプラインの次のステージへのフ 図14．フルパワー帯域幅 ラッシュ入力の差を乗算します。フラッシュ誤差のデジタル修正を 容易にするために、各ステージごとに余剰の1ビットが使われま す。最後のステージは、フラッシュA/Dだけで構成されています。 3500 AD9203の入力は、入力サンプル＆ホールドアンプ（SHA） と第1 3000 ウェークアップ時間 - μs パイプラインの剰余アンプを1つの、コンパクトなスイッチド・キャ 1Vリファレンス 2500 パシタ回路に統合する新構造を採用しています。この構造はパイ プラインのアンプを1つ削除できるため、別々のアンプを使用する 2000 従来の構造に比べ、ノイズと消費電力をかなり削減できます。入 0.5Vリファレンス 力SHAのサンプリングネットワークを第1ステージのフラッシュA/D 1500 と一致させることで、AD9203は性能の劣化なしに、ナイキスト周 1000 波数を超える入力を良好にサンプリングできます。 500 0 サンプリングは、クロックの立ち下がりエッジで発生します。 200 0 400 600 オフ時間 – ms 800 1000 動作モード AD9203は、数種類の入力設定で接続できます （表Ⅰ） 。 図15．ウェークアップ時間対オフ時間 （VREFデカップリング＝10μF） AD9203は、信号のピークを電源レール内に保つソースによって差 動で駆動することができます。 代わりに、シングルエンド・ソースから、AINPまたはAINNへ入力 0.2 を駆動することもできます。入力スパンは設定されたリファレンスの 2倍になります。1つの入力が信号を受け入れると、反対側の入 0.1 力は内部または外部リファレンスに接続することで、目盛りの中央 にセットされます。たとえば、1VリファレンスをAINNに加えながら、 V REF 誤差 - ％ 0 2Vp-p信号をAINPに加えることができます。次にAD9203は、2V 0.5V と0Vの間で変化する信号を受け取ります。詳しくは、図17、18、 –0.1 19を参照。 1V –0.2 AD9203のシングルエンド （交流結合）入力は、AD9203の内部ク ランプスイッチによって、グランドにクランプすることもできます。 –0.3 –0.4 –40 CLAMPピンをAINNまたはAINPに接続すると、クランプできます。 デジタル出力フォーマットは、DFSピンの電位によってバイナリと2 –20 0 20 40 温度 - ℃ 60 80 100 の補数で設定できます。データは、ピンをロジック 「0」 に設定する とストレート・バイナリ・フォーマットに、ピンをロジック 「1」 に設定す 図16．リファレンス対温度 ると2の補数フォーマットになります。 消費電力は、PWRCONとAVSSの間に抵抗を入れると低減でき ます。高速アナログ入力周波数のエンコードや最高変換速度で のサンプリングを行わないとき、電力を節約することができます。電 源制御の項を参照。 REV.0 9 AD9203 表1. モード 名称 図の番号 特長 1V差動 2V差動 1Vシングルエンド 2Vシングルエンド 図26 VREFをREFSENSEに接続 図26 REFSENSEをAGNDに接続 図18 図17 差動モードが最高のダイナミック性能を生み出します。 差動モードが最高のダイナミック性能を生み出します。 映像と、クランプが必要なアプリケーションは、シングルエンド入力が必要です。 映像と、クランプが必要なアプリケーションは、シングルエンド入力が必要です。 入力とリファレンスの概要 フラッシュA/Dコンバータで抵抗ラダーの一番上に加えられ 図17は、1Vリファレンスの入力設定を示します。AD9203の る電圧と同様に、VREFの値がA/Dコアへの最高入力電圧を ます。この例では、AINN入力が1VのVREFに結合されてお 決定します。A/Dコアへの最低入力電圧は、自動的に− り、AD9203は1Vを中心に2V入力を受け入れるように設定 VREFに決定されます。 されます。 シングルエンド入力は2Vスパン（2×VREF）にセットされ 差動入力構造を追加すると、従来のフラッシュ・コンバー タでは不可能な高レベルのフレキシビリティが得られます。 2V 0V 入力ステージでは、シングルエンド動作または差動動作の 入力を、ユーザーが容易に設定できます。A/Dの入力構造に AINP AINN REFTF より、入力信号のdcオフセットを、コンバータの入力スパ ンと切り離して変化させることができます。明らかに、A/D ADC CORE コアへの入力はAINPとAINN入力ピンに加わる電圧の差と 10μF 0.1μF REFBF 1V なります。。そのため、次の等式 VCORE = AINP−AINN 2V 0.1μF （1） 0.1μF VREF は、差動入力ステージの出力を決定し、A/Dコアへの入力を 0.5V 0.1μF 10μF 供給します。 + – 電圧VCOREは、以下の条件を満足する必要があります。 −VREF≦VCORE≦VREF （2） LOGIC REFSENSE AD9203 ここで、VREFはVREFピンの電圧です。 A/Dコンバータの実際のスパン（AINP−AINN）は、± 図17．2Vスパンの内部リファレンス設定 VREFとなります。 等式2を満たすAINP及びAINN入力の組み合わせは無数にあ 図18は、0.5Vリファレンスでの入力設定を表します。A/Dコ りますが、入力にはAD9203の電源電圧による別の制限が加 ンバータのシングルエンド入力は1Vスパン（2×VREF）にセ えられます。電源は、以下の条件でAINPとAINNの有効動 ットされます。AINN入力は0.5VREFに結合されており、 作範囲を限定します。 AD9203は0.5Vを中心に1V入力を受け入れるよう、設定され AVSS−0.3V＜AINP＜AVDD＋0.3V AVSS−0.3V＜AINN＜AVDD＋0.3V ます。 （3） ここでAVSSは公称0V、AVDDは公称+3Vです。AINP及び AINNの有効入力範囲は、等式2と3の両方を満たす任意の組 1V 0V 合せになります。 AINP AINN REFTF 1.75V 内部リファレンスの接続 AD9203内部のコンパレータは、VREFピンの電位を検知し 0.1μF ADC CORE ます。REFSENSEを接地すると、リファレンス・アンプ・ 10μF 0.1μF REFBF スイッチは抵抗分割器に接続し（図17参照）、VREFは1Vに 1.25V 等しくなります。VREF、REFSENSE、グランドの間に抵抗 0.1μF VREF を入れると、スイッチはREFSENSEの位置に接続され、リ 10μF + 0.5V 0.1μF – ファレンス振幅は外部のプログラミング抵抗で決まります （図19）。REFSENSEをVREFに結合するとスイッチもREF- LOGIC REFSENSE SENSEに接続され、リファレンスは0.5Vとなります（図18）。 AD9203 REFTFとREFBFはA/Dコンバータ・コアを駆動し、最高と 最低のスパンを決定します。A/Dコンバータの範囲は、内 図18．1Vスパンの内部リファレンス設定 部／外部リファレンス両方ともリファレンス・ピンの電圧 の2倍となります。 10 REV.0 AD9203 図19は、外部抵抗によって0.75Vにプログラムされたリファレンス を示します。A/Dコンバータは、0.75Vを中心に1.5Vスパンを受け クランプ動作 AD9203には内部クランプが備えられており、シングルエンド入力 入れるように設定されます。リファレンスは、アルゴリズムにしたが モードで使用できます。AD9203のクランプは、NTSC及びPAL映 ってプログラムされます。 像信号をグランドにクランプする場合、きわめて有用です。クラン VREF＝0.5V×［1＋（RA/RB） ］ 1.5V 0V プは差動入力モードでは使用できません。 AINP REFSENSE AD9203 REFTF 1.875V AINN VREF 0.1μF ADC CORE 10μF AINN 0.1μF REFBF 1.125V CIN 0.1μF 10μF 1V p-p + VREF 0Vdc 50Ω TYP 0.5V 0.1μF ADC CORE AINP – CLAMP IN RA CLAMP LOGIC AD9203 REFSENSE RB SW1 図19．プログラム可能なリファレンス設定 図21．クランプ設定（VREF＝0.5V） 外部リファレンス動作 図20は、外部リファレンスの使用例です。数々の理由で、外部リ 図21は、クランプ動作に必要な内部クランプ回路と外部制御信 ファレンスが必要となります。厳しいリファレンス公差は、A/Dコン クハイ 「1」を加えます。これで、内部スイッチSW1が閉じます。 バータの精度を向上させ、より低い温度ドリフト性能が得られます。 SW1は、CLAMPピンをロー「0」でアサートすることで開きます。コ 号を示します。クランプを有効にするには、CLAMPピンにロジッ 複数のA/Dコンバータが互いにリンクしているときは、単一のリフ ンデンサは、次のインターバルまでCIN両側の電圧を一定に保持 ァレンス （内部または外部）が必要となります。外部リファレンスを します。コンデンサの電荷は、入力バイアス電流の関数として漏 用いると、AD9203は低消費電力になります。 洩します （図22） 。 REFSENSEピンをAVDDに結合すると、内部リファレンスは無効 となり、外部リファレンスを使用できます。 250 AD9203はリファレンス・バッファを内蔵しており、外部リファレンス に10kΩの等価負荷をかけます。内部バッファは、A/Dコンバー 200 タ・コアに正と負のフルスケール・リファレンスを生成します。 入力バイアス - μA 図20では、外部リファレンスを用いて、シングルエンド用に中央セ ットポイントが設定されています。同時に、抵抗分割器を通じて入 力電圧スパンをセットしています。トランスを通じてA/Dコンバータ を差動で駆動している場合、外部リファレンスは中央タップをセッ トすることができます （同相モード電圧） 。 150 100 50 0 3.0V 2.0V 1.0V +5V 0.1μF EXTERNAL REF (2V) AINP –50 0 AD9203 10μF 0.1μF 1.5kΩ 1 1.5 入力電圧 - V 2 2.5 3 図22．入力バイアス電流 対 入力電圧（Fs＝40MSPS） VREF A3 1V 0.1μF 1.5kΩ AVDD REFSENSE 図20．外部リファレンス設定 REV.0 0.5 AINN 11 AD9203 アナログ入力の駆動 図23は、AD9203の等価アナログ入力を表します （スイッチド・キャパ C1 VIN シタ入力） 。CLKをロジックハイにすると、S3が開き、S1とS2は閉じま AIN C2 す。入力ソースはAINに接続され、この間にコンデンサCHを充電し R1 AVDD/2 R2 + VBIAS = AD9203 なければなりません。CLKをロジックローにすると、S2が開き、次にS1 が開いた後、S3が閉じます。これで入力はホールドモードになります。 図25．交流結合入力 f_3dBポイントは、次式で近似値を求められます。 AD9203 f_3dB＝1/（2π× ［R2］CEQ） S1 ここでCEQはC1とC2の並列結合です。一般的にC1は、高周波数 CH で誘導性になる、大電解またはタンタルのコンデンサであることに注 CP S3 CP S2 意してください。広い周波数範囲で低インピーダンスを保ちながら、 CH 高周波数での誘導性を無視できる、小セラミックまたはポリスチレン の小型コンデンサ （0.01μF程度） を追加してください。 交流結合入力の抵抗値を選ぶには、さらに別の考慮事項がありま 図23．入力アーキテクチャ す。交流結合コンデンサは、AD9203の入力でのスイッチ過渡電流 を統合し、正味の直流バイアス電流IBを入力に流入させます。バ 入力SHAの構造上、入力駆動ソースには、ある要求基準が課され イアス電流の規模は、信号が変化し、クロック周波数が増大すると ます。ピン容量Cpとホールド容量CHの組合せは、一般的には5pF未 ともに増大します。バイアス電流によって、オフセット誤差 （R1＋R2） × 満です。入力ソースは、この容量をクロックサイクルの半分の速さと IBが生まれます。この誤差を補償する必要があるときは、生じたオ 10ビットの精度で充／放電できなければなりません。SHAがトラック フセットを補えるVBIASの修正を考慮する必要があります。交流結 モードに入ると、入力ソースはコンデンサCHを、 すでにCHに貯えた 合を使わなければならないシステムでは、オペアンプを使ってグランド 基準信号をレベルシフトし、AD9203の入力要求基準を満たしてく 電圧から新しい電圧に充電または放電する必要があります。最悪の ださい。 場合、入力ソースのフルスケール電圧ステップは、スイッチ1のRON （100Ω） 経由で充電電流を供給し、すばやく （CLK周期の1/2以内） オペアンプのセレクション・ガイド AD9203のオペアンプ選択は、アプリケーションによって大きく異なり 安定させなければなりません。この状況は、低入力インピーダンスの 駆動に当たりします。信号ソース出力とAINピンの間に直列抵抗を ます。一般に、あるアプリケーションの性能要求基準は、時間領域か つけると、信号ソースに求められる駆動要求が小さくなります。図24 周波数領域の制約によって決められます。いずれの場合も、A/Dの は、この設定を示しています。ある種のアプリケーションの帯域幅は、 性能を維持するオペアンプを慎重に選んでください。消費電力やコ この抵抗のサイズを制限します。データシートの仕様の性能を保つに ストなど、他のシステムレベルの要求基準と合わせてAD9203の性 は、抵抗は50Ω未満に制限されます。ドライバをAD9203のスイッチ 能を考えると、選択はやりがいがあります。 ド・キャパシタ入力から分離するのに、直列入力抵抗を使用できま 最適なオペアンプの選択は、使用電源が制限されること及び／また す。AD9203への帯域幅を制限するのに、外部コンデンサを選ぶこ は、所望のオペアンプが受け入れる電源が制限されることなどによ ともできます。差動入力駆動方式を均衡させるため、2つの入力RC り、さらに複雑になります。新しい、高性能なオペアンプは、一般に低 ネットワークを用います （図24） 。 電源電圧に対応しているため入出力範囲が限られています。従っ AD9203の入力スパンは、 リファレンス電圧の関数です。入力範囲の て、交流結合が可能なシステムでは、他のオペアンプの方がより適 詳細は、データシートの内部／外部リファレンスの項をご覧ください。 切と言えます。直流結合が必要な場合、オペアンプの余裕制約 （レ ールtoレールのオペアンプなど） や、大きい電源を使用できるオペア <50Ω ンプなどを検討する必要があります。 AIN VS 以下に、現在、当社から入手できるオペアンプをいくつかご紹介いた AD9203 します。最新のアンプ製品については、当社または販売代理店にお 問い合わせください。 図24．簡単なAD9203駆動設定 AD8051：f_3dB＝110MHz 低価格。シングルエンド、交流結合構成の駆動に最適。3V電源レ 多くのケース、とくに単電源動作では、アナログ入力信号を適切な信 号 範 囲にバイアスするのに、交 流 結 合が 便 利です。図 25は、 ールで動作します。 AD9203にアナログ入力信号を交流結合する代表的な設定です。 AD8052：上記アンプのデュアル・バージョン。 データシートに記載された仕様を維持するには、コンポーネントの値を AD8138は、AD8131の高性能バージョンです。ゲインはプログ ラム可能で、14ビット性能を発揮します。 慎重に選ばねばなりません。最重要なのは、R2及びC1とC2の並列 結合の関数であるf_3dBハイパスコーナー周波数です。 12 REV.0 AD9203 差動モード動作 すべてのアプリケーションが差動動作向けに信号調整して 所与のアプリケーションの性能を最適化するため、他のタ いるわけではないので、しばしば、シングルエンドから差 ピーダンス比が高いトランス（インピーダンス比16の ーン比のトランスを選ぶこともできます。たとえば、イン 動への変換を行う必要があります。直流入力が必要ないシ Minicircuits T16-6Tなど）を選ぶと、信号の振幅が効果的に ステムでは、センタータップを備えるRFトランスが、 「ステップアップ」されるので、信号ソースに対する駆動要 AD9203に20MHz以上の差動入力を生成する方法になりま 求基準を下げることができます。 す。この方法は、別のノイズや歪みを発生させることなく、 AD9203は、内部リファレンスの設定により、1Vp-p入力ス A/Dを差動モードで動作できるという利点を備えています。 パンまたは2Vp-p入力スパンに容易に設定できます。他の入 RFトランスは、信号ソースとA/Dの間を絶縁するという利 力スパンは、データシートの図19に示す2つの外部ゲイン設 点も持っています。 定抵抗により実現することができます。図32と33は、大半 AD9203を差動モードで動作させると、THDとSFDRの性能 の通信アプリケーションで求められる広範囲な振幅での が向上します。差動モードとシングルエンドモードの間で SNR及びSFDR性能を表します。 の性能の向上は、入力周波数がナイキスト周波数（すなわ ちfIN＞Fs/2）に近づき、超えるとき、最も顕著になります。 –80 1.0V REF +3V +3V 499Ω 0.1μF 10μF 10μF 0.1μF 0.1μF 49.9Ω 20pF 49.9Ω AVDD AINP 49.9Ω DRVDD AD9203 AD8138 523Ω AINN AVSS THD – dB 10kΩ 499Ω 0.5V REF –70 デジタル 出力 –60 –50 DRVSS 20pF 0.1μF 499Ω –40 10kΩ –30 0 図26．10ビット、40MSPSのA/DコンバータAD9203を 駆動するAD8138 0.5 1.0 1.5 2.0 同相モード電圧 - V 2.5 3.0 3.5 図28．THD対同相モード電圧対THD（AIN＝2V差動） （fIN＝5MHz、fs＝40MSPS） AD8138は、シングルエンド信号を差動信号に変換する便利 な方法を提供します。AD9203に直接結合信号を生成する理 –90 想的な方法です。AD8138は信号を受け入れ、外部の同相モ ードレベルに移行させます。AD8138の構成を、図26に示し –80 THD ます。 THD – dB 図27は、推奨トランス回路の略図です。回路には、インピ ーダンス比4（ターン比2）、型式番号T4-1TのMinicircuits RF トランスが使用されています。 –70 SNR –60 トランスのセンタータップは、入力信号を所望の同相モー ド電圧にレベルシフトする便利な方法を提供します。図28 –50 は、広範囲の同相モードレベルにおける、AD9203の性能を 表しています。 –40 40.0 AINP AINN AD9203 VREF 10μF 0.1μF REFSENSE 図27．トランス結合入力 REV.0 45.0 47.5 50.0 52.5 55.0 デューティ・サイクル - ％ 57.5 60.0 図29．THDとSNR対クロック・デューティ・サイクル （fIN＝5MHz差動、クロック＝40MSPS） 2V 1V 42.5 13 AD9203 表Ⅱ 電力プログラミング抵抗 クロック MHz fIN MHz THD dB SNR dB SINAD dB SFDR dB IAVDD mA IDRVDD mA 5pF負荷へ入る 総電力 mW 電力制御 抵抗 kΩ 5 10 15 20 30 2.5 2.5 2.5 5 5 -72 -74.3 -74 -75.1 -75 60.6 60.7 60.1 53.4 59.5 59.9 60.4 59.9 53.2 59.4 77.9 77.8 77.7 78.9 74.8 5.0 5.9 6.7 7.8 10 0.86 1.2 1.8 2.4 4.0 17 21.3 25 30 42 37 37 37 50 50 スケール入力周波数（fIN） でのアパーチャ・ジッター （tA） のみに起因 電力制御 AD9203の消費電力は、PWRCONピンとグランドの間に抵抗を入れ するSNRの劣化は、次式で計算できます。 ると低減できます。この機能は、AD9203の高速変換より低電力消 SNRの劣化＝20 log10［1/2πfIN tA］ 費を求めるユーザーには貴重です。外部抵抗は、アナログ電流ミラ この式で、rmsアパーチャ・ジッターtAは全ジッターソースの自乗平均 ーのプログラミングをセットします。表Ⅱは、プログラム電力と性能の を表します。この全ジッターソースには、クロック入力、アナログ入力 関係を示します。 信号、A/Dアパーチャ・ジッター仕様が含まれます。アンダーサンプリ 低いクロック速度では、AD9203のアナログ部分に要する電力は少 ング・アプリケーションは、特にジッターに敏感です。 なくなります。PWRCONピンに外部抵抗を入れると、制御電流を電 アパーチャ・ジッターがAD9203のダイナミックレンジに影響する場合、 流ミラーの一部から逸らすことができ、A/Dコンバータはきわめて低い クロック入力はアナログ信号として扱う必要があります。クロックドライ 消費電力でデータを低速変換できます。 バの電源は、クロック信号をデジタルノイズで変調しないように、A/D 出力ドライバ電源から分離します。低ジッターの水晶制御発振器は、 5Vシステムとのインターフェース AD9203は＋5Vシステムに組み込むことができます。リニアレギュレ 最良のクロックソースになります。クロックを他のタイプのソース （ゲート ータAD3307-3経由で、5Vアナログ電源ラインから3Vの供給電源を オリジナルクロックによってリタイムすることが必要です。 引き出すことで可能になります。 クロック入力はアナログ電源を基準にし、ロジックしきい値はAVDD/2 ロジック入力が仕様の最大値を超えないように、注意が必要です。 です。 クロック入力と考慮事項 AD9203内部タイミングは、クロック入力の2つのエッジを用いて、各 デジタル入力と出力 AD9203のデジタル制御入力、3-STATE、DFS、STBYは、アナロ 種の内部タイミング信号を生成します。サンプリングは立ち下がりエ グ・グランドを基準とします。CLKも、アナログ・グランドを基準としま ッジで発生します。40MSPSで動作するAD9203へのクロック入力 す。STBY＝HIGHでAD9203の静止電力が0.65mWに低下する、 は、tCHとtCLの最小値が11.25nsなので、タイミング条件を満たすた 低電力モード機能を備えています。 め45∼55％のデューティサイクルになります。40MSPS未満のクロッ DFSピンをハイでアサートすると、MSBピンを反転し、データを2の補 ク速度では、tCHとtCLの両方が満たされる範囲で、デューティサイク 数フォーマットに変更します。 ルが逸れることがあります。ダイナミクス対デューティサイクルについ AD9203はOTR （範囲外） 機能を備えています。入力電圧がフルス ては、図29参照。 ケールより1LSB上回るか下回ると、OTRフラグがハイになります。図 高速高分解能A/Dはクロック入力の質に敏感です。与えられたフル 30参照。 制御、分周、その他の方法） から生成する場合、最後のステップで、 OTR OTR データ出力 1 0 0 11111 11111 11111 11111 11111 11110 0 0 1 00000 00000 00000 00001 00000 00000 +FS –FS –FS + 1 LSB +FS – 1 LSB 図30．出力データフォーマット 14 REV.0 AD9203 G1 = 20dB SAWフィルタ 出力 50Ω バンドパス・ MINI CIRCUITS フィルタ T4-6T 1:4 G2 = 20dB 50Ω 50Ω 200Ω AINP 200Ω AINN 22.1Ω 93.1Ω AD9203 AVDD/2 図31．簡略化したIFサンプリング回路 アプリケーション は特に重要です。シングルトーンとデュアルトーンの両方のSFDR対 AD9203を用いたダイレクトIFダウン変換 A/Dコンバータのベースバンド領域（すなわちdc∼FS/2） を超えるIF 振幅の関係は、A/Dコンバータのダイナミック及びスタティック非直線 信号をサンプリングするのは、通信アプリケーションではますます一般 振幅性能の関係は、アパーチャ・ジッターに起因するA/Dコンバータ 的になっています。このプロセスは、ダイレクトIFダウン変換またはア のノイズ性能とノイズ寄与を評価するのに役立ちます。どのアプリケ ンダーサンプリングと呼ばれます。狭帯域または広帯域IF信号のエ ーションでも、あるデバイスに対するアプリケーションの鋭敏性を評価 性を評価するのにきわめて有用です。与えられたIFにおけるSNR対 イリアジング （すなわち混合） にA/Dコンバータを用いることには、いく するため、同じデバイスを数基、同じ条件で試験することを奨めます。 つかの潜在的利点があります。第1に、アンプやフィルタを用いた完 図32と33は、70MHzと130MHzのIF周波数での、デュアルトーン 全なミキサー段が不要なので、コストと消費電力を下げることができ SFDR及びシングルトーンSFDRとSNRの性能を一緒に示しています。 ます。第2は、フィルタリング、チャンネル選択、直交復調、データ低 SFDR対振幅のデータはdBFSを基準とし、シングルトーンSNRのデ 減、検知などの機能を行う各種のDSP技術を利用できることです。 ータはdBcを基準としていることに注意してください。図中の性能特 この技術をデジタル受信機で利用する際の詳細は、アナログ・デバ 性は、先行ゲイン段のないAD9203を表しています。AD9203は、2V イセズ・アプリケーションノートAN-301とAN302に掲載されています。 スパン、サンプリング速度40MSPSの差動モード （トランスを経由） で ダイレクトIFダウン変換アプリケーションでは、A/Dコンバータ固有の 動作させました。アナログ電源 （AVDD） とデジタル電源 （DRVDD） サンプリング・プロセスを活用し、ベースバンド領域外にあるIF信号 は、3.0Vにセットしました。 を、IF信号をダウン変換するミキサーに類似した方法でベースバン 90 ド領域にエイリアジングすることができます。ミキサーのトポロジーと同 80 エイリアジングで戻るのを制限するため、イメージ除去フィルタが必要 70 です。イメージ除去フィルタの複雑度と、A/Dコンバータのサンプリン 60 SNR/SFDR – dB じく、他の潜在的干渉信号がA/Dコンバータのベースバンド領域に グ速度及びダイナミックレンジは、二者択一の関係になります。 AD9203は、各種IFサンプリング・アプリケーションに好適です。 AD9203の低歪み入力SHAは最大130MHzまでのフルパワー帯域 幅を備え、多くの一般的なIF周波数に対応できます。20MHzを超え SFDR 2 TONE SFDR 1 TONE 50 SNR 40 30 20 るアンダーサンプリングには、2Vスパンのみを用います。±0.25LSB 10 のDNLと低い温度入力基準ノイズとの組み合わせにより、AD9203 0 は2Vスパンで、ベースバンド入力サイン波に59dB以上のSNRを提 0 供できます。また、1.2ps rmsの低アパーチャ・ジッターは、高IF周波 5 10 15 20 入力電源レベル - フルスケールdB 25 30 図32．70MHzのIFのSNR/SFDR（クロック＝40MSPS） 数でのSNRの低下を最小にします。実際、AD9203は2V入力スパ 80 ン、70MHzのIFでも58dBのSNRを保つことができます。 歪み性能を最大にするには、 トランスを用いてAD9203を2Vスパン 70 の差動モードで設定します。トランスのセンタータップは、AD9203の 60 SFDR 2 TONE SFDR 1 TONE SNR/SFDR – dB リファレンス出力にバイアスされます。AD9203とトランスの前段に、 オプションのバンドパス・フィルタとゲイン段があります。AD9203の 390MHz帯域幅に存在する帯域外歪みとノイズを下げるのに、低Q 受動バンドパス・フィルタを挿入することができます。チャンネル選択 50 40 SNR 30 とイメージ除去に用いられたSAWフィルタの高い挿入損失を補うた 20 め、大ゲイン段が必要となることが多くあります。ゲイン段は、AD9203 10 のスイッチド・キャパシタ入力段に関連したチャージ 「キックバック」電 0 流からSAWフィルタを十分に絶縁することができます。 0 狭帯域IFサンプリング・アプリケーションでA/Dコンバータを評価する 10 15 20 25 入力電源レベル - フルスケールdB 30 35 図33．130MHzのIFのSNR/SFDR（クロック＝40MSPS） 際、所与のIF周波数におけるA/Dコンバータの歪み及びノイズ性能 REV.0 5 15 AD9203 超音波アプリケーション AD9203は、10ビットの超音波アプリケーションで優れた性 います。これは、同相モード・ノイズと入力異常を消去す 能を発揮します。これは、最高ナイキストまでのアナログ 74mWの消費電力で40MSPSのAD9203は、旧世代製品に比べ 入力周波数での高いSNRによって実証されます。基本周波 桁違いの向上を実現しています。 る差動駆動技術によって実現しています。 数ビンのベース付近にスパーがあることは、図35に示され ています。ノイズフロア付近のスパーがfINより80dB以上低 10 いことに注意してください。これは、基本周波数からのず 0 れが少ないことが重要な、ドップラー超音波アプリケーシ –10 FUND SNR = 59.9dB THD = –75dB SFDR = 82dB –20 ョンでは特に貴重です。 –30 –40 dB 調整した トランス デューサ信号 シングル エンド・ アナログ アナログ入力 –60 +3V AD9203 –70 AINP AD604 TGC アンプ –50 –80 AD8138 –90 AINN –100 ゲイン 制御 –110 4.5E+6 4.7E+6 4.9E+6 5.1E+6 5.3E+6 5.5E+6 FIN 1.5V 図35．基本信号付近のSFDR性能 （8192ポイントFFT、fIN＝5MHz、FS＝40MSPS） +3V 図34．AD9203の超音波接続 図34は、AD604可変ゲインアンプの時間ゲイン補償（TGC） 用設定を表しています。低電力のAD9203は3V電源レールか 評価ボード AD9203の評価ボードは、2V差動動作用の配線で出荷されて ら電源を取り、一方、高性能のAD604は5V電源レールから います。ボードは、電源及びテスト部品と、図36に示すよ 電源を取っています。AD9203を駆動するのにAD8138を用 うに接続します。シングルエンド及び差動動作、1V及び2V スパンに、容易に設定できます。次頁の回路図を参照。 +3V + +3V – DRVDD シンセサイザ 1MHz 1.9V p-p HP8644 アンチ エイリアジング・ フィルタ – GND J1 アナログ 入力 +3V + + +3-5d AVDD +3V GND AD9203 評価ボード シンセサイザ 40MHz 1V p-p HP8644 + – – AVEE DSP EQUIPMENT 出力ワード J5 外部クロック 図36．評価ボードの接続 16 REV.0 REV.0 J1 図37．評価ボード（Rev. C） 17 2 1 R4 49.9Ω R1 49.9Ω 2 3 A 1 SW8 B R36 4.99kΩ C30 0.1μF R34 2kΩ R35 4.99Ω J4 2 1 J5 1 JP8 2 2 1 B C2 4.7μF 10V C1 0.1μF TP2 3 1 A SW7 2 AVDD 1 4 2 JP52 2 JP26 6 4 P 74LVX14 U6 TPB 1 2 74LVX14 U6 R53 49.9Ω 3 1 6 C4 0.1μF 1 2 3 JP65 2 1 R54 200kΩ C6 0.1μF 1 JP3 2 C12 0.1μF C11 0.1μF 10V C9 1μF 2 1+ AVDD C5 10μF 10V C3 0.1μF C10 0.1μF TP1 1 A SW6 2 3 B 1 JP64 2 R52 49.9Ω 74LVX14 U6 R2 100Ω S T1 5 TP12 R51 49.9Ω R103 10Ω R104 10Ω 1 JP54 JP53 2 2 B A C34 0.1μF 74LVX14 R101 TBD BY USER 1 8 74LVX14 U6 13 12 R102 TBD BY USER CLK U6 74LVX14 U6 11 10 9 TP3 1 JP1 2 1 JP2 2 AVDD 1 JP58 2 2 C100 20pF AVDD JP63 C33 10μF 10V 1 U6 BYPASS C102 0.1μF AVDD JP50 15 16 17 19 21 22 23 24 25 26 20 1 28 AVDD DFS D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 OTR 1 DRVSS R55 TBD BY USER 27 JP51 C19 0.1μF REFSENSE AD9203 AVSS 2 1 18 14 6 7 8 9 10 11 12 3 4 5 13 C18 10μF 10V 1 + DRVDD U1 REFBF AINP AINN CLAMP IN CLK 3 STATE STBY CLAMP PWRCON REFTF VREF JP59 2 2 +1 C17 10μF 10V C101 20pF 2 C16 0.1μF 1 2 2 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 R56 JP60 JP61 2 2 TBD BY USER 1 1 OTR DRVDD AVDD AD9203 18 1 2 AGND3,4,5 1 J12 B4 1 TP4 TP20 R113 50Ω C7 33μF 16V L4 1 10μF 10V + C23 L1 1 R112 25Ω R111 1Ω FBEAD 2 FBEAD 2 C14 0.1μF AVSS R105 TBD 1 8 B 4 1 3 TP21 B C45 0.1μF 33μF 16V + C25 L2 1 C26 10μF 10V A V+ AD8131 OUT 2 U3 V– A 6 C13 0.1μF 5 AVDD R106 TBD C8 0.1μF AVEE C22 0.1μF DRVDD B3 + + B2 R107 1kΩ C24 0.1μF AVDD 10μF 10V + C15 10μF 10V + C44 FBEAD 2 1 DRVDD R108 1kΩ DRVDD B1 TP29 C41 0.1μF D2 D1 D0 LSB11 LSB12 OTR CLK C40 0.1mF D9 D8 D7 D6 D5 D4 D3 10μF 10V + C31 L3 1 21 24 23 22 13 14 15 16 17 18 19 20 21 24 23 22 13 14 15 16 17 18 19 20 FBEAD 2 U4 U5 10 9 8 7 6 5 4 3 A8 1 VCCA 2 T/R 11 GD2 12 GD3 A1 A2 A3 A4 A5 A6 A7 74LVXC4245WM GD1 NC1 OE B8 VCCB B1 B2 B3 B4 B5 B6 B7 10 9 8 7 6 5 4 3 A8 1 VCCA 2 T/R 11 GD2 12 GD3 A1 A2 A3 A4 A5 A6 A7 74LVXC4245WM GD1 NC1 OE B8 VCCB B1 B2 B3 B4 B5 B6 B7 C32 0.1μF +3–5D B5 B6 1 1 TP23 C21 0.1μF +3–5D C20 0.1μF +3–5D TP24 TP25 TP26 TP27 RN2 7 22Ω 8 RN2 6 22Ω 9 RN2 5 22Ω 10 RN2 4 22Ω 11 RN2 3 22Ω 12 RN2 2 22Ω 13 RN2 1 22Ω 14 RN1 7 22Ω 8 RN1 6 22Ω 9 RN1 5 22Ω 10 RN1 4 22Ω 11 RN1 3 22Ω 12 RN1 2 22Ω 13 RN1 1 22Ω 14 TP28 39 37 35 33 P1 P1 P1 P1 P1 P1 29 31 P1 P1 25 27 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 23 21 19 17 15 13 11 9 7 5 3 1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 P1 40 38 36 34 32 30 28 26 24 22 20 18 16 14 12 10 8 6 4 2 AD9203 図38．評価ボード（Rev. C） REV.0 AD9203 外形寸法 サイズはインチと（mm）で示します。 28ピンTSSOP （RU-28） 0.386 (9.80) 0.378 (9.60) 28 15 0.177 (4.50) 0.169 (4.30) 0.256 (6.50) 0.246 (6.25) 1 14 ピン1 0.006 (0.15) 0.002 (0.05) 実装面 REV.0 0.0433 (1.10) MAX 0.0256 (0.65) BSC 0.0118 (0.30) 0.0075 (0.19) 19 0.0079 (0.20) 0.0035 (0.090) 8˚ 0˚ 0.028 (0.70) 0.020 (0.50) PRINTED IN JAPAN D4146-2.7-12/99,1A AD9203 このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.0