日本語データシート（参考） 最新英語データシートはこちらをご覧ください。 発振器周波数アップコンバータ AD9552 特長 概要 低周波入力リファレンス信号を高周波出力信号へ変換 入力周波数: 6.6 MHz～112.5 MHz 出力周波数: 最大 900 MHz プリセット・ピンで周波数変換比を設定可能 任意の周波数変換比をSPIポートから設定可能 VCOを内蔵 リファレンス周波数ソースとして水晶共振子および/または外部 発振器を接続可能 プライマリ出力の整数倍またはリファレンス入力の複製をセカ ンダリ出力に出力 RMSジッタ: 0.5 ps以下 SPI互換の 3 線式設定用インターフェース 単電源 (3.3 V) 非常に小さい消費電力: 400 mW以下(ほとんどの条件で) 小型パッケージ・サイズ (5 mm × 5 mm)を採用 AD9552 は、高周波水晶発振器と共振子を置き換えるために特 別にデザインされたクロック・ジェネレータを採用した非整数 型N位相ロック・ループ(PLL)です。このデバイスは、非整数周 波数シンセシスを可能にするためシグマ・デルタ(Σ-Δ)変調器 (SDM)を採用しています。入力リファレンス信号は、REFピン へシングルエンド・クロック信号を直接接続するか、または両 XTALピン間に水晶共振子を接続することにより入力します。 AD9552 はピン設定により、8 種類の共通入力周波数に基いて 64 種類の出力周波数を提供します。また、このデバイスは 3 線式 SPIインターフェースを内蔵しているため、ユーザー指定の入力 対出力周波数比を設定することができます。 AD9552 では、外付けコンデンサを使用してPLLのループ・フィ ルタを構成します。AD9552 はCMOSプロセスで製造されていま すが、出力はLVPECL、LVDS、シングルエンドCMOSロジッ ク・レベルと互換です。 AD9552 の動作は、-40°C～+85°Cの拡張工業温度範囲で規定さ れています。 アプリケーション 高周波VCXO、OCXO、SAW共振子のコスト/パフォーマンスの 優れた置き換え品 SONET/SDH (FECなど)、10 Gbイーサネット、ファイバ・チャ ンネル、DRFI/DOCSISを対象とする低ジッタの極めて柔軟な 周波数変換 HDビデオ用周波数変換 ワイヤレス・インフラストラクチャ テストおよび計測機器(携帯型機器を含む) 基本ブロック図 AD9552 REF XTAL OUT2 INPUT FREQUENCY SOURCE SELECTOR PLL OUTPUT CIRCUITRY OUT1 07806-001 PIN-DEFINED AND SERIAL PROGRAMMING 図 1. アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. D ©2009-2011 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD9552 目次 特長......................................................................................................1 アプリケーション ..............................................................................1 概要......................................................................................................1 基本ブロック図 ..................................................................................1 改訂履歴..............................................................................................2 仕様......................................................................................................3 水晶入力特性 ..................................................................................4 出力特性..........................................................................................4 ジッタ特性 ......................................................................................5 シリアル・コントロール・ポート...............................................6 シリアル・コントロール・ポートのタイミング .......................6 絶対最大定格 ......................................................................................7 ESDの注意 ......................................................................................7 ピン配置およびピン機能説明 ..........................................................8 プリセット周波数比 .................................................................... 13 コンポーネント・ブロック ........................................................ 15 デバイスの初期化と自動パワーオン・リセット..................... 17 出力周波数と入力周波数の関係 ................................................ 17 分周値の計算................................................................................ 17 低ドロップアウト(LDO)レギュレータ...................................... 18 アプリケーション情報 .................................................................... 19 熱性能............................................................................................ 19 シリアル・コントロール・ポート ................................................ 20 シリアル・コントロール・ポート・ピンの説明..................... 20 シリアル・コントロール・ポートの動作................................. 20 命令ワード(16 ビット)................................................................. 21 MSB/LSBファースト転送 ........................................................... 21 レジスタ・マップ............................................................................ 24 代表的な性能特性 ..............................................................................9 レジスタ・マップの説明 ............................................................ 25 外形寸法............................................................................................ 31 推奨入力/出力終端 ...........................................................................12 オーダー・ガイド ........................................................................ 31 動作原理............................................................................................13 改訂履歴 7/11—Rev. C to Rev. D Changes to Table 1, Reference Clock Input Characteristics, Input High Voltage and Input Low Voltage Parameter Values ................................4 Changes to Table 8, Added Endnote for Pin 9 and Pin 10.....................8 Changes to Part Initialization Automatic Power-On Reset Section, Second Paragraph ...............................................................................17 Changes to Thermal Performance Section , First Paragraph...............19 Changes to Serial Port Control Section, First Paragraph ....................20 Changes to Table 20, Added Endnote to Bit 2 Description .................27 Updated Outline Dimensions..............................................................31 7/10—Rev. B to Rev. C Changed Crystal Load Capacitance to 15 pF....................... Throughout Added Conditions Statement to Specifications Section, Supply Voltage Specifications, and Input Voltage Specifications ..................................3 Reformatted Specifications Section (Renumbered Sequentially)................ 3 Added Input/Output Termination Recommendations Section, Figure 17, and Figure 18 (Renumbered Sequentially) .........................................13 Moved Preset Frequency Ratios Section ............................................13 Changes to Component Blocks Section ..............................................15 Added Part Initialization and Automatic Power-On Reset Section .....17 Rev. D 4/10—Rev. A to Rev. B Changes to Preset Frequency Ratios Section...................................... 12 Moved Table 15 and Changes to Table 15 .......................................... 13 Changes to Figure 17.......................................................................... 14 Changes to PLL Section, Output Dividers Section, and Input-to-OUT2 Option Section ...................................................... 15 Changes to Output/Input Frequency Relationship Section ................. 16 Changes to Table 22 ........................................................................... 23 Changes to Table 26 ........................................................................... 26 9/09—Rev. 0 to Rev. A Changes to Table 4 ............................................................................... 3 Changes to Table 5 ............................................................................... 4 Added Table 6; Renumbered Sequentially ........................................... 4 Changes to Figure 5.............................................................................. 9 Changes to PLL Section ..................................................................... 14 Changes to Table 22 ........................................................................... 21 Changes to Table 25 ........................................................................... 24 7/09—Revision 0: Initial Version － 2/31 － AD9552 仕様 最小(min)値と最大(max)値は、電源電圧変動と動作温度変動の全範囲に適用されます。typ 値は、VDD = 3.3 V の場合の値です。特に指定 がない限り、TA = 25°C。 表 1. Parameter Min Typ Max Unit Test Conditions/Comments SUPPLY VOLTAGE 3.135 3.30 3.465 V Pin 7, Pin 18, Pin 21, Pin 28 149 169 mA At maximum output frequency with both output channels active Pin 7 2 3 mA Pin 18 77 86 mA Pin 21 35 41 mA Pin 28 35 41 mA 36 41 mA 900 MHz with 100 Ω termination between both pins of the output driver V For the CMOS inputs, a static Logic 1 results from either a pull-up resistor or no connection POWER CONSUMPTION Total Current VDD Current By Pin LVPECL Output Driver LOGIC INPUT PINS INPUT CHARACTERISTICS1 Logic 1 Voltage, VIH 1.0 Logic 0 Voltage, VIL 0.8 V Logic 1 Current, IIH 3 µA Logic 0 Current, IIL 17 µA LOGIC OUTPUT PINS Output Characteristics Output Voltage High, VOH 2.7 V Output Voltage Low, VOL 0.4 V RESET PIN Input Characteristics2 Input Voltage High, VIH 1.8 V Input Voltage Low, VIL Input Current High, IINH Input Current Low, IINL Minimum Pulse Width High 1.3 V 0.3 12.5 µA 31 43 µA 2 ns 7.94 MHz N3 = 255; 2× frequency multiplier enabled; valid for all VCO bands 6.57 MHz N3 = 255; 2× frequency multiplier enabled; fVCO = 3.35 GHz, which constrains the REFERENCE CLOCK INPUT CHARACTERISTICS Frequency Range frequency at OUT1 to be an integer sub-multiple of 3.35 GHz (that is, fOUT1 = 3.35 ÷ M GHz, where M is the product of the P0 and P1 output divider values) 93.06 MHz SDM4 disabled; N3 = 365; valid for all VCO bands 71.28 MHz SDM4 enabled; N3 = 476; valid for all VCO bands 112.5 MHz SDM4 disabled; N3 = 365; fVCO = 4.05 GHz, which constrains the frequency at OUT1 to be an integer sub-multiple of 4.05 GHz (that is, fOUT1 = 4.05÷M GHz, where M is the product of the P0 and P1 output divider values) 86.17 MHz SDM4 enabled; N3 = 476; fVCO = 4.05 GHz, which constrains the frequency at OUT1 to be an integer sub-multiple of 4.05 GHz (that is, fOUT1 = 4.05÷M GHz, where M is the product of the P0 and P1 output divider values) Rev. D － 3/31 － AD9552 Parameter Min Typ Max Unit Input Capacitance 3 pF Input Resistance 130 kΩ Duty Cycle 40 60 Test Conditions/Comments % Input Voltage Input High Voltage, VIH 1.62 V Input Low Voltage, VIL 0.52 Input Threshold Voltage V 1.0 V 4050 MHz When ac coupling to the input receiver, the user must dc bias the input to 1 V VCO CHARACTERISTICS Frequency Range Upper Bound Lower Bound VCO Gain VCO Tracking Range 3350 MHz 45 MHz/V ±300 VCO Calibration Time ppm 140 fPFD7 = 77.76 MHz; time between completion of the VCO calibration command (the rising edge of CS (Pin 12)) to the rising edge of LOCKED (Pin 20). μs 1 A[2:0]、Y[5:0]、OUTSEL の各ピンには 100 kΩ の内部プルアップ抵抗がついています。 デバイスのデフォルト状態がリセットされるように、RESET ピンは 100 kΩ プルアップ抵抗を内蔵しています。 3 N は帰還分周器の整数部分です。 4 シグマ・デルタ変調器。 5 SDM ディスエーブル時の最小許容帰還分周値。 6 SDM イネーブル時の最小許容帰還分周値。 7 位相周波数検出器入力での周波数。 2 水晶入力特性 表 2. Parameter Min Typ Max Unit CRYSTAL FREQUENCY Range Tolerance 10 26 52 20 MHz ppm 100 Ω CRYSTAL MOTIONAL RESISTANCE CRYSTAL LOAD CAPACITANCE 15 pF Test Conditions/Comments Using a crystal with a specified load capacitance other than 15 pF (8 pF to 24 pF) is possible, but necessitates using the SPI port to configure the AD9552 crystal input capacitance. 出力特性 表 3. Parameter Min Typ Max Unit Test Conditions/Comments LVPECL MODE Differential Output Voltage Swing Common-Mode Output Voltage Frequency Range Duty Cycle Rise/Fall Time1 (20% to 80%) 690 VDD − 1.77 0 40 765 VDD − 1.66 889 VDD − 1.20 900 60 305 mV V MHz % ps Output driver static Output driver static Rev. D 255 － 4/31 － Up to 805 MHz output frequency 100 Ω termination between both pins of the output driver AD9552 Parameter Min LVDS MODE Differential Output Voltage Swing Balanced, VOD 247 Typ Unbalanced, ΔVOD Offset Voltage Common Mode, VOS Common-Mode Difference, ΔVOS 1.125 Short-Circuit Output Current Frequency Range Duty Cycle Rise/Fall Time1 (20% to 80%) 0 40 17 285 Max Unit Test Conditions/Comments 454 mV 25 mV Voltage swing between output pins; output driver static Absolute difference between voltage swing of normal pin and inverted pin; output driver static 1.375 25 V mV 24 900 60 355 mA MHz % ps CMOS MODE Output Voltage High, VOH IOH = 10 mA IOH = 1 mA Output Voltage Low, VOL IOL = 10 mA IOL = 1 mA Frequency Range Duty Cycle Rise/Fall Time1 (20% to 80%) 1 Output driver static Voltage difference between output pins; output driver static Up to 805 MHz output frequency 100 Ω termination between both pins of the output driver Output driver static; standard drive strength setting 2.8 2.8 V V Output driver static; standard drive strength setting 0.5 0.3 200 55 745 0 45 500 V V MHz % ps 3.3 V CMOS; standard drive strength setting At maximum output frequency 3.3 V CMOS; standard drive strength setting; 15 pF load 表示の値は、低速エッジ(立上がりまたは立下がり)に対するものです。 ジッタ特性 表 4. Parameter Unit Test Conditions/Comments 0.64 0.70 0.47 0.50 0.11 0.12 ps rms ps rms ps rms ps rms ps rms ps rms Input = 19.44 MHz crystal resonator fOUT = 622.08 MHz (integer mode) fOUT = 625 MHz (fractional mode) fOUT = 622.08 MHz (integer mode) fOUT = 625 MHz (fractional mode) fOUT = 622.08 MHz (integer mode) fOUT = 625 MHz (fractional mode) JITTER TRANSFER BANDWIDTH 100 kHz See the Typical Performance Characteristics section JITTER TRANSFER PEAKING 0.3 dB See the Typical Performance Characteristics section JITTER GENERATION 12 kHz to 20 MHz 50 kHz to 80 MHz 4 MHz to 80 MHz Rev. D Min Typ Max － 5/31 － AD9552 シリアル・コントロール・ポート 表 5. Parameter Min Typ Max Unit Test Conditions/Comments CS Input Logic 1 Voltage Input Logic 0 Voltage Input Logic 1 Current Input Logic 0 Current Input Capacitance SCLK Input Logic 1 Voltage Input Logic 0 Voltage Input Logic 1 Current Input Logic 0 Current Input Capacitance SDIO Input Input Logic 1 Voltage Input Logic 0 Voltage Input Logic 1 Current Input Logic 0 Current Input Capacitance Output Output Logic 1 Voltage Output Logic 0 Voltage 1.6 0.5 0.03 2 2 1.6 0.5 2 0.03 2 1.6 0.5 1 1 2 2.8 0.3 V V µA µA pF V V µA µA pF V V µA µA pF V V シリアル・コントロール・ポートのタイミング 表 6. Parameter Limit Unit SCLK Clock Rate, 1/tCLK Pulse Width High, tHIGH Pulse Width Low, tLOW SDIO to SCLK Setup, tDS SCLK to SDIO Hold, tDH SCLK to Valid SDIO, tDV CS to SCLK Setup (tS) and Hold (tH) 50 3 3 4 0 13 0 MHz max ns min ns min ns min ns min ns max ns min CS Minimum Pulse Width High 6.4 ns min Rev. D － 6/31 － 1 mA load current 1 mA load current AD9552 絶対最大定格 表 7. ESDの注意 Parameter Rating Supply Voltage (VDD) 3.6 V Maximum Digital Input Voltage −0.5 V to VDD + 0.5 V Storage Temperature Operating Temperature Range −65°C to +150°C −40°C to +85°C Lead Temperature (Soldering, 10 sec) 300°C Junction Temperature 150°C ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 Rev. D － 7/31 － AD9552 32 31 30 29 28 27 26 25 Y3 Y2 Y1 Y0 VDD OUT1 OUT1 GND ピン配置およびピン機能説明 1 2 3 4 5 6 7 8 PIN 1 INDICATOR AD9552 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 GND OUT2 OUT2 VDD LOCKED LDO VDD LDO NOTES 1. EXPOSED DIE PAD MUST BE CONNECTED TO GND. 07806-002 XTAL XTAL REF CS SCLK SDIO OUTSEL FILTER 9 10 11 12 13 14 15 16 Y4 Y5 A0 A1 A2 RESET VDD LDO 図 2.ピン配置 表 8.ピン機能の説明 ピン番号 記号 タイプ1 説明 29、30、 31、32、1、 2 Y0、Y1、Y2、 Y3、Y4、Y5 I コントロール・ピン。A[0:2]ピンを使って選択した入力リファレンス周波数に基づき、これらの ピンにより PLL 帰還分周器と OUT1 分周器のプリセット値を選択します。これらのピンは 100 kΩ プルアップ抵抗を内蔵しています。 3、4、5 A0、A1、A2 I コントロール・ピン。これらのピンを使って入力リファレンス周波数を選択します。100 kΩ プ ルアップ抵抗を内蔵しています。 6 RESET I アクティブ・ハイのデジタル入力。内部ロジックをデフォルト状態へリセットします。デバイ スのデフォルト状態がリセットされるように、このピンは 100 kΩ プルアップ抵抗を内蔵してい ます。 7、18、21、 28 VDD P 電源接続、3.3 V アナログ電源。 8、17、19 LDO P/O LDO デカップリング・ピン。これらの各ピンとグラウンドの間に 0.47 μF のデカップリング・コ ンデンサを接続してください。 9、10 XTAL I 水晶共振子入力。これらのピンの間に水晶共振子を接続します 2。 11 REF I リファレンス・クロック入力。このピンへアクティブ・クロック入力信号を接続するか、また は XTAL ピン間に水晶共振子を接続する場合にはこのピンを VDD へ接続します。 12 CS I デジタル入力。アクティブ・ローのチップ・セレクト。 13 SCLK I シリアル・データ・クロック。 14 SDIO I/O デジタル・シリアル・データ入力/出力。 15 OUTSEL I 出力が SPI ポートから制御されていない場合、このピンにロジック 0 を入力すると LVDS が、ロ ジック 1 を入力すると LVPECL 互換レベルが、それぞれ OUT1 と OUT2 に対して選択されま す。レジスタ設定により、上書きすることができます。このピンは 100 kΩ プルアップ抵抗を内 蔵しています。 16 FILTER I/O PLL のループ・フィルタ・ノード。このピンとピン 17 (LDO)の間に 12 nF の外付けコンデンサを接 続します。 20 ロック O アクティブ・ハイの PLL ロック・ステータス・インジケータ。 26、22 OUT1、OUT2 O 方形波クロック相補出力。 27、23 OUT1、OUT2 O 方形波クロック出力。 24、25 GND P アナログ・グラウンド。 EP エクスポーズド・ パッド 1 2 エクスポーズド・チップ・パッドは GND へ接続する必要があります。 I = 入力、I/O = 入力/出力、O = 出力、P = 電源、P/O = 電源/出力。 水晶を使用しない場合は、これらのピンをフローティングのままにしてください。終端は内部回路で行われます。 Rev. D － 8/31 － AD9552 代表的な性能特性 –50 –50 –60 –70 –60 –70 –80 –90 –100 –110 –120 –130 –140 –80 –90 –100 –110 –120 –130 –140 –150 –150 –160 –170 –180 100 –160 –170 –180 100 10k 100k 1M FREQUENCY (Hz) 10M 100M 図 3.位相ノイズ、非整数 N、ピン設定 (fXTAL = 19.44 MHz、fOUT1 = 625 MHz) CARRIER 624.999995MHz 0.4057dBm –50 –50 –60 –70 –60 –70 PHASE NOISE (dB) –30 –40 –80 –90 –100 –110 –120 –130 –140 –130 –140 –160 –170 –180 100 100M 図 4.位相ノイズ、非整数 N、ピン設定 (fREF = 19.44 MHz、fOUT1 = 625 MHz) 30 JITTER PEAKING 0 –1 –60 1k –2 100M 10k 10k LVPECL 25 20 LVDS (STRONG) 15 10 –3 1k LVDS (WEAK) 100k 100k 1M FREQUENCY OFFSET (Hz) 10M 5 100 1k FREQUENCY (MHz) 図 5.ジッタ伝達およびジッタ・ピーキング Rev. D 10M 図 8.出力周波数対電源電流 LVPECL および LVDS (15 pF 負荷) － 9/31 － 07806-019 1 SUPPLY CURRENT (mA) –10 07806-018 JITTER TRANSFER (dB) JITTER TRANSFER –50 10k 100k 1M FREQUENCY (Hz) 35 0 –40 1k 図 7.位相ノイズ、整数、SDM オフ (fREF = 19.44 MHz、fOUT1 = 622.08 MHz) 10 –30 0.3798dBm –110 –120 –150 –20 100M –100 –160 –170 –180 100 10M 10M –80 –90 –150 10k 100k 1M FREQUENCY (Hz) 10k 100k 1M FREQUENCY (Hz) CARRIER 622.079986MHz –20 –30 –40 1k 1k 図 6.位相ノイズ、整数、SDM オフ (fXTAL = 19.44 MHz、fOUT1 = 622.08 MHz) 07806-015 PHASE NOISE (dB) –20 0.5831dBm 07806-016 PHASE NOISE (dB) –30 –40 1k CARRIER 622.068199MHz –20 07806-014 PHASE NOISE (dB) 0.4009dBm –30 –40 07806-017 CARRIER 624.988784MHz –20 AD9552 1.6 25 AMPLITUDE (V p-p) 15 10 LVDS (STRONG) 1.0 0.8 LVDS (WEAK) 5 0.6 0 50 100 150 FREQUENCY (MHz) 200 0.4 07806-020 0 1.2 250 0 200 400 600 FREQUENCY (MHz) 800 1000 07806-023 SUPPLY CURRENT (mA) LVPECL 1.4 20 図 12.ピーク to ピーク出力電圧の周波数特性 LVPECL および LVDS (15 pF 負荷) 図 9.出力周波数対電源電流 CMOS (15 pF 負荷) 60 4.0 3.5 5pF 3.0 DUTY CYCLE (%) AMPLITUDE (V p-p) 10pF 2.5 20pF 2.0 1.5 55 1.0 0 100 200 300 FREQUENCY (MHz) 400 500 50 100 07806-021 0 図 10.ピーク to ピーク出力電圧の周波数特性、CMOS 200 300 400 500 600 700 FREQUENCY (MHz) 800 900 1000 図 13.出力周波数対デューティ・サイクル LVPECL および LVDS (15 pF 負荷) 55 5pF 10pF 20pF 200mV/DIV DUTY CYCLE (%) 54 53 52 0 100 200 FREQUENCY (MHz) 300 500ps/DIV 図 14.代表的出力波形、LVPECL (805 MHz) 図 11.出力周波数対デューティ・サイクル、CMOS Rev. D － 10/31 － 07806-025 50 07806-022 51 07806-024 LVDS (WEAK) LVDS (STRONG) LVPECL 0.5 1.25ns/DIV 図 15.代表的出力波形、LVDS (805 MHz、駆動電流 3.5 mA ) Rev. D 図 16.代表的出力波形、CMOS (250 MHz、15 pF 負荷) － 11/31 － 07806-027 500mV/DIV 500ps/DIV 07806-026 100mV/DIV AD9552 AD9552 推奨入力/出力終端 0.1µF AD9552 3.3V DIFFERENTIAL OUTPUT (LVDS OR LVPECL MODE) DOWNSTREAM DEVICE 07806-028 0.1µF 図 17.AC 結合の LVDS または LVPECL 出力ドライバ Rev. D DOWNSTREAM DEVICE 07806-029 HIGH IMPEDANCE INPUT 100Ω AD9552 100Ω 3.3V DIFFERENTIAL OUTPUT (LVDS OR LVPECL MODE) 図 18.DC 結合の LVDS または LVPECL 出力ドライバ － 12/31 － AD9552 動作原理 LOCKED DETECTOR FILTER AD9552 LOCK DETECT 2 REFA XTAL PFD 2× 3350MHz TO 4050MHz 4 TO 11 1 TO 63 VCO P0 P1 CHARGE PUMP TUNING CONTROL N1 3 N MOD, FRAC PRECONFIGURED DIVIDER VALUES N, MOD, FRAC, P0, P1 P0, P1 07806-006 6 Y5:0 OUT1 4 OR 5 Σ-Δ MODULATOR REGISTER BANK 3 A2:0 2 N = 4N1 + N0 XTAL SERIAL PORT OUT2 図 19.詳細ブロック図 プリセット周波数比 周波数選択ピン (A[2:0]と Y[5:0])を使うと、ピン・ロジック状態 に応じてデバイスをプリセット入力/出力分周値にハードワイヤ 設定することができます(図 19 参照)。このピンのロジック 0 と ロジック 1 により、それぞれグラウンドまたは開放が指定され ます。A[2:0]ピンと Y[5:0]ピンで設定されたプリントセット値か ら分周値を変更するときはシリアル I/O ポートを使用してくだ さい。 A[2:0]ピンにより、8 種類の入力リファレンス周波数を選択しま す(表 9 参照)。シングルエンド・クロック信号を REF ピンへ接続 するか、または両 XTAL ピン間に水晶共振子を接続することによ り、入力リファレンス周波数を入力してください。A[2:0]ピンで 10 MHz、12 MHz、12.8 MHz、または 16 MHz を選択すると、 AD9552 への入力周波数は内部で 2 倍にされます。あるいは、レ ジスタ 0x1D[2]に 1 を設定しても、入力周波数が 2 倍にされます。 Y[5:0]ピンにより、出力周波数を合成するために適切な帰還分周 器と出力分周器を選択します(表 10)。表 10 に示す出力周波数は、 フル精度を維持するために十分な桁数を持っています。10 進数 形式が使用できない場合は、非整数型逓倍器が使用されます。 VCO および出力の周波数は、使用するリファレンス周波数と表 9 に示す周波数との比で周波数がシフト・インします。VCO 周波 数は、表 1 に示す最小範囲と最大範囲内にある必要があること に注意してください。一般に、VCO 周波数帯域の選択と外部ピ ンのストラップ接続によるゲイン調整はデバイスの自動 VCO キ ャリブレーション・プロセス(パワーアップまたはリセットで起 動されます)内で行われます。ただし、SPI インターフェースを 使って VCO 周波数帯域を変更する場合は、VCO キャリブレー ション(レジスタ 0x0E[2] = 1)の SPI 制御をイネーブルした後にキ ャリブレート VCO ビット(レジスタ 0x0E[7])に 1 を書込んで、 VCO キャリブレーションを起動する必要があります。 表 9.入力リファレンス周波数選択ピン A2 A1 A0 Reference Frequency (MHz) 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 10.00 12.00 12.80 16.00 19.20 19.44 20.00 26.00 Rev. D － 13/31 － AD9552 表 10.出力周波数選択ピン Y5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Rev. D Y4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 Y3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 Y2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 Y1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 Y0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 VCO Frequency (MHz) 3732.48 3888 3840 3932.16 3750 3733.296 3560.439 3564 3732.48 3932.16 4000 3825 3840 4000 3724 3732.48 3750 3825 3867.188 3944.531 3999.086 4015.959 4023.878 3554.742 3932.16 4000 3732.48 3840 4000 3471.4 3718.75 3763.2 3984.375 3732.48 3748.229 3750 3763.978 3779.927 3840 3849.12 3867.188 3944.531 3961.105 3999.086 4014.769 4015.959 4017.857 4025.032 4032.976 3452.846 3467.415 3468.75 3481.996 － 14/31 － Output (MHz) 51.84 54 60 61.44 62.5 66.666 74.17582 74.25 77.76 98.304 100 106.25 120 125 133 155.52 156.25 159.375 161.1328125 10518.75/64 155.52 × (15/14) 155.52 × (255/237) 167.6616 177.7371 245.76 250 311.04 320 400 433.925 531.25 537.6 569.1964 622.08 624.7048 625 622.08 × (239/237) 629.9878 640 641.52 625 × (66/64) 657.421875 657.421875 × (239/238) 622.08 × (15/14) 669.1281 622.08 × (255/237) 625 × (15/14) 670.8386 622.08 × (255/236) 625 × (66/64) × (15/14) 625 × (255/237) × (66/64) 693.75 622.08 × (253/226) AD9552 Y4 1 1 1 1 1 1 1 1 1 1 1 Y3 0 0 0 1 1 1 1 1 1 1 1 Y2 1 1 1 0 0 0 0 1 1 1 1 Y1 0 1 1 0 0 1 1 0 0 1 1 Y0 1 0 1 0 1 0 1 0 1 0 1 VCO Frequency (MHz) 3521.903 3536.763 3582.686 3593.75 3598.672 3740.355 3750 3888 3897.843 3906.25 4028.32 Output (MHz) 657.421875 × (255/238) 657.421875 × (255/237) 716.5372 718.75 719.7344 748.0709 750 777.6 779.5686 781.25 625 × (10/8) × (66/64) リファレンス・モニタ コンポーネント・ブロック 入力リファレンス AD9552 には次の入力リファレンス・オプションがあります。 水晶共振子を両 XTAL ピン間に直接接続 CMOS 互換のシングルエンド・クロック・ソースを REF ピ ンへ直接接続 水晶共振子の場合、AD9552 は規定負荷容量 15 pF (デフォルト) を持つ水晶を想定しています。AD9552 は、負荷容量を内部に 用意しています。この内蔵負荷容量は 13 pF の固定成分と 0 pF ～15.75 pF の可変成分(設定可能)で構成されています。 AD9552 に電源を接続した後(またはデバイス・リセット後)、可 変成分値を 2 pF と見なします。これにより、デフォルトの負荷 容量 15 pF が設定されます。 15 pF 以外の規定負荷容量を持つ水晶 (8 pF～23.75 pF)を使用で きるようにするため、レジスタ 0x1B[5:0]を使ってプログラマブ ル容量を 0.25 pF 単位で調整することができます。レジスタ 0x1B[7]に 0 を設定すると(XTAL チューニング・コンデンサの SPI 制御を可能にすると)、レジスタ 0x1B[5:0]のデフォルト値の ため可変容量は 2 pF (パワーアップ値)から 15.75 pF へ変化する ことに注意してください。このために水晶負荷容量が 23.75 pF になります。これはレジスタ 0x1B[5:0]のデフォルト値を上書き するまで続きます。 幾つかの水晶メーカーをアルファベット順に示します。 AVX/Kyocera ECS Epson Toyocom Fox Electronics NDK Siward REF 入力は、REF 入力の信号を検出するモニタ回路を内蔵して います。デバイスが REF ピンでクロック信号を検出すると、自 動的に REF 入力を入力リファレンス・ソースとして選択し、水 晶発振器をシャットダウンさせます。この REF 入力信号の自動 検出は、デフォルト動作モードになっていますが、レジスタ 0x1D[0]を使ってこのデフォルト設定を上書きすることができま す。このビットをセットすると、デバイスは REF 入力に対応す る信号検出器を無視して、水晶発振器を起動させます(REF 入力 信号の有無によらず)。 周波数 2 倍器 周波数 2 倍器は、REF 入力または XTAL 入力から得られる周波 数を 2 倍にするオプションを提供します。この機能には、PLL に入力する周波数を高くできる利点があります。これにより、 PLL で発生される周波数と対応するリファレンス・スプリアス の間の間隔を大きくすることができますが、リファレンス・ス プリアスの分離を大きくする代わりに、周波数逓倍器から発生 する高調波スプリアスが大きくなる犠牲がともないます。この ため、周波数逓倍器の使用はアプリケーションに依存します。 PLL PLL は、位相/周波数検出器(PFD)、一部内蔵のアナログ・ルー プ・フィルタ(図 20 参照)、電圧制御発振器(VCO)、非整数分周 比を可能にするオプションの 3 次 SDM を持つ帰還分周器から構 成されています。PLL は、入力リファレンス信号に位相ロック された、公称 3.7 GHz の信号を発生します。 PLL のループ帯域幅は公称 50 kHz です。PLL の PFD は、帰還分 周値に比例して電流を自動的に変化させるチャージ・ポンプを 駆動します。電流のこの増減により、入力リファレンスまたは 出力周波数の変化に対して一定のループ帯域幅を維持します。 AD9552 評価用ボードは、NDK NX3225SA 水晶または Siward 571200-A258-001 水晶を使用して動作しています。これらの水晶 はデータシートに規定する AD9552 の負荷容量条件と動作抵抗 条件を満たしますが、アナログ・デバイセズは AD9552 での動 作を保証するものではなく、またアナログ・デバイセズは特定 の水晶メーカーを保証するものではありません。 FROM CHARGE PUMP 1.25kΩ 2.5kΩ 105pF 1.25kΩ 15pF 2.5kΩ 15pF － 15/31 － TO VCO 16 EXTERNAL LOOP FILTER CAPACITOR 図 20.内部ループ・フィルタ Rev. D 20pF 07806-004 Y5 1 1 1 1 1 1 1 1 1 1 1 AD9552 PLL のゲインは、チャージ・ポンプからの電流に比例します。 ユーザーはチャージ・ポンプのデフォルト電流設定値を上書き することができ、したがって、レジスタ 0x0A[7:0]を使って PLL ゲインも上書きすることができます。 PLL は 3350 MHz～4050 MHz (公称 3700 MHz)の範囲の 128 種類 の周波数帯域を持つ VCO を内蔵していますが、特定帯域内の実 際の動作周波数は、ループ・フィルタ・コンデンサに現れる制 御電圧に依存します。この制御電圧により、VCO 出力周波数は 選択した帯域内で直線的に変化します。この周波数変化により、 PLL の制御ループは VCO 出力信号を PFD に加えられるリファ レンス信号に同期化させることができるようになります。一般 に、VCO 周波数帯域の選択(さらにゲイン調整)は、パワーアッ プ(またはリセット)時に起動されるデバイスの自動 VCO キャリ ブレーション・プロセス内で自動的に行われます。あるいは、 VCO キャリブレーション(レジスタ 0x0E[2] = 1)の SPI 制御をイ ネーブルした後に、キャリブレート VCO ビット(レジスタ 0x0E[7])に 1 を書込むことにより、VCO キャリブレーションを 開始させることができます。システム・デバッグを可能にする ときは、VCO 帯域 (レジスタ 0x0E[0] = 1)の SPI 制御をイネーブ ルした後にレジスタ 0x10[7:1]に値を書込むことにより、VCO 帯 域設定値を上書きすることができます。 PLL は、帰還分周器と PLL で整数プラス非整数周波数アップコ ンバージョンを可能にする 3 次 SDM の組み合わせを内蔵してい ます。整数係数 N は、8 ビット設定レジスタを使って変更する ことができます。N の範囲は NMIN～255 です。ここで、NMIN は SDM のディスエーブルとイネーブルに応じてそれぞれ 36 また は 47 です。帰還パス内の SDM では N + F/M で表される非整数 分周値が可能です。ここで、N は整数部分(8 ビット)、M はモジ ュラス(20 ビット)、F は小数部分(20 ビット)で、これら 3 個のパ ラメータはすべて正の整数です。 この帰還 SDM により、AD9552 は入力リファレンスに対して正 確な周波数比を持つ広範囲な出力周波数をサポートすることが できるようになります。 PLLロック・インジケータ PLL は、外部ピン(LOCKED)に出力するステータス・インジケー タを持っています。このインジケータは、PLL がロック状態に なったタイミングを表示します。 出力分周器 出力チェーン内には 2 個の整数分周器があります。1 つ目の分周 器(P0)は、VCO 周波数の約数を発生します。2 つ目の分周器(P1) は、OUT1 の周波数を P0 分周器出力周波数の約数として設定し ます。 入力―OUT2 間のオプション デフォルトでは、OUT2 は OUT1 と同じ周波数を出力しますが、 設定レジスタ 33[3] = 1 を設定して、入力周波数 (REF または XTAL)の複製を OUT2 に出力させることができます。 Rev. D 出力ドライバ 設定レジスタを使って次の出力ドライバ・パラメータを制御す ることができます。 ロジック・ファミリーとピン機能 極性 (CMOS ファミリーの場合) 駆動電流 パワーダウン ロジック・ファミリーは、LVDS、LVPECL、CMOS です。ロジ ック・ファミリーの選択は、OUT1 ドライバ・コントロール・ レジスタ(レジスタ 0x32[5:3])と OUT2 ドライバ・コントロール・ レジスタ(レジスタ 0x34[5:3])のモード・コントロール・ビット を使って行います(表 11 参照)。選択したロジック・ファミリー によらず、各出力ドライバでは 2 本のピンを使います。OUT1 とOUT1は 1 個のドライバが、OUT2 とOUT2は別のドライバが、 それぞれ使います。この機能により、LVDS と LVPECL のロジ ック・ファミリーによる差動信号をサポートすることができま す。これに対して、CMOS は出力ピンのみを必要とするシング ルエンド信号ですが、両出力ピンは 2 本のシングルエンド CMOS 出力クロック・オプションに使うことができます。表 11 の最初の行(CMOS (両ピン))を参照してください。 表 11.出力チャンネル・ロジック・ファミリーとピン機能 Mode Control Bits[2:0] 000 001 010 011 100 101 110 111 Logic Family and Pin Functionality CMOS (both pins) CMOS (positive pin), tristate (negative pin) Tristate (positive pin), CMOS (negative pin) Tristate (both pins) LVDS LVPECL Undefined Undefined モード・ビットで CMOS ロジック・ファミリーを指定した場合、 OUT1 と OUT2 のドライバ・コントロール・レジスタを使って 各 CMOS 出力ピンのロジック極性を制御することができます。 モード・ビットで CMOS または LVDS ロジック・ファミリーを 指定した場合、OUT1 と OUT2 のドライバ・コントロール・レジ スタを使って、出力ドライバで弱い駆動能力または強い駆動能 力を使うことができます。CMOS ファミリーの場合、強い駆動 能力を使うと、大きな容量負荷を駆動することができます。 LVDS ファミリーの場合、弱い駆動電流と強い駆動電流の公称 値は、それぞれ 3.5 mA と 7 mA です。 また、OUT1 と OUT2 のドライバ・コントロール・レジスタには、 出力ドライバをイネーブル/ディスエーブルするパワーダウン・ ビットがあります。パワーダウン機能は、ロジック・ファミリ ーの選択と無関係です。 デバイスで出力ドライバの SPI ポート制御を可能にする設定を しない限り、OUTSEL ピン(ピン 15)のロジック・レベルに応じ て、ドライバはデフォルトで LVPECL または LVDS になります。 OUTSEL = 0 の場合、両出力は LVDS になります。OUTSEL = 1 の 場合、両出力は LVPECL になります。ピンで選択した LVDS モ ードでも、SPI ポートを使って駆動強度を制御することができ ます。 － 16/31 － AD9552 デバイスの初期化と自動パワーオン・リセット AD9552 はパワーオン・リセット回路を内蔵しています。パワー アップ時、内部ロジックは水晶発振器またはリファレンス入力 の選択に内部リファレンス・モニタを使用し、その後で見つか った方を使って VCO キャリブレーションを起動します。両方共 存在する場合は、外部リファレンス・パスが選択されます。 デバイスがロックするためには、VCO キャリブレーションが必 要です。入力リファレンス信号がない場合、有効な入力リファ レンスが入力されるまで VCO キャリブレーションを待ちます。 入力リファレンス信号が入力されると直ちに、VCO キャリブレ ーションが開始されます。VCO キャリブレーション・ルーチン が終了するまで少なくとも 3 ms 待って、シリアル通信を使用し て VCO コントロール・レジスタ(レジスタ 0x0E)を設定する必要 があります。 リファレンス入力が存在しているときに水晶発振器入力を使う 場合は、レジスタ 0x1D のビット 0 (水晶共振子の使用)をセット する必要があります。 プリセット周波数選択ピンまたは PLL 分周比を変更するときは、 常に VCO を再キャリブレーションする必要があります。 出力周波数と入力周波数の関係 OUT1 と OUT2 の周波数は、PLL 帰還分周値(N、FRAC、MOD) と出力分周値(P0 と P1)の関数です。OUT1 と OUT2 の周波数(そ れぞれ fOUT1 と fOUT2)を決定する式は次のようになります。 f OUT 1 NMIN と K は、2 つ値の内のいずれかであることに注意してくだ さい。NMIN の値は、SDM の状態に依存します。SDM のディス エーブル時は NMIN = 36 で、イネーブル時は NMIN = 47。K の値 は周波数 2 倍器に依存します。周波数 2 倍器のバイパス時は K = 1 で、イネーブル時は K = 2 です。 PFD (fPFD)入力の周波数は次のように計算されます。 fPFD = K × fREF VCO の動作範囲 (3.35 GHz ≤ fVCO ≤ 4.05 GHz)により、fPFD に対し て次の条件があります。 3350 N FRAC MOD このセクションでは、特定の fOUT1/fREF 比 (fREF は REF 入力信号ソ ースまたは外付け水晶共振子の周波数)が与えられたときの分周 値を計算する 3 ステップの手順を説明します。計算プロセスは一 般項で説明しますが、分り易くするため特定の例を示します。 この例では、A[2:0] = 111 (表 9 参照)と Y[5:0] = 101000 (表 10 参 照)の周波数制御ピン設定を採用し、次の結果を得ています。 fREF = 26 MHz fOUT1 = 625 × (66/64) MHz 1. 出力分周係数(ODF)を求めます。 2. VCO 周波数(fVCO)は 3350 MHz～4050 MHz であることに注 意してください。比 fVCO/fOUT1 は、必要とされる ODF を指定 します。与えられた fOUT1 (約 644.53 MHz)の規定値と fVCO の範囲に対して、ODF 範囲は 5.2 ～6.3 になります。ODF は整数である必要があり、ODF = 6 を意味します(6 は 5.2 と 6.3 の間の唯一の整数です)。 P0 と P1 の適切な値を求めます。 fOUT2 = fOUT1 fOUT1 式の分子には、帰還分周係数が含まれます。この係数には 整数分周器と、帰還 SDM に対応するオプションの小数部分 (FRAC/MOD)に起因する整数部分(N)があります。 次の条件が適用されます。 N MIN 36, 47 N N MIN , N MIN 1,, 255 FRAC 0,1,,1,048,575 MOD 1, 2 ,,1,048,575 K 1, 2 P0 4 , 5,,11 P1 1, 2,, 63 Rev. D MHz 分周値の計算 N FRAC MOD f REF K P0 P1 ここで、 fREF は入力リファレンスまたは水晶共振子の周波数。 K は入力モード・スケール・ファクタ。 N は整数の帰還分周値。 FRAC と MOD は小数の帰還分周値。 P0 と P1 は OUT1 分周値。 MHz f PFD 4050 N FRAC MOD － 17/31 － ODF は 2 つの出力分周器の積で、ODF = P0P1 となります。 与えられた例に対して ODF = 6 が既に求められています。 したがって、P0 と P1 はともに整数で 4 ≤ P0 ≤ 11 という条件 から P0P1 = 6 になります (出力周波数と入力周波数の関係の セクション参照)。これらの条件から、P0 = 6 と P1 = 1 の 1 つのソリューションが得られます。 この特定の例では、fOUT1 ≈ 644.53 MHz で出力分周値に対す る 1 つのソリューションが得られますが、幾つかの fOUT1 周 波数では 1 つではなく複数の ODF が得られます。例えば、 fOUT1 = 100 MHz の場合 ODF 範囲は 34～40 になります。こ のため、表 12 に示すように、P0 と P1 に対する可能な値の 組み合わせが得られます。 AD9552 表 12.P0 と P1 の組み合わせ P0 P1 ODF (P0 × P1) 4 4 5 5 6 7 8 9 10 9 10 7 8 6 5 5 4 4 36 40 35 40 36 35 40 36 40 3. 表 12 に示す P0 と P1 の組み合わせはすべて有効ですが、元 の範囲 34～40 から有効な 3 個の ODF 値(35、36、40)のみ が得られることに注意してください。 PLL の帰還分周値を求めます。 複数の ODF が存在する場合 (例えば表 12 の場合 35、36、 40 )、各 ODF に対してこのステップを繰り返します。 与えられた ODF に対して帰還分周値を計算するときは、次 式を使います。 f OUT 1 X ODF f Y REF 式の左辺には既知の大きさを持つ変数が含まれていること に注意してください。さらに、左辺が 2 つの整数 X と Y の 比で表せるように、適切な値である必要があります。式の 例を次に示します。 正しい結果を得るためには long division を使う必要があります。 電卓または計算プログラムの使用は避けてください。これらは内 部丸め処理および/または切り詰め処理のために正しい結果が得ら れるとは限りません。非常に大きな整数演算が可能な場合は電卓 または計算プログラムを使うことができますが、これらは一般的 ではありません。 この例では、N = 148 と R/Y = 1228/1664 が得られますが、R/Y = 307/416 に切り詰められています。これらの値 N、R、Y は、そ れぞれ次の帰還分周値 N = 148、FRAC = 307、MOD = 416 を構 成します。 唯一の注意点は、N と MOD が出力周波数と入力周波数の関係の セクションで与えられた制約を満たす必要があることです。 この例では、FRAC は非ゼロであるため、除算値は整数+非整数 部分 FRAC/MOD になります。これは、帰還 SDM が帰還分周器 の一部として必要であることを意味します。FRAC = 0 の場合、 帰還分周比は整数で、SDM は必要ありません(バイパスできます)。 この方法で得られる帰還分周値は、正確な出力周波数を合成す る正しい帰還分周比を提供しますが、最終出力で最適ジッタ性 能が得られるとは限りません。この 1 つの理由は、MOD 値が SDM の周期を決定し、この周期が SDM のスプリアス出力に直接 影響を与えることです。特に、DC～fPFD のスペクトル帯域で、 SDM は fPFD/ MOD の間隔でスプリアスを持ちます。このため、 帰還 SDM に対応するスプリアスのスペクトル間隔(Δf)は次のよ うになります。 f f PFD MOD X R N Y Y SDM は PLL の帰還パス内にあるため、これらのスプリアスは出 力信号内で fOUT1 から Δf 離れたスプリアス成分として現れます。 このため、MOD 値が小さい場合、fOUT1 から比較的大きく離れ た周波数オフセットで、比較的大きなスプリアスが発生します。 これに対して MOD 値が大きい場合は、スプリアスは小さくな りますが、fOUT1 に近くなります。明らかに、MOD 値は OUT1 でのスプリアス値(すなわちジッタ)に直接影響を与えます。 一般に、MOD 値が大きいほどスプリアスは小さくなります。こ のため、220 の整数部分を前に求めた MOD 値で除算して MOD と FRAC をスケールすることが望まれます。この例では、MOD 値 が 416 であるため、スケール・ファクタ 2520 (220/416 の整数部 分)が得られます。スケール・ファクタ 2520 から、FRAC = 307 × 2520 = 773,640 および MOD = 416 × 2520 = 1,048,320 が得られます。 247,500 R N 1664 Y 低ドロップアウト(LDO)レギュレータ 66 625 64 6 625(66)(6) 247,500 X 26 Y 26(64) 1664 AD9552 では、X/Y は常に不適切な小数です。このため、 整数 N と適切な小数 R/Y (R と Y は整数)との和として表す ことができます。 N Y X –NY R X R =N+ Y Y AD9552 の電源は 3.3 V 単電源であるため、各機能に対して LDO レギュレータを内蔵して外付け LDO を不要にしています。最適 性能を保証するため、各 LDO 出力には、アクセス・ピンとグラ ウンドの間に 0.47 μF のコンデンサを接続する必要があります。 このコンデンサはデバイスのできるだけ近くに配置する必要が あります。 07806-005 この特定の例では N = 148、Y = 1664、R = 1228 が得られま す。この結果を得るためには、不適切な X/Y を整数(N)と適 切な小数(R/Y)に変換するために long division を使います。 long division を使って Y を X で除算して、整数 N と余り R を得ることに注意してください。図 21 に示すように、適切 な小数は分子(余り R)と分母(除数 Y)を持ちます。 図 21.long division の例 Rev. D － 18/31 － AD9552 アプリケーション情報 熱性能 表 13.32 ピン LFCSP パッケージの熱パラメータ Symbol Thermal Characteristic Using a JEDEC51-7 Plus JEDEC51-5 2S2P Test Board1 Value2 Unit θJA θJMA θJMA θJB θJC ΨJT Junction-to-ambient thermal resistance, 0.0 m/sec airflow per JEDEC JESD51-2 (still air) Junction-to-ambient thermal resistance, 1.0 m/sec airflow per JEDEC JESD51-6 (moving air) Junction-to-ambient thermal resistance, 2.5 m/sec airflow per JEDEC JESD51-6 (moving air) Junction-to-board thermal resistance, 1.0 m/sec airflow per JEDEC JESD51-8 (moving air) Junction-to-case thermal resistance (die-to-heat sink) per MIL-Std 883, Method 1012.1 Junction-to-top-of-package characterization parameter, 0 m/sec airflow per JEDEC JESD51-2 (still air) 40.5 35.4 31.8 23.3 4.2 0.4 °C/W °C/W °C/W °C/W °C/W °C/W 1 2 規定の熱性能を実現するためには、パッケージ底面のエクスポーズド・パッドをグラウンドにハンダ付けする必要があります。 結果はシミュレーションから得たものです。 PCB は JEDEC 多層タイプです。 実際のアプリケーションの熱性能では、これらの計算での仮定と同じであることを確 認するために、アプリケーションでの条件を注意深く調べることが必要です。 AD9552 は周囲温度(TA)に対して仕様が規定されています。TA を 超えないようにするため、強制空冷を使用することができます。 アプリケーション PCB 上でのジャンクション温度を求めるとき は次式を使います。 TJ = TCASE + (ΨJT × PD) ここで、 TJ はジャンクション温度(°C)。 TCASE はパッケージ上面の中央で測定したケース温度(°C)。 ΨJT は表 13 に示す値。 PD は消費電力(仕様のセクション参照)。 Rev. D θJA の値はパッケージの比較と PCB デザインのために記載してあ ります。θJA は次式による TJ の 1 次近似に使うことができます。 TJ = TA + (θJA × PD) ここで、TA は周囲温度(°C)。 θJC の値は、外付けヒート・シンクが必要な場合にパッケージの 比較と PCB デザインのために記載してあります。 θJB の値はパッケージの比較と PCB デザインのために記載してあ ります。 － 19/31 － AD9552 シリアル・コントロール・ポート AD9552 のシリアル・コントロール・ポートは柔軟な同期シリ アル通信ポートであり、多くの業界標準のマイクロコントロー ラやマイクロプロセッサとのインターフェースを容易に可能に します。1 バイト転送または複数バイト転送、および MSB ファ ースト転送フォーマットまたは LSB ファースト転送フォーマッ トをサポートしています。AD9552 シリアル・コントロール・ ポートは、1 本の双方向 I/O ピンで構成されます(SDIO の場合)。 AD9552 とのシリアル通信をイネーブルするときは、ピン選択 ピン A[2:0] (ピン 3、ピン 4、ピン 5)と Y[5:0] (ピン 29～ピン 32、 ピン 1、ピン 2)を、すべてロジック 1 に設定する必要があるこ とに注意してください。これらの各ピンは 100 kΩ のプルアップ 抵抗を内蔵しているため、シリアル通信中フローティングのま まにすることができます。 シリアル・コントロール・ポートには、読出し専用とバッファ 付きの 2 つのタイプがあります。読出し専用レジスタにはバッ ファがなく、書込みコマンドは無視されます。すべての書込み 可能レジスタはバッファ付きで(ミラードとも呼ばれます)である ため、チップ上の一時バッファから実際のレジスタへ新しい値 を転送するための I/O 更新が必要です。I/O 更新を開始するとき は、レジスタ 0x05[0]の I/O 更新ビットへ 1 を書込みます。更新 コマンドを発行する前に任意数のデータバイトを変更すること ができるため、前の更新以来のすべてのレジスタ変更が、この 更新により同時に有効にされます。 転送するモードでサポートされています。ビット[W1:W0]に 00、 01、または 10 を設定する必要があります(表 14 参照)。これらの モードでは、任意のバイト境界でCSを一時的にハイ・レベルに 戻して、システム・コントローラが次のバイトを処理する時間を 確保できるようにします。CSはバイト境界でのみハイ・レベルに なることができ、転送のいずれかの部分(命令またはデータ)でハ イ・レベルになることができます。この区間に、シリアル・コ ントロール・ポートのステート・マシンがウエイト・ステート に入り、すべてのデータが送信されるまでウエイト・ステート を続けます。システム・コントローラが全データを送信する前 に転送の中止を決定した場合、残りの転送を完了させるか、ま たは SCLK の少なくとも 1 サイクル間(ただし SCLK の 8 サイク ル未満) CSをロー・レベルに戻すことによって、ステート・マ シンをリセットする必要があります。バイト境界以外でCSをハ イ・レベルにすると、シリアル転送が停止され、バッファがク リアされます。 表 14.バイト転送カウント W1 W0 Bytes to Transfer (Excluding the 2-Byte Instruction) 0 0 1 1 0 1 0 1 1 2 3 Streaming mode シリアル・コントロール・ポート・ピンの説明 SCLK (シリアル・データ・クロック)は、シリアル・シフト・ク ロックです。このピンは入力です。SCLK は、シリアル・コン トロール・ポートの読出しと書込みを同期化するために使いま す。書込みデータビットは、このクロックの立上がりエッジで レジスタに取込まれ、読出しデータビットは立下がりエッジで レジスタに取込まれます。このピンは、内部で 30 kΩ の抵抗で グラウンドにプルダウンされています。 SDIO (デジタル・シリアル・データ入力/出力)は、入力専用また は入力/出力として機能する共用ピンです。AD9552 ではデフォ ルトとして I/O 用の双方向ピンになっています。 CS (チップ・セレクト・バー)はアクティブ・ローであり、読出 しサイクルと書込みサイクルをゲーティングします。 CS がハ イ・レベルのとき、SDIO はハイ・インピーダンス状態になりま す。このピンは、内部で 100 kΩ の抵抗で 3.3 V にプルアップさ れています。フローティングのままにしないでください。通信 サイクルでのCSピンの使い方については、シリアル・コントロ ール・ポートの動作のセクションを参照してください。 ストリーミング・モード(ビット[W1:W0] = 11)では、任意数のデ ータバイトを 1 つの連続ストリームで転送することができます。 レジスタ・アドレスは自動的にインクリメントまたはデクリメ ントされます (MSB/LSB ファースト転送のセクション参照)。転 送される最終バイトの終わりでCSをハイ・レベルにして、スト リーム・モードを終了する必要があります。 通信サイクル―命令 + データ AD9552 との通信サイクルには 2 つの部分があります。先ず、16 ビットの命令ワードを AD9552 に書込みます。このとき 16 個の SCLK 立上がりエッジが発生します。この命令ワードは、デー タ転送についての情報を AD9552 シリアル・コントロール・ポ ートに提供します。このデータ転送は通信サイクルの 2 番目の 部分になります。この命令ワードは、次のデータ転送の読出し/ 書込みの識別、データ転送内のバイト数、データ転送の先頭バ イトに対する開始レジスタ・アドレスを指定します。 書込み CSによる通信サイクルのフレーミング 読出し CSラインは通信サイクル(書込み動作または読出し動作)をゲーテ ィングします。通信サイクルを開始するときは、CSをロー・レベ ルにする必要があります。 CSハイ固定機能は、3 バイト以下のデータ(さらに命令データ)を 命令ワードが読出し動作の場合(ビット I15 = 1)、次の N×8 SCLK サイクルの間に、データが命令ワードで指定されたアド レスから出力されます (N = 1～4、ビット[W1:W0]で指定)。この 場合、4 は各読出しで 4 ワード以上が転送されるストリーミン グ・モードに対して使用されます。データ・リードバックは 13 AD9552 SDIO 14 SERIAL CONTROL PORT CS 12 07806-006 シリアル・コントロール・ポートの動作 命令ワードが書込み動作の場合 (ビット I15 = 0)、2 番目の部分 は AD9552 のシリアル・コントロール・ポートのバッファに対 するデータ転送になります。転送長(1、2、3 バイト、またはス トリーミング・モード)は、命令バイト内の 2 ビット(ビット [W1:W0])で表示されます。(ビット[W1:W0])で指定される転送 長には 2 バイト命令は含まれません。8 ビットの各シーケンス の後 (ただし、サイクルが終了する最終バイトは除きます)でCS をハイ・レベルにしてバスを停止させることができます。バス が停止しているときに、CSがロー・レベルになると、シリアル 転送が再開されます。非バイト境界で停止させると、シリア ル・コントロール・ポートがリセットされます。 SCLK 図 22.シリアル・コントロール・ポート Rev. D － 20/31 － AD9552 SDIO 14 CS 12 SERIAL CONTROL PORT REGISTER UPDATE EXECUTE AN INPUT/OUTPUT UPDATE MSB/LSBファースト転送 AD9552 CORE 07806-007 13 CONTROL REGISTERS SCLK REGISTER BUFFERS SCLK の立下がりエッジで有効になります。 AD9552 シリアル・コントロール・ポートのデフォルト・モー ドは双方向モードであるため、リードバックされたデータは SDIO ピンに出力されます。 デフォルトでは、読出し要求により AD9552 が使用中のレジス タの値が読出されますが、レジスタ 0x04[0] = 1 を設定すると、 代わりにバッファ付きレジスタが読出されます。このバッファ 付きレジスタは、次の I/O 更新で有効になるレジスタです。 図 23.シリアル・コントロール・ポート・レジスタ・バッファ とコントロール・レジスタとの間の関係 AD9552 では、レジスタ 0x00～レジスタ 0x34 を使用しています。 AD9552 シリアル・コントロール・ポートでは、8 ビットと 16 ビットの命令を使うことができますが、8 ビットの命令モード では、5 アドレス(アドレス・ビット[A4:A0])しかアクセスできな いため、アドレス空間 0x00～0x01 だけの使用に制限されてしま います。AD9552 ではパワーアップ時にデフォルトとして 16 ビ ット命令モードを使用し、8 ビット命令モードはサポートして いません。 命令ワード(16 ビット) 命令ワードの MSB (表 15 参照)は R/Wであり、読出し命令/書込 み命令のいずれであるかを表示します。次の 2 ビットは W1 と W0 であり、転送バイト長を表示します。最後の 13 ビットはア ドレス (アドレス・ビット[A12:A0])であり、読出しまたは書込 み動作の開始アドレスを表示します。 書込みの場合、命令ワードに続いて、データバイト数がビット [W1:W0]で表示されます。これは表 14 に従い解釈されます。 アドレス・ビット[A12:A0]は、レジスタ・マップ内のアドレス を選択します。通信サイクルのデータ転送部分で、このアドレ スに対して書込みまたは読出しが実行されます。AD9552 では、 13 ビット・アドレス空間をすべて使用します。複数バイト転送 の場合、このアドレスは開始バイト・アドレスになります。 AD9552 の命令ワードとバイト・データは MSB ファーストまた は LSB ファーストで転送することができます。AD9552 のデフ ォルトは MSB ファーストです。LSB ファースト・モードは、レ ジスタ 0x00[6]に 1 を書込むことにより設定でき、I/O 更新の実 行が必要です。LSB ファースト・ビットが設定された直後に、 すべてのシリアル・コントロール・ポートの動作は LSB ファー ストに変更されます。 MSB ファースト・モードがアクティブの場合、命令とデータバ イトは、MSB から LSB への順序で書込む必要があります。 MSB ファースト・フォーマットでの複数バイトのデータ転送は、 上位データバイトのレジスタ・アドレスを含む命令バイトから 開始されます。後続のデータバイトは、上位アドレスから下位 アドレスの順で続く必要があります。MSB ファースト・モード では、シリアル・コントロール・ポートの内部アドレス・ジェ ネレータが、複数バイト転送サイクルの各データバイトに対し てデクリメントします。 LSB ファースト= 1 (LSB ファースト)の場合、命令とデータバイ トは、LSB から MSB への順序で書込む必要があります。LSB ファースト・フォーマットでの複数バイトのデータ転送は、下 位データバイトのレジスタ・アドレスを含む命令バイトから開 始され、複数のデータバイトがその後ろに続きます。シリア ル・コントロール・ポートの内部バイト・アドレス・ジェネレ ータが、複数バイト転送サイクルの各データバイトに対してイ ンクリメントします。 AD9552 シリアル・コントロール・ポート・レジスタのアドレス は、MSB ファースト・モードがアクティブの場合(デフォルト)、 複数バイト I/O 動作に対して書込んだレジスタ・アドレスから 0x00 に向かってデクリメントされます。LSB ファースト・モー ドがアクティブの場合、シリアル・コントロール・ポート・レ ジスタのアドレスは、複数バイト I/O 動作に対して書込んだア ドレスから 0x34 に向かってインクリメントされます。 マルチバイト I/O 動作で未使用アドレスはスキップされません。 予約済みレジスタにはデフォルト値を書込み、マップされていな いレジスタにはゼロを書込む必要があります。連続する 2 個以上 の予約済み(または未マップ)レジスタにデフォルト値を書込む より、新しい書込みコマンドを発行する方が効率良いことに注 意してください。 表 15.シリアル・コントロール・ポート、16 ビット命令ワード、MSB ファースト MSB LSB I15 I14 I13 I12 I11 I10 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 R/W W1 W0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 表 16.シリアル・コントロール・ポートのタイミング図で使用される用語の定義 Parameter Description tCLK tDV tDS tDH tS Period of SCLK Read data valid time (time from falling edge of SCLK to valid data on SDIO) Setup time between data and rising edge of SCLK Hold time between data and rising edge of SCLK Setup time between CS and SCLK tH Hold time between CS and SCLK tHIGH tLOW Minimum period that SCLK should be in a logic high state Minimum period that SCLK should be in a logic low state Rev. D － 21/31 － AD9552 CS SCLK DON'T CARE R/W W1 W0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 16-BIT INSTRUCTION HEADER D2 D1 D0 D7 REGISTER (N) DATA D6 D5 D4 D3 D2 D1 D0 DON'T CARE REGISTER (N – 1) DATA 07806-008 SDIO DON'T CARE DON'T CARE 図 24.シリアル・コントロール・ポートの書込み―MSB ファースト、16 ビット命令、2 バイト・データ CS SCLK DON'T CARE R/W W1 W0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 16-BIT INSTRUCTION HEADER REGISTER (N) DATA REGISTER (N – 1) DATA REGISTER (N – 2) DATA REGISTER (N – 3) DATA 07806-009 DON'T CARE SDIO 図 25.シリアル・コントロール・ポートの読出し―MSB ファースト、16 ビット命令、4 バイト・データ tHIGH tDS tS tDH DON'T CARE SDIO DON'T CARE DON'T CARE R/W W1 W0 A12 A11 A10 A9 A8 A7 A6 A5 D4 D3 D2 D1 D0 DON'T CARE 07806-010 SCLK tH tCLK tLOW CS 図 26.シリアル・コントロール・ポートの書込み―MSB ファースト、16 ビット命令、タイミング測定 CS SCLK SDIO DATA BIT N 07806-011 tDV DATA BIT N – 1 図 27.シリアル・コントロール・ポート・レジスタ読出しのタイミング図 CS SCLK DON'T CARE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 W0 W1 R/W D0 D1 D2 D3 D4 16-BIT INSTRUCTION HEADER D5 D6 REGISTER (N) DATA D7 D0 D1 D2 D3 D4 D5 REGISTER (N + 1) DATA 図 28.シリアル・コントロール・ポートの書込み―LSB ファースト、16 ビット命令、2 バイト・データ Rev. D － 22/31 － D6 D7 DON'T CARE 07806-012 SDIO DON'T CARE DON'T CARE AD9552 tS tH CS tCLK tHIGH SCLK tLOW tDS SDIO BIT N BIT N + 1 図 29.シリアル・コントロール・ポートのタイミング―書込み Rev. D － 23/31 － 07806-013 tDH AD9552 レジスタ・マップ “aclr”と表示したビットはアクティブ・ハイで、自動クリア・ビットです。ロジック 1 状態に設定すると、指定したタスクが完了したとき、 制御ロジックが自動的にこのビットをロジック 0 状態に戻します。 表 17.レジスタ・マップ Addr. (Hex) Register Name (MSB) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 (LSB) Bit 0 Default 0x00 Serial port control 0 LSB first Soft reset (aclr) 1 1 Soft reset LSB first 0 0x18 0x04 Readback control Unused Unused Unused Unused Unused Unused Unused Readback control 0x00 0x05 I/O update Unused Unused Unused Unused Unused Unused Unused I/O update (aclr) 0x00 0x0A PLL charge pump and PFD control 0x0B PLL charge pump and PFD control Enable SPI control of charge pump current Enable SPI control of antibacklash period CP mode[1:0] Enable CP mode control PFD feedback input edge control PFD reference input edge control Force VCO to midpoint frequency 0x30 0x0C PLL charge pump and PFD control Unused CP offset current polarity CP offset current[1:0] Enable CP offset current control Reserved Reserved Reserved 0x00 0x0D PLL charge pump and PFD control Antibacklash control[1:0] Unused Unused Unused Unused PLL lock detector powerdown 0x00 0x0E VCO control Calibrate VCO (aclr) Enable SPI control of VCO calibration Boost VCO supply Enable SPI control of VCO band setting 0x70 0x0F VCO control Unused Unused 0x80 0x10 VCO control Unused 0x80 0x11 PLL control N[7:0] (SDM integer part) 0x12 PLL control MOD[19:12] (SDM modulus) 0x80 0x13 PLL control MOD[11:4] (SDM modulus) 0x00 0x14 PLL control 0x15 PLL control 0x16 PLL control 0x17 PLL control 0x18 PLL control 0x19 PLL control 0x1A Input receiver and band gap 0x1B XTAL tuning control Rev. D Charge pump current control[7:0] (3.5 µA granularity, ~900 µA full scale) Enable ALC Unused ALC threshold[2:0] VCO level control[5:0] 0x80 VCO band control[6:0] MOD[3:0] (SDM modulus) Enable SPI control of output frequency 0x00 Bypass SDM Disable SDM Reset PLL FRAC[19:12] (SDM fractional part) 0x20 FRAC[11:4] (SDM fractional part) FRAC[3:0] (SDM fractional part) Unused Unused P1 divider[4:0] Enable SPI control of OUT1 dividers Receiver reset (aclr) Unused Disable SPI control of XTAL tuning capacitance Unused 0x00 Unused P1 divider[5] P0 divider[2:0] 0x20 Unused XTAL tuning capacitor control[5:0] (0.25 pF per bit, inverted binary coding) － 24/31 － 0x01 0x00 Unused Band gap voltage adjust[4:0] (00000 = maximum, 11111 = minimum) 0x00 Enable SPI control of band gap voltage 0x00 0x80 AD9552 Addr. (Hex) Register Name (MSB) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 (LSB) Bit 0 0x1C Default XTAL control Unused Unused Unused Unused Unused Unused Unused Unused 0x00 0x1D XTAL control Unused Unused Unused Unused Unused Select 2× frequency multiplier Unused Use crystal resonator 0x00 0x32 OUT1 driver control OUT1 drive strength OUT1 powerdown Enable SPI control of OUT1 driver control 0xA8 0x33 Select OUT2 source Unused Unused Unused 0x00 0x34 OUT2 driver control OUT2 drive strength OUT2 powerdown Enable SPI control of OUT2 driver control 0xA8 OUT1 mode control[2:0] Unused Unused OUT2 source OUT2 mode control[2:0] OUT1 CMOS polarity[1:0] Unused Unused OUT2 CMOS polarity[1:0] レジスタ・マップの説明 コントロール・ビット機能は、特に指定がない限りアクティブ・ハイです。レジスタ・アドレス値は、特に指定がない限り 16 進数表示 です。 シリアル・ポート・コントロール (レジスタ 0x00～レジスタ 0x05) 表 18. Address Bit Bit Name Description 0x00 7 Unused Forced to Logic 0 internally, which enables 3-wire mode only. 6 LSB first Bit order for SPI port. 0 = most significant bit and byte first (default). 1 = least significant bit and byte first. 5 Soft reset Software initiated reset (register values set to default). This is an autoclearing bit. 4 Unused Forced to Logic 1 internally, which enables 16-bit mode (the only mode supported by the device). [3:0] Unused Mirrored version of the contents of Register 0x00[7:4] (that is, Bits[3:0] = Bits[7:4]). [7:1] Unused Unused. 0 Readback control For buffered registers, serial port readback reads from actual (active) registers instead of from the buffer. 0 = reads values currently applied to the internal logic of the device (default). 1 = reads buffered values that take effect on next assertion of I/O update. 0x04 0x05 Rev. D [7:1] Unused Unused. 0 I/O update Writing a 1 to this bit transfers the data in the serial I/O buffer registers to the internal control registers of the device. This is an autoclearing bit. － 25/31 － AD9552 PLLチャージャ・ポンプとPFDコントロール (レジスタ 0x0A～レジスタ 0x0D) 表 19. Address Bit Bit Name Description 0x0A [7:0] Charge pump current control These bits set the magnitude of the PLL charge pump current. The granularity is ~3.5 μA with a fullscale magnitude of ~900 μA. Register 0x0A is ineffective unless Register 0x0B[7] = 1. Default is 0x80, or ~448 μA. 0x0B 7 Enable SPI control of charge pump current Controls functionality of Register 0x0A. 0 = the device automatically controls the charge pump current (default). 1 = charge pump current defined by Register 0x0A. 6 Enable SPI control of antibacklash period Controls functionality of Register 0x0D[7:6]. 0 = the device automatically controls the antibacklash period (default). 1 = antibacklash period defined by Register 0x0D[7:6]. [5:4] CP mode Controls the mode of the PLL charge pump. 00 = tristate. 01 = pump up. 10 = pump down. 11 = normal (default). 3 Enable CP mode control Controls functionality of Bits[5:4] (CP mode). 0 = the device automatically controls the charge pump mode (default). 1 = charge pump mode is defined by Bits[5:4]. 2 PFD feedback input edge control Selects the polarity of the active edge of the PLL’s feedback input. 0 = positive edge (default). 1 = negative edge. 1 PFD reference input edge control Selects the polarity of the active edge of the PLL’s reference input. 0 = positive edge (default). 1 = negative edge. 0 Force VCO to midpoint frequency Selects VCO control voltage functionality. 0 = normal VCO operation (default). 1 = force VCO control voltage to midscale. 7 Unused Unused. 6 CP offset current polarity Selects the polarity of the charge pump offset current of the PLL. This bit is ineffective unless Bit 3 = 1. 0 = pump up (default). 1 = pump down. [5:4] CP offset current Controls the magnitude of the charge pump offset current of the PLL as a fraction of the value in Register 0x0A. This bit is ineffective unless Bit 3 = 1. 00 = 1/2 (default). 01 = 1/4. 10 = 1/8. 11 = 1/16. 3 Enable CP offset current control Controls functionality of Bits[6:4]. 0 = the device automatically controls charge pump offset current (default). 1 = charge pump offset current defined by Bits[6:4]. 2:0 Reserved [7:6] Antibacklash control Controls the PFD antibacklash period of the PLL. These bits are ineffective unless Register 0x0B[6] = 1. 00 = minimum (default). 01 = low. 10 = high. 11 = maximum. [5:1] Unused Unused. 0 PLL lock detector power-down Controls power-down of the PLL lock detector. 0 = lock detector active (default). 1 = lock detector powered down. 0x0C 0x0D Rev. D － 26/31 － AD9552 VCOコントロール (レジスタ 0x0E～レジスタ 0x10) 表 20. Address Bit Bit Name 0x0E 7 Calibrate VCO Initiates VCO calibration (this is an autoclearing bit). This bit is ineffective unless Bit 2 = 1. 6 Enable ALC Enables automatic level control (ALC) of the VCO. 0 = Register 0x0F[7:2] defines the VCO level. 1 = the device automatically controls the VCO level (default). [5:3] ALC threshold Controls the VCO ALC threshold detector level from minimum (000) to maximum (111). The default is 110. 2 Enable SPI control of VCO calibration Enables functionality of Bit 71. 0 = the device automatically performs VCO calibration (default). 1 = Bit 7 controls VCO calibration. 1 Boost VCO supply Selects VCO supply voltage. 0 = normal supply voltage (default). 1 = increase supply voltage by 100 mV. 0 Enable SPI control of VCO band setting Controls VCO band setting functionality. 0 = the device automatically selects the VCO band (default). 1 = VCO band defined by Register 0x10[7:1]. 0x0F [7:2] VCO level control Controls the VCO amplitude from minimum (00 0000) to maximum (11 1111). The default is 10 0000. These bits are ineffective unless 0x0E[6] = 0. [1:0] Unused Unused. 0x10 [7:1] VCO band control Controls the VCO frequency band from minimum (000 0000) to maximum (111 1111). The default is 100 0000. 0 Unused Unused. 1 Description このビットをセットした後で、かつ SPI 制御による VCO キャリブレーションを発行する前に I/O 更新を起動する必要があります(レジスタ 0x0E のビット 7 へ 1 を書 込みます)。 PLLコントロール (レジスタ 0x11～レジスタ 0x19) 表 21. Address Bit Bit Name Description 0x11 [7:0] N The 8-bit integer divide value for the SDM. Default is 0x00. Note that operational limitations impose a lower boundary of 64 (0x40) on N. 0x12 [7:0] MOD Bits[19:12] of the 20-bit modulus of the SDM. 0x13 [7:0] MOD Bits[11:4] of the 20-bit modulus of the SDM. 0x14 [7:4] MOD Bits[3:0] of the 20-bit modulus of the SDM. Default is MOD = 1000 0000 0000 0000 0000 (524,288). 3 Enable SPI control of output frequency Controls output frequency functionality. 0 = output frequency defined by the Y[3:0] pins (default). 1 = contents of Register 0x11 to Register 0x17 define output frequency via N, MOD, and FRAC. 2 Bypass SDM Controls bypassing of the SDM. 0 = allow integer-plus-fractional division (default). 1 = allow only integer division. 1 Disable SDM Controls the SDM internal clocks. 0 = normal operation (SDM clocks active) (default). 1 = SDM disabled (SDM clocks stopped). 0 Reset PLL Controls initialization of the PLL. 0 = normal operation (default). 1 = resets the counters and logic associated with the PLL but does not affect the output dividers. 0x15 [7:0] FRAC Bits[19:12] of the 20-bit fractional part of the SDM. 0x16 [7:0] FRAC Bits[11:4] of the 20-bit fractional part of the SDM. 0x17 [7:4] FRAC Bits[3:0] of the 20-bit fractional part of the SDM. Default is FRAC = 0010 0000 0000 0000 0000 (131,072). [3:1] Unused Write zeros to these bits when programming this register. 0 P1 divider Bit 5 of the 6-bit P1 divider for OUT1. Rev. D － 27/31 － AD9552 Address Bit Bit Name Description 0x18 [7:3] P1 divider Bits[4:0] of the 6-bit P1 divider for OUT1 (1 ≤ P1 ≤ 63). Do not set these bits to 000000. Default is P1 = 10 0000 (32). The P1 bits are ineffective unless Register 0x19[7] = 1. [2:0] P0 divider The 3-bit P0 divider for OUT1. The P0 divide value is as follows: 000 = 4 (default). 001 = 5. 010 = 6. 011 = 7. 100 = 8. 101 = 9. 110 = 10. 111 = 11. The P0 bits are ineffective unless Register 0x19[7] = 1. 7 Enable SPI control of OUT1 dividers Controls functionality of OUT1 dividers. 0 = OUT1 dividers defined by the Y[5:0] pins (default). 1 = contents of Register 0x17 and Register 0x18 define OUT1 dividers (P0 and P1). [6:0] Unused Unused. 0x19 入力レシーバとバンド・ギャップ・コントロール (レジスタ 0x1A) 表 22. Address Bit Bit Name Description 0x1A 7 Receiver reset Input receiver reset control. This is an autoclearing bit. 0 = normal operation (default). 1 = reset input receiver logic. [6:2] Band gap voltage adjust Controls the band gap voltage setting from minimum (0 0000) to maximum (1 1111). Default is 0 0000. 1 Unused Unused. 0 Enable SPI control of band gap voltage Enables functionality of Bits[6:2]. 0 = the device automatically selects receiver band gap voltage (default). 1 = Bits[6:2] define the receiver band gap voltage. XTALコントロール (レジスタ 0x1B～レジスタ 0x1D) 表 23. Address Bit Bit Name Description 0x1B 7 Disable SPI control of XTAL tuning capacitance Disables functionality of Bits[5:0]. 0 = tuning capacitance defined by Bits[5:0]. 1 = the device automatically selects XTAL tuning capacitance (default). 6 Unused Unused. [5:0] XTAL tuning capacitor control Capacitance value coded as inverted binary (0.25 pF per bit); that is, 111111 is 0 pF, 111110 is 0.25 pF, and so on. The default value, 000000, is 15.75 pF. 0x1C [7:0] Unused Unused. 0x1D [7:3] Unused Unused. 2 Select 2× frequency multiplier Select/bypass the 2× frequency multiplier. 0 = bypassed (default). 1 = selected. Rev. D 1 Unused Unused. 0 Use crystal resonator Automatic external reference select override. 0 = the device automatically selects the external reference path if an external reference signal is present (default). 1 = the device uses the crystal resonator input whether or not an external reference signal is present. － 28/31 － AD9552 OUT1 ドライバ・コントロール (レジスタ 0x32) 表 24. Address Bit Bit Name Description 0x32 7 OUT1 drive strength Controls the output drive capability of the OUT1 driver. 0 = weak. 1 = strong (default). 6 OUT1 power-down Controls power-down functionality of the OUT1 driver. 0 = OUT1 active (default). 1 = OUT1 powered down. [5:3] OUT1 mode control OUT1 driver mode selection. 000 = CMOS, both pins active. 001 = CMOS, positive pin active, negative pin tristate. 010 = CMOS, positive pin tristate, negative pin active. 011 = CMOS, both pins tristate. 100 = LVDS. 101 = LVPECL (default). 110 = not used. 111 = not used. [2:1] OUT1 CMOS polarity Selects the polarity of the OUT1 pins in CMOS mode. 00 = positive pin logic is true = 1, false = 0/negative pin logic is true = 0, false = 1 (default). 01 = positive pin logic is true = 1, false = 0/negative pin logic is true = 1, false = 0. 10 = positive pin logic is true = 0, false = 1/negative pin logic is true = 0, false = 1. 11 = positive pin logic is true = 0, false = 1/negative pin logic is true = 1, false = 0. These bits are ineffective unless Bits[5:3] select CMOS mode. 0 Enable SPI control of OUT1 driver control Controls OUT1 driver functionality. 0 = OUT1 is LVDS or LVPECL, per the OUTSEL pin (Pin 15) (default). 1 = OUT1 functionality defined by Bits[7:1]. OUT2 ソース選択コントロール (レジスタ 0x33) 表 25. Address Bit Bit Name Description 0x33 [7:4] Unused Unused. 3 OUT2 source Selects the signal source for OUT2. 0 = source for OUT2 is the output of the P1 divider (default). 1 = source for OUT2 is the input reference (REF or XTAL). [2:0] Unused Unused. Rev. D － 29/31 － AD9552 OUT2 ドライバ・コントロール (レジスタ 0x34) 表 26. Address Bit Bit Name Description 0x34 7 OUT2 drive strength Controls the output drive capability of the OUT2 driver. 0 = weak. 1 = strong (default). 6 OUT2 power-down Controls power-down functionality of the OUT2 driver. 0 = OUT2 active (default). 1 = OUT2 powered down. [5:3] OUT2 mode control OUT2 driver mode selection. 000 = CMOS, both pins active. 001 = CMOS, positive pin active, negative pin tristate. 010 = CMOS, positive pin tristate, negative pin active. 011 = CMOS, both pins tristate. 100 = LVDS. 101 = LVPECL (default). 110 = not used. 111 = not used. [2:1] OUT2 CMOS polarity Selects the polarity of the OUT2 pins in CMOS mode. 00 = positive pin logic is true = 1, false = 0/negative pin logic is true = 0, false = 1 (default). 01 = positive pin logic is true = 1, false = 0/negative pin logic is true = 1, false = 0. 10 = positive pin logic is true = 0, false = 1/negative pin logic is true = 0, false = 1. 11 = positive pin logic is true = 0, false = 1/negative pin logic is true = 1, false = 0. These bits are ineffective unless Bits[5:3] select CMOS mode. 0 Enable SPI control of OUT2 driver control Controls OUT2 driver functionality. 0 = OUT2 is LVDS or LVPECL, per the OUTSEL pin (Pin 15) (default). 1 = OUT2 functionality defined by Bits[7:1]. Rev. D － 30/31 － AD9552 外形寸法 5.00 BSC SQ 0.60 MAX 0.60 MAX 25 32 24 0.50 BSC 3.25 3.10 SQ 2.95 EXPOSED PAD 17 TOP VIEW 12° MAX 1.00 0.85 0.80 SEATING PLANE 0.80 MAX 0.65 TYP 0.30 0.25 0.18 0.50 0.40 0.30 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF PIN 1 INDICATOR 8 16 9 BOTTOM VIEW 0.25 MIN 3.50 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 05-25-2011-A 4.75 BSC SQ PIN 1 INDICATOR 1 図 30. 32 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 5 mm × 5 mm ボディ、極薄クワッド (CP-32-2) 寸法: mm オーダー・ガイド Model1 Temperature Range Package Description Package Option AD9552BCPZ AD9552BCPZ-REEL7 AD9552/PCBZ −40°C to +85°C −40°C to +85°C 32-Lead Lead Frame Chip Scale Package [LFCSP_VQ] 32-Lead Lead Frame Chip Scale Package [LFCSP_VQ] Evaluation Board CP-32-2 CP-32-2 1 Z = RoHS 準拠製品。 Rev. D － 31/31 －