5ppm/℃の内部リファレンス付き、SOT-23パッケージ シングル12/14/16ビットnanoDAC™コンバータ AD5620/AD5640/AD5660 機能ブロック図 特長 V REFOUT GND 1.25/2.5V REF パワーオン・ リセット V DD AD5620/AD5640/AD5660 V FB REF(+) DAC レジスタ 出力 バッファ 16ビット DAC 入力コントロール・ ロジック パワーダウン・ コントロール・ロジック V OUT 抵抗 ネットワーク 04539-001 低消費電力、シングルnanoDAC AD5660：16ビット AD5640：14ビット AD5620：12ビット 12ビット精度を保証 1.25V/2.5V、5ppm/℃リファレンスを内蔵 小型パッケージ：8ピンSOT-23/MSOP パワーダウン時の消費電流：480nA＠5V、200nA＠3V 3V/5V単電源 16ビットの単調増加性を設計により保証 DAC出力をゼロスケールまたはミッドスケールにパワーオン・ リセット 3種のパワーダウン機能 シュミット・トリガ内蔵のシリアル・インターフェース レールtoレール動作 SYNC 割込み機能 SYNC SCLK DIN 図1 概要 nanoDACファミリーのAD5620/AD5640/AD5660は、低消費 電力、12/14/16ビット、バッファ付きの電圧出力シングルD/A コンバータ（DAC）で、設計により単調増加性が保証されてい アプリケーション プロセス制御 データ・アクイジション・システム バッテリ駆動の携帯型計測器 ゲインとオフセットのデジタル調整 プログラマブル電圧源および電流源 プログラマブル減衰器 ます。 AD5620/AD5640/AD5660-1は1.25V、5ppm/℃リファレンス を内蔵し、 2.5V のフルスケール出力電圧範囲を提供します。 AD5620/AD5640/AD5660-2 、 AD5620/AD5660-3 は 2.5V 、 5ppm/℃リファレンスを内蔵し、5Vのフルスケール出力電圧範 囲を提供します。各デバイスのリファレンスは、 V REFOUT ピン から外部で使用することもできます。 製品のハイライト 1. 12ビット精度を保証する12/14/16ビットnanoDAC 2. 1.25V/2.5V、5ppm/℃リファレンスを内蔵 3. 8ピンSOT-23、8ピンMSOPパッケージで提供 4. 0Vまたはミッドスケールにパワーオン・リセット 5. 10µsのセトリング時間 AD5620/AD5640/AD5660に内蔵の高精度出力アンプにより、 レールtoレールの出力振幅を実現します。リモート・センシン 関連デバイス 部品番号 説明 AD5662 2.7∼5.5V、SOT-23パッケージ採用の16ビッ トDAC、外部リファレンス REV. A アナログ・デバイセズ株式会社 パワーオン・リセット回路を内蔵しているため、パワーアップ 時にDACの出力が0V（AD5620/AD5640/AD5660-1、 AD5620/AD5640/AD5660-2）またはミッドスケール （AD5620-3とAD5660-3）にリセットされ、デバイスに有効な 書込みが行われるまでこの電圧を維持します。また、パワーダ ウン機能を内蔵しているため、デバイスの消費電流を5V動作時 に480nAまで低減でき、パワーダウン・モードでの出力負荷を ソフトウェアで選択できます。5V動作時の消費電力は2.5mW で、パワーダウン・モードでは1µWまで低減します。 グのアプリケーションでは、この出力アンプの反転入力を利用 することができます。AD5620/AD5640/AD5660の汎用3線式 シリアル・インターフェースは、最大 30MHz のクロック・ レートで動作し、SPI®、QSPI™、MICROWIRE™、DSPの各 インターフェース規格と互換性があります。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2005 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD5620/AD5640/AD5660 目次 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 製品のハイライト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 関連デバイス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 AD5620/AD5640/AD5660-2、AD5620/AD5640/AD5660-3 . . 3 AD5620/AD5640/AD5660-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 タイミング特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 DAC部 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 抵抗ストリング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 内部リファレンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 出力アンプ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 シリアル・インターフェース . . . . . . . . . . . . . . . . . . . . . . . . 17 入力シフト・レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 SYNC 割込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 パワーオン・リセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 パワーダウン・モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 マイクロプロセッサとのインターフェース . . . . . . . . . . . . 19 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 REF19xをAD5620/AD5640/AD5660の 電源として使用する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 AD5660を使用したバイポーラ動作 . . . . . . . . . . . . . . . . . . . 21 AD5660を絶縁したプログラマブル4∼20mA プロセス・コントローラとして使用する . . . . . . . . . . . . 21 デジタル・アイソレータ（iCoupler）を用いた 絶縁インターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 電源のバイパスとグラウンディング . . . . . . . . . . . . . . . . . . 22 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 AD5620のオーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . 23 AD5640のオーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . 24 AD5660のオーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . 24 改訂履歴 9/05—Rev. 0 to Rev. A Changes to Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 Changes to Outline Dimensions. . . . . . . . . . . . . . . . . . . . . . . . 23 7/05—Revision 0: Initial Version ―2― REV. A AD5620/AD5640/AD5660 仕様 AD5620/AD5640/AD5660-2、AD5620/AD5640/AD5660-3 VDD＝4.5∼5.5V、RL＝2kΩ（GNDに接続）、CL＝200pF（GNDに接続）、CREFOUT＝100nF。特に指定のない限り、すべての仕様はTMIN∼ TMAXで規定。 表1 パラメータ Aグレード1 Bグレード1 Cグレード1 単位 条件／備考 16 ±32 ±1 16 16 ±16 ±1 ±16 ±1 ビット（min） LSB（max） LSB（max） 設計により単調増加性を保証 14 ±8 ±1 14 14 ±4 ±1 ±4 ±1 ビット（min） LSB（max） LSB（max） 設計により単調増加性を保証 静的性能2 AD5660 分解能 相対精度（INL） 微分非直線性（DNL） AD5640 分解能 相対精度（INL） 微分非直線性（DNL） AD5620 分解能 相対精度（INL） 微分非直線性（DNL） ゼロコード誤差 12 ±6 ±1 2 12 12 ±1 ±1 ±1 ±1 2 2 ビット（min） LSB（max） LSB（max） mV（typ） オフセット誤差 フルスケール誤差 ±10 −0.15 10 ±10 −0.15 10 ±10 −0.15 mV（max） mV（max） ％FSR（typ） −1 ±1.5 ±2 ±2.5 −75 −1 ±1.5 ±2 ±2.5 −75 −1 ±1.5 ±2 ±2.5 −75 ％FSR（max） ％FSR（max） µV/℃（typ） ppm（typ） dB（typ） ゲイン誤差 ゼロコード誤差の温度ドリフト ゲイン温度係数 DC電源電圧変動除去比 0 VDD 8 0 VDD 8 0 VDD 8 V（min） V（max） µs（typ） 10 1.5 2 10 80 10 1.5 2 10 80 10 1.5 2 10 80 µs（max） V/µs（typ） nF（typ） nF（typ） nV/ Hz （typ） 45 5 45 5 45 5 µVp-p（typ） nV-s（typ） 10 設計により単調増加性を保証 DACレジスタに全ビット「0」 をロード DACレジスタに全ビット「1」 をロード 出力特性3 出力電圧範囲 出力電圧セトリング時間 スルーレート 容量性負荷安定性 出力ノイズ・スペクトル密度 出力ノイズ（0.1∼10Hz） デジタルからアナログへの グリッチ・インパルス デジタル・フィードスルー DC出力インピーダンス 短絡電流 パワーアップ時間 FSR/℃ DACコード＝ミッドスケール、 VDD＝5V±10％ コード1/4スケール∼3/4スケー ル（±2LSB以内） RL＝2kΩ、0pF＜CL＜200pF コード1/4スケール∼3/4スケール RL＝∞ RL＝2kΩ DACコード＝ミッドスケール、 10kHz DACコード＝ミッドスケール メジャー・キャリー周辺の 1LSB変化 0.1 0.5 30 5 0.1 0.5 30 5 0.1 0.5 30 5 nV-s（typ） Ω（typ） mA（typ） µs（typ） リファレンスTC3 2.495 2.505 ±10 2.495 2.505 ±10 出力インピーダンス 2.8 2.8 2.495 2.505 ±5 ±20 2.8 V（min） 室温 V（max） ppm/℃（typ） ppm/℃（max） kΩ（typ） リファレンス出力 出力電圧 REV. A ―3― VDD＝5V パワーダウン・モードからの 復帰、VDD＝5V AD5620/AD5640/AD5660 パラメータ Aグレード1 Bグレード1 Cグレード1 単位 条件／備考 ±2 0.8 2 3 ±2 0.8 2 3 ±2 0.8 2 3 µA（max） V（max） V（min） pF（typ） 全デジタル入力 VDD＝5V VDD＝5V 4.5 5.5 4.5 5.5 4.5 5.5 V（min） V（max） 全デジタル入力＝0VまたはVDD DAC動作時（負荷電流を除く） 0.55 1 0.55 1 0.55 1 mA（typ） mA（max） VIH＝VDDおよびVIL＝GND VIH＝VDDおよびVIL＝GND 0.48 1 0.48 1 0.48 1 µA（typ） µA（max） VIH＝VDDおよびVIL＝GND VIH＝VDDおよびVIL＝GND 3 ロジック入力 入力電流 ローレベル入力電圧（VINL） ハイレベル入力電圧（VINH） ピン容量 電源条件 VDD IDD（ノーマル・モード） VDD＝4.5∼5.5V VDD＝4.5∼5.5V IDD（すべてのパワーダウン・モード） VDD＝4.5∼5.5V VDD＝4.5∼5.5V 1 2 3 温度範囲は−15∼＋105℃、＋25℃で測定。 直線性はコード範囲を縮小して計算。AD5660（コード511∼65024）、AD5640（コード128∼16256）、AD5620（コード32∼4064）。出力無負荷時の条件を適用。直線性は VDD＝5.5Vでテスト。VDD＜5Vで動作させた場合は、出力はVDDにクランプされます。 これらの仕様については出荷テストを行っていませんが、設計および特性評価により保証しています。 ―4― REV. A AD5620/AD5640/AD5660 AD5620/AD5640/AD5660-1 VDD1＝2.7∼3.3V、RL＝2kΩ（GNDに接続）、CL＝200pF（GNDに接続）、CREFOUT＝100nF。特に指定のない限り、すべての仕様は TMIN∼TMAXで規定。 表2 パラメータ Aグレード2 Bグレード2 Cグレード2 単位 条件／備考 16 ±32 ±1 16 16 ±16 ±1 ±16 ±1 ビット（min） LSB（max） LSB（max） 設計により単調増加性を保証 14 ±8 ±1 14 14 ±4 ±1 ±4 ±1 ビット（min） LSB（max） LSB（max） 設計により単調増加性を保証 静的性能3 AD5660 分解能 相対精度（INL） 微分非直線性（DNL） AD5640 分解能 相対精度（INL） 微分非直線性（DNL） AD5620 分解能 相対精度（INL） 微分非直線性（DNL） ゼロコード誤差 12 ±6 ±1 2 12 12 ±1 ±1 ±1 ±1 2 2 ビット（min） LSB（max） LSB（max） mV（typ） 8 8 8 オフセット誤差 フルスケール誤差 ±9 ±0.15 ±9 ±0.15 ±9 ±0.15 mV（max） mV（max） ％FSR（typ） ゲイン誤差 ゼロコード誤差の温度ドリフト ゲイン温度係数 DC電源電圧変動除去比 ±0.85 ±0.85 ±2 ±2.5 −60 ±0.85 ±0.85 ±2 ±2.5 −60 ±0.85 ±0.85 ±2 ±2.5 −60 ％FSR（max） ％FSR（max） µV/℃（typ） ppm（typ） dB（typ） 0 VDD 8 0 VDD 8 VDD 8 V（min） V（max） µs（typ） 10 1.5 2 10 80 10 1.5 2 10 80 10 1.5 2 10 80 µs（max） V/µs（typ） nF（typ） nF（typ） nV/ Hz （typ） 20 5 20 5 20 5 µVp-p（typ） nV-s（typ） 設計により単調増加性を保証 DACレジスタに全ビット「0」 をロード DACレジスタに全ビット「1」 をロード 出力特性4 出力電圧範囲 出力電圧セトリング時間 スルーレート 容量性負荷安定性 出力ノイズ・スペクトル密度 出力ノイズ（0.1∼10Hz） デジタルからアナログへの グリッチ・インパルス デジタル・フィードスルー DC出力インピーダンス 短絡電流 パワーアップ時間 FSR/℃ DACコード＝ミッドスケール、 VDD＝3V±10％ コード1/4スケール∼3/4スケー ル（±2LSB以内） RL＝2kΩ、0pF＜CL＜200pF コード1/4スケール∼3/4スケール RL＝∞ RL＝2kΩ DACコード＝ミッドスケール、 10kHz DACコード＝ミッドスケール メジャー・キャリー周辺の 1LSB変化 0.1 0.5 30 5 0.1 0.5 30 5 0.1 0.5 30 5 nV-s（typ） Ω（typ） mA（typ） µs（typ） リファレンスTC4 1.247 1.253 ±10 1.247 1.253 ±10 出力インピーダンス 2.8 2.8 1.247 1.253 ±5 ±25 2.8 V（min） 室温 V（max） ppm/℃（typ） ppm/℃（max） kΩ（typ） リファレンス出力 出力電圧 REV. A ―5― VDD＝3V パワーダウン・モードからの 復帰、VDD＝3V AD5620/AD5640/AD5660 パラメータ Aグレード2 Bグレード2 Cグレード2 単位 条件／備考 ±1 0.8 2 3 ±1 0.8 2 3 ±1 0.8 2 3 µA（max） V（max） V（min） pF（max） 全デジタル入力 VDD＝3V VDD＝3V 2.7 3.3 2.7 3.3 2.7 3.3 V（min） V（max） 全デジタル入力＝0VまたはVDD DAC動作時（負荷電流を除く） 0.55 0.65 0.55 0.65 0.55 0.65 mA（typ） mA（max） VIH＝VDDおよびVIL＝GND VIH＝VDDおよびVIL＝GND 0.2 0.25 0.2 0.25 0.2 0.25 µA（typ） µA（max） VIH＝VDDおよびVIL＝GND VIH＝VDDおよびVIL＝GND 4 ロジック入力 入力電流 ローレベル入力電圧（VINL） ハイレベル入力電圧（VINH） ピン容量 電源条件 VDD IDD（ノーマル・モード） VDD＝2.7∼3.3V VDD＝2.7∼3.3V IDD（すべてのパワーダウン・モード） VDD＝2.7∼3.3V VDD＝2.7∼3.3V 1 2 3 4 デバイスは5.5VまでのVDDで機能します。 温度範囲は−15∼＋105℃、＋25℃で測定。 直線性はコード範囲を縮小して計算。AD5660（コード511∼65024）、AD5640（コード128∼16256）、AD5620（コード32∼4064）。出力無負荷時の条件を適用。 これらの仕様については出荷テストを行っていませんが、設計および特性評価により保証しています。 ―6― REV. A AD5620/AD5640/AD5660 タイミング特性 すべての入力信号は、tr＝tf＝1ns/V（VDDの10％から90％）で仕様規定し、（VIL＋VIH）/2の電圧レベルからの時間とします（図2を参 照）。VDD＝2.7∼5.5V。特に指定のない限り、すべての仕様はTMIN∼TMAXで規定。 表3 TMIN、TMAXでの限界値 VDD＝2.7∼3.6V VDD＝3.6∼5.5V 単位 条件／備考 t1 t2 t3 t4 50 13 13 13 33 13 13 13 ns（min） ns（min） ns（min） ns（min） SCLKサイクル時間 SCLKハイレベル時間 SCLKローレベル時間 SYNC からSCLKの立下がりエッジまでのセット t5 t6 t7 5 4.5 0 5 4.5 0 ns（min） ns（min） ns（min） t8 t9 50 13 33 13 ns（min） ns（min） t10 0 0 ns（min） パラメータ 1 1 アップ時間 データのセットアップ時間 データのホールド時間 SCLKの立下がりエッジからSYNC の立上がり エッジまでの時間 SYNC の最小ハイレベル時間 SYNC の立上がりエッジから次のSYNC の立下が りエッジまでの時間 SCLKの立下がりエッジから次のSYNC の立下が りまでの時間 SCLKの最大周波数は、VDD＝3.6∼5.5Vで30MHz、VDD＝2.7∼3.6Vで20MHzです。 t10 t1 t9 SCLK t8 t3 t4 t2 t7 SYNC t5 MSB LSB 04539-002 DIN t6 LSB＝DB0 MSB＝DB23（AD5660の場合） MSB＝DB15（AD5620/40の場合） 図2. REV. A シリアル書込み動作のタイミング ―7― AD5620/AD5640/AD5660 絶対最大定格 特に指定のない限り、TA＝25℃。 表4 パラメータ 定格値 GNDに対するVDD GNDに対するVOUT GNDに対するVFB GNDに対するVREFOUT GNDに対するデジタル入力電圧 −0.3∼＋7V −0.3V∼VDD＋0.3V −0.3V∼VDD＋0.3V −0.3V∼VDD＋0.3V −0.3V∼VDD＋0.3V 動作温度範囲 工業用 保存温度範囲 ジャンクション温度（TJ max） 消費電力 SOT-23パッケージ（4層ボード） θJA熱抵抗 MSOPパッケージ（4層ボード） θJA熱抵抗 θJC熱抵抗 リフロー・ハンダ付けのピーク温度 SnPb 鉛フリー 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 −15∼＋105℃ −65∼＋150℃ 150℃ （TJ max−TA）/θJA 119℃/W 141℃/W 44℃/W 240℃ 260℃ 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 ―8― REV. A AD5620/AD5640/AD5660 2 V FB 3 表5. 8 GND 7 DIN 上面図 6 （実寸ではありません） V OUT 4 図3. AD5620/ AD5640/ AD5660 5 V DD 1 V REFOUT SCLK SYNC 2 V FB 3 04539-003 V DD 1 V REFOUT V OUT 4 SOT-23のピン配置 図4. AD5620/ AD5640/ AD5660 上面図 （実寸ではありません） 8 GND 7 DIN 6 SCLK 5 SYNC 04539-004 ピン配置と機能の説明 MSOPのピン配置 ピン機能の説明 ピン番号 記号 機能 1 VDD 電源入力。これらのデバイスは2.7∼5.5Vで動作します。VDDはGNDにデカップリングしてください。 2 VREFOUT リファレンス電圧出力 3 VFB 出力アンプの帰還接続ピン。通常の動作時にはVFBをVOUTに接続してください。 4 VOUT DACからのアナログ出力電圧。出力アンプはレールtoレール動作を行います。 5 SYNC レベル・トリガの制御入力（アクティブ・ロー）。これは、入力データに対するフレーム同期信号です。 SYNC がローレベルになると、入力シフト・レジスタがイネーブルになり、データは後続のクロック の立下がりエッジで入力されます。DACは、24番目（AD5660）または16番目（AD5620/AD5640） のクロック・サイクルの後に続いて更新されます。ただし、このエッジより前にSYNC がハイレベル になると、SYNC の立上がりエッジは割込みとして機能し、DACは書込みシーケンスを無視します。 6 SCLK シリアル・クロック入力。データは、シリアル・クロック入力の立下がりエッジで、入力シフト・レ ジスタに入力されます。データは最大30MHzのレートで転送できます。 7 DIN シリアル・データ入力。AD5660には24ビットのシフト・レジスタ、AD5620/AD5640には16ビット のシフト・レジスタが内蔵されています。データは、シリアル・クロック入力の立下がりエッジでレ ジスタに入力されます。 8 GND デバイス上の全回路に対するグラウンド基準ポイント REV. A ―9― AD5620/AD5640/AD5660 代表的な性能特性 1.0 10 V DD = 5V V REFOUT = 2.5V TA = 25°C 0.6 4 0.4 2 0 –2 0.2 0 –0.2 –4 –0.4 –6 –0.6 60000 65000 16250 55000 50000 45000 40000 35000 15000 コード 図5. 30000 25000 20000 15000 10000 0 –1.0 65000 60000 55000 50000 45000 40000 35000 30000 25000 20000 15000 5000 10000 –0.8 5000 –8 –10 04539-008 DNL誤差（LSB） 6 0 V DD = 5V V REFOUT = 2.5V TA = 25°C 0.8 04539-005 INL誤差（LSB） 8 コード INL（AD5660-2/AD5660-3） 図8. 4 DNL（AD5660-2/AD5660-3） 0.5 V DD = 5V V REFOUT = 2.5V TA = 25°C 3 V DD = 5V V REFOUT = 2.5V TA = 25°C 0.4 0.3 2 DNL誤差（LSB） INL誤差（LSB） 0.2 1 0 –1 0.1 0 –0.1 –0.2 –2 04539-006 –0.4 コード 図6. 13750 12500 11250 8750 10000 7500 6250 5000 3750 2500 0 1250 –0.5 16250 15000 13750 12500 11250 8750 10000 7500 6250 5000 3750 2500 1250 0 –4 04539-009 –0.3 –3 コード INL（AD5640-2/AD5640-3） 図9. 1.0 DNL（AD5640-2/AD5640-3） 0.20 V DD = 5V V REFOUT = 2.5V TA = 25°C 0.8 V DD = 5V V REFOUT = 2.5V TA = 25°C 0.15 0.6 0.10 DNL誤差（LSB） 0.2 0 –0.2 0.05 0 –0.05 –0.4 –0.10 –0.6 –0.8 –1.0 0 500 1000 1500 2000 2500 3000 3500 04539-010 –0.15 04539-007 INL誤差（LSB） 0.4 –0.20 0 4000 500 1000 コード 図7. 1500 2000 2500 3000 3500 4000 コード INL（AD5620-2/AD6520-3） 図10. ― 10 ― DNL（AD5620-2/AD6520-3） REV. A AD5620/AD5640/AD5660 1.0 10 V DD = 3V V REFOUT = 1.25V TA = 25°C 0.6 4 0.4 2 0 –2 0.2 0 –0.2 –4 –0.4 –6 –0.6 55000 60000 65000 13750 15000 16250 50000 45000 40000 35000 コード コード 図11. 30000 25000 20000 15000 10000 0 –1.0 65000 60000 55000 50000 45000 40000 35000 30000 25000 20000 15000 10000 0 –0.8 5000 –8 –10 04539-020 DNL誤差（LSB） 6 5000 V DD = 3V V REFOUT = 1.25V TA = 25°C 0.8 04539-017 INL誤差（LSB） 8 INL（AD5660-1） 図14. 4 DNL（AD5660-1） 0.5 V DD = 3V V REFOUT = 1.25V TA = 25°C 3 V DD = 3V V REFOUT = 1.25V TA = 25°C 0.4 0.3 2 DNL誤差（LSB） INL誤差（LSB） 0.2 1 0 –1 0.1 0 –0.1 –0.2 –2 04539-018 –0.4 コード 図12. 12500 11250 8750 10000 7500 6250 5000 3750 2500 0 1250 –0.5 16250 15000 13750 12500 11250 10000 8750 7500 6250 5000 3750 2500 0 1250 –4 04539-021 –0.3 –3 コード INL（AD5640-1） 図15. DNL（AD5640-1） 0.20 1.0 V DD = 3V V REFOUT = 1.25V TA = 25°C 0.8 V DD = 3V V REFOUT = 1.25V TA = 25°C 0.15 0.6 0.10 DNL誤差（LSB） INL誤差（LSB） 0.4 0.2 0 –0.2 0.05 0 –0.05 –0.4 –0.10 –0.6 –1.0 0 500 1000 1500 2000 2500 3000 3500 04539-025 –0.15 04539-019 –0.8 –0.20 0 4000 500 1000 1500 コード 図13. REV. A 2000 2500 3000 コード INL（AD5620-1） 図16. ― 11 ― DNL（AD5620-1） 3500 4000 AD5620/AD5640/AD5660 200 10 MAX INL V DD = 5V TA = 25°C 180 8 4 140 デバイスの数 160 2 MAX DNL 0 MIN DNL 120 100 80 –4 60 –6 40 MIN INL –10 –15 5 25 45 65 V DD = 3.3V 85 20 0 0.45 0.46 0.47 0.48 0.49 0.50 0.51 0.52 0.53 0.54 0.55 0.56 0.57 0.58 0.59 0.60 0.61 0.62 0.63 0.64 0.65 0.66 0.67 –8 04539-014 –2 04539-011 誤差（LSB） V DD = 5V 6 105 温度（℃） 図17. IDD(mA) INL誤差とDNL誤差の温度特性 図20. 0.50 0.5 V DD = 5V DACにフルスケールの ソース電流をロード 0.40 0.4 0.3 DACにゼロスケールの シンク電流をロード 0.30 ゲイン誤差 0.20 誤差電圧（V） 0.2 誤差（LSB） IDDのヒストグラム 0.1 0 –0.1 –0.2 V DD = 3V V REFOUT = 1.25V 0.10 0 –0.10 –0.20 フルスケール誤差 04539-012 –0.4 –0.5 –15 5 25 45 65 85 –0.40 –0.50 –10 105 –8 –6 –4 温度（℃） 図18. 04539-022 V DD = 5V V REFOUT = 2.5V –0.30 –0.3 –2 0 2 4 6 8 10 電流（mA） 図21. ソースおよびシンク電流 対 電源レールの ヘッドルーム ゲイン誤差とフルスケール誤差の温度特性 6.00 2.5 V DD = 5V 5.00 1.5 V DD = 5V V REFOUT = 2.5V TA = 25°C フルスケール ゼロコード誤差 3/4スケール 4.00 VOUT(V) –0.5 3.00 ミッドスケール 2.00 1/4スケール –1.5 オフセット誤差 –2.5 –3.5 –15 0 5 25 45 65 85 –1.00 –30 105 温度（℃） ゼロスケール –20 –10 0 10 20 04539-023 1.00 04539-013 誤差（mV） 0.5 30 電流（mA） 図19. ゼロコード誤差とオフセット誤差の 温度特性 図22. ソース能力とシンク能力 （AD5660-2/AD5660-3） ― 12 ― REV. A AD5620/AD5640/AD5660 4.00 V DD = 3V V REFOUT = 1.25V TA = 25°C 3.00 フルスケール VDD＝5V TA＝25℃ 0x0000から0xFFFFへの フルスケール・コード変化 出力負荷としてGNDとの間に 2kΩと200pFを接続 3/4スケール VOUT(V) 2.00 ミッドスケール 1.00 1/4スケール V OUT = 909mV/DIV ゼロスケール 04539-028 –1.00 –30 1 04539-024 0 –20 –10 0 10 20 時間軸＝4µs/DIV 30 電流（mA） 図23. ソース能力とシンク能力（AD5660-1） 0.7 図26. フルスケール・セトリング時間（5V） V DD = 5V TA = 25°C V DD 0.6 V DD = 3V 0.5 V REF 2 0.3 0.2 V OUT 0 512 3 04539-015 0.1 10512 20512 30512 40512 50512 04539-029 IDD（mA） 1 0.4 CH1 2.00V CH2 2.00V CH3 100mV 60512 M40.0ms CH1 コード 図24. 図27. パワーオン・リセット時の0V出力 （AD5660-2） コード 対 電源電流 1400 TA = 25°C 1200 V DD 1000 IDD（µA） 1 800 2 V DD = 5V V REF 600 V DD = 3V 400 0 0 1 2 3 4 04539-030 V OUT 04539-016 200 3 CH1 2.00V CH2 2.00V CH3 200mV 5 M20.0µs CH1 1.88V VLOGIC（V） 図25. REV. A 図28. パワーオン・リセット時のミッドスケー ル出力（AD5660-3） ロジック入力電圧 対 電源電流 ― 13 ― AD5620/AD5640/AD5660 1.250800 1.250600 1.250400 V DD 1.250200 1.250000 1 振幅 1.249800 2 V REF 1.249600 1.249400 1.249000 V OUT 1.248800 04539-031 3 CH1 1.20V CH2 1.00V CH3 100mV M100µs CH1 1.248600 04539-033 VDD＝3V VREFOUT＝1.25V TA＝25℃ 13nS／サンプル数 ミッドスケール周辺の1LSB変化 （0x7FFFから0x8000） グリッチ・インパルス＝0.284nV-s 1.249200 1.248400 1.87V 0 50 100 150 200 250 300 350 400 450 500 550 サンプル数 図29. パワーオン・リセット時の0V出力 （AD5660-1） 図32. デジタルからアナログへのグリッチ・ インパルス（AD5660-1） 2.500250 V DD = 3V SCLK VDD＝5V TA＝25℃ 20nS／サンプル数 DACにミッドスケールをロード デジタル・フィードスルー＝0.06nV-s 2.500200 2.500150 1 2.500100 2.500050 振幅 2.500000 2.499950 2.499900 2.499850 2.499800 3 2.499750 M1.00µs CH1 2.00V CH3 50.0mV CH2 04539-034 2.499700 04539-055 V OUT 2.499650 2.499600 520mV 0 50 100 150 200 250 300 350 400 450 500 550 サンプル数 図30. パワーダウン終了後のパワーオン・ リセット時のミッドスケール出力 図33. デジタル・フィードスルー 16 2.501250 TA = 25°C 2.501000 2.500750 14 2.500500 V DD = 3V 2.500250 12 時間（µs） 2.499750 2.499500 VDD＝5V VREFOUT＝2.5V TA＝25℃ 13nS／サンプル数 ミッドスケール周辺の1LSB変化 （0x7FFFから0x8000） グリッチ・インパルス＝0.497nV-s 2.499000 2.498750 2.498500 2.498250 2.498000 0 50 100 150 200 250 300 350 400 10 V DD = 5V 8 6 04539-036 2.499250 04539-032 振幅 2.500000 4 450 500 550 0 1 2 サンプル数 3 4 5 6 7 8 9 10 容量（nF） 図31. デジタルからアナログへのグリッチ・ インパルス（AD5660-2/AD5660-3） 図34. ― 14 ― 容量性負荷 対 セトリング時間 REV. A AD5620/AD5640/AD5660 800 V DD = 5V V REFOUT = 2.5V TA = 25°C DACにミッドスケールをロード 700 TA = 25°C ミッドスケールをロード 1 500 400 300 V DD = 5V V REFOUT = 2.5V 04539-037 200 100 0 100 5s/DIV V DD = 3V V REFOUT = 1.25V 1000 04539-038 出力ノイズ（nV Hz） 10µV/DIV 600 10000 100000 周波数（Hz） 図35. 0.1∼10Hz出力ノイズのプロット （AD5660-2/AD5660-3） 図37. 1 04539-054 5µV/DIV V DD = 3V V REFOUT = 1.25V TA = 25°C DACにミッドスケールをロード 4s/DIV 図36. 0.1∼10Hz出力ノイズのプロット （AD5660-1） REV. A ― 15 ― ノイズ・スペクトル密度 1000000 AD5620/AD5640/AD5660 用語の説明 相対精度または積分非直線性（INL） DAC の場合は、相対精度または積分非直線性（ INL ）とは、 DAC伝達関数の2つのエンドポイントを結ぶ直線からの最大偏 差（単位はLSB）を表します。代表的なコードとINLの関係を 図5∼図7に示します。 微分非直線性（DNL） 隣接する2つのコード間における1LSB変化の測定値と理論値の 差です。微分非直線性の仕様が±1LSB 以内の場合は、単調増 加性が保証されています。このDACは設計により単調増加性を 保証しています。代表的なコードとDNLの関係を図8∼図10に 示します。 ゼロコード誤差 ゼロコード（0x0000）をDACレジスタにロードしたときの出 力誤差を表します。出力は理論上0Vになるはずです。 AD5620/AD5640/AD5660ではDAC出力が0Vよりも低くなる ことはないため、ゼロコード誤差は常に正の値となります。こ の誤差は、DACのオフセット誤差と出力アンプのオフセット誤 差が原因で発生します。ゼロコード誤差はmVの単位で表しま す。ゼロコード誤差の温度特性を図19に示します。 フルスケール誤差 フルスケール・コード（0xFFFF）をDACレジスタにロードし たときの出力誤差を表します。出力は理論上VDD−1LSBになる はずです。フルスケール誤差は、フルスケール・レンジの％値 で表します。フルスケール誤差の温度特性を図18に示します。 ゲイン誤差 DACのスパン誤差を表します。これはDAC伝達特性の理論値 からの実際の傾き偏差を示すもので、フルスケール・レンジ の％値で表します。 ゼロコード誤差ドリフト 温度変化にともなうゼロコード誤差の変化を表し、µV/℃の単 位で表します。 ゲイン温度係数 温度変化にともなうゲイン誤差の変化を表し、（フルスケー ル・レンジのppm）/℃の単位で表します。 オフセット誤差 伝達関数の直線領域における V OUT （実際の出力電圧）と V OUT （理想的な出力電圧）との差をmVの単位で表します。AD5660 のオフセット誤差は、コード512をDACレジスタにロードして 測定します。これは正または負の値となります。 DC電源電圧変動除去比（PSRR） 電源電圧の変動がDACの出力に与える影響を示します。PSRR は、DACのフルスケール出力に関するVOUTの変動とVDDの変動 の比を表します。これはdB の単位で測定します。V REF を2.5V に保持し、VDDを±10％のレンジで変動させます。 出力電圧セトリング時間 入力がフルスケールの1/4から3/4に変化するときに、DACの出 力が規定のレベルにセトリングするまでの所要時間を表し、 SCLKの24番目の立下がりエッジから測定します。 デジタルからアナログへのグリッチ・インパルス DACレジスタの入力コードが変化したときに、入力からアナロ グ出力に注入されるインパルスを表します。通常、グリッチの 面積として規定され、nV-sで表します。メジャー・キャリーの 遷移（ 0x7FFF から 0x8000 ）時に、デジタル入力コードが 1LSB変化したときの測定値です。図31と図32を参照。 デジタル・フィードスルー DAC出力の更新が行われていないときに、DACのデジタル入 力から DAC のアナログ出力に注入されるインパルスを表しま す。nV-sの単位で規定され、データ・バス上でのフルスケール のコード変化時、すなわち全ビット「0」から全ビット「1」に 変化したとき、または全ビット「1」から全ビット「0」にコー ドが遷移するときに測定します。 ノイズ・スペクトル密度 内部で発生するランダム・ノイズの測定値です。ランダム・ノ イズは、スペクトル密度（ Hz を基準とする電圧）として特性 付けられます。この測定は、DACにミッドスケールをロードし、 そのときに出力で発生するノイズを計測する方法によって行い ます。これは nV/ Hz の単位で測定します。ノイズ・スペクト ル密度のプロットを図37に示します。 ― 16 ― REV. A AD5620/AD5640/AD5660 動作原理 DAC部 AD5620/AD5640/AD5660 DACは、CMOSプロセスを用いて 製造されています。このアーキテクチャは、ストリングDACと その後段の出力バッファ・アンプから構成されています。これ らのデバイスは1.25/2.5V出力の5ppm/℃リファレンスを内蔵し ており、内部では2倍のゲインアップが行われます。DACアー キテクチャのブロック図を図38に示します。 V DD R V FB DACレジスタ 抵抗ストリング V OUT REF (– ) 04777-022 出力アンプ DACアーキテクチャ DACの入力コーディングはストレート・バイナリであるため、 理論的な出力電圧は以下の式から求められます。 VOUT＝2×VREFOUT× AD5620/AD5640/AD5660-1は1.25V出力の5ppm/℃リファレ ンスを内蔵し、 2.5V のフルスケール出力電圧を提供します。 AD5620/AD5640/AD5660-2、AD5620/AD5640/AD5660-3は 2.5V出力の5ppm/℃リファレンスを内蔵し、5Vのフルスケール 出力電圧を提供します。各デバイスのリファレンスは、VREFOUT 出力アンプ GND 図38. 内部リファレンス ピンから外部で使用することも可能です。リファレンス出力を 使用して外部負荷を駆動する場合は、バッファが必要です。リ ファレンスを安定させるため、リファレンス出力とGNDとの間 に100nFのコンデンサを配置することを推奨します。 R REF (+) プに供給されます。これは抵抗のストリングであるため、単調 増加性が保証されます。 D 2N ここで、 Dは、DACレジスタにロードされるバイナリ・コードの10進値 で、次の値になります。 AD5620（12ビット）では0∼4,095 AD5640（14ビット）では0∼16,383 AD5660（16ビット）では0∼65,535 NはDAC分解能です。 出力バッファ・アンプは、出力でレールtoレール電圧を生成し、 0V∼VDDの範囲の電圧を出力できます。この出力バッファ・ア ンプでは、帰還パスの50kΩ抵抗分圧ネットワークからゲイン2 が設定されます。出力アンプの反転入力を利用できるため、リ モート・センシングが可能です。通常の動作時は、このVFBピ ンを必ずVOUTに接続してください。出力バッファ・アンプは、 GNDに接続された2kΩと、これに並列接続された1,000pF の負 荷を駆動できます。この出力アンプのソース能力とシンク能力 を図21に示します。スルーレートは1.5V/µsで、セトリング時 間は 1/4 フルスケールから 3/4 フルスケールへの変化に対して 10µsです。 シリアル・インターフェース AD5620/AD5640/AD5660は、SPI、QSPI、MICROWIREの 各インターフェース規格、および大半のDSP と互換性をもつ3 線式シリアル・インターフェース（SYNC 、SCLK、DIN）を 備えています。代表的な書込みシーケンスのタイミング図につ いては、図2を参照してください。 R SYNC ラインをローレベルにすると、書込みシーケンスが開始 します。DINラインからのデータは、SCLKの立下がりエッジ で16ビットのシフト・レジスタ（AD5620/AD5640）または24 ビットのシフト・レジスタ（AD5660）に入力されます。シリ アル・クロック周波数は最大 30MHz まで対応しているため、 AD5620/AD5640/AD5660は高速DSPと互換性があります。ク ロックの16番目（AD5620/AD5640）または24番目（AD5660） の立下がりエッジで、最後のデータビットが入力され、プログ ラミングされた機能を実行します（DACレジスタ値の変更や動 作モードの変更）。この時点で SYNC ラインをローレベルに保 持することも、ハイレベルにすることもできます。いずれの場 合でも、次の書込みシーケンスの前に33ns以上SYNC ラインを ハイレベルに保持し、 SYNC の立下がりエッジで次の書込み シーケンスが開始できるようにします。SYNC バッファを流れ る電流はVIN＝0.8Vの場合よりVIN＝2Vの場合の方が大きくな るため、さらにデバイスの消費電力を削減するには、書込み シーケンスが終了してから次の書込みシーケンスが始まるまで の間もSYNC をアイドル・ローレベルに保持してください。た だし、前述のとおり次の書込みシーケンスの開始前にハイレベ ルに戻す必要があります。 R R 出力アンプへ R 04539-040 R 図39. 抵抗ストリング 抵抗ストリング 抵抗ストリングの構造を図39に示します。各値がRのシンプル な抵抗のストリングになっています。DACレジスタにロードさ れるコードにより、このストリング上のどのノードから出力ア ンプに電圧を供給するかが決まります。ストリングとアンプを 接続しているスイッチの1 つを閉じることで、電圧が出力アン REV. A ― 17 ― AD5620/AD5640/AD5660 入力シフト・レジスタ SYNC 割込み AD5620/AD5640 AD5660の通常の書込みシーケンス時には、SCLKの少なくと も24個の立下がりエッジの間、SYNC ラインがローレベルに保 持され、 24 番目の立下がりエッジで DAC が更新されます。た だし、24番目の立下がりエッジの前にSYNC をハイレベルにす ると、SYNC は書込みシーケンスへの割込み信号として機能し AD5620/AD5640では、入力シフト・レジスタは16ビット幅で す（図 40 と図 41 を参照）。最初の 2 ビットは、デバイスの動作 モード（ノーマル・モードまたは3 種類のパワーダウン・モー ド）を制御するコントロール・ビットです。次の14/12 ビット はデータビットで、SCLKの16番目の立下がりエッジでDACレ ます。このときにシフト・レジスタがリセットされ、書込み シーケンスは無効と判断されます。DACレジスタのデータ内容 は更新されず、また動作モードも変更されません（図 43 を参 照）。同様に、AD5620/AD5640 の通常の書込みシーケンス時 には、SCLKの少なくとも16個の立下がりエッジの間、SYNC ラインがローレベルに保持され、 16 番目の立下がりエッジで DAC が更新されます。ただし、16 番目の立下がりエッジの前 にSYNC をハイレベルに設定すると、SYNC は書込みシーケン スの割込み信号として機能します。 ジスタに転送されます。 AD5660 AD5660では、入力シフト・レジスタは24ビット幅です（図42 を参照） 。最初の6ビットはドント・ケア・ビットで、次の2ビッ トがデバイスの動作モード（ノーマル・モードまたは3種類のパ ワーダウン・モード）を選択するコントロール・ビットです。 各モードの詳細については、 「パワーダウン・モード」の項を参 照してください。次の16ビットはデータビットで、SCLKの24 番目の立下がりエッジでDACレジスタに転送されます。 PD1 PD0 DB0 (LSB) D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X 04539-041 DB15 (MSB) データビット 図40. AD5620：入力レジスタの内容 PD1 PD0 DB0 (LSB) D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 04539-042 DB15 (MSB) データビット 図41. AD5640：入力レジスタの内容 X X DB0 (LSB) X X X X PD1 PD0 D15 D14 D13 D12 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 04539-043 DB23 (MSB) データビット 図42. AD5660：入力レジスタの内容 SCLK SYNC MSB LSB MSB 無効な書込みシーケンス： 16/24番目の立下がりエッジの前にSYNCをハイレベルに設定 LSB 有効な書込みシーケンス： 16/24番目の立下がりエッジで出力が更新 04539-044 DIN 図43. SYNC の割込み機能 ― 18 ― REV. A AD5620/AD5640/AD5660 パワーオン・リセット 抵抗ストリング DAC 力電圧を制御するパワーオン・リセット回路を内蔵しています。 パワーアップ時に、 AD5620/AD5640/AD5660-1 、 AD5620/ AD5640/AD5660--2 DACの出力は0Vに、AD5620/AD5660-3 DACの出力はミッドスケールにリセットされます。この出力状 態は、DACに有効な書込みが行われるまで維持されます。この 機能は、デバイスのパワーアップ時にDACの出力状態を把握し ておくことが重要なアプリケーションで特に便利です。 パワーダウン回路 パワーダウン・モード 図44. AD5620/AD5640/AD5660には、4つの動作モードがあります。 動作モードは、コントロール・レジスタの2 つのビットの設定 によってソフトウェアで選択できます。表6と表7は、ビットの 設定と対応するデバイスの動作モードを示します。 AD5660の動作モード DB17 DB16 AD5660の動作モード 0 0 0 1 1 0 通常の動作 パワーダウン・モード： 1kΩを介してGNDに接続 100kΩを介してGNDに接続 1 1 表7. AD5620/AD5640の動作モード 0 0 0 1 1 0 通常の動作 パワーダウン・モード： 1kΩを介してGNDに接続 100kΩを介してGNDに接続 1 1 パワーダウン・モードになると、バイアス発生器、出力アンプ、 リファレンス、抵抗ストリング等の関連リニア回路がすべて シャットダウンされます。ただし、 DAC レジスタの内容はパ ワーダウンの間も保持されます。なお、パワーダウン・モード からの復帰時間は、VDD＝5VとVDD＝3Vの両方で5µs（typ値） です。図23を参照してください。 フェース 図45は、AD5660とBlackfin ADSP-BF53xマイクロプロセッサ とのシリアル・インターフェースを示します。 ADSP-BF53x ファミリーのプロセッサには、シリアル通信とマルチプロセッ サ通信用に2 つのデュアル・チャンネル同期シリアル・ポート （SPORT1とSPORT0）が内蔵されています。SPORT0を用いた AD5660との接続では、次のようにインターフェースがセット アップされます。 DT0PRI が AD5660 の DIN ピンを駆動し、 TSCLK0がAD5660のSCLKピンを駆動します。SYNC はTFS0 から駆動されます。 ADSP-BF53x 1 AD5660 1 スリーステート 両ビットを「0」に設定すると、デバイスは5V時に550µAの消 費電流で通常の動作を実行します。しかし、3 つのパワーダウ ン・モードでは、電源電流が5V時に480nA（3V時には200nA） まで低下します。電源電流が低下するだけでなく、出力段も内 部的にアンプの出力から切り離され、既知の値をもつ抵抗ネッ トワークに接続されます。これは、デバイスがパワーダウン・ モードにある間、デバイスの出力インピーダンスが既知である という利点があります。出力は、内部で 1kΩ の抵抗または 100kΩ の抵抗を経由してGND に接続されるか、またはオープ ン（スリーステート）になるかの3 種類のオプションがありま す。出力段を図44に示します。 REV. A パワーダウン時の出力段 AD5660とBlackfin® ADSP-BF53xとのインター AD5620/AD5640の動作モード DB14 抵抗 ネットワーク マイクロプロセッサとのインターフェース スリーステート DB15 V OUT ― 19 ― TFS0 SYNC DTOPRI DIN TSCLK0 SCLK 04539-046 表6. アンプ 04539-045 AD5620/AD5640/AD5660ファミリーは、パワーアップ時の出 1 わかりやすくするために、 他のピンは省略しています。 図45. AD5660とBlackfin ADSP-BF53xとのインターフェース AD5620/AD5640/AD5660 図46は、AD5660と68HC11/68L11マイクロコントローラとの シリアル・インターフェースを示します。 68HC11/68L11 の SCKがAD5660のSCLKを駆動し、MOSI出力がDACのシリア ル・データラインを駆動します。SYNC 信号はポート・ライン （ PC7 ）から生成されます。このインターフェースを正常に動 作させるには、 68HC11/68L11 で CPOL ビット＝「 0 」かつ CPHA ビット＝「1 」となるように設定しておきます。データ が DAC に転送されているときは、 SYNC ラインがローレベル になります（PC7）。68HC11/68L11がこのように設定された場 合、MOSIに出力されるデータはSCKの立下がりエッジで有効 になります。シリアル・データは68HC11/68L11から8ビット のバイトで転送され、送信サイクル内には立下がりクロック・ エッジが8個しかありません。データはMSBファーストで転送 されます。データをAD5660にロードするときは、最初の8ビッ トが転送された後にもPC7をローレベルのままにして、DACに 対して2 番目のシリアル書込み動作を実行します。この手順の 終わりに、PC7をハイレベルにします。 転送されるため、送信サイクル内には立下がりクロック・エッ ジが 8 個しかありません。データを DAC にロードするときは、 最初の8 ビットが転送された後もP3.3をローレベルのままにし て2番目の書込みサイクルを実行すると、データの2番目のバイ トの転送が開始されます。このサイクルの完了後にP3.3をハイ レベルにします。 80C51/80L51 はシリアル・データを LSB ファーストで出力しますが、AD5660はMSBファーストでデー タを受け取る必要があります。80C51/80L51の送信ルーチンは、 これを考慮に入れてください。 80C51/80L511 P3.3 SYNC TxD SCLK RxD DIN 1 わかりやすくするために、 他のピンは省略しています。 図47. 68HC11/68L111 AD5660 1 04539-048 AD5660と68HC11/68L11とのインターフェース AD5660と80C51/80L51とのインターフェース AD5660 1 AD5660とMICROWIREとのインターフェース SYNC SCK SCLK MOSI DIN 図 48 は、 AD5660 と MICROWIRE 互換デバイスとのインター フェースを示します。シリアル・データは、シリアル・クロッ クの立下がりエッジで出力され、SKの立上がりエッジで AD5660に入力されます。 04539-047 PC7 1 わかりやすくするために、 他のピンは省略しています。 MICROWIRE 1 AD5660と68HC11/68L11とのインターフェース AD5660と80C51/80L51とのインターフェース 図47は、AD5660と80C51/80L51マイクロコントローラとのシ リアル・インターフェースを示します。このインターフェース のセットアップでは、80C51/80L51のTxDがAD5660のSCLK を駆動し、RxDがシリアル・データラインを駆動します。 SYNC 信号はこの場合も、ポートのビット・プログラマブルな ピンから生成されます。この場合はポート・ラインP3.3を使用 します。データがAD5660に転送されるとき、P3.3はローレベ ルになります。データは80C51/80L51から8ビットのバイトで ― 20 ― CS SYNC SK SCLK SO DIN 04539-049 図46. AD5660 1 1 わかりやすくするために、 他のピンは省略しています。 図48. AD5660とMICROWIREとのインターフェース REV. A AD5620/AD5640/AD5660 アプリケーション REF19xをAD5620/AD5640/AD5660の 電源として使用する R2 10kΩ V FB 15V 5V REF195 図49. AD5660 DIN REF195をAD5660の電源として使用する回路 AD5660を使用したバイポーラ動作 AD5660は単電源動作用に設計されていますが、図50に示す回 路を使用すれば、バイポーラ出力電圧範囲を設定することも可 能です。図 50 では出力電圧範囲が± 5V となります。出力アン プとして AD820 または OP295 を使用すると、アンプ出力での レールtoレール動作が可能になります。 任意の入力コードに対する出力電圧は、次の式から計算できま す。 VO＝ VDD × AD5660を使用したバイポーラ動作 プロセス・コントローラとして使用する 多くのプロセス制御システムのアプリケーションでは、ノイズ の多い環境下でアナログ信号を送信するために2線式の電流トラ ンスミッタを使用します。これらの電流トランスミッタでは、 トランスミッタのシグナル・コンディショニング回路に電源が 供給されていることを検知できるようにゼロスケール時に4mA の電流を使用します。これらのトランスミッタのフルスケール 出力信号は20mAです。プロセス制御に対して逆の方式も使用 できます。電流源を利用してループ内に低消費電力でプログラ マブルなデバイスや遠隔地に配置されたセンサーを制御します。 この機能を実行する回路を図51に示します。AD5660をコント ローラとして使用すると、この回路はDACのデジタル・コード に比例する 4 ∼ 20mA のプログラマブルな出力電流を供給しま す。コントローラのバイアシングは ADR02 が提供しますが、 （ 1 ） A D R 0 2 の 初 期 出 力 電 圧 許 容 誤 差 が 優 れ て い る 、（ 2 ） AD8627とAD5660は両方とも電源消費電流が低い、という2つ の理由から外部調整を行う必要はありません。回路全体の消費 電流は、フォトカプラを含めても、 4mA を下回る 3mA 未満に 抑えられます。AD8627は、非反転ノードにおける電流加算を 満たすように出力電流を調整します。 IOUT＝1/R7（VDAC×R3/R1＋VREF×R3/R2） 図51に示す値を代入すると、 IOUT＝0.2435µA×D＋4mA ここで、D＝0≦D≦65,535であり、AD5660のデジタル・コー ドが0xFFFFに等しいときに、20mAのフルスケール出力電流と なります。 D R1 ＋ R2 R2 × −VDD × 65536 R1 R1 ここで、 D は入力コードと等価な 10 進値（ 0 ∼ 65,535 ）です。 VDD＝5V、R1＝R2＝10kΩのときに、出力電圧を次式で表すこ とができます。 VO＝ 10×D −5V 65536 出力電圧範囲は± 5V となり、 0x0000 が− 5V 出力、 0xFFFF が＋5V出力に相当します。 REV. A –5V V OUT = 0∼5V 04539-050 SYNC SCLK AD5660 3線式 シリアル・ インターフェース 図50. ±5V AD5660を絶縁したプログラマブル4∼20mA 通常、REF195の負荷レギュレーションは2ppm/mAであるため、 REF195 から 1.5mA の電流が供給されるときに、その誤差は 3ppm（15µV）となります。これは、AD5660では0.197LSBの 誤差に相当します。 3線式 シリアル・ インターフェース 0.1µF AD820/ OP295 V OUT V DD 10µF ている場合）は、以下のようになります。 500µA＋（5V/5kΩ）＝1.5mA +5V R1 10kΩ +5V 04539-051 AD5620/AD5640/AD5660が必要とする電源電流は非常に小さ いため、REF19x電圧リファレンス（5V用のREF195または3V 用のREF193）を使用して、デバイスに必要な電圧を供給する こともできます（図49を参照） 。電源ノイズが非常に大きい場合 や、システムの電源電圧が5Vまたは3V以外の場合（15Vなど） には、この方法が特に効果的です。 REF19x は、 AD5620/ AD5640/AD5660に対して定常の電源電圧を出力します。低ド ロップアウト電圧の REF195 を使用する場合は、 AD5660 に 500µAの電流を供給する必要があります。これは、DACの出力 に負荷を接続していない状態です。DAC出力に負荷を接続して いる場合も同様に、REF195は負荷に電流を供給する必要があ ります。必要な電流の合計値（DAC出力に5kΩの負荷を接続し 4mA時のオフセット調整はP2で行い、P1は20mA時の回路のゲ イン調整を行います。AD8627の非反転入力は仮想グラウンド であるため、これらの2 つのトリムが相互に作用することはあ りません。ループ電源のパワーオン時に発生するトランジェン トが原因で、 AD8627 の非反転入力がその反転入力よりも 300mV 以上低い電位に引き込まれないように、この回路では ショットキー・ダイオードD1が必要です。このダイオードを使 用しなければ、上記のようなトランジェントによってAD8627 の位相反転が起こり、コントローラがラッチアップする可能性 があります。この回路のループ電源電圧コンプライアンスは、 ADR02 に加えられる最大入力電圧によって制限され、その電 圧範囲は12∼40Vです。 ― 21 ― AD5620/AD5640/AD5660 ADR02 電源のバイパスとグラウンディング V LOOP 12∼36V R2 18.5kΩ 精度が重視される回路では、ボード上の電源とグラウンド・リ ターンのレイアウトに注意してください。 AD5620/AD5640/ AD5660を実装するプリント回路ボードは、アナログ部とデジ タル部を分離し、ボード内でそれぞれまとめて配置するように 設計してください。複数のデバイスが AGND と DGND 間の接 続を必要とするシステムでAD5620/AD5640/AD5660を使用す る場合は、必ず1 ヵ所のみでこの接続を行ってください。グラ ウンド・ポイントは、AD5620/AD5640/AD5660のできるかぎ り近くに配置してください。 P2 4mA 調整 AD5660 R1 4.7kΩ P1 20mA 調整 Q1 2N3904 AD8627 R6 3.3kΩ D1 R3 1.5kΩ 4–20mA RL R7 100Ω 図51. 04539-052 シリアル 負荷 4∼20mAのプログラマブルなプロセス・コントローラ AD5620/AD5640/AD5660の電源は、10µと0.1µFのコンデンサ デジタル・アイソレータ（iCoupler）を用い た絶縁インターフェース 工業環境のプロセス制御アプリケーションでは、絶縁インター フェースを必要とすることが多々あります。それは、DACが動 作している環境下で望ましくない同相電圧から制御回路を保護 したり、絶縁したりする必要があるからです。 iCoupler ® は 2.5kVを超える絶縁が可能です。AD5620/AD5640/AD5660は3 線式のシリアル・ロジック・インターフェースを使用している ため、 3 チャンネルのデジタル・アイソレータ「 ADuM1300 」 で必要な絶縁を行うことができます（図52を参照） 。デバイスの 電源も絶縁が必要ですが、これはトランスを使用して行われま す。トランスの DAC 側では、 5V のレギュレータが AD5620/ AD5640/AD5660に必要な5V電源を供給します。 5V レギュレータ 10µF 電源 0.1µF V DD VOA V1A SCLK AD56x0 ADuM1300 SDI V1B VOB SYNC DATA V1C VOC DIN V OUT GND 図52. 電源ラインはできるだけ太いパターンにしてインピーダンスを 小さくし、電源ライン上のグリッチによる影響を低減させるよ うにします。クロックとその他の高速スイッチング・デジタル 信号は、デジタル・グラウンドを用いてボード上の他の部分か らシールドします。デジタル信号とアナログ信号は、できるだ け交差しないようにしてください。ボードの反対側のパターン は、互いに直角になるように配置し、ボードを通過するフィー ドスルーの影響を削減します。最適なボード・レイアウト技術 は、ボードの部品側をグラウンド・プレーン専用として使い、 信号パターンをハンダ面に配置するマイクロストリップ技術で すが、2層ボードでは必ずしも使用できるとは限りません。 04539-053 SCLK を使用してバイパスします。コンデンサはデバイスのできるだ け近くに配置し、0.1µFのコンデンサは理想的にはデバイスの 真上に配置してください。10µFコンデンサはタンタルのビード 型を使います。0.1µFコンデンサは、セラミック型の等価直列 抵抗（ESR ）が小さく、かつ等価直列インダクタンス（ ESL ） が小さいものを使うことが重要です。この0.1µFのコンデンサ は、内部ロジックのスイッチングによる過渡電流によって発生 する高周波に対して、グラウンドへの低インピーダンス・パス を提供します。 iCouplerを用いた絶縁インターフェース ― 22 ― REV. A AD5620/AD5640/AD5660 外形寸法 3.20 3.00 2.80 2.90 BSC 8 7 6 5 1.60 BSC 13 2 1番ピン 識別マーク 1.30 1.15 0.90 4 0.38 0.22 5 1 5.15 4.90 4.65 4 1番ピン 0.65 BSC 0.65 BSC 1.95 BSC 0.95 0.85 0.75 1.45 MAX 0.15 MAX 8 3.20 3.00 2.80 2.80 BSC 0.22 0.08 8° 4° 0° 実装面 1.10 MAX 0.15 0.00 0.60 0.45 0.30 0.38 0.22 平坦性 0.10 0.23 0.08 0.80 0.60 0.40 8° 0° 実装面 JEDEC規格MO-187-AAに準拠 JEDEC規格MO-178-BAに準拠 図53. 8ピン・スモール・アウトライン・ トランジスタ・パッケージ［SOT-23］ （RJ-8） 図54. 8ピン・ミニ・スモール・アウトライン・ パッケージ［MSOP］ （RM-8） 寸法単位：mm 寸法単位：mm AD5620のオーダー・ガイド モデル 温度範囲 パッケージ AD5620ARJ-1500RL7 AD5620ARJ-1REEL7 AD5620ARJ-2500RL7 AD5620ARJ-2REEL7 AD5620BRJ-1500RL7 AD5620BRJ-1REEL7 AD5620BRJ-2500RL7 AD5620BRJ-2REEL7 AD5620CRM-1 AD5620CRM-1REEL7 AD5620CRM-2 AD5620CRM-2REEL7 AD5620CRM-3 AD5620CRM-3REEL7 EVAL-AD5620EB −15∼＋105℃ 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 評価用ボード REV. A −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ パッケージ・ オプション マーキング RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RM-8 RM-8 RM-8 RM-8 RM-8 RM-8 D2K D2K D2L D2L D2H D2H D2J D2J D2M D2M D2N D2N D2P D2P ― 23 ― パワーオン時に リセットされる コード 精度 ゼロ ±6LSB INL ゼロ ±6LSB INL ゼロ ±6LSB INL ゼロ ±6LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ゼロ ±1LSB INL ミッドスケール ミッドスケール ±1LSB INL ±1LSB INL 内部 リファレンス 1.25V 1.25V 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V 2.5V 2.5V AD5620/AD5640/AD5660 AD5640のオーダー・ガイド 温度範囲 パッケージ AD5640ARJ-2500RL7 AD5640ARJ-2REEL7 AD5640BRJ-1500RL7 AD5640BRJ-1REEL7 AD5640BRJ-2500RL7 AD5640BRJ-2REEL7 AD5640CRM-1 AD5640CRM-1REEL7 AD5640CRM-2 AD5640CRM-2REEL7 EVAL-AD5640EB −15∼＋105℃ 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 評価用ボード −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ マーキング RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RM-8 RM-8 RM-8 RM-8 D2T D2T D2Q D2Q D2R D2R D2U D2U D2V D2V パワーオン時に リセットされる コード 精度 ゼロ ±8LSB INL ゼロ ±8LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL ゼロ ±4LSB INL 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V パワーオン時に リセットされる コード 精度 内部 リファレンス ゼロ ±32LSB INL ゼロ ±32LSB INL ゼロ ±32LSB INL 内部 リファレンス AD5660のオーダー・ガイド モデル 温度範囲 パッケージ AD5660ARJ-1500RL7 AD5660ARJ-1REEL7 AD5660ARJ-2500RL7 AD5660ARJ-2REEL7 AD5660ARJ-3500RL7 AD5660ARJ-3REEL7 AD5660BRJ-1500RL7 AD5660BRJ-1REEL7 AD5660BRJ-2500RL7 AD5660BRJ-2REEL7 AD5660BRJ-3500RL7 AD5660BRJ-3REEL7 AD5660CRM-1 AD5660CRM-1REEL7 AD5660CRM-2 AD5660CRM-2REEL7 AD5660CRM-3 AD5660CRM-3REEL7 EVAL-AD5660EB −15∼＋105℃ 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンSOT-23 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 8ピンMSOP 評価用ボード −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ −15∼＋105℃ パッケージ・ オプション マーキング RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RJ-8 RM-8 RM-8 RM-8 RM-8 RM-8 RM-8 D30 D30 D31 D31 D32 D32 D2X D2X D2Y D2Y D2Z D2Z D33 D33 D34 D34 D35 D35 ― 24 ― ゼロ ±32LSB INL ミッドスケール ミッドスケール ±32LSB INL ゼロ ±16LSB INL ゼロ ±16LSB INL ゼロ ±16LSB INL ±32LSB INL ゼロ ±16LSB INL ミッドスケール ミッドスケール ±16LSB INL ゼロ ±16LSB INL ゼロ ±16LSB INL ゼロ ±16LSB INL ±16LSB INL ゼロ ±16LSB INL ミッドスケール ミッドスケール ±16LSB INL ±16LSB INL 1.25V 1.25V 2.5V 2.5V 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V 2.5V 2.5V 1.25V 1.25V 2.5V 2.5V 2.5V 2.5V REV. A D04539-0-9/05(A)-J モデル パッケージ・ オプション