クワッド、64/256ポジション、I2C 不揮発性メモリ、デジタル・ポテンショメータ AD5253/AD5254 特長 機能ブロック図 03824-0-001 AD5253：クワッド64ポジション分解能 VDD RDAC0 RDAC EEMEM A0 AD5254：クワッド256ポジション分解能 RDAC0 VSS EEMEM W0 レジスタ R TOL 1kΩ、10kΩ、50kΩ、100kΩ パワーオン・ AB DGND B0 リ フ レ ッ シュ 不揮発性メモリ1にワイパー設定値を保持 WP データ RDAC1 （書込み保護機能付き） A1 SCL RDAC1 2 SDA I C パワーオン時にEEMEM設定値にリフレッシュ （300μs （typ） 以内） W1 レジスタ シリアル・ 制御 B1 EEMEMの書換え時間＝540μs（typ） インターフェース AD0 コマンド・デコード・ 抵抗偏差値を不揮発性メモリに保持 RDAC2 ロジック AD1 A2 EEMEMの12バイトをユーザに開放 RDAC2 W2 アドレス・デコード・ レジスタ ロジック I2C互換シリアル・インターフェース B2 RDAC2レジスタとEEMEMレジスタに直接読出し／書込み機能 制御ロジック RDAC3 A3 直線的なインクリメント／デクリメントをプリセット可能 RDAC3 W3 レジスタ ±6dBステップの変化をプリセット可能 AD5253/AD5254 B3 同期または非同期でクワッド・チャンネルを更新可能 ワイパー設定値のリードバックが可能 図1 4MHz帯域幅―1kΩバージョン 単電源動作：2.7∼5.5V ワイパー設定値のリードバック、EEMEMへのユーザ定義情報の保持 両電源動作：±2.25∼±2.75V （たとえば、他の部品のメモリ・データ、ルックアップ・テーブル、システム 2ビットのスレーブ・アドレス・デコーディングにより、 識別情報） などの動作モードが可能です。 4個のデバイスが同時に動作可能 データ保持期間：TA＝55℃で100年間（typ） AD5253/AD5254では、ホストI2CコントローラからRDACレジスタに64/256 動作温度：−40∼＋85℃ ステップの任意のワイパー設定値を書き込み、EEMEMに保存できます。 いったん設定値が保存されると、システムのパワーオン時にこれらの値 アプリケーション が自動的にRDACレジスタに転送され、格納（復元） されます。設定値 は動作時にも書換え可能です。 機械的ポテンショメータの置換え 低分解能DACの置換え RGB LEDバックライトの制御 白色LEDの輝度調節 RF基地局パワー・アンプのバイアス制御 プログラマブルなゲインとオフセットの制御 プログラマブルな減衰器 プログラマブルな電圧／電流変換 プログラマブルな電源 プログラマブルなフィルタ センサーのキャリブレーション さらに、AD5253/AD5254は同期または非同期のチャンネル更新モード で、インクリメント、デクリメント、＋6dBステップの変化、−6dBステップの 変化の各機能も提供します。インクリメント機能とデクリメント機能により、 直線的ステップ幅での調節が可能になります。一方、±6dBステップの 変化機能ではRDACワイパー設定値を2倍または1/2倍にすることがで きます。これらの機能は、白色LED輝度やオーディオ・ボリュームの制御 など急傾斜を持つ非直線的な調節アプリケーションに有効です。 AD5253/AD5254は特許取得済みの抵抗偏差値保持機能を内蔵して 概要 AD5253/AD5254は、それぞれ64/256ポジションを備えた4チャンネル、I2C、 おり、高精度アプリケーション用に、EEMEMにアクセスしてRDACのエ ンド・ツー・エンド （AB間） の絶対抵抗値を得ることができます。 不揮発性メモリ、デジタル制御のポテンショメータです。両デバイスは、機 械的ポテンショメータ、 トリマー、可変抵抗器と同じ電子的調節機能を実 AD5253/AD5254はTSSOP-20パッケージを採用し、1kΩ、10kΩ、50kΩ、 行します。 100kΩのオプションがあります。すべてのデバイスは−40∼＋85℃の拡 張工業用温度範囲（1） で動作します。 AD5253/AD5254は多様な設定機能により、複数の動作モードが可能 です。たとえば、RDACレジスタとEEMEMレジスタの読出し／書込み、 抵抗値のインクリメント／デクリメント、±6dBスケールでの抵抗値変化、 1 不揮発性メモリとEEMEMは同じ意味で使用しています。 2 デジタル・ポテンショメータとRDACは同じ意味で使用しています。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利 用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負 いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的また暗示的に許諾するもの でもありません。本紙記載の商標および登録商標は、各社の所有に属します。 ＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。 ©2004 Analog Devices, Inc. All rights reserved. REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868 新大阪MTビル2号 AD5253/AD5254 目次 電気的特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3 ±6 dB調節（ワイパー設定を2倍または1/2倍）‥‥‥‥‥‥ 20 1kΩバージョン ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3 デジタル入出力の構成 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21 10kΩ、50kΩ、100kΩバージョン ‥‥‥‥‥‥‥‥‥‥‥‥ 5 1本のバスに複数デバイスを接続 ‥‥‥‥‥‥‥‥‥‥‥‥ 21 インターフェース・タイミング特性（全製品） ‥‥‥‥‥‥ 7 ピン電圧の動作範囲 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 22 絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8 パワーアップおよびパワーダウン・シーケンス ‥‥‥‥‥ 22 ESDに関する注意 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8 PCレイアウトと電源のバイアス ‥‥‥‥‥‥‥‥‥‥‥‥ 22 ピン配置および機能の説明 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 9 デジタル・ポテンショメータ動作 ‥‥‥‥‥‥‥‥‥‥‥ 23 代表的な性能特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 10 プログラマブル・レオスタット （可変抵抗器）動作 ‥‥‥‥ 23 I2Cインターフェース ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 14 プログラマブル・ポテンショメータ動作 ‥‥‥‥‥‥‥‥ 24 I2Cインターフェースの概要 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 14 アプリケーション ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 25 I2Cインターフェースの詳細説明 ‥‥‥‥‥‥‥‥‥‥‥‥ 15 RGB LED LCDバックライト・コントローラ ‥‥‥‥‥‥‥ 25 I2C互換2線式シリアル・バス ‥‥‥‥‥‥‥‥‥‥‥‥‥ 19 外形寸法 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 27 動作原理 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 20 オーダー・ガイド ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 27 直線的なインクリメント・コマンドとデクリメント・コマンド ‥ 20 改訂履歴 リビジョン0：初版 2 REV.0 AD5253/AD5254 電気的特性 1kΩバージョン 特に指定のない限り、VDD＝＋3V±10%または＋5V±10%、VSS＝0VまたはVDD/VSS＝±2.5V±10%、VA＝＋VDD、VB＝0V、−40℃ < TA <＋85℃。 表1 パラメータ 記号 条件 Min Typ1 Max 6/8 ビット ＋0.5 LSB 単位 DC特性―レオスタット （可変抵抗器） ・モード 分解能 N AD5253/AD5254 抵抗の微分非直線性2 R-DNL RWB、RWA＝NC、VDD＝5.5V、AD5253 −0.5 ±0.2 RWB、RWA＝NC、VDD＝5.5V、AD5254 −1 ±0.25 ＋1 LSB RWB、RWA＝NC、VDD＝2.7V、AD5253 −0.75 ±0.3 ＋0.75 LSB RWB、RWA＝NC、VDD＝2.7V、AD5254 −1.5 ±0.3 ＋1.5 LSB RWB、RWA＝NC、VDD＝5.5V、AD5253 −0.5 ±0.2 ＋0.5 LSB RWB、RWA＝NC、VDD＝5.5V、AD5254 −2 ±0.5 ＋2 LSB RWB、RWA＝NC、VDD＝2.7V、AD5253 −1 ＋2.5 ＋4 LSB RWB、RWA＝NC、VDD＝2.7V、AD5254 −2 ＋9 ＋14 LSB TA＝25℃ −30 ＋30 % 抵抗の積分非直線性2 公称抵抗値誤差 抵抗温度係数 R-INL ΔRAB/RAB （ΔRAB/RAB ）×106/ΔT ワイパー抵抗 RW チャンネル抵抗のマッチング ΔRAB1/ΔRAB2 650 ppm/℃ IW＝1V/R、VDD＝5V 75 130 IW＝1V/R、VDD＝3V 200 300 0.15 Ω Ω % DC特性―ポテンショメータ・デバイダ・モード 微分非直線性3 積分非直線性3 電圧デバイダ温度係数 フルスケール誤差 ゼロスケール誤差 DNL INL （ΔVW/VW）×106/ΔT VWFSE VWZSE AD5253 −0.5 ±0.1 ＋0.5 LSB AD5254 −1 ±0.25 ＋1 LSB AD5253 −0.5 ±0.2 ＋0.5 LSB AD5254 −2 ±0.5 ＋2 LSB コード＝ハーフスケール 25 ppm/℃ コード＝フルスケール、VDD＝5.5V、AD5253 −5 −3 0 LSB コード＝フルスケール、VDD＝5.5V、AD5254 −16 −11 0 LSB コード＝フルスケール、VDD＝2.7V、AD5253 −6 −4 0 LSB コード＝フルスケール、VDD＝2.7V、AD5254 −23 −16 0 LSB コード＝ゼロスケール、VDD＝5.5V、AD5253 0 3 5 LSB コード＝ゼロスケール、VDD＝5.5V、AD5254 0 11 16 LSB コード＝ゼロスケール、VDD＝2.7V、AD5253 0 4 6 LSB コード＝ゼロスケール、VDD＝2.7V、AD5254 0 15 20 LSB VDD V 抵抗端子 電圧範囲4 VA、VB、VW 容量5 Ax、Bx CA、CB VSS f＝1kHz、GND基準で測定、 コード＝ハーフスケール 85 pF コード＝ハーフスケール 95 pF ICM VA＝VB＝VDD/2 0.01 入力ロジック・ハイレベル VIH VDD＝5V、VSS＝0V 2.4 VDD/VSS＝＋2.7V/0VまたはVDD/VSS＝±2.5V 2.1 入力ロジック・ローレベル VIL 容量5 Wx コモン・モード・リーク電流6 CW f＝1kHz、GND基準で測定、 1 μA デジタル入出力 V V VDD＝5V、VSS＝0V 0.8 V VDD/VSS＝＋2.7V/0VまたはVDD/VSS＝±2.5V 0.6 V 出力ロジック・ハイレベル（SDA） VOH RPULL-UP＝2.2kΩをVDD＝5Vに接続、VSS＝0V 出力ロジック・ローレベル（SDA） VOL RPULL-UP＝2.2kΩをVDD＝5Vに接続、VSS＝0V 0.4 V WP リーク電流 WP ＝VDD 5 μA REV.0 IWP 3 4.9 V AD5253/AD5254 パラメータ 記号 条件 Min A0リーク電流 IA0 A0＝GND 入力リーク電流（ WP およびA0以外） II VIN＝0VまたはVDD 入力容量5 CI Typ1 Max 単位 3 μA ±1 μA デジタル入力およびデジタル出力（続き） 5 pF 電源 単電源電圧範囲 VDD 両電源電圧範囲 VDD/VSS 正電源電流 IDD VIH＝VDDまたはVIL＝GND 負電源電流 ISS VIH＝VDDまたはVIL＝GND、 VSS＝0V 2.7 5.5 V ±2.25 ±2.75 V 5 15 μA VDD＝＋2.5V、VSS＝−2.5V −5 −15 μA EEMEMデータ保持モード電流 IDD_STORE VIH＝VDDまたはVIL＝GND 35 mA EEMEMデータ復元モード電流6 IDD_RESTORE VIH＝VDDまたはVIL＝GND 2.5 mA 消費電力7 PDISS VIH＝VDD＝5VまたはVIL＝GND 電源電圧変動感度 PSS ΔVDD＝5V±10% −0.025 ΔVDD＝3V±10% −0.04 0.075 mW 0.01 0.025 %/% 0.02 0.04 %/% 動的特性5、8 −3dB帯域幅 BW RAB＝1kΩ 4 MHz 全高調波歪み THD VA＝1V rms、VB＝0V、f＝1kHz 0.05 % VWセトリング・タイム tS VA＝VDD、VB＝0V 0.2 μs 抵抗ノイズ電圧 eN_WB RWB＝500Ω、f＝1kHz。 3 nV/ Hz −80 dB −72 dB 熱ノイズのみ。 デジタル・クロストーク CT VA＝VDD、VB＝0V、隣接RDACで フルスケール変化を行わせて VWで測定 アナログ・カップリング CAT 信号をA0に入力して、W1で出力を 測定、f＝1kHz 4 REV.0 AD5253/AD5254 10kΩ、50kΩ、100kΩバージョン 特に指定のない限り、VDD＝＋3V±10%または＋5V±10%、VSS＝0VまたはVDD/VSS＝±2.5V±10%、VA＝＋VDD、VB＝0V、−40℃ < TA <＋85℃。 表2 パラメータ 記号 条件 Min Typ1 Max 単位 6/8 ビット DC特性―レオスタット （可変抵抗器） ・モード 分解能 N 抵抗の微分非直線性2 R-DNL AD5253/AD5254 RWB、RWA＝NC、AD5253 −0.75 ±0.1 ＋0.75 LSB RWB、RWA＝NC、AD5254 −1 ±0.25 ＋1 LSB 抵抗の積分非直線性2 R-INL RWB、RWA＝NC、AD5253 −0.75 ±0.25 ＋0.75 LSB RWB、RWA＝NC、AD5254 −2.5 ±1 ＋2.5 LSB 公称抵抗偏差 ΔRAB/RAB TA＝25℃ −20 ＋20 % 抵抗温度係数 ワイパー抵抗 チャンネル抵抗のマッチング （ΔRAB/RAB）×106/ΔT RW ΔRAB1/ΔRAB2 650 ppm/℃ IW＝1V/R、VDD＝5V 75 130 Ω IW＝1V/R、VDD＝3V 200 300 Ω RAB＝10kΩ、50kΩ 0.15 % RAB＝100kΩ 0.05 % DC特性―ポテンショメータ・デバイダ・モード 微分非直線性3 積分非直線性3 電圧デバイダ温度係数 フルスケール誤差 ゼロスケール誤差 DNL INL （ΔVW/VW）×106/ΔT VWFSE VWZSE AD5253 −0.5 ±0.1 ＋0.5 LSB AD5254 −1 ±0.3 ＋1 LSB AD5253 −0.5 ±0.15 ＋0.5 LSB AD5254 −1.5 ±0.5 ＋1.5 LSB コード＝ハーフスケール 15 ppm/℃ コード＝フルスケール、AD5253 −1 −0.3 0 コード＝フルスケール、AD5254 −3 −1 0 LSB LSB コード＝ゼロスケール、AD5253 0 0.3 1 LSB コード＝ゼロスケール、AD5254 0 1.2 3 LSB VDD V 抵抗端子 電圧範囲4 VA、VB、VW 容量5 CA、CB Ax、Bx VSS f＝1kHz、GND基準で測定、 コード＝ハーフスケール 容量5 Wx コモン・モード・リーク電流6 CW ICM 85 pF f＝1kHz、GND基準で測定、 コード＝ハーフスケール 95 VA＝VB＝VDD/2 0.01 pF 1 μA デジタル入出力 入力ロジック・ハイレベル 入力ロジック・ローレベル VIH VIL VDD＝5V、VSS＝0V 2.4 V VDD/VSS＝＋2.7V/0VまたはVDD/VSS＝±2.5V 2.1 V VDD＝5V、VSS＝0V 0.8 V VDD/VSS＝＋2.7V/0VまたはVDD/VSS＝±2.5V 0.6 V 出力ロジック・ハイレベル（SDA） VOH RPULL-UP＝2.2kΩをVDD＝5Vに接続、VSS＝0V 4.9 V 出力ロジック・ローレベル（SDA） VOL RPULL-UP＝2.2kΩをVDD＝5Vに接続、VSS＝0V 0.4 V WP リーク電流 IWP WP ＝VDD 5 μA A0リーク電流 IA0 A0＝GND 3 μA （ WP およびA0以外） II VIN＝0VまたはVDD ±1 μA 入力容量5 CI 入力リーク電流 5 pF 電源 単電源電圧範囲 VDD 両電源電圧範囲 VDD/VSS 正電源電流 IDD REV.0 VSS＝0V 2.7 ±2.25 VIH＝VDDまたはVIL＝GND 5 5 5.5 V ±2.75 V 15 μA AD5253/AD5254 パラメータ 記号 条件 Min 負電源電流 ISS VIH＝VDDまたはVIL＝GND、 EEMEMデータ保持モード電流 IDD_STORE Typ1 Max 単位 −5 −15 μA 電源（続き） VDD＝＋2.5V、VSS＝−2.5V VIH＝VDDまたはVIL＝GND、 TA＝0∼85℃ EEMEMデータ復元モード電流6 IDD_RESTORE 35 mA 2.5 mA VIH＝VDDまたはVIL＝GND、 TA＝0∼85℃ 消費電力7 PDISS VIH＝VDD＝5VまたはVIL＝GND 0.075 mW 電源電圧変動感度 PSS ΔVDD＝5V±10% −0.005 ＋0.002 ＋0.005 %/% ΔVDD＝3V±10% −0.01 ＋0.002 ＋0.01 %/% 動的特性5、8 −3dB帯域幅 BW RAB＝10kΩ/50kΩ/100kΩ 400/80/40 kHz 全高調波歪み THDW VA＝1Vrms、VB＝0V、f＝1kHz 0.05 % VWセトリング・タイム tS VA＝VDD、VB＝0V、 1.5/7/14 μs 抵抗ノイズ電圧 eN_WB RAB＝10kΩ/50kΩ/100kΩ、 9/20/29 nV/ Hz −80 dB −72 dB RAB＝10kΩ/50kΩ/100kΩ コード＝ミッドスケール、 f＝1kHz。熱ノイズのみ。 デジタル・クロストーク CT VA＝VDD、VB＝0V、 隣接RDACでフルスケール変化を 行わせてVWで測定 アナログ・カップリング CAT 信号をA0に入力して、 W1で出力を測定、f＝1kHz 6 REV.0 AD5253/AD5254 インターフェース・タイミング特性（全製品） 設計により保証。出荷テストは行っていません。値の測定場所については図23を参照してください。すべての入力制御電圧はtR＝tF＝2.5ns（3Vの10% から90%） で規定し、1.5Vの電圧レベルからの時間とします。スイッチング特性は、VDD＝3Vと5Vの両方を使って測定。デバイスの非動作中は、SDA ピンとSCLピンはハイレベルにプルアップする必要があります。これらのピンをローレベルにすると、I2Cインターフェースはこれらのピンに、VDD＝5.5Vで 0.8mA、VDD＝2.7Vで0.2mAの電流を流します。 表3 パラメータ 記号 SCLクロック周波数 fSCL 条件 t2 Typ1 Max 400 tBUF（STOPとSTARTとの間のバス・フリー・タイム）t1 （STARTの繰返し） ） tHD；STA（ホールド・タイム Min この期間の後に最初の 単位 kHz 1.3 μs 0.6 μs クロック・パルスを発生 tLOW（SCLクロックのローレベル期間） t3 1.3 μs tHIGH（SCLクロックのハイレベル期間） t4 0.6 μs tSU；STA（START状態のセットアップ・タイム） t5 0.6 tHD；DAT（データのホールド・タイム） t6 0 100 μs 0.9 μs tSU；DAT（データのセットアップ・タイム） t7 t（ F SDA信号とSCL信号の立下がり時間） t8 300 ns tR（SDA信号とSCL信号の立上がり時間） t9 300 ns tSU；STO（STOP状態のセットアップ・タイム） t10 EEMEMデータ書込み時間 tEEMEM_STORE パワーオン時のEEMEMデータ復元時間9 tEEMEM_RESTORE1 ns 0.6 μs 26 ms 300 μs VDDの立上がり時間に依存。 VDDとVSSにデカップリング・ コンデンサを接続しないで測定。 RestoreコマンドまたはRESET動作時の EEMEMデータ復元時間9 tEEMEM_RESTORE2 EEMEMデータの再書込み可能時間10 VDD＝5V tEEMEM_REWRITE 300 μs 540 μs フラッシュ/EEメモリの信頼性 書込み可能回数11 100,000 データ保持12 回 100 年 （注） 1. Typ値は、25℃およびV ＝5Vでの平均測定値。 DD 2. 抵抗ポジション積分非直線性誤差 （R-INL） は、最大と最小の抵抗ワイパー・ポジションの間で測定された理論値からの偏差を表します。R-DNLは、連続タップ・ポジション間で の理論値からの相対的ステップ変更を表します。各製品の単調増加性は保証しますが、VDD＝3VとVDD＝5Vの両方に対して、VDD＝2.7V、IW＝VDD/RでのAD5254 1kΩバー ジョンのR-DNLは除外します。 3. INLとDNLは、RDACを電圧出力D/Aコンバータ （DAC） と同じポテンショメータ・デバイダとして設定して、VWで測定。VA＝VDDかつVB＝0V。最大±1 LSBのDNL仕様規定値 が単調増加性の動作状態を保証します。 4. 抵抗端子A、B、Wの極性は互いに制約されません。 5. 設計により保証しますが、出荷テストは行いません。 6. I DD_RESTORE電流消費を最小化するために、cmd 0 NOPはcmd 1の後に起動する必要があります。 7. P （IDD×VDD＝5V） から計算します。 DISSは 8. すべての動的特性でV ＝5Vを使用。 DD 9. パワーアップ時、すべての出力を事前にミッドスケールに設定した後にEEMEMの値を復元します。RDAC0は最小のEEMEM復元時間を、RDAC3は最大のEEMEM復元時間を 持っています。 10. パワーオンまたはRESETから新しいEEMEMデータが書込み可能になるまでの遅延時間。 11. 書込み可能回数は、 「JEDEC 12. 「JEDEC Std.22 Method A117」 に基づき100,000回で評価し、−40℃、＋25℃、＋85℃で測定。25℃での書込み回数は700,000回（typ値） 。 Std. 22 Method A117」 に基づくジャンクション温度（TJ） ＝55℃と等価なデータ保持寿命。活性化エネルギー0.6eVに基づくデータ保持寿命は、ジャンクション温度が上昇 すると短くなります。 REV.0 7 AD5253/AD5254 絶対最大定格 表4. 特に指定のない限り、TA＝25℃。 パラメータ 定格 GNDに対するVDD −0.3V、＋7V GNDに対するVSS ＋0.3V、−7V VSSに対するVDD 7V GNDに対するVA、VB、VW VSS、VDD 最大電流 IWB、IWAパルス ±20mA IWB連続（RWB≦ 1kΩ、Aオープン）1 ±5mA IWA連続（RWA≦ 1kΩ、Bオープン）1 ±5mA IAB連続（RAB＝1kΩ/10kΩ/50kΩ/100kΩ）1 ±5mA/±500μA/±100μA/±50μA GNDに対するデジタル入出力電圧 0V、7V 動作温度範囲 −40∼＋85℃ 最大ジャンクション温度（TJ MAX） 150℃ 保存温度 −65∼＋150℃ リード温度（ハンダ処理、10秒） 300℃ ベーキング時間（60秒） 215℃ 赤外線（15秒） 220℃ TSSOP-20の熱抵抗2 θJA 143℃/W 絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定は、ストレス定格のみを指定するものであり、こ の仕様の動作に関するセクションに記載されている規定値以上でのデバイス動作を定めたものではありません。長時間デバイスを絶対最大定格状態 に置くと、デバイスの信頼性に影響を与えることがあります。 1. 最大端子電流は、ある抵抗のときにA端子、B端子、W端子のうちの任意の2端子間に加えられる最大電圧、スイッチの最大処理電流、パッケージの最大消費電力により制約さ れます。VDD＝5V。 2. パッケージ消費電力＝ （TJMAX-TA）/θJA 注意 ESD（静電放電） の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積され、検 知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギ ーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 8 REV.0 AD5253/AD5254 W0 1 10 VDD AD5253/ AD5254 9 W3 8 B3 上面図 （実寸では ありません） 7 A3 6 AD1 10 DGND B1 2 9 SCL A1 3 8 W2 SDA 4 7 B2 VSS 5 6 A2 B0 2 A0 3 AD0 4 WP 5 W1 1 03842-0-002 ピン配置および機能の説明 図2. AD5253/AD5254のピン配置 表5. AD5253/AD5254のピン機能説明 ピン番号 記号 説明 1 W0 RDAC0のワイパー端子。VSS≦VW0≦VDD 2 B0 RDAC0のB端子。VSS≦VB0≦VDD 3 A0 RDAC0のA端子。VSS≦VA0≦VDD 4 AD0 I2Cデバイス・アドレス0。AD0とAD1により4個のAD5253/AD5254のアドレス指定が可能。 5 WP 書込み保護、アクティブ・ローレベル。VWP≦VDD＋0.3V 6 W1 RDAC1のワイパー端子。VSS≦VW1≦VDD 7 B1 RDAC1のB端子。VSS≦VB1≦VDD 8 A1 RDAC1のA端子。VSS≦VA1≦VDD 9 SDA シリアル・データ入出力ピン。CLKクロックの立上がりエッジで1ビットずつシフト入力。MSBファーストでロード。 オープン・ドレインMOSFETにはプルアップ抵抗が必要。 10 VSS 負電源。単電源では0Vに、両電源では−2.7Vに接続。ただしVDD-VSS≦＋5.5V。両電源でグラウンドの代わりに VSSを使う場合は、データをEEMEMに書き込む際に、35mAの電流を26msの間、VSSに流すことができる必要が あります。 11 A2 RDAC2のA端子。VSS≦VA2≦VDD 12 B2 RDAC2のB端子。VSS≦VB2≦VDD 13 W2 RDAC2のワイパー端子。VSS≦VW2≦VDD 14 SCL シリアル入力レジスタのクロック・ピン。クロックの立上がりエッジで1ビットずつシフト入力。VSCL≦ （VDD＋0.3V） 。 15 DGND デジタル・グラウンド。1点でシステム・アナログ・グラウンドに接続。 16 AD1 I2Cデバイス・アドレス1。AD0とAD1により4個のAD5253/AD5254のアドレス指定が可能。 17 A3 RDAC3のA端子。VSS≦VA3≦VDD 18 B3 RDAC3のB端子。VSS≦VB3≦VDD 19 W3 RDAC3のW端子。VSS≦VW3≦VDD 20 VDD 正電源ピン。単電源では＋2.7∼＋5Vに、両電源では±2.7Vに接続。ただし、VDD-VSS≦ 5.5V。 最小消費電力を最小化するために、SCLにプルアップ抵抗を接続することを推奨します。 データをEEMEMに書き込む際に、35mAの電流を26msの間、VDDから流すことができる必要があります。 REV.0 9 AD5253/AD5254 代表的な性能特性 1.0 1.0 0.8 0.8 TA = –40°C, +25°C, +85°C, +125°C 0.4 0.2 0.2 0 –0.2 0 –0.2 –0.4 –0.4 –0.6 –0.6 –0.8 –0.8 –1.0 32 64 96 128 160 192 224 256 コード（10進） –1.0 0 32 64 128 160 192 224 256 コード（10進） 図3. コード対R-INL 図6. コード対DNL 1.0 10 0.8 8 TA = –40°C, +25°C, +85°C, +125°C 0.6 6 0.4 4 電源電流（μA） 0.2 0 –0.2 2 IDD @ VDD = +2.7V 0 –2 –0.4 –4 –0.6 –6 –0.8 IDD @ VDD = +5.5V ISS @ VDD = +2.7V, VSS = –2.7V –8 0 32 64 96 128 160 192 224 256 コード（10進） –10 –40 03824-0-016 –1.0 –20 0 20 40 60 80 100 03824-0-019 RDNL（LSB） 96 03824-0-018 INL（LSB） 0.4 0 TA = –40°C, +25°C, +85°C, +125°C 0.6 03824-0-015 R-INL（LSB） 0.6 120 温度（℃） 図4. コード対R-DNL 図7. 電源電流の温度特性 1.0 10 0.8 TA = –40°C, +25°C, +85°C, +125°C 0.6 VDD = 5.5V 1 IDD（mA） 0.2 0 –0.2 0.1 0.01 –0.4 VDD = 2.7V –0.6 0.001 –1.0 0 32 64 96 128 160 コード（10進） 192 224 256 0.0001 0 1 2 3 4 5 6 デジタル入力電圧（V） 図5. コード対INL 03824-0-020 –0.8 03824-0-017 INL（LSB） 0.4 図8. デジタル入力電圧対電源電流 （TA＝25℃） 10 REV.0 AD5253/AD5254 30 DATA = 0x00 200 VDD = 2.7V TA = 25°C 180 RWB（Ω） 160 140 120 VDD = 5.5V TA = 25°C 100 80 60 40 20 0 1 2 3 4 5 6 VBIAS（V） 20 15 10 5 0 03824-0-021 0 VDD = 5V TA = –40°C/+85°C VA = VDD VB = 0V 25 0 32 64 96 128 160 192 256 図12. コード対ポテンショメータ・モードの温度係数（ΔVWB/VWB）/ΔT×106 図9. VBIAS対ワイパー抵抗 6 0 0xFF –6 0x80 0x40 4 –12 0x20 –18 ゲイン（dB） 2 ΔRWB（%） 224 コード（10進） 03824-0-024 220 ポテンショメータ・モードの温度係数（ppm/℃） 240 0 –2 0x10 –24 –30 0x08 –36 0x04 0x02 0x01 –42 0x00 –48 –4 –54 20 40 60 80 100 120 温度（℃） –60 10 0 70 ゲイン（dB） 40 30 0x20 –24 0x10 –30 0x08 –36 0x04 –42 20 –48 10 –54 96 128 160 コード（10進） 192 224 256 0x01 0x00 0x02 –60 03824-0-023 0 64 10M 0x40 –18 50 32 1M 0x80 –12 60 0 100k 0xFF –6 VDD = 5V TA = –40°C/+85°C VA = VDD VB = 0V 80 10k 図13. ゲイン対周波数対コード （RAB＝1kΩ、 TA＝25℃） 90 レオスタット・モードの温度係数（ppm/℃） 1k 周波数（Hz） 図10. RAB変化の温度特性 10 100 1k 10k 100k 1M 10M 周波数（Hz） 図11. コード対レオスタット・モードの温度係数 （ΔRWB/RWB） /ΔT×106 REV.0 100 03824-0-025 0 11 図14. ゲイン対周波数対コード （RAB＝10kΩ、 TA＝25℃） 03824-0-026 –20 03824-0-022 –6 –40 AD5253/AD5254 0 1.2 0xFF –6 TA = 25°C 0x80 1.0 –12 0x40 0.8 0x20 –24 IDD（mA） ゲイン（dB） –18 0x10 –30 0x08 –36 0x04 –42 0x02 –48 0x01 VDD = 5.5V 0.6 0.4 VDD = 2.7V 0.2 –54 0x00 100 1k 10k 100k 1M 10M 周波数（Hz） 0 1 10 100 1k 10k 100k 1M 図18. デジタル入力クロック周波数対電源電流 0 0x80 VDD = 5V 0x20 –18 ゲイン（dB） CLK 0xFF 0x40 –12 10M クロック周波数（Hz） TA＝25℃） 図15. ゲイン対周波数対コード （RAB＝50kΩ、 –6 03824-0-030 10 03824-0-027 –60 0x10 –24 0x08 –30 VW 0x04 –36 0x02 デジタル・フイードスルー –42 0x01 ミッドスケール変化 7FH ≧ 80H –48 –54 100 1k 10k 100k 1M 10M 周波数（Hz） 03824-0-028 10 03824-0-031 0x00 –60 図16. ゲイン対周波数対コード （RAB＝100kΩ、 TA＝25℃） 図19. クロック・フィードスルーとミッドスケール遷移グリッチ 100 VDD = 5.5V 80 100kΩ 60 10kΩ RDAC0設定に 0xFFを復元 20 ミッドスケールに 設定 1kΩ 0 RDAC3設定に 0xFFを復元 –20 50kΩ ミッドスケールに 設定 –40 –60 VDD = VA0 = VA3 = 3.3V GND = VB0 = VB3 –100 0 32 64 96 128 160 192 224 コード（10進） 256 VDD （デカップリング・ コンデンサなし） VWB0 （EEMEMに 保存された 0xFF） VWB3 （EEMEMに 保存された 0xFF） 03824-0-046 –80 03824-0-029 ΔRAB（Ω） 40 図17. ΔRAB対コード （TA＝25℃） 図20. RDAC0とRDAC3のtEEMEM_RESTORE 12 REV.0 AD5253/AD5254 6 RAB = 1kΩ IWB_MAXの理論値（mA） VA = VB = オープン TA = 25°C 4 3 2 RAB = 10kΩ 1 RAB = 50kΩ RAB = 100kΩ 0 0 8 16 24 32 40 48 56 コード（10進） 64 VA = VB = オープン TA = 25°C 4 3 2 RAB = 10kΩ 1 RAB = 50kΩ RAB = 100kΩ 0 0 32 64 96 128 160 192 224 コード（10進） 図21. コード対 IWB_MAX （AD5253） REV.0 RAB = 1kΩ 5 03824-0-033 IWB_MAXの理論値（mA） 5 図22. コード対IWB_MAX （AD5254） 13 256 03824-0-034 6 AD5253/AD5254 I2Cインターフェース t8 SCL t2 t6 t9 t5 t4 t3 t10 t7 t9 t8 P S 03842-0-003 t1 SDA P I2Cインターフェースのタイミング図 図23. I2Cインターフェースの概要 マスターからスレーブへ スレーブからマスターへ S＝開始条件 P＝停止条件 A＝アクノレッジ（SDAがローレベル） A＝ノー・アクノレッジ（SDAがハイレベル） R/W＝ハイレベルで読出しをイネーブル、ローレベルで書込みをイネーブル スレーブ・アドレス （7ビット） R/W A 命令（8ビット） A データ（8ビット） A/A P A P 03842-0-004 S 転送データ（Nバイト＋アクノレッジ） 0：書込み 図24. I2C―マスターによるスレーブへのデータの書込み スレーブ・アドレス （7ビット） R/W A データ（8ビット） A データ（8ビット） 03842-0-005 S 転送データ（Nバイト＋アクノレッジ） 1：読出し 図25. I2C―マスターによるスレーブからのデータの読出し スレーブ・アドレス （7ビット） R/W A 読出しまたは書込み データ （Nバイト＋ アクノレッジ） A/A S スレーブ・アドレス R/W 読出し または 書込み 繰返しSTART A データ （Nバイト＋ アクノレッジ） A/A P 03842-0-006 S この時点で転送方向が変更 図26. I2C―書込み／読出しの組合わせ 14 REV.0 AD5253/AD5254 I2Cインターフェースの詳細 マスターからスレーブへ スレーブからマスターへ S＝開始条件 P＝停止条件 A＝アクノレッジ（SDAがローレベル） A＝ノー・アクノレッジ（SDAがハイレベル） AD1、AD0＝I2Cデバイスのアドレス・ビット。AD1ピンとAD0ピンのロジック状態との一致が必要。 R/W＝ロジック・ハイレベルで読出しイネーブル・ビット／ロジック・ローレベルで書込みイネーブル・ビット CMD/REG＝ロジック・ハイレベルでコマンド・イネーブル・ビット／ロジック・ローレベルでレジスタ・アクセス・ビット EE/RDAC＝ロジック・ハイレベルでEEMEMレジスタ／ロジック・ローレベルでRDACレジスタ A4、A3、A2、A1、A0＝RDAC/EEMEMレジスタのアドレス 0 1 0 1 1 A D 1 A D 0 0 A CMD/ REG 0 スレーブ・アドレス EE/ RDAC A 4 A 3 A 2 A 1 命令とアドレス A 0 A データ A/ A （1バイト＋ アクノレッジ） 0：書込み P 03842-0-007 S 0 REG 図27. シングル書込みモード 0 1 0 1 1 A D 1 A D 0 0 A CMD/ REG スレーブ・アドレス 0 EE/ RDAC A 4 A 3 A 2 A 1 A 0 命令とアドレス A RDAC_N データ A RDAC_N + 1 データ （Nバイト＋ アクノレッジ） 0：書込み A/ A P 03842-0-008 S 0 REG 図28. 連続書込みモード 表6. データバイト値をRDACレジスタに書き込む際のアドレス (R/ W = 0, CMD/REG = 0, EE/ RDAC = 0) A4 A3 A2 0 0 0 0 0 : 0 0 0 0 0 0 : 1 0 0 0 0 1 : 1 REV.0 A1 0 0 1 1 0 : 1 A0 RDAC データバイトの説明 0 1 0 1 0 : 1 RDAC0 RDAC1 RDAC2 RDAC3 予備 6/8ビットのワイパー設定値（AD5253の2ビットのMSBはX） 6/8ビットのワイパー設定値（AD5253の2ビットのMSBはX） 6/8ビットのワイパー設定値（AD5253の2ビットのMSBはX） 6/8ビットのワイパー設定値（AD5253の2ビットのMSBはX） 予備 15 AD5253/AD5254 RDAC/EEMEMへの書込み 表7. RDAC設定値とユーザ定義データをEEMEMレジスタに ワイパー・ポジションの設定にはRDACへの書込み動作が必要です。シ 書き込む（保存する）際のアドレス（R/W＝0、CMD/REG＝0、 ングル書込み動作を図27に、連続書込み動作を図28に示します。連続 書込み動作では、RDACを選択し、かつアドレスが0から開始される場 EE/RDAC＝1） A4 A3 A2 A1 A0 データバイトの説明 合、先頭データバイトがRDAC0に、2番目のデータバイトがRDAC1に、3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 RDAC0設定値をEEMEM0に保存1 RDAC1設定値をEEMEM1に保存1 RDAC2設定値をEEMEM2に保存1 RDAC3設定値をEEMEM3に保存1 ユーザ・データをEEMEM4に保存 ユーザ・データをEEMEM5に保存 ユーザ・データをEEMEM6に保存 ユーザ・データをEEMEM7に保存 ユーザ・データをEEMEM8に保存 ユーザ・データをEEMEM9に保存 ユーザ・データをEEMEM10に保存 ユーザ・データをEEMEM11に保存 ユーザ・データをEEMEM12に保存 ユーザ・データをEEMEM13に保存 ユーザ・データをEEMEM14に保存 ユーザ・データをEEMEM15に保存 番目のデータバイトがRDAC2に、4番目のデータバイトがRDAC3に書き 込まれます。この動作が8個のアドレス （4アドレスは未使用） に対して繰 り返された後に、RDAC0に戻ります。アドレスが8個の有効アドレスのう ちの任意のNから開始される場合は、先頭データがRDAC_Nへ、次の データがRDAC_N＋1へ、以下同様に書き込まれ、8個のアドレスが終了 した後にRDAC0へ戻ります。RDACアドレスを表6に示します。 RDACワイパー設定値が特定のRDACレジスタによって制御されている のに対し、各RDACレジスタは不揮発性ワイパー保存機能を提供する特 定のEEMEMメモリ・ロケーションに対応しています。このアドレスを表7に 示します。シングル書込み動作と連続書込み動作もEEMEM書込み動 作に適用されます。 EEMEM4∼EEMEM15の12個の不揮発性メモリ・ロケーションが用意さ れており、ここに他の部品のメモリ・データ、ルックアップ・テーブル、シス テム識別情報などの12バイトの情報が書き込めます。 表8. RDAC設定値とユーザ・データをEEMEMから読み出 す（復元する）際のアドレス（R/W＝1、CMD/REG＝0、 EEMEMレジスタに対する書込み動作では、内部書込みサイクルの間、 I2Cインターフェースをディスエーブルにします。書込みサイクルの完了を EE/RDAC＝1） A4 A3 A2 A1 A0 データバイトの説明 調べるには、アクノレッジのポーリング （後述） が必要です。 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 RDAC/EEMEMからの読出し AD5253/AD5254には、RDACまたはEEMEMの読出し動作が2種類あ ります。たとえば、前の動作ですでにアドレスRDAC0が選択されている 場合、アドレスを指定せずにRDAC0∼RDAC3の値を読み出す方法を 図29に示します。アドレス0ではなくRDAC_Nがすでに選択されている場 合は、リードバックがアドレスNから開始され、以下N＋1……と続きます。 図30に、RDACまたはEEMEMに対するランダム読出し動作を示します。 この動作では、先ずダミー書込みコマンドを発行してRDACアドレス・ポ インタを変更し、続いて新しいアドレス・ロケーションでRDAC読出し動 作を実行することにより、読出し対象のRDACレジスタまたはEEMEMレ ジスタを指定できます。 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 RDAC0設定値をEEMEM0から読み出す RDAC1設定値をEEMEM1から読み出す RDAC2設定値をEEMEM2から読み出す RDAC3設定値をEEMEM3から読み出す ユーザ・データをEEMEM4から読み出す ユーザ・データをEEMEM5から読み出す ユーザ・データをEEMEM6から読み出す ユーザ・データをEEMEM7から読み出す ユーザ・データをEEMEM8から読み出す ユーザ・データをEEMEM9から読み出す ユーザ・データをEEMEM10から読み出す ユーザ・データをEEMEM11から読み出す ユーザ・データをEEMEM12から読み出す ユーザ・データをEEMEM13から読み出す ユーザ・データをEEMEM14から読み出す ユーザ・データをEEMEM15から読み出す 1. 現在のRDACワイパー設定に限らず、AD5253は64個、AD5254は256個から 任意のRDAC設定値を、EEMEMに直接書き込むことができます。 16 REV.0 AD5253/AD5254 0 1 0 1 1 A D 1 A D 0 1 RDAC_Nレジスタまたは EEMEM_Nレジスタのデータ A スレーブ・アドレス A RDAC_N＋1レジスタまたは EEMEM_N＋1レジスタのデータ A P 03842-0-009 S （Nバイト＋アクノレッジ） 1：読出し 図29. RDACの現在の読出し。レジスタに保存した選択済みアドレスに限定。 スレーブ・アドレス 0 A A 命令とアドレス S 1 スレーブ・アドレス RDACまたは EEMEMのデータ A A/A （Nバイト＋アクノレッジ） 1：読出し STARTの繰返し 0：書込み P 03842-0-010 S 図30. RDACまたはEEMEMのランダム読出し 0 1 0 1 1 A D 1 A D 0 0 A C 3 CMD/ REG RDACスレーブ・アドレス 0：書込み 1：CMD C 2 C 1 C 0 A 2 A 1 A 0 A P 03842-0-011 S 図31. RDAC クイック・コマンドによる書込み（ダミー書込み） マスターからスレーブへ スレーブからマスターへ S＝開始条件 P＝停止条件 A＝アクノレッジ（SDAがローレベル） A＝ノー・アクノレッジ（SDAがハイレベル） AD1、AD0＝I2Cデバイスのアドレス・ビット。AD1ピンとAD0ピンのロジック状態との一致が必要。 R/W＝ロジック・ハイレベルで読出しイネーブル・ビット／ロジック・ローレベルで書込みイネーブル・ビット CMD/REG＝ロジック・ハイレベルでコマンド・イネーブル・ビット／ロジック・ローレベルでレジスタ・アクセス・ビット C3、C2、C1、C0＝コマンド・ビット A2、A1、A0＝RDAC/EEMEMレジスタのアドレス 表9. RDACとEEMEM間のインターフェースとRDAC操作の RDAC/EEMEM クイック・コマンド クイック・コマンド・ビット（CMD/REG＝1、A2＝0） AD5253/AD5254には12種類のクイック・コマンドがあり、RDACワ C3 C2 C1 C0 コマンドの説明 0 0 0 0 0 0 0 0 1 1 1 1 1 : 1 0 0 0 0 1 1 1 1 0 0 0 0 1 : 1 0 0 1 1 0 0 1 1 0 0 1 1 0 : 1 0 1 0 1 0 1 0 1 0 1 0 1 0 : 1 NOP EEMEM（A1、A0）をRDAC（A1、A0）に復元1 RDAC（A1、A0）をEEMEM （A1、A0）に保存 RDAC（A1、A0）を6dBデクリメント すべてのRDACを6dBデクリメント RDAC（A1、A0）を1ステップだけデクリメント すべてのRDACを1ステップだけデクリメント リセットして、EEMEMをすべてのRDACに復元 RDAC（A1、A0）を6dBインクリメント すべてのRDACを6dBインクリメント RDAC（A1、A0）を1ステップだけインクリメント すべてのRDACを1ステップだけインクリメント 予備 イパー設定値の操作が容易に行え、さらにRDACとEEMEM間の 保存機能と復元機能を実行できます。コマンド・フォーマットを図31 REV.0 予備 17 に、コマンドの説明を表9に示します。 クイック・コマンドを使う際、3番目のバイトを指定する必要はありま せんが、指定することは可能です。クイック・コマンドの「リセットし て、EEMEMをすべてのRDACに復元」では、コマンドの終了を確 認するためにアクノレッジのポーリングが必要です。 1. このコマンドは、デバイスを消費電力の大きいEEMEM読出し状態に おきます。NOPコマンドを発行して、デバイスをアイドル状態に戻し てください。 AD5253/AD5254 表10. 偏差値読出しのアドレス表（CMD/REG＝0、EE/RDAC＝1、A4＝1） A3 A2 A1 A0 データバイトの説明 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 RDAC0偏差値の符号と7ビット整数値（読出し専用） RDAC0偏差値の8ビット小数値（読出し専用） RDAC1偏差値の符号と7ビット整数値（読出し専用） RDAC1偏差値の8ビット小数値（読出し専用） RDAC2偏差値の符号と7ビット整数値（読出し専用） RDAC2偏差値の8ビット小数値（読出し専用） RDAC3偏差値の符号と7ビット整数値（読出し専用） RDAC3偏差値の8ビット小数値（読出し専用） A D7 D6 D5 D4 D3 D2 D1 D0 符号 26 25 24 23 22 21 20 符号 A 整数値の7ビット D7 D6 D5 D4 D3 D2 D1 D0 2–1 2–2 2–3 2–4 2–5 2–6 2–7 2–8 小数値の8ビット A 03842-0-012 A4 図32. 符号付き数値フォーマットで保存された偏差値フォーマットとビット・ポジションの説明―単位は%、データバイトのみ表示 読出し専用メモリに保存されたRAB偏差値 EEMEMの書込み―アクノレッジのポーリング AD5253/AD5254は、不揮発性メモリへのRAB偏差値保存機能（特許取 EEMEMレジスタに対する各書込み動作の後に、内部書込みサイクル 得済み） を備えています。各チャンネルの偏差値は、出荷時にメモリに 保存されており、いつでも読み出すことができます。RABコード全体の平 が開始します。デバイスのI2Cインターフェースはディスエーブルになりま す。内部書込みサイクルの完了とI2Cインターフェースのイネーブルを確 均値である偏差値が保存されているため （図32） 、RABを正確に予測で きます。この機能は、高精度レオスタット・モード、または絶対抵抗値が 認するために、インターフェースのポーリングを実行できます。I2Cインタ ーフェースのポーリングは、開始条件を送り、続いてスレーブ・アドレス＋ わかっていなければならないオープン・ループ・アプリケーションで効果 書込みビットを送信することにより実行できます。I2Cインターフェースが 的です。 ACKで応答すれば、書込みサイクルが完了し、インターフェースは次の 動作に進むことが可能です。そうでないときは、I2Cインターフェースのポ 偏差値は読出し専用メモリに格納されており、単位はパーセントで表し ます。この偏差値は16ビット長の符号付きバイナリでコーディングされて ーリングを成功するまで繰り返すことができます。コマンド2とコマンド7で も、アクノレッジのポーリングが必要です。 おり、2つのメモリ・ロケーションに格納されています （表10） 。偏差値のデ EEMEM書込み保護機能 ータ・フォーマットは、符号付きバイナリ・フォーマットであり、その例を図 32に示します。8データビットの最初のメモリ・ロケーションでは、MSBが EEMEMの書込み後に WP ピンをロジック・ローレベルに設定すると、メ モリとRDACレジスタに対する書込み動作を防止できます。このモードで 符号（0＝＋および1＝−） に、下位7ビットが偏差値の整数部分に割り当 てられています。2番目のメモリ・ロケーションでは、8ビットの全データビ ットが偏差値の小数部分に割り当てられています。表8と図32に示すよ は、EEMEMとRDACの読出し動作は通常通り行えます。書込み保護 がイネーブルになっていても、コマンド1（EEMEMからRDACへの復元） うに、たとえば、定格RAB＝10kΩとして、アドレス11000からのデータ・リ ードバック値が0001 1100で、アドレス11001からのデータ・リードバック とコマンド7（リセット） は通常通りに機能し、RDAC設定値をEEMEMか らRDACレジスタに設定できます。 値が0000 1111である場合、RDAC0の偏差値は次のように計算され ます。 MSB：0＝＋ 次の7ビット：001 1100＝28 次の8ビット：0000 1111＝15×2−8＝0.06 偏差値＝＋28.06%となり、 RAB_ACTUAL＝12.806kΩ 18 REV.0 AD5253/AD5254 I2C互換の2線式シリアル・バス 1 9 9 1 9 1 SDA マスターによる 開始 0 1 0 1 X X 1 AD1 AD0 R/W AD525xによる ACK X X X フレーム1 スレーブ・アドレス・バイト X X X D7 D6 AD525xによる ACK D5 D4 D3 D2 D1 D0 AD525xによる ACK フレーム1 データ・バイト フレーム2 命令バイト マスターによる 停止 03824-0-013 SCL 図33. 一般的なI2C書込みパターン 1 9 1 9 SCL 0 1 0 1 1 D7 AD1 AD0 R/W D6 D5 D4 D3 D2 AD525xによる ACK マスターによる 開始 フレーム1 スレーブ・アドレス・バイト D1 D0 マスターによる NO ACK フレーム2 RDACレジスタ マスターによる 停止 03824-0-014 SDA 図34. 一般的なI2C読出しパターン AD5253/AD5254の先頭バイトは、スレーブ・アドレス・バイトになり （図24 みがイネーブルになります。命令バイトの3番目のビットはEE/ RDAC および図25を参照） 、7ビットのスレーブ・アドレスとR/ W ビットです。スレ ーブ・アドレスの上位5ビットは01011で、それに続く2ビットは、AD1ピン で、MSB＝0、すなわち一般書込みモードでのみ「真」 になります。EE はEEMEMレジスタを、REGはRDACレジスタをイネーブルにします。 とAD0ピンの状態により決定されます。AD1とAD0により、最大4個の 下位5ビット （A4∼A0） は、EEMEMおよびRDACレジスタのアドレス AD5253/AD5254を1つのバスに接続できます。2線式I2Cシリアル・バス・ プロトコルは次のように動作します。 を指定します（図27および図28を参照） 。MSB＝1のとき、すなわち CMDモードのとき、MSBに続く4ビットはC3∼C0で、12種類の定義済 AD5253/AD5254はI2C互換シリアル・バス経由で制御することができ、 のEEMEM制御とクイック・コマンドに対応します。予備コマンドも4つ あります。下位3ビット （A2、A1、A0） は、4チャンネルのRDACアドレ このバスにスレーブ・デバイスとして接続できます。2線式I2Cシリアル・ バス・プロトコルを次に説明します （図33および図34を参照） 。 スを指定します （図31を参照） 。命令バイトをアクノレッジした後の、書 込みモードの最後のバイトはデータバイトになります。データは、9個 のクロック・パルス （8ビットのデータと、それに続くアクノレッジ・ビット） 1. マスターは、SCLがハイレベルのときにSDAをハイレベルからローレ ベルに引き込み開始条件を確立することによって、データ転送を開始 でシリアル・バス上を伝送します。SDAライン上の遷移はSCLのロー レベル区間で発生し、SCLのハイレベル区間は安定している必要が します （図33） 。次のバイトはスレーブ・アドレス・バイトで、01011とし て定義されたスレーブ・アドレスの5ビットのMSBから構成されます。 あります （図33） 。 次の2ビットはAD1とAD0で、I2Cデバイスのアドレス・ビットを表しま 3. 現在の読出しモードでは、RDAC0データバイトがスレーブ・アドレス・ す。AD1ビットとAD0ビットの状態に応じて、4個のAD5253/AD5254 を同じバス上でアドレス指定できます。最後のLSBはR/ W ビットで、 バイトのアクノレッジの直後に続きます。アクノレッジの後ろにRDAC1、 RDAC2……が続きます （書込みモードでは少し異なり、RDAC3デー スレーブ・デバイスに対するデータの読出しまたは書込みを指定し ます。 タを表す最後の8ビットのデータの後ろにはノー・アクノレッジ・ビットが 続きます） 。同様に、SDAライン上の遷移はSCLのローレベル区間で 送信対象アドレスに対応するアドレスを持つスレーブは9番目のクロ ック・パルス （アクノレッジ・ビット）中に、SDAラインをローレベルにプ 34） 。もう１つの読出し方法であるランダム読出しを図30に示します。 発生し、SCLのハイレベル区間は安定している必要があります（図 ルすることによって応答します。この段階で、選択されたデバイスが シリアル・レジスタへのデータの書込みまたはシリアル・レジスタから 4. 全データビットの読出しまたは書込みが終了すると、マスターにより停 止条件が確立されます。停止条件は、SCLのハイレベル中にSDAラ の読出しを待つ間、バス上の他のデバイスはすべてアイドル状態を インがローレベルからハイレベルへ遷移することとして定義されます。 維持します。 書込みモードでは、マスターが10番目のクロック・パルスでSDAライ ンをハイレベルにして、停止条件を確立します （図33） 。読出しモード 2. 書込みモードでは （EEMEMからRDACレジスタへの復元の場合を 除く） 、スレーブ・アドレス・バイトの後ろに命令バイトが1バイト続きま では、マスターは9番目のクロック・パルスでノー・アクノレッジを発行 します （SDAラインはハイレベルを維持） 。この後、マスターは10番目 す。命令バイトのMSBはCMD/ REG です。MSB＝1でコマンド命令 バイトのCMDがイネーブルになり、MSB＝0で一般レジスタへの書込 のクロック・パルスの前にSDAラインをローレベルにし、クロック・パル スがハイレベルになると停止条件を確立します （図34） 。 REV.0 19 AD5253/AD5254 表11. 動作原理 AD5253/AD5254のクイック・コマンド コマンド AD5253/AD5254は、直線的な64/256抵抗ステップの調節が可能な 1kΩ、10kΩ、50kΩ、100kΩの4チャンネル・デジタル・ポテンショメータ です。AD5253/AD5254は、抵抗設定値とユーザ定義データをEEMEM レジスタに保存するダブルゲートCMOS EEPROM技術を採用していま 説明 0 NOP 1 EEMEMの内容をRDACに復元。消費電力を小さくする ために、このコマンドの直後にNOPを発行する必要があり す。EEMEMは、電源がないときでも設定値を保持する不揮発性メモリ です。RDACのワイパー設定値は、デバイスのパワーアップ時に不揮発 ます。 性メモリ内の設定値から復元され、さらに動作中、いつでも復元でき ます。 2 RDACレジスタの設定値をEEMEMに保存 3 RDACを6dBだけデクリメント （データビットを右にシフト） 4 すべてのRDACを6dBだけデクリメント （すべてのデータビッ トを右にシフト） AD5253/AD5254の抵抗ワイパー・ポジションは、RDACレジスタ値によ り決定されます。RDACレジスタはスクラッチパッド・レジスタのように動 5 RDACを1ステップだけデクリメント 作するため、抵抗設定値の変更回数には制限がありません。RDACレ 6 すべてのRDACを1ステップだけデクリメント ジスタ値は、デバイスのシリアルI2Cインターフェース経由で変更できま す。データワードのフォーマットとRDACレジスタをプログラムするための 7 EEMEMの内容をすべてのRDACに設定 8 RDACを6dBだけインクリメント （データビットを左にシフト） 9 すべてのRDACを6dBだけインクリメント （すべてのデータビ コマンドについては、I2Cインターフェースの項で説明します。 ットを左にシフト） 4つのRDACレジスタは、対応するEEMEMメモリ・ロケーションを持って 10 おり、メモリ・ロケーションが抵抗ワイパー・ポジション設定値の不揮発性 記憶機能を提供します。AD5253/AD5254には、RDACレジスタ値を対 RDACを1ステップだけインクリメント 11 すべてのRDACを1ステップだけインクリメント 応するEEMEMメモリ・ロケーションに保存するコマンドが備わっていま す。後続のパワーオン・シーケンスで、保存された値がRDACレジスタに 12∼15 予備 自動的にロードされます。 直線的なインクリメント・コマンドとデクリメント・コマンド インクリメントおよびデクリメント・コマンド （#10、#11、#5、#6） は、連続し EEMEM書込み動作がイネーブルになるたびに、デバイスは内蔵のチャ たステップ調節アプリケーションに便利です。これらのコマンドにより、 ージ・ポンプを起動し、EEMEMセルのゲート・バイアス電圧を高いレベ ルに押し上げます。この動作により、EEMEMレジスタ内の現在の値が AD5253/AD5254にはコントローラからインクリメント・コマンドまたはデク リメント・コマンドを送信するだけで済むため、マイクロコントローラのソフ 消去され、新しい値の保存が可能になります。データをEEMEMレジス タに保存するとき、約26msの間35mAの電流が必要です。チャージ・ポ トウェア・コーディングが簡単になります。調節は、1個のRDACまたは4 個すべてのRDACに対して行うことができます。 ンプが動作するため、EEMEM書込み動作中はすべてのRDACチャン ネルにノイズがカップリングする可能性があります。 ±6dB調節（ワイパー設定を2倍または1/2倍） パワーアップ時または動作時のEEMEM復元時間は約300μsです。パ ワーアップ時のEEMEMリフレッシュ時間は、VDDが最終値に到達する RDACのワイパー・ポジションを±6dBインクリメント／デクリメント調節す ることができます。コマンド3、4、8、9を使うと、ワイパー・ポジションを6dB 時間に依存することに注意してください。したがって、電源電圧デカップ ステップで同期または非同期にインクリメントまたはデクリメントできます。 AD5253/AD5254では、レジスタ値を左／右にシフトすることにより、 リング・コンデンサがあると、パワーアップ時のEEMEM復元時間に制約 を与えます。図20に、パワーアップ・プロファイルを示します。図では、 ワイパー・ポジションを＋6dBインクリメントするとRDACレジスタ値が2倍 VDDにデカップリング・コンデンサを接続せず、VDDはデジタル信号と一 緒に与えられています。デバイスはRDACをミッドスケール値にリセットし になり、−6dBデクリメントするとレジスタ値が1/2倍になります。内部的に、 AD5253/AD5254はシフトレジスタを使ってビットを左か右にシフトし、 た後に、EEMEMの値を復元します。 ±6dBのインクリメントまたはデクリメントを実現します。調節の最大値は、 ゼロスケールからのインクリメントで9ステップ、フルスケールからのデク さらに、消費電流を小さくするため、コマンド1を使ってEEMEM設定値 リメントで8ステップです。この機能は、さまざまなオーディオ／ビデオ・レ をRDACに復元した直後にNOPコマンド0を発行する必要があります。 ユーザ・データをEEMEMから直接読み出すときは、同様なNOPコマン ベルの調節、特に小さな調節より大きな調節に敏感な、人の視覚応答 での白色LED輝度の設定に便利です。 ドの実行は不要です。 AD5253/AD5254は、RDACレジスタとEEMEMメモリとの間のデータ転 送に加えて、プログラミングを可能にする他のショートカット・コマンドも提 供しています （表11を参照） 。 20 REV.0 AD5253/AD5254 デジタル入出力の構成 1本のバスに複数デバイスを接続 SDAは、正常な通信にプルアップ抵抗を必要とするオープン・ドレイン AD5253/AD5254には2本のアドレッシング・ピンAD1とAD0があり、1本 MOSFETを使ったデジタル入出力です。これに対して、SCLとWP はプ ルアップ抵抗を使うデジタル入力です。このプルアップ抵抗の使用は、 のI2Cバス上で最大4個のAD5253/AD5254を動作させることができま す。これを実現するには、最初に各デバイスでAD1とAD0の状態を定 駆動信号がVDDより低いときのMOSFETのクロス導通を最小化するのに 推奨されます。SCLと WP にはESD保護ダイオードが付いています （図 義しておく必要があります。一例を表12と図37に示します。I2Cのプログ ラミングでは、各デバイスにはアドレス指定のために異なるスレーブ・ア 35と図36を参照） 。 ドレス―01011（AD1） （AD0）―が発行されます。 表12. 複数デバイスのアドレス指定 書込み保護機能を使わない場合には、WP はプルアップ抵抗なしでVDD に接続しておくことができます。WP をフローティング状態のままにしてお くと、内部電流源が WP をローレベルにプルダウンして書込み保護機能 をイネーブルにします。デバイスのプログラミングを頻繁に行わないアプ リケーションでは、工場出荷時のワンタイム・プログラミングの後、または オンボードのプルダウン抵抗を使わないフィールド・キャリブレーションの AD1 AD0 アドレス指定されるデバイス 0 0 1 1 0 1 0 1 U1 U2 U3 U4 後に、デフォルトで書込み保護を有効にしておくことができます。これら すべての入力に保護ダイオードが付いているので、ダイオードの順方向 +5V バイアスを防止するため、信号レベルをVDDより上げないようにしてくだ さい。 RP RP SDA マスター VDD VDD SDA SCL AD1 U1 AD0 SCL SDA SCL AD1 U2 AD0 SCL VDD SDA SCL AD1 U3 AD0 SDA SCL AD1 U4 AD0 03824-0-037 VDD 03824-0-035 図37. 1本のバスに複数のAD5253/AD5254を接続 パワー・アンプのバイアスにデジタル・ポテンショメータのアレイを必要と するような無線基地局のスマート・アンテナ・システムでは、追加のデコ GND ーダ、スイッチ、I/Oバスを使って多数のAD5253/AD5254をアドレス指 定できます （図38を参照） 。たとえば、合計16個のデバイスと通信するに 図35. SCLのデジタル入力 は、4つのデコーダと16セットの組合わせスイッチが必要です （図36では VDD 4セットを表示） 。2本のI/Oバスは4個の2×4デコーダの共通入力として 機能し、各組合わせで4つの出力セットを選択します。図38に示すよう 入力 に4つの組合わせスイッチの出力セットはそれぞれ異なるため、スレー ブ・アドレスを01011（AD1） （AD0） と定義した正しいI2Cプログラミングで WP 03824-0-036 特定のデバイスをアドレス指定できます。この動作により、2個のデコー ダの入力状態が変化しない限り、16個のデバイスの中から1個をアドレ ス指定できます。特定のデバイスの動作が完了した後は、デコーダの入 力を変更できます。 GND 図36. WPデジタル入力の等価回路 REV.0 21 AD5253/AD5254 VDD +5V ×4 R1 2 2×4 デコーダ 4 N1 AD1 A AD0 W B ×4 R2X VSS AD1 4 2×4 デコーダ 03824-0-039 +5V N2X 図39. VDDとVSSによって設定された最大端子電圧 +5 パワーアップおよびパワーダウン・シーケンス P2Y AD0 ESD保護ダイオードが端子A、B、Wでの電圧コンプライアンスを制限す るため （図39） 、端子A、B、Wに電圧を加える前にVDD/VSSに先に電源 P2Y を供給することが重要です。そうしないと、ダイオードに順方向バイアス がかけられることによって、意図せずにVDD/VSSに電源が接続されて、回 +5V 4 2×4 デコーダ 路の他の部分に影響を与えることがあります。同様に、VDD/VSSは最後 ×4 P3X に電源を切る必要があります。理想的なパワーアップ・シーケンスは、 GND、VDD、VSS、デジタル入力、VA/VB/VWの順序です。VDD/VSS投入 AD1 R3X 後であれば、VA、VB、VW、デジタル入力の順は重要ではありません。 R3Y AD0 PCレイアウトと電源のバイアス N3Y 最小リード長のコンパクトなレイアウト設計にすることが重要です。入力 までのリード線は、可能な限り最短で真っ直ぐにします。グラウンド・パ スの抵抗とインダクタンスは小さくする必要があります。 +5V 4 2×4 デコーダ ×4 P4 同様に、高品質なコンデンサで電源をバイパスすることも重要です。ESR AD0 の小さい1∼10μFのタンタル・コンデンサまたは電解コンデンサも電源 に接続し、過渡障害を抑え、かつ低周波リップルを除去する必要があ ります。図40に、AD5253/AD5254の基本的な電源バイパス構成を示し 03824-0-038 R4 AD1 ます。 図38. 4個のデバイス（AD1＝0、AD0＝0） AD5253/AD5254 VDD C3 AD5253/AD5254はESD保護ダイオードを内蔵する設計で、ダイオードも 端子の動作電圧に制限を与えます。A、B、Wの各端子では、正信号が 10µF VDDを超えると順方向にバイアスされたダイオードによってクランプされま す。同様に、A、B、Wの各端子で負信号がVSSを下回るとクランプされ C4 VSS VDD C1 0.1µF C2 10µF 0.1µF VSS GND ます （図39を参照） 。実際には、VAB、VWA、VWBはVDD∼VSS間電圧よ り高い電圧で動作させないようにする必要がありますが、VAB、VWA、 VWBは極性の制約はありません。 03824-0-040 端子電圧の動作範囲 図40. 電源のバイパス AD5253/AD5254のグラウンド・ピンは、主にデジタル・グラウンド基準と して使われます。デジタル・グラウンド・バウンスを最小にするため、デジ タル・グラウンドとアナログ・グラウンドは1か所でリモート結合してくだ さい （図40） 。 22 REV.0 AD5253/AD5254 デジタル・ポテンショメータ動作 プログラマブルなレオスタット（可変抵抗器）動作 RDACの構造は、機械的ポテンショメータの性能をエミュレートするよう に設計されています。RDACは、抵抗アレイに対してワイパー接続として W-B端子間またはW-A端子間を可変抵抗として使う場合、未使用端子 は開放のままにするか、Wに短絡できます。この動作がレオスタット・モ 機能するアナログ・スイッチのアレイが付いた一連の抵抗セグメントを内 蔵しています。ポイント数は、デ バイスの分 解 能です。たとえば、 ードと呼ばれます （図42を参照） 。抵抗偏差値の範囲は±20%です。 A トをエミュレートし、1.5%/0.4%以上の分解能を提供します。図41は、 RDACの1チャンネル分を構成する3つの端子の間の等価接続図です。 A W スイッチSWAとSWBは常にオンですが、データビットからデコードされた のうちの1つが一度に1回オ 設定に応じて、スイッチSW（0） ∼SW（2N−1） W B ンになります。スイッチは理想的ではないため、75Ωのワイパー抵抗 （RW） A B 03824-0-042 AD5253/AD5254は64/256の等価抵抗RSを持つ64/256個の接続ポイン W B 図42. レオスタット・モードの構成 を持っています。ワイパー抵抗は電源電圧と温度の関数です。電源電 圧が低いほど、温度が高いほど、ワイパー抵抗は大きくなります。出力抵 AD5253/AD5254の公称抵抗は64/256個の接点を持ち、ワイパー端子 抗の正確な予測が必要なアプリケーションでは、ワイパー抵抗の動作を 考慮することが重要です。 とB端子によってアクセスされます。RDACレジスタ内の6/8ビットのデー タワードがデコードされ、64/256通りの設定のうちの1つを選択します。ワ イパーの最初の接続は、データ0x00のB端子から始まります。このB端 子接続は、公称抵抗には関係なくワイパー導通抵抗RW＝75Ωを持って います。2番目の接続（AD5253 10kΩ製品） は最初のタップ・ポイント SWA であり、ここではデータ0x01に対してRWB＝231Ω [RWB＝RAB/64＋ RW＝156Ω＋75Ω]になり、以下同様に続きます。各LSBデータ値の増 AX 加により、ワイパーは抵抗ラダーを上に移動し、最後のタップ・ポイント RWB＝9893Ωに到達するまで移動します。等価RDAC回路の簡略図は 図41を参照してください。 SW (2N – 1) RDAC ワイパー・ レジスタ および デコーダ WとBの間のデジタル・プログラム出力抵抗を決定する一般式は、次の WX RS RS SW (2N – 2) ようになります。 RWB（D） ＝ （D/64） × RAB＋75Ω（AD5253） （1） RWB（D） ＝ （D/256） × RAB＋75Ω（AD5254） （2） SW(1) ここで、DはRDACラッチに保持されている等価的な10進数で、RABは公 RS 称の端子間抵抗です。 SW(0) RS = RAB/2N SWB 100 BX 03824-0-041 わかりやすくするため デジタル回路は 省略 RWA RWB 75 （％） 図41. 等価なRDAC構造 50 0 0 10 32 48 63 D（10進コード） 図43. 10進コード対AD5253のRWA（D）およびRWB（D） REV.0 23 03824-0-043 25 AD5253/AD5254 たとえば、表13に示すRWB値はAD5253 10kΩ製品上にあります。 プログラマブルなポテンショメータ動作 3つの端子すべてを使用する動作はポテンショメータ・モードと呼ばれ、 最も一般的な構成は電圧デバイダ動作です （図44を参照） 。 D (DEC) R WB (Ω) 出力状態 63 32 1 0 9918 5075 231 75 フルスケール ミッドスケール 1 LSB ゼロスケール （ワイパー抵抗） VI A VC W B 03824-0-044 表13. RWB対コード：RAB＝10kΩ、A端子＝オープン 図44. ポテンショメータ・モードの構成 ゼロスケール状態では、有限なワイパー抵抗75Ωがあることに注意して ください。性能低下または内部スイッチの接点の破壊を防止するため、 ワイパー抵抗を無視すると、伝達関数は簡単です。 この状態でのWとBとの間の電流レベルが、合計抵抗1kΩに対しては 連続±5mAを、パルスに対しては±20mAを超えないように注意してくだ さい。 機械的ポテンショメータと同様に、ワイパーWと端子Aとの間にあるRDAC の抵抗も、デジタル制御された相補抵抗RWAを発生します。これらの端 RWA (D) = [(256 – D)/256]× RAB + 75 Ω(AD5254) (4) (5) VW = D × V AB ＋V B (AD5254) 256 (6) D R AB ＋ RW N 2 VA VW (D) = R AB ＋ 2RW 大きくなると、小さくなります （図41を参照） 。この動作の一般式は次のよ うになります。 (3) D × V AB ＋V B (AD5253) 64 ワイパー抵抗の影響を含む正確な計算では、次の結果が得られ ます。 子を使うときは、B端子をオープンにしておくことができます。RWA抵抗値 の設定は最大抵抗値から開始され、ラッチにロードされたデータの値が RWA (D) = [(64 – D)/64]× RAB + 75 Ω (AD5253) VW = (7) ここで、2Nはステップ数です。偏差値が大きいレオスタット・モード動作 とは異なり、ポテンショメータ・モード動作はRW項による誤差が比較的小 さい、ほぼ比例関数であるD/2Nが得られます。したがって、偏差値の影 響はほとんど相殺されます。同様に、比例調節においても、温度係数の 表14. RWA対コード：AD5253、RAB＝10kΩ、B端子＝オープン D (DEC) R WA(Ω) 出力状態 63 32 1 0 231 5075 9918 10075 フルスケール ミッドスケール 1 LSB ゼロスケール 影響が50ppm/℃に減少します。ただし、コードが小さくRWが支配的にな る場合は除きます。 ポテンショメータ・モード動作には、オペアンプ入力や帰還抵抗ネットワ ーク、その他の電圧スケーリングなどのアプリケーションが含まれます。 A、W、Bの各端子は︱VA︱、︱VW︱、︱VB︱がVDDとVSS間の電圧 を超えない限り、入力端子または出力端子として機能することができ R AB のチャンネル間マッチングの代表的な分布は、デバイス内で約 ます。 ±0.15%以内です。これに対して、デバイス間マッチングはプロセス・ロ ットに依存し、±20%の偏差を持ちます。 24 REV.0 AD5253/AD5254 アプリケーション 大電力（>1W） のRGB LEDは効率とコストが劇的に改善されたため、 ADP1610（図45のU2） は調節可能なブースト・レギュレータで、AD5254 のRDAC3で出力を調節しています。この出力は正常動作のためには高 近い将来、ハイエンドLCDパネルのバックライト光源としてCCFL（冷陰 く設定する必要がありますが、消費電力を節約するには小さくする必要 極蛍光ランプ） に置き換わると思われます。従来型のLEDとは異なり、大 電力LEDは2∼4Vの順方向電圧を持ち、最大輝度では350mA以上を があります。ADP1610の1.2Vバンドギャップ・リファレンスはバッファされ て、AD5254のRDAC0∼RDAC2と抵抗R2∼R4によって設定される分 消費します。LED輝度は導通電流に比例しますが、順方向電圧には比 例しません。特定の色の輝度を上げるため複数のLEDを直列に接続 圧器にリファレンス・レベルを提供します。たとえば、AD5254のRDAC0 を調節することで、検出抵抗RRの両端に必要な電圧を出力します。U2 RGB LED LCDバックライト・コントローラ の出力を正しく設定すると、オペアンプU3AとパワーMOSFET N1は、 できます。また、並列接続では均一な輝度が得られます。たとえば、3個 の赤色LEDの直列接続では、平均6∼12Vの電圧ヘッドルームが必要 ループ電流を安定化させることができます。検出抵抗と赤色LEDを流れ る電流は次式で求められます。 ですが、回路動作には電流制御が必要です。図45に、デジタル・ポテ ンショメータAD5254、ブースト・レギュレータ、オペアンプ、パワー MOSFETを使った大電力RGB LEDコントローラを示します。 IR = V RR RR (8) R8は発振防止のために必要です。 256レベルの電流／輝度の調節に加えて、PWM信号をU3の SD ピ ンに入力して、さらに細かい輝度分解能の実現または電力効率の 改善を行うことができます。 REV.0 25 AD5253/AD5254 +5V C10 10µF U1 U2 R1 R5 VDD R6 C1 0.1µF R7 RDAC3 22kΩ 22kΩ SCL SDA U3D 10kΩ B3 CLK SDI RC VREF = 2.5V AD8594 R4 R3 R2 IN 10kΩ 10kΩ A3 100kΩ 250kΩ 250kΩ 250kΩ D1 SW FB SD COMP SS RT GND CC AD5254 10µF L1 ADP1610 DB1 DG1 DR1 DB2 DG2 DR2 DB3 DG3 DR3 C11 8 A2 W2 RDAC2 10µF +5V CSS 10µF 390µF VOUT C3 U3C V+ AD8594 V– 4 10kΩ B2 VB 0.1µF IB N3 R10 4.7Ω IRFL3103 IG VRB VG A1 U3B W1 RDAC1 RB 0.1Ω N2 R9 10kΩ B1 AD8594 IRFL3103 4.7Ω A0 RDAC0 RG W0 VRG 0.1Ω VR N1 R8 10kΩ B0 AD8594 4.7Ω IRFL3103 VSS GND AD0 AD1 VRR RR PWM SD 0.1Ω 03824-0-045 L1 - SLF6025-100M1R0 D1 - MBR0520LT1 U3A IR 図45. デジタル・ポテンショメータ・ベースのRGB LEDコントローラ 26 REV.0 AD5253/AD5254 外形寸法 6.60 6.50 6.40 20 11 4.50 4.40 4.30 6.40 BSC 1 10 PIN 1 0.65 BSC 1.20 MAX 0.15 0.05 平坦性 0.10 0.30 0.19 0.20 0.09 実装面 8° 0° 0.75 0.60 0.45 JEDEC規格MO-153ACに準拠 図46. 20ピン薄型シュリンクSOP［TSSOP］ （RU-20） 寸法単位：mm オーダー・ガイド 製品モデル ステップ R AB (kΩ) AD5253BRU1 AD5253BRU1-RL7 AD5253BRU10 AD5253BRU10-RL7 AD5253BRU50 AD5253BRU50-RL7 AD5253BRU100 AD5253BRU100-RL7 AD5253EVAL AD5254BRU1 AD5254BRU1-RL7 AD5254BRU10 AD5254BRU10-RL7 AD5254BRU50 AD5254BRU50-RL7 AD5254BRU100 AD5254BRU100-RL7 AD5254EVAL 64 64 64 64 64 64 64 64 64 256 256 256 256 256 256 256 256 256 1 1 10 10 50 50 100 100 10 1 1 10 10 50 50 100 100 10 REV.0 温度範囲 パッケージ −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 評価用ボード 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 薄型シュリンクSOP（TSSOP） 評価用ボード −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C −40 ∼ +85°C 27 パッケージ・ 個数／ オプション リール RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 75 1,000 75 1,000 75 1,000 75 1,000 1 75 1,000 75 1,000 75 1,000 75 1,000 1 AD5253/AD5254 TDS09/2004/PDF ノート アナログ・デバイセズ社またはその二次ライセンスを受けた関連会社からライセンスの対象となるI2Cコンポーネントを購入した場合、購入者にはこれ らのコンポーネントをI2Cシステムで使用するフィリップス社のI2Cの特許権に基づくライセンスが許諾されます。ただし、フィリップス社が規定するI2C規 格仕様に準拠したシステムが必要です。 D03824-0-4/04(0)-J 28 REV.0