最大±1%抵抗偏差、256/1024 ポジション 20-TP メモリ付きのデジタル・ポテンショメータ AD5291/AD5292 機能ブロック図 特長 VDD 1 チャンネル、256/1024 ポジション分解能 公称抵抗: 20 kΩ、50 kΩ、100 kΩ RESET POWER-ON RESET 最大±1%の公称抵抗偏差(抵抗性能モード) AD5291/ AD5292 20 回書込み可能なワイパー・メモリ VLOGIC 分圧器の温度係数: 5 ppm/°C RDAC REGISTER SCLK 単電源動作: +9 V～+33 V 両電源動作: ±9 V～±16.5 V SYNC SPI 互換シリアル・インターフェース SERIAL INTERFACE パワーオン時に 20TP メモリからリフレッシュ SDO アプリケーション RDY 機械式ポテンショメータの置き換え VSS 計装:ゲインとオフセットの調整 A W OTP MEMORY BLOCK DIN ワイパー設定値のリードバックが可能 DATA EXT_CAP B GND 07674-001 可変抵抗器モードの温度係数: 35 ppm/°C 図 1. プログラマブルな電圧/電流変換 プログラマブルなフィルタ、遅延、時定数 プログラマブルな電源 低分解能 DAC の置き換え センサー・キャリブレーション 概要 AD5291/AD5292 は業界をリードする可変抵抗性能と不揮発性メモ リ (NVM) を組み合わせて小型パッケージに実装した、1 チャンネ ル 256/1024 ポジションのデジタル・ポテンショメータ 1 です。これ らのデバイスは広い電圧範囲での動作が可能で、±10.5 V～±16.5 V の両電源動作と+21 V～+33 V の単電源動作をサポートし、1%以下 のピン間抵抗偏差を保証し、20 回書込み可能な 20-TP メモリを提 供しています。 業界をリードする低抵抗偏差の保証により、オープン・ループ・ アプリケーション、高精度キャリブレーション、偏差の一致を必 要とするアプリケーションが簡素化されます。 1 AD5291AD5292 デバイス・ワイパーの設定は、SPI デジタル・イ ンターフェースを介して制御することができます。抵抗値を 20TP メ モ リ に 書 込 む 前 に は 、 無 制 限 回 数 の 調 整 が 可 能 で す 。 AD5291/AD5292 では、ヒューズを焼き切るための外付け電圧電源 が不要で、20 回まで書込むことができます。20-TP の動作時に、 ヒューズの焼き切りコマンドにより、ワイパー・ポジションを固 定します (機械的トリマ・ポジションをエポキシ樹脂で固定する のに対応します)。 AD5291/AD5292 は 14 ピン小型 TSSOP パッケージを採用していま す。このデバイスは、工業用拡張温度範囲-40°C～+105°C での動 作を保証しています。 用語デジタル・ポテンショメータと RDAC は同じ意味で使用しています。 Rev. C アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2009–2010 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD5291/AD5292 目次 特長......................................................................................................1 書込み保護機能 ............................................................................23 アプリケーション ..............................................................................1 基本動作 ........................................................................................24 機能ブロック図 ..................................................................................1 20-TPのリードバックとスペア・メモリ・ステータス ...........24 概要......................................................................................................1 シャットダウン・モード.............................................................25 改訂履歴..............................................................................................2 抵抗性能モード ............................................................................25 仕様......................................................................................................3 電気的特性—AD5291 ....................................................................3 抵抗性能モード・コード範囲 ......................................................4 電気的特性—AD5292 ....................................................................6 抵抗性能モード・コード範囲 ......................................................7 インターフェース・タイミング仕様...........................................8 絶対最大定格 ....................................................................................10 熱抵抗............................................................................................10 ESDの注意 ....................................................................................10 ピン配置およびピン機能説明 ........................................................ 11 代表的な性能特性 ............................................................................12 テスト回路........................................................................................21 動作原理............................................................................................22 シリアル・データ・インターフェース.....................................22 シフトレジスタ ............................................................................22 RDAC レジスタ ............................................................................22 リセット ........................................................................................25 ディジーチェーン動作 ................................................................25 RDACアーキテクチャ .................................................................25 可変抵抗のプログラミング.........................................................25 ポテンショメータ分圧器のプログラミング .............................26 EXT_CAP コンデンサ..................................................................27 ピン電圧の動作範囲 ....................................................................27 アプリケーション情報 ....................................................................28 高電圧 DAC...................................................................................28 出力ブースタ付きのプログラマブルな電圧源 .........................28 高精度DAC....................................................................................28 可変ゲイン計装アンプ ................................................................28 オーディオ・ボリューム・コントロール .................................29 外形寸法 ............................................................................................30 オーダー・ガイド ........................................................................30 20-TPメモリ ..................................................................................23 改訂履歴 3/10—Rev. B to Rev. C Changes to Revision History ................................................................2 Changes to Figure 3 and Figure 4 Captions ..........................................9 3/10—Rev. A to Rev. B Changes to Data Sheet Title..................................................................1 Changes to General Description Section ..............................................1 Changes to Theory of Operation Section ............................................22 12/09—Rev. 0 to Rev. A Added 50 kΩ and 100 kΩ specifications ................................ Universal Changes to Features Section.................................................................1 Changes to Table 1 ...............................................................................3 Rev. C － 2/30 － Changes to Table 2................................................................................4 Added Table 3.......................................................................................5 Changes to Table 4................................................................................6 Changes to Table 5................................................................................7 Added Table 6.......................................................................................8 Change to Table 7 .................................................................................8 Changes to Absolute Maximum Rating Section..................................10 Changes Table 9..................................................................................11 Changes to Typical Performance Characteristics Section ...................12 Changes to Ordering Guide ................................................................30 4/09—Revision 0: Initial Version AD5291/AD5292 仕様 電気的特性—AD5291 特に指定がない限り、VDD = 21 V～33 V、VSS = 0 V; VDD = 10.5 V～16.5 V、VSS = −10.5 V～−16.5 V;VLOGIC = 2.7 V～5.5 V、VA = VDD、VB = VSS、−40°C < TA < +105°C。 表 1. Parameter Symbol DC CHARACTERISTICS—RHEOSTAT MODE Resolution Resistor Differential Nonlinearity2 Resistor Integral Nonlinearity2 Nominal Resistor Tolerance (R-Perf Mode)3 Nominal Resistor Tolerance (Normal Mode) Resistance Temperature Coefficient4 Wiper Resistance N R-DNL R-INL ∆RAB/RAB ∆RAB/RAB (∆RAB/RAB)/∆T × 106 RW DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE Resolution Differential Nonlinearity5 Integral Nonlinearity5 Voltage Divider Temperature Coefficient4 Full-Scale Error Zero-Scale Error N DNL INL (∆VW/VW)/∆T × 106 VWFSE VWZSE RESISTOR TERMINALS Terminal Voltage Range6 Capacitance A, Capacitance B4 VA, VB, VW CA, CB Capacitance W4 CW Common-Mode Leakage Current4 ICM DIGITAL INPUTS Input Logic High4 Input Logic Low4 Input Current Input Capacitance4 VIH VIL IIL CIL DIGITAL OUTPUTS (SDO and RDY) Output High Voltage4 Output Low Voltage4 Three-State Leakage Current Output Capacitance4 COL POWER SUPPLIES Single-Supply Power Range Dual-Supply Power Range Positive Supply Current Negative Supply Current Logic Supply Range Logic Supply Current VDD VDD/VSS IDD ISS VLOGIC ILOGIC OTP Store Current4, 7 OTP Read Current4, 8 Power Dissipation9 Power Supply Rejection Ratio Rev. C VOH VOL Conditions RWB, VA = NC See Table 2, Table 3 Min 8 −1 −1 −1 Code = full-scale; See Figure 38 Code= zero scale Typ1 ±0.5 ±7 35 60 8 −0.5 −0.5 Code = half-scale; SeeFigure 41 Code = full scale Code = zero scale 100 1.5 +0.25 2 VSS VDD VDD/VSS = ±16.5 V VDD/VSS = ±16.5 V pF ±1 nA 2.0 0.8 ±1 V V µA pF GND + 0.4 V +1 V V µA pF VLOGIC − 0.4 VLOGIC = 5 V; VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND ∆VDD/∆VSS = ±15 V ± 10% RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ － 3/30 － 9 ±9 −2 2.7 Bits LSB LSB ppm/°C LSB LSB 65 5 VSS = 0 V Bits LSB LSB % % ppm/°C Ω V pF 5 RPULL_UP = 2.2 kΩ to VLOGIC RPULL_UP = 2.2 kΩ to VLOGIC Unit 85 −1 ILOGIC_PROG ILOGIC_FUSE_READ PDISS PSRR +1 +1 +1 +0.5 +0.5 −2 0 f = 1 MHz, measured to GND, code = half-scale f = 1 MHz, measured to GND, code = half-scale VA = VB = VW JEDEC compliant VLOGIC = 2.7 V to 5.5 V VLOGIC = 2.7 V to 5.5 V VIN = 0 V or VLOGIC Max 0.1 −0.1 1 25 25 8 0.103 0.039 0.021 33 ±16.5 2 5.5 10 110 V V µA µA V µA mA mA µW %/% AD5291/AD5292 Parameter Symbol Conditions Min BW −3 dB, code = half-scale RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ VA = 30 V, VB = 0 V, ±0.5 LSB error band, initial code = zero scale, board capacitance = 170 pF Code = full-scale, normal mode Code = full-scale, R-Perf mode Code = half-scale, normal mode RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Code = half-scale, R-Perf mode RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Code = half-scale, TA = 25°C, 0 kHz to 200 kHz RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Typ1 Max Unit 5, 10 DYNAMIC CHARACTERISTICS Bandwidth Total Harmonic Distortion THDW VW Settling Time tS Resistor Noise Density eN_WB kHz 520 210 105 dB −93 −101 −106 750 2.5 ns µs µs 2.5 7 14 µs 5 9 16 nV/√Hz 10 18 27 1 Typ 値は、25°C、VDD = 15V、VSS = -15 V、VLOGIC = 5 V での平均測定値。 抵抗ポジションの非直線性誤差。 R-INL は、コード 0x02 の RWB とコード 0xFF の RWB の間またはコード 0xFD の RWA とコード 0x00 の RWA との間で測定した理論値か らの偏差です。 R-DNL は、連続タップ・ポジション間での理論値からの相対的ステップ変化を表します。 この仕様は、VA < 12 V に対してワイパー電流 = 1 mA およ び VA ≥ 12 V に対してワイパー電流 = 1.2 mA で、抵抗性能モードで保証されます。 3 抵抗性能モード (抵抗性能モードのセクション参照)。 用語の「抵抗性能モード」と、「R-perf モード」は同じ意味で使用しています。 4 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 5 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VWB で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 6 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 7 動作電流からの差。ヒューズ書込みの電源電流は約 550 µs 間継続。 8 動作電流からの差。ヒューズ読出しの電源電流は約 550 µs 間継続。 9 PDISS は (IDD × VDD) + (ISS × VSS) + (ILOGIC × VLOGIC) で計算されます。 10 すべての動特性では、VDD = 15 V、VSS = -15 V、VLOGIC = 5 V を使用。 2 抵抗性能モード・コード範囲 表 2. RAB = 20 kΩ Resistor Tolerance per Code 1% R-Tolerance 2% R-Tolerance 3% R-Tolerance Rev. C |VDD − VSS| = 30 V to 33 V |VDD − VSS| = 26 V to 30 V |VDD − VSS| = 22 V to 26 V |VDD − VSS| = 21 V to 22 V RWB RWA RWB RWA RWB RWA RWB RWA From 0x5A to 0xFF From 0x23 to 0xFF From 0x1E to 0xFF From 0x00 to 0xA5 From 0x00 to 0xDC From 0x00 to 0xE1 From 0x7D to 0xFF From 0x2D to 0xFF From 0x19 to 0xFF From 0x00 to 0x82 From 0x00 to 0xD2 From 0x00 to 0xE6 From 0x7D to 0xFF From 0x23 to 0xFF From 0x17 to 0xFF From 0x00 to 0x82 From 0x00 to 0xDC From 0x00 to 0xE8 N/A N/A From 0x23 to 0xFF From 0x17 to 0xFF From 0x00 to 0xDC From 0x00 to 0xE8 － 4/30 － AD5291/AD5292 表 3. RAB = 50 kΩ Resistor Tolerance per Code 1% R-Tolerance 2% R-Tolerance 3% R-Tolerance Rev. C |VDD − VSS| = 26 V to 33 V RAB = 100 kΩ |VDD − VSS| = 21 V to 26 V |VDD − VSS| = 26 V to 33 V |VDD − VSS| = 21 V to 26 V RWB RWA RWB RWA RWB RWA RWB RWA From 0x2A to 0xFF From 0x11 to 0xFF From 0x0A to 0xFF From 0x00 to 0xD5 From 0x00 to 0xEE From 0x00 to 0xF5 From 0x37 to 0xFF From 0x16 to 0xFF From 0x0D to 0xFF From 0x00 to 0xC8 From 0x00 to 0xE9 From 0x00 to 0xF2 From 0x1E to 0xFF From 0x0A to 0xFF From 0x07 to 0xFF From 0x00 to 0xE1 From 0x00 to 0xF5 From 0x00 to 0xF8 From 0x14 to 0xFF From 0x0A to 0xFF From 0x07 to 0xFF From 0x00 to 0xEB From 0x00 to 0xF5 From 0x00 to 0xF8 － 5/30 － AD5291/AD5292 電気的特性—AD5292 特に指定がない限り、VDD = 21 V～33 V、VSS = 0 V; VDD = 10.5 V～16.5 V、VSS = −10.5 V～−16.5 V;VLOGIC = 2.7 V～5.5 V、VA = VDD、VB = VSS、−40°C < TA < +105°C。 表 4. Parameter DC CHARACTERISTICS—RHEOSTAT MODE Resolution Resistor Differential Nonlinearity2 Resistor Integral Nonlinearity2 Symbol N R-DNL R-INL R-INL R-INL Nominal Resistor Tolerance (R-Perf Mode)3 Nominal Resistor Tolerance (Normal Mode)4 Resistance Temperature Coefficient Wiper Resistance ∆RAB/RAB ∆RAB/RAB (∆RAB/RAB)/∆T × 106 RW DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE Resolution Differential Nonlinearity5 Integral Nonlinearity5 Voltage Divider Temperature Coefficient4 Full-Scale Error Zero-Scale Error N DNL INL (∆VW/VW)/∆T × 106 VWFSE VWZSE RESISTOR TERMINALS Terminal Voltage Range4 Capacitance A, Capacitance B6 VA, VB, VW CA, CB Capacitance W5 CW Common-Mode Leakage Current4 ICM DIGITAL INPUTS Input Logic High4 Input Logic Low4 Input Current Input Capacitance4 VIH VIL IIL CIL DIGITAL OUTPUTS (SDO and RDY) Output High Voltage4 Output Low Voltage4 Three-State Leakage Current Output Capacitance4 COL POWER SUPPLIES Single-Supply Power Range Dual-Supply Power Range Positive Supply Current Negative Supply Current Logic Supply Range Logic Supply Current OTP Store Current6, 7 OTP Read Current6, 8 Power Dissipation9 Power Supply Rejection Ratio6 VDD VDD/VSS IDD ISS VLOGIC ILOGIC ILOGIC_PROG ILOGIC_FUSE_READ PDISS PSSR Rev. C VOH VOL Conditions RWB, VA = NC RAB =50 kΩ, 100 kΩ RAB =20 kΩ , |VDD − VSS| = 26 V to 33 V RAB =20 kΩ , |VDD − VSS| = 21 V to 26 V See Table5 and Table 6 Min Typ1 Max Unit 10 −1 −2 −2 +1 +2 +2 Bits LSB LSB LSB −3 +3 LSB +1 % % −1 Code = full scale; See Table38 Code= zero scale ±0.5 ±7 35 60 10 −1 −1.5 Code = half scale; See Table41 Code = full scale Code = zero scale +1 +1.5 5 −8 0 +1 8 VSS f = 1 MHz, measured to GND, code = half scale f = 1 MHz, measured to GND, code = half scale VA = VB = VW JEDEC compliant VLOGIC = 2.7 V to 5.5 V VLOGIC = 2.7 V to 5.5 V VIN = 0 V or VLOGIC 100 VDD V pF 65 pF ±1 nA 2.0 0.8 ±1 V V µA pF GND + 0.4 +1 V V µA pF VLOGIC − 0.4 −1 5 VSS = 0 V VDD/VSS = ±16.5 V VDD/VSS = ±16.5 V VLOGIC = 5 V; VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND VIH = 5 V or VIL = GND ∆VDD/∆VSS = ±15 V ± 10% RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ － 6/30 － 9 ±9 −2 2.7 Bits LSB LSB ppm/°C LSB LSB 85 5 RPULL_UP = 2.2 kΩ to VLOGIC RPULL_UP = 2.2 kΩ to VLOGIC ppm/°C Ω 0.1 −0.1 1 25 25 8 0.103 0.039 0.021 33 ±16.5 2 5.5 10 110 V V µA µA V µA mA mA µW %/% AD5291/AD5292 Parameter Symbol Conditions BW −3 dB RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Min Typ1 Max Unit 5, 10 DYNAMIC CHARACTERISTICS Bandwidth Total Harmonic Distortion THDW VW Settling Time VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ VA = 30 V, VB = 0 V, ±0.5 LSB error band, initial code = zero scale, board capacitance = 170 pF Code = full-scale, normal mode Code = full-scale, R-Perf mode Code = half-scale, normal mode RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Code = half-scale, R-Perf mode RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ Code = half-scale, TA = 25°C, 0 kHz to 200 kHz RAB = 20 kΩ RAB = 50 kΩ RAB = 100 kΩ tS Resistor Noise Density kHz 520 210 105 eN_WB dB −93 −101 −106 750 2.5 ns µs µs 2.5 7 14 µs 5 9 16 nV/√Hz 10 18 27 1 Typ 値は、25°C、VDD = 15V、VSS = -15 V、VLOGIC = 5 V での平均測定値。 抵抗ポジションの非直線性誤差。 R-INL は、コード 0x00B の RWB とコード 0x3FF の RWB の間またはコード 0x3F3 の RWA とコード 0x000 の RWA との間で測定した理論 値からの偏差です。 R-DNL は、連続タップ・ポジション間での理論値からの相対的ステップ変化を表します。 この仕様は、VA < 12 V に対してワイパー電流 = 1 mA および VA ≥ 12 V に対してワイパー電流 = 1.2 mA で、抵抗性能モードで保証されます。 3 抵抗性能モード (抵抗性能モードのセクション参照)。 用語の「抵抗性能モード」と、「R-perf モード」は同じ意味で使用しています。 4 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 5 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VW で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 6 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 7 動作電流からの差。ヒューズ書込みの電源電流は約 550 µs 間継続。 8 動作電流からの差。ヒューズ読出しの電源電流は約 550 µs 間継続。 9 PDISS は (IDD × VDD) + (ISS × VSS) + (ILOGIC × VLOGIC) で計算されます。 10 すべての動特性では、VDD = 15 V、VSS = -15 V、VLOGIC = 5 V を使用。 2 抵抗性能モード・コード範囲 表 5. RAB = 20 kΩ Resistor Tolerance per Code 1% R-Tolerance 2% R-Tolerance 3% R-Tolerance Rev. C |VDD − VSS| = 30 V to 33 V |VDD − VSS| = 26 V to 30 V |VDD − VSS| = 22 V to 26 V |VDD − VSS| = 21 V to 22 V RWB RWA RWB RWA RWB RWA RWB RWA From 0x15E to 0x3FF From 0x8C to 0x3FF From 0x5A to 0x3FF From 0x000 to 0x2A1 From 0x000 to 0x373 From 0x000 to 0x3A5 From 0x1F4 to 0x3FF From 0xB4 to 0x3FF From 0x64 to 0x3FF From 0x000 to 0x20B From 0x000 to 0x34B From 0x000 to 0x39B From 0x1F4 to 0x3FF From 0xFA to 0x3FF From 0x78 to 0x3FF From 0x000 to 0x20B From 0x000 to 0x305 From 0x000 to 0x387 N/A N/A From 0xFA to 0x3FF From 0x78 to 0x3FF From 0x000 to 0x305 From 0x000 to 0x387 － 7/30 － AD5291/AD5292 表 6. RAB = 50 kΩ Resistor Tolerance per Code 1% R-Tolerance 2% R-Tolerance 3% R-Tolerance |VDD − VSS| = 26 V to 33 V RAB = 100 kΩ |VDD − VSS| = 21 V to 26 V |VDD − VSS| = 26 V to 33 V |VDD − VSS| = 21 V to 26 V RWB RWA RWB RWA RWB RWA RWB RWA From 0x08C to 0x3FF From 0X03C to 0x3FF From 0X028 to 0x3FF From 0x000 to 0x35F From 0x000 to 0x3C3 From 0x000 to 0x3D7 From 0x0B4 to 0x3FF From 0x050 to 0x3FF From 0x032 to 0x3FF From 0x000 to 0x31E From 0x000 to 0x3AF From 0x000 to 0x3CD From 0x04B to 0x3FF From 0x028 to 0x3FF From 0x019 to 0x3FF From 0x000 to 0x3B4 From 0x000 to 0x3D7 From 0x000 to 0x3E6 From 0x064 to 0x3FF From 0x028 to 0x3FF From 0x019 to 0x3FF From 0x000 to 0x39B From 0x000 to 0x3D7 From 0x000 to 0x3E6 インターフェース・タイミング仕様 VDD /VSS = ±15 V、VLOGIC = 2.7 V～5.5 V、−40°C < TA < +105°C。特に指定がない限り、すべての仕様は TMIN～TMAX。 表 7. Limit1 Unit Description 20 10 10 10 ns min ns min ns min ns min SCLK cycle time SCLK high time SCLK low time SYNC to SCLK falling edge setup time t5 t6 t7 5 5 1 ns min ns min ns min Data setup time Data hold time SCLK falling edge to SYNC rising edge t8 4003 ns min Minimum SYNC high time t9 14 ns min SYNC rising edge to next SCLK fall ignore RDY rising edge to SYNC falling edge Parameter t1 t2 t3 t4 t 2 4 10 1 ns min t114 40 ns max SYNC rising edge to RDY fall time t124 2.4 µs max RDY low time, RDAC register write command execute time (R-Perf mode) t124 410 ns max RDY low time, RDAC register write command execute time (normal mode) t 8 ms max RDY low time, memory program execute time t124 1.5 ms min Software/hardware reset t134 450 ns max RDY low time, RDAC register readback execute time t 4 13 1.3 ms max RDY low time, memory readback execute time t144 450 ns max SCLK rising edge to SDO valid tRESET 20 ns min Minimum RESET pulse width (asynchronous) tPOWER-UP5 2 ms max Power-on OTP restore time 4 12 1 すべての入力信号は tR = tF = 1 ns/V (VDD の 10%から 90%)で規定し、(VIL + VIH)/2 の電圧レベルからの時間とします。 SCLK の最大周波数は 50 MHz。 3 RDAC レジスタ・コマンドとメモリ・コマンドの動作については t12 と t13 を参照してください。 4 168 pF の容量負荷で、RPULL_UP = 2.2 kΩ (VLOGIC へ接続)。 5 VLOGIC が 2.5 V に一致した後の最大時間。 2 0 0 C3 C2 C1 C0 D9 D8 DB0 (LSB) D7 D6 D5 DATA BITS CONTROL BITS 図 2.シフトレジスタの値 Rev. C D4 － 8/30 － D3 D2 D1 D0 07674-003 DB9 (MSB) AD5291/AD5292 タイミング図 t4 SCLK t2 t7 t1 t9 t3 t8 SYNC t5 t6 X X C3 C2 D7 D6 D2 D1 D0 SDO t11 t10 t12 RDY tRESET RESET 07674-004 DIN 図 3.書込みタイミング図、CPOL = 0、CPHA = 1 SCLK t9 SYNC DIN X X C3 D0 D0 X X C3 D1 D0 t14 X t11 RDY X C3 t13 図 4.読出しタイミング図、CPOL = 0、CPHA = 1 Rev. C － 9/30 － D1 D0 07674-005 SDO AD5291/AD5292 絶対最大定格 特に指定のない限り、TA = 25°C。 表 8. Parameter Rating VDD to GND VSS to GND VLOGIC to GND VDD to VSS VA, VB, VW to GND Digital Input and Output Voltage to GND EXT_CAP Voltage to GND IA, IB, IW Continuous RAB = 20 kΩ RAB = 50 kΩ, 100 kΩ Pulsed1 Frequency > 10 kHz Frequency ≤ 10 kHz Operating Temperature Range4 Maximum Junction Temperature (TJ max) Storage Temperature Range Reflow Soldering Peak Temperature Time at Peak Temperature Package Power Dissipation −0.3 V to +35 V +0.3 V to − 25 V −0.3 V to + 7 V 35 V VSS − 0.3 V, VDD+ 0.3 V −0.3 V to VLOGIC + 0.3 V −0.3 V to +7 V 熱抵抗 θJA は JEDEC 仕様 JESD-51 により定義され、値はテスト・ボード とテスト環境に依存します。 表 9.熱抵抗 ±3 mA ±2mA MCC2/d3 MCC2/√d3 −40°C to +105°C 150°C −65°C to +150°C 260°C 20 sec to 40 sec (TJ max − TA)/θJA 1 最大ピン電流は、スイッチの最大処理電流、パッケージ最大消費電力、A ピン /B ピン/W ピン内の任意の 2 ピン間の、設定された抵抗での最大入力電圧によ り制約されます。 2 最大連続電流。 3 パルス・デューティ・ファクタ。 4 OTP メモリの書き込みを含みます。 Rev. C 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久 的な損傷を与えることがあります。この規定はストレス定格の規 定のみを目的とするものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼 性に影響を与えます。 － 10/30 － Package Type θJA θJC Unit 14-Lead TSSOP 931 20 °C/W 1 JEDEC 2S2P テスト・ボード、自然空冷(0 m/sec～1 m/sec の空気流)。 ESDの注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知 されないまま放電することがあります。本製品は 当社独自の特許技術である ESD 保護回路を内蔵 してはいますが、デバイスが高エネルギーの静電 放電を被った場合、損傷を生じる可能性がありま す。したがって、性能劣化や機能低下を防止する ため、ESD に対する適切な予防措置を講じるこ とをお勧めします。 AD5291/AD5292 ピン配置およびピン機能説明 RESET 1 A 3 W 4 B 5 14 RDY AD5291/ AD5292 TOP VIEW Not to Scale 13 SDO 12 SYNC 11 SCLK 10 DIN VDD 6 9 GND EXT_CAP 7 8 VLOGIC 07674-006 VSS 2 図 5.ピン配置 表 10.ピン機能の説明 ピン番号 記号 説明 1 RESET ハードウェア・リセット・ピン。RDAC レジスタを 20-TP メモリ・レジスタ値でリセットします。最初に 20-TP メモ リ・レジスタ値が書込まれるまで、出荷時デフォルト値のミッド・スケールがロードされます。RESETはロジック・ ハイ・レベルへの変化でアクティブになります。使用しない場合は、RESETを VLOGIC に接続してください。 2 VSS 負電源。単電源アプリケーションで 0 V へ接続してください。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要があります。 3 A RDAC の A ピン。VSS ≤ VA ≤ VDD。 4 W RDAC のワイパー・ピン。VSS ≤ VW ≤ VDD。 5 B RDAC の B ピン。VSS ≤ VB ≤ VDD。 6 VDD 正の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要がありま す。 7 EXT_CAP 外付けコンデンサ。1 µF のコンデンサを EXT_CAP に接続します。このコンデンサの定格電圧は 7 V 以上である必要 があります。 8 VLOGIC ロジック電源 2.7 V～5.5 V。このピンは、0.1 μF のセラミック・コンデンサと 10μF のコンデンサでデカップリングす る必要があります。 9 GND グラウンド・ピン、ロジック・グラウンド基準。 10 DIN シリアル・データ入力。AD5291/AD5292 は、16 ビットのシフトレジスタを内蔵しています。データは、シリアル・ クロック入力の立下がりエッジでレジスタに入力されます。 11 SCLK シリアル・クロック入力。データは、シリアル・クロック入力の立下がりエッジでシフトレジスタに入力されます。 データは最大 50 MHz のレートで転送できます。 12 SYNC 立下がりエッジの同期信号。これは、入力データに対するフレーム同期信号です。SYNCがロー・レベルになると、 入力シフトレジスタがイネーブルされ、データは後続のクロックの立下がりエッジで入力されます。選択されたレジ スタが、16 番目のクロック・サイクルの後のSYNCの立上がりエッジで更新されます。16 個目のクロック・サイクル の前にSYNCをハイ・レベルにすると、SYNCの立上がりエッジは割込みとして機能するため、DAC は書込みシーケ ンスを無視します。 13 SDO シリアル・データ出力。このオープン・ドレイン出力には外付けのプルアップ抵抗が必要です。SDO ピンは、ディジ ーチェーン・モードまたはリードバック・モードでシフトレジスタからのデータを出力するときに使います。 14 RDY レディ・ピン。このアクティブ・ハイのオープン・ドレイン出力は、RDAC レジスタまたはメモリに対する書込み動 作または読出し動作の完了を表示します。 Rev. C － 11/30 － AD5291/AD5292 代表的な性能特性 1.0 0.8 0.6 0.4 0.2 0.2 0 –0.2 –0.4 –0.6 –0.6 –0.8 128 256 384 512 640 768 896 –1.0 07674-106 1023 CODE (Decimal) 256 384 512 640 768 896 1023 図 9.コード対抵抗性能モードでの R-INL 対公称抵抗(AD5292) 0.6 RAB = 20kΩ TEMPERATURE = 25°C 0.5 0.4 0.4 0.3 0.3 DNL (LSB) 0.5 0.2 0.1 0.2 0.1 0 0 –0.1 –0.1 20kΩ 50kΩ 100kΩ –0.2 –0.2 384 512 640 768 896 1023 CODE (Decimal) –0.3 07674-007 256 +105°C +25°C –40°C 128 128 CODE (Decimal) 図 6.コード対抵抗性能モードでの R-INL 対温度(AD5292) 0 0 0 128 256 384 512 640 768 896 1023 CODE (Decimal) 07674-211 0 07674-215 –0.8 RAB = 20kΩ –1.0 DNL (LSB) 0 –0.2 –0.4 –0.3 TEMPERATURE = 2 5°C 0.6 0.4 0.6 20kΩ 50kΩ 100kΩ 0.8 INL (LSB) INL (LSB) 1.0 –40°C +25°C +105°C 図 10.コード対抵抗性能モードでの R-DNL 対公称抵抗(AD5292) 図 7.コード対抵抗性能モードでの R-DNL 対温度(AD5292) 1.0 1.0 RAB = 20kΩ 0.8 20kΩ 50kΩ 100kΩ 0.8 0.6 TEMPERATURE = 25°C 0.6 0.4 INL (LSB) INL (LSB) 0.4 0.2 0 0.2 0 –0.2 –0.2 –0.4 256 384 512 640 768 –0.4 896 1023 CODE (Decimal) –0.6 0 128 256 384 512 640 768 896 1023 CODE (Decimal) 図 8.コード対ノーマル・モードでの R-INL 対温度(AD5292) Rev. C － 12/30 － 図 11.コード対ノーマル・モードでの R-INL 対公称抵抗(AD5292) 07674-216 128 07674-010 0 +105°C +25°C –40°C –0.6 AD5291/AD5292 0.15 0.15 RAB = 20kΩ 0.10 DNL (LSB) 0 –0.05 0 –0.05 –0.10 –0.10 256 384 512 640 768 –0.20 896 1023 CODE (Decimal) 図 12.コード対ノーマル・モードでの R-DNL 対温度(AD5292) 1.5 0 128 640 768 0.8 0.5 0.2 INL (LSB) 0.6 0 –0.2 –1.0 –0.6 384 512 640 768 896 1023 CODE (Decimal) –0.8 07674-014 256 1023 TEMPERATURE = 25°C 20kΩ 50kΩ 100kΩ +105°C +25°C –40°C 896 0 –0.5 128 512 図 15.コード対ノーマル・モードでの R-DNL 対公称抵抗(AD5292) 1.0 0 384 CODE (Decimal) RAB = 20kΩ –1.5 256 0 128 256 384 512 640 768 896 1023 CODE (Decimal) 図 13.コード対抵抗性能モードでの INL 対温度(AD5292) 07674-207 128 07674-011 0 +105°C +25°C –40°C –0.20 07674-213 –0.15 –0.15 INL (LSB) TEMPERATURE = 25°C 0.05 0.05 DNL (LSB) 20kΩ 50kΩ 100kΩ 0.10 図 16.コード対抵抗性能モードでの INL 対公称抵抗(AD5292) 0.6 0.6 TEMPERATURE = 2 5°C RAB = 20kΩ 0.5 0.5 0.4 0.3 0.2 0.2 0.1 0.1 0 0 –0.1 20kΩ 50kΩ 100kΩ –0.2 –0.1 128 256 384 512 640 768 –0.3 896 1023 CODE (Decimal) 07674-015 0 +105°C +25°C –40°C –0.2 0 128 256 384 512 640 CODE (Decimal) 768 896 1023 07674-203 0.3 DNL (LSB) DNL (LSB) 0.4 図 17.コード対抵抗性能モードでの DNL 対公称抵抗(AD5292) 図 14.コード対抵抗性能モードでの DNL 対温度(AD5292) Rev. C － 13/30 － AD5291/AD5292 0.8 0.8 –40°C +25°C +105°C RAB = 20kΩ 0.6 0.2 INL (LSB) 0.2 0 0 –0.2 –0.2 –0.4 –0.4 –0.6 –0.6 –0.8 0 128 256 384 512 640 768 896 07674-018 –0.8 1023 CODE (Decimal) 0 128 256 384 512 640 768 896 図 21.コード対ノーマル・モードでの INL 対公称抵抗(AD5292) 図 18.コード対ノーマル・モードでの INL 対温度(AD5292) 0.08 0.10 –40°C +25°C +105°C 0.05 1023 CODE (Decimal) 07674-209 INL (LSB) TEMPERATURE = 2 5°C 0.4 0.4 20kΩ 50kΩ 100kΩ 0.04 0 DNL (LSB) 0 DNL (LSB) 20kΩ 50kΩ 100kΩ 0.6 –0.05 –0.04 –0.08 –0.10 –0.12 –0.15 0 128 256 384 512 640 768 896 0 07674-019 –0.20 –0.16 1023 CODE (Decimal) 0.30 640 768 896 1023 TEMPERATURE = 2 5°C 0.20 0.20 0.15 INL (LSB) 0.15 0.10 0.05 0 0.10 0.05 0 –0.05 –0.05 –0.10 –0.10 –0.15 –0.15 RAB = 20kΩ 0 32 64 96 128 160 192 224 255 CODE (Decimal) 07674-008 –0.20 –0.20 図 20.コード対抵抗性能モードでの R-INL 対温度(AD5291) 0 32 64 96 128 160 CODE (Decimal) 192 224 255 07674-218 INL (LSB) 512 20kΩ 50kΩ 100kΩ 0.25 0.25 Rev. C 384 図 22.コード対ノーマル・モードでの DNL 対公称抵抗(AD5292) +105°C +25°C –40°C 256 CODE (Decimal) 図 19.コード対ノーマル・モードでの DNL 対温度(AD5292) 0.30 128 07674-205 TEMPERATURE = 25°C RAB = 20kΩ 図 23.コード対抵抗性能モードでの R-INL 対公称抵抗(AD5291) － 14/30 － AD5291/AD5292 0.14 RAB = 20kΩ TEMPERATURE = 25°C 0.12 0.12 0.10 0.10 0.08 0.08 0.06 0.06 0.04 0.02 0.02 0 0 –0.02 –0.02 20kΩ 50kΩ 100kΩ –0.04 –0.04 32 64 96 128 160 192 224 255 CODE (Decimal) 32 64 96 128 160 192 224 255 CODE (Decimal) 0.25 +105°C +25°C –40°C 0 図 27.コード対抵抗性能モードでの R-DNL 対公称抵抗(AD5291) 図 24.コード対抵抗性能モードでの R-DNL 対温度(AD5291) 0.25 –0.06 07674-009 0 +105°C +25°C –40°C –0.06 0.20 0.20 0.15 0.15 INL (LSB) INL (LSB) 0.04 07674-212 DNL (LSB) DNL (LSB) 0.14 0.10 0.05 20kΩ 50kΩ 100kΩ TEMPERATURE = 25°C 0.10 0.05 0 0 –0.05 –0.05 0 32 64 96 128 160 192 224 255 CODE (Decimal) 図 25.コード対ノーマル・モードでの R-INL 対温度(AD5291) 0.02 0.02 0.01 0.01 0 0 –0.02 –0.03 64 96 128 160 192 224 255 図 28.コード対ノーマル・モードでの R-INL 対公称抵抗(AD5291) 0.03 –0.01 32 CODE (Decimal) +105°C +25°C –40°C 0 DNL (LSB) DNL (LSB) 0.03 –0.10 07674-012 –0.10 07674-217 RAB = 20kΩ 20kΩ 50kΩ 100kΩ TEMPERATURE = 2 5°C –0.01 –0.02 –0.03 –0.04 –0.04 0 32 64 96 128 160 CODE (Decimal) 192 224 255 図 26.コード対ノーマル・モードでの R-DNL 対温度(AD5291) Rev. C － 15/30 － –0.05 0 32 64 96 128 160 CODE (Decimal) 192 224 255 07674-214 –0.05 07674-013 RAB = 20kΩ 図 29.コード対ノーマル・モードでの R-DNL 対公称抵抗(AD5291) AD5291/AD5292 0.25 0.25 +105°C +25°C –40°C 0.15 0.15 0.10 0.05 INL (LSB) 0 –0.05 0 –0.05 –0.10 –0.10 –0.15 RAB = 20kΩ 0 32 –0.25 64 96 128 160 192 224 255 CODE (Decimal) 07674-016 –0.25 0 32 64 96 128 160 192 224 255 CODE (Decimal) 図 33.コード対抵抗性能モードでの INL 対公称抵抗(AD5291) 図 30.コード対抵抗性能モードでの INL 対温度(AD5291) 0.14 TEMPERATURE = 2 5°C +105°C +25°C –40°C 0.12 0.10 0.10 0.08 0.08 0.06 0.06 DNL (LSB) 0.12 0.04 0.02 0.04 0.02 0 0 –0.02 –0.02 –0.04 –0.04 RAB = 20kΩ 0 32 64 96 128 160 192 224 255 CODE (Decimal) –0.06 07674-017 –0.06 20kΩ 50kΩ 100kΩ 0 0.20 0.10 0.10 0.05 0.05 INL (LSB) 0.15 0.15 0 –0.05 –0.10 –0.10 –0.15 –0.15 32 64 96 128 160 192 224 256 CODE (Decimal) 07674-020 –0.20 0 128 160 192 224 255 20kΩ 50kΩ 100kΩ TEMPERATURE = 25°C 0 –0.05 –0.20 96 CODE (Decimal) +105°C +25°C –40°C 64 図 34.コード対抵抗性能モードでの DNL 対公称抵抗(AD5291) 図 31.コード対抵抗性能モードでの DNL 対温度(AD5291) 0.20 32 07674-204 0.14 INL (LSB) 20kΩ 50kΩ 100kΩ –0.20 –0.20 07674-208 –0.15 DNL (LSB) 0.05 0 32 64 96 128 160 CODE (Decimal) 192 224 255 07674-210 INL (LSB) 0.10 図 35.コード対ノーマル・モードでの INL 対公称抵抗(AD5291) 図 32.コード対ノーマル・モードでの INL 対温度(AD5291) Rev. C TEMPERATURE = 2 5°C 0.20 0.20 － 16/30 － AD5291/AD5292 0.03 +105°C +25°C –40°C TEMPERATURE = 25°C 0.02 0.02 0.01 0.01 0 0 DNL (LSB) –0.01 –0.02 –0.03 –0.02 –0.03 –0.04 RAB = 20kΩ 32 64 96 128 160 192 224 255 –0.05 CODE (Decimal) 0 300 250 200 150 100 IDD 0 10 20 30 40 50 60 70 80 90 100 TEMPERATURE (°C) 0.12 0.1 0.08 0.06 0.04 0 POTENTIOMETER MODE TEMPCO (ppm/°C) 300 200 100 768 192 1023 AD5292 255 AD5291 07674-024 RHEOSTAT MODE TEMPCO (ppm/°C) 400 512 128 CODE (Decimal) 1.5 2.0 2.5 3.0 3.5 DIGITAL INPUT VOLTAGE (V) 4.0 4.5 5.0 VDD = 30V VSS= 0V 20kΩ 50kΩ 100kΩ 600 500 400 300 200 100 0 0 0 256 64 512 128 CODE (Decimal) 768 192 1023 AD5292 255 AD5291 図 41.コード対ポテンショメータ・モード温度係数 ΔRWB/ΔT 図 38.コード対可変抵抗器モード温度係数 ΔRWB/ΔT Rev. C 1.0 700 20kΩ 50kΩ 100kΩ 256 64 0.5 図 40.デジタル入力電圧対電源電流 ILOGIC VDD = 30V, VSS= 0V 0 0 VDD = ±15V 0 500 0 255 0.14 図 37.電源電流 (IDD、ISS、ILOGIC)の温度特性 600 224 0.02 ISS 700 192 0.16 07674-022 –50 –40 –30 –20 –10 0 160 0.18 ILOGIC 50 128 0.20 SUPPLY CURRENT I LOGIC (mA) 350 96 図 39.コード対ノーマル・モードでの DNL 対温度(AD5291) VDD/VSS = ±15V VLOGIC = +5V 400 64 CODE (Decimal) 図 36.コード対ノーマル・モードでの DNL 対温度(AD5291) 450 32 07674-031 0 07674-021 –0.05 20kΩ 50kΩ 100kΩ 07674-206 –0.04 SUPPLY CURRENT (nA) –0.01 － 17/30 － 07674-023 DNL (LSB) 0.03 AD5291/AD5292 0 AD5292 (AD5291) –5 0x200 (0x80) –10 0x100 (0x40) 0x200 (0x80) –10 0x100 (0x40) –15 0x080 (0x20) –20 –15 0x080 (0x20) –20 0x040 (0x10) –30 0x010 (0x04) –40 0x008 (0x02) 0x010 (0x04) –45 0x004 (0x01) 0x008 (0x02) –50 0x020 ( 0x08) –30 –35 0x020 ( 0x08) –35 –25 0x002 –55 –40 –50 10 –65 –67.5 0x001 100 1k 10k 100k 1M FREQUENCY (Hz) 1 07674-025 0x002 0x001 –60 0x004 (0x01) –45 AD5292 (AD5291) 0x200 (0x80) –10 –10 0x100 (0x40) PSRR (dB) GAIN (dB) 0x040 (0x10) 0x020 ( 0x08) 0x010 (0x04) –40 1k 10k 100k 1M 100kΩ 20kΩ 50kΩ –20 0x080 (0x20) –30 100 図 45.周波数対コード対 100 kΩ ゲイン 0 0 10 FREQUENCY (Hz) 図 42.周波数対コード対 20 kΩ ゲイン –20 AD5292 (AD5291) 0x040 (0x10) –25 GAIN (dB) GAIN (dB) –5 07674-201 0 0x008 (0x02) –30 –40 –50 0x004 (0x01) –60 –50 1k 10k 100k 1M FREQUENCY (Hz) –70 100 THD + N (dB) –30 0 VDD/VSS = ±15V CODE = HALF SCALE VIN = 1V rms Noise BW = 22kHz 20kΩ 50kΩ 100kΩ –40 –60 –60 –80 –75 –100 –90 –120 –105 10k FREQUENCY (Hz) 100k 07674-027 –140 0.001 1k 図 44.THD +ノイズの周波数特性 Rev. C 1M VDD/VSS = ±15V, CODE = HALF SCALE fIN = 1kHz NOISE BW = 22kHz 20kΩ 50kΩ 100kΩ –20 –45 –120 100 100k 図 46.電源除去比の周波数特性 THD + N (dB) –15 10k FREQUENCY (Hz) 図 43.周波数対コード対 50 kΩ ゲイン 0 1k 07674-026 100 0.01 0.1 AMPLITUDE (V rms) 図 47.THD +ノイズ対振幅 － 18/30 － 1 10 07674-220 –60 10 0x001 07674-200 0x002 AD5291/AD5292 800,000 8 50k – 150pF 50k – 250pF 100k – 0pF 100k – 75pF 100k – 150pF 100k – 250pF 700,000 BANDWIDTH (Hz) VDD/VSS = 30V/0V VA = VDD VB = VSS 7 600,000 500,000 400,000 300,000 200,000 6 5 4 20kΩ 3 50kΩ 2 100,000 100kΩ 1 0 0 8 16 32 64 16 32 CODE (Decimal) 8 128 256 512 AD5292 128 AD5291 64 0 07674-222 0 0 0 256 64 図 48.コード対帯域幅対ネット容量 512 128 CODE (Decimal) 768 192 1023 AD5292 255 AD5291 図 51.コード対理論最大電流 35 1.2 VDD/VSS = ±15V VLOGIC = +5V VA = VDD VB = VSS 1.0 25 0.8 20kΩ 50kΩ 100kΩ 0.6 20 VOLTAGE (V) SUPPLY CURRENT IDD (mA) 30 15 10 5 0.4 0.2 0 –0.2 –0.4 0 0 0.2 0.4 0.6 TIME (ms) 0.8 1.0 1.2 –0.8 –2 0 2 4 6 8 10 12 14 16 TIME (µs) 図 49. ヒューズ焼き切り/読出し時の IDD 波形 図 52.最大変化グリッチ 40 VWB, CODE: FULL SCALE, NORMAL MODE VDD/VSS = 30V/0V VLOGIC = 5V VA = VDD VB = VSS 24 16 VOLTAGE (μV) VOLTAGE (V) 25 20 VWB, CODE: FULL SCALE, R-PERF MODE 15 10 SYNC –8 15 –32 07674-033 TIME (µs) 14 13 12 11 9 10 8 7 6 5 4 3 2 1 0 –5 –1 0 –24 20kΩ 50kΩ 100kΩ 20kΩ 50kΩ 100kΩ VWB, CODE: HALF-SCALE, NORMAL MODE VWB, CODE: HALF-SCALE, R-PERF MODE 0 –2 8 –16 5 図 50.コード・ゼロ・スケールからの 20kΩ 大信号セトリング・タイム Rev. C VDD/VSS = ±15V VA = VDD VB = VSS CODE = HALF CODE 32 30 –40 –0.5 0 5 10 15 20 25 TIME (µs) 30 35 図 53.デジタル・フィードスルー － 19/30 － 40 45 07674-032 35 07674-035 –0.2 07674-034 –0.6 –5 –0.4 07674-029 20k – 0pF 20k – 75pF 20k – 150pF 20k – 250pF 50k – 0pF 50k – 75pF 900,000 THEORETICAL IWB_MAX (mA) 1,000,000 AD5291/AD5292 NUMBER OF CODES (AD5291) 62.5 3 2 1 TIME (ms) 07674-036 8.6 8.0 7.4 6.8 6.2 5.6 5.0 4.4 3.8 3.2 2.6 2.0 1.4 0.8 0.2 –1.0 –1 –0.4 0 50.0 200 37.5 150 25.0 100 12.5 50 0 –40 –30 –20 –10 0 20.0 17.5 NUMBER OF CODES (AD5291) VDD/VSS = ±15V VLOGIC = +5V VOLTAGE (V) 6 3 2 0 07674-037 17.2 16.0 14.8 13.6 12.4 11.2 10.0 8.8 7.6 6.4 5.2 4.0 2.8 1.6 0.4 –0.8 –2.0 TIME (ms) VA = VDD VB = VSS TEMPERATURE = 25°C 20kΩ 50kΩ 100kΩ － 20/30 － 80 70 60 12.5 50 10.0 40 7.5 30 5.0 20 2.5 10 0 26 30 VOLTAGE VDD/VSS 図 57.電圧対コード範囲> 1%抵抗偏差 図 55.ヒューズ書込み時の VEXT_CAP 波形 Rev. C 0 15.0 0 21 –2 10 20 30 40 50 60 70 80 90 100 TEMPERATURE (°C) 図 56.コード範囲> 1%抵抗偏差の温度特性 図 54.ヒューズ読出し時またはキャリブレーション時の VEXT_CAP 波形 8 250 33 NUMBER OF CODES (AD5292) VOLTAGE (V) 4 20kΩ 50kΩ 100kΩ NUMBER OF CODES (AD5292) 5 300 VDD/VSS = ±15V 07674-056 75.0 VDD/VSS = ±15V VLOGIC = +5V 07674-219 6 AD5291/AD5292 テスト回路 図 58 ～図 63 に、仕様のセクションで使用したテスト条件を示します。 NC VA IW V+ = VDD ± 10% B A V+ ~ VMS ΔVMS PSRR (dB) = 20 log ΔV DD W B 07674-041 図 61.電源除去比(PSS、PSRR) 図 58.抵抗ポジションの非直線性誤差 (可変抵抗器動作; R-INL、R-DNL) +15V A DUT V+ = VDD 1LSB = V+/2N W VIN W DUT B VMS 2.5V +15V B A = NC + IWB – RW = 2 VDD DUT A VSS GND B VSS TO VDD ICM W 0.1V +15V –15V GND GND NC +15V 図 60.ワイパー抵抗 Rev. C GND GND 0.1V IWB RWB 07674-043 CODE = 0x00 W –15V –15V NC RWB= VOUT 図 62.ゲインの周波数特性 図 59.ポテンショメータ分圧器の非直線性誤差(INL、DNL) DUT OP42 B OFFSET GND 07674-042 A V+ ΔVMS% ΔVDD% 07674-047 NC = NO CONNECT PSS (%/%) = VMS 07674-044 VDD NC = NO CONNECT –15V 図 63.同相モード・リーク電流 － 21/30 － 07674-048 DUT A W AD5291/AD5292 動作原理 AD5291/AD5292 デジタル・ポテンショメータは、ピン電圧範囲 VSS < VTERM < VDD 内のアナログ信号に対して真の可変抵抗として 動作するようにデザインされています。特許取得済みの±1%抵抗 偏差は、総合 RDAC 抵抗誤差を小さくすることに役立ちます。優 れた絶対値一致とオープン・ループ性能の改善により、全体シス テム誤差が小さくなります。デジタル・ポテンショメータのワイ パー・ポジションは、RDAC レジスタの値により決定されます。 RDAC レジスタはスクラッチ・パッド・レジスタとして機能し、 ポテンショメータ・ワイパーを正しいポジションに位置させるた めに、必要に応じた回数の値変更が可能です。RDAC レジスタに、 標準の SPI インターフェースを使って 16 ビットのデータ・ワード をロードすることにより、任意のポジション値を書込むことがで きます。目的の値が見つかった後に、この値を 20-TP メモリ・レ ジスタに保存することができます。それ以後、ワイパー・ポジシ ョンは、後続パワーアップで常にその位置に回復されます。20-TP データの保存には約 6ms 要し、この間シフトレジスタがロックさ れて値の変化を防止します。RDY ピンは、この 20-TP メモリの保 存処理の完了を表示します。 シリアル・データ・インターフェース AD5291/AD5292 は、SPI 規格や大部分の DSP と互換性を持つシリ アル・インターフェース(SYNC、SCLK、DIN、SDO)を内蔵して います。このデバイスでは、シリアル・インターフェースを介し て各レジスタへデータを書込むことができます。 シフトレジスタ AD5291/AD5292 のシフトレジスタは 16 ビット幅です(図 2 参照)。 16 ビット入力ワードは、未使用の 2 ビット(0 に設定)、それに続く 4 ビットのコントロール・ビットと 10 ビットのRDACデータビッ トから構成されています。AD5291 の場合、RDAC レジスタの読み 書きで、RDAC データの下位 2 ビットはdon’t careです。 データは MSBファースト(DB15 が先頭)でロードされます。4 ビットのコン トロール・ビットは、ソフトウェア・コマンドの機能を指定しま す(表 11 参照)。図 3 に、代表的なAD5291/AD5292 の書込みシーケ ンスのタイミング図を示します。 SYNCラインをロー・レベルにすると、書込みシーケンスが開始 されます。SYNCピンは、DINピンからデータ・ワードが完全にロ ードされるまでロー・レベルに維持する必要があります。SYNCが ハイ・レベルに戻ると、シリアル・データ・ワードが 表 11 のコ マンドに従ってデコードされます。コマンド・ビット(Cx)が、デ ジタル・ポテンショメータの動作を制御します。データビット (Dx) は 、 デ コ ー ド さ れ た レ ジ ス タ に ロ ー ド さ れ る 値 で す 。 AD5291/AD5292 は、正常動作のために 16 ビット(1 フレーム)の倍 数をカウントするカウンタを内蔵しています。例えば、 AD5291/AD5292 は 32 ビット・ワードで動作しますが、31 ビット ま た は 33 ビ ッ ト ・ ワ ー ド で 動 作 す る こ と は で き ま せ ん 。 AD5291/AD5292 では、SYNCがハイ・レベルのとき連続SCLKを必 要としませんが、すべてのシリアル・インターフェース・ピンは VLOGIC 電源レール近くで動作して、デジタル入力バッファでの消 費電力を小さくする必要があります。 RDAC レジスタ RDAC レジスタは、デジタル・ポテンショメータのワイパー・ポ ジションを直接制御します。例えば、RDAC レジスタに全ビット 0 をロードすると、ワイパーは可変抵抗の B ピンに接続されます。 RDAC レジスタは標準のロジック・レジスタであるため、許容変 更回数には制限がありません。 表 11.コマンド動作の真理値表 Data Bits [DB9:DB0]1 Command Bits [DB13:DB10] Command C3 C2 C1 C0 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Operation 0 1 2 0 0 0 0 0 0 0 0 1 0 1 0 X D9 X X D8 X X D7 X X D6 X X D5 X X D4 X X D3 X X D2 X X D12 X X D02 X 3 0 0 1 1 X X X X X X X X X X 4 0 1 0 0 X X X X X X X X X X 5 0 1 0 1 X X X X X D4 D3 D2 D1 D0 6 0 1 1 0 X X X X X X D3 D2 D1 D0 7 0 1 1 1 X X X X X X X X X X 8 1 0 0 0 X X X X X X X X X D0 NOP command: do nothing. Write contents of serial data to RDAC. Read RDAC wiper setting from the SDO output in the next frame. Store wiper setting: store RDAC setting to 20-TP memory. Reset: refresh RDAC with 20-TP stored value. Read contents of 20-TP memory, or status of 20-TP memory, from the SDO output in the next frame. Write contents of serial data to control register. Read control register from the SDO output in the next frame. Software shutdown. D0 = 0 (normal mode). D0 = 1 (device placed in shutdown mode). 1 2 X = don’t care AD5291 では、このビットは don’t care。 Rev. C － 22/30 － AD5291/AD5292 20-TPメモリ 書込み保護機能 目的のワイパー・ポジションが見つかった後、RDAC レジスタ値 を 20-TP メモリ・レジスタへ保存することができます (表 12 参照)。 それ以後、ワイパー・ポジションは、その後のON-OFF-ON電源シ ーケンスに対してそのポジションに常に設定されます。 AD5291/AD5292 は、 20 個のワンタイム・プログラマブル (OTP) メ モリ・レジスタのアレイを内蔵しています。目的のワードを 20-TP メモリに書込むと、デバイスはプログラム・コマンドが正常に完 了したことを自動的に確認します。この確認プロセスにはマージ ン・テストも含まれています。コントロール・レジスタのビット C3 をポーリングして、ヒューズ・プログラム・コマンドが正常に 完了したことを確認することができます。20-TP メモリへのデー タの書込みには、550 µs間約 25 mAの電流が必要で、完了に約 8 ms を要します。この間、シフトレジスタがロックされて値の変化 を防止します。RDYピンを使って、20-TPメモリに対する書込み と確認の完了をモニタすることができます。20-TP メモリの書込 み時は、電源電圧の変化は許されませんが、EXT_CAP ピンに 1 µF のコンデンサは必要です (図 68 参照)。20-TPをアクティブにする前 は、パワーアップ時にAD5291/AD5292 はミッドスケールに設定さ れます。 パワーアップ時に、RDACレジスタと 20-TPメモリ・レジスタに 対するシフトレジスタ書込みコマンドがディスエーブルされます。 コントロール・レジスタのRDAC書込み保護ビットC1(表 13 と 表 14 参照)は、デフォルトで 0 に設定されます。これにより、ソフト ウェア・コマンドに無関係にRDACレジスタ値の変更が禁止されま す。ただし、ソフトウェア・リセット・コマンド(コマンド 4)また はハードウェアのRESETピンを使って、RDACレジスタを 20-TPメ モリからリフレッシュすることはできます。可変抵抗ワイパー・ ポジションの書込み(RDACレジスタの書込み)をイネーブルときは、 コントロール・レジスタの書込み保護ビットC1 を先に設定する必 要があります。これは、シフトレジスタにコマンド 6 をロードす ることにより行われます(表 11)。20-TP メモリ・ブロック・ビッ トの書込みをイネーブルするときは、コントロール・レジスタの C0 (デフォルトで 0 に設定済み)を最初に 1 に設定する必要があり ます。 表 12.RDAC と 20-TP メモリの書込みと読出し DIN SDO Action 0x1803 0x0500 0x0800 0x0C00 0xXXXX 0x1803 0x0500 0x0100 0x1C00 0x0000 0x0C00 0x000X Enable update of wiper position and 20-TP memory contents through digital interface. Write 0x100 to the RDAC register; wiper moves to ¼ full-scale position. Prepare data read from the RDAC register. Stores RDAC register content into 20-TP memory. The 16-bit word appears out of SDO, where the last 10 bits contain the contents of the RDAC register (0x100). Prepare data read from the control register. NOP Instruction 0 sends 16-bit word out of SDO, where the last four bits contain the contents of the control register. If Bit C3 = 1, the fuse program command is successful. 表 13.コントロール・レジスタのビット・マップ 1 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 X X X X X X C3 C2 C1 C0 1 X = don’t care 表 14.コントロール・レジスタの機能 Bit Name Description C0 20-TP program enable 0 = 20-TP program disabled (default) 1 = enable device for 20-TP program C1 RDAC register write protect 0 = wiper position frozen to value in memory (default)1 1 = allow update of wiper position through digital Interface C2 Calibration enable 0 = resistor performance mode enabled (default) 1 = normal mode enabled C3 20-TP memory program success 0 = fuse program command unsuccessful (default) 1 = fuse program command successful 1 ワイパー・ポジションが 20-TP メモリに直前に書込んだ値に固定されます。 20-TP メモリに書込みが行われない場合は、ワイパーはミッドスケールに固定されます。 Rev. C － 23/30 － AD5291/AD5292 基本動作 可変抵抗ワイパー・ポジション設定の基本モード( RDACレジスタ の書込み)は、コマンド1 (表11参照)とワイパー・ポジション・デ ータをシフトレジスタにロードすることにより実行されます。目 的のワイパー・ポジションを決めたら、ユーザはコマンド3 (表11 参照)をシフトレジスタにロードします。このコマンドは、ワイパ ー・ポジション・データを20-Tメモリ・レジスタへ保存します。6 ms後に、ワイパー・ポジションは20-TPメモリに永久保存されま す。RDYピンを使って、この20-TPに対する書込みの完了をモニ タすることができます。表12 に、シリアル・データ入力(DIN)ワ ード・シーケンスを示すアプリケーション・プログラミング例と SDOピン上のシリアル・データ出力を16進数フォーマットで示し ます。 20-TPのリードバックとスペア・メモリ・ステー タス コマンド 5 を使って、SDOからすべての 20-TP メモリ・レジスタ 値をリードバックすることができます (表 11)。データバイトの下 位 5 ビット (D0～D4) により、リードバック対象のメモリ・ロケ ーションが選択されます(表 16 参照)。選択されたメモリ・ロケー ションのデータは、次の SPI 動作でSDO ピンから出力されます。 この最後の 10 ビットに、指定されたメモリ・ロケーションの値 が含まれます。 読出し専用メモリ・アドレス 0x14 の値とメモリ・アドレス 0x15 の値をコマンド 5 を使って読出すことにより、直前に書込まれた メモリ・ロケーションのアドレスを計算することもできます。 メ モリ・アドレス 0x014 とメモリ・アドレス 0x015 からリード・ バックされたデータバイトは、直前に書込まれたメモリ・ロケー ション・アドレスのサーモメータ・エンコードされた値です。表 15 に示す例の場合、直前に書込まれたロケーションのアドレスは 次のように計算されます。 (ビット数 = メモリ・アドレス 0x14 内の 1) + (ビット数 = メモ リ・アドレス 0x15 内の 1) − 1 = 10 + 8 − 1 = 17 (0x10) 書込まれたメモリ・ロケーションがない場合は、発生されるアド レスは −1 になります。 表 15. 20-TP メモリ・リードバックの例 DIN SDO Action 0x1414 0xXXX X 0x03FF Prepares data read from Memory Address 0x14. 0x1415 0x0000 0x1410 0x0000 Prepares data read from Memory Address 0x15. Sends 16-bit word out of SDO, where the last 10 bits contain the contents of Memory Address 0x14. NOP Command 0 sends 16-bit word out of SDO, where last 10-bits contain the contents of Memory Address 0x15. Prepares data read from memory location 0x10. NOP Instruction 0 sends 16-bit word out of SDO, where the last 10 bits contain the contents of Memory Address 0x10 (17). 0x00FF 0x0000 0xXXX X 表 16.コマンド 5 のメモリ・マップ Data Bits [DB9:DB0]1 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Register Contents X X X X X … X X X X X X X X X X … X X X X X X X X X X … X X X X X X X X X X … X X X X X X X X X X … X X X X X 0 0 0 0 0 … 0 0 1 1 1 0 0 0 0 0 … 1 1 0 0 0 0 0 0 0 1 … 0 1 0 1 1 0 0 1 1 0 … 0 1 1 0 0 0 1 0 1 0 … 1 0 1 0 1 1st programmed wiper location (0x00) 2nd programmed wiper location (0x01) 3rd programmed wiper location (0x02) 4th programmed wiper location (0x03) 5th programmed wiper location (0x04) … 10th programmed wiper location (0x09) 15th programmed wiper location (0x0E) 20th programmed wiper location (0x13) Programmed memory status (thermometer encoded)2 (0x14) Programmed memory status (thermometer encoded)2 (0x15) 1 2 X = don’t care. 残りのスペア・メモリ・ロケーションの計算が可能。 Rev. C － 24/30 － AD5291/AD5292 シャットダウン・モード VLOGIC AD5291/ AD5292 MOSI MICROCONTROLLER SCLK SS DIN SYNC U1 AD5291/ AD5292 RP 2.2kΩ DIN SDO SDO U2 SYNC SCLK SCLK 07674-050 AD5291/AD5292 は、ソフトウェア・シャットダウン・コマンドの コマンド 8(表 11 参照)を実行してLSBをD0 = 1 に設定することによ り、シャットダウン・モードにすることができます。この機能は、 RDACをピンAが開放で、ワイパーWがピンBに接続される特別な 状態にします。RDACレジスタ値は、シャットダウン・モードにな ることにより変化しません。ただし、シャットダウン・モードで は 表 11 に示すすべてのコマンドがサポートされます。シャット ダウン・モードを終了するときは、コマンド 8 (表 11 参照)を実行 して、LSB、D0 = 0 に設定してください。 図 64.SDO を使ったディジーチェーン接続 RDACアーキテクチャ このモードでは、各コードで±1%の抵抗偏差を保証する(すなわち コード=ハーフスケール、RWB =10 kΩ ± 100 Ω)新しい特許取得済 みの 1%端子間抵抗偏差機能が開始されます。±1%の抵抗偏差を実 現するコードについては、表 2 (AD5291)または 表 5(AD5292)を参 照してください。抵抗性能モードは、コントロール・レジスタの ビットC2 を設定することにより開始されます(表 13 と 表 14 参照)。 セトリング・タイム(typ)を 図 50 に示します。 最適性能を実現するため、アナログ・デバイセズはすべてのデジタ ル・ポテンショメータに対してRDACセグメント化アーキテクチ ャの特許を取得しました。特に、AD5291/AD5292 では 3 ステー ジ・セグメント化を採用しています(図 65 参照)。AD5291/AD5292 ワイパー・スイッチは、トランスミッション・ゲートCMOS回路と VDDおよびVSSから駆動されるゲート電圧によりデザインされてい ます。 A リセット RL ハードウェアRESETピンがロー・レベルからハイ・レベルへの変 化すると、RDACレジスタに直前に書込まれた 20-TPメモリ・ロケ ーションの値がロードされます。コマンド 4 を実行することによ りソフトウェアからAD5291/AD5292 をリセットすることもできま す(表 11 参照)。20-TP メモリ・ロケーションが書込まれない場合は、 リセット時にRDAC レジスタにミッドスケールがロードされます。 コントロール・レジスタにはデフォルト・ビットが設定されます ( 表 14 参照)。 シフトレジスタのデータ出力ピン(SDO)は2つの機能を持っていま す。このピンを使って、ワイパー設定値または内部メモリ値を、 それぞれコマンド 2またはコマンド 5を使って、読出すことができ ます(表11)。あるいは、複数のデバイスをディジーチェーン接続 するときに使用することができます。残りの命令は、複数のデバ イスをディジーチェーン接続して同時動作させた場合に有効です。 ディジーチェーン接続は、最小のポート・ピン数でICの制御を可 能にします(図64参照)。SDOピンにはオープン・ドレインのNチャ ンネルFETが内蔵されており、この機能を使う場合、プルアップ 抵抗が必要です。図64に示すように、前のパッケージのSDOピン を 次 の パ ッ ケ ー ジ の DIN ピ ン に 接 続 す る 必 要 が あ り ま す 。 SDO/DINインターフェースにプルアップ抵抗と容量負荷があると、 隣接デバイス間の遅延時間が大きくなるため、クロック周期を長 くする必要が生ずることもあります。 2個のAD5291/AD5292デバイスをディジーチェーン接続する場合、 32ビットのデータが必要になります。先頭の16ビットがU2に、次 の16ビットがU1に行きます。32ビットがすべてそれぞれのシフト レジスタに入力されるまで、SYNCをロー・レベルに維持してお く必要があります。動作が完了すると、SYNCはハイ・レベルに なります。 SW RM RW W RW 8-/10-BIT ADDRESS DECODER RM RL RM RL B 07674-051 ディジーチェーン動作 RM RL 図 65.簡略化した RDAC 回路 可変抵抗のプログラミング 可変抵抗器動作—1%抵抗偏差 AD5291/AD5292 は、2 ピンのみを可変抵抗として使用すると、可 変抵抗器モードで動作します。未使用ピンはフローティングのまま にするか、Wピンに接続することができます(図 66 参照)。 A A W B A W B W B 07674-052 抵抗性能モード 図 66.可変抵抗器モードの構成 ピンAとピンBの間の公称抵抗(RAB)は、20 kΩ、50 kΩ、100 kΩの ものがあり、ワイパー・ピンからアクセスされるタップ・ポイン ト数は 256 または 1024 です。RDACラッチ内の 8/10 ビット・デー タがデコードされて、256/1024 通りのワイパー設定の内の 1 つを 選択します。AD5291/AD5292 は、デフォルトでイネーブルされて いる±1%抵抗性能モードを持っており、コントロール・レジスタ Rev. C － 25/30 － AD5291/AD5292 AD5291: RWB (D) D R AB 256 ポテンショメータ分圧器のプログラミング 電圧出力動作 デジタル・ポテンショメータは、Aピン―Bピン間の入力電圧に比 例した分圧電圧をワイパー―Bピン間およびワイパー―Aピン間に 容易に発生することができます。GNDに対するVDDの極性(これは 正極性)とは異なり、Bに対するA、Aに対するW、Bに対するWの 各電圧にはいずれの極性も可能です。 VIN (1) A W AD5292: RWB (D) D R AB 1024 B (2) ここで、 D は、8/10 ビット RDAC レジスタにロードされるバイナリ・コー ド・データの 10 進数表示。 RAB はピン間抵抗。 機械的ポテンショメータと同様に、W ピンとピン A との間の RDAC 抵抗も、デジタルに制御された相補的な抵抗 RWA を発生し ます。RWA も最大 1%の絶対抵抗誤差となるようにキャリブレーシ ョンされます。RWA は最大抵抗値から開始して、ラッチにロード されるデータが大きくなるほど、減少します。この動作の一般式 は次のようになります。 図 67.ポテンショメータ・モード構成 簡単化ためにワイパー抵抗の影響を無視する場合、A ピンを 30 V に、B ピンをグラウンドにそれぞれ接続すると、ワイパーW―B ピン間に 0 V から開始して 30 V より 1 LSB 低い値までの出力電圧 が発生します。電圧の各 LSB は、ピン A とピン B に加えた電圧 をポテンショメータ分圧器のポジション数 256/1024 で除算した値 に等しくなります。ピン A とピン B に与えられた任意の入力電圧 に対して、グラウンドを基準とした VW の出力電圧を決める式は、 次のように表されます。 AD5291: VW (D) AD5291: RWA (D ) (3) 1024 D R AB 1024 (4) ここで、 D は、8/10 ビット RDAC レジスタにロードされるバイナリ・コー ド・データの 10 進数表示。 RAB はピン間抵抗。 ゼロ・スケール状態では、有限な合計ワイパー抵抗が 120Ωとな ります。デバイスの動作する設定に関らず、A ピン―Bピン間、W ピン―Aピン間、W ピン―Bピン間の電流を最大連続電流±3 mAま たは 表 8 に規定するパルス電流に制限するように注意する必要が あります。そうしないと、内部抵抗の性能低下または破壊が生ず る恐れがあります。 Rev. C D 256 D VA VB 256 256 (5) 1024 D D VA VB 1024 1024 (6) AD5292: 256 D R AB 256 AD5292: RWA (D ) VOUT 07674-053 のビットC2 を設定することにより、イネーブル/ディスエーブル することができます(表 13 と 表 14 参照)。デジタル的に設定され る出力抵抗(W ピンとAピンの間のRWAおよびWピンとB ピンの間 のRWB)は、広いコード範囲で最大±1%の絶対抵抗誤差となるように 内部でキャリブレーションされます。このため、WピンとBピンと の間のデジタル的に設定する出力抵抗を決定する一般式は次のよ うになります。 － 26/30 － VW (D) 図 67 に示すように、AD5291/AD5292 を分圧器モードで使用する 場合、ディスクリート抵抗とマッチングさせるとき、±1% 抵抗偏 差キャリブレーション機能により誤差を小さくすることができま すが、コントロール・レジスタのビット C2 を設定して、内部 ±1% 抵抗偏差キャリブレーション機能をディスエーブル して(表 13 と 表 14 参照)、ワイパー・ポジション更新レートを最適化する ことが推奨されます。この構成では、RDACが比例構成となるため 抵抗偏差は性能に影響しません。 分圧器モードでのデジタル・ポテンショメータの動作は、温度に 対して正確な動作になります。可変抵抗器モードと異なり、出力 電圧は内部抵抗 RWA と RWB の比に依存し、絶対値ではありません。 したがって、温度ドリフトは 5 ppm/°C に減少します。 AD5291/AD5292 EXT_CAP コンデンサ パワーアップ時とAD5291/AD5292 の動作中に、1 µFのコンデンサ をEXT_CAPピンとGNDとの間に接続する必要があります (図 68 参照)。 AD5291/ AD5292 EXT_CAP C1 1µF OTP MEMORY BLOCK パワーアップ・シーケンス 07674-054 GND 図 68. EXT_CAP ピンのハードウェア構成 ピン電圧の動作範囲 AD5291/AD5292の正側VDD電源と負側VSS 電源により、3端子デジ タル・ポテンショメータ動作の動作範囲が決定されます。VDDま たはVSSを超えてピンA、ピンB、ピンWに入力される電源信号は、 内蔵の順方向バイアス・ダイオードによりクランプされます(図69 参照)。 VDD A W VSS 07674-055 B 図 69.VDD と VSS により設定される最大ピン電圧 Rev. C AD5291/AD5292デバイスのグラウンド・ピンは、主にデジタル・ グラウンド基準として使われます。デジタル・グラウンド・バウ ンズを最小にするため、AD5291/AD5292のグラウンド・ピンは共 通グラウンドから離れた所で接続する必要があります。 AD5291/AD5292 に対するデジタル入力コントロール信号はデバイ ス・グラウンド・ピン(GND)を基準として、仕様のセクションに 規定するロジック・レベルを満たす必要があります。 － 27/30 － AD5291/AD5292 が正常にパワーアップ するためには、1 µF のコ ンデンサをEXT_CAP ピンに接続する必要があります。ピンA、ピ ンB、ピンWでの電圧コンプライアンスを制限するダイオードが 内蔵されているため(図69)、ピンA、ピンB、ピンWに電圧を加え る前に先にVDDとVSSを加えることが重要です。そうしないと、ダ イオードが順方向バイアスされて、意図せずにVDDとVSSに電源が 接続されてしまいます。最適なパワーアップ・シーケンスは、 GND、VSS、VLOGIC、VDD、デジタル入力、VA、VB、VWの順序です。 電源投入シーケンスVA 、VB 、VW 、デジタル入力の順は、VDD 、 VSS、VLOGICの投入後であれば、重要ではありません。 パワーアップ・シーケンスと電源のランプ・レートに無関係に、 VLOGIC投入後、パワーオン・プリセットが起動し、20-TPメモリ値 がRDACレジスタに戻されます。 AD5291/AD5292 アプリケーション情報 高電圧 DAC 高精度DAC AD5292 は、出力電圧が 33 Vにもなる高電圧DACとして構成する ことができます。回路を 図 70 に示します。出力は次式で表され ます。 特別に小さくした電圧範囲に対してデバイスの分解能を最適化す ることにより、AD5292 を高精度DACとして構成することができ ます。これは、図 72 に示すように、RDACの両側に外付け抵抗を 接続することにより実現されます。±1%抵抗偏差仕様の改善によ り、ディスクリート抵抗の不一致による誤差が大幅に小さくなり ます。 D 1.2 V 1024 R2 1 R1 (7) ここで、D は 0～1023 の 10 進コード値。 VOUT (D) VDD VDD U2 U1 AD5292 AD8512 AD5292 U1B 20kΩ V– B AD8512 R2 20kΩ VOUT B VDD U2 ±1% V+ OP1177 07674-153 R3 図 72.分解能の最適化 図 70.高電圧 DAC 可変ゲイン計装アンプ 出力ブースタ付きのプログラマブルな電圧源 大電流の調整が必要となるレーザー・ダイオードまたはチューナ ブル・レーザのようなアプリケーションの場合、ブースト電圧源 の使用を検討することができます(図 71 参照)。 U3 2N7002 VIN VOUT 図 73 に示すように、AD5291AD5292 や ADG1207 と AD8221 との 組み合わせにより、データ・アクイジション・システム用の優れ た計装アンプが構成されます。データ・アクイジション・システ ムは低歪み、かつ低ノイズであるため、様々なADCの前でシグナ ル・コンディショニングを行うことができます。 ADG1207 U1 CC AD5292 A U2 OP184 VDD RBIAS SIGNAL +VIN1 IL AD5292 +VIN4 LD –VIN1 07674-155 B W VOUT V– R2 R1 R1 AD8221 –VIN4 図 71.プログラマブルなブースト電圧源 VSS この回路では、オペアンプの反転入力が VOUT をデジタル・ポテン ショメータで設定されたワイパー電圧に等しく維持します。負荷 電流は、N チャンネル FET (U3)を経由して電源から供給されます。 N チャンネル FET の電力処理能力は、(VIN − VOUT) × IL の電力消費 に十分対応できる必要があります。この回路は 33 V 電源で最大 100 mA を出力することができます。 Rev. C － 28/30 － VOUT 07674-156 U1A V+ D1 (8) R1 ((1024 D )1024) RAB R3 VDD RBIAS ADR512 R3 (D 1024 RAB ) V DD 07674-154 VOUT (D) 図 73.データ・アクイジション・システム ゲインは、式 9 を使って次のように計算することができます。 G(D) 1 49.4 kΩ D 1024 R (9) AB AD5291/AD5292 ジッパー・ノイズを小さくする構成とこの構成の使用から得られ る結果を、それぞれ 図 74 と 図 75 に示します。入力はC1 により AC結合され、減衰させられた後に、U2、U3、U4Bにより構成され るウインドウ・コンパレータに入力されます。U6 を使って、信号 をゼロ基準として設定します。コンパレータの上限はオフセット の上に設定されるため、この例では入力が 2.502 V～2.497 Vの範 囲(すなわち 0.005 Vウインドウ)に入るごとにハイ・パルスが出力 されます。信号がウインドウを通過するごとにAD5291/AD5292 が 更新されるように、この出力がSYNC信号とAND結合されます。 デバイスの定期的更新を回避するため、SYNC信号を 1 個ではな く 2 個のパルスとして設定する必要があります。 オーディオ・ボリューム・コントロール AD5291/AD5292 は優れた THD 性能と高電圧機能を持つため、オ ーディオ減衰器やゲイン・アンプとしてデジタル・ボリューム・ コントロールに最適です。これらのシステムで一般的な問題は、 任意の時間にボリューム・レベルに大きなステップ変化が発生す ると、オーディオ信号の突然の不連続が発生して、可聴ジッパ ー・ノイズが発生することです。これを防止するため、ゼロ・ク ロス・ウインドウ検出器をSYNCラインに挿入して、デバイス更新 をオーディオ信号がウインドウを横切るまで遅延させることができ ます。入力信号は絶対 0 V レベルではなく任意の DC レベル上で 動作することがあるため、このケースのゼロ・クロスは信号の AC 結合を意味し、DC オフセット・レベルは信号ゼロ基準点にな ります。 図 75 で、下側のトレースは、ゼロ・クロス・ウインドウの近くで 信号が変化すると、ボリューム・レベルが 1/4 スケールからフル スケールまで変化することを表しています。 C1 VIN 1µF 5V R1 100kΩ R2 200Ω R4 90kΩ +15V +5V –15V U4B U3 VCC ADCMP371 GND 5V U6 V+ AD8541 V– VDD AD5292 A C2 0.1µF 4 +5V R5 10kΩ C3 0.1µF U2 VCC ADCMP371 GND U1 7408 6 1 5 2 +15V VSS U4A W 20kΩ 7408 SYNC SCLK SCLK SDIN SDIN VOUT V– B –15V SYNC GND 07674-157 R3 100kΩ U5 V+ 図 74.ジッパー・ノイズ削減機能付きのオーディオ・ボリューム・コントロール 1 2 07674-158 CHANNEL 1 FREQ = 20.25kHz 1.03V p-p 図 75.ジッパー・ノイズ検出器 Rev. C － 29/30 － AD5291/AD5292 外形寸法 5.10 5.00 4.90 14 8 4.50 4.40 4.30 6.40 BSC 1 7 PIN 1 0.65 BSC 1.20 MAX 0.15 0.05 COPLANARITY 0.10 0.20 0.09 SEATING PLANE 0.30 0.19 8° 0° COMPLIANT TO JEDEC STANDARDS MO-153-AB-1 0.75 0.60 0.45 061908-A 1.05 1.00 0.80 図 76.14 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-14) 寸法: mm オーダー・ガイド Model1 RAB (kΩ) Resolution Memory Temperature Range Package Description Package Option AD5291BRUZ-20 AD5291BRUZ-20-RL7 AD5291BRUZ-50 AD5291BRUZ-50-RL7 AD5291BRUZ-100 AD5291BRUZ-100-RL7 AD5292BRUZ-20 AD5292BRUZ-20-RL7 AD5292BRUZ-50 AD5292BRUZ-50-RL7 AD5292BRUZ-100 AD5292BRUZ-100-RL7 EVAL-AD5292EBZ 20 20 50 50 100 100 20 20 50 50 100 100 256 256 256 256 256 256 1,024 1,024 1,024 1,024 1,024 1,024 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP 20-TP −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C −40°C to +105°C 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP 14-Lead TSSOP Evaluation Board RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 RU-14 1 Z = RoHS 準拠製品。 Rev. C － 30/30 －