四通道、16-bit、串行输入、 4-20 mA和电压输出DAC， 提供动态电源控制 AD5755 产品特性 内功耗最低而优化的DC-DC升压转换器，在电流模式下， 16-bit分辨率和单调性 用于热管理的动态电源控制 电流和电压输出引脚可连接到一个引脚 电流输出范围：0 mA至20 mA、4 mA至20 mA或0 mA至24 mA 总不可调整误差(TUE)：±0.05%(最大值) 电压输出范围(含20%超量程)：0 V至5 V、0 V至10 V、±5 V和 ±10 V 总不可调整误差(TUE)：±0.04%(最大值) 用户可编程失调与增益 片内诊断 片内基准电压源(±10 ppm/°C，最大值) 温度范围：−40°C至+105°C 可以在7.4 V至29.5 V范围内调节输出驱动器的电压，使封装 功耗最小。 该器件采用多功能三线式串行接口，能够以最高30 MHz的 时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、 DSP和 微 控 制 器 接 口 标 准 兼 容 。 该 接 口 还 提 供 可 选 的 CRC-8分组错误校验功能，以及用于监控接口活动的看门 狗定时器。 产品特色 1. 用于热管理的动态电源控制 2. 16-bit性能 3. 多通道 应用 过程控制 致动器控制 PLC(可编程控制器) 配套产品 产品系列：AD5755-1, AD5757 外部基准电压源：ADR445、ADR02 概述 数字隔离器：ADuM1410、ADuM1411 AD5755是一款四通道、电压和电流输出DAC，采用-26.4 V 电源：ADP2302、ADP2303 至+33 V电源供电。片内动态电源控制功能基于为实现片 其他配套产品参见AD5755产品页面 功能框图 AVCC 5.0V AVSS –15V AGND AVDD +15V SWx DVDD VBOOST_x 7.4V TO 29.5V DGND LDAC DC-TO-DC CONVERTER SCLK SDIN SYNC SDO CLEAR DIGITAL INTERFACE IOUT_x + FAULT ALERT GAIN REG A OFFSET REG A AD1 AD0 DAC A CURRENT AND VOLTAGE OUTPUT RANGE SCALING RSET_x +VSENSE_x VOUT_x –VSENSE_x DAC CHANNEL A REFOUT REFERENCE REFIN DAC CHANNEL B DAC CHANNEL C DAC CHANNEL D 07304-100 AD5755 NOTES 1. x = A, B, C, AND D. 图1. Rev. C Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2011–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5755 目录 特性..................................................................................................... 1 数据寄存器 ................................................................................ 33 应用..................................................................................................... 1 控制寄存器 ................................................................................ 35 概述..................................................................................................... 1 回读操作..................................................................................... 38 产品特色 ............................................................................................ 1 产品特性 .......................................................................................... 40 配套产品 ............................................................................................ 1 输出故障..................................................................................... 40 功能框图 ............................................................................................ 1 电压输出短路保护 ................................................................... 40 修订历史 ............................................................................................ 3 数字失调和增益控制............................................................... 40 详细功能框图 ................................................................................... 4 写入期间回读状态 ................................................................... 40 技术规格 ............................................................................................ 5 异步清零..................................................................................... 41 交流工作特性 .............................................................................. 8 分组差错校验 ............................................................................ 41 时序特性....................................................................................... 9 看门狗定时器 ............................................................................ 41 绝对最大额定值............................................................................. 12 输出报警..................................................................................... 41 ESD警告...................................................................................... 12 内部基准电压源........................................................................ 41 引脚配置和功能描述 .................................................................... 13 外部电流设置电阻 ................................................................... 41 典型性能参数 ................................................................................. 16 数字压摆率控制........................................................................ 42 电压输出..................................................................................... 16 功耗控制..................................................................................... 42 电流输出..................................................................................... 20 DC-DC转换器 ........................................................................... 42 DC-DC模块................................................................................ 24 AICC电源要求—静态 ................................................................ 44 基准电压源 ................................................................................ 25 AICC电源要求—压摆率............................................................ 44 概述 ............................................................................................. 26 应用信息 .......................................................................................... 46 术语................................................................................................... 27 相同引脚上的电压和电流输出范围 .................................... 46 工作原理 .......................................................................................... 29 采用内部RSET的电流输出模式 ............................................... 46 DAC架构 .................................................................................... 29 精密基准电压源的选择 .......................................................... 46 AD5755上电状态 ...................................................................... 29 驱动感性负载 ............................................................................ 47 串行接口..................................................................................... 30 瞬变电压保护 ............................................................................ 47 传递函数..................................................................................... 30 微处理器接口 ............................................................................ 47 寄存器 .............................................................................................. 31 布局指南..................................................................................... 47 正确写入/使能输出的编程序列............................................ 32 电流隔离接口 ............................................................................ 48 更改和重新编程范围............................................................... 32 外形尺寸 .......................................................................................... 49 订购指南..................................................................................... 49 Rev. B | Page 2 of 52 AD5755 修订历史 2013年1月—修订版B至修订版C 更改图6 ............................................................................................. 11 更改图2 ............................................................................................... 4 更改表5 ............................................................................................. 13 热阻从20°C/W更改为28°C/W ..................................................... 12 更改图13 ........................................................................................... 16 更改表5的引脚6描述 ..................................................................... 13 更改图21 ........................................................................................... 18 更改图25 ........................................................................................... 18 更改图37 ........................................................................................... 20 更改表9的位DUT_AD1、DUT_AD0描述................................ 33 更改图44 ........................................................................................... 22 更改分组差错校验部分................................................................. 41 更改图56和图58 .............................................................................. 24 更改图79 ........................................................................................... 43 更改图71 ........................................................................................... 29 更改图84 ........................................................................................... 47 更改“AD5575上电状态”部分 ....................................................... 29 更新“外形尺寸”............................................................................... 49 更改表17 ........................................................................................... 35 更改“订购指南”............................................................................... 49 更改“回读操作“部分和表26......................................................... 38 更改“电压输出短路保护”部分 .................................................... 40 2012年5月—修订版A至修订版B 更改图2 ............................................................................................... 4 更改图21 ........................................................................................... 18 更改图43 ........................................................................................... 22 更改“内部基准电压”部分 ............................................................. 41 更改图78 ........................................................................................... 41 更改图81至图84的标题 ................................................................. 44 更改“瞬态电压保护”部分和图85 ................................................ 47 更改“电流隔离接口”部分 ............................................................. 48 2011年5月—修订版0：初始版 2011年11月—修订版0至修订版A 更改图2 ............................................................................................... 4 更改表1 ............................................................................................... 5 添加时序图标题并更改图5 .......................................................... 10 Rev. B | Page 3 of 52 AD5755 详细功能框图 AVCC 5.0V AVSS –15V DVDD DGND LDAC CLEAR SCLK SDIN SYNC SDO AGND SWA POWER-ON RESET INPUT SHIFT REGISTER AND CONTROL FAULT STATUS REGISTER ALERT AVDD +15V VBOOST_A DC-TO-DC CONVERTER POWER CONTROL 16 INPUT REG A + DAC REG A 16 7.4V TO 29.5V VSEN1 REG R2 DAC A VSEN2 R3 GAIN REG A OFFSET REG A IOUT_A RSET_A R1 WATCHDOG TIMER (SPI ACTIVITY) 30k REFOUT REFIN VREF REFERENCE BUFFERS VOUT RANGE SCALING DAC CHANNEL A +VSENSE_A VOUT_A –VSENSE_A IOUT_B, IOUT_C, IOUT_D AD0 AD5755 RSET_B, RSET_C, RSET_D DAC CHANNEL B DAC CHANNEL C +VSENSE_B, +VSENSE_C, +VSENSE_D DAC CHANNEL D VOUT_B, VOUT_C, VOUT_D SWB, SWC, SWD 图2. Rev. B | Page 4 of 52 VBOOST_B, VBOOST_C, VBOOST_D 07304-001 AD1 AD5755 技术规格 AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND = GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 1 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均为 TMIN至TMAX。 表1. 参数1 电压输出 输出电压范围 分辨率 精度 总不可调整误差(TUE) B级 A级 TUE长期稳定性 相对精度(INL) 差分非线性(DNL) 零刻度误差 零刻度TC2 最小值 典型值 0 0 −5 −10 0 0 −6 −12 16 最大值 单位 5 10 +5 +10 6 12 +6 +12 V V V V V V V V Bits AVSS = −15 V,有负载和无负载 −0.04 −0.03 −0.25 −0.075 −0.006 −0.008 −1 −0.03 ±0.0032 ±0.02 35 ±0.0012 ±0.0012 ±0.002 ±2 +0.04 +0.03 +0.25 +0.075 +0.006 +0.008 +1 +0.03 双极性零误差 双极性零刻度TC2 −0.03 ±0.002 ±1 +0.03 失调误差 失调TC2 −0.03 ±0.002 ±2 +0.03 增益误差 增益TC2 −0.03 ±0.004 ±3 +0.03 满刻度误差 满刻度TC2 −0.03 ±0.002 ±2 +0.03 1 1 20 2.2 1.4 输出特性2 上裕量 下裕量 输出电压漂移与时间的关系 短路电流 负载 容性负载稳定性 直流输出阻抗 直流电源抑制比 测试条件/注释 12/6 1 16/8 10 2 0.06 50 % FSR % FSR % FSR % FSR ppm FSR % FSR % FSR LSB % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C V V ppm FSR mA kΩ nF µF Ω µV/V Rev. B | Page 5 of 52 TA = 25°C TA = 25°C 1000小时后漂移, T J = 150°C 范围：0 V至5 V、0 V至10 V、±5 V、±10 V 超量程 保证单调性 相对于VBOOST电源电压 相对于AVSS电源电压 1000小时后漂移，¾刻度输出，TJ = 150°C， AVSS = −15 V 用户可编程，默认值为16 mA(典型值) 额定性能 连接220 pF外部补偿电容 AD5755 参数1 直流串扰 电流输出 输出电流范围 分辨率 精度(外部RSET) 总不可调整误差(TUE) B级 A级 TUE长期稳定性 相对精度(INL) 差分非线性(DNL) 失调误差 失调误差漂移2 最小值 典型值 24 0 0 4 16 最大值 单位 µV 24 20 20 mA mA mA Bits 假设为理想电阻；更多信息参见“外部电流 设置电阻”部分。 −0.05 −0.2 −0.006 −1 −0.05 ±0.009 ±0.04 100 ±0.005 ±4 +0.05 +0.2 +0.006 +1 +0.05 增益误差 增益TC2 −0.05 ±0.004 ±3 +0.05 满刻度误差 满刻度TC2 −0.05 ±0.008 ±5 +0.05 直流串扰 精度(内部RSET) 总不可调整误差(TUE)3, 4 B级 A级 TUE长期稳定性 相对精度(INL) 相对精度(INL) 差分非线性(DNL) 失调误差3, 4 0.0005 −0.14 −0.11 −0.35 −0.2 满刻度TC2 直流串扰4 输出特性2 电流环路顺从电压 +0.04 180 +0.14 +0.11 +0.35 +0.2 +0.006 +0.004 −1 −0.05 −0.04 +1 +0.05 +0.04 −0.12 −0.06 增益TC2 满刻度误差3、4 ±0.009 −0.006 −0.004 失调误差漂移2 增益误差 测试条件/注释 −0.14 −0.1 ±0.007 ±6 ±0.002 ±9 ±0.007 ±14 +0.12 +0.06 +0.14 +0.1 −0.011 VBOOST_x − 2.4 VBOOST_x − 2.7 % FSR % FSR ppm FSR % FSR LSB % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR % FSR % FSR % FSR % FSR ppm FSR % FSR % FSR LSB % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR 保证单调性 外部R SET TA = 25°C TA = 25°C 1000小时后漂移，TJ = 150°C TA = 25°C 保证单调性 TA = 25°C TA = 25°C TA = 25°C 内部R SET V 输出电流漂移与时间的关系 90 140 1000小时后漂移，TJ = 150°C ppm FSR ppm FSR Rev. B | Page 6 of 52 1000小时后漂移，¾刻度输出，TJ = 150°C 外部R SET 内部R SET AD5755 参数1 阻性负载 输出阻抗 直流电源抑制比 基准电压输入/输出 基准输入2 基准输入电压 直流输入阻抗 基准输出 输出电压 基准TC2 输出噪声(0.1 Hz至10 Hz)2 噪声频谱密度2 输出电压漂移与时间的关系2 容性负载2 负载电流 短路电流 电压调整率2 负载调整率2 热滞2 DC-DC 开关 开关导通电阻 开关漏电流 峰值电流限制 振荡器 振荡器频率 最大占空比 数字输入2 输入高电压VIH 输入低电压VIL 输入电流 引脚电容 数字输出2 SDO, ALERT 输出低电压VOL 输出高电压VOH 高阻抗漏电流 最小值 100 0.02 最大值 1000 单位 Ω 1 MΩ µA/V 测试条件/注释 DC-DC转换器的最大负载为1 kΩ，选择时不 超过合规要求即可；参见图52和表25中的 DC-DC MaxV位。 4.95 45 5 150 5.05 V MΩ 额定性能 4.995 −10 5 ±5 7 100 180 1000 9 10 3 95 160 5 5.005 +10 V ppm/°C µV p-p nV/√Hz ppm nF mA mA ppm/V ppm/mA ppm ppm TA = 25°C 0.425 10 0.8 11.5 13 14.5 见图64 见图63 第一温度周期 第二温度周期 该振荡器经分频后，给DC-DC转换器提供 开关频率 410 kHz DC-DC开关频率 符合JEDEC标准 每引脚 每引脚 0.4 V V 吸电流200 µA 源电流200 µA +1 µA 2.6 2.5 pF 0.4 V V V 33 −10.8 5.5 V V V 0.6 3.6 9 −26.4 2.7 见图63 V V µA pF 0.8 +1 DVDD − 0.5 −1 MHz % 2 −1 10 kHz时 1000小时后漂移，TJ = 150°C Ω nA A 89.6 高阻抗输出电容 FAULT 输出低电压VOL 输出低电压VOL 输出高电压VOH 电源要求 AVDD AVSS DVDD 典型值 Rev. B | Page 7 of 52 10 kΩ上拉电阻，至DVDD 2.5 mA时 10 kΩ上拉电阻，至DVDD AD5755 参数1 AVCC AIDD AISS 最小值 4.5 典型值 最大值 5.5 10.5 单位 V mA 7 −8.8 7.5 mA mA 9.2 11 mA mA 1 2.7 mA mA 1 mA mW 8.6 −11 −1.7 DICC AICC IBOOST 5 173 功耗 1 2 3 4 5 测试条件/注释 所有通道均为电压输出模式，输出端空载， 电源电压范围内 所有通道均为电流输出模式 所有通道均为电压输出模式，输出端空载， 电源电压范围内 所有通道均为电流输出模式 VIH = DVDD，VIL = DGND，内部振荡器处于运 行状态，电源电压范围内 输出端空载，电源电压范围内 每通道，电压输出模式，输出端空载，电源 电压范围内 每通道，电流输出模式 AVDD = 15 V，AVSS = −15 V，DC-DC转换器使能， 电流输出模式，输出禁用 温度范围：−40°C至+105℃；+25℃(典型值)。 通过设计和特性保证，但未经生产测试。 对于采用内部RSET的电流输出，失调、满量程和TUE测量不包括直流串扰。测量在所有4个通道均使能并加载相同代码的情况下进行。 有关直流串扰的详细说明，参见“采用内部RSET的电流输出模式”部分。 图54、图55、图56和图57所示的效率曲线图包含IBOOST静态电流。 交流工作特性 AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND = GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 2 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均为 TMIN至TMAX。 表2. 参数1 动态性能 电压输出 输出电压建立时间 最小值 典型值 最大值 11 测试条件/注释 5 V阶跃至±0.03% FSR，0 V至5 V范围 10 V阶跃至±0.03% FSR，0 V至10 V范围 100 mV阶跃至1 LSB(16-bitLSB)，0 V至10 V范围 0 V至10 V范围 压摆率 上电毛刺能量 数模转换毛刺能量 毛刺脉冲峰值幅度 数字馈通 DAC间串扰 输出噪声(0.1 Hz至10 Hz 带宽) 输出噪声频谱密度 1.9 150 6 25 1 2 0.15 150 µs µs µs V/µs nV-sec nV-sec mV nV-sec nV-sec LSB 峰峰值 nV/√Hz 交流电源抑制比 83 dB 15 参见测试 条件/注释 0.15 µs ms 至0.1% FSR(0 mA至24 mA) 参见图48、图49和图50 LSB 峰峰值 nA/√Hz 16位LSB，0 mA至24 mA范围 18 13 电流输出 输出电流建立时间 输出噪声(0.1 Hz至10 Hz 带宽) 输出噪声频谱密度 1 单位 0.5 通过设计和特性保证，但未经生产测试。 Rev. B | Page 8 of 52 0 V至10 V范围 16位LSB，0 V至10 V范围 测量条件：10 kHz、中间电平输出、0 V 至10 V范围 200 mV、50 Hz/60 Hz正弦波叠加于电源 电压上 测量条件：10 kHz、中间电平输出、0 mA 至24 mA范围 AD5755 时序特性 AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND = GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 1 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均为 TMIN至TMAX。 表3. 参数1, 2, 3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15 t16 t17 t18 t19 4 1 2 3 4 在TMIN、TMAX的限值 33 13 13 13 13 198 5 5 20 单位 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) µs(最小值) 5 10 500 参见“交流工作特性” 部分 10 5 40 21 5 500 800 20 5 µs(最小值) ns(最小值) ns(最大值) µs(最大值) 描述 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC 下降沿到SCLK下降沿建立时间 第24/32个SCLK下降沿到SYNC上升沿(参见图77) SYNC 高电平时间 数据建立时间 数据保持时间 SYNC 上升沿到LDAC下降沿(全部DAC更新，或者任意通道使能数字压摆率 控制) SYNC 上升沿到LDAC下降沿(单个DAC更新) LDAC 低电平脉冲宽度 LDAC 下降沿到DAC输出响应时间 DAC输出建立时间 ns(最小值) µs(最大值) ns(最大值) µs(最小值) µs(最小值) ns(最小值) ns(最小值) µs(最小值) µs(最小值) CLEAR高电平时间 CLEAR激活时间 SCLK上升沿到SDO有效 SYNC 上升沿到DAC输出响应时间(LDAC = 0)(全部DAC更新) SYNC 上升沿到DAC输出响应时间(LDAC = 0)(单个DAC更新) LDAC 下降沿到SYNC上升沿 RESET 脉冲宽度 SYNC 高电平到下一个SYNC低电平(数字压摆率控制使能)(全部DAC更新) SYNC 高电平到下一个SYNC低电平(数字压摆率控制禁用)(单个DAC更新) 通过设计和特性保证，但未经生产测试。 所有输入信号均指定tRISE = tFALL = 5 ns(10%至90% DVDD)并从1.2 V电平起开始计时。 参见图3、图4、图5和图6。 此特性适用于LDAC在写周期保持低电平时；否则参见t9。 Rev. B | Page 9 of 52 AD5755 时序图 t1 SCLK 1 2 24 t3 t6 t2 t4 t5 SYNC t8 t7 SDIN t19 MSB LSB t10 t10 t9 LDAC t17 t12 t11 VOUT_x LDAC = 0 t12 t16 VOUT_x t13 CLEAR t14 VOUT_x 07304-002 t18 RESET 图3. 串行接口时序图 SCLK 1 1 24 24 t6 SYNC MSB LSB MSB LSB INPUT WORD SPECIFIES REGISTER TO BE READ NOP CONDITION MSB SDO UNDEFINED LSB t15 图4. 回读时序图 Rev. B | Page 10 of 52 SELECTED REGISTER DATA CLOCKED OUT 07304-203 SDIN AD5755 LSB 1 MSB 16 2 SCLK SDO R/W DUT_ AD1 DUT_ AD0 SDO DISABLED X X X D15 D14 D1 D0 SDO_ ENAB STATUS STATUS STATUS STATUS 图5. 写入期间回读状态 200µA TO OUTPUT PIN IOL VOH (MIN) OR VOL (MAX) CL 50pF 200µA IOH 图 6. SDO时序图负载电路 Rev. B | Page 11 of 52 07304-005 SDIN 07304-204 SYNC AD5755 绝对最大额定值 除非另有说明，TA = 25°C。100 mA以下的瞬态电流 注意，超出上述绝对最大额定值可能会导致器件永久性损 不会造成SCR闩锁。 坏。这只是额定最值，不表示在这些条件下或者在任何其 表4. 它超出本技术规范操作章节中所示规格的条件下，器件能 参数 AVDD, VBOOST_x 至AGND, DGND AVSS 至AGND, DGND AVDD 至AV SS AVCC 至AGND DVDD 至DGND 数字输入至DGND 数字输出至DGND REFIN、REFOUT至AGND VOUT_x 至AGND +VSENSE_x, −VSENSE_x 至AGND IOUT_x 至AGND SWx 至AGND AGND, GNDSWx 至DGND 工作温度范围(TA) 工业1 存储温度范围 结温(TJ最大值) 64引脚 LFCSP θJA热阻2 功耗 引脚温度 焊接 1 2 额定值 −0.3 V至+33 V +0.3 V至−28 V −0.3 V至+60 V −0.3 V至+7 V −0.3 V至+7 V −0.3 V至DVDD + 0.3 V或+7 V (取较小者) −0.3 V至DVDD + 0.3 V或+7 V (取较小者) −0.3 V至AVDD + 0.3 V或+7 V (取较小者) AVSS至VBOOST_x或33 V (若使用DC-DC电路) AVSS至VBOOST_x或33 V (若使用DC-DC电路) AVSS至VBOOST_x或33 V (若使用DC-DC电路) −0.3至+33 V −0.3 V至+0.3 V 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 ESD警告 −40°C至+105°C −65°C至+150°C 125°C 28°C/W (TJ max − TA)/θJA JEDEC工业标准 J-STD-020 为使结温低于125°C，必须降低芯片额定功耗。 基于JEDEC 4层测试板 Rev. B | Page 12 of 52 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在遇 到高能量ESD时，器件可能会损坏。因此，应当采 取适当的ESD防范措施，以避免器件性能下降或功 能丧失。 AD5755 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 RSET_C RSET_D REFOUT REFIN COMPLV_D –VSENSE_D +VSENSE_D COMPDCDC_D VBOOST_D VOUT_D IOUT_D AVSS COMPLV_C –VSENSE_C +VSENSE_C VOUT_C 引脚配置和功能描述 PIN 1 INDICATOR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 AD5755 TOP VIEW (Not to Scale) 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 COMPDCDC_C IOUT_C VBOOST_C AVCC SWC GNDSWC GNDSWD SWD AVSS SWA GNDSWA GNDSWB SWB AGND VBOOST_B IOUT_B NOTES 1. THIS EXPOSED PADDLE SHOULD BE CONNECTED TO THE POTENTIALOF THE AVSS PIN, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 07304-006 POC RESET AVDD COMPLV_A –VSENSE_A +VSENSE_A COMPDCDC_A VBOOST_A VOUT_A IOUT_A AVSS COMPLV_B –VSENSE_B +VSENSE_B VOUT_B COMPDCDC_B 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 RSET_B RSET_A REFGND REFGND AD0 AD1 SYNC SCLK SDIN SDO DVDD DGND LDAC CLEAR ALERT FAULT 图7. 引脚配置 表5. 引脚功能描述 引脚编号 引脚名称 1 RSET_B 2 RSET_A 3 4 5 6 7 REFGND REFGND AD0 AD1 SYNC 8 SCLK 9 10 11 12 13 SDIN SDO DVDD DGND LDAC 14 CLEAR 描述 可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_B温度漂移性能。 参见“产品特性”部分。 可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_A温度漂移性能。 参见“产品特性”部分。 内部基准电压源的地基准点。 内部基准电压源的地基准点。 片上待测器件(DUT)的地址解码引脚。 片上DUT的地址解码引脚。使用PEC时，不建议将AD1和AD0均接低电平(参见“分组错误校验”部分)。 低电平输入有效。这是串行接口的帧同步信号。当SYNC处于低电平时，数据在SCLK下降沿 输入。 串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速度最高可达 30 MHz。 串行数据输入。数据必须在SCLK的下降沿有效。 串行数据输出。用于以回读模式从串行寄存器逐个输出数据。参见图4和图5。 数字电源。电压范围为2.7 V至5.5 V。 数字地。 加载DAC，低电平输入有效。用于更新DAC寄存器和DAC输出。当永久接为低电平时，在SYNC 的上升沿更新所寻址的DAC数据寄存器。如果LDAC在写入周期保持高电平，DAC输入寄存器 会更新，但DAC输出更新仅发生在LDAC的下降沿(参见图3)。利用该模式可以同时更新所有 模拟输出。LDAC引脚不能悬空。 高电平有效边沿敏感输入。置位该引脚可将输出电流和电压设为预编程的清零代码位设置。 只有已使能清零功能的通道才会被清零。更多详情参见“产品特性”部分。当CLEAR功能激活 时，不能向DAC输出寄存器写入数据。 Rev. B | Page 13 of 52 AD5755 引脚编号 引脚名称 15 ALERT 16 FAULT 17 POC 18 19 20 RESET AVDD COMPLV_A 21 −VSENSE_A 22 23 +VSENSE_A COMPDCDC_A 24 VBOOST_A 25 26 27 28 VOUT_A IOUT_A AVSS COMPLV_B 29 −VSENSE_B 30 31 32 +VSENSE_B VOUT_B COMPDCDC_B 33 34 IOUT_B VBOOST_B 35 36 37 38 39 40 41 42 43 AGND SWB GNDSWB GNDSWA SWA AVSS SWD GNDSWD GNDSWC 描述 高电平有效输出。当接口引脚在预定时间内无SPI活动时，该引脚将被置位。更多详情参见“产品特性” 部分。 低电平有效输出。当检测到电流模式的开路或电压模式的短路时，或者检测到PEC错误或者过热状态 时，该引脚将被置位低电平(详见“产品特性”部分)。开漏输出。 上电条件。该引脚决定上电条件，在上电期间或器件复位后读取。如果POC = 0，则器件上电时，其电 压和电流通道均为三态模式。如果POC = 1，则器件上电时，电压输出通道上有一个接地的30 kΩ下拉电 阻，电流通道为三态模式。 硬件复位，低电平有效输入。 正模拟电源。电压范围为9 V至33 V。 VOUT_A输出缓冲的可选补偿电容连接。在此引脚与VOUT_A引脚之间连接一个220 pF电容允许电压输出驱 动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。 VOUT_A负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V 范围内。 VOUT_A正电压输出负载连接的检测连接。 DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道A DC-DC转换器的反馈环路。 或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产 品特性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。 通道A电流输出级的电源引脚(见图72)。同时也是VOUT_x级的电源引脚，由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能，须按照图78所示进行连接。 DAC通道A的缓冲模拟输出电压。 DAC通道A的电流输出引脚。 负模拟电源引脚。电压范围为−10.8 V至−26.4 V。 VOUT_B输出缓冲的可选补偿电容连接。在此引脚与VOUT_B引脚之间连接一个220 pF电容允许电压输出驱 动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。 VOUT_B负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V范 围内。 VOUT_B正电压输出负载连接的检测连接。 DAC通道B的缓冲模拟输出电压。 DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道B DC-DC转换器的反馈环路。 或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产 品特性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。 DAC通道B的电流输出引脚。 通道B电流输出级的电源引脚(见图72)。同时也是VOUT_x级的电源引脚，由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能，须按照图78所示进行连接。 模拟电路的地参考点。此引脚必须连接到0 V。 通道B DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图78所示进行连接。 DC-DC开关电路的地连接引脚。此引脚应始终连接到地。 DC-DC开关电路的地连接引脚。此引脚应始终连接到地。 通道A DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图78所示进行连接。 负模拟电源引脚。电压范围为-10.8 V至-26.4 V。 通道D DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图78所示进行连接。 DC-DC开关电路的地连接引脚。此引脚应始终连接到地。 DC-DC开关电路的地连接引脚。此引脚应始终连接到地。 Rev. B | Page 14 of 52 AD5755 引脚编号 44 45 46 引脚名称 SWC AVCC VBOOST_C 47 48 IOUT_C COMPDCDC_C 49 50 51 VOUT_C +VSENSE_C −VSENSE_C 52 COMPLV_C 53 54 55 56 AVSS IOUT_D VOUT_D VBOOST_D 57 COMPDCDC_D 58 59 +VSENSE_D −VSENSE_D 60 COMPLV_D 61 62 63 REFIN REFOUT RSET_D 64 RSET_C EPAD 描述 通道C DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图78所示进行连接。 DC-DC电路的电源引脚。 通道C 电流输出级的电源引脚(见图72)。同时也是VOUT_x级的电源引脚，由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能，须按照图78所示进行连接。 DAC通道C的电流输出引脚。 DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道C DC-DC转换器的 反馈环路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引 脚与地之间(详见“产品特性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。 DAC通道C的缓冲模拟输出电压。 VOUT_C正电压输出负载连接的检测连接。 VOUT_C负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压 的±3.0 V范围内。 VOUT_C输出缓冲的可选补偿电容连接。在此引脚与VOUT_C引脚之间连接一个220 pF电容允许电 压输出驱动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。 负模拟电源引脚。 DAC通道D的电流输出引脚。 DAC通道D的缓冲模拟输出电压。 通道D电流输出级的电源引脚(见图72)。同时也是VOUT_x级的电源引脚，由DC-DC转换器调节至15 V。 若要使用器件的DC-DC功能，须按照图78所示进行连接。 DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道D DC-DC转换器的 反馈环路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引 脚与地之间(详见“产品特性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。 VOUT_D正电压输出负载连接的检测连接。 VOUT_D负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的 ±3.0 V范围内。 VOUT_D输出缓冲的可选补偿电容连接。在此引脚与VOUT_D引脚之间连接一个220 pF电容允许电压输 出驱动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。 外部基准电压输入。 内部基准电压输出。建议在REFOUT与REFGND之间放置一个0.1 µF电容。 可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_D温度漂移性能。 参见“产品特性”部分。 可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_C温度漂移性能。 参见“产品特性”部分。 裸露焊盘。此裸露焊盘应连接到AVSS引脚的电位，或者不进行电气连接。建议将焊盘热连接到铜 层，增强散热性能。 Rev. B | Page 15 of 52 AD5755 典型工作特性 电压输出 0.0015 0.0015 ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC 0.0010 0.0010 INL (%FSR) 0 0 +5V RANGE MAX INL ±5V RANGE MAX INL +5V RANGE MIN INL ±5V RANGE MIN INL AVDD = +15V AVSS = –15V OUTPUT UNLOADED –0.0005 –0.0005 0 10k 20k 30k 40k 50k 60k CODE –0.0015 –40 –20 40 60 80 100 图11. 积分非线性误差与温度的关系 1.0 ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC 0.8 0.6 0.8 0.6 DNL ERROR (LSB) 0.4 0.2 0 –0.2 –0.4 0.4 0.2 –0.2 –0.4 –0.6 –0.8 –0.8 10k 20k 30k 40k 50k 60k CODE –1.0 –40 07304-024 0 图9. 差分非线性误差与DAC代码的关系 0.006 0 –0.002 –0.004 –0.006 0 10k 20k 30k 40k 50k 60k CODE 07304-025 –0.008 –0.010 0 20 40 60 TEMPERATURE (°C) 80 100 0.012 TOTAL UNADJUSTED ERROR (%FSR) 0.002 –20 图12. 差分非线性误差与温度的关系 ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC 0.004 DNL ERROR MAX DNL ERROR MIN 0 –0.6 –1.0 AVDD = +15V AVSS = –15V ALL RANGES 07304-128 1.0 DNL ERROR (LSB) 20 TEMPERATURE (°C) 图8. 积分非线性误差与DAC代码的关系 TOTAL UNADJUSTED ERROR (%FSR) 0 07304-127 –0.0010 07304-023 –0.0010 +10V RANGE MAX INL ±10V RANGE MAX INL +10V RANGE MIN INL ±10V RANGE MIN INL 图10. 总不可调整误差与DAC代码的关系 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.010 0.008 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.006 0.004 0.002 0 –0.002 –0.004 –0.006 –40 –20 0 20 40 60 80 TEMPERATURE (°C) 图13. 总不可调整误差与温度的关系 Rev. B | Page 16 of 52 100 07304-129 INL ERROR (%FSR) 0.0005 0.0005 AD5755 0.012 0.010 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.008 0.006 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.006 0.004 0.002 0 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.004 0.002 0 –0.002 –0.002 20 40 60 80 100 TEMPERATURE (°C) –0.006 –40 –20 0.0010 0.0010 ZERO-SCALE ERROR (%FSR) 0.0015 0 –0.0005 +5V RANGE +10V RANGE –20 0 20 60 80 100 TEMPERATURE (°C) 100 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE AVDD = +15V AVSS = –15V OUTPUT UNLOADED –0.0010 –0.0020 –40 –20 0 20 40 60 TEMPERATURE (°C) 图18. 零刻度误差与温度的关系 0.0020 0.0020 0.0015 0.0015 0.0010 INL EROR (%FSR) 0.0010 0.0005 0 ±5V RANGE ±10V RANGE –0.0005 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0 20 0V TO 10V RANGE MAX INL 0V TO 10V RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0 –0.0005 –0.0015 –0.0015 –20 0.0005 –0.0010 40 60 TEMPERATURE (°C) 80 100 07304-134 BIPOLAR ZERO ERROR (%FSR) 80 –0.0005 0.0025 –0.0020 –40 100 0 图15. 失调误差与温度的关系 –0.0010 80 0.0005 –0.0015 40 60 图16. 双极性零误差与温度的关系 –0.0020 10 15 20 25 30 SUPPLY (V) 图19. 积分非线性误差与AVDD/|AVSS|的关系 Rev. B | Page 17 of 52 07304-034 –0.0025 –40 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 07304-133 OFFSET (%FSR) 0.0005 –0.0020 40 图17. 增益误差与温度的关系 0.0015 –0.0015 20 TEMPERATURE (°C) 图14. 满刻度误差与温度的关系 –0.0010 0 07304-136 0 07304-132 –20 07304-135 –0.004 –0.004 –0.006 –40 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.008 GAIN ERROR (%FSR) FULL-SCALE ERROR (%FSR) 0.010 AD5755 1.0 0.6 0.4 0.2 DNL ERROR MAX DNL ERROR MIN 0 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED 8 OUTPUT VOLTAGE (V) 0.8 DNL ERROR (LSB) 12 AVDD = +15V AVSS = –15V ALL RANGES TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V –0.2 –0.4 –0.6 4 0 –4 –8 15 20 25 –12 –5 07304-138 –1.0 10 30 SUPPLY (V) 0 图20. 差分非线性误差与AVDD /|AVSS |的关系 OUTPUT VOLTAGE (V) 0 4 0 –4 –0.004 10 15 20 25 30 –12 –5 SUPPLY (V) 0 图21. 总非调整误差与AVDD /|AVSS |的关系 10 15 图24. 满刻度负阶跃 0.0020 15 8mA LIMIT, CODE = 0xFFFF 16mA LIMIT, CODE = 0xFFFF OUTPUT VOLTAGE (mV) 0.0010 0.0005 0 –0.0005 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C –0.0015 –12 –8 –4 0 4 8 12 OUTPUT CURRENT (mA) 16 5 0 –5 –10 –15 20 图22. 输出放大器的源电流和吸电流能力 –20 EXTERNAL RESISTOR = VISHAY S102C, 0.6ppm 0 1 2 3 TIME (µs) 图25. 数模转换毛刺 Rev. B | Page 18 of 52 4 5 07304-039 –0.0010 –16 0x7FFF TO 0x8000 0x8000 TO 0x7FFF AVDD = +15V AVSS = –15V ±10V RANGE TA = 25ºC 10 07304-036 OUTPUT VOLTAGE DELTA (V) 5 TIME (µs) 07304-038 –8 –0.002 07304-035 TOTAL UNADJUSTED ERROR (%FSR) AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED 8 0.002 –0.0020 –20 15 12 0V TO 10V RANGE MAX TUE 0V TO 10V RANGE MIN TUE TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0.004 0.0015 10 图23. 满刻度正阶跃 0.008 0.006 5 TIME (µs) 07304-037 –0.8 AD5755 40 20 OUTPUT VOLTAGE (mV) 10 5 0 –5 0 –20 –40 –60 POC = 1 POC = 0 –80 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C INT_ENABLE = 1 –100 –10 –120 0 1 2 3 4 5 6 7 8 9 10 TIME (s) –140 07304-040 –15 0 2 –20 100 –40 0 –100 1 2 3 4 5 6 7 8 9 10 07304-041 0 TIME (µs) –60 –80 25 20 15 10 5 0 –5 –10 –15 0 25 50 75 TIME (µs) 100 125 07304-043 AVDD = +15V AVSS = –15V TA = 25°C –20 –120 10 100 1k 10k 100k FREQUENCY (Hz) 图30. VOUT_x PSRR与频率的关系 图27. 峰峰值噪声(100 kHz带宽) OUTPUT VOLTAGE (mV) AVDD = +15V VBOOST = +15V AVSS = –15V TA = 25°C –100 –200 –25 10 0 ±10V RANGE OUTPUT UNLOADED TA = 25°C 200 –300 8 图29. VOUT_x 与输出使能时间的关系 VOUT_X PSRR (dB) OUTPUT VOLTAGE (µV) AVDD = +15V AVSS = –15V 6 TIME (µs) 图26. 峰峰值噪声(0.1 Hz至10 Hz带宽) 300 4 图28. VOUT_x 与上电时间的关系 Rev. B | Page 19 of 52 1M 10M 07304-045 OUTPUT VOLTAGE (µV) 60 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED 07304-044 15 AD5755 电流输出 0.0010 0.0005 –0.0005 –0.0015 4mA TO 4mA TO 4mA TO 4mA TO –0.0025 0 20mA, 20mA, 20mA, 20mA, 10000 EXTERNAL RSET EXTERNAL RSET , WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET , WITH DC-TO-DC CONVERTER 20000 30000 40000 50000 60000 CODE 0.0006 0.0004 4mA TO 0mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0.0002 0 –0.0002 –0.0008 –20 0.2 0 –0.2 –0.4 –0.6 0 10000 EXTERNAL R SET EXTERNAL R SET , WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET , WITH DC-TO-DC CONVERTER 20000 30000 40000 50000 60000 CODE 100 0.0010 0.0005 0mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL 0mA TO 24mA RANGE MIN INL 0 –0.0005 –0.0010 AVDD = +15V AVSS = –15V –0.0015 –0.0020 –40 –20 0 20 40 60 80 100 TEMPERATURE (°C) 图35. 积分非线性与温度的关系，外部RSET 0.035 DIFFERENTIAL NONLINEARITY ERROR (LSB) 1.0 0.030 0.025 AVDD = +15V AVSS = –15V TA = 25°C ALL CHANNELS ENABLED 0.020 0.015 0.010 4mA TO 4mA TO 4mA TO 4mA TO 0.005 0 20mA, 20mA, 20mA, 20mA, EXTERNAL R SET EXTERNAL R SET , WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET , WITH DC-TO-DC CONVERTER –0.005 –0.010 0 10000 20000 30000 40000 50000 CODE 60000 07304-151 TOTAL UNADJUSTED ERROR (%FSR) 80 4mA TO 20mA RANGE MAX INL 0mA TO 24mA RANGE MAX INL 0mA TO 20mA RANGE MIN INL 0.0015 图32. 差分非线性与代码的关系 –0.015 60 图33. 总不可调整误差与代码的关系 0.8 0.6 AVDD = +15V AVSS = –15V ALL RANGES INTERNAL AND EXTERNAL RSET 0.4 0.2 DNL ERROR MAX DNL ERROR MIN 0 –0.2 –0.4 –0.6 –0.8 –1.0 –40 –20 0 20 40 60 TEMPERATURE (°C) 图36. 差分非线性与温度的关系 Rev. B | Page 20 of 52 80 100 07304-154 –1.0 20mA, 20mA, 20mA, 20mA, 07304-150 4mA TO 4mA TO 4mA TO 4mA TO 40 0.0020 0.4 –0.8 20 TEMPERATURE (°C) INTEGRAL NONLINEARITY ERROR (%FSR) DNL ERROR (LSB) 0.6 0 图34. 积分非线性与温度的关系，内部RSET AVDD = +15V AVSS = –15V TA = 25°C 0.8 AVDD = +15V AVSS = –15V –0.0006 图31. 积分非线性与代码的关系 1.0 20mA RANGE MAX INL 24mA RANGE MAX INL 20mA RANGE MIN INL 20mA RANGE MAX INL 20mA RANGE MAX INL 24mA RANGE MIN INL –0.0004 –0.0010 –40 07304-149 INL ERROR (%FSR) 0.0015 0.0008 07304-152 INTEGRAL NONLINEARITY ERROR (%FSR) AVDD = +15V AVSS = –15V TA = 25°C 07304-153 0.0025 AD5755 0.03 0.02 0.01 0.01 0 –0.01 AVDD = +15V AVSS = –15V –0.02 –0.03 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 –0.05 –0.06 –0.07 –0.08 –40 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 60 TEMPERATURE (°C) –0.01 –0.02 AVDD = +15V AVSS = –15V –0.03 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 –0.05 80 100 –0.06 –40 0.03 0.0025 0.02 0.0020 0.01 20 40 60 TEMPERATURE (°C) 80 100 0.0015 4mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V INL ERROR (%FSR) 0 –0.01 AVDD = +15V AVSS = –15V 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 –0.05 –0.07 –0.08 –40 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 60 TEMPERATURE (°C) 0.0005 0 –0.0005 –0.0010 –0.0015 80 100 –0.0020 10 0.0015 0.015 0.0010 0.010 0.0005 INL ERROR (%FSR) 0.020 0.005 AVDD = +15V AVSS = –15V 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.010 –0.015 –0.020 –40 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 60 TEMPERATURE (°C) 25 30 80 0 –0.0005 –0.0010 –0.0015 –0.0020 100 07304-158 –0.005 20 SUPPLY (V) 图41. 积分非线性误差与AVDD /|AVSS |的关系 (电源电压范围内，外部RSET ) 图38. 满刻度误差与温度的关系 0 15 07304-056 –0.03 0.0010 –0.0025 10 4mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 15 20 SUPPLY (V) 25 30 图42. 积分非线性误差与AVDD /|AVSS |的关系 (电源电压范围内，内部RSET ) 图39. 失调误差与温度的关系 Rev. B | Page 21 of 52 07304-057 –0.02 –0.06 OFFSET ERROR (%FSR) 0 图40. 增益误差与温度的关系 07304-157 FULL-SCALE ERROR (%FSR) 图37. 总不可调整误差与温度的关系 –20 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 07304-159 GAIN ERROR (%FSR) 0 07304-155 TOTAL UNADJSUTED ERROR (%FSR) 0.02 AD5755 6 ALL RANGES INTERNAL AND EXTERNAL RSET TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0.8 0.6 0.4 4 CURRENT (µA) 0.2 DNL ERROR MAX DNL ERROR MIN 0 AVDD = +15V AVSS = –15V TA = 25°C RLOAD = 300Ω 5 –0.2 3 2 –0.4 –0.6 1 –1.0 10 15 20 25 30 SUPPLY (V) 0 0 5 20 图46. 输出电流与上电时间的关系 4 0.012 2 0.010 0 0.006 0.004 0.002 0 10 –2 –4 –6 4mA TO 20mA RANGE MAX TUE 4mA TO 20mA RANGE MIN TUE TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 15 20 SUPPLY (V) AVDD = +15V AVSS = –15V TA = 25°C RLOAD = 300Ω INT_EN = 1 –8 25 30 –10 0 1 2 3 4 5 07304-063 CURRENT (µA) 0.008 07304-060 6 TIME (µs) 图44. 总不可调整误差与AVDD 的关系(外部RSET ) 图47. 输出电流与输出使能时间的关系 30 0 –0.002 25 OUTPUT CURRENT (mA) –0.004 –0.006 –0.008 –0.010 4mA TO 20mA RANGE MAX TUE 4mA TO 20mA RANGE MIN TUE TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V –0.012 –0.014 –0.016 20 IOUT VBOOST 15 10 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) AVCC = 5V TA = 25°C 5 –0.018 15 20 SUPPLY (V) 25 30 图45. 总不可调整误差与AVDD 的关系(内部RSET ) 0 –0.50 –0.25 07304-061 –0.020 10 0 0.25 0.50 0.75 1.00 1.25 TIME (ms) 1.50 1.75 2.00 07304-167 TOTAL UNADJUSTED ERROR (%FSR) 15 TIme (µs) 图43. 差分非线性误差与AVDD 的关系 TOTAL UNADJUSTED ERROR (%FSR) 10 07304-062 –0.8 07304-162 DIFFERENTIAL NONLINEARITY ERROR (LSB) 1.0 图48. 采用DC-DC转换器时输出电流与VBOOST_x 建立时间的关系 (见图78) Rev. B | Page 22 of 52 AD5755 30 8 HEADROOM VOLTAGE (V) IOUT, TA = –40°C IOUT, TA = +25°C IOUT, TA = +105°C 10 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) AVCC = 5V 0 0.25 0.50 0.75 1.00 1.25 1.50 1.75 TIME (ms) 5 4 3 2 1 0 –20 20 –40 IOUT_x PSRR (dB) 25 5 0 –0.25 0 0.25 0.50 0.75 –120 10 1.25 1.50 1.75 TIME (ms) 6 4 2 0 –2 –4 –6 –10 0 2 4 6 8 10 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL R SET TA = 25°C 12 14 TIME (µs) 07304-170 AVCC = 5V fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) –8 100 1k 10k 100k 图53. IOUT_x PSRR与频率的关系 20mA OUTPUT 10mA OUTPUT 8 AVDD = +15V VBOOST = +15V AVSS = –15V TA = 25°C FREQUENCY (Hz) 图50. 采用DC-DC转换器时输出电流与建立时间和AVCC 的关系 (见图78) 10 20 –80 –100 1.00 15 –60 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 07304-169 OUTPUT CURRENT (mA) 0 10 10 图52. DC-DC转换器裕量与输出电流的关系(见图78) 30 IOUT, AVCC = 4.5V IOUT, AVCC = 5.0V IOUT, AVCC = 5.5V 5 CURRENT (mA) 图49. 采用DC-DC转换器时输出电流建立与时间和温度的关系 (见图78) 15 0 07304-067 0 –0.25 6 图51. 采用DC-DC转换器时输出电流与时间的关系(见图78) Rev. B | Page 23 of 52 1M 10M 07304-068 15 07304-168 OUTPUT CURRENT (mA) 20 5 CURRENT (AC-COUPLED) (µA) 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 7 25 AD5755 DC-DC模块 80 90 70 IOUT_x EFFICIENCY (%) 80 75 70 65 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 55 50 0 4 8 12 16 20 50 40 30 24 CURRENT (mA) 20 –40 07304-016 60 60 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET AVCC = 5V fSW = 410 kHz INDUCTOR = 10µH (XAL4040-103) –20 0 20 40 60 80 100 TEMPERATURE (°C) 图54. VBOOST_x 效率与输出电流的关系(见图78) 07304-019 85 VBOOST_x EFFICIENCY (%) 20mA AVCC = 4.5V AVCC = 5V AVCC = 5.5V 图57. 输出效率与温度的关系(见图78) 90 0.6 20mA 0.5 SWITCH RESISTANCE (Ω) 80 75 70 60 55 50 –40 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET AVCC = 5V fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C –20 0 20 40 60 80 100 图55. VBOOST_x 效率与温度的关系(见图78) AVCC = 4.5V AVCC = 5V AVCC = 5.5V 50 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 20 0 4 8 12 16 20 CURRENT (mA) 24 07304-018 IOUT_x EFFICIENCY (%) 60 30 0.2 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 图58. 开关电阻与温度的关系 80 40 0.3 0.1 TEMPERATURE (°C) 70 0.4 图56. 输出效率与输出电流的关系(见图78) Rev. B | Page 24 of 52 80 100 07304-123 65 07304-017 VBOOST EFFICIENCY (%) 85 AD5755 基准电压源 5.0050 16 AVDD REFOUT TA = 25°C 12 8 6 4 2 0 5.0030 5.0025 5.0020 5.0015 5.0010 0.4 0.6 0.8 1.0 1.2 5.0000 –40 20 40 60 80 100 图62. REFOUT与温度的关系(将AD5755焊接到PCB时，基准电压 会由于封装上的热冲击而发生偏移。平均输出电压偏移为−4 mV。 7天后对这些器件进行测量表明，输出电压通常会向接近其初始值 的方向回移2 mV，第二次偏移的原因是焊接期间产生的应力得 到缓解。) 5.002 2 1 0 –1 0 2 4 6 8 10 5.000 4.999 4.998 4.997 4.996 4.995 07304-011 –2 AVDD = 15V TA = 25°C 5.001 0 2 4 6 8 10 LOAD CURRENT (mA) 图60. REFOUT输出噪声(0.1 Hz至10 Hz带宽) 07304-014 3 REFERENCE OUTPUT VOLTAGE (V) AVDD = 15V TA = 25°C TIME (s) 图63. REFOUT与负载电流的关系 5.00000 150 100 REFERENCE OUTPUT VOLTAGE (V) AVDD = 15V TA = 25°C 50 0 –50 –100 0 5 10 15 TIME (ms) 20 07304-012 REFERENCE OUTPUT VOLTAGE (µV) 0 TEMPERATURE (°C) 4 –150 –20 07304-163 0.2 07304-010 0 图59. REFOUT开启瞬变 REFERENCE OUTPUT VOLTAGE (µV) 5.0035 5.0005 TIME (ms) –3 5.0040 4.99995 TA = 25°C 4.99990 4.99985 4.99980 4.99975 4.99970 4.99965 4.99960 10 15 20 25 AVDD (V) 图64. REFOUT与电源电压的关系 图61. REFOUT输出噪声(100 kHz带宽) Rev. B | Page 25 of 52 30 07304-015 VOLTAGE (V) 10 –2 30 DEVICES SHOWN AVDD = 15V 5.0045 REFERENCE OUTPUT VOLTAGE (V) 14 AD5755 一般特性 13.4 450 DVCC = 5V TA = 25°C 400 13.3 350 13.2 FREQUENCY (MHz) 250 200 150 13.0 12.9 12.8 100 12.7 50 0 1 2 3 4 5 SDIN VOLTAGE (V) 12.6 –40 07304-007 0 13.1 DVCC = 5.5V –20 0 20 40 60 80 07304-020 DICC (µA) 300 100 TEMPERATURE (°C) 图65. DICC 与逻辑输入电压的关系 图68. 内部振荡器频率与温度的关系 10 14.4 8 14.2 6 AIDD AISS TA = 25°C VOUT = 0V OUTPUT UNLOADED 0 14.0 –2 –4 –6 –8 13.8 13.6 13.4 13.2 –12 10 15 20 25 30 VOLTAGE (V) 07304-008 –10 图66. AIDD /AISS 与AVDD /|AVSS |的关系 7 5 4 3 2 AIDD TA = 25°C IOUT = 0mA 15 20 25 VOLTAGE (V) 30 07304-009 CURRENT (mA) 6 0 10 3.0 3.5 4.0 4.5 5.0 VOLTAGE (V) 图69. 内部振荡器频率与DVCC 电源电压的关系 8 1 13.0 2.5 DVCC = 5.5V TA = 25°C 图67. AIDD 与AVDD 的关系 Rev. B | Page 26 of 52 5.5 07304-021 2 FREQUENCY (MHz) CURRENT (mA) 4 AD5755 术语 相对精度或积分非线性(INL) 满刻度TC 对于DAC，相对精度或积分非线性是指DAC传递函数与最 满刻度TC衡量满刻度误差随温度的变化，用ppm FSR/°C表示。 佳拟合线之间的最大偏差，单位为LSB。图8给出了典型的 INL与代码的关系图。 总不可调整误差 总不可调整误差(TUE)衡量包括所有误差在内的总输出误 差分非线性(DNL) 差，包括INL误差、失调误差、增量误差、温度和时间， 差分非线性(DNL)是指任意两个相邻码之间所测得变化值 TUE用% FSR表示。 与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分 直流串扰 非线性可确保单调性。本DAC通过设计保证单调性。图9 所示为典型的DNL与代码的关系图。 直流串扰是一个DAC输出电平响应另一个DAC输出变化发 生的直流变化。测量时，一个DAC发生满刻度输出变化， 同时对另一个以中间刻度输出的DAC进行测量。 单调性 如果输出针对数字输入码增加而增加或保持恒定，则DAC 具有单调性。AD5755在其整个工作温度范围内都保持单调。 负满刻度误差/零刻度误差 电流环路顺从电压 输出电流等于编程值时，IOUT_x 引脚端的最大电压。 基准电压热滞 负满刻度误差是将0x0000(标准二进制编码)载入DAC寄存 器时的DAC输出电压误差。 基准电压源热迟滞是指+25°C时测得的输出电压与经历一 个温度周期(从+25°C到−40°C再到+105°C，然后回到+25°C) 零刻度TC 后再次在同一温度测得的输出电压之差。热滞针对第一和 衡量零刻度误差随温度的变化，用ppm FSR/°C表示。 第二温度周期而规定，单位为ppm。 双极性零误差 输出电压建立时间 双极性零误差是DAC寄存器载入0x8000(标准二进制编码) 输出电压建立时间是指对于一个满刻度输入变化，输出建 模拟输出与0 V的理想半刻度输出的偏差。 立为指定电平所需的时间量。建立时间曲线如图23、图49 和图50所示。 双极性零TC 双极性零温度系数(TC)衡量双极性零误差随温度的变化， 压摆率 用ppm FSR/°C表示。 器件的压摆率是对输出电压变化率的限制。电压输出数模 转换器的输出压摆速度通常受其输出端使用的放大器的压 失调误差 在电压输出模式下，失调误差是DAC寄存器载入0x4000(标 准二进制编码)时模拟输出(双极性输出范围内)与理想1/4刻 摆率限制。压摆率是输出信号10％至90％之间的测量值， 用V/μs表示。 度输出之间的偏差。 上电毛刺能量 在 电 流 输 出 模 式 下 ， 失 调 误 差 是 全 部 DAC寄 存 器 载 入 上电毛刺能量是AD5755上电时注入模拟输出的脉冲，定义 0x0000时模拟输出与理想零刻度输出之间的偏差。 为毛刺的面积，用nV-sec表示。参见图28和图46。 数模转换毛刺脉冲 增益误差 增益误差是衡量DAC量程误差的指标，是DAC传递特性的 数模转换毛刺脉冲是DAC寄存器中的输入代码改变状态而 斜率与理想值的偏差，用% FSR表示。 输出电压保持恒定时注入模拟输出的脉冲。数模转换毛刺 增益TC 码在主进位跃迁中改变1 LSB(~0x7FFF至0x8000)时进行测 脉冲通常规定为毛刺的面积，用nV-sec表示，数字输入代 衡量增益误差随温度的变化，用ppm FSR/°C表示。 量。参见图25。 满刻度误差 满刻度误差衡量将满刻度代码载入DAC寄存器时的输出误 差。理想情况下，输出应为满刻度 − 1 LSB。满刻度误差用 满刻度范围的百分比(% FSR)表示。 Rev. B | Page 27 of 52 AD5755 毛刺脉冲峰值幅度 基准电压TC 毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时 基准电压TC衡量基准输出电压随温度的变化，用ppm/°C 注入模拟输出的脉冲的峰值幅度。毛刺脉冲峰值幅度规定 表示。 为毛刺的幅度，用mV表示，数字输入代码在主进位跃迁 中改变1 LSB(~0x7FFF至0x8000)时进行测量。参见图25。 数字馈通 电压调整率 电压调整率是由额定电源电压变化所致的基准输出电压变 化，用ppm/V表示。 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 冲，但在DAC输出未更新时进行测量。数字馈通用nV-sec 表示，利用数据总线上的满刻度代码变化测定。 负载调整率 负载调整率是由额定负载电流变化所致的基准输出电压变 化，用ppm/mA表示。 DAC间串扰 DAC间串扰是数字编码变化引起一个DAC输出发生变化， 进而引起另一个DAC输出的毛刺脉冲，包括数字和模拟串 DC-DC转换器裕量 指电流输出端所需电压与DC-DC转换器所提供电压之间的 偏差。参见图52。 扰。它的测量方法是，向一个DAC加载满刻度代码变化 (全0至全1或相反)，保持LDAC为低电平，同时监控另一个 输出效率 DAC的输出。毛刺的能量用nV-sec表示。 I 2OUT × R LOAD 电源抑制比(PSRR) AVCC × AI CC PSRR表示DAC的输出如何受电源电压变化影响。 指传递至通道负载的功率与传递至通道DC-DC输入端的功 率之间的关系。 VBOOST_x效率 I OUT × V BOOST _ x AVCC × AI CC 指传递至通道VBOOST_x电源的功率与传递至通道DC-DC输入 端的功率之间的关系。VBOOST_x静态电流被认为是DC-DC转 换器损耗的一部分。 Rev. B | Page 28 of 52 AD5755 工作原理 AD5755是设计用于满足工业过程控制应用需要的四通道、 VBOOST_x 精密数字-电流环路和电压输出转换器，提供高精密、完全 集成、低成本单芯片解决方案，用于产生电流环路和单极 R2 R3 性/双极性电压输出。可用电流输出范围为：0 mA至20 mA、 T2 0 mA至24 mA和4 mA至20 mA。可用电压输出范围为：0 V T1 16-BIT DAC 至5 V、±5 V、0 V至10 V和±10 V。电流和电压输出由单独 A2 IOUT_x A1 控制寄存器选择所需输出配置。 RSET 在电流模式下，片内动态电源控制功能可以最大限度地降 图72. 电压-电流转换电路 低封装功耗。 电压输出放大器 DAC架构 AD5755的DAC内核架构包含两个匹配DAC部分。图70给 出了简化电路图。16-bit数据字的4个MSB位解码后，可驱 动E1到E15的15个开关。每个开关将15个匹配电阻之一连 接到地或基准电压缓冲输出。数据字的其余12位驱动12-bit 电压模式R-2R梯形网络的开关S0至S11。 2R 2R 2R 2R 2R 2R S0 S1 S11 E1 E2 E15 电压输出放大器能够产生单极性和双极性两种输出电压， 能够驱动连接到GND的1 μF(外部补偿电容)、1 kΩ并联负载。 输出放大器的源电流和吸电流能力如图22所示。压摆率为 1.9 V/μs，满刻度建立时间为16 μs(10 V阶跃)。如果不需要 远 程 检 测 负 载 ， 则 将 +V SENSE_x 直 接 连 接 到 V OUT_x 并 将 − VSENSE_x直接连接到AGND。为了保证正常工作，+VSENSE_x必 VOUT 2R 07304-071 的引脚提供，任何时候仅两者之一有效。用户可通过DAC 须始终在VOUT_x的±3.0 V范围内，−VSENSE_x必须始终在AGND 的±3.0 V范围内。 驱动较大容性负载 12-BIT R-2R LADDER FOUR MSBs DECODED INTO 15 EQUAL SEGMENTS 07304-069 通过在各个通道上添加一个220 pF的无极性补偿电容，电 图70. DAC梯形结构 压输出放大器能够驱动最高2 μF的容性负载。必须为补偿 电容选择合适的值。虽然此电容允许AD5755驱动较大容性 负载并可减少过冲，但是会增加器件的建立时间，因此会 DAC内核的电压输出要么转换成电流(见图72)，然后电流 影响系统带宽。如果不使用该补偿电容，最高可驱动10 nF 镜像到供电轨，因而在应用中可方便地使用电流源输出； 容性负载。有关连接补偿电容的信息，参见表5。 或者，电压输出经缓冲和比例缩放而输出可通过软件选择 的单极性或双极性电压范围(见图71)。电压和电流输出端 均由VBOOST_x供电。电流和电压通过独立引脚输出，且不能 同时输出。通道的电流和电压输出引脚可以连在一起。 RANGE SCALING 经缓冲，然后再施加于DAC。 电条件)引脚决定的状态。 07304-070 VOUT_X SHORT FAULT 图71. 电压输出 入要求5 V的基准电压源，才能达到额定性能。输入电压先 AD5755初始上电时，其上电复位电路处于一种由POC(上 VOUT_X –VSENSE_X AD5755可以采用外部或内部基准电压源工作，基准电压输 AD5755上电状态 +VSENSE_X DAC 基准电压缓冲 若POC = 0，则电压输出和电流输出通道上电时均为三态模式。 若POC = 1，则电压输出通道上电时，通过30 kΩ电阻下拉至 地；电流输出通道则上电至三态模式。 Rev. B | Page 29 of 52 AD5755 即使未使能输出范围，默认输出范围为0 V至5 V，清零代码 写入都被忽略，尽管它们会载入DAC数据寄存器。在拉高 寄存器载入全零。这就意味着，如果上电后用户使器件清 SYNC后，通过拉低LDAC可以更新所有DAC输出。 零，则输出将被驱动至0 V(如果该通道已使能清零功能)。 OUTPUT I/V AMPLIFIER 器件上电或复位后，建议等待100 μs或更长时间再写入器 VREFIN 件，为内部校准腾出时间。 16-BIT DAC VOUT_x 串行接口 AD5755由多功能三线式串行接口控制，能够以最高30 MHz LDAC DAC REGISTER 的时钟速率工作，并与SPI、QSPI、MICROWIRE、DSP接 口标准兼容。数据编码始终为标准二进制。 DAC INPUT REGISTER 输入移位寄存器 OFFSET AND GAIN CALIBRATION 输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控 的下降沿读入。 SCLK SYNC SDIN 如果使能分组差错校验(PEC，参见“产品特性”部分)，必须 向AD5755写入另外8位，使串行接口达32位。 INTERFACE LOGIC SDO 07304-072 DAC DATA REGISTER 制下以MSB优先方式作为24-bit字载入器件。数据在SCLK 图73. 单个DAC通道输入加载电路的 简化串行接口 DAC输出可以通过两种方式更新：单独更新或同时更新所 有DAC。 传递函数 表6显示的是AD5755的标准二进制数据编码的输入代码与 DAC单独更新 理想输出电压之间的关系，输出范围为±10 V。 此模式下，LDAC在数据输入DAC数据寄存器时保持低电 表6. 理想输出电压与输入代码之间的关系 平。寻址的DAC输出在SYNC的上升沿更新。时序信息参 见表3和图3。 同时更新所有DAC 在此模式下，LDAC在数据输入DAC数据寄存器时保持高 电平。在LDAC变成高电平后，仅各通道DAC数据寄存器 的第一次写入有效。在LDAC保持高电平期间，任何后续 数字输入 标准二进制数据编码 MSB LSB 1111 1111 1111 1111 1111 1111 1111 1110 1000 0000 0000 0000 0000 0000 0000 0001 0000 0000 0000 0000 Rev. B | Page 30 of 52 模拟输出 VOUT +2 VREF × (32,767/32,768) +2 VREF × (32,766/32,768) 0V −2 VREF × (32,767/32,768) −2 VREF AD5755 寄存器 表7概要介绍了AD5755的寄存器。 表7. AD5755的数据、控制和回读寄存器 寄存器 数据 DAC数据寄存器(×4) 增益寄存器(×4) 失调寄存器(×4) 清零代码寄存器(×4) 控制 主控制寄存器 软件寄存器 压摆率控制寄存器(×4) DAC控制寄存器(×4) DC-DC控制寄存器 回读 状态寄存器 描述 用于向各DAC通道写入一个DAC代码。AD5755数据位 = D15至D0。共有四个DAC数据寄存器， 每个DAC通道一个。 用于对每个通道进行增益调整编程。AD5755数据位 = D15至D0。共有四个增益寄存器，每个 DAC通道一个。 用于对每个通道进行失调调整编程。AD5755数据位 = D15至D0。共有四个失调寄存器，每个 DAC通道一个。 用于对每个通道进行清零代码编程。AD5755数据位 = D15至D0。共有四个清零代码寄存器， 每个DAC通道一个。 用于配置器件实现主要操作。设置的功能包括：在写入期间回读状态；同时使能所有通道的 输出；同时使所有DC-DC转换器模块上电；使能并设置看门狗定时器的条件。更多详情参见 “产品特性”部分。 有三种功能：执行复位；切换用户位；以及用作看门狗定时器功能的组成部分，以检验数据 通信操作是否正确。 用于对输出压摆率进行编程。共有四个压摆率控制寄存器，每个通道一个。 这些寄存器用于控制以下功能： 设置输出范围，如4 mA至20 mA、0 V至10 V等。 设置是否使用内部/外部检测电阻。 使能/禁用通道以便清零。 使能/禁用超量程。 使能/禁用每个通道的内部电路。 使能/禁用每个通道的输出。 对各通道的DC-DC转换器上电。 共有四个DAC控制寄存器，每个DAC通道一个。 用于设置DC-DC控制参数。可以控制DC-DC最大电压、相位和频率。 包含故障信息和用户切换位。 Rev. B | Page 31 of 52 AD5755 正确写入/使能输出的编程序列 更改和重新编程范围 若要在上电条件下正确写入和设置器件，请遵循以下操作 更改范围时，应按照“正确写入/使能输出的编程序列”部分 顺序： 的操作顺序执行。建议在禁用输出前将范围设为零点(中间 1. 初始上电后执行硬件或软件复位。 刻度或零刻度)。由于已经选择了DC-DC开关频率、最大 2. 必须配置DC-DC转换器电源模块。设置DC-DC开关频 率、允许的最大输出电压和四个DC-DC通道的时钟相位。 3. 电压和相位，因而现在无需对它们重新编程。图75给出了 此序列的流程图。 配置每个通道的DAC控制寄存器。选择输出范围，使 CHANNEL’S OUTPUT IS ENABLED. 能DC-DC转换器模块(DC_DC位)。此时可以配置其他 控制位。设置INT_ENABLE位，但不应设置输出使能 位(OUTEN)。 将所需代码写入DAC数据寄存器。这就在内部执行了 一次全面的DAC校准。进入第5步之前至少应等待200 µs， 以便降低输出毛刺。 5. STEP 2: WRITE TO DAC CONTROL REGISTER. DISABLE THE OUTPUT (OUTEN = 0), AND SET THE NEW OUTPUT RANGE. KEEP THE DC_DC BIT AND THE INT_ENABLE BIT SET. 再次写入DAC控制寄存器，使能输出(设置OUTEN位)。 STEP 3: WRITE VALUE TO THE DAC DATA REGISTER. 图74给出了此序列的流程图。 STEP 4: WRITE TO DAC CONTROL REGISTER. RELOAD SEQUENCE AS IN STEP 2 ABOVE. THIS TIME SELECT THE OUTEN BIT TO ENABLE THE OUTPUT. POWER ON. 图75.更改输出范围的步骤 STEP 1: PERFORM A SOFTWARE/HARDWARE RESET. STEP 2: WRITE TO DC-TO-DC CONTROL REGISTER TO SET DC-TO-DC CLOCK FREQUENCY, PHASE, AND MAXIMUM VOLTAGE. STEP 3: WRITE TO DAC CONTROL REGISTER. SELECT THE DAC CHANNEL AND OUTPUT RANGE. SET THE DC_DC BIT AND OTHER CONTROL BITS AS REQUIRED. SET THE INT_ENABLE BIT BUT DO NOT SELECT THE OUTEN BIT. STEP 5: WRITE TO DAC CONTROL REGISTER. RELOAD SEQUENCE AS IN STEP 3 ABOVE. THIS TIME SELECT THE OUTEN BIT TO ENABLE THE OUTPUT. 07304-073 STEP 4: WRITE TO EACH/ALL DAC DATA REGISTERS. ALLOW AT LEAST 200µs BETWEEN STEP 3 AND STEP 5 FOR REDUCED OUTPUT GLITCH. 图74. 正确使能输出的编程序列 Rev. B | Page 32 of 52 07304-074 4. STEP 1: WRITE TO CHANNEL’S DAC DATA REGISTER. SET THE OUTPUT TO 0V (ZERO OR MIDSCALE). AD5755 数据寄存器 输入寄存器为24位宽。当PEC使能时，输入寄存器为32位 DAC数据寄存器 宽，最后8位对应于PEC代码(有关PEC的更多信息参见“分 写入AD5755 DAC数据寄存器时，D15至D0位用于DAC数 组错误校验”部分)。写入数据寄存器时，必须采用表8中的 据位。表10所示为寄存器格式，表9说明了 Bit D23至 Bit D16 格式。 的功能。 表8. 写入数据寄存器 MSB D23 R/W D22 DUT_AD1 D21 DUT_AD0 D20 DREG2 D19 DREG1 D18 DREG0 D17 DAC_AD1 D16 DAC_AD0 LSB D15至D0 数据 表9. 输入寄存器解码 Bit R/W 描述 表示对寻址寄存器的读或写操作。 DUT_AD1, DUT_AD0 与外部引脚、AD1和AD0配合使用，以确定系统控制器要寻址的AD5755器件。使用PEC时， 不建议将AD1和AD0均接低电平(参见“分组错误校验”部分)。 DREG2, DREG1, DREG0 DUT_AD1 DUT_AD0 功能 0 0 对引脚 AD1 = 0、AD0 = 0的器件进行寻址 0 1 对引脚 AD1 = 0、AD0 = 1的器件进行寻址 1 0 对引脚 AD1 = 1、AD0 = 0的器件进行寻址 1 1 对引脚 AD1 = 1、AD0 = 1的器件进行寻址 选择写入数据寄存器还是控制寄存器。如果选择写入控制寄存器，则需进一步对CREG位(见表17) 进行解码，以选择具体的控制寄存器，详情如下所示。 DREG2 DREG1 DREG0 功能 0 0 0 1 1 1 1 DAC_AD1, DAC_AD0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 这些位用于DAC通道解码。 DAC_AD1 DAC_AD0 0 0 0 1 1 0 1 1 X X 写入DAC数据寄存器(单个通道写入) 写入增益寄存器 写入增益寄存器(所有DAC) 写入失调寄存器 写入失调寄存器(所有DAC) 写入清零代码寄存器 写入控制寄存器 DAC通道/寄存器地址 DAC A DAC B DAC C DAC D 如果与执行的操作无关，则可忽略。 表10. DAC数据寄存器编程 MSB D23 R/W D22 DUT_AD1 D21 DUT_AD0 D20 DREG2 D19 DREG1 D18 DREG0 Rev. B | Page 33 of 52 D17 DAC_AD1 D16 DAC_AD0 LSB D15至D0 DAC数据 AD5755 增益寄存器 [2:0]位设为101，可以同时对所有四个DAC通道写入相同 增益寄存器为16-bit寄存器，如表11所示，允许用户以1 LSB 的失调码。失调寄存器采用标准二进制编码，如表14表 步长调整各个通道的增益。这通过将DREG[2:0] Bits设为010 示。失调寄存器的默认代码为0x8000，它使输出被编程为 来实现。将DREG[2:0] Bits设为011，可以同时对所有四个 零失调。更多信息参见“产品特性”部分中的“数字失调和增 DAC通道写入相同的增益码。增益寄存器采用标准二进制 益控制”部分。 编码，如表12表示。增益寄存器中的默认代码为0xFFFF。理 清零代码寄存器 论上，可以在整个输出范围内调节增益。实际上，建议的 清零代码寄存器为16位寄存器，允许用户设置各个通道的清 最大增益调整为编程范围的50%左右，以保持精度。更多 零值，如表15所示。可以通过软件设定在CLEAR引脚被激 信息参见“产品特性”部分中的“数字失调和增益控制”部分。 活时使能或禁用哪些通道被清零。默认清零代码为0x0000。 失调寄存器 更多信息参见“产品特性”部分中的“异步清零”部分。 失调寄存器为16位寄存器，如表13所示，允许用户以1 LSB 步长在−32,768 LSB至+32,767 LSB的范围内调整各个通道的 失调。这通过将DREG[2:0]位设为100来实现。将DREG 表11. 增益寄存器编程 R/W DUT_AD1 0 DUT_AD0 器件地址 DREG2 0 DREG1 1 DREG0 0 DAC_AD1 DAC_AD0 DAC通道地址 D15至D0 增益调整 G15 1 1 … 0 0 G14 1 1 … 0 0 G13 1 1 … 0 0 G12至G4 1 1 … 0 0 DREG2 1 DREG1 0 DREG0 0 DAC_AD1 DAC_AD0 DAC通道地址 OF14 1 1 … 0 … 0 0 OF13 1 1 … 0 … 0 0 OF12至OF4 1 1 … 0 … 0 0 OF3 1 1 … 0 … 0 0 DREG2 1 DREG1 1 DREG0 0 DAC_AD1 DAC_AD0 DAC通道地址 表12. 增益寄存器 增益调整 +65,535 LSBs +65,534 LSBs … 1 LSB 0 LSBs G3 1 1 … 0 0 G2 1 1 … 0 0 G1 1 0 … 0 0 G0 1 0 … 1 0 表13. 失调寄存器编程 R/W 0 DUT_AD1 DUT_AD0 器件地址 D15至D0 失调调整 表14. 失调寄存器选项 失调调整 +32,767 LSBs +32,766 LSBs … 无调整(默认) … −32,767 LSBs −32,768 LSBs OF15 1 1 … 1 … 0 0 OF2 1 1 … 0 … 0 0 OF1 1 0 … 0 … 0 0 OF0 1 0 … 0 … 0 0 表15. 清零代码寄存器编程 R/W 0 DUT_AD1 DUT_AD0 器件地址 Rev. B | Page 34 of 52 D15至D0 清零代码 AD5755 控制寄存器 写入控制寄存器时，必须采用表16所示的格式。若要了解 主控制寄存器 Bit D23至Bit D16的配置情况，请参见表9。将DREG [2:0]位 主控制寄存器选项如表18和表19所示。有关主控制寄存器 设为111，然后按照表17把CREG[2:0]位设为相应寄存器的 所控制特性的更多信息，参见“产品特性”部分。 解码地址，就可以对控制寄存器进行寻址。这些CREG位 在不同的控制寄存器之间进行选择。 表16. 写入控制寄存器 MSB D23 R/W D22 DUT_AD1 D21 DUT_AD0 D20 1 D19 1 D18 1 D17 DAC_AD1 D16 DAC_AD0 D15 CREG2 D14 CREG1 D13 CREG0 LSB D12至D0 数据 表17. 寄存器访问解码 CREG2 (D15) 0 0 0 0 1 CREG1 (D14) 0 0 1 1 0 CREG0 (D13) 0 1 0 1 0 功能 压摆率控制寄存器(每个通道一个) 主控制寄存器 DAC控制寄存器(每个通道一个) DC-DC控制寄存器 软件寄存器 表18. 主控制寄存器编程 MSB D15 0 1 D14 0 D13 1 D12 POC D11 STATREAD D10 EWD D9 WD1 D8 WD0 D7 X1 D6 ShtCctLim D5 OUTEN_ALL X = 无关位。 表19. 主控制寄存器功能 Bit POC STATREAD EWD WD1, WD0 ShtCctLim OUTEN_ALL DCDC_All 描述 POC位决定电压输出通道在正常工作中的状态，默认值为0。 POC = 0。当电压输出未使能时(默认)，输出将达到POC硬件引脚设置的值。 POC = 1。当电压输出未使能时，输出变为POC硬件引脚的相反值。 在写入操作中使能状态回读。参见“产品特性”部分。 STATREAD = 1，使能。 STATREAD = 0，禁用(默认)。 使能看门狗定时器。更多详情参见“产品特性”部分。 EWD = 1，使能看门狗。 EWD = 0，禁用看门狗(默认)。 超时选择位。用于选择看门狗定时器的超时周期。 WD1 WD0 超时周期(ms) 0 0 5 0 1 10 1 0 100 1 1 200 VOUT_x引脚上的可编程短路限制，用于短路状态。 0 = 16 mA(默认)。 1 = 8 mA。 同时使能全部4个DAC上的输出。 在DAC控制寄存器中使用OUTEN位时，请勿使用OUTEN_ALL位。 设置时，同时对全部4个通道上的DC-DC转换器上电。 若要关断DC-DC转换器，必须首先禁用所有通道输出。 在DAC控制寄存器中使用DC_DC位时，请勿使用DCDC_ALL位。 Rev. B | Page 35 of 52 D4 DCDC_All LSB D3至D0 X1 AD5755 DAC控制寄存器 DAC控制寄存器用于配置各DAC通道。DAC控制寄存器选项如表20和表21所示。 表20. DAC控制寄存器编程 D15 0 1 D14 1 D13 0 D12 X1 D11 X1 D10 X1 D9 X1 D8 INT_ENABLE D7 CLR_EN D6 OUTEN D5 RSET D4 DC_DC D3 OVRNG D2 R2 X = 无关位。 表21. DAC控制寄存器功能 Bit INT_ENABLE CLR_EN OUTEN RSET DC_DC OVRNG R2, R1, R0 描述 使所选通道的DC-DC转换器、DAC和内部放大器上电。不会使能输出。只能针对各个通道进行设置。建议 设置该位并允许200 μs以上的延迟，然后再使能输出，因为这样可以减少输出使能毛刺。图29和图47显示 了该毛刺曲线。 基于通道的清零使能位。决定相应的通道在CLEAR引脚激活时是否清零。 CLR_EN = 1，器件清零时通道清零。 CLR_EN = 0，器件清零时通道不清零(默认)。 使能/禁用所选输出通道。 OUTEN = 1，使能通道。 OUTEN = 0，禁用通道(默认)。 为所选DAC通道选择内部或外部电流检测电阻。 RSET = 0，选择外部电阻(默认)。 RSET = 1，选择内部电阻。 使所选通道的DC-DC转换器上电。 DC_DC = 1，使DC-DC转换器上电。 DC_DC = 0，使DC-DC转换器关断(默认)。 允许按通道上电/关断DC-DC转换器。若要关断DC-DC转换器，OUTEN和INT_ENABLE位也必须设为0。 也可利用主控制寄存器中的DCDC_All位，同时使所有DC-DC转换器上电。 仅在电压输出通道上使能20%超量程。无电流输出超量程可用。 OVRNG = 1，使能。 OVRNG = 0，禁用(默认)。 选择要使能的输出范围。 R2 R1 R0 所选输出范围 0 0 0 0 V至5 V电压范围(默认) 0 0 1 0 V至10 V电压范围 0 1 0 ±5 V电压范围 0 1 1 ±10 V电压范围 1 0 0 4 mA至20 mA电流范围 1 0 1 0 mA至20 mA电流范围 1 1 0 0 mA至24 mA电流范围 Rev. B | Page 36 of 52 D1 R1 D0 R0 AD5755 软件寄存器 ALERT引脚将显示故障条件。该命令仅在看门狗定时器功 软件寄存器有三种功能：一是允许用户对器件执行软件复 能使能时才需要。 位；二是可用于设置状态寄存器中的切换位D11；三是用 DC-DC控制寄存器 作看门狗功能(使能时)的一部分，用于确保MCU与AD5755 DC-DC控制寄存器允许用户控制DC-DC开关频率和相位， 之间的通信不丢失，并且数据路径线路正常工作(即SDI、 以及最大可用的DC-DC输出电压。DC-DC控制寄存器选项 SCLK和SYNC)。 如表24和表25所示。 当看门狗功能使能时，用户必须在超时周期内将0x195写 入软件寄存器。如果未在超时周期内收到该命令，则 表22. 软件寄存器编程 MSB D15 1 D14 0 D13 0 LSB D11至D0 复位代码/SPI代码 D12 用户编程 表23. 软件寄存器功能 位 用户编程 描述 该位映射到状态寄存器的Bit D11。当该位设为1时，状态寄存器的Bit D11被设为1。同样，当D12设为 0时，状态寄存器的Bit D11也被设为0。该功能可用于确保SPI引脚正常工作，其方法是将已知位值写 入该寄存器，然后从状态寄存器回读相应的位。 选项 描述 复位代码 将0x555写入D[11:0]，AD5755就会复位。 SPI代码 如果看门狗定时器功能使能，则必须在设置的超时周期内将0x195写入软件寄存 器(D11至D0)。 复位代码/SPI代码 表24. DC-DC控制寄存器编程 MSB D15 0 1 D14 1 D13 1 D12至D7 X1 D6 DC-DC补偿 D5至D4 DC-DC相位 D3至 D2 DC-DC频率 LSB D1至D0 DC-DC最大V X = 无关位。 表25. DC-DC控制寄存器选项 Bit DC-DC补偿 DC-DC相位 DC-DC 频率 DC-DC最大V 描述 在DC-DC转换器的内部与外部补偿电阻之间做出选择。更多信息，请参见“产品特性”部分中的“ DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分。 0 = 选择内部150 kΩ补偿电阻(默认)。 1 = 旁路DC-DC转换器的内部补偿电阻。该模式下，必须使用一个外部DC-DC补偿电阻；该电阻 置于COMPDCDC_x引脚处，与10 nF DC-DC接地补偿电容串联。通常情况下，推荐使用一个50 kΩ左 右的电阻。 用户可编程的DC-DC转换器相位(通道间)。 00 = 所有DC-DC转换器的时钟沿相同(默认)。 01 = 通道A和通道B的时钟沿相同，通道C和通道D的时钟沿相反。 10 = 通道A和通道C的时钟沿相同，通道B和通道D的时钟沿相反。 11 = 通道A、通道B、通道C和通道D的时钟沿彼此错相90°。 DC-DC开关频率；由内部13 MHz振荡器分频(参见图68和图69)。 00 = 250 ± 10% kHz。 01 = 410 ± 10% kHz(默认)。 10 = 650 ± 10% kHz。 DC-DC转换器提供的最大允许VBOOST_x电压。 00 = 23 V + 1 V/−1.5 V(默认)。 01 = 24.5 V ± 1 V。 10 = 27 V ± 1 V。 11 = 29.5 V ± 1V。 Rev. B | Page 37 of 52 AD5755 压摆率控制寄存器 三数据传输操作中读取另一个寄存器，要么是无操作命 该寄存器用于对所选DAC通道的压摆率控制进行编程。该 令。DUT地址00的无操作命令是0x1CE000；对于其他DUT 特性在电流和电压输出通道上均可用。压摆率控制以每通 地址，相应地设置D22位和D21位。 道为基础进行使能/禁用和编程。更多详情参见表26和“产 回读示例 品特性”部分。 为了回读AD5755上1号器件通道A的增益寄存器，必须按 回读操作 以下顺序执行： 回读模式通过在串行输入寄存器写操作时设置R/W bit = 1 1. 将0xA80000写入AD5755输入寄存器。这将AD5755 1号 来调用。表27列出了与回读操作相关的各位。DUT_AD1 器件地址配置为读取模式，同时选中通道A的增益寄 和DUT_AD0位与Bits RD[4:0]共同选择要读取的寄存器。 存器。从D15至D0的所有数据位都是无关位。 2. 写序列中其余的数据位则与之无关。在下一次SPI传输操 然后写入另一个读取命令或无操作命令(0x3CE000)。 作中(见图4)，SDO输出端的数据包含之前寻址寄存器的数 在此命令期间，来自通道A增益寄存器的数据在SDO 据。此第二SPI传输操作要么是一个请求命令，请求在第 线路上逐个输出。 表26. 压摆率控制寄存器编程 D15 0 1 D14 0 D13 0 D12 SREN D11至D7 X1 D20 RD4 D19 RD3 D6至D3 SR_CLOCK D2至D0 SR_STEP X = 无关位。 表27. 读操作的输入移位寄存器内容 D23 R/W 1 D22 DUT_AD1 D21 DUT_AD0 D18 RD2 D17 RD1 X = 无关位。 表28. 读取地址解码 RD4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 RD3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 RD2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 RD1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 RD0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 功能 读取DAC A数据寄存器 读取DAC B数据寄存器 读取DAC C数据寄存器 读取DAC D数据寄存器 读取DAC A控制寄存器 读取DAC B控制寄存器 读取DAC C控制寄存器 读取DAC D控制寄存器 读取DAC A增益寄存器 读取DAC B增益寄存器 读取DAC C增益寄存器 读取DAC D增益寄存器 读取DAC A失调寄存器 读取DAC B失调寄存器 读取DAC C失调寄存器 读取DAC D失调寄存器 清零DAC A代码寄存器 清零DAC B代码寄存器 清零DAC C代码寄存器 清零DAC D代码寄存器 DAC A压摆率控制寄存器 DAC B压摆率控制寄存器 DAC C压摆率控制寄存器 DAC D压摆率控制寄存器 读取状态寄存器 读取主控制寄存器 读取DC-DC控制寄存器 Rev. B | Page 38 of 52 D16 RD0 D15至D0 X1 AD5755 状态寄存器 状态寄存器属于只读寄存器，包含故障信息以及斜坡有效 内容。如果不设置STATREAD位，可以利用正常回读操作 位和用户切换位。通过设置主控制寄存器中的STATREAD 读取状态寄存器。 位，可以在每个写序列中通过SDO引脚回读状态寄存器的 表29. 状态寄存器解码 MSB D15 DCDCD D14 DCDCC D13 DCDCB D12 DCDCA D11 用户 切换 D10 PEC 错误 D9 斜坡 有效 D8 过热 D7 VOUT_D 故障 D6 VOUT_C 故障 D5 VOUT_B 故障 D4 VOUT_A 故障 D3 IOUT_D 故障 D2 IOUT_C 故障 表30. 状态寄存器选项 位 DC-DCD DC-DCC DC-DCB DC-DCA 用户切换 PEC错误 斜坡有效 过热 VOUT_D 故障 VOUT_C 故障 VOUT_B 故障 VOUT_A 故障 IOUT_D 故障 IOUT_C 故障 IOUT_B 故障 IOUT_A 故障 描述 电流输出模式下，如果通道D的DC-DC转换器无法保持顺从电压(可能达到VMAX电压)，则该位置1。 这种情况下，IOUT_D故障位同时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器 VMAX功能”部分。 电压输出模式下，如果通道D的DC-DC转换器无法调节到期望的15 V，则该位置1。 该位置1后，不会导致FAULT引脚变为高电平。 电流输出模式下，如果通道C的DC-DC转换器无法保持顺从电压(可能达到VMAX电压)，则该位置1。 这种情况下，IOUT_C故障位同时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器 VMAX功能”部分。 电压输出模式下，如果通道C的DC-DC转换器无法调节到期望的15 V，则该位置1。 该位置1后，不会导致FAULT引脚变为高电平。 电流输出模式下，如果通道B的DC-DC转换器无法保持顺从电压(可能达到VMAX电压)，则该位置1。 这种情况下，IOUT_B故障位同时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器 VMAX功能”部分。 电压输出模式下，如果通道B的DC-DC转换器无法调节到期望的15 V，则该位置1。 该位置1后，不会导致FAULT引脚变为高电平。 电流输出模式下，如果通道A的DC-DC转换器无法保持顺从电压(可能达到VMAX电压)，则该位置1。 这种情况下，IOUT_A故障位同时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器 VMAX功能”部分。 电压输出模式下，如果通道A的DC-DC转换器无法调节到期望的15 V，则该位置1。 该位置1后，不会导致FAULT引脚变为高电平。 用户切换位。该位通过软件寄存器置1或清0。必要时，该位可用于校验数据通信。 表示通过SPI接口接收到的最后一个数据字存在PEC错误。 当任一输出通道出现压摆时(至少在一个通道上使能压摆率控制)，该位置1。 当AD5755内核温度超过约150°C时，该位置1。 如果VOUT_D引脚上检测到故障，则该位置1。 如果VOUT_C引脚上检测到故障，则该位置1。 如果VOUT_B引脚上检测到故障，则该位置1。 如果VOUT_A引脚上检测到故障，则该位置1。 如果IOUT_D引脚上检测到故障，则该位置1。 如果IOUT_C引脚上检测到故障，则该位置1。 如果IOUT_B引脚上检测到故障，则该位置1。 如果IOUT_A引脚上检测到故障，则该位置1。 Rev. B | Page 39 of 52 D1 IOUT_B 故障 LSB D0 IOUT_A 故障 AD5755 器件特性 INPUT REGISTER 输出故障 AD5755配有一个FAULT引脚，该引脚属于低电平有效开 C REGISTER 引脚强制有效： • 虽然图76中显示每个通道都有一个乘法器和加法器，但实 使用具有窗口限值的比较器，因为这样需要在FAULT 际上器件只有一个乘法器和一个加法器，由所有4个通道 输出变为有效之前产生一个实际的输出错误。事实 共用。当多个通道同时更新时(参见表3)，更新速度会受 上，该信号是在输出级中的内部放大器的剩余驱动能 影响。 力小于约1 V时产生。因此，FAULT输出在快要达到顺 每当向M或C寄存器写入数据时，输出不会自动更新。相 从电压限值之前就会变为有效。 反，下次写入DAC通道时会使用这些M和C值来执行新的 在电压输出引脚上检测到短路。短路电流限值为16 mA 校准并自动更新通道。 AD5755，当输出电压低于50 mV时，可能产生短路故障。 因分组差错校验(PEC)失败而检测到接口错误。参见 “分组差错校验”部分。 • 图76. 数字失调和增益控制 至顺从电压范围以上。产生故障输出的内部电路避免 或8 mA，可由用户编程。如果在单极性电源模式下使用 • 07304-075 阻，用于检测全局故障。下列任何一种情况都会使FAULT 由于电路开环或电源电压不足，IOUT_x端的电压试图升 DAC M REGISTER 漏输出引脚，允许数个AD5755器件一起连接到一个上拉电 • DAC REGISTER 校准输出数据送至DAC输入寄存器，然后按照“工作原理” 部分所述载入DAC。增益寄存器和失调寄存器的分辨率均 为16位。校准增益/失调的正确方法是先校准增益，然后校 准失调。 如果AD5750的内核温度超过约150°C。 状态寄存器的VOUT_X故障、IOUT_X故障、PEC错误和状态寄 写入DAC输入寄存器的值(十进制)可以通过下式计算： 存器的过热位(参见表30)与FAULT输出配合使用，帮助用 Code DACRegister = D × 户了解是哪种故障条件导致FAULT输出激活。 ( M + 1) 2 16 + C − 2 15 电压输出短路保护 其中： 器件正常工作时，电压输出吸电流和源电流最高为12 mA并 D为载入DAC通道输入寄存器的代码。 能保证正常工作的技术规格。最大输出电流或短路电流由 M为增益寄存器中的代码(默认代码 = 216 − 1)。 用户编程，可以设为16 mA或8 mA。如果检测到短路， C为失调寄存器中的代码(默认码 = 215)。 (1) FAULT将变为低电平，状态寄存器中的相关VOUT_x故障位 写入期间回读状态 将置1。 AD5755可以在每个写序列期间回读状态寄存器内容。该功 数字失调和增益控制 能通过主控制寄存器中的STATREAD位使能。利用该功 每个DAC通道都有一个增益(M)寄存器和一个失调(C)寄存 能，用户可以连继监控状态寄存器，并且在发生故障时快 器，用于消除整个信号链的增益和失调误差。DAC数据寄 速采取措施。 存器的数据通过数字乘法器和加法器处理，后两者受M和 当“写入期间回读状态”使能后，16位状态寄存器中的内容 C寄存器的内容控制。校准后的DAC数据存储在DAC输入 (见表30)将通过SDO引脚输出，如图5所示。 寄存器中。 AD5755上电时，该功能处于禁用状态。使能后，正常的回 读功能不可用，状态寄存器除外。若要回读任何其他寄存 器，请先将STATREAD位清零，然后执行回读序列。寄存 器读取完成后，可以将STATREAD再次设为高电平。 Rev. B | Page 40 of 52 AD5755 异步清零 果“写入期间回读状态”禁用，则用户仍然可以利用正常的 CLEAR是一种高电平有效边沿敏感型输入，允许输出清零 回读操作，通过PEC监控状态寄存器活动。 至预编程的16-bit码。此代码可由用户通过每通道的16-bit 看门狗定时器 清零代码寄存器进行编程。 使能时，如果未在编程设定的超时周期内向软件寄存器写 若要清零某个通道，必须先通过该通道的DAC控制寄存器 入0x195，片内看门狗定时器将产生一个报警信号。该功 中的CLR_EN位(见表21)使能该通道的清零功能。如果通道 能用于确保MCU与AD5755之间的通信不丢失，并且数据 未使能清零功能，则输出仍将保持现有状态，不受CLEAR 路径线路正常工作(即SDI、SCLK和SYNC)。如果软件寄存 引脚电平的影响。 器未在超时周期内收到0x195，则ALERT引脚将发出故障 当CLEAR信号变回低电平后，相应输出会保持为清零值， 直到设置新值。 条件信号。ALERT信号为高电平有效，可以直接连接至 CLEAR引脚，以便在来自MCU的数据通信丢失时使能 CLEAR。 分组差错校验(PEC) 为验证噪声环境下数据接收是否正确，AD5755提供了一个 基于8-bit (CRC-8)循环冗余校验的分组差错校验选项。负 看门狗定时器的使能以及超时周期(5 ms、10 ms、100 ms或 200 ms)的设置均在主控制寄存器中进行(见表18和表19)。 责控制AD5755的器件应使用下列多项式生成8-bit 帧检查 输出报警 序列： AD5755配有一个ALERT引脚，这是一个高电平有效CMOS 输出。AD5755还有一个内部看门狗定时器，使能时，它能 C(x) = x8 + x2 + x1 + 1 此序列会添加到数据字末尾，即在SYNC变为高电平之前 监 控 SPI通 信 。 如 果 软 件 寄 存 器 未 在 超 时 周 期 内 收 到 有32个数据位发送到AD5755。收到32位数据帧后，AD5755 0x195，则ALERT引脚变为有效状态。 会在SYNC变为高电平时执行差错校验。如果校验成功， 内部基准电压源 数据就会写入所选寄存器。如果校验失败，则FAULT引脚 AD5755内置集成式5 V基准电压源，初始精度为±5 mV(最 变为低电平，同时状态寄存器的PEC错误位置1。读取状态 大值)，温度漂移系数为±10 ppm(最大值)。该基准电压源经 寄存器后，FAULT恢复高电平(假定无其他故障)，PEC错 过了缓冲，可供外部使用，用于系统内的其它地方。要使 误位自动清零。建议不要将AD1和AD0均接至低电平，因 用内部基准电压，必须将REFOUT连接到REFIN。 为SDIN上低电平短接可能会导致DAC A的零电平更新。 外部电流设置电阻 UPDATE ON SYNC HIGH SYNC 图72中，RSET是一个内部检测电阻，构成电压电流转换电 路的一部分。输出电流值在全温度范围内的稳定性取决于 RSET值的稳定性。作为提高输出电流在整个温度范围内的 SCLK MSB D23 SDIN 稳定性的一种方法，可将一个外部15 kΩ低漂移电阻连接到 LSB D0 AD5755的RSET_x引脚，以取代内部电阻R1。外部电阻通过 24-BIT DATA DAC控制寄存器进行选择(参见表20)。 24-BIT DATA TRANSFER—NO ERROR CHECKING 表1给出了AD5755在内部RSET电阻和外部15 kΩ RSET电阻下 UPDATE ON SYNC HIGH ONLY IF ERROR CHECK PASSED SYNC 的性能规格。与使用内部RSET电阻相比，使用外部RSET电阻 可以提高性能。表中假设外部RSET电阻为理想电阻，实际 的性能取决于所用电阻的绝对值和温度系数，这会直接影 SCLK MSB D31 SDIN LSB D8 24-BIT DATA 响输出的增益误差，进而影响总不可调整误差。若要计算 D7 D0 采用特定外部RSET电阻时的输出增益/TUE误差，请将RSET 8-BIT CRC 电阻的百分比绝对误差与表1所示的采用外部RSET电阻时 32-BIT DATA TRANSFER WITH ERROR CHECKING AD5755的增益/TUE误差(表示为% FSR)直接相加。 07304-280 FAULT PIN GOES LOW IF ERROR CHECK FAILS FAULT 图77. PEC时序 PEC可用于发送和接收数据包。如果“写入期间回读状态” 使能，则应忽略写操作过程中状态回读返回的PEC值。如 Rev. B | Page 41 of 52 AD5755 数字压摆率控制 在以下等式中，压摆率为步长、更新时钟频率和LSB大小 AD5755的压摆率控制特性允许用户控制输出值的变化速 的函数。 压摆时间 = 率。该特性在电流和电压输出通道上均可用。通过禁用压 摆率控制特性，输出值以受输出驱动电路和所连负载限制 输出变化 的速率变化。若要降低压摆率，可以通过使能压摆率控制 步长 × 更新时钟频率 × LSB大小 特性来实现。通过压摆率控制寄存器的SREN位使能该特 其中： 性(见表26)之后，输出将以两个参数所定义的一个速率发 Slew Time用秒表示。 生数字式步进变化，而不是直接在两个值之间摆动。这两 Output Change表示为A(针对IOUT_x)或V(针对VOUT_x)。 个参数是SR_CLOCK和SR_STEP，可通过压摆率控制寄存 器进行访问，如表26所示。SR_CLOCK定义数据压摆的更 新速率，比如，若所选更新速率为8 kHz，则输出每125 µs 更新一次。与此相关，SR_STEP定义输出值在每次更新时 的变化幅度。这两个参数共同定义输出值的变化速率。表 31和表32给出了SR_CLOCK和SR_STEP两个参数的值范围。 图31. 压摆率更新时钟选项 1 步长(LSBs) 1 2 4 16 32 64 128 256 压摆至清零值(假设清零通道已使能清零)。如果多个通道 使能了压摆特性，则置位清零引脚时必须小心。当清零引 脚置位时，如果其中一个通道正在压摆，则其他通道可能 时钟对于所有输出范围都是相同的。但是，针对给定步长 值，步长在整个输出范围内是变化的，因为对于每一输出 范围而言，LSB大小都是不同的。 功耗控制 AD5755集成基于DC-DC升压转换器电路的动态电源控制 功能，当器件工作于电流输出模式时，其功耗低于标准设计。 在标准电流输入模块设计中，负载电阻值的典型范围为50 Ω 至750 Ω。输出模块系统必须有充足的源电压来满足整个负 载电阻值范围内的顺从电压要求。例如，在4 mA至20 mA的 环路中，当驱动20 mA电流时，即要求15 V以上的顺从电压。 将20 mA驱动至50 Ω负载时，则只需1 V顺从电流。 AD5755电路对输出电压进行检测，并调节该电压，使其为 要求的顺从电压与较小裕量电压之和。AD5755最高可以驱 这些时钟频率由13 MHz内部振荡器分频获得。参见表1、图68和图69。 SR_STEP 000 001 010 011 100 101 110 111 例如，如果CLEAR引脚置位，输出将以编程设置的压摆率 直接变为清零值，而不受压摆率控制。任何给定值的更新 Update Clock Frequency (Hz)1 64 k 32 k 16 k 8k 4k 2k 1k 500 250 125 64 32 16 8 4 0.5 图32. 压摆率步长选项 摆率改变(更多信息参见“DC-DC转换器建立时间”部分)。 动24 mA电流通过1 kΩ负载。 DC-DC转换器 AD5755内置4个独立的DC-DC转换器，用于动态控制各个 通道的VBOOST电源电压提供(见图72)。图78所示为该DC-DC 电路需要的分立式元件，以下各节将介绍该电路的元件选 择方法和工作原理。 AVCC CIN ≥10µF LDCDC DDCDC 10µH CDCDC 4.7µF RFILTER 10Ω SWx 图78. DC-DC电路 Rev. B | Page 42 of 52 VBOOST_x CFILTER 0.1µF 07304-077 SR_CLOCK 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 压摆率控制特性使能时，所有输出变化将以编程设置的压 AD5755 29.6 表33. 推荐使用的DC-DC器件 值 10 µH 4.7 µF 0.38 VF 制造厂商 Coilcraft® Murata 恩智浦 0mA TO 24mA RANGE, 24mA OUTPUT OUTPUT UNLOADED 29.4 建议在CDCDC之后放置一个10 Ω、100 nF低通RC滤波器。虽 然该器件会消耗少量电能，但会减少V BOOST_x 电源上的 纹波。 29.3 29.2 29.1 DC-DC MaxV = 29.5V DC-DCx BIT = 1 29.0 fSW = 410kHz 28.9 TA = 25°C 28.8 DC-DC转换器工作原理 28.7 片上DC-DC转换器采用一种恒频、峰值电流模式控制方 DC-DCx BIT = 0 28.6 案，以将4.5 V至5.5 V的AVCC输入升压，从而驱动AD5755 0 输出通道。这些器件设计用于工作在断续导通模式 (DCM)，占空比小于90%(典型值)。断续导通模式是一种 工作模式，其中电感电流在较大比例的开关周期内为零。 DC-DC转换器属于异步器件，要求采用外部肖特基二极管。 DC-DC转换器输出电压 使能通道电流输出时，转换器将V BOOST_x电源调节至7.4 V (±5%)或(IOUT × RLOAD + 裕量)，取较大值(电源电压裕量与输 出电流间的关系曲线图参见图52)。在电压输出模式下，若 输出被禁用，转换器将把VBOOST_x电源调节至+15 V (±5%)。 在电流输出模式下，若输出被禁用，转换器将把VBOOST_x电 0.5 1.0 1.5 2.0 2.5 TIME (ms) 3.0 3.5 4.0 07304-183 器件 XAL4040-103 GRM32ER71H475KA88L PMEG3010BEA VBOOST_x VOLTAGE (V) 符号 LDCDC CDCDC DDCDC VMAX DC_DC BIT 29.5 图79. 达到VMAX 的工作原理 从图79可以看出，当AD5755上升到VMAX值时，状态寄存器 中的DC-DCx位置位，但当电压下降到V MAX − ~0.4 V时， DC-DCx位解除置位。 DC-DC转换器片上开关 AD5755内置一个0.425 Ω开关，开关电流以脉冲为基础进行 监控，峰值电流限值为0.8 A。 DC-DC转换器开关频率和相位 AD5755 DC-DC转换器开关频率可以通过DC-DC控制寄存 源调节至7.4 V (±5%)。 器选择。通道的相位也可进行调整，以使DC-DC转换器支 在通道内部，VOUT_x级和IOUT_x级共用一个VBOOST_x电源，因 频率。轻载时(低输出电流和小负载电阻)，DC-DC转换器 此IOUT_x级和VOUT_x级的输出可以连在一起。 进入脉冲跳跃模式，以降低开关功耗。 DC-DC转换器建立时间 在电流输出模式下，步长大于约1 V (IOUT × RLOAD)的建立时 间将以DC-DC转换器的建立时间为主。当IOUT_x引脚需要的 电压与顺从电压之和低于7.4 V (±5%)时除外。输出建立时 间的典型曲线如图48所示，其中负载为1 kΩ。负载越小， 建立时间越快。当电流步长小于24 mA时，建立时间也会 更快。 DC-DC转换器电感选择 对于典型的4 mA至20 mA应用，一个10 µH电感(如来自Coilcraft 的XAL4040-103)配合410 kHz的开关频率，即可利用4.5 V至 5.5 V的AVCC电源将最高24 mA的电流驱动至最高1 kΩ的负载 电阻。但十分重要的是，必须确保电感能够应付峰值电流 而不在最大环境温度下饱和。如果电感进入饱和模式，会 导致效率降低。饱和过程中，电感值也会下降，并且可能 DC-DC转换器VMAX功能 使DC-DC转换器电路无法提供所需的输出功率。 最大VBOOST_x电压在DC-DC控制寄存器中设置(23 V、24.5 V、 27 V或29.5 V；参见表25)。达到该最大电压时，DC-DC转换 器被禁用，VBOOST_x电压则下降约0.4 V。当VBOOST_x 电压下降 达约0.4 V时，DC-DC转换器被重新启用，电压斜坡再次升 到VMAX(若仍有必要)。此操作的原理如图79所示。 持不同的时钟边沿(见表25)。在典型应用中，建议采用410 kHz DC-DC转换器外部肖特基二极管选择 AD5755要求采用外部肖特基二极管方可正常工作。要确保 肖特基二极管的额定值能处理运行过程中可能出现的最大 反向击穿电压，并且保证不超过整流器最高结温。二极管 平均电流约等于ILOAD电流。正向压降较大的二极管会导致 效率下降。 Rev. B | Page 43 of 52 AD5755 DC-DC转换器补偿电容 ηVBOOST为VBOOST_x效率(表示为小数，参见图54和图55)。 当DC-DC转换器工作在DCM模式时，未补偿的传递函数 AICC电源要求—压摆率 实际上是单极点传递函数。传递函数的极点频率取决于 DC-DC转换器输出电容、输入和输出电压以及输出负载。 AD5755采用一个外部电容和一个150 kΩ内部电阻来补偿调 节器环路。或者，也可以将一个外部补偿电阻与该补偿电 容串联起来，其方法是将DC-DC控制寄存器中的DC-DC 补偿位置1。这种情况下，推荐使用一个50 kΩ左右的电阻。 有关这种方法的优势，参见“产品特性“部分中的“AICC电源 要求—压摆率”部分。对于典型应用，建议使用一个10 nF DC-DC补偿电容。 AICC在压摆期间的电流要求大于静态工作模式，因为输出 功率会增大，以驱动DC-DC转换器的输出电容。该瞬态电 流可能非常大(见图80)，但“降低AICC电流要求”部分描述的 方法可以降低AVCC电源的要求。如果无法提供足够的AICC 电流，AVCC电压会下降。受AVCC下降影响，压摆所需AICC 电流会进一步增加。这意味着AVCC端的电压会继续下降 (见等式3)，VBOOST电压以及输出电压可能永远无法达到目 标值。由于该AVCC电压为所有通道共用，所以这也可能会 影响其他通道。 DC-DC转换器输入和输出电容选择 出电流可能升高的最大压摆率形成间接限制。纹波电压由 的电容或者并联电容能改善纹波性能，但其代价是压摆率 下降。较大的电容还会影响到压摆过程中的AVCC电源电流 要求(参见“AICC电源要求—压摆率”部分)。在所有工作条件 下，DC-DC转换器输出端的电容均应大于3 µF。 AICC CURRENT (A) AD5755，建议在典型应用中采用一个4.7 µF陶瓷电容。较大 25 0.6 电容以及电容的等效串联电阻(ESR)二者共同导致。对于 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 0.5 0.4 20 15 0.3 10 0.2 AICC IOUT VBOOST 0.1 输入电容提供DC-DC转换器要求的大部分动态电流，其 0 ESR应较低。对于AD5755，建议在典型应用中采用一个 10 µF的低ESR钽电容或陶瓷电容。选择陶瓷电容时必须小 0 0.5 5 1.0 1.5 TIME (ms) 2.0 2.5 0 07304-184 30 0.7 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 0.8 输出电容会影响DC-DC转换器的纹波电压，从而对通道输 图80. AICC 电流与时间的关系(24 mA步长，1 kΩ负载， 内部补偿电阻) 心，因为这种电容可能对直流偏置电压和温度极其敏感。 最好选用X5R或X7R电介质，因为这种电容能在较宽的工 降低AICC电流要求 作电压和温度范围内保持稳定。选择钽电容时必须小心， 主要有两种方法可用来降低AICC电流要求。一种方法是添 确保ESR值较低。 加一个外部补偿电阻，另一种方法是采用压摆率控制。两 AICC电源要求—静态 种方法可以同时使用。 DC-DC转换器设计用于提供以下值的VBOOST_x电压： 可以在COMPDCDC_x引脚处放置一个补偿电阻，与10 nF补偿 电容串联。推荐使用一个51 kΩ的外部补偿电阻。该补偿电 裕量与输出电压的关系参见图52。这意味着，对于固定负 阻会增加电流输出的压摆时间，但可以降低AICC的瞬态电 载和输出电压，DC-DC转换器的输出电流可以通过下式 流要求。图81所示为AICC电流曲线，其中步长为24 mA，负 计算： 载为1 kΩ，采用一个51 kΩ的补偿电阻。这种方法可以进一 步降低较小负载的电流要求，如图82所示。 其中： IOUT为IOUT_x的输出电流(单位A)。 Rev. B | Page 44 of 52 AD5755 20 0.4 16 0.3 12 0.2 8 AICC IOUT VBOOST 0.1 0 0 0.5 1.0 1.5 TIME (ms) 4 2.0 2.5 0 DC-DC转换器压摆率最慢。该压摆率还取决于DC-DC转换 器的配置。图81和图82显示了DC-DC转换器输出压摆率的 两个示例(VBOOST对应于DC-DC转换器的输出电压)。 0.8 0.7 0.6 图81. AICC 电流与时间的关系(24 mA步长，1 kΩ负载， 外部51 kΩ补偿电阻) 0.8 AICC CURRENT (A) 0.6 28 24 0.5 20 0.4 16 0.3 12 0.2 8 0.1 4 0 0 0.5 1.0 1.5 TIME (ms) 2.0 2.5 0 28 24 AICC IOUT VBOOST 0.5 20 0.4 16 0.3 12 0.2 8 0.1 4 0 0 1 2 3 TIME (ms) 4 5 6 0 图83. AICC 电流与时间的关系(24 mA步长，1 kΩ负载， 采用压摆率控制) 07304-186 0.7 0mA TO 24mA RANGE 500Ω LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C IOUT_x CURRENT (mA)/V BOOST_x VOLTAGE (V) 32 AICC IOUT VBOOST 32 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 图82. AICC 电流与时间的关系(24 mA步长，500 Ω负载， 外部51 kΩ补偿电阻) Rev. B | Page 45 of 52 07304-187 0.5 无法快过DC-DC转换器。电流较高、负载较大(如1 kΩ)时， IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 24 所示。采用压摆率控制时必须注意，输出的压摆速率可能 AICC CURRENT (A) 0.6 28 利用压摆率控制可以大幅降低AVCC电源电流要求，如图83 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 0.7 AICC CURRENT (A) 32 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 07304-185 0.8 AD5755 应用信息 电平，满量程误差为0.025%。同样，如果仅一个通道在电 相同引脚上的电压和电流输出范围 使用AD5755的一个通道时，电流和电压输出引脚可以连接 流输出模式下通过内部RSET使能，满量程误差为0.025% FSR 到两个独立的引脚上，也可连在一起并连接到单个引脚 + 0.075% FSR = 0.1% FSR。 上。将两个输出引脚连在一起不会发生冲突，因为任何时 精密基准电压源的选择 候都只能使能电压输出和电流输出二者之一。当使能电流 要使AD5755在其整个工作温度范围内达到最佳性能，必 输出时，电压输出处于三态模式；当使能电压输出时，电 须使用精密基准电压源。选择精密基准电压源时需要全面 流输出为三态模式。这种工作模式下，POC引脚必须连接 考虑。基准输入端的电压用于为DAC内核提供经缓冲的 低电平，主控制寄存器中的POC位必须置0；或者，如果 基准电压。因此，任何基准电压误差都会反应到器件的输 POC引脚连接高电平，则主控制寄存器中的POC位必须置 出端。 1，然后使能电流输出。 针对高精度应用选择基准电压时，需要考虑4种可能的误 如“绝对最大额定值”部分所示，电压和电流输出引脚的输 差源：输出电压的初始精度、温度系数、长期漂移和输出 出容差相同。+VSENSE_x和−VSENSE_x连接经过缓冲，因此，在 电压噪声。 电流输出模式下，漏入这些引脚的电流可以忽略不计。 外部基准电压源的输出电压初始精度误差会导致DAC的满 采用内部RSET的电流输出模式 量程误差。因此，最好选用具有低初始精度误差特性的基 在电流输出模式下使用内部RSET电阻时，使用内部RSET的其 准电压源来尽量降低这些误差。具有输出调整功能的基准 他通道的使能数量以及这些通道产生的直流串扰都会显著 电压源，如ADR425等，允许系统设计人员将基准电压设 影响输出。表1给出的内部RSET规格是针对所有通道均使 置为标称值以外的电压，以便校正系统误差。这种调整可 能、选择内部RSET且输出相同代码的情况。 以在任何温度下使用来消除误差。 对于通过内部RSET使能的每个通道，失调误差均会降低。 长期漂移衡量基准输出电压随时间的漂移量。具有低长期 例如，对于使用内部RSET使能的一个电流输出，失调误差 漂移特性的基准电压源可确保整体解决方案终身保持相对 为0.075% FSR。当有更多电流通道使能时，失调误差成比 稳定。 例降低：两个通道使能时，每个通道的失调误差为0.056% FSR；三个通道时为0.029%；四个通道时为0.01%。 基准输出电压的温度系数影响INL、DNL和TUE。应选择 温度系数较低的基准电压源，以降低DAC输出电压对环境 同样地，使用内部RSET时的直流串扰与使用内部RSET使能的 电流输出通道的数量成正比。例如，测量通道为0x8000， 一个通道从零电平变为满量程，直流串扰为−0.011% FSR； 两个通道从零电平变为满量程时，直流串扰为−0.019% FSR；其他3个通道均从零电平变为满量程时，直流串扰为 −0.025% FSR。 温度的依赖性。 在噪声预算相对较低的高精度应用中，必须考虑基准电压 源的输出电压噪声。考虑到系统的分辨率，选择具有尽可 能低的输出噪声的基准电压很重要。ADR435(XFET设计) 之类精密基准电压源在0.1 Hz至10 Hz范围提供低输出噪声。 然而，随着电路带宽增加，可能需要对基准电压源的输出 对于表1中的满量程误差测量，所有通道均为0xFFFF。这 进行滤波来尽量降低输出噪声。 意味着，当任何通道变为零电平时，满量程误差会因为直 流串扰而提高。例如，测量通道为0xFFFF，三个通道为零 表34：推荐使用的精密基准电压源 产品型号 ADR445 ADR02 ADR435 ADR395 AD586 初始精度 (mV，最大值) ±2 ±3 ±2 ±5 ±2.5 长期漂移 (ppm，典型值) 50 50 40 50 15 温度漂移(ppm/°C，最大值) 3 3 3 9 10 Rev. B | Page 46 of 52 0.1 Hz至10 Hz噪声 (µV峰峰值，典型值) 2.25 10 8 8 4 AD5755 DAC输出更新在LDAC的上升沿初始化，或者当LDAC保持 驱动感性负载 驱动感性负载或非明确定义的负载时，可能需要在IOUT_X和 AGND之 间 连 接 一 个 电 容 ， 以 确 保 稳 定 性 。 在 I OUT_x 与 低电平时，则在SYNC的上升沿初始化。寄存器的内容可 采用回读功能进行读取。 AGND之间连接一个0.01 μF电容可以确保50 mH负载的稳 AD5755与ADSP-BF527的接口 定性。负载的容性成分可能导致建立时间变慢，但AD5755 AD5755可以直接连接到ADI公司Blackfin® DSP ADSP-BF527 的建立时间可以掩盖这一点。AD5755的电流输出不存在最 的SPORT接口。图85显示如何利用该SPORT端口来控制 大电容限制。 AD5755。 AD5755 瞬变电压保护 AD5755内置ESD保护二极管，可防止器件在一般工作条件 SPORT_TFS SYNC SPORT_TSCK SCLK 下受损。但是，工业控制环境会使I/O电路遭受高得多的 SPORT_DTO SDIN 率二极管和一个浪涌电流限流电阻(RP)，如图84所示。RP ADSP-BF527 的典型值为10 Ω。两个保护二极管和电阻(RP)必须具有适当 的额定功率。 LDAC 图85. AD5755与ADSP-BF527的SPORT接口 布局布线指南 RFILTER CDCDC 4.7µF 10Ω 布局布线—接地 CFILTER 0.1µF 在任何注重精度的电路中，精心考虑电源和接地回路布局 VBOOST_x 都有助于确保达到规定的性能。AD5755所在的印刷电路板 D2 AD5755 在设计时应将模拟部分与数字部分分离，并限制在电路板 RP IOUT_x AGND D1 RLOAD 的特定区域内。如果AD5755所在系统中有多个器件要求 07304-279 (FROM DC-TO-DC CONVERTER) GPIO0 07304-080 瞬变。为了防止AD5735受到过高的电压瞬变，需要外部功 AGND至DGND连接，则只能在一个点上进行连接。星形 接地点应尽可能靠近器件。 AVSS 图84. 输出瞬变电压保护 通过瞬态电压抑制器(TVS)(也称为瞬态吸收器)可实现进一 步的保护。这些元件包括单向抑制器(防范正高电压瞬态) 和双向抑制器(防范正负高电压瞬态)，可提供各种各样的 AVCC电源的GNDSWx和接地连接被称为PGND。PGND应 局限在电路板的特定区域之内，并且PGND与AGND只能 在一个点进行连接。 隔离和击穿电压额定值。TVS应尽量采用最低击穿电压定 布局布线—电源去耦 标，同时在电流输出的功能范围内不导通。 AD5755应当具有足够大的10 μF电源旁路电容，与每个电源 建议保护所有现场连接节点。电压输出节点可通过类似电 路保护，其中将D2和瞬态吸收器连接到AVSS。对于电压输 出节点，+VSENSE_x引脚也应通过与瞬态吸收器串联较大值 的电阻进行保护，例如5 kΩ。这样，IOUT_x和VOUT_x引脚便可 连在一起，共用同一保护电路。 该器件。10 μF电容应为钽珠型电容。0.1 μF电容应具有低有 效串联电阻(ESR)和低有效串联电感(ESL)，如高频时提供 低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑开 关所引起的瞬态电流。 布局布线—走线 微处理器接口 AD5755通过一条串行总线实现与微处理器的接口，这条总 线使用与微控制器和DSP处理器兼容的协议。通信信道是 一个三线式最小接口，由一个时钟信号、一个数据信号和 一个锁存信号组成。AD5755需要24位数据字，数据在 SCLK的下降沿有效。 上的0.1 μF电容并联，并且尽可能靠近封装，最好是正对着 AD5755的电源线路应采用尽可能宽的走线，以提供低阻抗 路径，并减小电源线路上的毛刺效应。时钟等快速开关信 号应利用数字地屏蔽起来，以免向电路板上的其它器件辐 射噪声，并且绝不应靠近基准输入。SDIN线路与SCLK线 路之间布设接地线路有助于降低二者之间的串扰(多层电路 板上不需要，因为它有独立的接地层，但将线路分开是有 利的)。REFIN线路上的噪声必须降至最低，因为这种噪声 会被耦合至DAC输出。 Rev. B | Page 47 of 52 AD5755 避免数字信号与模拟信号交叠。电路板相对两侧上的走线 • 使补偿器件尽量靠近COMPDCDC_x。 应当彼此垂直，这样有助于减小电路板上的馈通效应。微 • 避免高阻抗走线靠近连接到SWx的任何节点，避免靠 带线技术是目前为止最好的方法，但这种技术对于双面电 近电感，以防止辐射噪声注入。 路板未必始终可行。采用这种技术时，电路板的元件侧专 电流隔离接口 用于接地层，信号走线则布设在焊接侧。 在许多过程控制应用中，需要在控制器与受控单元之间提 布局布线—DC-DC转换器 为了实现较高的效率、良好的调节性能和出色的稳定性， 印刷电路板布局布线必须设计合理。 供一个隔离栅，以保护和隔离控制电路遭受可能发生的任 何危险的共模电压。ADI公司iCoupler®产品可提供超过2.5 kV 的电压隔离。AD5755采用串行加载结构，使接口线路数量 在设计印刷电路板时请遵循以下原则(参见图78)： 保持最少，因此成为隔离接口的理想选择。图86所示为 • 使低ESR输入电容CIN靠近AVCC和PGND。 AD5755使用ADuM1400的4通道隔离接口。欲了解更多信 • 使从CIN通过电感LDCDC到SWX和PGND的高电流路径尽 • MICROCONTROLLER 使从CIN到LDCDC、整流器DDCDC和输出电容CDCDC的高电 流路径尽量短。 • VIA SERIAL DATA OUT VIB SYNC OUT 使高电流走线尽量短、尽量宽。从CIN通过电感LDCDC到 CONTROL OUT SWX和PGND的路径应能处理最低1 A的电流。 ADuM1400* SERIAL CLOCK OUT VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE *ADDITIONAL PINS OMITTED FOR CLARITY. 图86. 隔离接口 Rev. B | Page 48 of 52 VOA VOB VOC VOD TO SCLK TO SDIN TO SYNC TO LDAC 07304-081 量短。 息，请访问www.analog.com。 AD5755 外形尺寸 9.10 9.00 SQ 8.90 0.60 MAX 0.60 MAX 48 64 49 1 PIN 1 INDICATOR PIN 1 INDICATOR 8.85 8.75 SQ 8.65 0.50 BSC 0.50 0.40 0.30 33 32 17 0.05 MAX 0.02 NOM FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.20 REF COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 06-13-2012-C 0.30 0.23 0.18 0.25 MIN 7.50 REF 0.80 MAX 0.65 TYP 12° MAX SEATING PLANE 16 BOTTOM VIEW TOP VIEW 1.00 0.85 0.80 7.25 7.10 SQ 6.95 EXPOSED PAD 图87. 64引脚引脚架构芯片级封装[LFCSP_VQ] 9 mm × 9 mm，超薄体 (CP-64-3) 图示尺寸单位：mm 订购指南 型号1 AD5755ACPZ AD5755ACPZ-REEL7 AD5755BCPZ AD5755BCPZ-REEL7 EVAL-AD5755SDZ 1 分辨率(位) 16 16 16 16 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C Z = 符合RoHS标准的器件。 Rev. B | Page 49 of 52 封装描述 64引脚 LFCSP_VQ 64引脚 LFCSP_VQ 64引脚 LFCSP_VQ 64引脚 LFCSP_VQ 评估板 封装选项 CP-64-3 CP-64-3 CP-64-3 CP-64-3 AD5755 注释 Rev. B | Page 50 of 52 AD5755 注释 Rev. B | Page 51 of 52 AD5755 注释 ©2011–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D07304sc-0-1/13(C) Rev. C | Page 52 of 52