中文数据手册

16位隔离式Σ-Δ型调制器
AD7403
产品特性
功能框图
VDD1
BUF
VDD2
CLK
DECODER
CLK
ENCODER
DATA
ENCODER
DATA
DECODER
REF
VIN+
MCLKIN
(5MHz
TO 20MHz)
Σ-Δ ADC
VIN–
MDAT
AD7403
GND2
GND1
12196-001
外部时钟输入速率：5 MHz至20 MHz
16位无失码
信噪比(SNR)：88 dB(典型值)
有效位数(ENOB)：14.2位(典型值)
失调温漂
AD7403：1.6 µV/°C(典型值)
AD7403-8：2 µV/°C(典型值)
片上数字隔离器
片内基准电压源
满量程模拟输入范围：±320 mV
工作范围
AD7403：−40°C至+ 125°C
AD7403-8：−40°C至+ 105°C
高共模瞬变抗扰度：>25 kV/µs
宽体SOIC封装，增加爬电距离
压摆率受限输出以实现低电磁辐射(EMI)
安全和法规认证
UL认证
1分钟5000 V rms ，符合UL 1577
CSA元件验收通知5A
符合VDE认证
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12
VIORM = 1250 VPEAK
图1.
应用
分路电流监控
交流电机控制
功率和太阳能逆变器
风轮机逆变器
数据采集系统
模数及光隔离器的替代方案
概述
波器可重构原始信息，以在78.1 kSPS时实现88 dB的信噪比
AD74031是一款高性能二阶Σ-Δ调制器，片上的数字隔离采
(SNR)。串行输入/输出可采用5 V或3 V电源供电(VDD2)。
用ADI公司的iCoupler®技术，能将模拟输入信号转换为高
串行接口采用数字式隔离。通过将高速互补金属氧化物半
速单个位数据流。该器件采用5 V (VDD1)电源供电，可输入
±250 mV的差分信号(满量程±320 mV)。该差分输入信号非常
导体(CMOS)技术和单片变压器技术结合在一起，较之传
统光耦合器等其它元件来说，片内隔离能提供更加优异的
适合用于在要求电流隔离的高电压应用中监控分流电压。
工作特性。AD7403采用16引脚宽体SOIC封装，工作温度
模拟输入由高性能模拟调制器连续采样，并转换为数据率
范围为−40°C至+125°C。AD7403-8采用8引脚宽体SOIC封
最高为20 MHz且密度为1的数字输出流。通过适当的数字滤
装，工作温度范围为−40°C至+105°C。
1
受美国专利5,952,849号、6,873,065号和7,075,329号保护。
Rev. B
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2014–2015 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7403
目录
产品特性 .........................................................................................1
工作原理 ...................................................................................... 15
应用 ..................................................................................................1
电路信息 ................................................................................. 15
功能框图 .........................................................................................1
模拟输入 ................................................................................. 15
概述 ..................................................................................................1
差分输入 ................................................................................. 16
修订历史 .........................................................................................2
数字输出 ................................................................................. 16
技术规格 .........................................................................................3
应用信息 ...................................................................................... 17
AD7403 .......................................................................................3
电流检测应用 ........................................................................ 17
AD7403-8 ...................................................................................4
电压检测应用 ........................................................................ 17
时序规格 ....................................................................................5
输入滤波器 ............................................................................ 18
封装特性 ....................................................................................6
数字滤波器 ............................................................................ 18
隔离和安全相关特性 ..............................................................6
与ADSP-CM4xx的接口 ........................................................ 21
法规信息 ....................................................................................6
电源考虑 ................................................................................. 21
DIN V VDE V 0884-10 (VDE V 0884-10)隔离: 2006-12隔
接地和布局布线 .................................................................... 21
离特性 ........................................................................................7
隔离寿命 ................................................................................. 21
绝对最大额定值 ............................................................................8
外形尺寸 ...................................................................................... 23
ESD警告 .....................................................................................8
订购指南 ................................................................................. 24
引脚配置和功能描述 工作特性 .................................................9
典型工作特性 ............................................................................. 10
术语 ............................................................................................... 14
修订历史
2015年5月—修订版A至修订版B
2014年11月 — 修订版0至修订版A
增加AD7403-8 .........................................................................通篇
更改图1 ............................................................................................1
增加表1的尾注3 .............................................................................4
更改“法规信息”部分和表5.....................................................5
增加表2；重新排序 ......................................................................4
更改表7 ............................................................................................7
增加图4 ............................................................................................7
更改“订购指南”部分.............................................................. 20
增加图6和表11 .............................................................................. 9
2014年4月—修订版0：初始版
增加图8 ......................................................................................... 10
增加图14和图18 .......................................................................... 11
增加图20 ....................................................................................... 12
增加“电源考虑”部分、图41和图42................................... 21
“外形尺寸”部分增加图47 .................................................... 23
更改“订购指南”部分............................................................. 24
Rev. B | Page 2 of 24
AD7403
技术规格
AD7403
除非另有说明，VDD1 = 4.5 V至5.5 V，VDD2 = 3 V至5.5 V，VIN+ = −250 mV至+250 mV，VIN− = 0 V，TA = −40°C至+125°C，
fMCLKIN1 = 5 MHz至20 MHz，测试使用Verilog代码所定义的sinc3滤波器，抽取率为256。所有电压均参照其各自的地。
表1.
参数
静态性能
分辨率
积分非线性(INL)2
微分非线性(DNL)2
失调误差2
失调漂移与温度的关系3
最小值
±2
±0.2
1.6
1.3
50
±0.2
±0.2
±0.2
65
40
±0.6
增益误差漂移与温度的关系3
增益误差漂移与VDD1的关系3
−320
−250
信噪比(SNR)2
总谐波失真(THD)2
峰值谐波或杂散噪声(SFDR)2
有效位数(ENOB)2
无噪声代码分辨率2
隔离瞬变抗扰度2
逻辑输入
输入高电压(VIH)
输入低电压(VIL)
输入电流(IIN)
输入电容(CIN)
逻辑输出
输出高电压(VOH)
输出低电压(VOL)
81
83
86
13.1
13.4
14
25
±12
±0.99
±0.75
3.8
3.1
±0.8
±0.8
±1.2
95
60
+320
+250
−200至+300
±45
0.05
±0.01
14
输入共模电压范围
动态输入电流
直流漏电流
输入电容
动态特性
信纳比(SINAD)2
最大值
16
失调漂移与VDD1的关系3
增益误差2
模拟输入
输入电压范围
典型值
±50
±0.6
87
87
88
−96
−97
14.2
14.2
单位
测试条件/注释
位
LSB
LSB
mV
µV/°C
µV/°C
µV/V
% FSR
% FSR
% FSR
ppm/°C
µV/°C
mV/V
滤波器输出截断至16位
mV
mV
mV
µA
µA
µA
pF
dB
dB
dB
dB
dB
位
位
位
kV/µs
30
保证16位无失码
0°C至85°C
fMCLKIN = 16 MHz
fMCLKIN = 20 MHz，TA = −40°C至+85°C
fMCLKIN = 20 MHz
满量程范围
额定工作
VIN+ = ±250 mV，VIN− = 0 V
VIN+ = 0 V，VIN− = 0 V
VIN+ = 1 kHz
−40°C至+85°C
−40°C至+85°C
CMOS施密特触发器
0.8 × VDD2
0.2 × VDD2
±0.6
10
V
V
µA
pF
0.4
V
V
VDD2 − 0.1
Rev. B | Page 3 of 24
IO = −200 µA
IO = +200 µA
AD7403
参数
电源要求
VDD1
VDD2
IDD1
IDD2
最小值
2
3
最大值
单位
测试条件/注释
30
12
6
231
185
5.5
5.5
36
18
10
297
231
V
V
mA
mA
mA
mW
mW
VDD1 = 5.5 V
VDD2 = 5.5 V
VDD2 = 3.3 V
VDD1 = VDD2 = 5.5 V
VDD1 = 5.5 V，VDD2 = 3.3 V
4.5
3
功耗
1
典型值
当fMCLKIN > 16 MHz时，占空比为48/52至52/48，VDD1 = 5 V ± 5%。
参见术语部分。
未经生产测试。样片在初次发布期间均经过测试，以确保符合标准要求。
AD7403-8
除非另有说明，VDD1 = 4.5 V至5.5 V，VDD2 = 3 V至5.5 V，VIN+ = −250 mV至+250 mV，VIN− = 0 V，TA = −40°C至+105°C，
fMCLKIN1 = 5 MHz至20 MHz，测试使用Verilog代码所定义的sinc3滤波器，抽取率为256。所有电压均参照其各自的地。
表2.
参数
静态性能
分辨率
积分非线性(INL)2
微分非线性(DNL)2
失调误差2
失调漂移与温度的关系3
失调漂移与VDD1的关系3
增益误差2
最小值
±6.5
±0.99
±1.7
6.8
−320
−250
82
86
13.3
25
±0.8
±1.4
80
51
+320
+250
−200至+300
±45
0.05
±0.01
14
输入共模电压范围
动态输入电流
逻辑输出
输出高电压(VOH)
输出低电压(VOL)
±2
±1
2
425
±0.2
±0.2
32
20
±0.2
增益误差漂移与VDD1的关系3
直流漏电流
输入电容
动态特性
信纳比(SINAD)2
信噪比(SNR)2
总谐波失真(THD)2
峰值谐波或杂散噪声(SFDR)2
有效位数(ENOB)2
隔离瞬变抗扰度2
逻辑输入
输入高电压(VIH)
输入低电压(VIL)
输入电流(IIN)
输入电容(CIN)
最大值
16
增益误差漂移与温度的关系3
模拟输入
输入电压范围
典型值
±50
±0.6
87
88
−94
−94
14.2
30
单位
测试条件/注释
位
LSB
LSB
mV
µV/°C
µV/V
% FSR
% FSR
ppm/°C
µV/°C
mV/V
滤波器输出截断至16位
mV
mV
mV
µA
µA
µA
pF
满量程范围
额定工作
dB
dB
dB
dB
位
kV/µs
保证16位无失码
fMCLKIN = 16 MHz
fMCLKIN = 20 MHz
VIN+ = ±250 mV，VIN− = 0 V
VIN+ = 0 V，VIN− = 0 V
VIN+ = 1 kHz
CMOS施密特触发器
0.8 × VDD2
0.2 × VDD2
±0.6
10
V
V
µA
pF
0.4
V
V
VDD2 − 0.1
Rev. B | Page 4 of 24
IO = −200 µA
IO = +200 µA
AD7403
参数
电源要求
VDD1
VDD2
IDD1
IDD2
最小值
2
3
最大值
单位
测试条件/注释
30
13
6.5
237
187
5.5
5.5
33.5
16
8
272
211
V
V
mA
mA
mA
mW
mW
VDD1 = 5.5 V
VDD2 = 5.5 V
VDD2 = 3.3 V
VDD1 = VDD2 = 5.5 V
VDD1 = 5.5 V，VDD2 = 3.3 V
4.5
3
功耗
1
典型值
当fMCLKIN > 16 MHz时，占空比为48/52至52/48，VDD1 = 5 V ± 5%。
参见术语部分。
未经生产测试。样片在初次发布期间均经过测试，以确保符合标准要求。
时序规格
除非另有说明，VDD1 = 4.5 V至5.5 V，VDD2 = 3 V至5.5 V，TA = −40°C至+105°C (AD7403-8)或−40°C至+125°C (AD7403)。
样片在初次发布期间均经过测试，以确保符合标准要求。建议在MCLKIN上升沿读取MDAT。
表3.
参数
fMCLKIN
TMIN、TMAX时的限值
典型值
最大值
20
单位
MHz
MHz
40
45
42
ns
ns
ns
MCLKIN上升沿后的数据访问时间
VDD2 = 4.5 V至5.5 V
VDD2 = 3 V至3.6 V，AD7403
VDD2 = 3 V至3.6 V，AD7403-8
MCLKIN上升沿后的数据保持时间
VDD2 = 4.5 V至5.5 V
VDD2 = 3 V至3.6 V
主机时钟信号保持低电平状态的时间
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
主机时钟信号保持高电平状态的时间
fMCLKIN ≤ 16 MHz
16 MHz < fMCLKIN ≤ 20 MHz
1
1
t21
12
17
ns
ns
0.45 × tMCLKIN
0.48 × tMCLKIN
ns
ns
0.45 × tMCLKIN
0.48 × tMCLKIN
ns
ns
t3
t4
1
描述
主机时钟输入频率
定义为从MCLKIN输入电平的80%到输出超过0.8 V或2.0 V(VDD2 = 3 V至3.6 V)，或者输出超过0.8 V或0.7 × VDD2(VDD2 = 4.5 V至5.5 V)所需的时间，如图2所示。
以±200 µA负载和25 pF负载电容进行测量。
t4
80%
MCLKIN
t1
t2
t3
2.0V OR 0.7 × VDD2 1
MDAT
1SEE
0.8V
NOTE 1 OF TABLE 3 FOR FURTHER DETAILS.
图2. 数据时序
Rev. B | Page 5 of 24
12196-002
t
最小值
5
AD7403
封装特性
表4.
参数
电阻(输入至输出)1
电容(输入至输出)1
IC结至环境热阻
1
符号
RI-O
CI-O
θJA
最小值
典型值 最大值
1012
2.2
45
单位
Ω
pF
°C/W
测试条件/注释
f = 1 MHz
热电偶位于封装底部中心，利用细走线
的4层电路板进行测试
假设器件为双端器件。对于AD7403，引脚1与引脚8短路，引脚9与引脚16短路。对于AD7403-8，引脚1与引脚4短路，引脚5与引脚8短路。
隔离和安全相关特性
表5.
参数
输入至输出瞬时耐受电压
最小外部气隙(间隙)
AD7403
AD7403
最小外部爬电距离
AD7403
AD7403
最小内部间隙
漏电阻抗(相对漏电指数)
隔离组
1
2
3
符号
VISO
数值
5000(最小值)
单位
V
测试条件/注释
持续1分钟
L(I01)
8.3(最小值)1, 2
mm
L(I01)
8.1(最小值)1, 2
mm
测量输入端至输出端，
隔空最短距离
测量输入端至输出端，
隔空最短距离
L(I02)
8.3(最小值)1
mm
L(I02)
8.1(最小值)1
mm
CTI
0.034(最小值)
>400
II
mm
V
测量输入端至输出端，沿
壳体最短距离
测量输入端至输出端，
沿壳体最短距离
隔离距离
DIN IEC 112/VDE 0303第1部分3
材料组(DIN VDE 0110，1/89，表I)3
根据IEC 60950-1指南，应在2级污染度以及纬度小于等于2000 m海拔情况下测量爬电距离和电气间隙。
焊盘布局时应仔细，确保达到最低电气间隙要求。
AD7403的CSA CTI额定值大于600 V，材料组I隔离组；AD7403-8大于400 V，材料组II隔离组。
法规信息
表6.
UL1
1577器件认可程序认可1
CSA
CSA元件验收通知5A批准
5000 V rms隔离电压单一保护
基本绝缘符合CSA 60950-1-07和IEC 60950-1标准，
AD7403：830 V rms (1173 VPEAK)最大工作电压；
AD7403-8：810 Vrms (1145 VPEAK)最大工作电压3
强化绝缘符合CSA 60950-1-07和IEC 60950-1标准，
AD7403：415 V rms (586 VPEAK)最大工作电压；
AD7403-8：405 V rms (583 VPEAK)最大工作电压3
加强绝缘符合IEC 60601-1标准，250 V均方根值
(353 VPEAK)最大工作电压
文件205078
文件E214100
1
2
3
VDE2
根据 DIN V VDE V 0884-10
(VDE V 0884-10):2006-12认证2
强化绝缘符合DIN V VDE V 0884-10
(VDE V 0884-10)：2006-12，1250 VPEAK
文件2471900-4880-0001
依据UL 1577，每个AD7403器件都经过1秒钟绝缘测试电压≥ 6000 V rms的验证测试(漏电流检测限值为15 µA)。
依据DIN V VDE V 0884-10，每个AD7403器件都经过1秒钟绝缘测试电压≥ 2344 VPEAK的验证测试(局部放电检测限值为5 pC)。
额定值计算条件为污染等级2和材料组III。AD7403 RI-16-2封装材料的额定值依据CSA，CTI >600 V，因此为材料组I。AD7403-8 RI-8-1封装材料的额定值
依据CSA，CTI >400 V，因此为材料组II。
Rev. B | Page 6 of 24
AD7403
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12隔离特性
此隔离器适合安全限制数据范围内的增强电隔离。通过保护电路保持安全数据。
表7.
描述
DIN VDE 0110安装分类
额定市电电压≤300 V rms
额定市电电压≤450 V rms
额定市电电压≤600 V rms
额定市电电压≤1000 V rms
气候分类
污染度(DIN VDE 0110，表1)
最大工作绝缘电压
输入至输出测试电压，方法B1
VIORM × 1.875 = VPR，100%生产测试，tm= 1秒，局部放电< 5 pC
符号
特性
单位
VIORM
I至IV
I至IV
I至IV
I至IV
40/105/21
2
1250
VPEAK
VPD(M)
2344
VPEAK
2000
VPEAK
1500
VPEAK
8000
VPEAK
12000
VPEAK
VPEAK
150
°C
2.78
1.19
>109
W
W
Ω
输入至输出测试电压，方法A
跟随环境测试子类1
VIORM × 1.6 = VPR，tm= 60秒，局部放电< 5 pC
跟随输入和/或安全测试子类2/安全测试子类3
VIORM × 1.2 = VPR，tm= 60秒，局部放电< 5 pC
VPR(M)
可支持的最高过压(瞬变过压tTR= 10秒)
VIOTM
浪涌隔离电压
1.2 µs上升时间，50 μs，50%下降时间
安全限定值(出现故障时允许的最大值，见图3和图4)
壳温
第1侧(PVDD1)和第2侧(PVDD2)功耗
AD7403
AD7403-8
Ts时的绝缘电阻，VIO= 500 V
VIOSM
TS
PSO
RIO
3
2
1
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
1
0
图3. AD7403热减额曲线，依据DIN V VDE V 0884-10
获得的安全限值与壳温的关系
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
图4. AD7403-8热减额曲线，依据DIN V VDE V 0884-10
获得的安全限值与壳温的关系
Rev. B | Page 7 of 24
12196-041
SAFE OPERATING POWER (W)
2
12196-003
SAFE OPERATING POWER (W)
4
AD7403
绝对最大额定值
除非另有说明，TA = 25°C。所有电压均参照其各自的地。
表8.
参数
VDD1至GND1
VDD2至GND2
模拟输入电压至GND1
数字输入电压至GND2
输出电压至GND2
输入电流至除电源外的任何引脚1
工作温度范围
AD7403
AD7403-8
存储温度范围
结温
无铅回流焊
温度
ESD
FICDM2
HBM3
1
2
3
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−1 V至VDD1 + 0.3 V
−0.3 V至VDD2 + 0.5 V
−0.3 V至VDD2 + 0.3 V
±10 mA
表9. 最大连续工作电压1
参数
交流电压
双极性波形
最大值
单位
约束条件
1250
VPEAK
单极性波形
直流电压
1250
1250
VPEAK
VPEAK
最少20年寿命
(VDE认证工作
电压)
最少20年寿命
最少20年寿命
1
指隔离栅上的连续电压幅度。
ESD警告
−40°C至+125°C
−40°C至+105°C
−65°C至+150°C
150°C
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
260°C
2 kV
±1250 V
±4000 V
100 mA以下的瞬态电流不会造成SCR闩锁。
JESD22-C101；RC网络：1 Ω、Cpkg；等级：IV。
ESDA/JEDEC JS-001-2011；RC网络：1.5 kΩ、100 pF；等级：3A。
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
Rev. B | Page 8 of 24
AD7403
引脚配置和功能描述
VDD1 1
16 GND2
15 NIC2
VIN+ 2
VIN– 3
AD7403
14 VDD2
TOP VIEW 13 MCLKIN
NIC1 5 (Not to Scale) 12 NIC2
NIC1 6
11 MDAT
VDD1 7
10 NIC2
GND1 8
9
GND2
1NIC = NOT INTERNALLY CONNECTED. CONNECT TO V
DD1 , GND1, OR LEAVE FLOATING.
2NIC = NOT INTERNALLY CONNECTED. CONNECT TO V
DD2 , GND2, OR LEAVE FLOATING.
12196-004
GND1 4
图5. AD7403引脚配置
表10. AD7403引脚功能描述
引脚名称
VDD1
2
3
4, 8
5, 6
9, 16
10, 12, 15
11
VIN+
VIN−
GND1
NIC
GND2
NIC
MDAT
13
MCLKIN
14
VDD2
描述
电源电压(4.5 V至5.5 V)。这是AD7403隔离端的电源电压，参照GND1。
器件工作时，将电源电压连接至引脚1和引脚7。将10 µF电容与1 nF
电容并联，对每一个电源引脚去耦至GND1。
正向模拟输入。
负向模拟输入。一般情况下，与GND1相连。
接地1。此引脚是隔离端一侧所有电路的接地基准点。
内部不连接。这些引脚不在内部连接。与VDD1、GND1相连，或保持浮空。
接地2。此引脚是非隔离端一侧所有电路的接地基准点。
内部不连接。这些引脚不在内部连接。与VDD2、GND2相连，或保持浮空。
串行数据输出。单个位调制器输出以串行数据流的形式输入该引脚。
各个位在MCLKIN输入的上升沿逐位移出，并在下一个MCLKIN上升沿有效。
主机时钟逻辑输入。工作频率范围：5 MHz至20 MHz。
制调制器输出的位流在MCLKIN的上升沿传播。
电源电压：3 V至5.5 V。该引脚用来为非隔离端提供电源电压，并且相对于GND2。
采用100 nF电容将此电源去耦至GND2。
VDD1 1
VIN+ 2
AD7403-8
8
VDD2
7
MCLKIN
TOP VIEW
6 MDAT
(Not to Scale)
5 GND2
GND1 4
VIN– 3
12196-038
引脚编号
1, 7
图6. AD7403-8引脚配置
表11. AD7403-8引脚功能描述
引脚编号
1
引脚名称
VDD1
2
3
4
5
6
VIN+
VIN−
GND1
GND2
MDAT
7
MCLKIN
8
VDD2
描述
电源电压(4.5 V至5.5 V)。这是AD7403-8隔离端的电源电压，参照GND1。
器件工作时，将电源电压连接至引脚1和引脚7。将10 µF电容与1 nF电容
并联，对每一个电源引脚去耦至GND1。
正向模拟输入。
负向模拟输入。一般情况下，与GND1相连。
接地1。此引脚是隔离端一侧所有电路的接地基准点。
接地2。此引脚是非隔离端一侧所有电路的接地基准点。
串行数据输出。单个位调制器输出以串行数据流的形式输入该引脚。
各个位在MCLKIN输入的上升沿逐位移出，并在下一个MCLKIN上升沿有效。
主机时钟逻辑输入。工作频率范围：5 MHz至20 MHz。
调制器输出的位流在MCLKIN的上升沿传播。
电源电压：3 V至5.5 V。该引脚用来为非隔离端提供电源电压，并且相对于GND2。
采用100 nF电容将此电源去耦至GND2。
Rev. B | Page 9 of 24
AD7403
典型工作特性
除非另有说明，TA = 25°C，VDD1 = 5 V，VDD2 = 5 V，VIN+ = −250 mV至+250 mV，VIN− = 0 V，fMCLKIN = 20 MHz，使用256过采样
率(OSR)的sinc3滤波器。
0
90
200mV p-p SINE WAVE ON VDD1
1nF DECOUPLING
88
–20
86
84
SINAD (dB)
PSRR (dB)
–40
–60
MCLKIN = 20MHz
MCLKIN = 10MHz
–80
82
16MHz MCLKIN,
16MHz MCLKIN,
16MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
20MHz MCLKIN,
80
78
76
VDD1
VDD1
VDD1
VDD1
VDD1
VDD1
= 4.5V
= 5.0V
= 5.5V
= 4.5V
= 5.0V
= 5.5V
74
–100
200k
400k
600k
800k
SUPPLY RIPPLE FREQUENCY (Hz)
1M
70
100
12196-005
0
图7. AD7403 PSRR与电源纹波频率的关系
0
–20
–20
200mV p-p SINE WAVE ON VDD1
1nF DECOUPLING
MAGNITUDE (dB)
SNR = 88.6dB
SINAD = 88.3dB
THD = –100.5dB
–60
MCLKIN = 20MHz
MCLKIN = 10MHz
–100
–60
–80
–100
–120
–120
–140
200k
400k
600k
800k
SUPPLY RIPPLE FREQUENCY (Hz)
1M
–160
12196-042
0
0
5
10
15
20
25
30
50
60
FREQUENCY (kHz)
图8. AD7403-8 PSRR与电源纹波频率的关系
12196-008
PSRR (dB)
fIN = 1kHz
–40
–40
–140
10k
图10. SINAD与模拟输入频率的关系
0
–80
1k
ANALOG INPUT FREQUENCY (Hz)
12196-007
72
–120
图11. 典型快速傅里叶变换(FFT)
0
1.0
SHORTED INPUTS
200mV p-p SINE WAVE ON INPUTS
–20
0.8
0.6
–60
DNL ERROR (LSB)
MCLKIN = 20MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 10MHz, SINC3 DECIMATION RATE = 256
MCLKIN = 20MHz, UNFILTERED
MCLKIN = 10MHz, UNFILTERED
–80
–100
0.4
0.2
0
–0.2
–0.4
–0.6
–120
1k
10k
100k
RIPPLE FREQUENCY (Hz)
1M
图9. 共模抑制比(CMRR)与共模纹波频率的关系
–1.0
0
10
20
30
CODE (k)
图12. 典型DNL误差
Rev. B | Page 10 of 24
40
12196-009
–0.8
–140
100
12196-006
CMRR (dB)
–40
AD7403
100
1.0
fIN = 1kHz
0.8
0.6
SNR AND SINAD (dB)
INL ERROR (LSB)
90
0.4
0.2
0
–0.2
–0.4
SNR
SINAD
80
70
–0.6
0
10
20
30
40
50
60
CODE (k)
60
–50
12196-010
–1.0
–25
0
25
50
75
100
125
150
125
150
TEMPERATURE (°C)
图13. AD7403典型INL误差
12196-012
–0.8
图16. SNR和SINAD与温度的关系
–60
1.0
fIN = 1kHz
–70
THD AND SFDR (dB)
0
–0.5
–1.0
–100
10
20
30
CODE (k)
40
50
60
–120
–50
0
25
50
75
100
TEMPERATURE (°C)
图17. AD7403 THD和SFDR与温度的关系
–60
800
692381
700
–70
THD AND SFDR (dB)
500
400
300
200
32766
32767
32768
CODE
1061
0
32769
32770
–100
–120
–50
12196-011
1147
32765
–90
–110
100
0
–80
160941
144470
32764
THD
SFDR
fIN = 1kHz
MCLKIN = 10MHz
VIN+ = VIN– = 0V
1M SAMPLES
600
HITS PER CODE (k)
–25
12196-013
0
图14. AD7403-8典型INL误差
0
THD
SFDR
–90
–110
12196-043
–1.5
–80
–25
0
25
50
TEMPERATURE (°C)
75
100
图18. AD7403-8 THD和SFDR与温度的关系
图15. 码中心处的码直方图
Rev. B | Page 11 of 24
125
12196-044
INL ERROR (LSB)
0.5
AD7403
35
200
MCLKIN = 20MHz
150
30
100
25
0
20
MCLKIN = 20MHz, –40°C
MCLKIN = 20MHz, +25°C
MCLKIN = 20MHz, +85°C
MCLKIN = 20MHz, +125°C
MCLKIN = 10MHz, –40°C
MCLKIN = 10MHz, +25°C
MCLKIN = 10MHz, +85°C
MCLKIN = 10MHz, +125°C
15
–50
10
–100
5
–150
0
–25
25
50
75
100
125
150
TEMPERATURE (°C)
0
4.50
12196-014
–200
–50
5.00
5.25
5.50
VDD1 (V)
图19. AD7403失调与温度的关系
图22. 不同温度和时钟速率下，IDD1 与VDD1 的关系
32
800
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
31
600
DC INPUT
30
IDD1 (mA)
400
OFFSET (µV)
4.75
12196-016
IDD1 (mA)
OFFSET (µV)
50
200
29
28
0
27
MCLKIN = 10MHz
MCLKIN = 16MHz
MCLKIN = 20MHz
–25
0
25
50
TEMPERATURE (°C)
75
100
125
25
–250
–125
0
125
250
VIN+ DC INPUT (mV)
图20. AD7403-8失调与温度的关系
12196-017
–400
–50
26
12196-045
–200
图23. 不同温度下IDD1 与VIN+ 直流输入的关系
10
14
MCLKIN = 10MHz
MCLKIN = 20MHz
8
12
10
IDD2 (mA)
2
0
–2
–4
8
6
MCLKIN = 20MHz, –40°C
MCLKIN = 20MHz, +25°C
MCLKIN = 20MHz, +85°C
MCLKIN = 20MHz, +125°C
MCLKIN = 10MHz, –40°C
MCLKIN = 10MHz, +25°C
MCLKIN = 10MHz, +85°C
MCLKIN = 10MHz, +125°C
4
–6
2
–8
–10
–50
–25
0
25
50
75
100
TEMPERATURE (°C)
125
150
0
3.0
3.5
4.0
4.5
5.0
VDD2 (V)
图24. 不同温度和时钟速率下，IDD2 与VDD2 的关系
图21. 增益误差与温度的关系
Rev. B | Page 12 of 24
5.5
12196-018
4
12196-015
GAIN ERROR (mV)
6
AD7403
14
13
60
TA = –40°C
TA = 0°C
TA = +25°C
TA = +85°C
TA = +125°C
DC INPUT
DC INPUT
40
IIN+ (µA)
12
0
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
–20
11
10
–250
–125
0
125
VIN+ DC INPUT (mV)
250
–60
–320
–240
–160
–80
0
80
160
240
VIN+ DC INPUT (mV)
图26. 不同时钟速率下IIN+ 与VIN+ 直流输入的关系
图25. 不同温度下IDD2 与VIN+ 直流输入的关系
Rev. B | Page 13 of 24
320
12196-020
–40
12196-019
IDD2 (mA)
20
AD7403
术语
微分非线性(DNL)
总谐波失真(THD)
DNL指ADC中任意两个相邻码之间所测得变化值与理想的
THD指所有谐波均方根和与基波的比值。定义为：
1 LSB变化值之间的差异。
THD(dB) = 20 log
积分非线性(INL)
V2 2 + V3 2 + V4 2 + V5 2 + V6 2
V1
INL指ADC传递函数与一条通过ADC传递函数端点的直线
其中：
的最大偏差。对16位代码7168来说，传递函数的端点是指
V1是基波幅度的均方根值。
定的负满量程−250 mV(VIN+ − VIN−)；而对16位代码58,368来
V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。
说，端点为指定的正满量程+250 mV (VIN+ − VIN−)。
峰值谐波或杂散噪声(SFDR)
失调误差
峰值谐波或杂散噪声是指在ADC输出频谱(最高达fS/2，直流
失调误差衡量中间代码(16位精度对应值为32,768)与理想值
信号除外)中，下一个最大分量的均方根值与基波均方根值
VIN+ − VIN−(即0 V)之间的差值。
的比。通常情况下，此参数值由频谱内的最大谐波决定，
但对于谐波淹没于本底噪声内的ADC，它为噪声峰值。
增益误差
增益误差包括正满量程增益误差和负满量程增益误差。正
有效位数(ENOB)
满量程增益误差表示在修正失调误差之后，额定正满量程
ENOB的计算公式为：
代码(16位精度对应值为58,368)与理想值VIN+ − VIN− (250 mV)
之间的差值。负满量程增益误差表示在修正失调误差之
后，额定负满量程代码(16位精度对应值为7168)与理想值
VIN+ − VIN− (−250 mV)之间的差值。
ENOB = (SINAD − 1.76)/6.02位
无噪声码分辨率
无噪声码分辨率表示无码闪烁情况下的分辨率，单位为
位。N位转换器的无噪声码分辨率定义为：
信纳比(SINAD)
SINAD是指在ADC输出端测得的信号对噪声及失真比。信号
无噪声码分辨率(位) = log2 (2 N/峰峰值噪声)
为正弦波的均方根值；噪声为一直到半采样频率(fS/2)的所
峰峰值噪声(单位为LSB)在VIN+ = VIN− = 0 V下测得。
有非基波信号的均方根和，包括谐波，但直流信号除外。
共模抑制比(CMRR)
信噪比(SNR)
共模抑制比定义为±250 mV频率f下ADC输出功率与频率fS下
SNR是指在ADC输出端测得的信号对噪声比。这里的信号
施加于共模电压VIN+和VIN−的+250 mV峰峰值正弦波功率的
是基波幅值的均方根值。噪声为所有达到采样频率一半
比值。
(fS/2，直流信号和谐波除外)的非基波信号之和。
CMRR (dB) = 10 log(Pf/PfS)
在数字化过程中，这个比值的大小取决于量化级数：量化
其中：
级数越多，量化噪声就越小。对于一个正弦波输入的理想
Pf为频率f下ADC的输出功率。
N位转换器，信噪比理论值计算公式为：
PfS是频率fS下ADC的输出功率。
信噪比 = (6.02N + 1.76) dB
电源抑制比(PSRR)
因此，12位转换器的SNR理论值为74 dB。
电源变化会影响转换器的满量程转换，但不会影响其线
性。电源抑制比指由于电源电压偏离标称值所引起的满量
绝缘瞬变抗扰度
绝缘瞬变抗扰度规定了应用在绝缘临界状态下的绝缘瞬变脉
程(±250 mV)转换点的最大变化。
冲上升和下降的速率。如果超过绝缘临界值，可能导致对
数据或时钟的损坏。AD7403的测试是施加一频率为100 kHz
的瞬变脉冲。
Rev. B | Page 14 of 24
AD7403
工作原理
电路信息
在理想状态下，0 V差分信号可以使MDAT输出引脚完成0-1
AD7403隔离式Σ-Δ调制器可将模拟输入信号转换为高速(最
转换。该输出处于高、低电平状态的时间相等。250 mV差
高频率为20 MHz)、单个位数据流；调制器输出每个位数据
分输入也可生成由0、1组成的数据流；信号处于高电平状
的平均时间与输入信号直接成正比。图27显示使用AD7403
态的时间占89.06%。−250 mV差分输入也可生成由0、1组成
在模拟输入、电流检测电阻或分流器和数字输出之间提供
的数据流；信号处于高电平状态的时间占10.94%。
隔离的典型应用电路；数字滤波器将对数字输出进行处
在理想状态下，320 mV差分输入可生成一个全1数据流。在
理，以提供N位字。
理想状态下，−320 mV差分输入可生成一个全0数据流。绝对
模拟输入
满量程范围为±320 mV，而额定满量程性能范围为±250 mV，
AD7403的差分模拟输入功能通过开关电容电路来实现。该
如表12所示。
电路实现一个二阶调制器级，能够将输入信号转换为1位
表12. 模拟输入范围
输出流。采样时钟(MCLKIN)提供转换过程时钟信号以及
模拟输入
正满量程数值
额定工作正输入
零
额定工作负输入
负满量程数值
输出数据帧时钟。这个时钟源从外部提供给AD7403。调制
器连续对模拟输入信号进行采样，并将其与内部电压基准
进行比较。精确表示模拟输入随时间变化的数据流出现在
转换器的输出端(见图28)。
电压输入(mV)
+320
+250
0
−250
−320
FLOATING
POWER SUPPLY
+400V
NONISOLATED
5V/3V
GATED
DRIVE
CIRCUIT
10µF 1nF
220pF
10Ω
RSHUNT
220pF
VDD
VDD2
SINC3 FILTER*
Σ-Δ
MOD/
ENCODER
VIN+
10Ω
FLOATING
POWER SUPPLY
AD7403
DECODER
VIN–
10µF 1nF
VDD1
DECODER
MDAT
MCLKIN
MCLK
CS
SCLK
SDAT
100nF
ENCODER
GND1
GATED
DRIVE
CIRCUIT
MDAT
GND2
GND
12196-022
*THIS FILTER IS IMPLEMENTED
WITH AN FPGA OR DSP
–400V
图27. 典型应用电路
MODULATOR OUTPUT
+FS ANALOG INPUT
–FS ANALOG INPUT
ANALOG INPUT
图28. 模拟输入与调制器输出的关系
Rev. B | Page 15 of 24
12196-021
MOTOR
VDD1
GND1
5.1V
AD7403
为重构原始信息，这一输入必须经过数字滤波和抽取处
差分输入
理。推荐使用sinc3滤波器；它比AD7403调制器高一阶，
调制器的模拟输入电路采用开关电路原理。高线性采样电
后者是二阶调制器。假设采用频率为20 MHz的外部时钟频
容将模拟信号转换为电荷。模拟输入的简化等效电路如图
率，如果抽取率为256，则生成的16位字速率为78.1 kSPS。
30所示。用于驱动模拟输入的信号源必须能够在每半个
有关sinc滤波器部署的更多信息，请参阅“数字滤波器”
MCLKIN周期内为采样电容充电，并在接下来的半个周期
部分。16位输出模式下，AD7403的传递函数如图29所示。
内建立至所需精度。
φA
VIN+
300Ω
58368
VIN–
ADC CODE
SPECIFIED RANGE
300Ω
MCLKIN
φB
1.9pF
φA
1.9pF
φB
φA φB φA φB
12196-024
65535
图30. 等效模拟输入电路
7168
由于AD7403对其各个模拟输入引脚上的差分电压信号进行
采样，因此，在每个输入端连接一个可提供低共模噪声的
输入电路，可以获得低噪声性能。
–320mV
–250mV
+250mV +320mV
ANALOG INPUT
图29. 经滤波和抽取后的16位传递函数
12196-023
0
数字输出
AD7403 MDAT输出驱动器是一款压摆率受限驱动器。该驱
动器可减少电磁辐射，从而最大程度降低传导和辐射电磁
干扰(EMI)。
Rev. B | Page 16 of 24
AD7403
应用信息
90
电流检测应用
AD7403是电流检测应用的理想器件，电流检测需要监控分
85
流电阻(RSHUNT)上的电压。流经外部分流电阻的负载电流在
AD7403的输入端产生电压。AD7403可将流经电流检测电
的分流电阻，可以检测不同的电流。
80
SINAD (dB)
阻的模拟输入与数字输出隔离开。通过选择具有不同阻值
AD7403 20MHz
AD7403-8 20MHz
14-BIT
ENOB
75
13-BIT
ENOB
70
65
求的电压、电流和功率决定。小电阻可降低功耗，而低电
60
感电阻可防止感应产生电压尖峰，良好的容差器件则可减
11-BIT
ENOB
0
50
小电流波动。最终选择的电阻值是低功耗与精度这两个要
1.4
号水平下都能提供出色的性能，从而允许使用低数值分流
1.2
I RMS =
RMS NOISE (LSB)
无法利用全性能输入范围。而AD7403即使在较低的输入信
流。用于三相感应电机的分流电阻电流可表述如下：
200
250
1.6
围，从而具有最大的SNR性能。低数值电阻功耗较低，但
若要选择合适的分流电阻，首先应确定流过分流电阻的电
100
150
VIN+ (mV)
图31. SINAD与VIN+ 交流输入信号幅度的关系
求折中的结果。数值较高的电阻采用ADC的全性能输入范
电阻，并保持系统性能。
fIN = 1kHz
MCLKIN = 20MHz
VDD1 = 5V
VDD2 = 5V
TA = 25°C
12-BIT
ENOB
与AD7403结合使用的分流电阻(RSHUNT)值，由特定应用要
12196-046
选择RSHUNT
PW
1.73 × V × EF × PF
DC INPUT
100k SAMPLES PER DATA POINT
MCLKIN = 5MHz
MCLKIN = 10MHz
MCLKIN = 20MHz
1.0
0.8
0.6
0.4
0.2
0
–320
IRMS是电机相位电流(A rms)。
–240
–160
–80
0
80
160
240
VIN+ DC INPUT SIGNAL AMPLITUDE (mV)
PW是电机功率(Watts)。
320
12196-026
其中：
图32. RMS噪声与VIN+ 直流输入信号幅度的关系
V是电机电源电压(V ac)。
EF是电机效率(%)。
RSHUNT必须能够承受大小为I2R的功耗。如果超过该电阻的
PF是电源效率(%)。
功耗额定值，则其值可能会漂移，或者电阻受损而造成开
为了确定分流电阻峰值检测电流ISENSE，应考虑电机相位电
流以及系统中可能出现的全部过载。当检测电流已知时，
将AD7403的电压范围(±250 mV)除以峰值检测电流，以获得
路。该开路可能会导致AD7403引脚上的差分电压超过绝对
最大额定值。如果ISENSE的高频成分较大，请选择电感较低
的电阻。
最大分流值。
电压检测应用
如果分流电阻的功耗过大，可以减小分流电阻，此时所用
AD7403还可用于监控隔离电压。例如，在电动机控制应用
的ADC输入范围较小。图31显示不同输入信号幅度下的
SINAD性能特性以及AD7403的ENOB分辨率。图32显示直
流输入信号幅度的均方根噪声性能。AD7403在较低输入信
号范围内的性能允许使用较小的分流值，同时依旧保持高
中，该器件可以用来检测总线电压。在某些应用中，需要
被检测的电压可能超出AD7403的额定模拟输入电压范围，
这时，可以利用一个分压器网络将监控电压降至所需的范
围内。
性能水平和整体系统效率。
Rev. B | Page 17 of 24
AD7403
输入滤波器
数字滤波器
在直接测量分流电阻电压的典型用例中，可在每个输入端
AD7403的输出为连续数字位流。为重构原始输入信号信
使用一个简单的RC低通滤波器，并将AD7403直接连接在
息，这一输出位流需要经过数字滤波和抽取处理。建议使
分流电阻的两端。
用sinc滤波器，因为其结构简单。推荐使用sinc3滤波器；
驱动差分输入以实现最佳性能的推荐电路配置如图33所
示。两个模拟输入引脚各连接一个RC低通滤波器。推荐电
阻值为10 Ω，电容值为220 pF。如果可能，应保证各个模拟
输入引脚的源阻抗相等，以降低失调误差。
它比AD7403调制器高一阶，后者是二阶调制器。滤波器选
择、抽取速率以及所用的调制器时钟确定总系统分辨率和
吞吐速率。如图36所示，抽取率越高，系统的精度越高。
但精度与吞吐率之间存在一定程度的折衷，因此，较高的
抽取率产生吞吐率较低的解决方案。注意：针对特定的带
宽要求，MCLKIN频率越高，允许使用的抽取率越高，从
C
R
而使SNR性能提高。
AD7403
R
VIN–
100
90
12196-027
C
80
70
AD7403的输入滤波器配置不限于图33中的低通结构。图34
中的差分RC滤波器配置同样可提供出色的性能。推荐电阻
SNR (dB)
图33. RC低通滤波器输入网络
值为22 Ω，电容值为47 pF。
50
40
SINC1
SINC2
SINC3
SINC4
20
10
AD7403
C
0
10
12196-028
R
VIN–
60
30
R
VIN+
fIN = 1kHz
100
1000
DECIMATION RATE
12196-030
VIN+
图34. 差分RC滤波器网络
图36. 不同Sincx滤波器阶数时，SNR与抽取速率的关系
图35比较了不同电阻和电容值时，图33和图34中输入滤波
建议将AD7403与一个sinc3滤波器搭配使用。该滤波器可在
器结构的典型性能。
现场可编程门阵列(FPGA)或数字信号处理器(DSP)上实现。
95
等式1描述sinc滤波器的传递函数。
fIN = 1kHz
90
 1 (1 − Z − DR ) 

H ( z ) = 
−1 
 DR (1 − Z ) 
85
75
其中：
70
DR为抽取率。
60
LOW PASS, 10Ω, 220pF
DIFFERENTIAL, 22Ω, 47pF
DIFFERENTIAL, 22Ω, 10nF
Throughput =
55
50
10
(1)
N为sinc滤波器阶数。
65
100
DECIMATION RATE
图35. 不同电阻和电容值时，不同滤波器结构的
SNR与抽取速率的关系
1000
12196-029
SNR (dB)
80
N
MCLK
DR
(2)
sinc滤波器的吞吐速率由所选调制器时钟和抽取速率决定。
其中，MCLK是调制器时钟频率
随着抽取速率上升，sinc滤波器的数据输出大小也会增加。
等式3表示输出数据大小。16个最高有效位用来返回16位
结果。
数据大小 = N × log2 DR
Rev. B | Page 18 of 24
(3)
AD7403
滤波器响应点，该值为吞吐速率的0.262倍。三阶sinc滤波
Z = one sample delay MCLKOUT = modulators
conversion bit rate */
MCLKIN
器的特性总结见表13。
表13. Sinc3滤波器特性(20 MHz MCLKIN)
抽取率
(DR)
32
64
128
256
512
ACC2+
ACC1+
IP_DATA1
吞吐速率
(kHz)
625
312.5
156.2
78.1
39.1
输出数据
大小(位)
15
18
21
24
27
Z
+
滤波器响应
(kHz)
163.7
81.8
40.9
20.4
10.2
Z
+
Z
ACC3+
+
12196-031
对于sinc3滤波器而言，可由滤波器传递函数(等式1)得到−3 dB
图37. 累加器
下列Verilog代码提供在Xilinx® Spartan®-6 FPGA上实现sinc3
滤波器的示例。注意，数据在正时钟边沿读取。建议在正
时钟边沿上读取数据。可对代码进行配置，以适应从32到
4096的抽取速率。
module dec256sinc24b
(
input mclk1, /* used to clk filter */
input reset, /* used to reset filter */
input mdata1, /* input data to be filtered
*/
output reg [15:0] DATA, /* filtered output
*/
output reg data_en,
input [15:0] dec_rate
);
always @ (negedge mclk1, posedge reset)
begin
if (reset)
begin
/* initialize acc registers on reset
*/
acc1 <= 37'd0;
acc2 <= 37'd0;
acc3 <= 37'd0;
end
else
begin
/*perform accumulation process */
acc1 <= acc1 + ip_data1;
acc2 <= acc2 + acc1;
acc3 <= acc3 + acc2;
end
end
/*decimation stage (MCLKOUT/WORD_CLK) */
always @ (posedge mclk1, posedge reset)
begin
if (reset)
word_count <= 16'd0;
/* Data is read on positive clk edge */
reg
reg
reg
reg
reg
reg
reg
reg
reg
reg
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
[36:0]
else
begin
ip_data1;
acc1;
acc2;
acc3;
acc3_d2;
diff1;
diff2;
diff3;
diff1_d;
diff2_d;
if ( word_count == dec_rate - 1
)
word_count <= 16'd0;
else
word_count <= word_count
+ 16'b1;
end
end
always @ ( posedge mclk1, posedge reset )
begin
if ( reset )
word_clk <= 1'b0;
else
begin
if ( word_count == dec_rate/2 1 )
word_clk <= 1'b1;
else if ( word_count ==
dec_rate - 1 )
word_clk <= 1'b0;
end
end
reg [15:0] word_count;
reg word_clk;
reg enable;
/*Perform the Sinc
always @ (mdata1)
if(mdata1==0)
ip_data1 <=
/* change 0
complement */
else
ip_data1 <=
action*/
37'd0;
to a -1 for twos
37'd1;
/*Accumulator (Integrator)
Perform the accumulation (IIR) at the speed
of the modulator.
/*Differentiator (including decimation
stage)
Perform the differentiation stage (FIR) at a
lower speed.
Rev. B | Page 19 of 24
AD7403
Z = one sample delay WORD_CLK = output word
rate */
+
ACC3
DIFF1
+
–
DIFF2
+
–
Z–1
Z–1
12196-032
Z–1
DIFF3
–
WORD_CLK
图38. 差分器
always @ (posedge word_clk, posedge reset)
begin
if(reset)
begin
acc3_d2 <= 37'd0;
diff1_d <= 37'd0;
diff2_d <= 37'd0;
diff1 <= 37'd0;
diff2 <= 37'd0;
diff3 <= 37'd0;
end
else
begin
end
diff1 <= acc3 - acc3_d2;
diff2 <= diff1 - diff1_d;
diff3 <= diff2 - diff2_d;
acc3_d2 <= acc3;
diff1_d <= diff1;
diff2_d <= diff2;
/* Synchronize Data Output*/
always@ ( posedge mclk1, posedge reset )
begin
if ( reset )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
begin
if ( (word_count == dec_rate/2
- 1) && enable )
begin
data_en <= 1'b1;
enable <= 1'b0;
end
else if ( (word_count ==
dec_rate - 1) && ~enable )
begin
data_en <= 1'b0;
enable <= 1'b1;
end
else
data_en <= 1'b0;
end
end
/* Clock the Sinc output into an output
register
WORD_CLK = output word rate */
DATA
12196-033
WORD_CLK
DIFF3
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
16'd512:begin
DATA <= (diff3[27:11] ==
17'h10000) ? 16'hFFFF : diff3[26:11];
end
16'd1024:begin
DATA <= (diff3[30:14] ==
17'h10000) ? 16'hFFFF : diff3[29:14];
end
16'd2048:begin
DATA <= (diff3[33:17] ==
17'h10000) ? 16'hFFFF : diff3[32:17];
end
16'd4096:begin
DATA <= (diff3[36:20] ==
17'h10000) ? 16'hFFFF : diff3[35:20];
end
default:begin
DATA <= (diff3[24:8] ==
17'h10000) ? 16'hFFFF : diff3[23:8];
end
endcase
图39. Sinc3输出时钟输入输出寄存器
always @ ( posedge word_clk )
begin
case ( dec_rate )
16'd32:begin
DATA <= (diff3[15:0] ==
16'h8000) ? 16'hFFFF : {diff3[14:0], 1'b0};
end
16'd64:begin
DATA <= (diff3[18:2] ==
17'h10000) ? 16'hFFFF : diff3[17:2];
end
16'd128:begin
DATA <= (diff3[21:5] ==
17'h10000) ? 16'hFFFF : diff3[20:5];
end
16'd256:begin
end
end
endmodule
Rev. B | Page 20 of 24
AD7403
与ADSP-CM4xx的接口
另一种方法是利用ADP2441等降压DC-DC稳压器调节隔离
ADSP-CM4xx系列混合信号控制处理器包含片内sinc滤波器
栅高压端上的直流电源。
和时钟发生模块，可直接连接AD7403 MCLKIN和MDAT引
4.5V TO 36V
可产生用于该对的滤波和抽取输出。输出的抽取速率可以
是比输入速率低8至256倍的任意整数速率。四个次级sinc
滤波器均属于低延迟滤波器，具有可编程正和负超范围检
测比较器，可用来检测系统故障条件。
ADP2441
DC-TO-DC
SWITCHING
REGULATOR
5V VDD1
VDD2 5V DIGITAL
12196-040
每个位流使用一对可配置sinc滤波器。每对初级sinc滤波器
AD7403
ISOLATION
BARRIER
脚。ADSP-CM4xx可处理来自四个AD7403器件的位流，为
图42. ADP2441降压DC-DC稳压器示例
接地和布局布线
图40显示AD7403和ADSP-CM4xx之间的典型接口。更多有
关ADSP-CM4xx中sinc滤波器模块配置的信息，可参阅应用
笔记AN-1265。
建议VDD1通过10 μF电容与1 nF电容的并联去耦至GND1。分
别去耦引脚1和引脚7。采用100 nF电容将V DD2电源去耦至
GND2。在具有高共模瞬变的应用中，应确保隔离栅两端
的电路板耦合最小。此外，如此设计电路板布局，任何耦
SINC PAIR n
SINC0_D0
MDAT
PRIMARY
合都不会出现并影响器件侧所有的引脚。如果不满足等量
去耦要求，将会使引脚间的电压差异超过器件的绝对最大
LIMIT
额定值，造成器件闩锁或者永久损坏。所有去耦电容都应
SECONDARY
尽量靠近电源引脚。
MCLKIN
AD74031
CONTROL FOR GROUP n
应尽量降低模拟输入端的串连电阻，以避免产生信号失真
MODULATOR CLOCK n
(尤其在高温条件下)。如果可能，应保证各个模拟输入引
12196-034
SINC0_CLK0
ADSP-CM4xx1
1ADDITIONAL PINS OMITTED FOR CLARITY
图40. AD7403与ADSP-CM4xx的接口
AD7403需要一个5 V VDD1电源，这可通过多种方式来实现。
方法之一是使用ADuM6000等隔离式DC-DC转换器。此方法
在隔离栅上提供一个5 V稳压直流电源。注意，ADuM6000
的固有隔离性能低于AD7403。
隔离衰减率由施加在隔离层上的电压波形特性决定。除了
监管机构所执行的测试外，ADI公司还进行一系列广泛的
评估来确定AD7403内部隔离结构的寿命。
测试。确定多种工作条件下的加速系数，利用这些系数可
以计算实际工作电压下的失效时间。表9中显示的值总结
DC-TO-DC
CONVERTER
5V DIGITAL
了双极性交流工作条件下20年工作寿命的峰值电压以及
VDE认可的最大工作电压。
VDD2
12196-039
ADuM6000
AD7403
所有的隔离结构在长时间的电压作用下，最终会被破坏。
ADI公司使用超过额定连续工作电压的电压执行加速寿命
ISOLATION
BARRIER
VDD1
模拟输入印刷电路板(PCB)走线的影响，以降低失调漂移。
隔离寿命
电源考虑
5V ISO
脚的源阻抗相等，以降低失调误差。注意失配和热电偶对
图41. ADuM6000隔离式5 V DC-DC稳压器示例
Rev. B | Page 21 of 24
AD7403
在这些测试中，AD7403将承受连续的交叉绝缘电压。为了
双极性交流、单极性交流或直流决定。图43、图44和图45
加速错误的发生，测试电压都超过正常电压值。这些单元
显示了不同隔离电压波形。
的故障时间值被记录下来并用于计算加速系数。加速系数
RATED PEAK VOLTAGE
12196-035
接着用于计算正常工作条件下的故障时间。表9中列出的
0V
是以下两个值中的较低者：
图43. 双极性交流波形，50 Hz或60 Hz
• 确保器件至少可使用20年的数值。
RATED PEAK VOLTAGE
• VDE最大认证工作电压。
异。iCoupler隔离结构以不同速率衰减，这由波形是否为
12196-036
注意，AD7403的使用寿命随施加于隔离栅的波形类型而
0V
图44. 单极性交流波形，50 Hz或60 Hz
12196-037
RATED PEAK VOLTAGE
0V
图45. 直流波形
Rev. B | Page 22 of 24
AD7403
外形尺寸
12.85
12.75
12.65
1.93 REF
16
9
7.60
7.50
7.40
1
0.71
0.50
0.31
0.25 BSC
GAGE
PLANE
2.64
2.54
2.44
2.44
2.24
0.30
0.20
0.10
COPLANARITY
0.1
10.51
10.31
10.11
45°
0.32
0.23
SEATING
PLANE
1.27 BSC
8°
0°
1.01
0.76
0.51
0.46
0.36
11-15-2011-A
PIN 1
MARK
8
COMPLIANT TO JEDEC STANDARDS MS-013-AC
图46. 16引脚标准小型封装，增加爬电距离[SOIC_IC]
宽体
(RI-16-2)
图示尺寸单位：mm
6.05
5.85
5.65
5
7.60
7.50
7.40
PIN 1
MARK
1
4
2.45
2.35
2.25
0.30
0.20
0.10
COPLANARITY
0.10
10.51
10.31
10.11
2.65
2.50
2.35
1.27 BSC
0.51
0.41
0.31
SEATING
PLANE
0.75
0.50
0.25
1.04
BSC
45°
0.75
0.58
0.40
图47. 8引脚标准小型封装，增加爬电距离[SOIC_IC]
宽体
(RI-8-1)
图示尺寸单位：mm
Rev. B | Page 23 of 24
8°
0°
0.33
0.27
0.20
09-17-2014-B
8
AD7403
订购指南
型号1
AD7403-8BRIZ
AD7403-8BRIZ-RL
AD7403-8BRIZ-RL7
AD7403BRIZ
AD7403BRIZ-RL
AD7403BRIZ-RL7
EVAL-AD7403-8FMCZ
EVAL-AD7403FMCZ
EVAL-SDP-CH1Z
1
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
封装描述
8引脚标准小型封装，增加爬电距离[SOIC_IC]
8引脚标准小型封装，增加爬电距离[SOIC_IC]
8引脚标准小型封装，增加爬电距离[SOIC_IC]
16引脚标准小型封装，增加爬电距离[SOIC_IC]
16引脚标准小型封装，增加爬电距离[SOIC_IC]
16引脚标准小型封装，增加爬电距离[SOIC_IC]
AD7403-8评估板
AD7403评估板
系统演示平台
Z = 符合RoHS标准的器件。
©2014–2015 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12196sc-0-5/15(B)
Rev. B | Page 24 of 24
封装
选项
RI-8-1
RI-8-1
RI-8-1
RI-16-2
RI-16-2
RI-16-2