日本語版

日本語参考資料
最新版英語データシートはこちら
5 kV、7チャンネル、SPIsolator
複数スレーブ、SPI用デジタル・アイソレータ
ADuM4154
データシート
機能ブロック図
最大 17 MHz の SPI クロック速度をサポート
伝搬遅延の小さい高速 SPI 信号アイソレーション・チャンネル
4 チャンネルを内蔵
最大 4 個のスレーブ・デバイスをサポート
沿面距離 8.3 mm の 20 ピン SOIC_IC パッケージを採用
高い動作温度: ～125℃
高い同相モード過渡電圧耐性: 25 kV/µs 以上
安全性規制の認定
UL 1577 に準拠する UL 認定
5000 V rms で 1 分間、SOIC ロング・パッケージ
「CSA Component Acceptance Notice 5A」に準拠
VDE 適合性認定(申請中)
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
最大動作絶縁電圧 (VIORM) = 846 V peak
VDD1 1
ADuM4154
20
VDD2
GND1 2
ENCODE
DECODE
19
GND2
MCLK 3
ENCODE
DECODE
18
SCLK
SI
MO 4
DECODE
ENCODE
17
MI 5
ENCODE
DECODE
16
SO
MSS 6
15
SS0
SSA0 7
14
SS1
SSA1 8
MUX
CONTROL
BLOCK
NIC 9
GND1 10
CONTROL
BLOCK
13
SS2
12
SS3
11
GND2
12366-001
特長
図 1.
アプリケーション
工業用プログラマブル・ロジック・コントローラ (PLC)
センサー・アイソレーション
概要
ADuM41541 は、最大 4 個のスレーブ・デバイスのサポートを含
むシリアル・ペリフェラル・インターフェース (SPI) 向けに最適
化された SPIsolator™ デジタル・アイソレータです。このデバイ
スは、アナログ・デバイセズの iCoupler® チップ・スケール・ト
ランス技術を採用して、CLK、MO/SI、MI/SO、 SS などの SPI
の各信号の伝搬遅延とジッタを小さくしているため、最大 17
MHz までの SPI クロック・レートをサポートしています。
また ADuM4154 アイソレータは、1 個のアイソレータから最大 4
個のスレーブ・デバイスを扱うことを可能にする、スレーブを
セレクトするマルチプレックす機能も提供します。指定するス
レーブが選択されると、スレーブ・セレクト信号が小さい伝搬
遅延で所望の出力へ伝送されるため、厳しいタイミングでの制
御が可能になります。絶縁された SSx 信号は 250 kbps の低速 2 チ
ャンネル・アドレス・バスを介してアドレス指定されるため、
選択するスレーブ・デバイスを僅か 2.5 µs で変更することができ
ます。
1
表 1.関連製品
Product
Description
ADuM3150
3.75 kV, high speed clock delayed
SPIsolator
3.75 kV, multichannel SPIsolator
ADuM3151/ADuM3152/
ADuM3153
ADuM3154
3.75 kV multiple slave SPIsolator
米国特許 5,952,849; 6,262,600; 6,903,578;7075329 により保護されています。その他の特許は申請中です。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM4154
データシート
目次
特長 ...................................................................................................... 1
絶対最大定格 .................................................................................... 13
アプリケーション .............................................................................. 1
ESD の注意 ................................................................................... 13
機能ブロック図 .................................................................................. 1
ピン配置およびピン機能説明 ........................................................ 14
概要 ...................................................................................................... 1
代表的な性能特性 ............................................................................ 16
改訂履歴 .............................................................................................. 2
アプリケーション情報 .................................................................... 17
仕様 ...................................................................................................... 3
はじめに ....................................................................................... 17
電気的特性—5 V 動作 ................................................................... 3
プリント回路ボード(PCB)のレイアウト .................................. 19
電気的特性—3.3 V 動作 ................................................................ 5
伝搬遅延に関係するパラメータ ................................................ 19
電気的特性—ミックスド 5 V/3.3 V 動作 ..................................... 7
DC 高精度と磁界耐性 ................................................................. 19
電気的特性—ミックスド 3.3 V/5 V 動作 ..................................... 9
消費電力 ....................................................................................... 20
パッケージ特性 ............................................................................ 10
絶縁寿命 ....................................................................................... 20
適用規格........................................................................................ 11
外形寸法............................................................................................ 22
絶縁および安全性関連の仕様 .................................................... 11
オーダー・ガイド ........................................................................ 22
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性 ..... 12
推奨動作条件 ................................................................................ 12
改訂履歴
10/14—Revision 0: Initial Version
Rev. 0
－ 2/22 －
ADuM4154
データシート
仕様
電気的特性—5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 5 V で規定。最小／最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤
VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レベル
でテストされます。
表 2.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
1
2
25
100
B Grade
Typ
Max
12
17
34
14
12.5
2
2
2
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
SSA0, SSA1
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
SSAx 3 Minimum Input Skew 4
DRSLOW
tPHL, tPLH
PW
JLS
tSSAx SKEW3
21
2
26
100
21
12.5
3
1.5
3
10
1
0.1
4
34
26
1
250
2.6
0.1
4
2.5
40
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
2.5
40
Mbps
ns
ns
ns
ns
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
1
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
2
MSS信号には、すべてのグレードでグリッチ・フィルタが入っています。これに対して B グレードでは、他の高速信号にはグリッチ・フィルタは入っていません。
MSSが別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップしてください。
3
SSAx = SSA0 または SSA1。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、正し
い順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tSSAx SKEW だけ後ろのパルスより前にある必要があります。
Rev. 0
－ 3/22 －
ADuM4154
データシート
表 3.すべてのモデル
1、 2、 3
Parameter
Symbol
SUPPLY CURRENT
A Grade and B Grade
B Grade
Min
Typ
Max
Unit
Test Conditions/Comments
IDD1
4.8
6.5
mA
IDD2
6.5
10
mA
IDD1
10
17
mA
IDD2
13.5
18
mA
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
DC SPECIFICATIONS
MCLK, MSS, MO, SO, SSA0, SSA1
Input Threshold
Logic High
Logic Low
Input Hysteresis
Input Current per Channel
SCLK, MI, SI, SS0, SS1, SS2, SS3
Output Voltages
Logic High
Logic Low
VDD1, VDD2 Undervoltage Lockout
Supply Current per High Speed Channels
Dynamic Input
Dynamic Output
Supply Current for All Low Speed Channels
Quiescent Input
Quiescent Output
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
VIH
VIL
VIHYST
II
VOH
0.7 × VDDx
+1
V
V
mV
µA
0.1
0.4
2.6
V
V
V
V
V
0.3 × VDDx
500
+0.01
−1
VDDx − 0.1
VDDx − 0.4
VOL
5.0
4.8
0.0
0.2
UVLO
IDDI(D)
IDDO(D)
0.080
0.046
mA/Mbps
mA/Mbps
IDD1(Q)
IDD2(Q)
4.2
6.1
mA
mA
2.5
35
ns
kV/µs
tR/tF
|CM|
25
0 V ≤ VINPUT ≤ VDDx
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、SSA0 または SSA1 のピン入力電圧。
3
IOUTPUT は SCLK、MI、SI、SS0、SS1、SS2、SS3 ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
Rev. 0
－ 4/22 －
ADuM4154
データシート
電気的特性—3.3 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 3.3 V で規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、3.0
V ≤ VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信
号レベルでテストされます。
表 4.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
30
100
12.5
34
21
12.5
3
3
2
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
SSA0, SSA1
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
SSAx 3 Minimum Input Skew 4
1
2
DRSLOW
tPHL, tPLH
PW
JLS
tSSAx SKEW3
2
34
100
34
34
12.5
3
1.5
3
10
1
0.1
4
1
250
2.6
0.1
4
2.5
40
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
2.5
40
Mbps
ns
ns
ns
ns
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
MSS 信号にはすべてのグレードでグリッチ・フィルタが入っています。これに対して B グレードでは、他の高速信号にはグリッチ・フィル
タは入っていません。 MSSが別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットア
ップしてください。
3
SSAx = SSA0 または SSA1。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、
出力への正しい順序または同時到着を保証するため、前のパルスは少なくとも 1 tSSAx SKEW だけ後ろのパルスより前にある必要があります。
Rev. 0
－ 5/22 －
ADuM4154
データシート
表 5.すべてのモデル
1、 2、 3
Parameter
Symbol
SUPPLY CURRENT
A Grade and B Grade
B Grade
Min
Typ
Max
Unit
Test Conditions/Comments
IDD1
3.4
5
mA
IDD2
5
7
mA
IDD1
11.7
14
mA
IDD2
10
13
mA
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
DC SPECIFICATIONS
MCLK, MSS, MO, SO, SSA0, SSA1
Input Threshold
Logic High
Logic Low
Input Hysteresis
Input Current per Channel
SCLK, MI, SI, SS0, SS1, SS2, SS3
Output Voltages
Logic High
Logic Low
VDD1, VDD2 Undervoltage Lockout
Supply Current per High Speed Channel
Dynamic Input
Dynamic Output
Supply Current for All Low Speed Channels
Quiescent Input
Quiescent Output
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
VIH
VIL
VIHYST
II
VOH
0.7 × VDDx
0.3 × VDDx
500
+0.01
−1
VDDx − 0.1
VDDx − 0.4
+1
V
V
mV
µA
UVLO
5.0
4.8
0.0
0.2
2.6
IDDI(D)
IDDO(D)
0.078
0.026
mA/Mbps
mA/Mbps
IDD1(Q)
IDD2(Q)
2.9
4.7
mA
mA
2.5
35
ns
kV/µs
VOL
tR/tF
|CM|
25
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、SSA0 または SSA1 のピン入力電圧。
3
IOUTPUT は SCLK、MI、SI、SS0、SS1、SS2、SS3 ピンの出力電流。
0.1
0.4
V
V
V
V
V
0 V ≤ VINPUT ≤ VDDx
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
4
Rev. 0
－ 6/22 －
ADuM4154
データシート
電気的特性—ミックスド 5 V/3.3 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = 5 V、VDD2 = 3.3 V で規定。最小／最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、3.0
V ≤ VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レ
ベルでテストされます。
表 6.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
27
25
15.6
34
17
12.5
2
2
2
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
SSA0, SSA1
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
SSAx 3 Minimum Input Skew 4
DRSLOW
tPHL, tPLH
PW
JLS
tSSAx SKEW3
2
30
25
34
30
12.5
2
1.5
2
10
1
0.1
4
1
250
2.6
0.1
4
2.5
40
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
2.5
40
Mbps
ns
ns
ns
ns
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
1
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
2
MSS信号は両速度グレードでフィルタされたグリッチです。これに対して他の高速信号は B グレードでフィルタされたグリッチではありません。 MSSが別の高速信
号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップします。
3
SSAx = SSA0 または SSA1。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、正し
い順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tSSAx SKEW だけ後ろのパルスより前にある必要があります。
Rev. 0
－ 7/22 －
ADuM4154
データシート
表 7.すべてのモデル
1、 2、 3
Parameter
Symbol
SUPPLY CURRENT
A Grade and B Grade
B Grade
Min
Typ
Max
Unit
Test Conditions/Comments
IDD1
4.8
6.5
mA
IDD2
5
7
mA
IDD1
10
17
mA
IDD2
10
13
mA
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
DC SPECIFICATIONS
MCLK, MSS, MO, SO, SSA0, SSA1
Input Threshold
Logic High
Logic Low
Input Hysteresis
Input Current per Channel
SCLK, MI, SI, SS0, SS1, SS2, SS3
Output Voltages
Logic High
Logic Low
VDD1, VDD2 Undervoltage Lockout
Supply Current for All Low Speed Channels
Quiescent Input
Quiescent Output
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
VIH
VIL
VIHYST
II
VOH
0.7 × VDDx
0.3 × VDDx
500
+0.01
−1
VDDx − 0.1
VDDx − 0.4
+1
V
V
mV
µA
UVLO
5.0
4.8
0.0
0.2
2.6
IDD1(Q)
IDD2(Q)
4.2
4.7
mA
mA
2.5
35
ns
kV/µs
VOL
tR/tF
|CM|
25
0.1
0.4
V
V
V
V
V
0 V ≤ VINPUT ≤ VDDX
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、SSA0 または SSA1 のピン入力電圧。
3
IOUTPUT は SCLK、MI、SI、SS0、SS1、SS2、SS3 ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
Rev. 0
－ 8/22 －
ADuM4154
データシート
電気的特性—ミックスド 3.3 V/5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = 3.3 V、VDD2 = 5 V で規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、4.5
V ≤ VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レ
ベルでテストされます。
表 8.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
28
100
15.6
34
17
12.5
2
2
2
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Jitter
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
SSA0, SSA1
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
SSAx 3 Minimum Input Skew 4
1
DRSLOW
tPHL, tPLH
PW
JLS
tSSAx SKEW3
1
2
28
100
21
12.5
2
1.5
2
10
1
0.1
4
34
28
1
250
2.6
0.1
4
2.5
40
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
2.5
40
ns
Mbps
ns
ns
ns
ns
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
1
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
2
MSS信号は両速度グレードでフィルタされたグリッチです。これに対して他の高速信号は B グレードでフィルタされたグリッチではありません。 MSSが別の高速信
号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップします。
3
SSAx = SSA0 または SSA1。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、正し
い順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tSSAx SKEW だけ後ろのパルスより前にある必要があります。
Rev. 0
－ 9/22 －
ADuM4154
データシート
表 9.すべてのモデル
1、 2、 3
Parameter
Symbol
SUPPLY CURRENT
A Grade and B Grade
B Grade
Min
Typ
Max
Unit
Test Conditions/Comments
IDD
3.4
5
mA
IDD2
6.5
10
mA
IDD
11.7
14
mA
IDD2
13.5
18
mA
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 1 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
CL = 0 pF, DRFAST = 17 MHz,
DRSLOW = 0 MHz
DC SPECIFICATIONS
MCLK, MSS, MO, SO, SSA0, SSA1
Input Threshold
Logic High
Logic Low
Input Hysteresis
Input Current per Channel
SCLK, MI, SI, SS0, SS1, SS2, SS3
Output Voltages
Logic High
VIH
VIL
VIHYST
II
0.3 × VDDx
500
+0.01
−1
VDDx − 0.1
VDDx − 0.4
VOH
Logic Low
0.7 × VDDx
UVLO
5.0
4.8
0.0
0.2
2.6
IDD1Q)
IDD2(Q)
2.9
6.1
mA
mA
2.5
35
ns
kV/µs
VOL
VDD1, VDD2 Undervoltage Lockout
Supply Current for All Low Speed Channels
Quiescent Input
Quiescent Output
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
+1
V
V
mV
µA
tR/tF
|CM|
25
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、SSA0 または SSA1 のピン入力電圧。
3
IOUTPUT は SCLK、MI、SI、SS0、SS1、SS2、SS3 ピンの出力電流。
0.1
0.4
V
V
V
V
V
0 V ≤ VINPUT ≤ VDDx
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
4
パッケージ特性
表 10.
Parameter
Symbol
Resistance (Input to Output) 1
Capacitance (Input to Output)1
Input Capacitance 2
IC Junction to Ambient Thermal Resistance
RI-O
CI-O
CI
θJA
Min
Typ
Max
1012
1.0
4.0
46
Unit
Ω
pF
pF
°C/W
Test Conditions/Comments
f = 1 MHz
Thermocouple located at center of package underside
1
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
2
入力容量は任意の入力データ・ピンとグラウンド間。
Rev. 0
－ 10/22 －
ADuM4154
データシート
適用規格
ADuM4154 は、表 11 に記載する組織の認定済みまたは認定申請中です。特定のクロスアイソレーション波形と絶縁レベルに対する推奨
最大動作電圧については、表 16 と絶縁寿命のセクションを参照してください。
表 11.
UL
CSA
VDE (Pending)
Recognized Under UL 1577 Component
Recognition Program 1
5000 V rms Single Protection
Approved under CSA Component Acceptance Notice #5A
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10):2006-12 2
Reinforced insulation, 846 V peak
File E214100
Basic insulation per CSA 60950-1-07+A1 and IEC 609501, 800 V rms (1131 V peak) maximum working voltage 3
CSA 60950-1-07+A1 and IEC 60950-1, 400 V rms (565 V
peak) maximum working voltage
Reinforced insulation per IEC 60601-1 250 V rms (353 V
peak) maximum working
File 205078
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 6,000 V rms 以上を 1 秒間加えて各 ADuM4154 を確認テストします(リーク電流検出規定値 = 5µA)。
2
DIN V VDE V 0884-10 に従い、各 ADuM4154 に 1,590 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることにより確認テストします(部分放電の検出規定値 = 5 pC)。 (*)マ
ーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
3
400 VAC RMS を超える動作電圧で使用すると、アイソレータの寿命が大幅に短縮されます。 AC および DC 動作条件での推奨最大動作電圧については表 16 を参照して
ください。
絶縁および安全性関連の仕様
表 12.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
5000
8.3
V rms
mm min
Minimum External Tracking (Creepage)
L(I02)
8.3
mm min
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Material Group
CTI
0.017
>400
II
mm min
V
1 minute duration
Measured from input terminals to output terminals,
shortest distance through air
Measured from input terminals to output terminals,
shortest distance path along body
Distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material group (DIN VDE 0110, 1/89, Table 1)
Rev. 0
－ 11/22 －
ADuM4154
データシート
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性
このアイソレータは、安全性制限値データ以内での電気的絶縁強化に対してのみ有効です。安全性データの維持は、保護回路を使って確
実にする必要があります。パッケージに(*)マークが付いたブランドは、DIN V VDE V 0884-10 認定製品を表します。
表 13.
Description
Test Conditions/Comments
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method b1
VIORM × 1.875 = Vpd(m), 100% production test, tini = tm = 1
sec, partial discharge < 5 pC
Input-to-Output Test Voltage, Method a
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2 and
Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety Limiting Values
VIORM × 1.5 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIOSM(TEST) = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a failure (see
Figure 2)
Case Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
VIO = 500 V
SAFE LIMITING POWER (W)
Unit
VIORM
Vpd(m)
I to IV
I to III
I to II
40/105/21
2
846
1590
V peak
V peak
Vpd(m)
1375
V peak
Vpd(m)
1018
V peak
VIOTM
VIOSM
7000
6000
V peak
V peak
TS
PS
RS
135
2.4
>109
°C
W
Ω
表 14.
2.5
2.0
1.5
Parameter
Symbol
Value
Operating Temperature Range
Supply Voltage Range 1
Input Signal Rise and Fall Times
TA
VDD1, VDD2
−40°C to +125°C
3.0 V to 5.5 V
1.0 ms
1
1.0
0
50
100
AMBIENT TEMPERATURE (°C)
150
12366-002
0.5
図 2.温度ディレーティング・カーブ
DIN V VDE V 0884-10 による安全な規定値の
ケース温度に対する依存性
Rev. 0
Characteristic
推奨動作条件
3.0
0
Symbol
－ 12/22 －
外部磁界耐性については、DC 精度と磁界耐性のセクションを参照してくだ
さい。
ADuM4154
データシート
絶対最大定格
特に指定のない限り、TA = 25 °C。
表 16.最大連続動作電圧 1
表 15.
Parameter
Max
Constraint
Parameter
Rating
60 Hz AC Voltage
400 V rms
Storage Temperature (TST) Range
Ambient Operating Temperature
(TA) Range
Supply Voltages (VDD1, VDD2)
Input Voltages (MCLK, MSS, MO, SO,
SSA0, SSA1)
Output Voltages (SCLK, MI, SI, SS0 SS1,
SS2, SS3)
Average Output Current per Pin1
Common-Mode Transients2
−65°C to +150°C
−40°C to +125°C
DC Voltage
1173 V peak
20-year lifetime at 0.1%
failure rate, zero average
voltage
Limited by the creepage of the
package, Pollution Degree 2,
Material Group II2, 3
−0.5 V to +7.0 V
−0.5 V to VDDx + 0.5 V
1
−0.5 V to VDDx + 0.5 V
他の汚染度と材料グループ条件では規定値は異なります。
3
システム・レベル規格によっては、部品がプリント配線ボード (PWB) 沿面
距離の使用を許容している場合があります。サポートしている DC 電圧は、
これらの規格に対して高くなっている可能性があります。
−10 mA to +10 mA
−100 kV/µs to +100 kV/µs
1
温度に対する最大安全定格電流値については、図 2 を参照してください。
2
絶縁障壁にまたがる同相モード過渡電圧を表します。絶対最大定格を超える
同相モード過渡電圧は、ラッチアップまたは永久故障の原因になります。
ESD の注意
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上での製品動作を定めたものではあり
ません。製品を長時間絶対最大定格状態に置くと製品の信頼性
に影響を与えます。
Rev. 0
詳細については、絶縁寿命のセクションを参照してください。
2
－ 13/22 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADuM4154
データシート
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
17
SI
MI
ADuM4154
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
SSA0
7
SSA1
NIC
15
SS0
14
SS1
8
13
SS2
9
12
GND1 10
11
SS3
GND2
NOTES
1. NIC = NOT INTERNALLY CONNECTED. THIS PIN
IS NOT INTERNALLY CONNECTED AND SERVES
NO FUNCTION IN THE ADuM4154.
12366-003
ピン配置およびピン機能説明
図 3.ピン配置
表 17.ピン機能の説明
ピン番号 記号
方向
説明
1
VDD1
Power
アイソレータ・サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接
続する必要があります。
2、10
GND1
Return
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
3
MCLK
Input
マスター・コントローラからの SPI クロック。
4
MO
Input
マスターからスレーブ MO/SI ラインへの SPI データ。
5
MI
Output
スレーブからマスター MI/SO ラインへの SPI データ。
6
MSS
Input
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピンは、速
度グレードに応じて次のクロックまたはデータ・エッジから最大 10 ns のセットアップ・タイムを必要とし
ます。
7
SSA0
Input
マルチプレクサ選択入力、下位ビット。
8
SSA1
Input
9
NIC
11、19
GND2
Return
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
12
SS3
Output
スレーブのためのセレクト信号 3。SS3 の非セレクト時は高インピーダンス。
13
SS2
Output
スレーブのためのセレクト信号 2。SS2 の非セレクト時は高インピーダンス。
14
SS1
Output
スレーブのためのセレクト信号 1。SS1 の非セレクト時は高インピーダンス。
15
SS0
Output
スレーブのためのセレクト信号 0。SS0 の非セレクト時は高インピーダンス。
16
SO
Input
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
Output
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
Output
マスター・コントローラからの SPI クロック。
20
VDD2
Power
アイソレータ・サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接
続する必要があります。
Rev. 0
マルチプレクサ選択入力、上位ビット。
内部で未接続。このピンは内部で未接続。ADuM4154 の機能はありません。
－ 14/22 －
ADuM4154
データシート
表 18.マルチプレクサ・セレクトの真理値表
1
Master Mux Inputs
Slave Mux Outputs
MSS
SSA0
SSA1
SS0
SS1
SS2
SS3
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
1
0
Z
Z
Z
Z
Z
Z
Z
Z
1
0
Z
Z
Z
Z
Z
Z
Z
Z
1
0
Z
Z
Z
Z
Z
Z
Z
Z
1
0
1
Z = 高インピーダンス。
表 19.パワーオフ・デフォルト状態の真理値表 (正ロジック) 1、 2
Master Side
Slave Side
Power State
Output
Inputs
VDD1
MI
MCLK
Unpowered 3
Powered
Powered
Powered
Z
Z
1
0
X
X
1
0
Power State
Input
MO
VDD2
SO
SCLK
SI
X
X
1
0
Powered
Unpowered3
Powered
Powered
X
X
1
0
Z
Z
1
0
Z
Z
1
0
1
Z = 高インピーダンス。
2
X = 無関係。
3
電源がない側の出力は高インピーダンスで、グランドから 1 ダイオード降下分以内です。
Rev. 0
－ 15/22 －
Outputs
ADuM4154
データシート
7
4.0
6
3.5
DYNAMIC SUPPLY CURRENT
PER OUTPUT CHANNEL (mA)
5
5.0V
3.3V
4
3
2
1
5.0V
2.5
2.0
3.3V
1.5
1.0
0.5
20
40
DATA RATE (Mbps)
80
60
0
0
40
DATA RATE (Mbps)
60
80
図 7.5.0 V および 3.3 V 動作でのデータレート対
出力チャンネル当たりのダイナミック電源電流
図 4.5.0 V および 3.3 V 動作でのデータレート対
入力チャンネル当たりのダイナミック電源電流
25
30
IDD2 SUPPLY CURRENT (mA)
25
20
5.0V
3.3V
15
10
5
0
20
40
DATA RATE (Mbps)
80
60
20
5.0V
15
3.3V
10
5
0
12366-006
0
0
40
DATA RATE (Mbps)
80
60
25
16
3.3V
14
PROPAGATION DELAY (ns)
3.3V
12
10
20
図 8.5.0 V および 3.3 V 動作でのデータレート対 IDD2 電源電流
図 5.5.0 V および 3.3 V 動作でのデータレート対 IDD1 電源電流
PROPAGATION DELAY (ns)
20
12366-005
0
12366-004
0
IDD1 SUPPLY CURRENT (mA)
3.0
12366-007
DYNAMIC SUPPLY CURRENT
PER INPUT CHANNEL (mA)
代表的な性能特性
5.0V
8
6
4
20
5.0V
15
10
5
10
60
110
AMBIENT TEMPERATURE (°C)
0
–40
12366-008
0
–40
60
110
図 9.周囲温度対高速チャンネル伝搬遅延
グリッチ・フィルタ使用
(高速チャンネルのセクション参照)
図 6.周囲温度対高速チャンネル伝搬遅延
グリッチ・フィルタなし
(高速チャンネルのセクション参照)
Rev. 0
10
AMBIENT TEMPERATURE (°C)
－ 16/22 －
12366-009
2
ADuM4154
データシート
アプリケーション情報
はじめに
SS エラー! ブックマークが定義されていません。 (スレーブ・
セレクト・バー)は、通常アクティブ・ロー信号です。SS は、
SPI バスおよび SPI に似たバスで様々な機能を持ちます。これら
の多くの機能はエッジ・トリガであるため、A グレードと B グ
レードの SS の経路にはグリッチ・フィルタが内蔵されています。
グリッチ・フィルタは、短いパルスが出力へ伝搬するのを阻止
し、他の誤動作を防止します。B グレード・デバイスの MSS信
号では、グリッチ・フィルタによる伝播遅延を考慮して最初の
アクティブ・クロック・エッジに対して 10 ns のセットアップ・
タイムを必要とします。
E
A
ADuM4154 では、速度に対して SPI アイソレーションを最適化
し、制御およびステータス・モニタリング機能向けに低速チャ
ンネルを追加しています。アイソレータでは、速度とノイズ耐
性を強化するため差動シグナリング iCoupler 技術を採用してい
ます。
高速チャンネル
ADuM4154 は 4 個の高速チャンネルを内蔵しています。最初の
3 チャンネル CLK、MI/SO、MO/SI (スラッシュ(/)はアイソレー
タを跨ぐ特定の入力および出力チャンネルの接続を表します)は、
B グレードでは伝搬遅延の最小化向けに、 A グレードでは高ノ
イズ耐性向けに、それぞれ最適化されています。グレード間の
違いは、A グレード・バージョンのこれら 3 チャンネルにグリ
ッチ・フィルタ(伝搬遅延が増えます)が追加されていることで
す。最大伝搬遅延の 14 ns の B グレード・バージョンは、標準
の 4 線式 SPI で 17 MHz の最大クロック・レートをサポートし
ますが、B グレード・バージョンではグリッチ・フィルタがな
いので、通信線上に 10 ns より小さいスプリアス・グリッチは生
じません。
E
A
スレーブ・セレクト・マルチプレクサ
ADuM4154 を通して、最大 4 つの独立したスレーブ・デバイスを
制御することができます。図 10 に、汎用アイソレータによる実
現方法を示します。1 つのアイソレーション・チャンネルが各
スレーブ・セレクトに対して必要なため、4 個のスレーブへ双
方向データを転送するためには 7 つの高速チャンネルが必要で
す。
B グレード・デバイスに 10 ns より小さいグリッチが入力される
と、グリッチの 2 番目のエッジが検知できません。このパルス
条件は後段の出力でのスプリアス・データ変化（入力と異なる
データ変化）として現れ、リフレッシュまたは次の有効データ・
エッジまで補正されません。ノイズの多い環境では A グレー
ド・デバイスの使用が推奨されます。
SPI 信号パス、ADuM4154 のピン記号、データ方向の間の関係
を 表 20 に示します。
表 20.ピン記号と SPI 信号パス名の対応
MASTER
ISOLATOR
CLK
CLK
MOSI
MOSI
MISO
MISO
SS0
SS0
SS1
CLK
SS2
MOSI
SS3
MISO
SLAVE 0
SLAVE 1
SS1
SPI Signal Path
Master Side 1
Data Direction
Slave Side 2
CLK
MO/SI
MI/SO
SS
MCLK
MO
MI
MSS
→
→
←
→
SCLK
SI
SO
SSx
CLK
SLAVE 2
MOSI
MISO
SS2
Rev. 0
－ 17/22 －
CLK
SLAVE 3
MOSI
MISO
SS3
図 10.標準アイソレータを使用した複数スレーブの制御
12366-010
データパスは、SPI の動作モードを自ら知ることはできません。
CLK と MO/SI SPI データ経路は、伝搬遅延とチャンネル間マッ
チングについて最適化されています。MI/SO SPI データ経路は、
伝搬遅延について最適化されています。デバイスはクロック・
チャンネルに対して同期化されていないため、クロック極性ま
たはデータラインに対するタイミングについて制約がありませ
ん。
ADuM4154
データシート
図 11 に、最大 4 個のスレーブを ADuM4154 から制御する方法
を示します。図では、MSS入力をアイソレータのスレーブ側の
4 個の出力の 1 つに接続し、この接続により、標準ソリューシ
ョンに比較してアイソレーション・チャンネルが 3 個削減して
います。
MISO
MSS
ADDRESS0
ADDRESS1
SCLK
MCLK
MO
SI
MI
SO
MSS
SLAVE 0
SSA0
MOSI
SSA1
B
A
C
MISO
MUX
SS0
SS1
SS2
SS3
CLK
SS0
SLAVE 1
MOSI
SS1
MISO
SS2
SS3
SS
CLK
B
図 12.マルチプレクサ・セレクトのタイミング
SS
図 12 に示すマルチプレクサ・セレクト・タイミングについて次
に説明します。
SLAVE 3
•
MOSI
12366-011
MISO
SS
A
OUTPUT CLOCK
MISO
CLK
C
SLAVE 2
MOSI
図 11.複数スレーブの制御
•
マルチプレクサ・セレクト・ラインは、 ADuM4154 の DC 正当
保証方式の一部として組み込まれている低速チャンネルです。
デバイスの与えられたサイドのすべての高速および低速入力の
DC 値が同時にサンプルされ、パケット化され、アイソレーシ
ョン・コイルを跨いでシフトされます。高速チャンネルの DC
精度が比較され、低速マルチプレクサ・セレクト・ライン SSA0
と SSA1 は、マルチプレクサ制御ブロックへ転送されます。高
速チャンネルの DC 正当保証データは、チップ外から見えない
ように内部で処理されます。
•
このデータはフリー･ランニング内部クロックでレギュレーショ
ンされます。データはこのクロックを使って離散時間にサンプ
ルされるため、マルチプレクサ・セレクト・ラインの伝搬遅延
は、内部サンプル・クロックに対してどこで入力データ・エッ
ジが変化するかに応じて、0.1 µs～2.6 µs になります。最大 2.6 µs
のアドレス伝搬遅延時間経過後、マルチプレクサは MSS 信号を
所望の出力へ接続します。選択されない出力は高インピーダンス
になり、アプリケーションからこれらを所望のアイドル状態に
します。
Rev. 0
A
SS
SSA0
SSA1
CLK
12366-012
MOSI
SAMPLE CLOCK
ADuM4154
MASTER
CLK
図 12 に、SSA0 と SSA1 の両チャンネルの動作を示します。こ
の図では、 MSS がロー・レベルで、SS0、SS1、SS2、SS3 はプ
ルアップされているものと想定しています。
－ 18/22 －
ポ イ ン ト A: マ ル チ プ レ ク サ ・ セ レ ク ト ・ ラ イ ン は
tSSAxSKEW 時間内に同時に切り替わる必要があります。 そう
しないと、エッジと不適切なマルチプレクサ出力の選択と
の間での入力のサンプリングを許してしまいます。SS1 上
のポイント A は、出力マルチプレクサ上の不安定状態で
SSA0 と SSA1 の間が広いことから発生しています。
ポイント B:マルチプレクサ・セレクト・ラインを予測処
理するためには、SSA0 と SSA1 の状態が 4 µs 以上安定し
た後に、マルチプレクサを別の出力へ切り替える必要があ
ります。これにより、入力から少なくとも 2 個のサンプル
を取得した後に、マルチプレクサ出力が切り替わることが
保証されます。
ポイント C: 図 12 のこのポイントは、SS3 のアクティブと
SS0 のアクティブの間のクリーンな転送を表しています。
このマルチプレクサは、選択された 2 つの出力間で短い継
続時間の不安定状態が発生しないようにデザインされてい
ます。
ADuM4154
データシート
プリント回路ボード(PCB)のレイアウト
DC 高精度と磁界耐性
ADuM4154 デジタル・アイソレータには、ロジック・インター
フェースのための外付け回路は不要です。VDD1 電源ピンと VDD2
電源ピンには電源バイパス・コンデンサを接続することが推奨
されます(図 13 参照)。コンデンサの値は、0.01μF～0.1μF とする
必要があります。コンデンサの両端と入力電源ピンとの間の合
計リード長は 20 mm 以下にする必要があります。
アイソレータ入力での正および負のロジック変化により、細い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が出力に表されます。約 1.2 µs 以
上入力にロジック変化がない場合、正常な入力状態を表す周期
的なリフレッシュ・パルス列データのセットを低速チャンネル
を介して送信して、出力での DC を正しいデータに維持します。
BYPASS < 10mm
受信側デコーダが約 5μs 間以上このパルスを受信しないと、入
力側が電源オフであるか非動作状態にあると見なされ、このウ
ォッチドッグ・タイマ回路によりアイソレータ出力が強制的に
高インピーダンス状態にされます。
VDD2
GND2
TOP VIEW
(Not to Scale)
MI
SCLK
SI
SO
MSS
SS0
SSA0
SS1
SSA1
SS2
NIC
SS3
GND2
GND1
このデバイスの磁界耐性の限界は、トランスの受信側コイルに
発生する誘導電圧が十分大きくなり、デコーダをセットまたは
リセットさせる誤動作が発生することで決まります。次の解析
によりこのような条件が決定されます。ADuM4154 の 3 V 動作
は最も感度の高い動作モードであるため、この条件を調べます。
図 13.推奨 PCB レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション・バリアを通過するボード結合が最小になるよ
うにすることが重要です。さらに、如何なるカップリングもデ
バイス側のすべてのピンで等しく発生するように PCB レイアウ
トをデザインしてください。この注意を怠ると、ピン間で発生
する電位差がデバイスの絶対最大定格を超えてしまい、ラッチ
アップまたは恒久的な損傷が発生することがあります。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ハイ・レベルからロー・レベル
変化の入出力間伝搬遅延は、ロー・レベルからハイ・レベル変
化の伝搬遅延と異なることがあります。
INPUT
トランス出力でのパルスは 1.5 V 以上の振幅を持っています。デ
コーダは約 1.0 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
V = (−dβ/dt)Σπrn2; n = 1, 2, …, N
ここで
β は磁束密度。
rn は受信側コイルの巻数 n 回目の半径。
N は受信側コイルの巻き数。
ADuM4154 受信側コイルの形状が与えられ、かつ誘導電圧がデ
コーダにおける 0.5 V 余裕の最大 50%であるという条件が与え
られると、最大許容磁界は図 15 のように計算されます。
50%
tPHL
OUTPUT
50%
12366-014
tPLH
図 14.伝搬遅延パラメータ
パルス幅歪みとはこれら 2 つのエッジの伝搬遅延時間の最大の
差を意味し、入力信号のタイミングが保存される精度を表しま
す。
チャンネル間マッチングとは、1 つの ADuM4154 デバイス内に
ある複数のチャンネル間の伝搬遅延差の最大値を意味します。
Rev. 0
－ 19/22 －
100
10
1
0.1
0.01
0.001
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
図 15.最大許容外付け磁束密度
100M
12366-015
ADuM4154
MO
12366-013
MCLK
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
VDD1
GND1
ADuM4154
データシート
例えば、磁界周波数= 1 MHz で、最大許容磁界= 0.5 Kgauss の場
合、受信側コイルでの誘導電圧は 0.25 V になります。この電圧
は検出スレッショールドの約 50%であるため、出力変化の誤動
作はありません。最悪極性で仮にこのような条件が送信パルス
内に存在しても、干渉が受信パルスを 1.0 V 以上から 0.75V へ減
少されるため、デコーダの検出スレッショールド 0.5 V に対し
てこの電圧はなお余裕を持っています。
前述の磁束密度値は、ADuM4154 トランスから与えられた距離
だけ離れた特定の電流値に対応します。図 16 に、周波数の関数
としての許容電流値をいくつかの特定の距離に対して示します。
ADuM4154 は、外部磁界に対して良好な耐性を持っています。
極めて大きな高周波電流がデバイスの非常に近いところにある
場合にのみ問題になります。1 MHz の例では、デバイス動作に
影響を与えるためには、1.2 kA の電流を ADuM4154 から 5 mm
の距離まで近づける必要があります。
DISTANCE = 1m
100
サイド 1 の場合、電源電流は、
IDD1 = IDDI(D) × (fMCLK + fMO + fMSS) + fMI ×
(IDDO(D) + ((0.5 × 10−3) × CL(MI) × VDD1)) + IDD1(Q)
サイド 2 の場合、電源電流は、
IDD2 = IDDI(D) × fSO +
fSCLK × (IDDO(D) +((0.5 × 10−3) × CL(SCLK) × VDD2)) +
fSI × (IDDO(D) +((0.5 × 10−3) × CL(SI) × VDD2)) +
fSSx × (IDDO(D) +((0.5 × 10−3) × CL(SSx) × VDD2)) + IDD2(Q)
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
fx は、指定チャンネルのロジック信号データレート (Mbps)。
IDD1(Q)、IDD2(Q)は指定サイド 1 とサイド 2 の静止電源電流 (mA)。
CL(x)は、指定出力の負荷容量 (pF)。
VDDx は、評価されるサイドの電源電圧 (V)。
図 4 と図 7 に、入力と無負荷状態の出力に対して、データレー
トの関数としてのチャンネル当たりの電源電流(typ)を示します。
図 5 と図 8 に、すべての高速チャンネルを同じ速度で動作させ、
低速チャンネルをアイドルさせた ADuM4154 チャンネル構成に
対して、データレートの関数としての IDD1 と IDD2 の電源電流を
示します。
10
DISTANCE = 100mm
1
DISTANCE = 5mm
0.1
絶縁寿命
0.01
1k
10k
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁バリアに加え
られる電圧波形の特性、材料、材料の使用方法に依存します。
12366-016
MAXIMUM ALLOWABLE CURRENT (kA)
1000
これらの静止電流が高速電流に加算されます。次式にアイソレ
ータの各サイドの合計電流を示します。ダイナミック電流は、
それぞれの電圧に対して表 3 と表 5 から取得します。
図 16.様々な電流値と ADuM4154 までの距離に対する
最大許容電流
強い磁界と高周波が組合わさると、PCB パターンで形成される
ループに十分大きな誤差電圧が誘導されて、後段回路のスレッ
ショールドがトリガされてしまうことがあります。ループを形
成する PCB 構造を回避するように注意してください。
注目すべき 2 つのタイプの絶縁劣化は、空気にさらされた表面
のブレークダウンと絶縁疲労です。表面ブレークダウンは表面
トラッキング現象（絶縁物表面を電流が流れる現象）で、シス
テム・レベル規格の沿面距離（Creepage）条件で主に決定され
ます。絶縁疲労は、チャージ・インジェクションまたは絶縁材
料内部の変位電流により長時間絶縁低下が生じる現象です。
消費電力
ADuM4154 アイソレータ内にあるチャンネルの電源電流は、電
源電圧、チャンネルのデータレート、チャンネルの出力負荷、
チャンネルが高速か低速かによって変わってきます。
低速チャンネルでは、内部ピンポン・データパス（データの周
期的な相互のやり取り）で発生する静止電流は一定です。動作
周波数が十分低いため、推奨容量負荷により発生する容量損失
が静止電流に比較して無視できます。データ・レートの明確な
計算は省略します。低速チャンネルから発生するアイソレータ
の各サイドの静止電流は、特定の動作電圧に対して表 3、表 5、
表 7、表 9 に記載されています。
Rev. 0
－ 20/22 －
ADuM4154
データシート
計算とパラメータ使用の例
表面トラッキングは、動作電圧、環境条件、絶縁材料特性に基
づく最小沿面距離を設定することにより、電気的安全規格で規
定されています。安全性規制当局は、部品の表面絶縁について
キャラクタライゼーション・テストを行います。これにより部
品を異なる材料グループに分けることができます。材料グルー
プのレベルが下のものほど表面トラッキングに対して強い耐性
を持つため、小さい沿面距離で十分な寿命を持つことができま
す。与えられた動作電圧と材料グループに対する最小沿面距離
は、各システム・レベル規格内にあり、アイソレーションを跨
ぐ 合 計 rms 電 圧 、 汚 染 度 、 材 料 グ ル ー プ に 基 づ き ま す 。
ADuM4154 アイソレータの材料グループと沿面距離を表 12 に示
します。
電力変換アプリケーションで頻繁に発生する例を次に示します。
アイソレーション・バリアの片側のライン電圧は 240 VAC RMS と
し、アイソレーション・バリアのもう一方の側のバス電圧は
400 VDC とします。アイソレータ材料はポリイミドです。デバ
イスの沿面距離と寿命を求める際のクリティカル電圧を定める
ため、図 17 と次式を参照してください。
疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレス
により決定されます。製品寿命がアプリケーション動作電圧で
適切であることを確認することが重要です。疲労に対してアイ
ソレータがサポートしている動作電圧は、トラッキングに対し
てサポートしている動作電圧と同じでないことがあります。大
部分の規格で規定されているトラッキングに適用できるのは動
作電圧です。
長時間性能低下の主な原因はポリイミド絶縁体内の変位電流で
あり、時間とともに損傷を大きくしていることを、テストとモ
デルが示しています。絶縁体上のストレスは、DC ストレスと
時間変化する AC 成分の 2 つの広いカテゴリに分類することが
できます。DC ストレスは変位電流がないため殆ど疲労を発生
しませんが、時間変化する AC 成分の電圧ストレスは疲労を発
生します。
認定ドキュメントに記載する定格は、通常 60 Hz の正弦波スト
レスに基づいています。これは、ライン電圧からのアイソレー
ションを反映するためです。ただし、多くの実用的なアプリケ
ーションは、60 Hz AC と絶縁バリアを跨ぐ DC との組み合わせ
を持っています (式 1 参照)。ストレスの AC 部分のみが疲労を
発生させるため、式を AC rms 電圧を求めるように変形するこ
とができます(式 2 参照)。この製品で使用しているポリイミド
材料での絶縁疲労の場合、AC rms 電圧が製品寿命を決定します。
VRMS =
VAC RMS2
+ VDC2
VAC RMS =
VRMS2
− VDC
2
ここで、
VRMS は合計 rms 動作電圧。
VAC RMS は動作電圧の時間変化部分。
VDC は動作電圧の DC オフセット。
Rev. 0
(2)
VRMS
VPEAK
VDC
TIME
図 17.クリティカル電圧の例
式 1 の障壁を跨ぐ動作電圧は、
VRMS = VAC RMS2 + VDC2
VRMS = 2402 + 4002
VRMS = 466 V
466 V rms が、システム規格から要求される沿面距離を調べる際
に材料グループおよび汚染度と組み合わせて使用する動作電圧
です。
寿命が適切であることを調べるときは、動作電圧の時間変化部
分を取り出します。AC rms 電圧は式 2 から得られます。
VAC RMS = VRMS2 − VDC2
VAC RMS = 4662 − 4002
(1)
または
VAC RMS
12366-017
絶縁疲労
ISOLATION VOLTAGE
表面トラッキング
VAC RMS = 240 V
この場合、VAC RMS はライン電圧 240 VRMS になります。この計算
は、波形が正弦波でない場合さらに適切になります。この値を
表 16 に示す動作電圧の規定値と予想寿命について比較すると、
60 Hz より低い正弦波では 50 年のサービス寿命規定値を満たし
ています。
表 16 に示す DC 動作電圧規定値は、IEC 60664-1 の規定に準拠
してパッケージの沿面距離により設定されていることに注意し
てください。この値は特定のシステム・レベル規格と異なるこ
とがあります。
－ 21/22 －
ADuM4154
データシート
外形寸法
15.40
15.30
15.20
1.93 REF
20
11
7.60
7.50
7.40
1
10.51
10.31
10.11
10
PIN 1
MARK
2.64
2.54
2.44
2.44
2.24
45°
SEATING
PLANE
1.27 BSC
8°
0°
1.01
0.76
0.51
0.46
0.36
0.32
0.23
11-15-2011-A
0.30
0.20
0.10
COPLANARITY
0.1
0.71
0.50
0.31
0.25 BSC
GAGE
PLANE
COMPLIANT TO JEDEC STANDARDS MS-013
図 18.20 ピン標準スモール・アウトライン・パッケージ、クリーペッジ強化型 [SOIC_IC]
ワイド・ボディ (RI-20-1)
寸法: mm
オーダー・ガイド
Model 1, 2
No. of
Inputs,
VDD1 Side
No. of
Inputs,
VDD2 Side
Maximum
Data Rate
(MHz)
Maximum
Propagation
Delay, 5 V (ns)
Isolation
Rating
(V rms)
Temperature
Range
Package
Description
Package
Option
ADuM4154ARIZ
ADuM4154ARIZ-RL
5
5
1
1
1
1
25
25
5000
5000
−40°C to +125°C
−40°C to +125°C
RI-20-1
RI-20-1
ADuM4154BRIZ
ADuM4154BRIZ-RL
5
5
1
1
17
17
14
14
5000
5000
−40°C to +125°C
−40°C to +125°C
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
Evaluation Board
EVAL-ADuM3154Z
1
2
RI-20-1
RI-20-1
Z = RoHS 準拠製品。
EVAL-ADuM3154Z では、評価用に機能的に等価なデバイスを使用しています。 EVAL-ADuM3154Z 評価用ボードのパッド・レイアウトでは、20 ピン SOIC_IC パッ
ケージをサポートしていません。
Rev. 0
－ 22/22 －