日本語版

日本語参考資料
最新版英語データシートはこちら
3.0 kV RMS、1 チャンネル
デジタル・アイソレータ
ADuM110N
データシート
概要
特長
ADuM110N は、アナログ・デバイセズの iCoupler® 技術に基づく
1 チャンネル・デジタル・アイソレータです。このアイソレーショ
ン・デバイスは、高速 CMOS 技術と空芯コアを使ったモノリシッ
ク・トランス技術の組み合わせによって、フォトカプラ・デバイ
スやその他の集積カプラといった他方式の製品よりも優れた性
能特性を提供します。5 V 動作時の最大伝搬遅延は 13 ns で、パ
ルス幅歪みは 3 ns 未満です。
ADuM110N は最大 150 Mbps のデータ・レートに対応しており、
耐電圧定格は 3.0 kV rms です（オーダー・ガイドを参照）。この
デバイスは 1.8 V ～ 5 V の正負電源で動作し、低電圧システムに
も使用できるほか、絶縁バリアをまたぐ電圧変換機能も備えてい
ます。
フォトカプラを使用した他製品と異なり、入力ロジックの遷移が
ない場合に正確な DC レベルが維持されます。また、2 つの異な
るフェイルセーフ・オプションを選択でき、入力電源が加えられ
ていない場合や入力がディスエーブルされている場合でも、あら
か じ め 設 定 さ れ た 状 態 に 出 力 が 遷 移 し ま す 。ADuM110N は
ADuM1100 とピン互換です。
高いコモンモード過渡耐性: 100 kV/µs
放射ノイズと導通ノイズに対する高い堅牢性
小さい伝搬遅延
5 V 動作時、最大 13 ns
1.8 V 動作時、最大 15 ns
最大データ・レート: 150 Mbps
安全と規制に関する認定（申請中）
UL 認定
UL 1577、3000 V rms、1 分間
CSA Component Acceptance Notice 5A
VDE 適合性認定
DIN V VDE V 0884-10（VDE V 0884-10）: 2006-12
VIORM = 565 V peak
GB4943.1-2011 による CQC 認定
下位互換性
ADuM1100 とピン互換
低ダイナミック消費電力
1.8 V から 5 V へのレベル変換
高温動作: 125°C
フェイルセーフ・ハイまたはローのオプション
RoHS 準拠の 8 ピン SOIC パッケージ
アプリケーション
汎用 1 チャンネル・アイソレーション
工業用フィールド・バス・アイソレーション
機能ブロック図
D
E
C
O
D
E
E
N
C
O
D
E
VI 2
(DATA IN)
VDD1 3
GND1 4
ADuM110N
8
VDD2
7
GND2
6
VO
(DATA OUT)
5
GND2
13736-001
VDD1 1
図 1.
1
米国特許 5,952,849; 6,873,065; 6,903,578;7,075,329 により保護されています。その他の特許は申請中です。
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADXXXX
データシート
目次
特長 ...................................................................................................... 1
推奨動作条件.................................................................................. 9
アプリケーション .............................................................................. 1
絶対最大定格 .................................................................................... 10
概要 ...................................................................................................... 1
ESD に関する注意 ....................................................................... 10
機能ブロック図 .................................................................................. 1
ピン配置およびピン機能の説明 .................................................... 11
改訂履歴 .............................................................................................. 2
代表的な性能特性 ............................................................................ 12
仕様 ...................................................................................................... 3
アプリケーション情報 .................................................................... 13
電気的特性— 5 V 動作時 .............................................................. 3
概要 ............................................................................................... 13
電気的特性— 3.3 V 動作時 ........................................................... 4
プリント回路基板（PCB）レイアウト ..................................... 13
電気的特性— 2.5 V 動作時 ........................................................... 5
伝搬遅延に関係するパラメータ ................................................ 14
電気的特性— 1.8 V 動作時 ........................................................... 6
ジッタの測定................................................................................ 14
絶縁および安全性関連の仕様 ...................................................... 7
絶縁寿命 ....................................................................................... 14
パッケージ特性 .............................................................................. 7
外形寸法............................................................................................ 16
適用規格.......................................................................................... 8
オーダー・ガイド ........................................................................ 16
DIN V VDE V 0884-10（VDE V 0884-10）絶縁特性 .................. 8
改訂履歴
10/15—Revision 0: Initial Version
Rev. 0
－ 2/16 －
ADXXXX
データシート
仕様
電気的特性— 5 V 動作時
すべての typ 仕様は TA = 25°C、VDD1 = VDD2 = 5 V で規定されます。最小／最大仕様は、特に指定がない限り、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤
VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の全推奨動作範囲に適用されます。特に指定がない限り、スイッチング仕様は CL = 15 pF および CMOS
信号レベルで試験されます。電源電流の仕様は 50% デューティ・サイクルで規定されています。
表 1.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Symbol
Min
PW
6.6
150
4.8
tPHL, tPLH
PWD
Max
Unit
Test Conditions/Comments
13
3
ns
Mbps
ns
ns
ps/°C
ns
Within pulse width distortion (PWD) limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
6.0
380
55
ps p-p
ps rms
Between any two units at the same
temperature, voltage, and load
See the Jitter Measurement section
See the Jitter Measurement section
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
VIH
VIL
0.7 × VDD1
VOH
VDD2 − 0.1
VDD2
VDD2 − 0.4
Logic Low
VOL
VDD2 − 0.2
0.0
0.2
+0.01
0.1
0.4
+10
V
V
V
µA
Output current (IO) = −20 µA,
input voltage (VI) = VIH
IO = −4 mA, VI = VIH
IO = 20 µA, VI = VIL
IO = 4 mA, VI = VIL
0 V ≤ VI ≤ VDD1
IDD1 (Q)
IDD2 (Q)
IDD1 (Q)
IDD2 (Q)
0.9
1.0
3.6
1.0
1.4
1.3
6.0
1.4
mA
mA
mA
mA
VI = 0 (N0), 1 (N1)1
VI = 0 (N0), 1 (N1)1
VI = 1 (N0), 0 (N1)1
VI = 1 (N0), 0 (N1)1
IDDI (D)
IDDO (D)
UVLO
VDDxUV+
VDDxUV−
VDDxUVH
0.01
0.02
mA/Mbps
mA/Mbps
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
1.6
1.5
0.1
V
V
V
Input Current per Channel
Quiescent Supply Current
Dynamic Supply Current
Dynamic Output
Dynamic Input
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity2
2
7.2
0.5
1.5
tPSK
Jitter
1
Typ
II
0.3 × VDD1
−10
V
V
V
tR/tF
|CMH|
75
2.5
100
ns
kV/µs
|CML|
75
100
kV/µs
10% to 90%
VI = VDD1, VCM = 1000 V, transient
magnitude = 800 V
VI = 0 V, VCM = 1000 V, transient
magnitude = 800 V
N0 は ADuM110N0 モデルを、N1 は ADuM110N1 モデルを示します。オーダー・ガイドのセクションを参照してください。
|CMH| は、（VO）> 0.8 VDD2 の電圧出力を維持しながら持続できるコモンモード電圧の最大スルー・レートです。|CML| は VO > 0.8 V を維持しながら持続できるコモン
モード電圧の最大スルー・レートです。コモンモード電圧のスルー・レートは、立ち上がりと立ち下がり両方のコモンモード電圧エッジに適用されます。
Rev. 0
－ 3/16 －
ADXXXX
データシート
表 2. データ・スループットと合計電源電流— 5 V 動作時
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
Min
1 Mbps
Typ
Max
2.2
1.1
Min
3.7
1.6
25 Mbps
Typ
Max
2.5
1.6
3.9
2.3
Min
100 Mbps
Typ
Max
3.6
3.1
4.9
4.6
Unit
mA
mA
電気的特性— 3.3 V 動作時
すべての typ 仕様は TA = 25°C、VDD1 = VDD2 = 3.3 V で規定されます。最小／最大仕様は、特に指定がない限り、3.0 V ≤ VDD1 ≤ 3.6 V、3.0 V
≤ VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の全推奨動作範囲に適用されます。特に指定がない限り、スイッチング仕様は CL = 15 pF および CMOS
信号レベルで試験されます。電源電流の仕様は 50% デューティ・サイクルで規定されています。
表 3.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Symbol
Min
PW
6.6
150
4.8
tPHL, tPLH
PWD
Typ
6.8
0.7
1.5
tPSK
Max
Unit
Test Conditions/Comments
14
3
ns
Mbps
ns
ns
ps/°C
ns
Within PWD limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
7.0
Jitter
290
45
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
VIH
VIL
0.7 × VDD1
VOH
VDD2 − 0.1
VDD2 − 0.4
Logic Low
VOL
ps p-p
ps rms
Between any two units at the same
temperature, voltage, and load
See the Jitter Measurement section
See the Jitter Measurement section
0.3 × VDD1
V
V
VDD2
VDD2 − 0.2
0.0
0.2
+0.01
0.1
0.4
+10
V
V
V
V
µA
IO = −20 µA, VI = VIH
IO = −2 mA, VI = VIH
IO = 20 µA, VI = VIL
IO = 2 mA, VI = VIL
0 V ≤ VI ≤ VDD1
IDD1 (Q)
IDD2 (Q)
IDD1 (Q)
IDD2 (Q)
0.8
0.9
3.6
0.9
1.3
1.4
5.8
1.4
mA
mA
mA
mA
VI = 0 (N0), 1 (N1)1
VI = 0 (N0), 1 (N1)1
VI = 1 (N0), 0 (N1)1
VI = 1 (N0), 0 (N1)1
Dynamic Supply Current
Dynamic Input
Dynamic Output
IDDI (D)
IDDO (D)
0.01
0.01
mA/Mbps
mA/Mbps
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
UVLO
VDDxUV+
VDDxUV−
VDDxUVH
1.6
1.5
0.1
V
V
V
Input Current per Channel
Quiescent Supply Current
Rev. 0
II
−10
－ 4/16 －
ADXXXX
データシート
1
2
Parameter
Symbol
Min
Typ
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity2
tR/tF
|CMH|
75
|CML|
75
Max
Unit
Test Conditions/Comments
2.5
100
ns
kV/µs
100
kV/µs
10% to 90%
VI = VDD1, VCM = 1000 V, transient
magnitude = 800 V
VI = 0 V, VCM = 1000 V, transient
magnitude = 800 V
N0 は ADuM110N0 モデルを、N1 は ADuM110N1 モデルを示します。オーダー・ガイドのセクションを参照してください。
|CMH| は、（VO）> 0.8 VDD2 の電圧出力を維持しながら持続できるコモンモード電圧の最大スルー・レートです。|CML| は VO > 0.8 V を維持しながら持続できるコモン
モード電圧の最大スルー・レートです。コモンモード電圧のスルー・レートは、立ち上がりと立ち下がり両方のコモンモード電圧エッジに適用されます。
表 4. データ・スループットと合計電源電流— 3.3 V 動作時
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
1 Mbps
Typ
Max
Min
2.2
0.9
Min
3.5
1.5
25 Mbps
Typ
Max
2.4
1.4
3.6
2.0
Min
100 Mbps
Typ
Max
3.2
2.8
4.6
4.3
Unit
mA
mA
電気的特性— 2.5 V 動作時
すべての typ 仕様は TA = 25°C、VDD1 = VDD2 = 2.5 V で規定されます。最小／最大仕様は、特に指定がない限り、2.25 V ≤ VDD1 ≤ 2.75 V、2.25
V ≤ VDD2 ≤ 2.75 V、−40°C ≤ TA ≤ +125°C の全推奨動作範囲に適用されます。特に指定がない限り、スイッチング仕様は CL = 15 pF および
CMOS 信号レベルで試験されます。電源電流の仕様は 50% デューティ・サイクルで規定されています。
表 5.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Symbol
Min
PW
6.6
150
5.0
tPHL, tPLH
PWD
7.0
0.7
1.5
tPSK
Max
Unit
Test Conditions/Comments
14
3
ns
Mbps
ns
ns
ps/°C
ns
Within PWD limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
7.0
Jitter
320
65
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
VIH
VIL
0.7 × VDD1
VOH
VDD2 − 0.1
VDD2 − 0.4
Logic Low
VOL
Input Current per Channel
Typ
ps p-p
ps rms
Between any two units at the
same temperature, voltage, load
See the Jitter Measurement section
See the Jitter Measurement section
0.3 × VDD1
V
V
VDD2
VDD2 − 0.2
0.0
0.2
+0.01
0.1
0.4
+10
V
V
V
V
µA
IO = −20 µA, VI = VIH
IO = −2 mA, VI = VIH
IO = 20 µA, VI = VIL
IO = 2 mA, VI = VIL
0 V ≤ VI ≤ VDD1
IDD1 (Q)
IDD2 (Q)
IDD1 (Q)
IDD2 (Q)
0.8
0.9
3.5
1.0
1.1
1.2
5.6
1.2
mA
mA
mA
mA
VI = 0 (N0), 1 (N1)1
VI = 0 (N0), 1 (N1)1
VI = 1 (N0), 0 (N1)1
VI = 1 (N0), 0 (N1)1
IDDI (D)
IDDO (D)
0.01
0.01
mA/Mbps
mA/Mbps
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
II
−10
Quiescent Supply Current
Dynamic Supply Current
Dynamic Input
Dynamic Output
Rev. 0
－ 5/16 －
ADXXXX
データシート
Parameter
Symbol
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
2
Typ
VDDxUV+
VDDxUV−
VDDxUVH
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity2
1
Min
Max
Unit
1.6
1.5
0.1
V
V
V
tR/tF
|CMH|
75
2.5
100
ns
kV/µs
|CML|
75
100
kV/µs
Test Conditions/Comments
10% to 90%
VI = VDD1, VCM = 1000 V,
transient magnitude = 800 V
VI = 0 V, VCM = 1000 V,
transient magnitude = 800 V
N0 は ADuM110N0 モデルを、N1 は ADuM110N1 モデルを示します。オーダー・ガイドのセクションを参照してください。
|CMH| は、（VO）> 0.8 VDD2 の電圧出力を維持しながら持続できるコモンモード電圧の最大スルー・レートです。|CML| は VO > 0.8 V を維持しながら持続できるコモン
モード電圧の最大スルー・レートです。コモンモード電圧のスルー・レートは、立ち上がりと立ち下がり両方のコモンモード電圧エッジに適用されます。
表 6. データ・スループットと合計電源電流— 2.5 V 動作時
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
1 Mbps
Typ
Max
Min
2.2
0.9
Min
3.4
1.4
25 Mbps
Typ
Max
2.4
1.3
3.6
1.8
Min
100 Mbps
Typ
Max
3.2
2.3
4.3
3.5
Unit
mA
mA
電気的特性— 1.8 V 動作時
すべての typ 仕様は TA = 25°C、VDD1 = VDD2 = 1.8 V で規定されます。最小／最大仕様は、特に指定がない限り、1.7 V ≤ VDD1 ≤ 1.9 V、1.7 V
≤ VDD2 ≤ 1.9 V、−40°C ≤ TA ≤ +125°C の全推奨動作範囲に適用されます。特に指定がない限り、スイッチング仕様は CL = 15 pF および CMOS
信号レベルで試験されます。電源電流の仕様は 50% デューティ・サイクルで規定されています。
表 7.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Symbol
Min
PW
6.6
150
5.8
tPHL, tPLH
PWD
Max
Unit
Test Conditions/Comments
15
3
ns
Mbps
ns
ns
ps/°C
ns
Within PWD limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
7.0
630
190
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
VIH
VIL
0.7 × VDD1
VOH
VDD2 − 0.1
VDD2 − 0.4
Logic Low
VOL
II
IDD1 (Q)
IDD2 (Q)
IDD1 (Q)
IDD2 (Q)
Rev. 0
8.7
0.7
1.5
tPSK
Jitter
Input Current per Channel
Quiescent Supply Current
Typ
−10
ps p-p
ps rms
Between any two units at the same
temperature, voltage, and load
See the Jitter Measurement section
See the Jitter Measurement section
0.3 × VDD1
V
V
VDD2
VDD2 − 0.2
0.0
0.2
+0.01
0.1
0.4
+10
V
V
V
V
µA
IO = −20 µA, VI = VIH
IO = −2 mA, VI = VIH
IO = 20 µA, VI = VIL
IO = 2 mA, VI = VIL
0 V ≤ VI ≤ VDD1
0.7
0.9
3.4
0.9
1.1
1.2
5.4
1.2
mA
mA
mA
mA
VI = 0 (N0), 1 (N1)1
VI = 0 (N0), 1 (N1)1
VI = 1 (N0), 0 (N1)1
VI = 1 (N0), 0 (N1)1
－ 6/16 －
ADXXXX
データシート
Parameter
Symbol
Dynamic Supply Current
Dynamic Input
Dynamic Output
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
2
Typ
IDDI (D)
IDDO (D)
UVLO
VDDxUV+
VDDxUV−
VDDxUVH
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity2
1
Min
Max
Unit
Test Conditions/Comments
0.01
0.01
mA/Mbps
mA/Mbps
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
1.6
1.5
0.1
V
V
V
tR/tF
|CMH|
75
2.5
100
ns
kV/µs
|CML|
75
100
kV/µs
10% to 90%
VI = VDD1, VCM = 1000 V, transient
magnitude = 800 V
V1 = 0 V, VCM = 1000 V, transient
magnitude = 800 V
N0 は ADuM110N0 モデルを、N1 は ADuM110N1 モデルを示します。オーダー・ガイドのセクションを参照してください。
|CMH| は、（VO）> 0.8 VDD2 の電圧出力を維持しながら持続できるコモンモード電圧の最大スルー・レートです。|CML| は VO > 0.8 V を維持しながら持続できるコモン
モード電圧の最大スルー・レートです。コモンモード電圧のスルー・レートは、立ち上がりと立ち下がり両方のコモンモード電圧エッジに適用されます。
表 8. データ・スループットと合計電源電流— 1.8 V 動作時
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
1 Mbps
Typ
Max
Min
2.1
0.9
Min
3.1
1.2
25 Mbps
Typ
Max
2.3
1.2
Min
3.4
1.6
100 Mbps
Typ
Max
3.0
2.2
4.2
3.2
Unit
mA
mA
絶縁および安全性関連の仕様
詳細については www.analog.com/icouplersafety を参照してください。
表 9.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L (I01)
3000
4.0
V rms
mm min
Minimum External Tracking (Creepage)
L (I02)
4.0
mm min
Minimum Clearance in the Plane of the Printed Circuit
Board (PCB Clearance)
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Material Group
L (PCB)
4.5
mm min
CTI
25.5
>400
II
μm min
V
1-minute duration
Measured from input terminals to output terminals, shortest
distance through air
Measured from input terminals to output terminals, shortest
distance path along body
Measured from input terminals to output terminals, shortest
distance through air, line of sight, in the PCB mounting plane
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
パッケージ特性
表 10.
1
2
Parameter
Symbol
Resistance (Input to Output)1
Capacitance (Input to Output)1
Input Capacitance2
IC Junction to Ambient Thermal Resistance
RI-O
CI-O
CI
θJA
Min
Typ
Max
1013
2
4.0
80
Unit
Ω
pF
pF
°C/W
Test Conditions/Comments
f = 1 MHz
Thermocouple located at center of package underside
ADuM110N は 2 端子デバイスとみなします。すなわち、ピン 1 ～ ピン 4 を相互に短絡し、さらに ピン 5 ～ ピン 8 を相互に短絡します。
入力容量は、任意の入力データ・ピンとグランド間に接続します。
Rev. 0
－ 7/16 －
ADXXXX
データシート
適用規格
特定のクロス・アイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、 表 16 および絶縁寿命のセクションを参照して
ください。
表 11.
UL (Pending)
CSA (Pending)
VDE (Pending)
CQC (Pending)
Recognized Under 1577
Component Recognition
Program1
Single Protection, 3000 V rms
Isolation Voltage
Approved under CSA Component Acceptance Notice 5A
Certified according to DIN V
VDE V 0884-10 (VDE V
0884-10):2006-122
Basic insulation
565 V peak, VIOSM =
10 kV peak
Certified by
CQC11-471543-2012
Reinforced insulation, 565
V peak, VIOSM = 6000 V
peak
Basic insulation at
770 V rms (1089 V peak),
reinforced insulation at 385
V rms (545 V peak),
tropical climate, altitude
≤5000 meters
File 2471900-4880-0001
File (pending)
Double Protection, 3000 V rms
Isolation Voltage
CSA 60950-1-07+A1+A2 and IEC 60950-1,
Second Edition, +A1+A2
Basic insulation at 400 V rms (565 V peak)
Reinforced insulation at 200 V rms (283 V peak)
IEC 60601-1 Edition 3.1
GB4943.1-2011
Basic insulation (1 MOPP), 250 V rms (354 V peak)
CSA 61010-1-12 and IEC 61010-1 Third Edition
File E214100
1
2
Basic insulation at 300 V rms (main),
400 V rms (565 V peak)
Reinforced insulation at 300 V rms (main),
200 V (secondary) (283 V peak)
File 205078
UL 1577 に従い、それぞれの ADuM110N には 3600 V rms 以上の絶縁テスト電圧を 1 秒間加える耐電圧テストを実施しています。
DIN V VDE V 0884-10 に従い、それぞれの ADuM110N には 1059 V peak 以上の絶縁テスト電圧を 1 秒間加える耐電圧テストを実施しています（部分放電検出限界 = 5
pC）。デバイス表面のアスタリスク（*）は、DIN V VDE V 0884-10 認定製品であることを示します。
DIN V VDE V 0884-10（VDE V 0884-10）絶縁特性
このアイソレータは強化絶縁に適していますが、必ず安全性制限データの範囲内で使用してください。保護回路を使用して、安全性データ
を維持してください。パッケージ表面のアスタリスク（*）は、DIN V VDE V 0884-10 認定製品であることを表します。
表 12.
Description
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input to Output Test Voltage, Method B1
Input to Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Basic
Reinforced
Rev. 0
Test Conditions/Comments
VIORM × 1.875 = Vpd (m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
VIORM × 1.5 = Vpd (m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd (m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
V peak = 10.0 kV, 1.2 µs rise time, 50 µs,
50% fall time
V peak = 10.0 kV, 1.2 µs rise time, 50 µs,
50% fall time
－ 8/16 －
Symbol
Characteristic
Unit
VIORM
Vpd (m)
I to IV
I to III
I to III
40/105/21
2
565
1059
V peak
V peak
Vpd (m)
848
V peak
678
V peak
VIOTM
4200
V peak
VIOSM
10,000
V peak
VIOSM
6000
V peak
ADXXXX
データシート
Description
Test Conditions/Comments
Safety Limiting Values
Maximum value allowed in the event of a failure (see
Figure 2)
SAFE LIMITING POWER (W)
Maximum Junction Temperature
Total Power Dissipation at 25°C
Insulation Resistance at TS
VIO = 500 V
1.8
推奨動作条件
1.6
表 13.
1.4
1.2
Symbol
Characteristic
Unit
TS
PS
RS
150
1.56
>109
°C
W
Ω
Parameter
Symbol
Rating
Operating Temperature
Supply Voltages
TA
VDD1,
VDD2
−40°C to +125°C
1.7 V to 5.5 V
1.0
Input Signal Rise and Fall Times
0.8
0.6
0.4
0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
13736-002
0.2
図 2. 熱ディレーティング曲線、DIN V VDE V 0884-10 による
安全限界電力の周囲温度に対する依存性
Rev. 0
－ 9/16 －
1.0 ms
ADXXXX
データシート
絶対最大定格
特に指定のない限り、TA = 25°C。
上記の絶対最大定格を超えるストレスを加えると、デバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格の
みを指定するものであり、この仕様の動作のセクションに記載す
る規定値以上でのデバイス動作を定めたものではありません。製
品を長時間絶対最大定格状態に置くと、製品の信頼性に影響を与
えることがあります。
表 14.
Parameter
Rating
Storage Temperature (TST) Range
Ambient Operating Temperature
(TA) Range
Supply Voltages (VDD1, VDD2)
Input Voltages (VI)
Output Voltages (VO)
Average Output Current per Pin3
Side 2 Output Current (IO2)
Common-Mode Transients4
−65°C to +150°C
−40°C to +125°C
−0.5 V to +7.0 V
−0.5 V to VDDI1 + 0.5 V
−0.5 V to VDDO2 + 0.5 V
ESD に関する注意
−10 mA to +10 mA
−150 kV/μs to +150 kV/μs
VDDI は入力側電源電圧です。
VDDO は出力側電源電圧です。
3
種々の温度に対する最大定格電力値については、図 2 を参照してください。
4
絶縁バリアをまたぐコモンモード過渡電圧を表します。絶対最大定格を超え
るコモンモード過渡電圧は、ラッチアップまたは恒久的な故障の原因にな
り得ます。
1
2
ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されな
いまま放電することがあります。本製品は当社独自
の特許技術である ESD 保護回路を内蔵してはいます
が、デバイスが高エネルギーの静電放電を被った場
合、損傷を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESD に対する適
切な予防措置を講じることをお勧めします。
表 15. 最大連続動作電圧 1
Parameter
AC Voltage
Bipolar Waveform
Basic Insulation
Reinforced Insulation
Unipolar Waveform
Basic Insulation
Reinforced Insulation
DC Voltage
Basic Insulation
Reinforced Insulation
1
Rating
Constraint
789 V peak
403 V peak
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
909 V peak
469 V peak
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
558 V peak
285 V peak
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
Lifetime limited by package creepage maximum approved working voltage per IEC 60950-1
絶縁バリアに加わる連続電圧の大きさを表します。詳細については絶縁寿命のセクションを参照してください。
真理値表
表 16. 真理値表（正ロジック）
VI Input1
VDDI State
VDD2 State
Default Low (N0),2
VO Output1
Default High (N1),2
VO Output エラー! ブック
マークが定義されていませ
ん。
L
H
X3
X3
Powered
Powered
Unpowered
Powered
Powered
Powered
Powered
Unpowered
L
H
L
Indeterminate
L
H
H
Indeterminate
Test Conditions/
Comments
Normal operation
Normal operation
Fail-safe output
H はハイ、L はロー、X はドント・ケアを表します。
N0 は ADuM110N0 モデルを、N1 は ADuM110N1 モデルを示します。オーダー・ガイドのセクションを参照してください。
3
電源が供給されていない側と同じ側の入力ピン（VI）は、ESD 保護回路を通ってデバイスに電源が供給されるのを防ぐために、ロー状態になっていなければなりま
せん。
1
2
Rev. 0
－ 10/16 －
ADXXXX
データシート
ピン配置およびピン機能の説明
VDD1 1 1
VI 2
VDD1 1 3
ADuM110N
TOP VIEW
(Not to Scale)
GND1 4
8
VDD2
7
GND22
6
VO
5
GND22
MAY BE USED FOR VDD1 .
2 PIN 5 AND PIN 7 ARE INTERNALLY CONNECTED. EITHER OR BOTH
MAY BE USED FOR GND2.
13736-004
1 PIN 1 AND PIN 3 ARE INTERNALLY CONNECTED. EITHER OR BOTH
図 3. ピン配置
表 17. ピン機能の説明
1
Pin No.
Mnemonic
Description1
1
VDD1
アイソレータ・サイド 1 の電源電圧。
2
VI
ロジック入力。
3
VDD1
アイソレータ・サイド 1 の電源電圧。
4
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
5
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
6
VO
ロジック出力
7
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
8
VDD2
アイソレータ・サイド 2 の電源電圧。
具体的なレイアウトのガイドラインについては、アプリケーション・ノート AN-1109 を参照してください。
Rev. 0
－ 11/16 －
ADXXXX
データシート
代表的な性能特性
14
3
2
1
5V
3.3V
2.5V
1.8V
0
0
20
40
60
80
100
120
140
160
DATA RATE (Mbps)
10
8
6
4
0
–40
0
20
40
60
80
100
120
140
図 6. 異なる電圧での伝搬遅延 tPLH の温度特性
5
14
3
2
1
5V
3.3V
2.5V
1.8V
0
0
20
40
60
80
100
DATA RATE (Mbps)
120
140
160
10
8
6
4
5V
3.3V
2.5V
1.8V
2
0
–40
–20
0
20
40
60
80
100
TEMPERATURE (°C)
図 5. 異なる電圧でのデータ・レート対 IDD2 合計電源電流
図 7. 異なる電圧での伝搬遅延 tPHL
の温度特性
－ 12/16 －
120
140
13736-015
PROPAGATION DELAY, tPHL (ns)
12
4
13736-013
IDD2 TOTAL SUPPLY CURRENT (mA)
–20
TEMPERATURE (°C)
図 4. 異なる電圧でのデータ・レート対 IDD1 合計電源電流
Rev. 0
5V
3.3V
2.5V
1.8V
2
13736-014
PROPAGATION DELAY, tPLH (ns)
12
4
13736-012
IDD1 TOTAL SUPPLY CURRENT (mA)
5
ADXXXX
データシート
アプリケーション情報
概要
プリント回路基板（PCB）レイアウト
ADuM110N は、複数のポリイミド絶縁層によって分離された
iCoupler チップ・スケール・トランス・コイルを使い、高周波キャ
リアによって絶縁バリア越しにデータを伝送します。オンオフ・
キーイング（OOK）方式および図 9 と図 10 に示す差動構成を使
用して、ADuM110N は極めて小さい伝搬遅延と高速を実現しま
す。内蔵レギュレータと入出力設計手法により 1.7 V ～ 5.5 V と
いうロジック電圧と電源電圧を使用可能で、1.8 V、2.5 V、3.3 V、
および 5 V のロジック電圧変換を行います。アーキテクチャは、
高いコモンモード過渡耐圧と、電気的ノイズおよび磁気干渉に対
する高い耐性を実現できるように設計されています。放射妨害波
は、スペクトラム拡散 OOK キャリアその他の手法によって最小
限に抑えられています。
ADuM110N0 モデルの波形を図 9 に示します。このモデルはフェ
イルセーフ出力状態の条件がローで、入力状態がローになると
キャリア波形がオフになります。入力側がオフになっているか動
作していない場合は、フェイルセーフ出力の状態がローで出力が
ローに設定されます（モデル番号に 0 が付きます）。ADuM110N1
モデルのフェイルセーフ出力状態はハイで、図 10 は、入力状態
がハイの時にキャリア波形がオフになる条件を示したものです。
入力側がオフになっているか動作していない場合は、フェイル
セーフ出力の状態がハイで出力がハイに設定されます（モデル番
号に 1 が付きます）。フェイルセーフ出力状態がローまたはハイ
のモデル番号については、オーダー・ガイドを参照してください。
ADuM110N デジタル・アイソレータに、ロジック・インター
フェース用の外付けインターフェース回路は不要です。入力およ
び出力電源ピンには、電源バイパスを行うことを強く推奨します
（図 8 参照）。VDD1 のバイパス・コンデンサはピン 1 とピン 4 の
間に、VDD2 のバイパス・コンデンサはピン 5 とピン 8 の間に接
続するのが最適です。バイパス・コンデンサの推奨値は 0.01 µF
～ 0.1 µF です。コンデンサ両端と入力電源ピンの間の総パター
ン長は 10 mm 以下にしてください。
VDD1
GND2
VOA
GND1
GND2
VIA
図 8. 推奨プリント回路基板（PCB）レイアウト
高いコモンモード過渡電圧が発生するアプリケーションでは、絶
縁バリアをまたぐボード結合を最小限に抑えてください。さらに、
すべての結合がデバイス側のすべてのピンで等しく生じるよう
に基板レイアウトを設計する必要があります。この注意を怠ると、
ピン間で生じる電位差がデバイスの絶対最大定格を超えてしま
い、ラッチアップまたは恒久的な損傷が発生することがあります。
ボード・レイアウトのガイドラインについては、アプリケーショ
ン・ノート AN-1109 を参照してください。
REGULATOR
REGULATOR
TRANSMITTER
RECEIVER
VIN
GND2
13736-007
VOUT
GND1
図 9. フェイルセーフ出力状態がローの 1 チャンネルの動作ブロック図
REGULATOR
REGULATOR
TRANSMITTER
RECEIVER
VIN
GND2
図 10. フェイルセーフ出力状態がハイの 1 チャンネルの動作ブロック図
－ 13/16 －
13736-008
VOUT
GND1
Rev. 0
13736-005
VDD2
VDD1
ADXXXX
データシート
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要する
時間を表すパラメータです。ロジック 0 出力への伝搬遅延とロ
ジック 1 出力への伝搬遅延は異なります。
INPUT (VI)
50%
tPLH
OUTPUT (VO)
13736-009
tPHL
50%
図 11. 伝搬遅延パラメータ
パルス幅歪みは、これら 2 値間の最大差であり、入力信号のタイ
ミングが出力信号で再現される精度を表します。
伝搬遅延スキューは、同じ条件下で動作する複数の ADuM110N
デバイス間での伝搬遅延差の差の最大値です。
ジッタの測定
ADuM110N のアイ・ダイアグラムを図 12 に示します。測定は
Agilent 81110A パルス・パターン・ジェネレータを使用し、疑似
ランダム・ビット・シーケンス（PRBS）2（n-1）により 150 Mbps
で行いました。n = 14 で、電源は 5 V です。ジッタは、DPOJET
ジッタおよびアイ・ダイアグラム解析ツールを使用し、Tektronix
Model 5104B オシロスコープ（1 GHz、10 GS/Sec）により測定し
ました。測定により得られたジッタは 380 ps p-p で、これは
ADuM110N における標準的な値です。
5
VOLTAGE (V)
4
3
2
1
または絶縁材料内部の変位電流により、長期的に絶縁効果が低下
する現象です。
表面トラッキング
表面トラッキングは、動作電圧、環境条件、絶縁材料特性に基づ
く最小沿面距離を設定することにより、電気的安全規格で規定さ
れています。安全性規制当局は、部品の表面絶縁について特性評
価テストを行います。これにより、部品を異なる材料グループに
分けることができます。材料グループの分類番号が小さいものほ
ど表面トラッキングに対して強い耐性を持つため、小さい沿面距
離で十分な寿命を持つことができます。与えられた動作電圧と材
料グループに対する最小沿面距離は各システム・レベル規格内に
あり、これは絶縁をまたぐ合計 rms 電圧、汚染度、材料グループ
に基づいています。ADuM110N アイソレータの材料グループと
沿面距離を表 9 に示します。
絶縁疲労
疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレスに
よって決まります。製品寿命がそのアプリケーションの動作電圧
において妥当なものかどうかを確認することが重要です。アイソ
レータが疲労に関して対応している動作電圧は、トラッキングに
関して対応している動作電圧と異なることがあります。大部分の
規格で規定されているのは、トラッキングに適用される動作電圧
です。
テストやモデルの結果は、長期的な性能低下の主な原因がポリイ
ミド絶縁体内の変位電流であることを示しており、損傷は時間と
ともに大きくなります。絶縁体にかかるストレスは、DC ストレ
スと、時間変化する AC 成分によるストレスの 2 つに大別できま
す。DC ストレスは変位電流がないためほとんど疲労を発生させ
ませんが、AC 成分による電圧ストレスは疲労を発生させます。
認定ドキュメントに記載する定格は、通常 60 Hz の正弦波ストレ
スに基づいています。これは、正弦波ストレスにライン電圧から
のアイソレーションが反映されるためです。ただし、多くの実用
的アプリケーションでは、式 1 に示すように、60 Hz AC と絶縁
バリアをまたぐ DC とが組み合わされています。疲労を発生させ
るのはストレスの AC 部分だけなので、この式は、式 2 に示すよ
うに AC rms 電圧を求めるように変形できます。これらの製品に
使われているポリイミド材料の絶縁疲労の場合は、AC rms 電圧
が製品寿命を決定します。
0
–10
–5
0
5
TIME (ns)
10
13736-010
VRMS = VAC RMS2 + VDC2
または
VAC RMS = VRMS2 − VDC2
図 12. アイ・ダイアグラム
絶縁寿命
すべての絶縁構造は、長時間電圧ストレスを受けると最終的には
劣化します。絶縁性能の低下率は、絶縁に加えられる電圧波形の
特性、および絶縁の材料と材料接合部に依存します。
主に問題となる 2 種類の絶縁劣化は、空気にさらされる表面の破
損と絶縁疲労です。表面の破損は表面トラッキングと呼ばれる現
象で、システム・レベル規格の沿面距離に関する要件の主な決定
要素です。絶縁疲労は、チャージ・インジェクション
Rev. 0
（1）
ここで、
VAC RMS は動作電圧の時間変化部分、
VDC 動作電圧の DC オフセット、
VRMS は合計 rms 動作電圧です。
－ 14/16 －
（2）
ADXXXX
データシート
計算とパラメータ使用の例
電力変換アプリケーションでは、次に示す例が頻繁に発生します。
絶縁バリアの一方のライン電圧を 240 VAC RMS とし、もう一方の
バス電圧を 400 VDC とします。絶縁材料はポリイミドです。デバ
イスの沿面距離、クリアランス、および寿命を求める際のクリ
ティカル電圧を決めるには、図 13 と以下の式を参照してくださ
い。
これが、システム規格によって要求される沿面距離を調べる際に、
材料グループおよび汚染度と組み合わせて使用する動作電圧で
す。
寿命が妥当なものかどうかを調べるときは、動作電圧の時間変化
部分を取り出します。AC rms 電圧は式 2 を使って求めます。
VACRMS = VRMS − VDC
2
2
V ACRMS = 466 2 − 400 2
ISOLATION VOLTAGE
VACRMS = 240 V rms
VAC RMS
VRMS
VDC
13736-011
VPEAK
この場合、AC rms 電圧は単純に 240 V rms のライン電圧になり
ます。波形が正弦波でない場合は、この計算がさらに妥当になり
ます。60 Hz 未満の正弦波に対する寿命を予測するために、この
値を表 15 に示す動作電圧の制限値と比較すると、50 年のサービ
ス寿命に対する制限値の範囲内に十分入っています。
表 15 に示す DC 動作電圧の制限値は、IEC 60664-1 の規定に準拠
したパッケージの沿面距離によって設定されています。この値は、
個々のシステム・レベル規格によって異なることがあります。
TIME
図 13. クリティカル電圧の例
式 1 のバリアをまたぐ動作電圧は以下のようになります。
VRMS = VAC
VRMS =
2
RMS
+ VDC
2
240 2 + 400 2
VRMS = 466 V
Rev. 0
－ 15/16 －
ADXXXX
外形寸法
5.00 (0.1968)
4.80 (0.1890)
5
1
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
SEATING
PLANE
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
8
4.00 (0.1574)
3.80 (0.1497)
図 14. 8 ピン標準スモール・アウトライン・パッケージ [SOIC_N]
ナロー・ボディ（R-8）
寸法: mm（インチ）
オーダー・ガイド
1
Model1
Temperature
Range
No. of
Inputs,
VDD1 Side
No. of
Inputs,
VDD2 Side
Withstand Voltage
Rating (kV rms)
Fail-Safe Output
State
Package
Description
Package
Option
ADuM110N1BRZ
ADuM110N1BRZ-RL7
ADuM110N0BRZ
ADuM110N0BRZ-RL7
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
1
1
1
1
0
0
0
0
3.0
3.0
3.0
3.0
High
High
Low
Low
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
8-Lead SOIC_N
R-8
R-8
R-8
R-8
Z = RoHS 準拠製品。
Rev. 0
－ 16/16 －