日本語版

日本語参考資料
最新版英語データシートはこちら
3.75 kV、7チャンネル、SPI用
SPIsolatorデジタル・アイソレータ
ADuM3151/ADuM3152/ADuM3153
データシート
VDD1 1
ADuM3151
20
VDD2
GND1 2
ENCODE
DECODE
19
GND2
MCLK 3
ENCODE
DECODE
18
SCLK
MO 4
DECODE
ENCODE
17
SI
MI 5
ENCODE
DECODE
16
SO
MSS 6
15
SSS
VIA 7
14
VOA
13
VOB
VIB 8
VOC 9
12
VIC
GND1 10
11
GND2
ADuM3152
20
VDD2
GND1 2
ENCODE
DECODE
19
GND2
MCLK 3
ENCODE
DECODE
18
SCLK
MO 4
DECODE
ENCODE
17
SI
DECODE
16
SO
MSS 6
15
SSS
VIA 7
14
VOA
13
VIB
MI 5
概要
ADuM3151/ADuM3152/ADuM3153 は、絶縁型のシリアル・ペリフ
ェラル・インターフェース (SPI)用に最適化された、7 チャンネル、
SPIsolator™ デジタル・アイソレータです。このデバイスは、ア
ナログ・デバイセズの iCoupler® チップ・スケール・トランス技
術を採用して、CLK、MO/SI、MI/SO、 SS SPI の各バス信号の
伝搬遅延を小さくしているため、最大 17 MHz の SPI クロッ
ク・レートまでサポートします。これらのチャンネルは、14 ns
の伝搬遅延と 1 ns のジッタで動作して、SPI 通信のタイミング
を最適化します。
VOB 8
ENCODE
CONTROL
BLOCK
CONTROL
BLOCK
VOC 9
12
VIC
GND1 10
11
GND2
12368-002
VDD1 1
また、ADuM3151/ADuM3152/ADuM3153 アイソレータは、3 種
類のチャンネル方向組み合わせが選択可能な、3 チャンネルの
独立した低データ・レート・アイソレーション・チャンネルも
一緒に内蔵しています。低速チャンネルのデータは、サンプリ
ングされた後、最大ジッタ 2.5 µs の 250 kbps データ・レートに
シリアル化され伝送されます。
CONTROL
BLOCK
図 1.ADuM3151 機能ブロック図
アプリケーション
工業用プログラマブル・ロジック・コントローラ (PLC)
センサー・アイソレーション
CONTROL
BLOCK
図 2.ADuM3152 機能ブロック図
VDD1 1
GND1 2
ADuM3153
20
VDD2
ENCODE
DECODE
19
GND2
SCLK
MCLK 3
ENCODE
DECODE
18
MO 4
DECODE
ENCODE
17
SI
MI 5
ENCODE
DECODE
16
SO
MSS 6
15
SSS
VOA 7
14
VIA
13
VIB
VOC 9
12
VIC
GND1 10
11
GND2
VOB 8
CONTROL
BLOCK
CONTROL
BLOCK
12368-003
最大 17 MHz の SPI クロック速度をサポート
伝搬遅延の小さい高速 SPI 信号アイソレーション・チャンネル
4 チャンネルを内蔵
250 kbps データ・チャンネルを 3 チャンネル内蔵
沿面距離 5.1 mm の 20 ピン SSOP パッケージを採用
高い動作温度: 125℃
高い同相モード過渡電圧耐性: 25 kV/µs 以上
安全性規制の認定
UL 1577 に準拠する UL 認定 (申請中)
3750 V rms、1 分間
CSA Component Acceptance Notice 5A(申請中)
VDE 適合性認定(申請中)
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
V IORM = 560 V peak
12368-001
機能ブロック図
特長
図 3.ADuM3153 機能ブロック図
1
米 国 特 許 5,952,849; 6,873,065; 6,262,600;7,075,329 に より保 護され ていま す。そ の他の 特許は 申請 中です 。
ア ナ ログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生 じ る第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的 ま たは暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者 の 財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2014 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM3151/ADuM3152/ADuM3153
データシート
目次
特長..................................................................................................1
絶対最大定格.................................................................................13
アプリケーション ...........................................................................1
ESD の注意 ................................................................................13
概要..................................................................................................1
ピン配置およびピン機能説明 ......................................................14
機能ブロック図 ...............................................................................1
代表的な性能特性 .........................................................................17
改訂履歴 ..........................................................................................2
アプリケーション情報..................................................................18
仕様..................................................................................................3
概要............................................................................................18
電気的特性—5 V動作 .................................................................3
プリント回路ボード(PCB)のレイアウト .................................19
電気的特性—3.3 V動作 ..............................................................5
伝搬遅延に関係するパラメータ ..............................................19
電気的特性—ミックスド 5 V/3.3 V動作....................................7
DC 高精度と磁界耐性 ...............................................................19
電気的特性—ミックスド 3.3 V/5 V動作....................................9
消費電力 ....................................................................................20
パッケージ特性 .........................................................................10
絶縁寿命 ....................................................................................20
適用規格 ....................................................................................11
外形寸法 ........................................................................................22
絶縁および安全性関連の仕様 ..................................................11
オーダー・ガイド .....................................................................22
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性.....12
推奨動作条件.............................................................................12
改訂履歴
6/14—Re vision 0: Initial Ve rsion
Rev. 0
－ 2/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
仕様
電気的特性—5 V 動作
特に指定がない限り、すべての typ 仕様は T A = 25°C および VDD1 = VDD2 = 5 Vで規定。最小／最大仕様は、4.5 V ≤ VD D1 ≤ 5.5 V、4.5 V ≤
VD D2 ≤ 5.5 V、−40°C ≤ T A ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS信号レベル
でテストされます。
表 1.スイッチング仕様
Parameter
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup T ime 2
Jitter, High Speed
Symbol
SPI MCLK
DRFAST
t PHL, t PLH
PW
PWD
t PSKCD
JHS
DRFAST
t PHL, t PLH
PW
PWD
MSSSETUP
JHS
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew4
DRSLOW
t PHL, t PLH
PW
JLS
t VIx SKEW 3
Min
A Grade
Typ
Max
Min
1
2
25
100
B Grade
Typ
Max
12
12.5
3
3
2
2
1
21
1
2
25
100
21
1.5
3
10
1
1
250
2.6
0.1
4
2.5
10
34
25
12.5
3
0.1
4
17
34
14
250
2.6
2.5
10
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Te st Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
Mbps
ns
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
1
同 方 向 チ ャ ンネ ル間マ ッチン グは、 アイソ レーシ ョン・ バリア の同じ 側に入 力を持 つ 2 つの チャン ネル間 の伝搬 遅延の 差の絶 対値を 表しま す。
2
MSS 信 号 に は す べて のグレ ードで グリッ チ・フ ィルタ が入っ ていま す。こ れに対 して B グレ ードで は、他 の高速 信号に はグリ ッチ・ フィル タは入 ってい ません 。
MSS が 別 の 高 速 信号の 前に出 力に届 くこと を保証 するた め、 速 度グ レード に応じ て異な る時 間だけ 競合信 号より 前にMSS を セット アップ してく ださい 。
3
VIx = VIA、 VIB ま た は VIC。
4
内 部 非 同 期 クロ ック、 ユーザ ーから 使用不 可で、 低速信 号をサ ンプリ ングし ます。 同 方向チ ャンネ ルのエ ッジ順 がエン ド・ア プリケ ーショ ンにと って重 要な場 合、
正 し い 順 序 または 出力へ の同時 到着を 保証す るため 、前の パルス は少な くとも 1 t VIx SKEW だけ後 ろのパ ルス より前 にある 必要が ありま す。
表 2.電源電流
De vice Number
ADuM3151
ADuM3152
ADuM3153
Rev. 0
Symbol
I DD1
I DD2
I DD1
I DD2
I DD1
I DD2
1 MHz , A Grade
Min
Typ
Max
4.0
6.5
6.0
8.0
4.8
6.0
6.5
8.0
4.0
5.0
6.0
10.0
17 MHz , B Grade
Min
Typ
Max
14.0
17.0
13.5
18.0
14.0
16.5
14.0
17.5
14.0
16.5
13.3
16.0
－ 3/22 －
Unit
mA
mA
mA
mA
mA
mA
Te st Conditions/Comments
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM3151/ADuM3152/ADuM3153
データシート
表 3.すべてのモデル 1、 2、3
Parameter
DC SPECIFICAT IONS
MCLK, MSS, MO, SO, VIA, VIB, VIC
Symbol
Min
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Logic High Input Threshold
Logic Low Input T hreshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB , VOC
VDD1 , VDD2 Undervoltage Lockout
Supply Current for High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Input Supply Current
Quiescent Output Supply Current
AC SPECIFICAT IONS
Output Rise/Fall T ime
Common-Mode Transient Immunity 4
Typ
Max
0.3 × VDDx
500
+0.01
−1
+1
Unit
Te st Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
UVLO
5.0
4.8
0.0
0.2
2.6
I DDI(D)
I DDO(D)
0.09
0.02
mA/Mbps
mA/Mbps
I DDI(Q)
I DDO(Q)
4.0
6.4
mA
mA
2.5
35
ns
kV/µs
t R /t F
|CM|
25
1
VDDx = VDD1 ま た は VDD2。
2
VINPUT は 、 MCLK、 MSS 、 MO、 SO、 VIA、 VIB ま た は VIC ピ ン の 入力電 圧。
0.1
0.4
V
V
V
V
V
I OUTPUT = −20 µA, VINPUT = VIH
I OUTPUT = −4 mA, VINPUT = VIH
I OUTPUT = 20 µA, VINPUT = VIL
I OUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx , VCM = 1000 V,
transient magnitude = 800 V
3
IOUTPUT は 、 SCLK、 SSS 、 MI、 SI、 VOA、 VOB ま た は VOC ピ ン の 出 力電 流。
4
|CM|は 、 出 力 電 圧 を VOH 規 定 値 およ び VOL 規 定 値以 内に維 持して いる間 に維持 できる 同相モ ード電 圧の最 大スル ーレー トです 。 同 相モー ド電圧 スルー レート は、立
上 が り と 立 下がり の両同 相モー ド電圧 エッジ に適用 されま す。
Rev. 0
－ 4/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
電気的特性—3.3 V 動作
特に指定がない限り、すべての typ 仕様は T A = 25°C および VDD1 = VD D2 = 3.3 Vで規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、3.0 V ≤
VD D2 ≤ 3.6 V、−40°C ≤ T A ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS信号レベル
でテストされます。
表 4.スイッチング仕様
Parameter
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup T ime 2
Jitter, Low Speed
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew4
Symbol
SPI MCLK
DRFAST
t PHL, t PLH
PW
PWD
t PSKCD
JHS
DRFAST
t PHL, t PLH
PW
PWD
MSSSETUP
JLS
DRSLOW
t PHL, t PLH
PW
JLS
t VIx SKEW 3
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
30
100
12.5
34
20
12.5
3
4
3
2
1
1
2
30
100
34
30
12.5
3
1.5
3
10
2.5
0.1
4
2.5
250
2.6
0.1
4
2.5
10
250
2.6
2.5
10
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Te st Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
Mbps
ns
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
1
同 方 向 チ ャンネル間マッチングは、ア イソレーション･バ リアの同じ側に入力を持つ 2 つのチャンネル間の伝 搬遅延の差の絶対値を表します 。
2
MSS 信 号 に は す べて のグレ ードで グリッ チ・フ ィルタ が入っ ていま す。こ れに対 して B グレ ードで は、他 の高速 信号に はグリ ッチ・ フィル タが入 ってい ません 。。
MSS が 別 の 高 速 信号の 前に出 力に届 くこと を保証 するた め、 速 度グ レード に応じ て異な る時 間だけ 競合信 号より 前にMSS を セット アップ してく ださい 。
3
VIx = VIA、 VIB ま た は VIC。
4
内 部 非 同 期 クロ ック、 ユーザ ーから 使用不 可で、 低速信 号をサ ンプル します 。 同 方向 チャン ネルの エッジ 順がエ ンド・ アプリ ケーシ ョンに とって 重要な 場合、 正し
い 順 序 ま た は出力 への同 時到着 を保証 するた め、前 のパル スは少 なくと も 1 t VIx SKEW だけ 後ろの パルス より 前にあ る必要 があり ます。
表 5.電源電流
De vice Number
ADuM3151
ADuM3152
ADuM3153
Rev. 0
Symbol
I DD1
I DD2
I DD1
I DD2
I DD1
I DD2
1 MHz , A Grade /B Grade
Min
Typ
Max
2.8
5.0
4.6
6.0
3.4
4.5
5.0
6.0
2.8
3.5
3.5
7.0
17 MHz , B Grade
Min
Typ
Max
10.5
14.0
9.0
13.0
11.7
14.0
10.0
12.0
11.7
13.5
10.0
11.5
－ 5/22 －
Unit
mA
mA
mA
mA
mA
mA
Te st Conditions/Comments
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM3151/ADuM3152/ADuM3153
データシート
表 6.すべてのモデル 1、 2、3
Parameter
DC SPECIFICAT IONS
MCKL, MSS, MO, SO, VIA, VIB, VIC
Symbol
Min
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Logic High Input Threshold
Logic Low Input T hreshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB , VOC
VDD1 , VDD2 Undervoltage Lockout
Supply Current for High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Input Supply Current
Quiescent Output Supply Current
AC SPECIFICAT IONS
Output Rise/Fall T ime
Common-Mode Transient Immunity 4
Typ
Max
0.3 × VDDx
500
+0.01
−1
+1
Unit
Te st Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
UVLO
5.0
4.8
0.0
0.2
2.6
I DDI(D)
I DDO(D)
0.09
0.02
mA/Mbps
mA/Mbps
I DDI(Q)
I DDO(Q)
2.8
4.7
mA
mA
2.5
35
ns
kV/µs
t R /t F
|CM|
25
1
VDDx = VDD1 ま た は VDD2。
2
VINPUT は 、 MCLK、 MSS 、 MO、 SO、 VIA、 VIB ま た は VIC ピ ン の 入力電 圧。
0.1
0.4
V
V
V
V
V
I OUTPUT = −20 µA, VINPUT = VIH
I OUTPUT = −4 mA, VINPUT = VIH
I OUTPUT = 20 µA, VINPUT = VIL
I OUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx , VCM = 1000 V,
transient magnitude = 800 V
3
IOUTPUT は 、 SCLK、 SSS 、 MI、 SI、 VOA、 VOB ま た は VOC ピ ン の 出 力電 流。
4
|CM|は 、 出 力 電 圧 を VOH 規 定 値 およ び VOL 規 定 値以 内に維 持して いる間 に維持 できる 同相モ ード電 圧の最 大スル ーレー トです 。 同 相モー ド電圧 スルー レート は、立
上 が り と 立 下がり の両同 相モー ド電圧 エッジ に適用 されま す。
Rev. 0
－ 6/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
電気的特性—ミックスド 5 V/3.3 V 動 作
特に指定がない限り、すべての typ 仕様は T A = 25°C および VDD1 = 5 V、VD D2 = 3.3 Vで規定。最小／最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、3.0
V ≤ VDD2 ≤ 3.6 V、−40°C ≤ T A ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS信 号レ
ベルでテストされます。
表 7.スイッチング仕様
Parameter
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup T ime 2
Jitter, High Speed
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew4
Symbol
SPI MCLK
DRFAST
t PHL, t PLH
PW
PWD
t PSKCD
JHS
DRFAST
t PHL, t PLH
PW
PWD
MSSSETUP
JHS
DRSLOW
t PHL, t PLH
PW
JLS
t VIx SKEW 3
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
27
100
15.6
34
16
12.5
3
3
3
2
1
1
2
27
100
34
26
12.5
3
1.5
3
10
1
1
250
2.6
0.1
4
0.1
4
2.5
10
250
2.6
2.5
10
Unit
Te st Conditions/Comments
MHz
Mbps
ns
ns
ns
ns
ns
1/(4 × t PHL)
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
Mbps
ns
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
1
同 方 向 チ ャ ンネ ル間マ ッチン グは、 アイソ レーシ ョン・ バリア の同じ 側に入 力を持 つ 2 つの チャン ネル間 の伝搬 遅延の 差の絶 対値を 表しま す。
2
MSS 信 号 に は す べて のグレ ードで グリッ チ・フ ィルタ が入っ ていま す。こ れに対 して B グレ ードで 他の高 速信号 にはグ リッチ ・フィ ルタは 入って いませ ん。 MSS が
別 の 高 速 信 号の前 に出力 に届く ことを 保証す るため 、 速 度グレ ードに 応じて 異なる 時間 だけ競 合信号 より前 にMSS をセ ットア ップし てくだ さい。
3
VIx = VIA、 VIB ま た は VIC。
4
内 部 非 同 期 クロ ック、 ユーザ ーから 使用不 可で、 低速信 号をサ ンプル します 。 同 方向 チャン ネルの エッジ 順がエ ンド・ アプリ ケーシ ョンに とって 重要な 場合、 正し
い 順 序 ま た は出力 への同 時到着 を保証 するた め、前 のパル スは少 なくと も 1 t VIx SKEW だけ 後ろの パルス より 前にあ る必要 があり ます。
表 8.電源電流
De vice Number
ADuM3151
ADuM3152
ADuM3153
Rev. 0
Symbol
I DD1
I DD2
I DD1
I DD2
I DD1
I DD2
1 MHz , A Grade /B
Min
Typ
4.0
4.6
4.8
5.0
4.0
4.7
Grade
Max
6.5
6.0
6.0
6.0
5.0
7.2
17 MHz , B Grade
Min
Typ
Max
13.9
17.0
9.0
12.0
14.0
16.5
10.0
12.0
14.0
16.5
10.0
12.0
－ 7/22 －
Unit
mA
mA
mA
mA
mA
mA
Te st Conditions/Comments
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM3151/ADuM3152/ADuM3153
データシート
表 9.すべてのモデル 1、 2、3
Parameter
DC SPECIFICAT IONS
MCKL, MSS, MO, SO, VIA, VIB, VIC
Symbol
Min
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDX − 0.1
VDDX − 0.4
Logic Low Output Voltages
VOL
Logic High Input Threshold
Logic Low Input T hreshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB , VOC
VDD1 , VDD2 Undervoltage Lockout
Supply Current for High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Input Supply Current
Quiescent Output Supply Current
AC SPECIFICAT IONS
Output Rise/Fall T ime
Common-Mode Transient Immunity 4
1
Typ
Max
0.3 × VDDx
500
+0.01
−1
+1
Unit
Te st Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
UVLO
5.0
4.8
0.0
0.2
2.6
I DDI(D)
I DDO(D)
0.09
0.02
mA/Mbps
mA/Mbps
I DDI(Q)
I DDO(Q)
4.0
4.7
mA
mA
2.5
35
ns
kV/µs
t R /t F
|CM|
25
0.1
0.4
V
V
V
V
V
I OUTPUT = −20 µA, VINPUT = VIH
I OUTPUT = −4 mA, VINPUT = VIH
I OUTPUT = 20 µA, VINPUT = VIL
I OUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDX, VCM = 1000 V,
transient magnitude = 800 V
VDDx = VDD1 ま た は VDD2。
2
VINPUT は 、 MCLK、 MSS 、 MO、 SO、 VIA、 VIB ま た は VIC ピ ン の 入力電 圧。
3
IOUTPUT は 、 SCLK、 SSS 、 MI、 SI、 VOA、 VOB、 VOC ピ ン の 出 力 電流 。
4
|CM|は 、 出 力 電 圧 を VOH 規 定 値 およ び VOL 規 定 値以 内に維 持して いる間 に維持 できる 同相モ ード電 圧の最 大スル ーレー トです 。 同 相モー ド電圧 スルー レート は、立
上 が り と 立 下がり の両同 相モー ド電圧 エッジ に適用 されま す。
Rev. 0
－ 8/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
電気的特性—ミックスド 3.3 V/5 V 動 作
特に指定がない限り、すべての typ 仕様は T A = 25°C および VDD1 = 3.3 V、 VDD2 = 5 Vで規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、4.5
V ≤ VDD2 ≤ 5.5 V、−40°C ≤ T A ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS信 号レ
ベルでテストされます。
表 10.スイッチング仕様
Parameter
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup T ime 2
Jitter, High Speed
VIA, VIB, VIC
Data Rate
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew4
Symbol
SPI MCLK
DRFAST
t PHL, t PLH
PW
PWD
t PSKCD
JHS
DRFAST
t PHL, t PLH
PW
PWD
MSSSETUP
JHS
DRSLOW
t PHL, t PLH
PW
JLS
t VIx SKEW 3
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
27
100
15.6
34
16
12.5
3
5
3
2
1
1
2
27
100
34
27
12.5
2
3
1.5
10
1
0.1
4
1
250
2.6
0.1
4
2.5
10
250
2.6
2.5
10
Unit
Te st Conditions/Comments
MHz
Mbps
ns
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
Mbps
ns
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|t PLH − t PHL|
1
同 方 向 チ ャ ンネ ル間マ ッチン グは、 アイソ レーシ ョン・ バリア の同じ 側に入 力を持 つ 2 つの チャン ネル間 の伝搬 遅延の 差の絶 対値を 表しま す。
2
MSS 信 号 に は す べて のグレ ードで グリッ チ・フ ィルタ が入っ ていま す。こ れに対 して B グレ ードで は他の 高速信 号には グリッ チ・フ ィルタ は入っ ていま せん。 MSS
が 別 の 高 速 信号の 前に出 力に届 くこと を保証 するた め、 速 度グ レード に応じ て異な る時 間だけ 競合信 号より 前にMSS を セット アップ します 。
3
VIx = VIA、 VIB ま た は VIC。
4
内 部 非 同 期 クロ ック、 ユーザ ーから 使用不 可で、 低速信 号をサ ンプル します 。 同 方向 チャン ネルの エッジ 順がエ ンド・ アプリ ケーシ ョンに とって 重要な 場合、 正し
い 順 序 ま た は出力 への同 時到着 を保証 するた め、前 のパル スは少 なくと も 1 t VIx SKEW だけ 後ろの パルス より 前にあ る必要 があり ます。
表 11.電源電流
De vice Number
ADuM3151
ADuM3152
ADuM3153
Rev. 0
Symbol
I DD1
I DD2
I DD1
I DD2
I DD1
I DD2
1 MHz , A Grade /B Grade
Min
Typ
Max
2.8
5.0
6.0
8.0
3.5
4.5
6.5
8.0
2.8
3.3
6.0
10.0
17 MHz , B Grade
Min
Typ
Max
10.5
14.0
13.0
17.0
11.7
14.0
13.4
16.0
11.7
13.5
13.4
16.5
－ 9/22 －
Unit
mA
mA
mA
mA
mA
mA
Te st Conditions/Comments
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM3151/ADuM3152/ADuM3153
データシート
表 12.すべてのモデル 1、 2、 3
Parameter
DC SPECIFICAT IONS
MCKL, MSS, MO, SO, VIA, VIB, VIC
Symbol
Min
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Logic High Input Threshold
Logic Low Input T hreshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB , VOC
VDD1 , VDD2 Undervoltage Lockout
Supply Current for High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Input Supply Current
Quiescent Output Supply Current
AC SPECIFICAT IONS
Output Rise/Fall T ime
Common-Mode Transient Immunity 4
1
Typ
Max
0.3 × VDDx
500
+0.01
−1
+1
Unit
Te st Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
UVLO
5.0
4.8
0.0
0.2
2.6
I DDI(D)
I DDO(D)
0.09
0.02
mA/Mbps
mA/Mbps
I DDI(Q)
I DDO(Q)
2.8
6.4
mA
mA
2.5
35
ns
kV/µs
t R /t F
|CM|
25
0.1
0.4
V
V
V
V
V
I OUTPUT = −20 µA, VINPUT = VIH
I OUTPUT = −4 mA, VINPUT = VIH
I OUTPUT = 20 µA, VINPUT = VIL
I OUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDX, VCM = 1000 V,
transient magnitude = 800 V
VDDx = VDD1 ま た は VDD2。
2
VINPUT は 、 MCLK、 MSS 、 MO、 SO、 VIA、 VIB ま た は VIC ピ ン の 入力電 圧。
3
IOUTPUT は 、 SCLK、 SSS 、 MI、 SI、 VOA、 VOB、 VOC ピ ン の 出 力 電流 。
4
|CM|は 、 出 力 電 圧 を VOH 規 定 値 およ び VOL 規 定 値以 内に維 持して いる間 に維持 できる 同相モ ード電 圧の最 大スル ーレー トです 。 同 相モー ド電圧 スルー レート は、立
上 が り と 立 下がり の両同 相モー ド電圧 エッジ に適用 されま す。
パッケージ特性
表 13.
Parameter
Resistance (Input to Output) 1
Capacitance (Input to Output) 1
Input Capacitance2
IC Junction to Case T hermal Resistance
Symbol
RI-O
CI-O
CI
θJC
Min
Typ
10 12
1.0
4.0
75
Max
Unit
Ω
pF
pF
°C/W
Te st Conditions/Comments
f = 1 MHz
T hermocouple located at center of package underside
1
デ バ イ ス は 2 端子 デバイ スと見 なしま す。 す なわ ち、ピ ン 1～ピ ン 8 を相 互に接 続し、 ピン 9～ ピン 16 を相互 に接 続しま す。
2
入 力 容 量 は 任意 の入力 データ ・ピン とグラ ウンド 間。
Rev. 0
－ 10/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
適用規格
ADuM3151/ADuM3152/ADuM3153 は、表 14 に記載する組織の認定を申請中です。特定のクロスアイソレーション波形と絶縁レベルに対
する推奨最大動作電圧については、表 19 と絶縁寿命のセクションを参照してください。
表 14.
UL (Pe nding)
Recognized under 1577 Component
Recognition Program 1
3750 V rms Single Protection
File E214100
CSA (Pending)
Approved under CSA Component Acceptance Notice
#5A
Basic insulation per CSA 60950-1-07 and IEC 609501 second edition, 510 V rms (721 V peak) maximum
working voltage3
File 205078
VDE (Pe nding)
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10):2006-12 2
Reinforced insulation, 560 V peak
File 2471900-4880-0001
1
UL1577 に 従 い、 絶縁テ スト電 圧 1,200 V rms 以 上 を 1 秒 間 加えて 各モデ ルを確 認テス トしま す(リ ーク電 流検出 規定値 = 5µA)。
2
DIN V VDE V 0884-10 に 従 い、各 モデル に 525 Vpeak 以 上 の絶縁 テスト 電圧を 1 秒 間加 えて確 認テス トしま す(部分 放電の 検出規 定値＝ 5 pC)。 (*)マ ーク付 のブラ ンド
は 、 DIN V VDE V 0884-10 認 定 製品 を表し ます。
3
様 々 な 動 作 条件 での推 奨最大 動作電 圧につ いては 表 19 を参照 してく ださい 。
絶縁および安全性関連の仕様
表 15.
Parameter
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
Symbol
L(I01)
Value
3750
5.1
Unit
V rms
mm min
Minimum External Tracking (Creepage)
L(I02)
5.1
mm min
Minimum Internal Gap (Internal Clearance)
T racking Resistance (Comparative Tracking Index)
Material Group
CT I
0.017
>400
II
mm min
V
Rev. 0
－ 11/22 －
Te st Conditions/Comments
1-minute duration
Measured from input terminals to output terminals, shortest
distance through air
Measured from input terminals to output terminals, shortest
distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303, Part 1
Material group (DIN VDE 0110, 1/89, T able 1)
ADuM3151/ADuM3152/ADuM3153
データシート
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶 縁特性
これらのアイソレータは、安全性制限値データ範囲内での強化された電気的アイソレーション性能を満たします。安全性データの維持は、
保護回路を使って確実にする必要があります。パッケージに(*)マークが付いたブランドは、DIN V VDE V 0884-10 認定製品を表します。
表 16.
De scription
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method b1
Te st Conditions/Comments
VIORM × 1.875 = Vpd(m), 100% production test,
t ini = t m = 1 sec, partial discharge < 5 pC
Input-to-Output Test Voltage, Method a
After Environmental Tests Subgroup 1
VIORM × 1.5 = Vpd(m), t ini = 60 sec, t m = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), t ini = 60 sec, t m = 10 sec,
partial discharge < 5 pC
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety Limiting Values
VIOSM(TEST) = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a
failure (see Figure 4)
SAFE LIMITING POWER (W)
Case T emperature
Safety T otal Dissipated Power
Insulation Resistance at T S
VIO = 500 V
1.6
推奨動作条件
1.4
表 17.
1.2
Parameter
Operating Temperature Range
Supply Voltage Range 1
1.0
0.8
Input Signal Rise and Fall Times
Characteristic
Unit
VIORM
Vpd(m)
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
Vpd(m)
840
V peak
Vpd(m)
672
V peak
VIOTM
VIOSM
5300
6000
V peak
V peak
TS
I S1
RS
130
1.4
>10 9
°C
W
Ω
Symbol
TA
VDD1 ,
VDD2
Min
−40°C
3.0
Max
+125
5.5
Unit
°C
V
1.0
ms
0.6
1
0.4
0
12368-004
0.2
0
20
40
60
80
100
120
140
AMBIENT TEMPERATURE (°C)
図 4.温度ディレーティング・カーブ、DIN V VDE V 0884-10 に
よる安全な規定値のケース温度に対する依存性
Rev. 0
Symbol
－ 12/22 －
外 部 磁 界 耐 性に ついて は、DC 精 度と磁 界耐性 のセク ション を参照 してく だ
さい。
ADuM3151/ADuM3152/ADuM3153
データシート
絶対最大定格
特に指定のない限り、TA = 25 °C。
表 19.最大連続動作電圧 1
表 18.
Parameter
AC 60 Hz RMS
Voltage
DC Voltage
Parameter
Storage T emperature (TST) Range
Ambient Operating T emperature (TA)
Range
Supply Voltages (VDD1 , VDD2 )
Input Voltages (VIA, VIB, VIC, MCLK,
MO, MSS)
Rating
−65°C to +150°C
−40°C to +125°C
Output Voltages (SCLK, SSS, MI, SI, VOA,
VOB , VOC )
Average Current per Output Pin1
Common-Mode Transients2
−0.5 V to VDDx + 0.5 V
−0.5 V to +7.0 V
−0.5 V to VDDx + 0.5 V
1
温 度 に 対 す る最 大安全 定格電 流値に ついて は、図 4 を参照 してく ださい 。
2
絶 縁 障 壁 に また がる同 相モー ド過渡 電圧を 表しま す。絶 対最大 定格を 超える
同 相 モ ー ド 過渡電 圧は、 ラッチ アップ または 永久故 障の原 因にな ります 。
722
V peak
Constraint
20-year lifetime at 0.1% failure
rate, zero average voltage
Limited by the creepage of the
package, Pollution Degree 2,
Material Group II2, 3
詳 細 に つい ては、 絶縁寿 命のセクションを参照 してく ださい 。
他 の 汚 染 度と材料グ ループ条件では規定値は異なり ます。
3
シ ス テ ム ・ レベ ル規格 によっ ては、 部品が プリン ト配線 ボード (PWB) 沿 面
距 離 の 使 用 を許容 してい る場合 があり ます。 サポー トして いる DC 電圧は、
こ れ ら の 規 格に対 して高 くなっ ている 可能性 があり ます。
ESD の注意
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上での製品動作を定めたものではあり
ません。製品を長時間絶対最大定格状態に置くと製品の信頼性
に影響を与えます。
Rev. 0
Unit
V rms
2
−10 mA to +10 mA
−100 kV/µs to +100 kV/µs
1
Max
400
－ 13/22 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADuM3151/ADuM3152/ADuM3153
データシート
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
SI
MI
ADuM3151
17
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VIA
15
SSS
7
14
VOA
VIB 8
13
VOB
VOC 9
12
VIC
GND1 10
11
GND2
12368-005
ピン配置およびピン機能説明
図 5.ADuM3151 のピン配置
表 20.ADuM3151 のピン機能説明
ピン番号
記号
方向
説明
1
VDD1
電源
サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接続する必要が
あります。
2、10
3
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスター MO/SI ラインからの SPI データ。
5
MI
出力
6
MSS
入力
スレーブからマスター MI/SO ラインへの SPI データ。
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピン
は、次のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VIA
入力
低速データ入力 A。
8
VIB
入力
低速データ入力 B。
9
VOC
出力
低速データ出力 C。
11、19
12
GND2
リターン
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
VIC
入力
低速データ入力 C。
13
VOB
出力
低速データ出力 B。
14
VOA
出力
低速データ出力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
20
VDD2
電源
マスター・コントローラからの SPI クロック。
サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接続する必要が
あります。
Rev. 0
－ 14/22 －
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
SI
MI
ADuM3152
17
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VIA
15
SSS
7
14
VOA
VOB 8
13
VIB
VOC 9
12
VIC
GND1 10
11
GND2
12368-006
ADuM3151/ADuM3152/ADuM3153
データシート
図 6.ADuM3152 のピン配置
表 21.ADuM3152 のピン機能説明
ピン番号 記号
方向
説明
1
VDD1
電源
サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接続する必要があ
ります。
2、10
3
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスター MO/SI ラインからの SPI データ。
5
MI
出力
6
MSS
入力
スレーブからマスター MI/SO ラインへの SPI データ。
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピンは、次
のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VIA
入力
低速データ入力 A。
8
VOB
出力
低速データ出力 B。
9
VOC
出力
低速データ出力 C。
11、19
12
GND2
リターン
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
VIC
入力
低速データ入力 C。
13
VIB
入力
低速データ入力 B。
14
VOA
出力
低速データ出力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
20
VDD2
電源
マスター・コントローラからの SPI クロック。
サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接続する必要があ
ります。
Rev. 0
－ 15/22 －
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
SI
MI
ADuM3153
17
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VOA
15
SSS
7
14
VIA
VOB 8
13
VIB
VOC 9
12
VIC
GND1 10
11
GND2
12368-007
ADuM3151/ADuM3152/ADuM3153
データシート
図 7.ADuM3153 のピン配置
表 22.ADuM3153 のピン機能説明
ピン番号 記号
方向
説明
1
VDD1
電源
サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接続する必要があ
ります。
2、10
3
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスター MOSI ラインからの SPI データ。
5
MI
出力
6
MSS
入力
スレーブからマスター MI/SO ラインへの SPI データ。
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピンは、次
のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VOA
出力
低速データ出力 A。
8
VOB
出力
低速データ出力 B。
9
VOC
出力
低速データ出力 C。
11、19
12
GND2
リターン
グラウンド 1。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
VIC
入力
低速データ入力 C。
13
VIB
入力
低速データ入力 B。
14
VIA
入力
低速データ入力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
20
VDD2
電源
マスター・コントローラからの SPI クロック。
サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接続する必要があ
ります。
表 23.ADuM3151/ADuM3152/ADuM3153 パワーオフ・デフォルト状態の真理値表 (正ロジック) 1
VDD1 State
VDD2 State
Side 1 Outputs
Side 2 Outputs
Unpowered
Powered
Z
Z
SSS
Z
Powered
Unpowered
Z
Z
Z
1
Z は 高 イ ン ピ ー ダン スの意 味。
Rev. 0
－ 16/22 －
Comments
Outputs on an unpowered side are high impedance within one diode drop
of ground
Outputs on an unpowered side are high impedance within one diode drop
of ground
ADuM3151/ADuM3152/ADuM3153
データシート
6
6
5
5
DYNAMIC SUPPLY CURRENT
PER OUTPUT CHANNEL (mA)
4
3
5.0V
3.3V
2
5.0V
20
40
DATA RATE (Mbps)
80
60
0
12368-008
0
0
20
40
DATA RATE (Mbps)
60
80
図 11.5.0 V および 3.3 V 動作でのデータレート対
出力チャンネル当たりのダイナミック電源電流
30
30
25
25
IDD2 SUPPLY CURRENT (mA)
図 8.5.0 V および 3.3 V 動作でのデータレート対
入力チャンネル当たりのダイナミック電源電流
20
15
5.0V
3.3V
10
5
20
15
5.0V
3.3V
10
5
0
20
40
DATA RATE (Mbps)
80
60
0
12368-010
0
0
図 9.5.0 V および 3.3 V 動作でのデータレート対 IDD1 電源電流
40
DATA RATE (Mbps)
80
60
25
3.3V
14
3.3V
PROPAGATION DELAY (ns)
20
12
10
20
図 12.5.0 V および 3.3 V 動作でのデータレート対 IDD2 電源電流
16
PROPAGATION DELAY (ns)
3.3V
2
1
0
IDD1 SUPPLY CURRENT (mA)
3
12368-009
1
4
12368-011
DYNAMIC SUPPLY CURRENT
PER INPUT CHANNEL (mA)
代表的な性能特性
5.0V
8
6
4
5.0V
15
10
5
10
60
AMBIENT TEMPERATURE (°C)
110
0
–40
12368-012
0
–40
図 10.周囲温度対高速チャンネル伝搬遅延
グリッチ・フィルタなし (高速チャンネルのセクション参照)
Rev. 0
10
60
AMBIENT TEMPERATURE (°C)
110
12368-013
2
図 13.周囲温度対高速チャンネル伝搬遅延
グリッチ・フィルタ使用 (高速チャンネルのセクション参照)
－ 17/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
アプリケーション情報
低速データ・チャンネル
概要
ADuM3151/ADuM3152/ADuM3153 デバイス・ファミリでは、速度
に対して SPI アイソレーションを最適化し、制御およびステー
タス・モニタリング機能向けに低速チャンネルを追加していま
す。アイソレータでは、速度とノイズ耐性を強化するため差動
シグナリング iCoupler 技術を採用しています。
高速チャンネル
ADuM3151/ADuM3152/ADuM3153 は 4 個の高速チャンネルを内
蔵しています。最初の 3 チャンネル CLK、MI/SO、MO/SI (スラ
ッシュ(/)はアイソレータを跨ぐ特定の入力および出力チャンネ
ルの接続を表します)は、B グレードでは伝搬遅延の最小化向け
に、 A グレードでは高ノイズ耐性向けに、それぞれ最適化され
ています。グレード間の違いは、A グレード・バージョンのこ
れら 3 チャンネルには、グリッチ・フィルタ(伝搬遅延が増えま
す)が追加されていることです。最大伝搬遅延が 14 ns の B グレ
ード・バージョンは、標準の 4 線式 SPI で 17 MHz の最大クロ
ック・レートをサポートしますが、B グレード・バージョンで
はグリッチ・フィルタがないので、信号ラインに 10 ns より小さ
いスプリアス・グリッチがないとこと保証しなければなりませ
ん。
B グレード・デバイスで 10 ns より小さいグリッチが入力される
と、グリッチの 2 番目のエッジが検知されません。このパルス
条件は、後に出力でのスプリアス・データ変化（入力と異なる
データの変化）として現れ、リフレッシュまたは次の有効デー
タ・エッジまで補正されません。ノイズの多い環境では A グレ
ード・デバイスの使用が推奨されます。
SPI 信号パス、ADuM3151/ADuM3152/ADuM3153 のピン記号、
データ方向の間の関係を表 24 に示します。
低速データ・チャンネルは、タイミングがクリティカルでない
用途向けの低コストな絶縁型データパスとして提供されていま
す。デバイスの一方のサイドのすべての高速および低速入力の
DC 値が同時にサンプリングされ、その値がパケット化され、
アイソレーション・コイルを跨いでシフト（伝送）されます。
高速チャンネルのロジック DC レベルがあっているかどうか比
較され、低速データは該当する低速ピンに出力されます。続い
て、デバイスの反対側の入力をサンプリングし、処理を逆にし
て、これらをパケット化した後に逆向きに送って同じ処理をし
ます。この時、やはり高速チャンネルのロジック DC レベルが
正しいかどうかデータがチップ内部で処理されて、同時に低速
データが出力されます。
この両方向データ転送はフリー･ランニングする内部クロックで
実行されます。データはこのクロックを使って離散時間にサン
プリングされるため、低速チャンネルの伝搬遅延は、内部サン
プル・クロックに対してどこで入力データ・エッジが変化する
かに応じて、0.1 µs～2.6 µs になります。
図 14 に、低速チャンネルの動作と同方向チャンネル間の関係を
示します。
•
•
•
表 24.ピン記号と SPI 信号パス名の対応
Master Side 1
MCLK
MO
MI
MSS
Data Direction
→
→
←
→
SAMPLE CLOCK
Slave Side 2
SCLK
SI
SO
SSS
INPUT A A
INPUT B
データパスは、SPI の動作モードを自ら知ることはできません。
CLK と MOSI SPI データパスは、伝搬遅延とチャンネル間マッ
チングについて最適化されています。MISO SPI データ経路は、
伝搬遅延について最適化されています。デバイスはクロック・
チャンネルに対して同期化されていないため、クロック極性ま
たはデータ・ラインに対するタイミングについて制約がありま
せん。
SS (スレーブ・セレクト・バー)は、通常アクティブ・ロー信号
です。SPI バスおよび SPI に似たバスで様々な機能を持ちます。
これらの多くの機能はエッジ・トリガであるため、A グレード
と B グレードの SS の経路にはグリッチ・フィルタが内蔵され
ています。グリッチ・フィルタは、短いパルスが出力へ伝搬す
るの阻止し、他の誤動作を防止します。B グレード・デバイス
の MSS 信号では、グリッチ･フィルタによる伝播遅延を考慮し
て最初のアクティブ・クロック・エッジに対して 10nS のセット
アップ･タイムが必要です。
Rev. 0
B
A
C
B
OUTPUT A
OUTPUT B
A
C
OUTPUT CLOCK
12368-014
SPI Signal Path
CLK
MO/SI
MI/SO
SS
ポイント A: 2 つの低速データ入力の入力エッジ間でデー
タをサンプリングすると、エッジ間の非常に狭いギャップ
幅が出力ではクロック幅に拡張されます。
ポイント B: サンプリングの間に同方向チャンネルで発生
するデータ・エッジはサンプリングされて、同時に出力へ
送られます。これにより、出力で 2 つのチャンネル間のデ
ータ・エッジが同じタイミングになります。
ポイント C: 最小低速パルス幅より短いデータ・パルスは
サンプリングで検知されないため、送信されない可能性が
あります。
図 14.低速チャンネルのタイミング
入力で前後に隣接しているデータ変化が出力に現れるときには、
同期化（同じタイミングのエッジ）されているか、または引き
離されるように、この低速データ・システムは注意深くデザイ
ンされています。エッジ間が少なくとも VIx SKEW だけ離れてい
るかぎり、エッジの順序は常に正しく保持されます。すなわち、
入力で一方のエッジが他方のエッジに先行している場合、この
エッジの順序はアイソレータにより反転されることはありませ
ん。
－ 18/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
プリント回路ボード(PCB)のレイアウト
DC 高精度と磁界耐性
ADuM3151/ADuM3152/ADuM3153 デジタル・アイソレータには、
ロジック・インターフェースのための外付け回路は不要です。
入力電源ピンと出力電源ピン(VDD1 と VDD2 )にはバイパス・コン
デンサを接続することが推奨されます(図 15 参照)。コンデンサ
の値は、0.01μF～0.1μF とする必要があります。コンデンサの両
端と入力電源ピンとの間の合計リード長は 20 mm 以下にする必
要があります。
アイソレータ入力での正および負のロジック変化により、細い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が出力に表されます。約 1.2 µs 以
上入力にロジック変化がない場合、正常な入力状態を表す周期
的なリフレッシュ・パルス列データを低速チャンネルを通して
送信し、出力での DC を正しいデータに維持します。
受信側デコーダが約 5μs 間以上このパルスを受信しないと、入
力側が電源オフであるか非動作状態にあると見なされ、このウ
ォッチドッグ・タイマ回路によりアイソレータ出力が強制的に
高インピーダンス状態にされます。
BYPASS < 2mm
VDD2
GND2
SCLK
ADuM3151/
ADuM3152/
ADuM3153
MO
MI
SI
このデバイスの磁界耐性の限界は、トランスの受信側コイルに
発生する誘導電圧が十分大きくなり、デコーダをセットまたは
リセットさせる誤動作が発生することで決まります。次の解析
によりこのような条件が決定されます。ADuM3151/ADuM3152/
ADuM3153 の 3 V 動作は最も感度の高い動作モードであるため、
この条件を調べます。
SO
MSS
SSS
VIA/VOA
VOA/VIB
VIC
VOC
GND2
GND1
12368-015
VIB/VOB
VIB/VOB
図 15.推奨 PCB レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション･バリアを通過するボード結合が最小になるよう
にレイアウトすることが重要です。さらに、いかなるカップリ
ングもデバイス側のすべてのピンで等しく発生するようにボー
ド・レイアウトをデザインしてください。この注意を怠ると、
ピン間で発生する電位差がデバイスの絶対最大定格を超えてし
まい、ラッチアップまたは恒久的な損傷が発生することがあり
ます。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ハイ・レベルからロー・レベル
変化の入出力間伝搬遅延は、ロー・レベルからハイ・レベル変
化の伝搬遅延と異なることがあります。
INPUT
トランス出力でのパルスは 1.5 V 以上の振幅を持っています。デ
コーダは約 1.0 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
V = (−dβ/dt)∑πrn 2 ; n = 1, 2, …, N
ここで
β は磁束密度。
rn は受信側コイルの巻数 n 回目の半径。
N は受信側コイルの巻き数。
ADuM3151/ ADuM3152/ADuM3153 受信側コイルの形状が与えら
れ、かつ誘導電圧がデコーダにおける 0.5 V 余裕の最大 50%で
あるという条件が与えられると、最大許容磁界は図 17 のように
計算されます。
50%
tPHL
OUTPUT
50%
12368-016
tPLH
図 16.伝搬遅延パラメータ
パルス幅歪みとはこれら 2 つのエッジの伝搬遅延時間の最大の
差を意味し、入力信号のタイミングが保存される精度を表しま
す。
チャンネル間マッチングとは、 1 つの ADuM3151/ADuM3152/
ADuM3153 デバイス内にある複数のチャンネル間の伝搬遅延差
の最大値を意味します。
Rev. 0
－ 19/22 －
100
10
1
0.1
0.01
0.001
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
図 17.最大許容外付け磁束密度
100M
12368-017
GND1
MCLK
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
VDD1
ADuM3151/ADuM3152/ADuM3153
データシート
例えば、磁界周波数 = 1 MHz で、最大許容磁界 = 0.5 Kgauss の
場合、受信側コイルでの誘導電圧は 0.25 V になります。これは
検出スレッショールドの約 50%であるため、出力変化の誤動作
はありません。仮にこのような条件が送信パルス内に存在して
も、受信パルスが 1.0 V以上から 0.75Vへ減少されるため、デコ
ーダの検出スレッショールド 0.5 V に対してなお余裕を持って
います。
前述の磁束密度値は、ADuM3151/ADuM3152/ADuM3153 トラン
スから与えられた距離だけ離れた規定の電流値に対応します。
図 18 に、周波数の関数としての許容電流値を、いくつかの距離
に対して示します。ADuM3151/ADuM3152/ ADuM3153 は、外部
磁界に対して良好な耐性を持っています。極めて大きな高周波
電流がデバイスの非常に近いところにある場合にのみ問題にな
ります。前述の 1 MHz の例では、部品動作に影響を与えるため
には、1.2 kA の電流を ADuM3151/ ADuM3152/ADuM3153 から
5mm の距離まで近づける必要があります。
DISTANCE = 1m
100
10
IDDI = I DDI(D) × f + I DDI(Q)
各高速出力チャンネルに対して、電源電流は次式で与えられま
す。
I DDO = (I DDO(D) + (0.5 × 10 −3 ) × CL × VDDO) × f + I DDO(Q)
ここで、
I DDI(D)と I DDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。
VDDO =出力電源電圧(V)。
f は入力ロジック信号データレートで単位は Mbps。
IDDI(Q)と I DDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
VD D1 と VDD2 の電源電流を計算するために、VDD1 と VDD2 に対応
するチャンネルの各入力と各出力の電源電流を計算して合計し
ます。図 8 と図 11 に、入力と無負荷状態の出力に対して、デー
タレートの関数としてのチャンネル当たりの電源電流を示しま
す。図 9 と図 12 に、すべての高速チャンネルを同じ速度で動作
さ せ 、 低 速 チ ャ ン ネ ル を ア イ ド ル さ せ た ADuM3151/
ADuM3152/ADuM3153 チャンネル構成に対して、データレート
の関数としての VDD1 と VDD2 の電源電流を示します。
DISTANCE = 100mm
絶縁寿命
1
DISTANCE = 5mm
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁バリアに加え
られる電圧波形の特性、材料、材料の使用方法に依存します。
0.1
0.01
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
注目すべき 2 つのタイプの絶縁劣化は、空気にさらされた表面
のブレークダウンと絶縁疲労です。表面ブレークダウンは表面
トラッキング現象（絶縁物表面を電流が流れる現象）で、シス
テム・レベル規格の沿面距離（Creepage）条件で主に決定され
ます。絶縁疲労は、チャージ・インジェクションまたは絶縁材
料内部の変位電流により長時間絶縁低下が生じる現象です。
12368-018
MAXIMUM ALLOWABLE CURRENT (kA)
1000
各高速入力チャンネルに対して、電源電流は次式で与えられま
す。
図 18.様々な電流値と ADuM3151/ADuM3152/ADuM3153 まで
の距離に対する最大許容電流
強い磁界と高周波が組合わさると、PCB パターンで形成される
ループに十分大きな誤差電圧が誘導されて、後段回路のスレッ
ショールドがトリガされてしまうことがあります。ループを形
成する PCB 構造を回避するように注意してください。
消費電力
ADuM3151/ ADuM3152/ADuM3153 アイソレータ内にあるチャン
ネルの電源電流は、電源電圧、チャンネルのデータレート、チ
ャンネルの出力負荷、チャンネルが高速か低速かにより変わっ
てきます。
低速チャンネルでは、内部ピンポン・データパス（データの周
期的な相互のやり取り）で発生する静止電流は一定です。動作
周波数が十分低いため、推奨容量負荷により発生する容量損失
が静止電流に比較して無視できます。データ・レート別の明確
な計算は省略します。低速チャンネルから発生するアイソレー
タの各サイドの静止電流は、特定の動作電圧に対して表 3、表 6、
表 9、表 12 に記載されています。これらの静止電流を、アイソ
レータの各サイドの合計電流に対する次式で計算された高速チ
ャンネルの電流に加算します。
Rev. 0
表面トラッキング
表面トラッキングは、動作電圧、環境条件、絶縁材料特性に基
づく最小沿面距離を設定することにより、電気的安全規格で規
定されています。安全規制当局は、部品の表面絶縁についてキ
ャラクタライゼーション・テストを行います。これにより部品
を異なる材料グループ毎に分けることができます。材料グルー
プのレベルが下のものほど表面トラッキングに対して強い耐性
を持つため、小さい沿面距離で十分な寿命を持つことができま
す。与えられた動作電圧と材料グループに対する最小沿面距離
は、各システム・レベル規格内にあり、アイソレーションを跨
ぐ 合 計 rms 電 圧 、 汚 染 度 、 材 料 グ ル ー プ に 基 づ き ま す 。
ADuM3151/ADuM3152/ADuM3153 アイソレータの材料グループ
と沿面距離を表 15 に示します。
－ 20/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
長時間性能低下の主な原因はポリイミド絶縁体内の電流変位で
あり、時間とともに損傷を大きくしていることを、テストとモ
デルが示しています。絶縁体上のストレスは、DC ストレスと
時間変化する AC 成分の広いカテゴリに分類することができま
す。前者の DC ストレスは変位電流がないため殆ど疲労を発生
しませんが、後者の時間変化する AC 成分の電圧ストレスは疲
労を発生します。
認定ドキュメントに記載する定格は、通常 60 Hz の正弦波スト
レスに基づいています。これは、ライン電圧からのアイソレー
ションを反映するためです。ただし、多くの実用的なアプリケ
ーションは、60 Hz AC と絶縁バリアを跨ぐ DC との組み合わせ
を持っています (式 1 参照)。ストレスの AC 部分のみが疲労を
発生させるため、式を AC rms 電圧を求めるように変形するこ
とができます(式 2 参照)。この製品で使用しているポリイミド
材料での絶縁疲労の場合、AC rms 電圧が製品寿命を決定します。
VRMS = VAC RMS2 + VDC2
(1)
VDC
VRMS
図 19.クリティカル電圧の例
式 1 のバリアを跨ぐ動作電圧は、
VRMS = VAC RMS2 + VDC2
VRMS = 2402 + 4002
VRMS = 466 V
これが、システム規格から要求される沿面距離を調べる際に材
料グループおよび汚染度と組み合わせて使用する動作電圧です。
寿命が適切であることを調べるときは、動作電圧の時間変化部
分を取り出します。AC rms 電圧は式 2 から得られます。
VAC RMS = VRMS2 − VDC2
(2)
ここで
VAC RMS は動作電圧の時間変化部分。
VDC は動作電圧の DC オフセット。
VRMS は合計 rms 動作電圧。
VAC RMS = 4662 − 4002
VAC
計算とパラメータ使用の例
電力変換アプリケーションで頻繁に発生する例を次に示します。
アイソレーション･バリアの片側のライン電圧は 240 V ac rms と
し、もう一方のバス電圧は 400 V dc とします。絶縁材料は、ポ
リイミドです。デバイスの沿面距離と寿命を求める際のクリテ
ィカル電圧を定めるため、図 19 と次式を参照してください。
Rev. 0
VPEAK
TIME
または
VAC RMS = VRMS2 − VDC2
VAC RMS
12368-019
疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレス
により決定されます。製品寿命がアプリケーション動作電圧で
適切であることを確認することが重要です。疲労に対してアイ
ソレータがサポートしている動作電圧は、トラッキングに対し
てサポートしている 動作電圧と同じでないことがあります。大
部分の規格で規定されているトラッキングに適用できるのは動
作電圧です。
ISOLATION VOLTAGE
絶縁疲労
RMS
= 240 V rms
この場合、 AC rms 電圧は単純に 240 V rms のライン電圧になり
ます。この計算は、波形が正弦波でない場合さらに適切になり
ます。この値を表 19 に示す動作電圧の規定値と予想寿命につい
て比較すると、60 Hz 正弦波では 50 年のサービス寿命規定値を
満たしています。
表 19 に示す DC 動作電圧規定値は、IEC 60664-1 の規定に準拠
してパッケージの沿面距離により設定されていることに注意し
てください。この値は特定のシステム・レベル規格と異なるこ
とがあります。
－ 21/22 －
ADuM3151/ADuM3152/ADuM3153
データシート
外形寸法
7.50
7.20
6.90
11
20
5.60
5.30
5.00
1
8.20
7.80
7.40
10
0.65 BSC
SEATING
PLANE
8°
4°
0°
0.95
0.75
0.55
COMPLIANT TO JEDEC STANDARDS MO-150-AE
060106-A
0.38
0.22
0.05 MIN
COPLANARITY
0.10
0.25
0.09
1.85
1.75
1.65
2.00 MAX
図 20.20 ピン・シュリンク・スモール・アウトライン・パッケージ[SSOP]
(RS-20)
寸法: mm
オーダー・ガイド
Mode l 1
ADuM3151ARSZ
ADuM3151ARSZ-RL7
No. of
Inputs,
VDD1 Side
5
5
No. of
Inputs,
VDD2 Side
2
2
Maximum
Data Rate
(MHz )
1
1
Maximum
Propagation
De lay, 5 V (ns)
25
25
Isolation
Rating
(V ac)
3750
3750
Te mpe rature
Range
−40°C to +125°C
−40°C to +125°C
ADuM3151BRSZ
ADuM3151BRSZ-RL7
5
5
2
2
17
17
14
14
3750
3750
−40°C to +125°C
−40°C to +125°C
ADuM3152ARSZ
ADuM3152ARSZ-RL7
4
4
3
3
1
1
25
25
3750
3750
−40°C to +125°C
−40°C to +125°C
ADuM3152BRSZ
ADuM3152BRSZ-RL7
4
4
3
3
17
17
14
14
3750
3750
−40°C to +125°C
−40°C to +125°C
ADuM3153ARSZ
ADuM3153ARSZ-RL7
3
3
4
4
1
1
25
25
3750
3750
−40°C to +125°C
−40°C to +125°C
ADuM3153BRSZ
ADuM3153BRSZ-RL7
3
3
4
4
17
17
14
14
3750
3750
−40°C to +125°C
−40°C to +125°C
EVAL-ADuM3151Z
1
Z = RoHS 準 拠 製 品 。
Rev. 0
－ 22/22 －
Package
De scription
20-Lead SSOP
20-Lead SSOP,
7” Reel
20-Lead SSOP
20-Lead SSOP,
7” Reel
Evaluation
Board
20-Lead SSOP
20-Lead SSOP,
7” Reel
20-Lead SSOP
20-Lead SSOP,
7” Reel
20-Lead SSOP
20-Lead SSOP,
7” Reel
20-Lead SSOP
20-Lead SSOP,
7” Reel
Package
O ption
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20
RS-20