AN-1080 应用笔记 One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com 利用简单时序控制器ADM108x进行上电和关断时序控制 作者：Naiqian Ren 简介 ADM108x简单时序控制器可在上电期间对两个电压轨进行 简单的时序控制，时间延迟可通过电容进行编程。利用该 系列的两个器件可构成一个简单的电路，从而以各自可编 程的时间延迟对两个电压轨的上电和关断进行时序控制， 如图1所示。本应用笔记描述如何设计这种电路。 V V1 T POWER UP POWER DOWN 图1. 上电和关断的典型时序控制要求 Rev. 0 | Page 1 of 8 09127-001 V2 AN-1080 目录 简介.................................................................................................... 1 时序图 .......................................................................................... 4 修订历史 ........................................................................................... 2 验证.................................................................................................... 5 实现.................................................................................................... 3 原理图 .......................................................................................... 5 电路设计 ...................................................................................... 3 测试结果 ...................................................................................... 6 修订历史 2010年6月—修订版0：初始版 Rev. 0 | Page 2 of 8 AN-1080 实现 电路设计 图2显示了该电路的框图。该电路的主要元件包括两个电 中，C1控制VOUT1和VOUT2之间的时间延迟，而关断过程 源稳压器、一个N型信号MOSFET、一个ADM1085和一个 中，C2控制VOUT2和VOUT1之间的时间延迟。 ADM1087。本电路支持大多数带使能输入的DC-DC调节 辅助电源VAUX用于单独向时序控制电路供电。这个电源 器。 可由VIN取代，效果详情请参见“时序图”部分。 ADM1085输入端上的电阻分压器用于精确监控第一个电源 上电和关断时序控制的初始化是通过UP/DOWN逻辑信号 输出VOUT1。它确保使能第二个电源输出VOUT2之前第一个 来控制的。 电源已上电。此外，ADM1085的VIN引脚可以直接连接到 第一个调节器的电源良好输出端(如果有的话)。上电过程 VIN VIN VOUT1 VOUT1 VAUX VIN DC/DC VOUT2 DC/DC VCC ENOUT VIN EN1 VOUT2 EN2 ADM1085 CEXT VAUX VAUX C1 VN VIN VCC ENOUT ADM1087 UP/DOWN ENIN CEXT C2 图2. 电路框图 Rev. 0 | Page 3 of 8 09127-002 ENIN AN-1080 时序图 TD VAUX VIN UP/DOWN EN1/ENOUT T2 T2 VOUT1 T1 ENOUT/EN2 VOUT2 INITIAL POWER UP POWER UP POWER DOWN 09127-003 VN Figure 3. Circuit Timing Diagram 图2. 电路框图 图3为该电路的时序图概览。它由三个阶段组成：初始上 在上电时序控制阶段中，时序控制是通过将UP/DOWN拉 电、上电时序控制和关断时序控制。 高来启动的，这样促使ADM1087的ENOUT变为高电平， 初始上电阶段中，UP/DOWN信号保持在低电平。VAUX变 为高电平后，ADM1087的ENOUT输出端变为高电平并持 续T2(由C2控制)，然后变为低电平。在此期间，EN1与 ENOUT相连，因此可以短时使能第一个调节器。在初始 上电阶段中，第一个调节器保持使能状态的持续时间TON 取决于TD(VAUX和VIN之间的上电延迟)和T2，且三者之间 然后使能第一个调节器。当ADM1085的VIN引脚检测到第 一个调节器的输出时，其ENOUT引脚在T1秒后变为高电 平，以使能第二个调节器。T1由C1控制，后者可在上电期 间在两个输出电压VOUT1和VOUT2之间建立可编程延迟。在 此阶段中，时序控制方法为简单时序控制器ADM108x的标 准使用。 的关系为TON = T2 − TD。 在关断时序控制阶段中，时序控制是通过将UP/DOWN信 如果TD > T2，VAUX比VIN早上电T2秒，那么初始上电阶段 号拉低来启动的。这项操作的直接影响是ADM1085的 中并不会使能第一个调节器。如果用户选择使用VIN来代 替VAUX，那么TD为零，且初始上电阶段中该调节器使能并 持续T2。 如果初始上电过程中系统第一个电源的短时脉冲并不会造 ENIN引脚变为低电平，因而ENOUT引脚也会变为低电 平。这样就可通过EN2引脚禁用第二个调节器，并通过将 栅 极 驱 动 至 低 电 平 来 关 断 NMOSFET。 当 FET关 闭 时 ， ADM1087的VIN引脚变为高电平，由于ENIN已经变为低电 平，ENOUT输出将在T2秒后变为低电平，从而通过EN1关 成任何问题，建议仅使用VIN作为电路电源。 断第一个调节器。C2控制T2，关断期间可在VOUT2和VOUT1 另一种选择是将UP/DOWN信号连接至VIN，这时第一个调 之间建立可编程延迟。 节器VIN升高后自动开启，而第二个调节器会在第一个调节 器的输出正常T2秒后使能。 Rev. 0 | Page 4 of 8 图4. 验证电路原理图 Rev. 0 | Page 5 of 8 GND TP4 GND 2.2uF GND TP5 Vin ADP1712 EN GND IN U1 2.2uF C2 3 2 1 GND Vin 3 2 1 4 ADP1712 EN GND IN U2 ADJ OUT 5 ADJ OUT 4 5 GND R4 3.3k R1 10k R6 10k R3 9.1k GND GND R5 3.3k R2 10k GND C3 2.2uF Vout1 GND C4 2.2uF Vout2 GND GND R9 200 3V3 GND R1 0 200 1V5 3 2 1 ADM1085/6 VIN GND ENIN U3 UP/DOWN ENOUT CE XT VCC C5 4 2.2 nF 5 Vaux 6 Vcc TP1 Vin GND GND GND Vaux TP3 3 2 1 GND Q1 FET-N_SOT-23 R7 10k Vaux NO POP R8 Vaux TP2 ADM1087/8 VIN GND ENIN U4 Gnd ENOUT CE XT VCC C6 4 4.7 nF 5 Vaux 6 GND 09127-004 C1 AN-1080 验证 原理图 AN-1080 测试结果 通道1：VOUT1(金色)；通道2：VOUT2(粉红色)；通道3：UP/DOWN (蓝色)；以及通道4：VIN(绿色)。 C3 C1 DC1M 1.00V/DIV –3.040V OFST 3.174V 2.285V Δy –889mV C2 DC1M 1.00V/DIV –3.050V OFST 746mV 16mV Δy –730mV P2: AMPL (C2) 1.437V C3 P3: AMPL (C3) 4.739V P4: DELAY (C1) 1.1µs DC1M P5: DELAY (C2) 10.4797ms TBASE 2.00V/DIV –6.080V OFST –12V –38V Δy –26V 10.0kS X1 = X2 = P6:– – –40.0ms TRIGGER C1 DC 10.0ms/DIV NORMAL 1.58V 100kS/s EDGE POSITIVE 40.06ms ΔX = 23.57ms 63.63ms 1/ΔX = 42.43Hz 09127-005 P1: AMPL (C1) 3.176V MEASURE VALUE STATUS 图5. 测试波形概览 C3 C1 P1: AMPL (C1) 3.188V DC1M 1.00V/DIV –3.040V OFST 2.920V 3.225V 305mV Δy C2 DC1M 1.00V/DIV –3.050V OFST 10mV 1.447V 1.437V Δy P2: AMPL (C2) 1.437V C3 P3: AMPL (C3) 4.762V P4: DELAY (C1) 1.60µs DC1M P5: DELAY (C2) 10.48083ms P6:– – TBASE –8.00ms TRIGGER C1 DC 2.00ms/DIV NORMAL 1.58V 10.0kS 500kS/s EDGE POSITIVE X1 = 12µs ΔX = 10.482ms X2 = 10.494ms 1/ΔX = 95.40Hz 2.00V/DIV –6.080V OFST 4.743V 4.743V 0mV Δy 图6. 关断阶段特写图 Rev. 0 | Page 6 of 8 09127-006 MEASURE VALUE STATUS AN-1080 C3 C1 P1: AMPL (C1) 3.188V DC1M 1.00V/DIV –3.040V OFST 3.200V 1.600V –1.600V Δy C2 DC1M 1.00V/DIV –3.050V OFST 1.429V 0mV –1.429V Δy P2: AMPL (C2) 1.435V C3 P3: AMPL (C3) 4.759V P4: DELAY (C1) 23.48255ms DC1M P5: DELAY (C2) –123.48µs P6:– – TBASE –20.0ms TRIGGER C1 DC 5.00ms/DIV NORMAL 400mV 10.0kS 200kS/s EDGE POSITIVE X1 = –260µs ΔX = 23.745ms X2 = 23.485ms 1/ΔX = 42.114Hz 2.00V/DIV –6.080V OFST 1.495V 0mV –1.495V Δy 09127-007 MEASURE VALUE STATUS 图7. 上电阶段特写图 C3 C1 P1: AMPL (C1) 3.196V DC1M 1.00V/DIV –3.040V OFST 2.438V 2.054V –384mV Δy C2 DC1M 1.00V/DIV –3.050V OFST 36mV 4mV –32mV Δy P2: AMPL (C2) 224mV C4 P3: AMPL (C3) 384mV P4: DELAY (C1) 1.16µs DC1M P5: DELAY (C2) ––– ! P6:– – TBASE –12.9ms TRIGGER C1 DC 5.00ms/DIV NORMAL 1.58V 10.0kS 200kS/s EDGE POSITIVE X1 = 60µs ΔX = 22.240ms X2 = 22.300ms 1/ΔX = 44.96Hz 2.00V/DIV –6.080V OFST 2.356V 4.940V 2.584V Δy 图8. 初始上电阶段 Rev. 0 | Page 7 of 8 09127-008 MEASURE VALUE STATUS AN-1080 注释 ©2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. AN09127sc-0-7/11(0) Rev. 0 | Page 8 of 8