AN-1075 应用笔记 One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com 使用ADP1870/ADP1872的同步反相SEPIC使同相降压/升压应用实现高效率 作者：Matthew C. Kessler 简介 如图3所示。第一条路径是从输出电感经过负载、地和次 许多市场对高效同相DC-DC转换器的需求日益增多，要求 级开关流回输出电感。第二条路径是从地基准电感经过能 其不但能在降压或升压模式下工作，还可将输入电压减小 量传输电容、次级开关流回地基准电感。 或增大至所需的调节电压，并且具有极低的成本和功率损 OFF TIME (Ql1 CONDUCTING) 耗、元件数量最少。反相单端初级电感转换器(SEPIC)也称 VOUT VIN 为Zeta转换器，具有许多支持此功能的特性(见图1)。对其 CIN L1A Cblk2 L1B COUT 09103-003 工作原理及利用同步开关控制器ADP1870/ADP1872的实施 方案进行分析，可以了解其在本应用中的有用特性。 反相SEPIC基础知识 图3. 电流流向图：Ql1闭合、Qh1断开 VIN VOUT CIN L1A Cblk2 L1B QI1 应用电感伏秒平衡和电容电荷平衡的原理，可以得出方程 COUT 式1规定的均衡直流转换比。 VOUT D = (1) VIN 1− D 其中，D为转换器的占空比(开关周期中导通时间所占的比 09103-001 Qh1 图1. 反相SEPIC拓扑结构 初级开关Qh1和次级开关Ql1反相工作。在导通时间内， 例)。 Qh1接通，Ql1断开。电流沿两条路径流动，如图2所示。 方程式1表明：如果占空比大于0.5，输出端将获得较高的 第一条路径是从输入端经过初级开关、能量传输电容 (Cblk2)、输出电感(L1B)和负载，最终通过地流回输入 端。第二条路径是从输入端经过初级开关、地基准电感 (L1A)和地流回输入端。 VIN 调节电压(升压)；如果占空比小于0.5，调节电压会较低(降 压)。此外还可分析得到其它相关结果：在无损系统中，能 量传输电容(Cblk2)上的稳态电压等于VOUT；流经输出电感 (L1B)的直流电流值等于IOUT；流经地基准电感(L1A)的直流 ON TIME (Qh1 CONDUCTING) CIN Cblk2 L1B 至VOUT的隔直。当存在输出短路风险时，此特性很有用。 COUT 分析还显示，反相SEPIC中的输出电流是连续的，对于给 定输出电容阻抗，会产生较低的峰峰值输出电压纹波。这 09103-002 L1A 电流值等于IOUT × VOUT/VIN。该能量传输电容还能提供VIN VOUT 就允许使用较小、较便宜的输出电容；相比之下，非连续 图2. 电流流向图：Qh1闭合、Ql1断开 输出电流拓扑结构则需要使用较大且昂贵的电容。 在关断期间，开关位置刚好相反。Ql1接通，Qh1断开。输 入电容(CIN)断开，但电流继续经过电感沿两条路径流动， Rev. B | Page 1 of 12 AN-1075 目录 简介...................................................................................................... 1 电容耦合栅极驱动电路............................................................ 5 反相SEPIC基础知识......................................................................... 1 小信号分析和环路补偿............................................................ 5 修订历史 ............................................................................................. 2 功率器件应力 ............................................................................. 6 利用ADP1870/ADP1872实现的反相SEPIC拓扑结构 ............... 3 实验结果 ...................................................................................... 7 同步实现 ..................................................................................... 3 结束语 .................................................................................................. 9 预测开关频率 ............................................................................ 4 参考文献 ...................................................................................... 9 电感耦合能量传输电容........................................................... 4 附录A.................................................................................................. 10 修订历史 2010年9月—修订版A至修订版B 更改“电感耦合能量传输电容”部分 .............................................. 5 更改“功率器件应力”部分 ................................................................ 6 2010年7月—修订版0至修订版A 更改图9、图10和图11 .................................................................... 7 2010年6月—修订版0：初始版 Rev. B | Page 2 of 12 AN-1075 利用ADP1870/ADP1872实现的反相SEPIC拓扑结构 同步实现 上的电压阻止初级开关产生高于其阈值的栅极-源极电压。 通常，次级开关(Ql1)是一个单向功率二极管，它会限制这 ADP1871和ADP1873属于ADP187x系列，具有跨周调制模 种拓扑结构的峰值效率。然而，利用ADI公司单通道同步 式(PSM)，可以降低开关速率，只向输出端提供足以保持 开关控制器ADP1870/ADP1872(见附录A)，并采用双向 输出电压稳定的能量，从而提高轻负载时的效率，大大降 MOSFET作为次级开关，可以设计一个“完全同步配置”的 低降压拓扑结构中的栅极电荷和开关损耗。建议不要在同 反相SEPIC。这样，峰值效率将大大提高，同时可以降低 步反相SEPIC拓扑结构中使用ADP1871和ADP1873。 输出电流大于约500 mA的转换器尺寸和成本。 VIN + VOUT 图 5显 示 完 全 同 步 反 相 SEPIC配 置 的 功 率 级 ， 它 利 用 ADP1870/ADP1872实现，只需要三个小型、廉价的外围器 SW NODE NODE X VIN 件(Cblk1、Ddrv和Rdrv)，其功耗可以忽略不计。 反相SEPIC的理想稳态波形如图4所示。开关节点SW(见图 0V 5)在VIN + VOUT(导通时间内)和0 V(关断时间内)之间切换。 将电荷泵电容Cbst连接到SW，以便在导通时间内将约为 t –VOUT VIN + VOUT + VDD的电压施加于高端内部驱动器的自举上电 轨(BST引脚)和高端驱动器的输出(DRVH引脚)，从而增强 IOUT 初级悬空N沟道MOSFET开关Qh1。箝位二极管Ddrv确保 稳态期间Cblk1上的电压约为VOUT + VFWD (Ddrv)，该电压参 D/(1 – D) I L1A L1B 0A 考DRVH引脚到Qh1栅极的电压，关断期间Cblk1和Cblk2 t ON TIME 并联。在关断时间内，当X节点电压约为–VOUT时，Cblk1 OFF TIME 图4. 同步反相SEPIC的理想波形(忽略死区) VDD/VREG VIN VDD/VREG CIN Qh1 NODE X BST Cbst DRIVER SIGNAL Ddrv FLOATING DRIVER Rdrv L1A Cblk2 DRVH Cblk1 ADP1870/ADP1872 L1B SW (PARTIALLY SHOWN) VOUT SW NODE COUT Ql1 GROUND REFERENCED DRIVER 09103-013 DRVL PGND 图5. 显示ADP1870/ADP1872内部驱动器的功率级 Rev. B | Page 3 of 12 09103-005 OUT × AN-1075 Qh1 Cblk1 Rdrv ADP1870/ADP1872 1 CVIN VIN BST COMP/EN CC2 RC Cblk2 SW FB DRVH GND PGND VDD/VREG DRVL L1A Ddrv 10 VOUT SW NODE U1 CC1 NODE X CIN L1B COUT Cbst 5 CVDD VDD Ql1 6 ADP1872 RF1 09103-004 RF2 NOTES 1. PIN 5 IS VDD IN THE ADP1872 AND VREG IN THE ADP1870. 图6. 使用ADP1870/ADP1872的同步反相SEPIC的完整实现方案 预测开关频率 电感耦合能量传输电容 如附录A所述，ADP1870/ADP1872采用恒定导通时间架 图6中，功率电感L1A和L1B显示为彼此耦合。在这种拓扑 构，并利用正馈和开关节点均值技术将通常与恒定导通时 结构中，耦合电感的目的是减少输出电压和电感电流的纹 间架构相关的开关频率变化降至最小。SW引脚连接到SW 波，并且提高最大可能闭环带宽，“小信号分析和环路补 节点，像在同步反相SEPIC拓扑结构中实现的一样(见图 偿”部分将对此加以说明。 6)。因此，ADP1870/ADP1872系列中各器件的开关频率可 以按照下式进行预测： 1 f SW a VOUT VIN 虽然这些电感互相耦合，但并不希望耦合太紧，以至于将 一个绕组的大量能量通过铁芯传输至另一个绕组。为了避 (2) 免这一点，必须求得耦合电感的泄漏电感(LLKG)，并选择适 当的能量传输电容(Cblk2)，使得其复阻抗的幅值为泄漏电 ADP187xARMZ-0.3-R7 − a = 3.33 × 10 −6 感与单个绕组DCR的复串联阻抗的1/10，如方程式2、3、4 ADP187xARMZ-0.6-R7 − a = 1.66 × 10−6 所示。按照这一关系设计电路，可使耦合铁芯所传输的能 ADP187xARMZ-1.0-R7 − a = 1 × 10−6 量降至最低。泄漏电感可以根据耦合电感数据手册中提供 应当注意，虽然这些器件分别被指称为300 kHz、600 kHz 的耦合系数计算。 和1 MHz，但这些频率仅为降压拓扑结构中实现的近似开关 (3) 频率。 如图7所示，开关节点均值馈入导通定时器。在无损系统 中，该均值等于输出电压。随着输出负载的提高，转换器 的损耗也会提高，开关节点均值会稍稍偏离输出电压，导 (4) 致开关频率提高。通常而言，在整个负载范围内，开关频 率的提高幅度不超过空载条件下的10%。在高损耗系统 中，开关频率的提高幅度可能大于此值。 Rev. B | Page 4 of 12 (5) AN-1075 如图2和图3的电流流向图所示，在导通期间，电荷积聚； 在此频率时，可能有300°或更大的高Q相位滞后。为了避 在关断期间，电荷则被移除。通过能量传输电容的电流不 免转换器在整个负载范围内相位裕量偏小的问题，目标交 应导致电压偏差超过其标称直流电压VOUT(“同步实现”部分 中导出的电压)的±10%。选择适当的Cblk2，使得以下不等 式成立，确保电压偏差足够小。 越频率(fUNITY)应为fRES的1/10。此谐振的阻尼主要取决于输 出负载电阻和电感的耦合直流电阻。在较小程度上，阻尼 还 取 决 于 能 量 传 输 电 容 的 等 效 串 联 电 阻 (ESR)和 功 率 (6) MOSFET(Qh1和Ql1)的导通电阻。因此，当输出负载电阻 改变时，闭环传递函数的特征可能会在该频率时发生明显 耦合电感时，必要且理想的匝数比是1:1，因为在输出电压 变化。 纹波为一定水平的条件下，各绕组所需的电感仅为分立电 耦合系数通常不是一个能够精确控制的参数，因此应将目 感所需值的一半(见“参考文献”部分中Ćuk和Middlebrook的 标交越频率fUNITY设置为比fRES低10倍的值(假设fRES小于开关 论文：“Coupled-Inductor and Other Extensions of a New Optimum Topology Switching DC-DC Converter”)。 频率fSW)。当fUNITY设置适当时，可以使用标准II型补偿—— 两个极点和一个零点。 电容耦合栅极驱动电路 (8) 栅极驱动电容Cblk1的值取决于多个工作参数。它应足够 大，使得高端开关导通和关断期间的电荷积聚和移除不致 引起电压偏差超过其标称直流值的±10%。该直流值为VOUT + VFWD (Ddrv)，如“同步实现”部分所述。Cblk1的值还应是 Cbst的1/10，以免故障条件下BST-SW节点电压过大。最 图 7显 示 同 步 反 相 SEPIC降 压 /升 压 拓 扑 结 构 中 ADP1870/ADP1872反馈环路的等效电路。上框包含功率级 和内电流环路，下框包含电压反馈环路和补偿电路。 下框中的补偿元件值可以通过下式计算： (9) 后，Cbst和Rdrv的RC时间常数应显著长于开关周期。转换 器禁用后，Rdrv为Qh1提供一条放电路径。Cblk1和Rdrv的 良好初始值分别为100 nF和1 kΩ。相应地，Cbst应为1 μF。 (10) Ddrv传导的电流非常小，使用常见的小型、廉价BAT54肖 特基势垒二极管即足够。 小信号分析和环路补偿 (11) 反相SEPIC转换器的完整小信号分析超出了本应用笔记的 范围。然而，从应用角度看，其中的大部分分析是不必要 的，遵循几条原则便可设计出鲁棒的电路。 其中： COUT是转换器的输出电容。 首先必须计算谐振频率(fRES)时的许多复阻抗交互，以便求 ESR是该输出电容的等效串联电阻。 得目标交越频率的上限。当电感解耦时，谐振频率降低， RLOAD是最小输出负载电阻。 导致最大可能闭环带宽显著降低。 Gm是误差放大器的跨导，ADP1870/ADP1872系列为520 μs。 (7) VREF是 与 误 差 放 大 器 的 正 输 入 端 相 连 的 基 准 电 压 ， ADP1870/ADP1872为0.6 V。 Rev. B | Page 5 of 12 AN-1075 POWER STAGE AND INNER CURRENT LOOP VIN VOUT CIN L1B Cblk2 Qh1 L1A Ql1 COUT RLOAD ESR S Q R ACS tON TIMER LPF VOLTAGE FEEDBACK LOOP AND COMPENSATION RF1 Gm VCOMP CC0 CC1 VREF RF2 09103-006 RC 图7. 同步反相SEPIC拓扑结构中ADP1870/ADP1872具有内部电流检测环路的功率级和补偿方案 ADP1870/ADP1872采用恒定导通时间架构，控制环路中不 转换器的跨导GCS利用下式计算： 存在通常与电流模式控制相关的采样极点。因此，不需要 对被检测的电流信号进行斜率补偿。 功率器件应力 其中： 图2和图3的电流流向图显示，功率MOSFET在接通后要承载 GCS是与频率无关的增益项，随增强后的次级开关电阻RDS(ON) 电感电流总和。因此，流经两个开关的电流直流分量为： 和占空比D而变化。最高交越频率预期出现在此电阻和占空 比D最低时。 ACS是电流检测增益，对于ADP1870/ADP1872，它可以在3 (15) 流经两个开关的电流交流分量为： (16) V/V至24 V/V范围内以四种离散步进选择。 为确保不会过早地达到电流限值，所选的电流检测增益 (ACS)最高值应满足以下条件： 知道MOSFET电流的直流和交流分量之后(如图8所示)，设 计人员就可以快速计算流经各开关的电流均方根值。这些 均方根值与所选MOSFET的RDS(ON)MAX共同确保MOSFET具有 热稳定性，同时功耗足够低，以满足效率要求。 其中ΔIL为峰峰值电感纹波电流。 Rev. B | Page 6 of 12 AN-1075 实验结果 图9、图10和图11显示了不同输入电压和5 V输出电压下同 IDC IAC 步反相SEPIC与异步SEPIC(更传统的同相降压-升压实现方 式)实现的效率对比。两个电路均针对效率进行了优化，以 1/fSW 0A 支持较宽的输入电压范围，并且均具有低电流5 V偏置电压。 Qh1 Ql1 Cblk2 1.00 09103-007 t SYNCHRONOUS INVERSE SEPIC ASYNCHRONOUS SEPIC 0.95 精确计算初级开关的开关损耗超出了本应用笔记的范围， 但应注意，从高阻态变为低阻态时，MOSFET上的电压摆 辐约为(VIN + VOUT)至0 V，流经开关的电流摆辐为0 A至约 IOUT(1/(1 – D))。由于摆幅如此之高，开关损耗可能是主要 EFFICIENCY (%) 图8. 同步反相SEPIC的理想电流波形(忽略死区) 0.90 0.85 0.80 MOSFET，反向传输电容(CRSS)与RDS(ON)成反比。 0.75 初级开关和次级开关的漏-源击穿电压(BVDSS)均须大于输入 0.70 电压与输出电压之和(见图4)。 0 5 10 15 20 LOAD CURRENT (A) 09106-010 损 耗 ， 这 是 挑 选 MOSFET时 应 注 意 的 一 点 ； 对 于 图9. 效率与负载电流的关系(VIN = 12 V、VOUT = 5 V) 峰峰值输出电压纹波(ΔVRIPPLE)可通过下式近似计算： 0.95 (17) 流经输出电容的电流均方根值(IrmsCout)为： (18) 方程式14所表示的峰峰值电感电流(ΔIL)取决于输入电压， 因此必须确保当此参数改变时，输出电压纹波不会超过规 EFFICIENCY (%) 0.90 0.85 0.80 定值，并且流经输出电容的均方根电流不会超过其额定 值。 0.75 0.70 0 2 4 6 8 10 12 LOAD CURRENT (A) 09106-011 SYNCHRONOUS INVERSE SEPIC ASYNCHRONOUS SEPIC 如图8所示，流经能量传输电容Cblk2的均方根电流为： 图10. 效率与负载电流的关系(VIN = 5 V、VOUT = 5 V) 0.95 0.90 Cblk2，以免超过单个电容的均方根额定值。 对于利用ADP1870/ADP1872实现的同步反向SEPIC，输入 电压与输出电压之和不得超过20 V，因为电荷泵电容与开关 节点相连，当初级开关接通时，其电压达到VIN + VOUT。 EFFICIENCY (%) 对于高输出电流应用，常常需要并联多个电容来实现 0.85 0.80 0.75 0.70 0 2 4 6 8 LOAD CURRENT (A) 图11. 效率与负载电流的关系(VIN = 3.3 V、VOUT = 5 V) Rev. B | Page 7 of 12 09106-012 SYNCHRONOUS INVERSE SEPIC ASYNCHRONOUS SEPIC AN-1075 同步反相SEPIC利用ADP1872实现，相关功率器件的材料 同步反相SEPIC能够以更高的效率和更少的器件提供更大 清单见表1，其中仅采用常见的现成器件。异步SEPIC利用 的输出电流。如表1和表2所示，同步反相SEPIC使用两个 ADI公司的ADP1621开关控制器实现，相关功率器件的材 MOSFET进行功率转换，异步SEPIC则要使用两个MOSFET 料清单见表2。 和一个大功率二极管进行功率转换。其结果是，同步配置 如图9至图11所示，只要输出电流高于约500 mA，同步反相 的器件数量更少，尺寸更小，成本更低，输出电流能力更 SEPIC的效率就会高于异步方案。在各输入电压下， 强。 表1. 功率器件——利用ADP1872实现的同步反相SEPIC 标识 产品型号 制造厂商 值 封装 备注 Qh1 BSC090N03MS Infineon 30 BVDDS SuperSO8 Ql1 BSC016N03MS Infineon 30 BVDDS SuperSO8 L1A/L1B PCA20EFD-U10S002 TDK 每个绕组 3.4 µH 30 mm × 22 mm × 12 mm 功率MOSFET，11.2 mΩ(最大值， 4.5 VGS，TJ = 25°C) 功率MOSFET，2 mΩ(最大值， 4.5 VGS，TJ = 25°C) 1:1:1:1:1:1耦合电感，铁氧体， 每个绕组35.8 mΩ(最大值)DCR 表2. 功率器件——利用ADP1621实现的异步SEPIC 标识 产品型号 制造厂商 值 封装 备注 功率MOSFET BSC057N03MS Infineon 30 BVDDS SuperSO8 功率二极管 耦合电感 PDS1040L DRQ127-2R2-R Diodes Inc. Cooper Bussmann 40 BVRRM/10 IO 每个绕组 2.03 µH PowerDI5 10 mm × 12.5 mm × 8 mm 2个，7.2 mΩ(最大值， 4.5 VGS，TJ = 25°C) VF = 0.46 V(最大值，TS = 25°C) 1:1耦合电感，铁氧体， 每个绕组7 mΩ(最大值)DCR Rev. B | Page 8 of 12 AN-1075 结束语 许多市场对输出电压高于或低于输入电压(升压/降压)的高 参考文献 效率同相DC/DC转换器的需求都在不断增长。ADI公司的 Ćuk, Slobodan and R.D. Middlebrook. 1983. “CoupledInductor and Other Extensions of a New Optimum Topology Switching DC-DC Converter.” Advances in Switched-Mode Power Conversion, Volumes I and II. Irvine, CA: Tesla Co. 单通道同步开关控制器ADP1870/ADP1872允许用低损耗 MOSFET代替常用于功率级的高损耗功率二极管，从而提 高效率，降低成本，缩小电路尺寸，使系统达到苛刻的能 耗要求。只要遵循几项原则就能快速算出可靠补偿所需的 元件值，并且利用常见的现成器件便可实现高效率。 Rev. B | Page 9 of 12 AN-1075 附录A 如图12所示，ADP1870/ADP1872为恒定导通时间开关控制 ADP1870/ADP1872具有内部设定的软启动周期、“打嗝”模 器，集成驱动器可驱动N沟道同步功率MOSFET。该恒定 式限流和热关断保护特性，提供三种不同的开关频率。工 导通时间架构利用输入电压正馈和开关节点均值技术来降 作 温 度 范 围 为 –40°C至 +85°C时 ， 输 出 电 压 精 度 为 − 低相关的开关频率变化。该系列还使用前沿调制谷值电流 0.834%/+0.884%；工作温度范围为–40°C至+125°C结温范围 模式控制方案。 时，输出电压精度为−0.834%/+1.084%。ADP1870/ADP1872 采用2.75 V至20 V功率级输入电源供电，提供10引脚MSOP封 ADP1870/ADP1872内置升压二极管，因而整体元件数量和 装。 系统成本得以减少。ADP1870有一个内部线性调节器， ADP1872则需要2.75 V至5.5 V的偏置电源。 LDO (ADP1870 ONLY) COMP/EN TO ENABLE ALL BLOCKS ENABLE BLOCK tON BIAS BLOCK VREG (ADP1870), VDD (ADP1872) VIN FILTER VDD VDD BST ISS DRVH SS COMP STATE MACHINE SS_REF SW ERROR AMP DRVL 8k FB DRIVERS 300k 0.6V VREG LOWER COMP CLAMP REF_ZERO PGND PWM 800k CS AMP CS GAIN SET ADC CS GAIN PROGRAMMING GND 图12. ADP1870/ADP1872简化框图 Rev. B | Page 10 of 12 09103-009 CSS AN-1075 注释 Rev. B | Page 11 of 12 AN-1075 注释 ©2010 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. AN09103-0-9/10(B) Rev. B | Page 12 of 12