AN-1316: フライバック、SEPIC、Čuk の組み合わせによる IGBT モーター・ドライブ用の 複数の絶縁バイアス・レールの生成 (Rev. 0) PDF

日本語参考資料
最新版英語アプリケーション・ノートはこちら
AN-1316
アプリケーション・ノート
フライバック、SEPIC、Čuk の組み合わせによる IGBT モーター・ドライブ用の
複数の絶縁バイアス・レールの生成
Bob Zwicker 著
めの AD7403 絶縁型 Σ-Δ モジュレータが両端に接続されていま
す。(3 番目の相は推測できるため、電流は 2 つの相でのみ計測
します)。通常、これら 2 つの Σ-Δ モジュレータは、5 V で駆
動します。
はじめに
先進のモーター・ドライブは、400 V dc ~ 800 V dc の DC リンク
電圧によって駆動される、3 相、絶縁型ゲート・バイポーラ・ト
ランジスタ(IGBT)ベースのインバータを使用します。このよ
うな高電圧レールは、3 相整流器ブリッジ・フィルタの組み合わ
せ、または力率補正ブースト整流器から直接取り出すことができ
ます。これにより、3 相 AC 入力から高電圧レールが生成されま
す(図 1 を参照)。
3 つのハイサイド(HS)IGBT のドライバ・バイアス電圧は、各
モーター相を基準にしています。つまり、3 つのハイサイド・ド
ライバ(3 つのモーター相に接続された)は、それぞれ独自の絶
縁されたバイアス電力領域(HS-U、HS-V、HS-W)を備えてい
ます。また、3 つのローサイド(LS)ドライバはすべて負の DC リ
ンクを基準にしているため、もう 1 つのバイアス電力領域(LS)
を共有します。表 1 に、一般的なモーター・ドライブのバイアス
電力領域、および含まれているバイアス・レールの要件を示しま
す。
IGBT は、メインの電源スイッチとして機能に、 10 kHz で代表さ
れるパルス幅変調(PWM)出力を 3 つの各モーター相に提供し
ます。通常、誘導モーターと永久磁石モーターは、巻線インダク
タンスが高いので、この PWM 電圧はサイン波に近い低周波の巻
線電流波形に統合されます。小型ドライブで使用される一部の
IGBT は、ADuM4223 などのドライバによって提供されたユニポー
ラ(例: 0 V ~ 15 V)ゲート・ドライブと問題なく動作しますが、
大型システムでの通常の要件は、ADuM4135 などの適切なドライ
バによって駆動されるバイポーラ・ゲート・ドライブのレベルに
適用されます(−7.5 V と +15 V など)。負のターンオフ・レベル
により、コレクタ - エミッタ電圧(VCE)の急激な上昇(正側の
高い dV/dt)によって誘導される IGBT のスプリアス・ターンオ
ンを回避できます。
この高い dV/dt は、他のデバイスの通常のター
ンオンによって発生します。(上側デバイスのターンオンが下側
デバイスの望ましくないターンオンを誘導したり、その逆が発生
することもあります)。6 個のゲート・ドライバには、これらの
+15 V および −7.5 V のバイアス電圧を供給するための電源が必要
です。
表 1. モーター・インバータ電源要件
Inverter Circuit
Three Low-Side
IGBTs
Three High-Side
IGBTs
Two High-Side
Σ-Δ Modulators
Total
ADuM4135
HS-U
Voltages (V)
+15, −7.5
Voltage Rails
2
HS-U, HS-V,
HS-W
HS-V, HS-W
+15, −7.5
6
+5
2
4
10
表 1 の計算ではレールの合計数は 10 個ですが、合計数はモー
ター・ドライブの設計によって変わるので、このアプリケーショ
ン・ノートでは重要ではありません。
正確な値が異なる場合でも、
これらのレールを供給する技法に影響を与えるとは限りません。
これは、このアプリケーション・ノートの主題である技法です。
図 1 の例で、3 つのモーター相の 2 つには、シャント抵抗がモー
ター巻線に直列接続されていて、モーター相の電流を計測するた
POSITIVE DC
Domains
LS
AD7403
HS-V
HS-W
Σ-Δ +
–
Σ-Δ +
–
3-PHASE
AC LINE
AC
MOTOR
PFC
LS
LS
LS
CURRENT
FEEDBACK
NEGATIVE DC
HS-U
BIAS
HS-V
BIAS
HS-W
BIAS
LS
BIAS
PWM
MOTOR
CONTROL
ADSP-CM408F
SELV
SINC
12561-001
PWM SIGNALS
図 1. 代表的な産業モーター・ドライブのブロック図
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2016 Analog Devices, Inc. All rights reserved.
社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06(6350)6868
本
Rev. 0 | 1/15
AN-1316
アプリケーション・ノート
目次
はじめに .......................................................................................... 1
1 次側からのフライバック・コンバータ出力の検出 ................ 6
改訂履歴 .......................................................................................... 2
フライバック、SEPIC、Čuk トポロジの組み合わせ ................ 7
バイアス電圧に関する基本的な制約........................................... 3
回路の理論とトポロジの比較について .................................... 10
絶縁.............................................................................................. 3
複合フライバック、SEPIC、および Čuk コンバータの設計に関す
る考慮事項 .................................................................................... 11
ドウェル ...................................................................................... 3
結論................................................................................................ 15
電圧レギュレーション .............................................................. 3
バイアス電圧の生成方法 .............................................................. 4
フライバック・コンバータの適用によるモーター・ドライブ・バ
イアスの生成 .................................................................................. 5
改訂履歴
11/15—Revision 0:初版
Rev. 0 | 2/15
AN-1316
アプリケーション・ノート
バイアス電圧に関する基本的な制約
これらのバイアス・レールを供給する方法では、いくつかの基本
的な要件を考慮する必要があります。
絶縁
電圧の絶対値に加え、モーター相のコモンモード・スルー・レー
ト(電圧の変化率または dV/dt)を考慮する必要があります。図 2
に、
デモ・ボードの IGBT によって駆動されるモーター相のスイッ
チングを示します。この計測では、スルー・レートは 11 V/ns で
す。バイアス電圧は、コモンモード電圧のこのスルー(変化)に
追従する必要がありますが、コモンモード電圧のスルーによって
妨害されてはいけません。
図 2 で、チャンネル 1 はハイサイド IGBT のエミッタ、チャンネ
ル 2 はゲートです。この IGBT がオンになると、正の負荷電流が
エミッタから出力されます。チャンネル 1 のカーソル測定値に基
づいて判断すると、dV/dt は 11 V/ns です。
1
CH1 50V
CH3 5V
CH2 50V
M10ns
A CH2
72V
12561-002
ミッドエンド/ハイエンドのモーター・ドライブでは、プロセッ
サは通常、最適な性能を得られるように安全特別低電圧(SELV)
の電力領域で動作します。一般的なオーディオ機器や PC のポー
トに供給される電力と同様、これらの電圧および電流レベルは十
分に低いため、危険であるとみなされません。偶発的な人的接触
に対して注意する必要はありません。これにより、安全絶縁なし
でプロセッサ・ヒューマン・インターフェースに簡単にアクセス
できます。ただし、IGBT とモーター相は、通常、数百ボルト以
上で動作し、これらは互いに関係し、SELV 電力領域に関係しま
す。このため、IGBT ゲート、ドライバ出力、およびそれらを駆
動するバイアス電圧はすべて危険です。IGBT ゲート電圧領域と
駆動源となる SELV 電力領域の間に安全絶縁が必要で、領域自体
の間に機能的絶縁も必要になります。
バイアス電源トランスには、
絶縁された出力巻線、および絶縁された各電力領域用に少なくと
も 2 つの接続ピンが必要です。
図 2. モーター相電圧波形
ドウェル
モーター・ドライブ・アルゴリズムによっては、ある状態(高電
圧出力または低電圧出力など)でモーター相を比較的長い時間に
わたってドウェルする(DWELL、安定させる)必要があります。
特に、一部の空間ベクトル変調方式により、モーター相が数ミリ
秒またはそれ以上にわたってハイ状態になることがあります。ド
ライバをバイアスする一部の方法(ブートストラップなど)は、
これらの変調方式と互換性がありません。
電圧レギュレーション
電圧レギュレーションは、絶縁型電圧コンバータでそれほど要件
の厳しくない性能基準の 1 つです。ゲート・ドライバへの出力電
圧は、約 10:1 の負荷電流範囲にわたって±3 % ~ ±5 % に維持
する必要があります。これは比較的低い精度です。Σ-Δ モジュ
レータへの 5 V 出力は、±1 % の電圧レギュレーションが必要で、
これは ADP7118、ADP7102、ADP7104 などの低ドロップアウト
(LDO)レギュレータで実現できます。
Rev. 0 | 3/15
AN-1316
アプリケーション・ノート
バイアス電圧の生成方法
抵抗から電力を供給する抵抗供給チャージ・ポンプは、モーター
相を基準としたバイアス電圧を発生させるための低コストな方法
の 1 つです。図 3 の例では、チャージ・ポンプは正の単一レール
を生成します。基本的なモーター・ドライブではこれで十分です
が、消費の大きい動作により効率が非常に悪くなります。この損
失は、より多くのレールまたはより大きい電流が必要になった場
合に許容できなくなります。
POSITIVE DRIVE BIAS
G
NEGATIVE
DC LINK
OSCILLATOR
(555 TIMER)
+
15V
EXTERNAL
15V BIAS
SUPPLY
C
G
GATE
DRIVER
–
12561-004
V+
GND
TO
MOTOR
E
GND
E
100kΩ
2W
12561-003
GATE
DRIVER
OUT
POSITIVE
DC LINK
GATE
DRIVER
C
V+
CURRENT
SOURCING
RESISTOR
BOOTSTRAP
DIODE CAPACITOR
POSITIVE
DC LINK
CFILTER
CPUMP
15 V のみが必要な場合、ローサイド IGBT に対して 15 V を供給
することは問題ではなく、これらのローサイド IGBT は長時間に
わたって決してオフになりません。
ブートストラップ
(図 4 を参照)
は、ローサイド・ドライバのバイアス電流を使用してハイサイ
ド・ドライバを駆動する最適な方法になることもあります。
図 4. ブートストラップ
図 3. 抵抗供給チャージ・ポンプ
抵抗供給チャージ・ポンプは、非効率であるにもかかわらず、一
般的に使用されています。
ブートストラップは幅広く使用されていて、特に降圧 DC/DC 電
圧変換で使用されます。これらは、ブートストラップが十分な性
能を実現できるアプリケーションで推奨されます。
抵抗供給チャージ・ポンプのメリットは、次のとおりです。
ブートストラップのメリットは、次のとおりです。
•
•
•
•
•
2 つのトランス・ピンから複数の出力
低い部品コスト
優れた負荷レギュレーション
柔軟性の高い電圧セットポイント
ブートストラップのデューティ・サイクル制限を回避
•
•
•
ブートストラップのデメリットは、次のとおりです。
•
抵抗供給チャージ・ポンプのデメリットは次のとおりです。
•
•
•
非常に効率が低い
出力電流能力が低い
下部 IGBT がオンの場合、電力伝送なし
複数のトランス出力巻線を回避可能
低コスト
効率的
•
•
ブートストラップ・コンデンサを再充電するには、ローサ
イド IGBT を頻繁にオンにする必要がある。空間ベクトル変
調と互換性のない可能性がある。
負バイアス・レールの作成がより困難になる
チャージ・ポンプの特徴により出力電流が制限される
トランスベースの技法は、
チャージ・ポンプ方式とブートストラッ
プ方式の制限を回避するための最も有力な方法です。
Rev. 0 | 4/15
AN-1316
アプリケーション・ノート
フライバック・コンバータの適用によるモーター・ドライブ・バイアスの
生成
トランスの漏れインダクタンスを低く抑えることができる低消費
電力の絶縁型コンバータの場合、フライバック・トポロジが最も
一般的で経済的な方法です。
ただし、市販のフライバック電源の多くは、2 次側の誤差アンプ
から 1 次側 PWM コントローラに帰還を提供する目的でフォトカ
プラを使用します。この方法には、2 つの問題があります。
最初の問題は、コンバータの 1 つのメイン出力で通常、2 次側電
圧検出を使用することです。2 次側電圧検出を使用すると、この
メインの検出した出力で優れた電圧レギュレーション(1 %)を
実現できます。ただし、代表的なモーター・ドライブの例には、
互いに絶縁された 4 つの領域に合計 10 個の出力があります。負
荷電流変動を、メインの検出された出力に適用する場合、スレー
ブとして使用される他の出力で実施される電圧レギュレーション
は悪影響を受けます。通常、この影響をクロス・レギュレーショ
ンといいます。
代わりに、2 次側電圧検出として、いくつかの出力の重み付けさ
れた組み合わせを使用してレギュレーションを実施することもで
きます。ただし、通常はこれらの出力全体が、1 つの絶縁された
領域内に収まる必要があります。これらの検出された出力で構成
される組み合わせ負荷に生じる変動も、他の絶縁領域にあるスレー
ブ出力に悪影響を与えます。ある領域に含まれる複数の出力を検
出しても、スレーブ領域や検出を行っていない領域のクロス・レ
ギュレーションは改善されません。
2 つ目の問題は、フォトトランジスタのベースでの容量と高ゲイ
ンにより、フォトカプラが、大きいコモンモード dV/dt の悪影響
を受けやすくなることです。図 2 は、モーター相を駆動している
IGBT エミッタでの実際の dV/dt を示しています。11 V/ns という
値は、多くのフォトカプラの正常な動作に干渉を及ぼす可能性が
高いと考えられます。フォトカプラは、ADuM3190 などの高性能
デバイスと置き換えることができます。ADuM3190 は、絶縁型電
源で一般的に使用されるフォトカプラと 2 次側リファレンスの両
方を置き換えます。絶縁バリアをまたいで結合するには、内蔵さ
れている超小形電子トランスを使用します。この製品は 11 V/ns と
いうコモンモード・スルー・レートの影響を受けません。
モーター・ドライブのゲート・バイアス電源コンバータに複数の
絶縁された出力が存在する場合、2 次側電圧検出にメリットはあ
りません。
Rev. 0 | 5/15
AN-1316
アプリケーション・ノート
1 次側からのフライバック・コンバータ出力の検出
もう 1 つのオプションとして、1 次側の巻線からトランスの出力
電圧を検出する方法があります。1 次側検出フライバック・コン
バータは、シンプルさと優れた出力電圧レギュレーションを実現
します。2 次側検出コンバータでは、メインの出力は厳密にレギュ
レーションされますが、スレーブ(検出を行っていない)出力は
検出した出力の負荷によって変動します。1 次側検出コンバータ
では、検出が行われた出力の負荷が固定的であり、非常に低い値
という可能性もあります。その場合、検出した出力の負荷によっ
てスレーブ出力が変動することはありません。このため、すべて
の出力にとって最大の電圧レギュレーションは、1 次側電圧検出
を実施する方が良くなる可能性もあります。負荷電流の合理的に
広い範囲にわたる±3 %(概算)の負荷レギュレーションは、代
表的なモーター制御ゲート・ドライブ・バイアス電力の要件を含
む、さまざまな目的に十分な値です。
個別の出力電圧は、トランス巻線の巻数を変えることで変更でき
ます。帰還回路を変更するか、制御巻線の巻数を変更して、すべ
ての出力電圧をそれに比例する形で変更することもできます。
1 次側電圧検出では、2 次側リファレンスと絶縁帰還も不要にな
ります。通常、単純で低コストな設計になり、部品数の削減とプ
リント基板(PCB)の小型化が可能になります。この技法は、絶
縁バリアをまたぐコモンモード dV/dt に対して優れた耐性のある
ことが実証されています。
図 5 に、絶縁された 1 次側検出のフライバック電圧コンバータの
トポロジを示します。
+12.0V
QMAIN
+
MOTOR
PHASE U
–
DV
+
MOTOR
PHASE V
–
RFL
BIAS
OUTPUT
CF2
CF1
DBIAS
RFF
CBIAS CONTROL
WINDING
DW
DNDCL
NEGATIVE
DC LINK
+
MOTOR
PHASE W
–
+
CONNECTED TO
NEGATIVE DC LINK
–
CF1 の反復的な充電は損失項です。このため、CF1 の値を最小に
する必要があります。最小の CF1 で、必要なローパス・フィルタ
時間定数を達成するには、RFF の値を最大にする必要があります
(この時定数の最適な値は、トランスによって異なりますが、通
常は 10 ns ~ 100 ns の範囲に収まります)。ただし、CFF と連携
して AC ローパス・フィルタを形成することが RFF の唯一の目的
です。RFF の DC 電圧降下は誤差項であり、最小にする必要があ
ります。この DC 電圧降下を最小にするには、ADP1621 PWM コ
ントローラ IC の FB ピン入力バイアス電流と整合性のある実用
上最も高いインピーダンスが得られるように RFU と RFL を選択す
る必要があります。RFU と RFL は帰還分圧器を形成します。これ
らの抵抗は、制御巻線との組み合わせで機能し、出力電圧を設定
する役割を果たします。
DC フィルタリングに使用する CF2 の値がもう 1 つの考慮事項で
す CF2 を過度に大きくすると、追加された極が帰還ループ通過帯
域に移動し、安定性を損なう原因となります。帰還ループの位相
マージンに悪影響を与えないようにするには、CF2 を可能な限り
小さくして、DC フィルタリングという目的に整合させる必要が
あります。代表値は 10 nF です。
FOUR
OUTPUTS
MUTUALLY
ISOLATED
FEEDBACK
DIVIDER
DF1
RFU
RFF(100 Ω ~ 500 Ω)と CF1(50 pF ~ 300 pF)は、DF1 のアノー
ドの AC 入力波形から立上がりエッジ電圧スパイクを抑制する
ローパス・フィルタを形成します。このスパイクは QMAIN のター
ンオフと同じで、複雑なトランス漏れインダクタンスの関数です。
DF1 の出力の負荷が可能な限り小さい場合、このスパイクは DF1 に
よって整流され、
抑制しなかった場合はコンバータ電圧レギュレー
ションが大幅に低下します。DF1 の整流された出力には、CF2 に
よって DC フィルタが適用されます。
DF1 には、十分な電圧定格の小信号(定格電流 10 mA ~ 200 mA)
ショットキー・ダイオードを使用する必要があります。
12561-005
ADP1621
PWM
CONTROLLER
PRIMARY
WINDING
DU
QMAIN がオフになると、絶縁された出力によって実現されるのと
同じ電圧/巻数が、制御巻線によって実現されます(図 5 のトラ
ンスの右側)。
図 5. 1 次側電圧検出のある複数出力の絶縁型フライバック・コ
ンバータの簡略回路図
図 5 の設計には、12 V ~ 48 V の入力で駆動しているときに最高
の効率を得られるように、動作バイアス電流をコントローラ IC に
供給するための DBIAS と CBIAS(これらはオプション)も含まれて
います。この場合、効率的な 5 V の 1 次側バイアス・レールは使
用できません。2 つの機能を実行するように DBIAS から帰還を取
り出すことはできますが、DBIAS と DF1(DF1 に最小負荷)を分離
すると、最高の電圧レギュレーションを実現できます。
Rev. 0 | 6/15
AN-1316
アプリケーション・ノート
フライバック、SEPIC、ČUK トポロジの組み合わせ
以降のセクションでは、フライバック・コンバータの出力トポロ
ジについて説明してから、SEPIC および Čuk(チューク、セルビ
ア語Чук≒英語 Chuk)出力回路について説明します。これら
はこのアプリケーション・ノートの主題です。
図 6 に、フライバック・トランスから 2 つの出力を生成する最も
一般的な方法を示します。シンプルかつ効率的で、各巻線の巻数
に基づいて独立した出力電圧セットポイントを提供します。
この方法では、出力ごとに 1 本のトランス・ピン、およびコモン
接続用に 1 本のトランス・ピンが必要です。この要件は、大量の
出力を生成する場合にデメリットとなります。
+15.0V
OUTPUT
–7.5V
OUTPUT
出力巻線の間にカップリング・コンデンサを追加すると(図 8 を
参照)、同じ巻数で同じ電圧を生成する 2 つの DC 出力間の電圧
トラッキングが向上します。カップリング・コンデンサは、出力
のトランス漏れインダクタンスの影響を効果的に中和するため、
クロス・レギュレーションが向上します。追加したカップリング
がフライバック出力レギュレーションにどのようなメリットをも
たらすかを示すため、図 9 に PQ3230 コア・トランスを使用した
36 W オフライン・フライバック・コンバータでの実験のテスト
結果を示します。
COUPLING
CAPACITOR
PRIMARY
WINDING
この方法のメリットは、次のとおりです。
優れた効率
部品コストと部品数の削減
優れた負荷レギュレーション
柔軟性の高い電圧セットポイント
負電圧または正電圧を容易に生成
図 7 に、トレードオフの異なる 1 つの手法を示します。絶縁され
た出力領域でのみトランス・ピンを 2 本使用します。直線的また
は消費型の方法を使用してレールを分割します。
この方法はレギュ
レーションを適切に実施できますが、アプリケーション領域は低
出力電流に制限されています。この方法は、このアプリケーショ
ン・ノートで説明しているフライバック出力回路アーキテクチャ
の中で最も効率が低いのですが、1 つのフライバック出力巻線か
ら複数のモーター・ドライブ・バイアス電圧が生成されます。
D1
Z1
+15.0V
OUTPUT
Z2
–7.5V
OUTPUT
12561-007
R1
図 7. 消費型のレール分割
必要な最大出力電流と最小ツェナー・バイアス電流は、常に D1 か
ら R1 に流す必要があります。
消費型のレール分割方法のメリットは、次のとおりです。
•
•
•
•
図 8 の変更した回路は、図 6 の回路をベースにしています。両方
の巻線の両端がトランスのピンに接続されています。負の整流器
を巻線の反対側の端に移動し、出力巻線の間にカップリング・コ
ンデンサを追加しました。両方の出力巻線を同じ巻数にする必要
があります。
図 8 の変更のメリットは、次のとおりです。
•
•
•
優れた効率
低い部品コスト
領域内での最高のクロス・レギュレーション
図 8 の変更のデメリットは、次のとおりです。
•
•
各領域の出力ごとに 2 つのトランス・ピンが必要
出力電圧の大きさが互いに一致する必要がある
表 2. バイアス電源負荷のテスト条件
C1
TRANSFORMER
PRIMARY
WINDING
–15.0V
OUTPUT
図 8. SEPIC および Čuk フライバックの変更
この方法のデメリットは、
出力電圧ごとに 1 本のトランス・ピン、
およびコモン・ポイント用に 1 本のピンが必要になることです。
CONTROL
WINDING
+15.0V
OUTPUT
CONTROL
WINDING
図 6. フライバック・トランスから複数の出力電圧を生成する簡
単な方法
•
•
•
•
•
低い効率
低い出力電流能力
12561-008
PRIMARY
WINDING
•
•
12561-006
CONTROL
WINDING
消費型のレール分割方法のデメリットは、次のとおりです。
2 つのトランス・ピンから複数の出力
低い部品コスト
優れた負荷レギュレーション
柔軟性の高い電圧セットポイント
Load Combination
1
2
3
4
5
6
7
8
9
10
11
12
Rev. 0 | 7/15
+12 V Output (A)
0.01
0.01
0.10
0.10
0.20
0.50
0.50
1.00
2.00
2.00
3.00
3.00
−12 V Output (A)
0.50
0.02
0.02
0.01
0.01
0.02
0.01
0.01
0.02
0.01
0.02
0.01
AN-1316
アプリケーション・ノート
図 10 の変更のメリットは、次のとおりです。
COUPLING CAPACITOR = 0µF
COUPLING CAPACITOR = 22µF
14
•
•
•
•
13
図 10 の変更のデメリットは、次のとおりです。
•
•
12
追加のディスクリート・インダクタが必要
同じ電圧の出力を生成する必要がある
4
5
6
7
8
9
10
11
12
LOAD COMBINATION NUMBER
図 9. 出力巻線の間にカップリング・コンデンサがある場合とな
い場合のデュアル出力フライバック電源のテスト・データ
図 9 に、36 W ± 12 V の出力フライバック・オフライン電源で作
成したテスト・データを示します。出力整流回路アーキテクチャ
は、図 6 とほぼ同じです。このため、同じように動作し、カップ
リング・コンデンサの効果を示す定性値が存在します。500 mA、
−12 V の出力には、SS2PH10 出力整流器を使用します。3 A、+12 V
の出力には、SS5P10 出力整流器を使用します。出力には、同じ
負荷電流の組み合わせを使用し、カップリング・コンデンサが接
続されている場合とされていない場合の両方について測定しまし
た。表 2 と図 9 では、カップリング・コンデンサがない場合に増
加する負の出力に従って結果を示しています。帰還ループは +12
V 出力のレギュレーションを厳密に実施します。このため、テス
ト中の変動は無視できるレベルでした。
コンデンサが接続されていない場合、
計測された −12 V レギュレー
ション帯域は −12.8 V ± 13.7 % でした。
コンデンサが接続されている場合、−12 V レギュレーション帯域
は −12.2 V ± 3.6 % でした。
設計の次のステップでは、1 つまたは複数の外部(ディスクリー
トまたは結合)インダクタを使用して、 1 つまたは複数のトラン
ス出力巻線を置き換えます(図 10 を参照)。
COUPLING
CAPACITOR
PRIMARY
WINDING
2 つの出力は制限されていません。図 12 に示す回路は、2 つの巻
線を結合したインダクタ(Coilcraft LPD6235-473)を使用します。
3 つの等しく整流された出力を直列接続して −7.5 V、+7.5 V、+15 V
を生成します。これは、図 18 に示す完全な複数出力フライバッ
ク・コンバータ設計で使用されているアーキテクチャです。
VIN
D2
CONTROL
WINDING
PRIMARY
WINDING
DISCRETE INDUCTOR
C2
C1
D1
C
GATE
DRIVER
DISCRETE INDUCTOR
Σ-Δ
G
E
+15.0V
図 11 の設計は図 9 とほぼ同じですが、デモ・ボードで 7.5 V と 15
V を生成します。7.5 V は 5 V 出力 LDO レギュレータに電力を供
給して A/D コンバータを駆動します。
D2
CONTROL
WINDING
–15.0V
OUTPUT
+5.0V
ADP7118
+7.5V
C4
VOUT
LDO
図 11. 絶縁されたゲート・ドライブ用に 15 V、絶縁されたモジュ
レータ用に 5 V をサポートしているデュアル出力電源
12561-010
CONTROL
WINDING
TRANSFORMER
+15.0V
OUTPUT
図 11 に、トランスの巻線から 7.5 V を出力するモーター・ドラ
イブ・アプリケーションを示します。コモン・ポイントは、最も
負側として接続されています。このため、整流されたトランス出
力は 7.5 V と 15 V です。
7.5 V で LDO レギュレータを駆動して 5 V
レールを生成し、15 V でユニポーラ・ゲート・ドライバを駆動
します。
12561-011
3
PRIMARY
WINDING
図 10. 1 つのトランス巻線を使用したデュアル出力
フライバック電源
図 10 に示す変更済みの回路は、
図 8 の回路をベースにしていて、
1 つのトランス巻線をディスクリート・インダクタで置き換えて
います。−15 V 出力は、Čuk 出力です。
Rev. 0 | 8/15
C5
D3
+7.5V
OUTPUT
C2
C4
D1
C1
LPD6235-473
COUPLED INDUCTOR
+15V
OUTPUT
C3
–7.5V
OUTPUT
12561-012
2
TRANSFORMER
1
TRANSFORMER
11
優れた効率
低い部品コスト
優れた負荷レギュレーション
1 つのトランス巻き線から 2 つのピンで複数の出力
この変更は、図 6 の回路と同様の性能を発揮しますが、1 つの絶
縁された領域で 2 つの出力を生成するのに必要なトランス・ピン
の数を削減できます(合計 2 つ)。
12561-009
–12V OUTPUT VOLTAGE (V)
15
図 12. 絶縁型ゲート・ドライブ用に 15 V と 7.5 V、
絶縁されたモジュレータ用に 7.5 V をサポートしている
トリプル出力電源
AN-1316
アプリケーション・ノート
15.1
図 12 の設計は図 10 とほぼ同じですが、結合インダクタを使用し
て、1 つのトランス巻線から 3 つの出力レールを生成します。
+15 V
電源レールは、ゲート・ターンオン・ドライブ用で、+7.5 V レー
ルは +5 V LDO レギュレータに電力を供給します。−7.5 V レール
はゲート・ターンオフ・ドライブ用です。
POSITIVE OUTPUT VOLTAGE (V)
図 12 のバイアス・コンバータの負荷およびクロス・レギュレー
ションを +15 V 出力と −7.5 V 出力で、5 mA ~ 200 mA の負荷範
囲にわたって計測しました。図 13 と図 14 に、計算した結果のグ
ラフを示します。これらの結果は、
このトポロジが少なくとも 40:1
の負荷電流範囲にわたって、許容誤差の小さい出力電圧を維持で
きることを示しています。
14.9
14.8
14.7
14.6
14.5
14.4
0
0.05
0.10
0.15
POSITIVE OUTPUT CURRENT (A)
0.20
図 14. +15 V 出力の計測された出力電圧レギュレーションと −
7.5 V /+15 V の変化する負荷電流の関係(図 12 の回路)
7.4
7.3
表 3. 図 14 に示すバイアス・コンバータの負荷レギュレーション
の計測値
7.2
Output
(V)
+15
−7.5
5mA NEGATIVE
10mA NEGATIVE
20mA NEGATIVE
50mA NEGATIVE
100mA NEGATIVE
200mA NEGATIVE
7.1
0
0.05
0.10
0.15
POSITIVE OUTPUT CURRENT (A)
0.20
12561-013
NEGATIVE OUTPUT VOLTAGE (V)
14.2
7.5
12561-014
14.3
7.6
7.0
5mA NEGATIVE
10mA NEGATIVE
20mA NEGATIVE
50mA NEGATIVE
100mA NEGATIVE
200mA NEGATIVE
15.0
図 13. −7.5 V 出力の計測された出力電圧レギュレーションと −
7.5 V / +15 V の変化する負荷電流の関係(図 12 の回路)
Rev. 0 | 9/15
Tested Current
Range (mA)
5 to 200
5 to 200
Center Point
(V)
14.64
7.326
Tolerance
(%)
±3.0
±3.6
AN-1316
アプリケーション・ノート
回路の理論とトポロジの比較について
フライバック、SEPIC、Čuk コンバータはいずれも、バック・コ
ンバータまたはブースト・コンバータです。入力電圧の両端の巻
線を切り替えて磁気コアにエネルギーを格納し、出力の両端の同
じ巻線または別の巻線を切り替えてエネルギーを提供することで、
電力を変換します。(バック、ブースト、および他のトポロジは
重要な点が異なり、通常は複数の出力に適していません)。これ
らはすべて同じ基本動作モードになっているため、電圧とデュー
ティ・サイクルはすべて、インダクタ両端の電圧-秒のバランス
およびコンデンサを流れる充電バランスに基づいています。巻数
比を求めた後は、動作の式は同じです。多様なバック・トポロジ
またはブースト・トポロジの基本ブロックをさまざまな方法で組
み合わせて、幅広い電流範囲にわたって優れたトラッキング性能
を示す比例出力電圧を生成できます。
フライバック・トランスでは、コアの磁束はすべての巻線をリン
クし、すべての巻線で常に同じ「巻数あたりの電圧」を生成しま
す。これにより、いずれかの巻線によって生成された電圧を監視
することで、いくつかの出力のレギュレーションを実施できます。
漏れインダクタンスは、1 つの巻線で直列機能するインダクタン
スで、他の巻線とは共有されません。巻線をデカップリングし、
フライバック・トランスの設計で最小化されます。これに対して、
結合インダクタは、漏れインダクタンスが最小になるように設計
したり、特定の漏れインダクタンスになるように設計したりでき
ます。漏れインダクタンスが最小になるように設計された一部の
結合インダクタは、フライバック・トランスとして正常に機能し
ます。漏れインダクタンスが最小になるように設計されていない
結合インダクタは正常に機能しません。
バック-ブースト・コンバータの連続導通モード(CCM)と不連
続導通モード(DCM)動作に関するいくつかの式を以下に示し
ます。
巻線の合計インダクタンス L は、相互インダクタンス LM と漏れ
インダクタンス Lσ の合計です。
CCM 電圧変換の式は、次のとおりです。
VOUT =
巻線の相互インダクタンス LM は、合計インダクタンス L と結合
係数 k の積です。
D × VIN
1− D
LM = L × k
ここで D は、デューティ・サイクル。
通常、トランスには 1 次巻線と 2 次巻線の間に安全絶縁を備えて
いますが、結合インダクタにはありません。ただし、例外もあり
ます。
DCM 合計出力電力(ワット)の式は、次のとおりです。
POUT =
(D × V IN ) 2
2× L × f
ここで、
f は周波数。
L は合計並列インダクタンス(H)。
DCM 電圧を抵抗負荷に変換する式は、次のとおりです。
VOUT =
D × V IN × R0.5
(2 × L × f ) 0.5
ここで R は負荷抵抗(Ω)。
これらの SEPIC および Čuk 関連設計で、インダクタンスに関し
てカップリング・コンデンサは周波数 AC 電流を切り替える短絡
として機能します。前述の式では、トランスと出力インダクタが
並列になっていることを考慮してください。
結合インダクタ
(1 つ
のコアの巻数が同じ複数の巻線)で、並列(相接続)になってい
るいずれかの巻線またはすべての巻線のインダクタンスは同じで
す。通常、これは結合インダクタの公表されているインダクタン
ス値です。
図 10、図 11、図 12 に示すように複数の個別のインダクタまたは
トランスを並列接続した場合(DC または AC 結合)、有効イン
ダクタンス値は並列接続された複数のインダクタの次の式によっ
て決まります。
LP =
L = LM + Lσ
SEPIC コンバータおよび Čuk コンバータは、良好な磁気結合ま
たはわずかな磁気結合のある結合インダクタ、磁気結合のないディ
スクリート・インダクタを使用できます。エネルギーの伝達は、
主にまたは完全にカップリング・コンデンサに依存します。コン
デンサ結合された巻線間の電圧スケーリングは、巻線の漏れイン
ダクタンスによる大幅な影響は受けません。ただし、正しく動作
させるには、連続または準連続電流を維持し、カップリング・コ
ンデンサが AC 電圧波形を駆動できるように、結合インダクタに
漏れインダクタンスを含める必要があります。漏れインダクタン
スが小さい場合、帰還ループのユニティ・ゲイン・クロスオーバー
を大幅に下回る LC 共振周波数を得るために必要なコンデンサの
サイズが大きくなる可能性があります。ディスクリート・インダ
クタの代わりに、結合インダクタを使用する場合の主なメリット
は、部品コストと PCB スペースを削減できることにあります。
このアプリケーション・ノートの例では、フライバック・トラン
スが絶縁を実現します。巻数比は 1:1 です(他の比率も使用でき
ます)。あらゆるフライバックと同様に、1 次巻線と 2 次巻線の
間に小さい漏れインダクタンスが必要です。ただし、複数の出力
を 1 つの絶縁された領域にリンクする SEPIC または Čuk カップ
リングの場合、電流波形と領域内の電圧クロス・レギュレーショ
ン条件は SEPIC コンバータや Čuk コンバータと同じようになり
ます。
1
(1/ L1) + (1/ L2 ) + ... + (1/ Ln )
Rev. 0 | 10/15
AN-1316
アプリケーション・ノート
複合フライバック、SEPIC、および ČUK コンバータの設計に関する考慮
事項
•
例えば、電流および電力要件が表 4 に示す値の場合、単一出力の
場合と同じようにトランスと制御を設計できます。1.5 W/7.5 V =
200 mA。
表 4. 領域の電力要件
Output Rail
V1
V2
V3
Total
Volts
+7.5
+15
−7.5
Not applicable
Amps
+0.05
+0.06
−0.03
Not applicable
Watts
0.375
0.9
0.225
1.5
動作周波数は、トランス、インダクタ、およびセラミック・コン
デンサのサイズに関連があります。通常、サイズが小さくなるに
伴い動作周波数は高くなりますが、200 kHz ~ 400 kHz を超える
周波数ではトランスの漏れインダクタンスにより、
損失が増加し、
電圧レギュレーションが低下します。
実用上の最小漏れインダクタンスは、トランスの設計周波数に反
比例して継続的に増減するわけではありません。通常、漏れイン
ダクタンスに保存されるエネルギーは L × I2/2 であり、浪費され
るだけです。電力はエネルギー × 周波数であるため、漏れイン
ダクタンスによる電力損失は周波数とともに増減します。
電力レベルと周波数の他に、トランスのピン配置と安全間隙が最
小のトランス・サイズを決定する要因となります。Rubadue の多
層テフロン安全絶縁ワイヤを使用して容易に手巻きできるよう
に PQ2625 を選択しました。この設計は 200 kHz で動作します。
PQ2625 コアを使用しているこのアプリケーション・ノートの例
で、最小サイズは重要な要件ではありません。このトランスは手
で簡単に作成できるように、また低い漏れインダクタンスと合理
的なコア損失で、十分な沿面距離と間隙を得られるように設計し
ました。コアが、電力レベルで一般的に必要とされるサイズより
大幅に大きくなることがトレードオフです。1 次側、2 次側、お
よび出力巻線の巻数はいずれもわずか 4 です。このようなわずか
な巻数では、CCM に必要なインダクタンスを得ることができま
せん。このため、ポリエステル・フィルムを切断して作成した厚
いスペーサ(0.001 インチ、0.025 mm)でコア・アセンブリに間
隙を設けました。どの巻線でも、達成されたインダクタンスは約
28 µH でした。コンバータは、通常の限界まで負荷がかかると、
不連続導通モード(DCM)で動作します。巻数を増やすことで
目的のインダクタンスを得ることができます。ただし、巻数を増
やすと漏れインダクタンスが大幅に増えるため、トレードオフが
悪化します。
CONTROL –
WINDING
+
トランスと電源コンバータの設計に関する注意事項を以下に示し
ます。
•
図 13、図 14、表 3 の波形の例で、これらの図のデューティ・
サイクルは約 56 % です。このような高いデューティ・サイ
クル(50 % 近辺または 50 % 以上)で安定した CCM 動作を
確保するには、傾き補償を増やす必要があります。傾き補
償とは、電流モード PWM コントローラ IC によって使用さ
れる電流ランプに電圧ランプを追加したものです。通常、
デューティ・サイクルが 45 % 未満の場合、傾き補償は必要
ないか、わずかで済むため、制御が容易になります。デュー
ティ・サイクルが 20 % ~ 45 % の場合が最も簡単になりま
す。例として示している回路(入力 12 V、出力 7.5 V、ショッ
トキー・ダイオード、巻数比 1:1)は、約 40 % のデューティ・
サイクルで動作します。
ショットキー出力整流器、連続導通モード(CCM)を備え、
サイズと電力が最適化されたフライバック・トランスが最
高の効率を発揮します。トランスの温度が高い場合にコア
の飽和を防止できるように、ピーク負荷および最小入力電圧
時のピーク・トランス磁束密度は 0.2 T ~ 0.22 T 未満にする必
要があります。AC ピーク to ピーク磁束密度は、可能な限り
高くする必要がありますが、許容コア損失によって制限さ
れます。このため、このアプリケーション・ノートでの設
計は、0.05 T ~ 0.07 T(200 kHz 時、Ferroxcube 3F3 フェライ
ト)の AC ピーク to ピーク磁束密度制限で開始しました。
–
PRIMARY
WINDING +
SEC1
+
–
SEC2
+
–
D1
+15.0V
OUTPUT
0
0
D2
–15.0V
OUTPUT
0
IDEALIZED VOLTAGE
ON ALL WINDINGS
IDEALIZED CURRENT IN
PRIMARY WINDINGS
IDEALIZED CURRENT IN
SECONDARY WINDINGS
CURRENT SCALING VARIES
WITH OUTPUT LOADING
12561-015
まず、フライバック・コンバータを設計します。巻線の出力電圧
(例: 7.5 V または 15 V)を決定し、合計出力電力を合計電力計算
の 1 つの出力に当てはめます。
図 15. デュアル出力フライバック・コンバータ、トランスの
巻線の電流と電圧
図 15 に示す複数出力フライバック・コンバータでは、トランス
の合計アンペア-巻数は、連続的に変化させることができます。
ただし、波形の精細度と電圧レギュレーションを維持するには、
個別の巻線の電流を瞬時に変化させる必要があります。トランス
巻線での小さい漏れインダクタンスが重要です。この例では、ト
ランスの巻数比は 1:1:1:1 で、理想ダイオード、および 12 V dc 入
力を使用しています。
Rev. 0 | 11/15
AN-1316
アプリケーション・ノート
通常のフライバックの場合、すべての巻線が 1 つの磁気コアを共
有し、コア磁束が合計アンペア×巻数の積に比例し、磁路のリラ
クタンスの逆数に従って増減します。独立したインダクタを使用
した場合、結果は独立した(共有されていない)コアになります。
カップリング・コンデンサは、トランスの巻線とインダクタの間
を流れるあらゆる DC 電流をブロックするため、AC 電流のみが 2
つの磁気部品の間を通過します。
コンデンサの値は十分に大きく、
AC 電流によってコンデンサの両端に発生するリップル電圧はわ
ずかです。コンデンサが AC 短絡経路として機能し、回路動作の
単純な分析でリップル電圧は無視できます。
図 15 に示す通常のフライバックの例で、トランジスタがオンの
ときにトランス出力巻線は電流を流しません。
フライバックと Čuk
コンバータを組み合わせたトランス(またはその他の組み合わさ
れたトポロジ)には当てはまりません。これは、出力巻線がカッ
プリング・コンデンサを通じて L1 やその他のあらゆるインダク
タを駆動する必要があるためです。結果として、トランス出力巻
線の波形には、出力ダイオード電流とインダクタ磁化電流の両方
の成分が含まれます。1 次巻線電流の波形は、通常のフライバッ
クの場合と同様になり、インダクタンスはすべての磁気構造を並
列で組み合わせたものになります。図 12 の例で、トランスのイ
ンダクタンスは約 28 µH です。Coilcraft LPD6235 結合インダクタ
も同様に 47 µH です。このため、コンバータはフライバックと同
様に動作し、トランスのインダクタンスは並列等価値 17.5 µH に
等しくなります。
D1
C1
–
C3
+
–
–15.0V
OUTPUT
–
L1
0
0
C2
D2
+
+15.0V
OUTPUT
0
0
0
0
IDEALIZED VOLTAGE
ON L1 AND ALL WINDINGS
IDEALIZED CURRENT IN
PRIMARY WINDINGS
IDEALIZED CURRENT IN
SECONDARY WINDINGS
図 10 で、L1 の DC 電流は、−15 V 出力電流です。図 11 で、DC イ
ンダクタ電流は、+15 V 出力電流です。
図 12 で、
結合インダクタの一方の側は +15 V 出力電流を伝達し、
もう一方の側は −7.5 V 出力電流を伝達します。DC コア励起を決
定するには、これら 2 つの値を追加します。これはコモンモード・
チョークではありません。
Coilcraft と Cooper は、シングル・ソースとなる小型の結合イン
ダクタ(Coilcraft LPD6235 など)を提供しています。12 mm の角
形の結合インダクタは、Pulse、Wurth、Cooper、Coilcraft などの
メーカー間で互換性のあるフットプリントになっています。
サイクリック充電(IOUT/ スイッチング周波数に等しい)に対し
て平均充電が大きくなるように、まずカップリング・コンデンサ
の値を選択する必要があります。次に、
充電/容量を計算してリッ
プル電圧を求めます。この電圧は、DC 電圧の数パーセント(最
大 5 %)を超えてはいけません。セラミック・コンデンサは、印
加電圧とハンダ付け後の時間経過により大量の容量を失います。
このため、セラミック容量の定格について慎重に考慮してくださ
い。
(村田製作所では、これらの係数をグラフ化するオンライン・
ツールを提供しています)。印加電圧によるこの容量損失は、小
型パッケージの C × V 定格が高いデバイスに特に当てはまりま
す。出力コンデンサとカップリング・コンデンサに同じコンデン
サ定格を使用すると便利です。
L1 CURRENT
C3 CURRENT
C3 VOLTAGE
CURRENT SCALING VARIES
WITH OUTPUT LOADING
12561-016
–
PRIMARY
WINDING +
SEC1
+
TRANSFORMER
CONTROL –
WINDING
+
算ツールを使用します。特定のサイズで高いインダクタンスを提
供する小さいワイヤの巻数を増やすと、リップル電流とコア損失
が減少しますが、DC 飽和電流が減少し、DC 抵抗が増加します。
図 16. デュアル出力フライバック・コンバータ、トランス巻線の
電流と電圧、単一 2 次トポロジ
インダクタンス、コア損失、DC 抵抗、および飽和電流に基づい
て外部インダクタを選択します。通常、50 kHz ~ 100 kHz の周波
数でインダクタのピーク to ピーク・リップル電流が定格飽和電
流に近づいた場合、
過剰なコア損失が発生します。
可能であれば、
Coilcraft などのインダクタ・メーカーが提供しているコア損失計
12561-017
図 16 に示す複合フライバック - Čuk コンバータでは、トランス
の低い漏れインダクタンスは効率的なエネルギー伝達にとって重
要ですが、1 つの電圧領域の出力間のクロス・レギュレーション
にはほとんど影響を与えません。ダイオード D2 電流の重要な AC
成分は、インダクタ L1 ではなく、コンデンサ C3 を流れます。
重要な浮遊インダクタンスは、D1 と C1 の経路、および C3 と D2
の経路を通じて計測した値です。PCB レイアウトを慎重に行う
ことで、この浮遊インダクタンスは、通常のフライバックで使用
される良好なトランスで得ることができる最小漏れインダクタン
スよりも大幅に低くなります。
図 17. ボビン・エクステンダによるプロトタイプ・
フライバック・トランス
図 17 に、PQ2625 3F3 とボビン・エクステンダを使用し、10 mm
の沿面距離を提供しているトランスを示します。これが、図 18 に
示すコンバータで使用したトランスです。
Rev. 0 | 12/15
AN-1316
アプリケーション・ノート
C23
L2
D8
C27
+5.0V
SELV
ADP1621
1 SDSN
2 GND
3
R17
C10
C8
R4
COMP
LS +7.5V
C28
–DC LINK
R13
C5
ENABLE
R10
LS +15.0V
C26
D7
D9
R3
C18
U1
C4
R7
R6
C1
IN 10
R8
C2
+
GATE 7
5 FREQ
PGND 6
D5
D20
C9
Q1
C6
C7
R12
U +7.5V
C33
R14
U MOTOR
R11
D16
C30
R9
V –7.5V
D6
C32
C31
L4
V +15.0V
C29
D15
R1
R2
C13
D13
+12.0V SELV
C22
R16
C14
V MOTOR
L5
V +15.0V
C19
D2
C11
R15
図 18. 完全なコンバータの簡略化した回路図
表 5. 完全なコンバータの部品表
Item
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
Reference Designator
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
C16
C17
C18
C19
C20
C21
C22
C23
C24
C25
C26
C27
Value
100 µF
1.00E-05
10 nF
100 pF
2.2 µF
1.0 µF
1.0 µF
10 nF
100 pF
Do not place
100 pF
2.2 µF
100 nF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
100 pF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
100 pF
Description
Nichicon UCL1C101MCL6GS
16 V, X5R, 1206
50 V, X7R, 0603
50 V, NP0, 0603
0805, X5R, 25 V
16 V, X5R, 0603
16 V, X5R, 0603
50 V, X7R, 0603
50 V, NP0, 0603
Do not place
50 V, NP0, 0603
0805, X5R, 25 V
50 V, X7R, 0603
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
50 V, NP0, 0603
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
50 V, NP0, 0603
Rev. 0 | 13/15
EN
3
R18
5
VOUT
R19
W +5.0V
U3
4
SENSE/
ADJ
ADP7118
C34
W MOTOR
4
SENSE/
ADJ
GND
2
V +7.5V
VIN
1
C12
D3
W –7.5V
C16
V +5.0V
U2
ADP7118
C37
D12
C15
5
VOUT
VIN
1
C17
R5
U –7.5V
U +15.0V
T1
CS 9
PIN 8
4 FB
C20
C21
D4
L3
C24
GND
2
EN
3
R20
V +7.5V
R21
12561-018
C25
C3
LS –7.5V
D17
AN-1316
アプリケーション・ノート
Item
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
Reference Designator
C28
C29
C30
C31
C32
C33
C34
C37
D2
D3
D4
D5
D6
D7
D8
D9
D12
D13
D15
D16
D17
D20
L2
L3
L4
L5
Q1
R1
R2
R3
R4
R5
R6
R7
R8
R9
R10
R11
R12
R13
R14
R15
R16
R17
R18
R19
R20
R21
T1
U1
U2
U3
Value
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
2.2 µF
MBR0560
MBR0560
MBR0560
MBR0560
MBR0560
MBR0560
MBR0560
LL101A
MBR0560
MBR0560
MBR0560
LL103A
MBR0560
MBR0560
LPD6235-473
LPD6235-473
LPD6235-473
LPD6235-473
IRLML0060
Do not place
0.033 Ω, 5%
499 kΩ, 1%
100 kΩ, 1%
100 kΩ, 1%
10 Ω, 1%
10 Ω, 1%
357 Ω, 1%
619 Ω, 1%
2.00E+04
8.2 Ω, 5%
200 Ω, 1%
Do not place
Do not place
Do not place
Do not place
4.99 kΩ, 1%
35.7 kΩ, 1%
10 kΩ, 1%
35.7 kΩ, 1%
10 kΩ, 1%
Transformer
ADP1621ARMZ
ADP7118AUJZ-5.0
ADP7118AUJZ-5.0
Description
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
0805, X5R, 25 V
Micro Commercial
Micro Commercial
Micro Commercial
Micro Commercial
Micro Commercial
Micro Commercial
Micro Commercial
Vishay
Micro Commercial
Micro Commercial
Micro Commercial
Vishay
Micro Commercial
Micro Commercial
Coilcraft
Coilcraft
Coilcraft
Coilcraft
International rectifier
Do not place
0805, Susumu
0603
0603
0603
0603
0603
1206
1206
1206
1206
0603
1206
1206
1206
1206
0603
0603
0603
0603
0603
Described in text
10-pin MSOP
5-pin TSOT
5-pin TSOT
Rev. 0 | 14/15
AN-1316
アプリケーション・ノート
結論
このアプリケーション・ノートでは、産業用モーター・ドライブ
のハイサイド/ローサイド・ゲート・ドライブおよび絶縁された
電流検出 IC 用の絶縁されたバイアス電源を生成する方法につい
ていくつか説明しました。チャージ・ポンプやブートストラップ
電源などのメリットと制限事項についても取り上げました。
また、
トランス絶縁トポロジは、効率、柔軟性、および安全バリアに関
して明白なメリットをもたらすことについても説明しました。フ
ライバック・トポロジは、これらのバイアス電源の複数の出力特
性に最適です。ただし、複数の出力または消費型のレール分割の
あるゲート・ドライバ・バイアス電源用の標準のフライバック・
コンバータ・ソリューションは、それぞれ高いトランス・ピン使
用率と低い効率による制限を受けます。さらに、代表的な 2 次検
出レギュレーション手法では、不十分なクロス・レギュレーショ
ンによる問題の影響を受けます。これらの制限事項を軽減するソ
リューションを提案しました。1 次側検出によりクロス・レギュ
レーション全体を大幅に向上できます。巻線の間に 2 次側カップ
リング容量を追加して、レギュレーションを大幅に向上させます。
トランスの巻線をディスクリート・インダクタまたは結合インダ
クタと交換して、
トランスのピン配置に関する要件を軽減します。
クロス・レギュレーションの結果を示し、
結合インダクタ出力バー
ジョンの完全な回路図と部品表を提供しました。ディスクリート・
インダクタ・バージョンも最大 800 V の DC バスで実行される完
全な
3 相インバータ・プラットフォームとして実装しました。
図 19 に、EV-MCS-ISOINV-Z 絶縁インバータ・プラットフォー
ム上のバイアス回路の写真を示します。このプラットフォー
ム は 、 ア ナ ロ グ ・ デ バ イ セ ズ の Web サ イ ト
(www.analog.com/EVAL-ISO-INVERTER-MC)から注文できます。
GATE DRIVES
SECONDARY
12561-019
PRIMARY
ISOLATED CURRENT
SENSE
図 19. 3 相モーター・コントロール・インバータ、バイアス電源付き
Rev. 0 | 15/15
Similar pages