日本語参考資料 最新版英語アプリケーション・ノートはこちら AN-1359 アプリケーション・ノート 単電源システムで高精度の AD5761R バイポーラ DAC を採用するために ADP5070 を使用した低ノイズで両電源のソリューション Estibaliz Sanz Obaldia、James Jasper Macasaet 著 はじめに このアプリケーション・ノートでは、 ADP5070 DC/DC スイッチ ング・レギュレータを ADP7142 および ADP7182 CMOS（相補型 金属酸化物半導体）LDO（低ドロップアウト）リニア電圧レギュ レータ、LC フィルタ、および抵抗分圧器と組み合わせて、5 V 単 電圧電源から両電源を生成する回路について説明します。 バイポー ラ D/A コンバータ（DAC）である AD5761R は、バイポーラ出力 電圧範囲を実現するために両電源を必要とします。 このアプリケー ション・ノートでは、 5 V 単電源のみが使用できる計装アプリケー ションに最適な回路構成の詳細について説明します。 バイポーラ DAC 出力を実現するためのユニポーラ 5 V 電源ソ リューションとして ADP5070、ADP7142、ADP7182、LC フィル タを組み合わせると、ユニポーラおよびバイポーラの電圧範囲を 出力し、ベンチ電源によって供給される DAC と同等のノイズ性 能を達成することができます。 このアプリケーション・ノートに記載されている電力スペクトル 分析、電圧出力ノイズ、および AC 性能データは、このソリュー ションの性能をサポートします。 システムでどのテストを実行するかによって、推奨電源の構成は 異なる結果をもたらします。例えば、ADP5070 電源と追加の LC フィルタを組み合わせた構成は、DAC の内部リファレンスを使 用した場合に 10 Hz ～ 10 kHz のスペクトル・ノイズを低減する のに最適です。それに対して、外部電源は、外部リファレンスを 使用したスペクトル分析で最高の結果をもたらします。周波数帯 域幅（10 kHz ～ 10 MHz）が高い場合、CMOS LDO リニア電圧 レギュレータを ADP5070 電源に追加すると、最高のスペクトル・ ノイズ性能が得られます。LC フィルタと LDO の構成で生成され る 1.2 MHz のスイッチング・スプリアス・レベルは、外部電源の 構成に匹敵します。 内蔵されているノイズ測定機能を使用し、システムの感度に応じ てノイズ・レベルごとに異なる可能性のあるソリューションを判 断します。AD5761R のノイズ除去機能により、0.1 Hz ～ 10 Hz の 出力ノイズ測定間で大きな違いは見られません。追加の LDO を 使用した場合、AD5761R の出力ノイズは大幅に改善され、ベー スライン測定に匹敵する性能になります。 AC 性能テストで、 AD5761Rは提示されたすべての電源構成でデー タシートの仕様範囲内で動作します。 AD5761R は、出力アンプ、リファレンス・バッファ、温度係数 が最大 5 ppm/°C の内部リファレンスが統合された 16 ビット DAC です。AD5761R は、最大 30 V のユニポーラ電源、または −16.5 V ～ 0 V（VSS）と 4.75 V ～ 16.5 V（VDD）のバイポーラ電源で動作 します。AD5761R は、8 つのプログラマブル出力範囲、35 nV/ √Hz のノイズ、選択した範囲で 7.5 µs のセトリング・タイムを 提供します。 2.5 V 電圧リファレンスである ADR4525 は、このアプリケーショ ン・ノートで説明しているテスト全般において、超低ノイズ電圧 リファレンスを必要とするアプリケーションに対応するための外 部リファレンスとして使用されています。 ADP5070 は、調整された正側レールと負側レールを個別に生成 するデュアル高性能 DC/DC レギュレータです。2.85 V ～ 15 V の 入力電圧範囲により、さまざまなアプリケーションをサポートで きます。両方のレギュレータに内蔵されたメイン・スイッチによ り、最大 +39 V の調整可能な正の出力電圧に加え、入力電圧より −39 V 低い負の出力電圧を生成できます。ADP5070 は、ピンで選 択可能なスイッチング周波数 1.2 MHz / 2.4 MHz で動作します。 さらに、レギュレータには、電磁干渉（EMI）を低減するための MOSFET 駆動段のスルー・レート制御回路が組み込まれていま す。 ADP7142 は、2.7 V ～ 40 V で動作し、最大 200 mA の電流を出力 する LDO リニア電圧レギュレータです。 この入力電圧の高い LDO リニア電圧レギュレータは、40 V ～ 1.2 V のレールを駆動する高 性能アナログ回路やミックスド・シグナル回路を調整するのに最 適です。このデバイスは専用のアーキテクチャを使用して、高い 電源電圧変動除去と低ノイズを提供し、優れたライン過渡応答と 負荷過渡応答を実現します。ADP7142 レギュレータの出力ノイ ズは、5 V 以下で 11 μV rms です。5 V オプションの出力電圧を 15 V に調整可能で、35 μV rms 未満のノイズ・レベルを達成します。 ADP7182 は、-2.7 V ～ -28 V で動作し、最大 -200 mA の電流を出 力する LDO リニア電圧レギュレータです。この負入力電圧の高 い LDO リニア電圧レギュレータは、−27 V ～ −1.2 V のレールを 駆動する高性能アナログ回路やミックスド・シグナル回路を調整 するのに最適です。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. 0 ©2016 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 Rev. 0 | 1/16 AN-1359 アプリケーション・ノート 目次 はじめに .......................................................................................... 1 ADP5070 構成............................................................................. 7 改訂履歴 .......................................................................................... 2 AD5761R 電源構成 .................................................................... 7 バイポーラ DAC ............................................................................. 3 電源スペクトル分析 .................................................................. 7 バイポーラ・レンジの生成 ...................................................... 3 AD5761R 出力電圧ノイズ....................................................... 11 単電源システムをサポートするように構成された AD5761R .. 4 AC 性能 ..................................................................................... 16 回路説明 ...................................................................................... 4 測定と結果 ...................................................................................... 7 改訂履歴 12/15—Revision 0:初版 Rev. 0 | 2/16 AN-1359 アプリケーション・ノート バイポーラ DAC テストと測定、データ収集、アクチュエーター制御、産業用オー トメーションなどのアプリケーションは、動作中に電圧範囲が変 わることがあるため、さまざまな電圧範囲を必要とします。 バイポーラ・レンジの生成 乗算型 DAC や nanoDAC などの単電源 DAC は、バイポーラ出力 範囲の生成に使用できます。ただし、これらの DAC を使用して バイポーラ出力範囲を生成するには、外付けディスクリート部品 を追加する必要があります。このタイプのソリューションの基本 構成では、汎用 DAC と後続の増幅段、オフセット段が含まれて います。図 1 に、 単電源 DAC を使用したディスクリート・ソリュー ションの例を示します。ディスクリート・ソリューションは、ボー ド面積、システム全体の性能、 コストが重要でないアプリケーショ ンで利用できます。図 1 の回路を実装するには、23 mm2 の概算 面積が必要です。この見積もりは、最終出力信号の品質を低下さ せる、外付け部品の増加によって発生するあらゆる誤差を考慮し ています。高価な高精度抵抗を追加してシステム性能を最適化す ると、コストが増加します。 バイポーラ DAC は、ユニポーラ電圧とバイポーラ電圧の両方を 出力できます。これを実現するには、両電源が必要です。バイポー ラ出力範囲を生成する場合、設計の複雑さとバイポーラ・レンジ を達成するための実際の構成を考慮してください。 リファレンス、出力バッファ、リファレンス・バッファが内蔵さ れた完全なソリューションを提供していないバイポーラ DAC も 存在します。このような場合は、設計時間、ファクタ・フォーム、 および適切なデバイスの選択プロセスにより、アプリケーション の複雑度が増します。 AD5761R は、必要なすべての機能を提供し、バッファ付きリファ レンスと出力バッファを統合する完全なソリューションです。デ カップリング・コンデンサは、回路に含まれている唯一の外付け 部品です。DC/DC スイッチング・レギュレータ、LC フィルタ、 LDO リニア電圧レギュレータ、抵抗分圧器を使用した AD5761R の推奨構成は、 標準の 5V 単電源のみを使用できるアプリケーショ ンをサポートしています。 +5V +15V RFB VDD REFF REFS CS DIN SCLK LDAC RFB RINV ±5V BIPOLAR OUTPUT INV +15V ±10V BIPOLAR OUTPUT VOUT AD5542 –15V DGND AGNDF AGNDS –15V R R 13102-001 +5V 図 2 に、図 1 でバイポーラ・レンジを生成するのに必要とされた 外付け部品が内蔵された AD5761R を示します。 AD5761R は、3 mm × 3 mm LFCSP パッケージを採用しています。 図 1.±10 V で構成された単電源 DAC VREFIN/VREFOUT AD5761R 2.5V REFERENCE DVCC ALERT SDI SCLK SYNC SDO INPUT SHIFT REGISTER AND CONTROL LOGIC 12/16 INPUT REG DAC REG REFERENCE BUFFERS 12/16 12-BIT/ 16-BIT DAC RESET CLEAR DNC DGND VSS LDAC AGND NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 図 2. AD5761R 機能ブロック図 Rev. 0 | 3/16 VOUT 0V TO 5V 0V TO 10V 0V TO 16V 0V TO 20V ±3V ±5V ±10V −2.5V TO +7.5V 13102-002 VDD AN-1359 アプリケーション・ノート 単電源システムをサポートするように構成された AD5761R 図 3 に AD5761R の電源構成を示します。ここで、VDD と VSS は 初期ユニポーラ 5 V 単電源とは異なる方法で生成されています。 回路説明 図 2 に示す AD5761R DAC は 4 つのユニポーラ出力範囲（0 V ～ 5 V、0 V ～ 10 V、0 V ～ 16 V、0 V ～ 20 V）と 4 つのバイポー ラ出力範囲（−2.5 V ～ 7.5 V、±3 V、±5 V、±10 V）を実現し ています。 表 1. 電源構成を選択するためのリンクの詳細 このアプリケーション・ノートに記載された AD5761R は、8 つ のすべての出力範囲をカバーできるように特定の電源電圧で駆動 されています。AD5761R は、電圧電源の他に 1 V の最小ヘッド ルーム／フットルームを必要とするため、21 V の最小 VDD と −11 V の最大 VSS を DAC に供給します。DAC を使用して低い範囲の 電圧を出力する場合は、低い電源電圧を供給します。 • Link Inserted 21.1 V Link Removed 23.2 V LK8 −11 V −13 V DC/DC スイッチング・レギュレータ ADP5070 出力電圧は +21 V ～ −11 V に調整されます。これらの 電源電圧は、AD5761R が DAC からの 8 つのすべてのプログラマ ブル出力範囲をカバーするのに必要です。 図 3 に、 主にスイッチング・リップルを打ち消すための 2 つのフィ ルタ部品を示します。LC フィルタ（レギュレータの制御ループ 内に配置） を初期リップル・フィルタとして追加しました。 LC フィ ルタには、リップル周波数での大幅な減衰を実現する値が含まれ ています。リップルをさらに打ち消すために、オプションの 2 段 LDO リニア電圧レギュレータをスイッチング・レギュレータの 出力段に追加しました。 LC フィルタ単独の場合、 AD5761R はデー タシートの仕様範囲内で動作できますが、より低いノイズ要件が 求められる場合は出力段で LDO をカスケード接続できます。 ADP5070 と抵抗ラダー。この場合は、LK1、LK2、LK7、LK8 リンクを挿入します。 ADP5070 と抵抗 ラダ ーおよび リニ ア電圧レ ギュ レー タ （ADP7142 および ADP7182）。この場合は、LK1、LK2、LK7、 LK8 リンクを除去します。 LK1 および LK2 リンクは、回路内のリニア電圧レギュレータを バイパスし、LK7 および LK8 リンクは、これらのリニア電圧レ ギュレータの直前で使用可能な電圧を決定します。表 1 に、LK7 および LK8 リンク構成のテスト・ポイント A とテスト・ポイン ト B で使用可能な電圧を示します。 U7 ADP5070ACPZ 8 6 7 14 INBK SS SW1 20 15 PVIN1 17 16 PVIN2 PVINSYS A OUTPUT FILTERS L4 6.8µH EN1 VREG LK1 1 COMP1 D1 R22 NSR0240HT1G SOD-323 6.65Ω L1 C25 2.2µF FB1 10µF 1.5µH C16 C14 10µF 10µF PGND R26 47.5kΩ COMP2 2 SYNC 4 3 SLEW SEQ VREF C32 12 1µF AGND SW2 EP 13 21 R31 1.87kΩ VOUT 7 EN SENSE/ADJ EP(GND) SS 1 VDD = +21V 2 5 GND 3 C3 2.2µF R4 C7 5.1kΩ R7 50kΩ 1nF LK7 C2 0.47µF R5 160kΩ LK8 R29 11 18 4 4.87kΩ R28 5.9kΩ FB2 2.2µF R27 5 19 VIN C8 LK2 15.4kΩ D2 NSR0240HT1G SOD-323 L3 6.8µH R23 C26 2.2µF R30 86.6kΩ 7 C20 6.98Ω L2 10µF 1µH C17 10µF C15 10µF C11 B 2.2µF AGND 8 9 4 OUTPUT FILTERS U3 ADP7182ACPZ VIN VOUT VIN VOUT EP(GND) EN NC GND ADJ 6 1 VSS = –11V 2 5 3 C4 2.2µF R3 82kΩ C1 2.2µF R2 887Ω R1 10kΩ 13102-003 10 EN2 U2 ADP7142ACPZN-5.0-R7 6 C19 AGND 9 Test Conditions/ Comments Voltage measured at Test Point A Voltage measured at Test Point B ADR4525 も 2.5 V のリファレンス電圧を外部から供給できます。 このアプリケーション・ノートでは、必要な VDD および VSS 電 圧を提供する 2 つの電源構成を示します。 システムの許容ノイズ・ レベルは、DAC への最適な電源供給方法を決定します。2 つの 構成は、次の項目で構成されています。 • Link LK7 図 3. AD5761R 電源構成 Rev. 0 | 4/16 AN-1359 アプリケーション・ノート ADP7182 および ADP7142 のデータシートで説明しているように、 超低出力ノイズを得るには出力電圧を設定する抵抗分圧器に 2 つ の部品を追加する必要があります。誤差アンプの AC ゲインを低 減するために CNR（C1、C2）と RNR（R2、R4）を RFB1（R3、R5） に並列接続しました。 リニア電圧レギュレータ ADP5070 と ADP7182 および ADP7142 リニア電圧レギュレータ の組み合わせは、最もノイズが小さい +21 V および −11 V 電圧電 源を得るためのこの回路での代替方法です。 この方法では、 LK1、 LK2、LK7、LK8 は除去します。 スイッチング・レギュレータの出力段にリニア電圧レギュレータ を追加することで、受動フィルタでは完全に取り除くことができ ない DAC 出力に組み込まれたノイズを軽減できます。 ADP5070 は、 +39 V の正の電圧と –39 V の負の電圧を出力します。 図 4 に、これらの電圧を ADP7142 と ADP7182 の許容入力電圧に 調整するのに必要な抵抗分圧器を構成している抵抗（R26、R27、 R31 および R28、R29、R30）の値を示します。リニア電圧レギュ レータの目的の出力電圧の他に 2 V の最小ヘッドルーム／フット ルームが必要です。 抵抗分圧器 図 5 に、抵抗分圧器を使用して ADP5070 の正および負の出力電 圧を AD5761R に必要な +21 V VDD および -11 V VSS 電圧電源に調 整する方法を示します。この構成には、LK1、LK2、LK7、LK8 リ ンクが挿入されるリニア電圧レギュレータは含まれていません。 ADP7142 および ADP7182 リニア電圧レギュレータは、可能な限 り小さいノイズで電圧信号を出力できるように構成されています。 +23.2V U2 ADP7142ACPZN-5.0-R7 6 SW1 VIN VOUT C8 R26 47.5kΩ 2.2µF 4 7 R27 FB1 C32 1µF R28 5.9kΩ R31 1.87kΩ EP(GND) SS 2 R5 160kΩ 5 GND 3 4.87kΩ VDD = +21V C2 0.47µF C3 2.2µF R4 C7 5.1kΩ R7 50kΩ 1nF R29 FB2 –13V 15.4kΩ R30 86.6kΩ 7 SW2 C11 8 9 2.2µF 4 U3 ADP7182ACPZ VIN VOUT VIN VOUT EP(GND) EN NC GND ADJ 6 1 VSS = –11V 2 5 C4 2.2µF C1 2.2µF R3 82kΩ R2 3 887Ω 13102-004 R1 10kΩ 図 4. ADP5070 とリニア電圧レギュレータによる AD5761R 電源構成 LK1 INSERTED VDD = +21V SW1 LK7 INSERTED R26 47.5kΩ FB1 VREF = 1.60V C32 R28 5.9kΩ FB2 1µF R31 1.87kΩ LK8 INSERTED R30 86.6kΩ SW2 LK2 INSERTED VSS = –11V 図 5. ADP5070 と抵抗分圧器による AD5761R 電源構成 Rev. 0 | 5/16 13102-005 VREF = 1.60V SENSE/ADJ EN 1 AN-1359 アプリケーション・ノート DVCC デジタル電源 • 図 6 に、外部 5 V 電圧信号または 5 V_LDO から AD5761R にデジ タル電源を供給する方法を示します。これは、ADP5070 によっ て生成され、ADP7142 レギュレータによって調整された低ノイ ズ電圧信号です。 • リファレンス電圧 LK4 は位置 A に短絡できます。この場合、外部電圧が VREFIN/VREFOUT SMB コネクタへの入力です。内部リファレン スを使用する場合、このコネクタで 2.5 V を外部用途で使用 できます。 LK4 を位置 C に短絡した場合、リファレンス電圧は超低ノ イズ、高精度電圧リファレンスである ADR4525 から供給さ れます。 AD5761R は 2.5 V、5 ppm/°C 内部電圧リファレンスを搭載して います。これはデフォルトでオンになっています。図 6 に、LK4 の位置に応じて DAC に供給できる 2 つの外部電源を示します。 +5V_LDO +5V 0.1µF C23 0.1µF C24 R19 0Ω R20 R21 0Ω DNP VDD A LK3 10µF C12 B + + 0.1µF C13 2 3 4 REFIN VDD DVCC C27 DNC U1 SDO AD5761RBRUZ LDAC CLEAR RESET VOUT ALERT 9 TP2 7 1 0.1µF VOUT +VIN 2 +5V_LDO GND 4 VOUT TP8 ALERT R15 10kΩ DVCC DGND 0.1µF C9 10µF C10 13102-006 11 SDI VSS 10 SCLK AGND 12 C 6 CLR RESET 14 SYNC 5 SDO LDAC 13 8 U6 ADR4525BRZ 6 + SDIN LK4 A DGND SCLK VREFIN/VREFOUT DVCC 16 SYNC TP10 0.1µF C6 15 DGND 10µF C5 VSS 図 6. AD5761R チップ接続 Rev. 0 | 6/16 AN-1359 アプリケーション・ノート 測定と結果 ADP5070 構成 DAC の内部リファレンスと ADR4525 の外部リファレンスを使用 して AD5761R の性能もテストしました。 可能な限り高いリップル振幅を与えて、最大の条件の結果を得る には、ADP5070 のスイッチング周波数を 1.2 MHz に設定し、高 速スルー・モードにします。 電源スペクトル分析 このセクションで説明している結果は、選択した電源構成に応じ て DAC 出力スペクトルがどのように変化するかを示しています。 図 7 ～図 20 に示したスペクトル分析の最大スペクトル応答レベ ルを集めたものを表 2 と表 3 に示します。 AD5761R 電源構成 このセクションで説明する一連の測定では、このバイポーラ DAC の代表的な出力範囲である ±10 V 出力電圧範囲の 3 つのデータ・ コード（ゼロスケール、ハーフスケール、フルスケール）でテス トした AD5761R DAC を示します。一連の測定において、 AD5761R は 4 つの異なる電源構成で駆動されています。 • • • • 表 4 に、10 kHz ～ 10 MHz 周波数のスペクトル分析の 1.2 MHz ス イッチング周波数での最大スペクトル応答レベルを示します。電 源構成に LC フィルタを追加することで AD5761R が設定された 仕様である 20.6 dBµV 以内に保たれます。これは 0.1 LSB レベル を表します。LDO を 2 段目のフィルタとして追加することで、 外部電源動作に匹敵するレベルまでリップルが低減し、最小限の ノイズ出力で DAC を実行できます。 外部電源（Agilent） DC/DC スイッチング・レギュレータ（ADP5070）と LC 出力 フィルタ DC/DC スイッチング・レギュレータ （ADP5070） と CMOS LDO リニア電圧レギュレータ（ADP7142 と ADP7182）（この電 源構成は、AC 性能テストに含まれていません） DC/DC スイッチング・レギュレータ（ADP5070）、LC 出力 フィルタ、CMOS LDO リニア電圧レギュレータ（ADP7142 と ADP7182） 表 2. DAC データ・コード（dBµV）ごとの AD5761R 最大スペクトル・レベル、10 Hz ～ 10 kHz Internal Reference Power Supply Configuration Zero-Scale Half-Scale Full-Scale External Reference Zero-Scale Half-Scale Full-Scale External Supply 8.00 3.63 7.04 2.60 3.39 1.45 ADP5070 and LC Output Filters 6.57 2.41 8.01 2.58 3.34 3.59 ADP5070, LC Output Filters, and CMOS LDO Linear Regulators 7.4 3.91 5.96 1.68 2.49 3.32 表 3. DAC コード（dBµV）ごとの AD5761R 最大スペクトル・レベル、10 kHz ～ 10 MHz Internal Reference External Reference Power Supply Configuration Zero-Scale Half-Scale Full-Scale Zero-Scale Half-Scale Full-Scale External Supply 2.23 −1.57 0.58 9.33 −1.55 10.55 ADP5070 and LC Output Filters 1.19 −0.62 4.37 10.27 1.73 9.64 ADP5070 and CMOS LDO Linear Regulators 1.85 −0.93 0.69 9.89 −0.98 9.22 ADP5070, LC Output Filters, and CMOS LDO Linear Regulators 1.94 −2.20 −0.06 9.99 −1.60 10.03 表 4. DAC データ・コード（dBµV）ごとの AD5761R 1.2 MHz スペクトル・レベル、10 kHz ～ 10 MHz Internal Reference External Reference Power Supply Configuration Zero-Scale Half-Scale Full-Scale Zero-Scale Half-Scale Full-Scale External Supply −17.07 −17.06 −16.96 −16.49 −17.48 −17.5 ADP5070 and LC Output Filters −14.99 −11.47 −2.44 −15.69 −10.34 −3.62 ADP5070 and CMOS LDO Linear Regulators −16.78 −17.93 −16.68 −17.51 −18.37 −16.63 ADP5070, LC Output Filters, and CMOS LDO Linear Regulators −17.07 −18.39 −17.64 −16.53 −16.43 −17.01 Rev. 0 | 7/16 AN-1359 アプリケーション・ノート 外部電源と AD5761R の構成 60 図 7 ～図 10 に示しているスペクトルのパターンは、後続の AD5761R DAC および ADP5070 ダイレクト・スイッチング・レ ギュレータ評価の基準プロットとして使用します。各図の赤い点 線は、スペクトル・レベルの閾値を表します。閾値は 20.6 dBµV に設定されていて、約 0.1 LSB の値を表します。図 7 ～図 20 で、 RBW は分解能帯域幅、VBW はビデオ帯域幅、REF はリファレ ンス値です。 50 LEVEL (dBµV) 40 20 –20 30 –30 10k CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 1M 10M 図 9. 外部電源と AD5761R 構成の出力スペクトル分析、 内部リファレンス（10 kHz ～ 10 MHz） 60 –10 50 13102-007 –20 1k 10k LEVEL (dBµV) 100 RBW: 3Hz; VBW: 1Hz REF: 60dBµV 40 FREQUENCY (Hz) 図 7. 外部電源と AD5761R 構成の出力スペクトル分析、 内部リファレンス（10 Hz ～ 10 kHz） 30 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 0 60 RBW: 3Hz; VBW: 1Hz REF: 60dBµV –10 40 –20 30 –30 10k 100k 1M 10M FREQUENCY (Hz) 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 図 10. 外部電源と AD5761R 構成の出力スペクトル分析、 外部リファレンス（10 kHz ～ 10 MHz） 0 –10 13102-008 –20 –30 10 100k FREQUENCY (Hz) 20 50 13102-009 –10 40 –30 10 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 13102-010 LEVEL (dBµV) RBW: 3Hz; VBW: 1Hz REF: 60dBµV 0 LEVEL (dBµV) 30 0 60 50 RBW: 30Hz; VBW: 10Hz REF: 60dBµV 100 1k 10k FREQUENCY (Hz) 図 8. 外部電源と AD5761R 構成の出力スペクトル分析、 外部リファレンス（10 Hz ～ 10 kHz） Rev. 0 | 8/16 AN-1359 アプリケーション・ノート DC/DC スイッチング・レギュレータおよび LC 出力フィルタ 電源構成 この電源構成では、初期リップル除去に LC フィルタを使用し、 バイポーラ電源範囲を生成するのに ADP5070 ダイレクト・スイッ チング・レギュレータを使用しています。図 11 と図 12 に、10 Hz ～ 10 kHz の周波数帯域幅のリップル・レベルを示します。図 13 と図 14 に、10 kHz ～ 10 MHz の周波数帯域幅のリップル・レベ ルを示します。 図 13 と図 14 に、1 MHz での周波数スパイクを示します。LC フィ ルタは、ADP5070 DC/DC レギュレータからのこのリップルの振 幅を十分に低減しません。この電源ソリューションの性能は、ス ペクトル分析には適していません。 60 50 40 30 20 0 30 –10 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 –20 –30 10k 0 100 1k 50 図 11. ADP5070、LC フィルタ、AD5761R 電源構成の出力スペ クトル分析、内部リファレンス（10 Hz ～ 10 kHz） 40 LEVEL (dBµV) LEVEL (dBµV) 60 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 3Hz; VBW: 1Hz REF: 60dBµV SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 30 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 0 30 –10 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 –20 –30 10k 0 100k 1M 10M FREQUENCY (Hz) –10 図 14. ADP5070、LC フィルタ、AD5761R 電源構成の出力スペ クトル分析、外部リファレンス（10 kHz ～ 10 MHz） 13102-012 –20 –30 10 10M 60 10k FREQUENCY (Hz) 40 1M 図 13. ADP5070、LC フィルタ、AD5761R 電源構成の出力スペ クトル分析、内部リファレンス（10 kHz ～ 10 MHz） 13102-011 –20 50 100k FREQUENCY (Hz) –10 –30 10 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 13102-013 LEVEL (dBµV) 40 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 3Hz; VBW: 1Hz REF: 60dBµV 13102-014 50 LEVEL (dBµV) 60 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 100 1k 10k FREQUENCY (Hz) 図 12. ADP5070、LC フィルタ、AD5761R 電源構成の出力スペ クトル分析、外部リファレンス（10 Hz ～ 10 kHz） Rev. 0 | 9/16 AN-1359 アプリケーション・ノート DC/DC スイッチング・レギュレータと CMOS LDO リニア電 圧レギュレータ電源構成 DC/DC スイッチング・レギュレータ、LC 出力フィルタ、お よび CMOS LDO リニア電圧レギュレータ電源構成 ADP5070 DC/DC レギュレータの出力に LDO を追加することで、 DC/DC スイッチング・レギュレータおよび LC 出力フィルタ電源 構成のセクションの 1 MHz 周波数で観測されるスパイクを大幅 に低減できます。この低減は、電源回路に LC フィルタを追加し なくても、優れた性能が得られることを表しています。 DC/DC スイッチング・レギュレータおよび LC 出力フィルタ電源 構成に 2 つの LDO を追加すると、アナログ電源でのリップルが さらにフィルタ処理されます。ADP7142 はアナログ正電源（VDD） で使用し、ADP7182 はアナログ負電源に配置します。 図 15 と図 16 に、高周波数での ADP5070、LDO、および AD5761R 電源構成を示します。 60 30 60 20 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 40 LEVEL (dBµV) 0 –10 –30 10k 13102-015 –20 100k 1M 10M LEVEL (dBµV) CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 –20 –30 10 60 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 100 1k 10k FREQUENCY (Hz) 図 17. ADP5070、LC フィルタ、LDO、AD5761R 電源構成の出 力スペクトル分析、内部リファレンス（10 Hz ～ 10 kHz） 30 60 20 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 40 LEVEL (dBµV) 0 –10 13102-016 –20 –30 10k 20 –10 図 15. ADP5070、LDO、AD5761R 電源構成の出力スペクトル分 析、内部リファレンス（10 kHz ～ 10 MHz） 40 30 0 FREQUENCY (Hz) 50 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 3Hz; VBW: 1Hz REF: 60dBµV 13102-017 LEVEL (dBµV) 40 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 100k 1M 10M SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 3Hz; VBW: 1Hz REF: 60dBµV 30 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 0 FREQUENCY (Hz) –10 図 16. ADP5070、LDO、AD5761R 電源構成の出力スペクトル分 析、外部リファレンス（10 kHz ～ 10 MHz） フィルタリング段の追加を希望する場合は、DC/DC レギュレー タに LC フィルタと LDO を使用して同様の性能を発揮する電源 構成について DC/DC スイッチング・レギュレータ、LC 出力フィ ルタ、および CMOS LDO リニア電圧レギュレータ電源構成のセク ションを参照してください。 –20 –30 10 13102-018 50 DC/DC スイッチング・レギュレータと CMOS LDO リニア電圧レ ギュレータ電源構成のセクションで説明したように、周波数の高 い場合は、 望ましくない周波数にスパイクが追加されることなく、 優れた出力スペクトル性能を得るのに ADP5070 DC/DC スイッチ 出力に LDO を追加するだけで十分です。LC フィルタも出力ノイ ズ除去に作用しますが、出力ノイズを軽減する最大の要素は LDO です。ただし、LC フィルタは、高周波リップルを十分にフィル タ処理するために推奨されるオプションです。 100 1k 10k FREQUENCY (Hz) 図 18. ADP5070、LC フィルタ、LDO、AD5761R 電源構成の出 力スペクトル分析、外部リファレンス（10 Hz ～ 10 kHz） Rev. 0 | 10/16 AN-1359 アプリケーション・ノート 60 50 LEVEL (dBµV) 40 AD5761R 出力電圧ノイズ SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 高精度な応答を提供するには、DAC の出力で得られるピーク to ピーク・ノイズを 1 LSB（16 ビット分解能および 20 V ピーク to ピーク電圧範囲では 305.17 µV）未満に保ちます。AD5761R の出 力ノイズの代表値は、0.1 Hz ～ 10 Hz の周波数帯域幅で 15 µV p-p、100 kHz 周波数帯域幅で 35 µV rms（約 100 µV p-p と等価） です。AD5761R の±10 V 範囲の出力のノイズを 0.1 Hz ～ 10 Hz 周 波数範囲および 100 kHz 帯域幅にわたって 100 秒間測定しました。 30 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 0 3 つの異なる構成のテスト結果は、DAC が AD5761R データシー トの仕様範囲内で動作していることを示しています。 図 21 ～図 34 は、各構成および周波数帯域幅の DAC の出力でのノイズを示し ています。表 5 ～表 11 は、使用可能な電源構成の DAC の出力の 最大ピーク to ピーク・ノイズを示しています。 –10 –30 10k 13102-019 –20 100k 1M 10M FREQUENCY (Hz) 図 19. ADP5070、LC フィルタ、LDO、AD5761R 電源構成の出 力スペクトル分析、内部リファレンス（10 kHz ～ 10 MHz） 60 50 LEVEL (dBµV) 40 SLEW: FAST SEQUENCE: VDD TO VSS SW FREQUENCY: 1.2MHz RBW: 30Hz; VBW: 10Hz REF: 60dBµV 電源構成に LDO を追加すると、図 31 と図 32 に現れている DAC 出力ノイズの低周波数帯域の性能にわずかに影響が出ます。 30 それに対して、高い周波数帯域幅では、電源構成に LDO を追加 することでノイズの低い全体性能を維持できます。 図 29 と図 30 に、 ADP5070 と LDO で DAC を最大 100 kHz の高周波数帯域幅で駆 動した場合の AD5761R 出力ノイズを示します。 20 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 10 収集されたデータは、このアプリケーション・ノートで説明して いるすべての電源構成の共通の傾向を示しています。 ADR4525 外 部リファレンスを使用すると、低周波数の DAC 出力電圧ノイズ が少なくなります。AD5761R 内部リファレンスと比較して、 ADR4525 外部リファレンスを使用すると、高い周波数帯域幅の ノイズ性能が低下します。 0 –10 –30 10k 13102-020 –20 100k 1M 10M FREQUENCY (Hz) 図 20. ADP5070、LC フィルタ、LDO、AD5761R 電源構成の出 力スペクトル分析、外部リファレンス（10 kHz ～ 10 MHz） Rev. 0 | 11/16 AN-1359 アプリケーション・ノート 表 5. 外部電源と AD5761R 最大ピーク to ピーク出力ノイズ （µV p-p）、0.1 Hz ～ 10 Hz の周波数帯域幅 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 41 µV p-p, 0.13 LSB p-p 12 µV p-p, 0.04 LSB p-p 6.2 µV p-p, 0.02 LSB p-p 4.8 µV p-p. 0.016 LSB p-p 40 µV p-p, 0.13 LSB p-p 14 µV p-p, 0.04 LSB p-p Code Zero-Scale Half-Scale Full-Scale 50 50 AMPLITUDE (µV) –10 0 20 40 60 TIME (Seconds) 80 –10 50 0 20 40 60 TIME (Seconds) 80 100 図 23. 外部電源と AD5761R ピーク to ピーク・ノイズ（電圧出 力ノイズ）、100 kHz 帯域幅、内部リファレンス 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 AMPLITUDE (µV) 30 13102-023 –50 100 図 21. 外部電源と AD5761R ピーク to ピーク・ノイズ（電圧出 力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、内部リファレンス 10 –10 –10 –30 13102-022 –30 10 0 20 40 60 TIME (Seconds) 80 –50 100 図 22. 外部電源と AD5761R ピーク to ピーク・ノイズ（電圧出 力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、外部リファレンス 13102-024 AMPLITUDE (µV) 10 –30 13102-021 –30 –50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 10 –50 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 33.6 µV p-p, 0.11 LSB p-p 63.2 µV p-p, 0.21 LSB p-p 21 µV p-p, 0.07 LSB p-p 22 µV p-p, 0.07 LSB p-p 32 µV p-p, 0.10 LSB p-p 58.4 µV p-p, 0.19 LSB p-p Code Zero Scale Half-Scale Full-Scale CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 AMPLITUDE (µV) 表 6. 外部電源と AD5761R 最大ピーク to ピーク出力ノイズ（µV p-p）、100 kHz 周波数帯域幅 0 20 40 60 TIME (Seconds) 80 100 図 24. 外部電源と AD5761R ピーク to ピーク・ノイズ（電圧出 力ノイズ）、100 kHz 帯域幅、外部リファレンス Rev. 0 | 12/16 AN-1359 アプリケーション・ノート 表 7. ADP5070、LC フィルタ、AD5761R 最大ピーク to ピーク出 力ノイズ（µV p-p）、0.1 Hz ～ 10 Hz 周波数帯域幅 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 41 µV p-p, 0.13 LSB p-p 13 µV p-p, 0.04 LSB p-p 6.6 µV p-p, 0.02 LSB p-p 4.4 µV p-p, 0.014 LSB p-p 38 µV p-p, 0.12 LSB p-p 13 µV p-p, 0.04 LSB p-p Code Zero-Scale Half-Scale Full-Scale 50 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 44.4 µV p-p, 0.15 LSB p-p 68.2 µV p-p, 0.22 LSB p-p 30.8 µV p-p, 0.10 LSB p-p 30.4 µV p-p. 0.10 LSB p-p 75.2 µV p-p, 0.25 LSB p-p 88.8 µV p-p, 0.29 LSB p-p Code Zero-Scale Half-Scale Full-Scale 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 40 30 AMPLITUDE (µV) 30 AMPLITUDE (µV) 表 8. ADP5070、LC フィルタ、AD5761R 最大ピーク to ピーク出 力ノイズ（µV p-p）、100 kHz 周波数帯域幅 10 –10 20 10 0 –10 –20 0 20 40 60 TIME (Seconds) 80 –50 100 図 25. ADP5070、LC フィルタ、AD5761R ピーク to ピーク・ノ イズ（電圧出力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、内部リファ レンス 0 20 40 60 TIME (Seconds) 80 100 図 27. ADP5070、LC フィルタ、AD5761R ピーク to ピーク・ノ イズ（電圧出力ノイズ）、100 kHz 帯域幅、 内部リファレンス 50 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 40 30 AMPLITUDE (µV) 30 10 –10 20 10 0 –10 –20 –30 –30 13102-026 –50 –40 0 20 40 60 TIME (Seconds) 80 –50 100 図 26. ADP5070、LC フィルタ、AD5761R ピーク to ピーク・ノ イズ（電圧出力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、 外部リファレンス CODE = 0xFFFF 0 20 CODE = 0x7FFF 40 60 TIME (Seconds) CODE = 0x0 80 13102-028 AMPLITUDE (µV) CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 –40 13102-025 –50 –30 13102-027 –30 100 図 28. ADP5070、LC フィルタ、AD5761R ピーク to ピーク・ノ イズ（電圧出力ノイズ）、100 kHz 帯域幅、 外部リファレンス Rev. 0 | 13/16 AN-1359 アプリケーション・ノート 表 9. ADP5070、LDO、AD5761R 最大ピーク to ピーク出力ノイ ズ（µV p-p）、100 kHz 周波数帯域幅 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 35.2 µV p-p, 0.12 LSB p-p 60.4 µV p-p, 0.20 LSB p-p 22.8 µV p-p, 0.07 LSB p-p 22.4 µV p-p, 0.07 LSB p-p 31.2 µV p-p, 0.10 LSB p-p 67.6 µV p-p, 0.22 LSB p-p Code Zero-Scale Half-Scale Full-Scale 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 AMPLITUDE (µV) 30 10 –10 –50 13102-029 –30 0 20 40 60 TIME (Seconds) 80 100 図 29. ADP5070、LDO、AD5761R ピーク to ピーク・ノイズ（電 圧出力ノイズ）、100 kHz 帯域幅、内部リファレンス 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 AMPLITUDE (µV) 30 10 –10 –50 13102-030 –30 0 20 40 60 TIME (Seconds) 80 100 図 30. ADP5070、LDO、AD5761R ピーク to ピーク・ノイズ（電 圧出力ノイズ）、100 kHz 帯域幅、外部リファレンス Rev. 0 | 14/16 AN-1359 アプリケーション・ノート 表 10. ADP5070、LC フィルタ、LDO、AD5761R 最大ピーク to ピー ク出力ノイズ（µV p-p）、0.1 Hz ～ 10 Hz 周波数帯域幅 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 40.6 µV p-p, 0.13 LSB p-p 12.8 µV p-p, 0.04 LSB p-p 5.4 µV p-p, 0.018 LSB p-p 4.4 µV p-p, 0.014 LSB p-p 45.2 µV p-p, 0.15 LSB p-p 13.2 µV p-p, 0.04 LSB p-p Code Zero-Scale Half-Scale Full-Scale 50 50 AMPLITUDE (µV) –10 0 20 40 60 TIME (Seconds) 80 –10 50 0 20 40 60 TIME (Seconds) 80 100 図 33. ADP5070、LC フィルタ、LDO、AD5761R ピーク to ピー ク・ノイズ（電圧出力ノイズ）、100 kHz 帯域幅、 内部リファレンス 50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 AMPLITUDE (µV) 30 13102-033 –50 100 図 31. ADP5070、LC フィルタ、LDO、AD5761R ピーク to ピーク・ノイズ（電圧出力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、 内部リファレンス 10 –10 10 –10 –30 13102-032 –30 0 20 40 60 TIME (Seconds) 80 –50 100 図 32. ADP5070、LC フィルタ、LDO、AD5761R ピーク to ピーク・ノイズ（電圧出力ノイズ）、0.1 Hz ～ 10 Hz 帯域幅、 外部リファレンス 13102-034 AMPLITUDE (µV) 10 –30 13102-031 –30 –50 CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 10 –50 Maximum Peak-to-Peak Output Noise AD5761R Internal Reference ADR4525 36.8 µV p-p, 0.12 LSB p-p 60.4 µV p-p, 0.2 LSB p-p 23.8 µV p-p, 0.08 LSB p-p 22.6 µV p-p, 0.07 LSB p-p 33.6 µV p-p, 0.11 LSB p-p 60 µV p-p, 0.2 LSB p-p Code Zero-Scale Half-Scale Full-Scale CODE = 0xFFFF CODE = 0x7FFF CODE = 0x0 30 AMPLITUDE (µV) 表 11. ADP5070、LC フィルタ、LDO、AD5761R 最大ピーク to ピーク出力ノイズ（µV p-p）、100 kHz 周波数帯域幅 0 20 40 60 TIME (Seconds) 80 100 図 34. ADP5070、LC フィルタ、LDO、AD5761R ピーク to ピー ク・ノイズ（電圧出力ノイズ）、100 kHz 帯域幅、 外部リファレンス Rev. 0 | 15/16 AN-1359 アプリケーション・ノート 40 AC 性能 20 このセクションでは、ADR4525 を電圧リファレンスとして使用 した電源構成の S/N 比、全高調波歪み（THD）、信号／ノイズ + 歪み（SINAD）、スプリアスフリー・ダイナミック・レンジ（SFDR） パラメータについて説明します。表 12 に、図 35 ～図 37 （連続 する 1 kHz のサイン波を生成）に記載された 3 つの電源構成で 得られた AC 性能を示します。 0 LEVEL (dBV) 40 –40 –60 –80 20 –100 0 –120 –20 –140 –40 –160 13102-036 LEVEL (dBV) –20 0 2 4 6 –60 16 18 20 図 36. ADP5070、LC フィルタ、AD5761R デジタル生成された サイン波、1 kHz トーン @ 17 dBV（7.07 V rms） –80 –100 40 –120 20 13102-035 –140 0 2 4 6 8 10 12 14 FREQUENCY (kHz) 16 18 0 20 –20 LEVEL (dBV) –160 8 10 12 14 FREQUENCY (kHz) 図 35. 外部電源と AD5761R デジタル生成されたサイン波、 1 kHz トーン @ 17 dBV（7.07 V rms） –40 –60 –80 –100 –120 –160 13102-037 –140 0 2 4 6 8 10 12 14 FREQUENCY (kHz) 16 18 20 図 37. ADP5070、LC フィルタ、LDO、AD5761R デジタル生成 されたサイン波、1 kHz トーン @ 17 dBV（7.07 V rms） 表 12. AC 性能 Parameter SNR THD SINAD SFDR External Supply and AD5761R (dB) 95.05 −86.38 85.82 89.42 ADP5070, LC Filters, and AD5761R (dB) 95.19 −86.30 85.77 89.35 Rev. 0 | 16/16 ADP5070, LC Filters, LDOs, and AD5761R (dB) 95.24 −86.52 85.98 89.45