PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 3.10 特性 可选的分辨率，8 至 20 位 每个分辨率有 11 个输入范围 采样速率为 8 sps 到 384 ksps 工作模式： □ 单样本采样 □ 多样本采样 □ 连续采样模式 □ 多样本（加速）采样 高输入阻抗输入缓冲器 □ 可选增益（1、2、4、8）的输入缓冲器或输入缓冲器旁路 多个内部或外部电压参考选项 自动功耗配置 最多四个 ADC 动态配置项 概述 Delta Sigma 模数转换器（ADC_DelSig）可为精密测量应用提供低功耗、低噪声前端。它可用于 多种应用，具体取决于分辨率、采样速率和工作模式。它能够对 16 位音频进行高速低分辨率通信 处理，并且能够对应变计、热电偶和其他高精度传感器进行高精度的 20 位低速转换。处理音频信 息时，ADC_DelSig 采用连续采样模式。当用于扫描多个传感器时，ADC_DelSig 采用其中一个多 样本采样模式。用于单点高分辨率测量时，ADC_DelSig 采用单样本采样模式。 Delta sigma 转换器使用过采样在更广泛的频谱上扩展量化噪声。该噪声的形成是为了将其大部分 移至输入信号的带宽之外。内部低通滤波器用于滤出所需输入信号带宽外的噪声。这使 deltasigma 转换器能够良好地用于高速中分辨率（8 至 16 位）和低速高分辨率（16 至 20 位）应用。 赛普拉斯半导体公司• 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 文档编号：001-94932 版本** 修订日期 December 8, 2014 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 采样速率可调整为每秒 10 至 384000 次，具体取决于工作模式和分辨率。选择转换模式可简化与 音频等单流信号的连接，或多个信号源间的复用。 ADC_DelSig 由三个模块组成：输入放大器、三阶 delta-sigma 调制器和抽取滤波器（请参见 图 1）。输入放大器提供高阻抗输入以及用户可选的输入增益。抽取滤波器模块包含一个 4 段 CIC 抽取滤波器和一个后处理单元。CIC 滤波器直接从调制器进行数据采样。后处理单元会在 CIC 抽 取滤波器的输出中选择性地执行增益、偏移和简单的滤波器函数。 图 1. ADC_DelSig 框图 Delta Sigma Modulator + Input Decimator Result Input Buffer DAC 输入/输出连接 ADC_DelSig 组件的输入和输出连接在原理图中显示为组件符号上的引脚。I/O 列表中的星号（*） 表示，在 I/O 说明部分中所列出的特定条件下，该 I/O 可能不可见。 nVref — 输入* nVref 为可选引脚。如果已选中 Enable_Vref_Vssa 复选框，则该引脚就会显示。这样会允许用户 将 ADC 的基准 Vssa 连接到模拟全局线（AGL[6]）。如果未选中 Enable_Vref_Vssa 复选框，则 该引脚将不会显示在符号上。更多有关信息，请参见使能 Vref/Vssa 参数说明。 +输入 — 模拟 ADC_DelSig 的正向模拟信号输入。正向输入信号在单端和差分输入模式中始终显示。ADC 转换 器输出返回一个值，该值代表正向输入与负向输入信号间的电压差。 页 2/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） –输入 — 模拟* ADC_DelSig 的负向模拟信号输入。负向输入引脚仅当 ADCInput Mode（输入模式）设置为 Differential（差分）时才显示在组件上。当 ADC Input Mode 设置为 Single（单端）时，负向输 入将连接至 Vssa 或 Vref，具体取决于所选的输入范围。 soc — 输入* Start of Conversion（SOC，开始转换）检测到上升沿时，会触发 ADC 转换。该引脚上的上升沿 与调用 ADC_StartConvert()函数具有相同的效果。当用户选择 Hardware SOC 参数时，会使能 soc 功能，此时会显示这一输入。如果未选择 Hardware SOC，则 I/O 引脚在组件图标上会被隐藏。 在单样本采样模式下，ADC 执行单次转换，然后停止。在连续采样模式和其他模式下，ADC 转换 将持续进行，直到执行 ADC_StopConvert()或 ADC_Stop()函数为止。 aclk — 输入* 外部时钟源。如果将 Clock Source 参数设置为 External，则显示该引脚。如果将 Clock Source 参数设置为 Internal，则时钟自动在组件内部配置，且 aclk 引脚将不显示。aclk 输入是在组件外 部生成的时钟。该时钟信号可能来自芯片内部或 PSoC 外部源。应将该时钟设置为 Clock Frequency 参数中显示的值，以达到所选的采样速率。占空比应为 50%。该时钟决定了 ADC 的 转换速率。ADC 外部时钟，应总是基于系统时钟。如果需要更精确稳定的时钟，则系统时钟应基 于外部（PSoC 外部）时钟或振荡器。 eoc — 输出 Eod of Conversion（eoc）上的上升沿表示转换已经完成。该引脚在一个 ADC 时钟周期内变为高 电平。eoc 通常连接至中断或 DMA 请求端。DMA 请求通常用于将转换输出传输至系统 RAM、 DFB 或其他组件。在组件内部，已经有一个中断连接到该信号。 mi — 输入* Modulator Input（mi）用于动态控制调制器中信号的极性。当“mi”输入为高电平时，极性将进 行反相。 该输入信号允许用户对输入信号和独立时钟进行调制，以使该调制器作为信号混合器使 用。 文档编号：001-94932 版本** 页 3 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 组件参数 Delta Sigma ADC 是一种高度可配置的模数转换器。将一个 ADC_DelSig 组件拖放到您的设计上， 然后双击它以打开 Configure（配置）对话框。 页 4/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 模式 转换模式 ADC_DelSig 以下列四种模式中的一种进行工作： 模式 说明 0 — 单样本采样模 ADC每次启动转换进行一次采样。 式 当分辨率高于16位时，单样本采样模式下的ADC转换应启用中断。为此，需要（通过调用 CYGlobalIntEnable）在应用中使能Global Interrupt（全局中断）（main.c）。 单样本采样模式支持转换排队功能。如果当前转换未完成前，StartConvert()函数被调用执行或 “soc”有输入请求，那么在完成当前的转换后，将自动启用其他转换。 1 — 多样本采样模 本样本采样模式以背对背的方式采集每个样本，自动在每个样本之间复位其本身和调制器。 式 输入在多个信号间切换时，该模式非常有用。每个样本之间会对滤波器进行记忆清除，因此之 前的样本不会影响当前的转换。 注意：在ADC转换间切换输入信号应小心。可使用硬件控制在转换间快速切换输入，或在切换 输入时停止ADC转换（ADC_StopConvert()）。然后，在新的信号已连接至ADC后，重启ADC 转换（ADC_StartConvert()）。否则，可能会对ADC转换结果造成不良影响。 2 — 连续采样模式 在连续采样模式下，ADC_DelSig的功能与普通的delta-sigma转换器相同。测量单一输入信号 时，使用该模式。在第一个转换结果可用之前，有三个转换时间的延迟。该时间为内部滤波器 启动所需的时间。第一个结果出来后，便可按照所选采样速率进行转换。当多个信号通过一个 ADC进行复用和测量时，请勿使用该模式。 3 — 多样本（加 速）采样模式 对于8至16位分辨率，多样本（加速）采样模式与多样本采样模式的运行速度一致。对于17至 20位分辨率，该模式的运行速度大约比多样本采样模式快4倍。 注意：在ADC转换间切换信号应小心。可使用硬件控制在转换间快速切换输入，或在切换输入 时停止ADC转换（ADC_StopConvert()）。然后，在新的信号已连接至ADC后，重启ADC转换 （ADC_StartConvert()）。否则，可能会对ADC转换结果造成不良影响。 ADC 最初开始转换时，所有四个 ADC 模式都会对抽取滤波器进行完全记忆清理。只要输入电压 在通过 ADC_StartConvert() API 或者外部“soc”输入启动转换之前是稳定的，这样做就可以确 保 ADC 的第一次转换结果有效。虽然所有模式都在启动 ADC 时复位抽取滤波器，但唯独连续采 样模式不会在读取间复位抽取滤波器。因此，连续采样模式的第一次读取时间将会比后续的读取 时间长 4 倍。使用模拟复用器在多个输入间进行扫描时，必须确保 ADC 在输入切换处于变化时未 运行。当使用非连续采样模式时，若想在各样本间切换输入，请使用模拟硬件复用器。 更改 Conversion mode（转换模式）参数时，时钟频率将会改变，以维持所选的采样速率。如果 ADC 时钟频率超出最小值或高于最大值，将会显示错误信息。 注意： 在多样本采样模式、连续采样模式、多样本采样（加速）模式中运行时，在下一个转换结 果输出之前请及时读取当前转换值。否则将发生不连贯的读取操作。如果使用 EOC 触发的 DMA 或 ADC ISR 中的代码，便能够容易避免该问题。由于有整个转换时间用于读取最后的结果，因此 文档编号：001-94932 版本** 页 5 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 几乎在所有设计中，不连贯的读取操作不是什么问题。如果固件赶不上 ADC 的转换速率，该速率 应被减少到一个可控制的速度内。该情况仅在 PSoC 3 产品系列中发生。 分辨率 ADC_DelSig 的分辨率以整数值输入，限制为 8 至 20 位。分辨率越高采样速率越低。默认分辨率 是 16 位。更改 Resolution（分辨率）参数时，时钟频率将会改变，以维持所选的采样速率。如 果 ADC 时钟频率超出指定的最小值或最大值，转化速率将会改变，以符合该范围。 Delta-Sigma ADC 固有的不稳定性会造成工作范围正负极限的非线性。为了纠正，在调制器前端 对输入信号进行了衰减，幅度为 10%。然后，后期处理器将以约为 1.11 的增益补偿此衰减。最终 结果将输入范围扩大了 10%。例如，如果选择了输入范围±1.024 V，则实际的 ADC 范围约为 ±1.126 V。可用的输入范围仍是±1.024 V，但直到输入超出±1.126 V 时，ADC 才会饱和。 ADC 的数字输出也会超过范围的 10%。如果 ADC 配置为 10 位运行，则通常 10 位差分 ADC 的 输出范围为–512 至 511，对应的输入范围是–1.024 至+1.022。由于这额外的 10%范围，直到计 数为± 563，而不是–512 至 511 时，数字输出才会饱和。 除非选择了 8 位或 16 位分辨率，否则通常无需考虑这点。当分辨率设置为 8 位或 16 位时，必须 注意确保数值不近似其最大正值或最小负值至各自的负值或正值。要确保这种情况不会发生，最 好使用返回值大于所设分辨率的 API 函数。例如，如果分辨率设置为 16 位，且最大正值可能大于 32767 或小于-32768，则应使用 ADC_GetResult32()函数，而不是 ADC_GetResult16()。将会返 回合适的 16 位值，而不会超出范围。当分辨率设置为 8 位，且 ADC 输出值可能小于-128 或大于 127 时，则应使用 ADC_GetResult16()函数。将会返回合适的 8 位值，而不会超出范围。 图 2. ADC_DelSig 的采样速率范围 1000000 100000 10000 1000 Continuous Multi-Sample 100 Multi-SampleTurbo 10 1 6 8 10 12 14 16 18 20 22 Resolution, bits 页 6/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 转换速率 ADC 转换速率以十进制整数值输入，单位是每秒采样数（SPS）。最大采样速率取决于分辨率、 采样模式和最大工作时钟频率；分辨率越高，采样速率越低。所有分辨率的最小时钟频率是 128 kHz。分辨率在 8 至 15 位之间的最大时钟频率是 6.144 MHz。分辨率在 16 至 20 位之间的最大时 钟频率是 3.027 MHz。 有关每种分辨率和转换模式组合的有效转换速率，请参见图 2；表 1 以列表形式提供了相同的信息。 以下数据适用于 ADC 范围 = ±1.024 V，缓冲器增益 = 1.0。 表 1. ADC_DelSig 的采样速率范围（缓冲器增益 = 1） 单样本采样 多样本采样 连续采样 多样本（加速）采样 分辨率 最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值 8 1561 74926 1911 91701 8000 384000 1581 75851 9 1293 62060 1543 74042 6400 307200 1307 62693 10 1143 54857 1348 64673 5566 267130 1154 55351 11 993 47627 1154 55351 4741 227555 1000 48000 12 854 40960 978 46900 4000 192000 860 41234 13 716 34324 806 38641 3283 157538 720 34516 14 616 29538 685 32855 2783 133565 619 29681 15 534 25600 585 28054 2371 113777 536 25707 16 458 10971 495 11861 2000 48000 459 11010 17 271 6494 124 2965 500 12000 272 6508 18 104 2475 31 741 125 3000 104 2477 19 15 357 4 93 16 375 15 357 20 8 182 2 46 8 187 8 182 ADC 缓冲器的增益带宽有限，会影响建立时间。增加缓冲器增益会降低可用的最大采样速率。最 大采样速率为表 1 中的采样速率除以缓冲器增益所得的值。其他范围和缓冲器增益将影响最大采 样速率。 更改 Conversion Rate（转换速率）参数时，时钟频率将会改变，以维持所选的采样速率。如果 ADC 时钟频率超出最小或最大值，参数旁边会显示错误提示。请参阅无效设置。 范围 该字段为只读（始终不可用）区域，显示当前设置的最高和最低可用转换速率。 文档编号：001-94932 版本** 页 7 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 实际转换速率 该只读字段显示的是重新计算的实际转换速率。该速率是根据来自设计范围资源（DWR）时钟编 辑器的主时钟频率和所计算的整数分频器计算出。根据源时钟的整数分频器的情况，实际转换速 率和转换速率将有所不同。 时钟频率 该文本框为只读（始终不可用）区域，显示所选工作条件：转换模式、分辨率、转换速率、输入 范围和缓冲器增益下所需的时钟频率。如果这些条件中任一条件发生变化，则该文本框将会得到 更新。时钟频率以 1 Hz 的分辨率显示。 可以在设计范围资源时钟编辑器中查看时钟速率。该编辑器始终显示 Config 1 的时钟频率。当 Clock source 参数设置为 Internal（内部）时，ADC API 将根据运行时所选的配置设置当前的时 钟频率。 使用 ADC 外部时钟（芯片外部时钟或来自用户所选的内部时钟）时，所需的时钟速率被显示在该 字段中。在该模式下，转换速率是只读的，并可以根据时钟频率计算出。 无效设置 Conversion mode（转换模式）、Resolution（分辨率）和 Conversion rate（转换速率）等参 数都影响 ADC 时钟频率。更改这些参数中的任意一个都可能导致 ADC 时钟频率超过最大或最小 频率。最大 ADC 频率取决于分辨率、缓冲器增益和输入范围。如果这些参数的设置无效， Conversion rate 字段附近会出现一个带惊叹号的红色圆圈。 如将鼠标悬停于其中一个错误符号上方，则出现错误信息。请根据需要更改这些参数以符合 ADC 规范。 输入选项 输入范围 该参数按给定的输入范围配置 ADC。这可以配置 ADC 的输入，且独立于 Buffer Gain（缓冲器增 益）设置。无论使用了什么输入范围设置，连接至 IC 的模拟信号都必须在 Vssa 和 Vdda 之间。 ADC 输入范围的绝对最大值将始终受 Buffer Mode 的绝对最大和最小值控制。 根据所选的 Input Mode，该参数的可用选项将有所改变；表 2 和表 3 对各选项进行了说明。 当 Input Mode 设置为 Differential（差分）时，以下选项可用。对于需要扫描单端和差分信号的 系统，在扫描单端输入时，将负向输入连接至 Vssa。根据应用的不同，您可以使用 Buffer Mode 参数选择 Rail to Rail（轨至轨）、Level Shift（电平位移）或 Bypass Buffer（旁路缓冲器）。 更多有关信息，请参见缓冲器参数说明。 您可以使用外部基准来提供不同的工作范围。可用的输入范围可通过适用的公式计算而得。 页 8/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 表 2. 差分输入范围选项 输入范围 内部基准 （外部基准） 说明 ±1.024 V （–输入± Vref） 使用内部基准（1.024 V）时，输入范围为–输入±1.024 V。如果负向输入连接至2.048 V，则可用的输入范围是2.048 ± 1.024 V，即1.024至3.072 V。 ±2.048 V （–输入± 2*Vref） 使用内部基准（1.024 V）时，输入范围为–输入±2.048 V。如果负向输入连接至2.028 V，则可用的输入范围是2.048 ± 2.048 V，即0.0至4.096 V。 ±6.144 V （–输入± 6*Vref） 使用内部基准（1.024 V）时，输入范围是–输入± 6.144 V，但不超出最大电气输入范 围。该模式可用于测量将负向输入连接至Vssa时的供电电压。如果您要测量供电电压，则 必须旁路缓冲器。 ±0.512 V （–输入 ± Vref/2） 使用内部基准（1.024 V）时，输入范围是–输入± 0.512 V。如果–输入连接至1.0 V，则可 用的输入范围是1.0 ± 0.512 V，即0.488至1.512 V。 ±0.256 V （–输入 ± Vref/4） 使用内部基准（1.024 V）时，输入范围是–输入± 0.256 V。如果–输入连接至1.0 V，则可 用的输入范围是1.0 ± 0.256 V，即 0.744至1.256 V。 ±0.128 V （–输入± Vref/8） 使用内部基准（1.024 V）时，输入范围是–输入± 0.128 V。如果–输入连接至1.0 V，则可 用的输入范围是1.0 ± 0.128 V，即0.872至1.128 V。 ±0.064 V （–输入 ± Vref/16） 当使用内部基准 （1.024 V） 时，输入范围为 –输入 ± 0.064V。如果–输入连接至1.0 V， 则可用的输入范围是1.0 ± 0.064 V，即0.936至1.064 V。 前一表格所列的选择取决于 Vref 设置。下表显示了 Vref = 1.024V 和 Vref = 1.200V 的示例。前沿 的数值取决于基准部分的 Vref 设置。 Vref = 1.024V Vref = 1.2V ±1.024 V （–输入 ± Vref） ±1.200 V （–输入 ±Vref） ±2.048 V （–输入 ± Vref*2） ± 2.400 V （–输入 ± Vref*2） ±6.144 V （–输入 ± 6*Vref） ±7.200 V （–输入 ± 6*Vref） ±0.512 V （–输入 ± Vref/2） ±0.600 V （–输入 ± Vref/2） ±0.256 V （–输入 ± Vref/4） ±0.300 V （–输入 ± Vref/4） ±0.128 V （–输入 ± Vref/8） ±0.150 V （–输入 ± Vref/8） ±0.064 V （–输入 ± Vref/16） ±0.075 V （–输入 ±Vref/16） 当 Input Mode 设置为 Single（单端）时，可使用以下选项。要模拟单端操作，请将负向输入连 接至内部基准值（Vssa 或 Vref）。 根据应用的不同，您可以使用 Buffer Mode 参数选择 Rail to Rail（轨至轨）、Level Shift（电平 位移）或 Bypass Buffer（旁路缓冲器）。更多有关信息，请参见缓冲器参数说明。 文档编号：001-94932 版本** 页 9 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 您可以使用外部基准来提供不同的工作范围。可用的输入范围可通过适用的公式计算而得。 表 3. 单端输入范围选项 输入范围 内部基准 （外部基准） 说明 Vssa至1.024 V （0至Vref） 使用内部基准（1.024 V）时，ADC的可用输入电压范围为0.0至1.024 V。 Vssa至2.048 V （0.0至2*Vref） 使用内部基准（1.024 V）时，可用的输入电压范围为0.0到2.048 V。该范围要求输入缓冲器增 益等于1。如果所选增益为非1，ADC将无法正常运行。其原因是参考电压正在与负向输入直接 相连。输入缓冲器的增益只会放大正向输入，不能放大负向输入，从而造成不平衡放大。 Vssa至Vdda 该模式与供电电压成比例。输入范围为Vssa至Vdda。 该设置请勿使用外部基准。该范围要求输入缓冲器增益等于1。如果所选增益为非1，ADC将无 法正常运行。 Vssa至6.144 V 使用内部基准（1.024 V）时，输入范围为0.0至6.144 V，但不超出最大电气输入范围。可以使 （Vssa至6*Vref） 用该模式测量电源电压。如果您要测量电源电压，则必须旁路缓冲器。 下表显示了 Vref = 1.024 V 和 Vref = 1.2 V 的示例。前沿的数值取决于基准部分中的 Vref 设置。 Vref = 1.024V Vref = 1.2V Vssa至1.024V（0.0至Vref） Vssa至1.200V（0.0至Vref） Vssa至2.048 V（0.0至Vref*2） Vssa至2.400 V（0.0至Vref*2） Vssa至Vdda Vssa至Vdda Vssa至6.144 V（0.0至6*Vref） Vssa至7.200 V（0.0至6*Vref） 注意：选择 Vssa 至 Vdda 这个选项时，定制器将自动选择 Vdda/4 或 Vdda/3 参考电压。该选择基 于设计范围资源中输入的 Vdda 值。 缓冲器增益 该参数选择 ADC 输入缓冲器增益。ADC 缓冲器的增益带宽有限，会影响建立时间。增加缓冲器 增益会降低可用的最大采样速率。最大采样速率为表 1 中的采样速率除以缓冲器增益所得的值。 为了达到最大信噪比，采用 ADC 的整个范围十分重要。输入缓冲器可用于放大输入信号，以利用 ADC 的整个范围。确保缓冲器增益和输入范围 设置兼容。 页 10/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 未缓冲 Delta Sigma 模数转换器（ADC_DelSig） 已缓冲 缓冲器增益 说明 1 将输入缓冲器增益设置为1。 2 将输入缓冲器增益设置为2。 4 将输入缓冲器增益设置为4。 8 将输入缓冲器增益设置为8。 缓冲器模式 该参数选择 ADC 输入缓冲器模式。使用缓冲器时，ADC 具有最大采样速率。未缓冲模式会略微 减小带宽。 缓冲器模式 说明 旁路缓冲器 禁用输入缓冲器增益。如果选择该项，缓冲器将被禁用，以降低总功耗。如果选择 该模式，Buffer Gain参数将不产生任何影响。如果选择该模式，则输入阻抗将降 至500 kΩ以下。关于范围的细节，请参见图3。 轨至轨 将输入缓冲器模式设置为轨至轨。关于范围的细节，请参见图3。 电平位移 将输入缓冲器模式设置为电平位移。同时使用正向和负向输入缓冲器。电平位移模 式可使您获得低于Vssa的电压，但不会一直降低至Vdda。关于范围的细节，请参见 图3。 文档编号：001-94932 版本** 页 11 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 图 3 显示所有缓冲器模式的 ADC 范围。 图 3. ADC 范围 +100 mV Vdda ADC Range (Bypass Buffer Mode) Vssa Vdda ~250 mV Vdda ADC Range (Rail to Rail Mode) –100 mV Vssa ~650 mV ADC Range (Level Shift Mode) 100 mV Vssa –100 mV 参考选项 Vref 该参数选择 ADC_DelSig 参考电压和配置。参考电压设定 ADC 的范围。 说明 ADC_Reference 内部Vref 1.024 V 使用内部1.024 V参考电压（默认） 在P0[3]上旁路的内部 Vref1 使用内部1.024 V参考电压，并允许在引脚P0[3]上连接外部旁路电容。 在P3[2] 1上旁路的内部 Vref1 使用内部1.024 V参考电压，并允许将外部旁路电容连接在引脚P3[2]上。 P0[3]上的外部Vref 使用引脚P0[3]上的外部基准。有关允许范围的信息，请参见 Delta-Sigma ADC直流规范 说明。 P3[2]上的外部Vref 使用引脚P3[2]上的外部基准。 内部Vdda/4 使用内部Vdda/4基准。 在P0[3]上旁路的内部 Vdda/4 1 使用Vdda/4内部基准，并允许将外部旁路电容连接在引脚P0[3]上。 在P3[2]上旁路的内部 Vdda/4 1 使用Vdda/4内部基准，并允许将外部旁路电容连接在引脚P3[2]上。 1 精度和信噪比很大程度上取决于参考电压的质量。ADC 的参考可在端口 P0[3]或端口 P3[2]上旁路。建议使用外部旁路电容。参考 噪声取决于频率，如图 4 中测量所示。 页 12/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 说明 ADC_Reference 内部Vdda/3 采用内部Vdda/3参考电压。 在P0[3]上旁路的内部 Vdda/3 1 使用Vdda/3内部基准，并允许将外部旁路电容连接在引脚P0[3]上。 在P3[2]上旁路的内部 Vdda/3 1 使用Vdda/3内部基准，并允许将外部旁路电容连接在引脚P3[2]上。 图 4. 参考噪声 -80 dBV/rtHz -90 Unbypassed Bypass 0.01uF Bypass 0.1uF Bypass 1.0uF Bypass 10uF -100 -110 -120 -130 -140 -150 -160 0.01 0.1 1 10 kHz 100 1000 当在高达 fSAMPLE/2 的频带上、集成参考噪声小于集成量化噪声时，参考不会限制噪声性能。您可 以根据下表中的分辨率选择一个合适的、更大的电容值。 分辨率（位） 旁路电容值（µF） 10 0.01 12 0.01 14 0.1到1.0 16 0.1到1.0 18 1.0到10.0 注意：ADC_SAR 和 ADC_DelSig 组件使用了相同的内部参考。如果两类 ADC 同时需要使用内部 参考，请使用 Internal Vref, bypassed 选项以获得最佳的性能。 文档编号：001-94932 版本** 页 13 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） Vref 值 该参数设置或显示 ADC 所使用的参考电压。如果使用内部 1.024 V 参考电压，则将显示数值 1.0240。如果选择 Internal Vdda/3 或 Internal Vdda/4 选项，则数值将从设计范围资源页面中的 Vdda 设置派生而来。如果选择了外部基准，则用户可输入用于确保 counts-to-volts（计数转电压） API 正常工作的参考电压。可以输入的最小值和最大值分别是 0.9 和 1.3 V。默认值为 1.024 V。 如果所选基准在 0.9 V 至 1.3 V 范围外，则 Vref 值数字下拉菜单末尾将出现错误符号，以警告用 户出现错误状况。同样，如果 Vref 值超出 0.9 V 至 1.3 V 这个范围，将会出现编译错误。 下表列出了选择不同基准选项时所显示的 Vref 值。 所选基准 显示的Vref值 注意 内部1.024 V 1.0240 该值不可编辑。 在P0.3上建立旁路的内部基 准 1.0240 该值不可编辑。 在P3.2上建立旁路的内部基 准 1.0240 该值不可编辑。 P0.3上的外部Vref 1.0240 使用默认值1.0240时，该值可编辑。 P3.2上的外部Vref 1.0240 使用默认值1.0240时，该值可编辑。 内部Vdda/4 1.2500* 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 5 V。 在P0.3上建立旁路的内部 Vdda/4 1.2500* 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 5 V。 在P3.2上建立旁路的内部 Vdda/4 1.2500* 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 5 V。 内部Vdda/3 1.100** 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 3.3 V。 在P0.3上建立旁路的内部 Vdda/3 1.100** 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 3.3 V。 在P3.2上建立旁路的内部 Vdda/3 1.100** 该值由设计范围资源中的Vdda设置派生而来。该值不可编 辑。 *该示例的前提为Vdda = 3.3 V。 页 14/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 连贯性 输出采样值的宽度为 3 个字节。它具有读保护，因此当通过系统软件或 DMA 部分读取时，基础硬 件将不更新它。根据模块的配置，将不会使用输出采样寄存器的所有位。连贯方法允许输入任意 大小的输出字段，并对其进行适当地处理。 对于右对齐模式（LOW），连贯性被默认设置为 LSB 字节。当选择左对齐模式时，该连贯性可被 设为中字节（MID）或 MSB 字节（HIGH）。 对齐 该参数确定了 24 位结果字中结果的对齐情况。普通情况下，所有的结果都为右对齐，但在 ADC 结果被传输到 DFB 的情况下，应该对数据进行左对齐。 下表显示了所有相关信息。 分辨率 对齐选项 连贯性 右对齐 8-20 分辨率 8至15 16 17-20 对齐 右对齐 注意 整个范围结果将被右对齐至位0。 LOW 左对齐选项 连贯性 注意 16位（受OVF保护） MID 整个范围结果将被对齐至位14。 16位（不受OVF保护） MID 整个范围结果将被对齐至位15。必须注意大多数 负值不能超过整个范围的限制。 24位（受OVF保护） HIGH 结果将为24位；整个范围值将在位22上对齐。 16位（不受OVF保护） MID 整个范围结果将被对齐至位15。必须注意大多数 负值不能超过整个范围的限制。 位23（受OVF保护） HIGH 24位值在位22上对齐，但符号被扩展到32位。 分辨 率 23 差分模式的结果寄存器位（“0”表示最低有效位，“-”表示空白） 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 7 6 5 4 3 2 1 0 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 8 7 6 5 4 3 2 1 0 10 10 10 10 10 10 10 10 10 10 10 10 10 10 10 9 8 7 6 5 4 3 2 1 0 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 9 8 7 6 5 4 3 2 1 0 12 12 12 12 12 12 12 12 12 12 12 12 12 11 10 9 8 7 6 5 4 3 2 1 0 13 13 13 13 13 13 13 13 13 13 13 13 12 11 10 9 8 7 6 5 4 3 2 1 0 14 14 14 14 14 14 14 14 14 14 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 15 15 15 15 15 15 15 15 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16 16 16 16 16 16 16 16 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 17 17 17 17 17 17 17 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 18 18 18 18 18 18 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 19 19 19 19 19 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 20 20 20 20 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 文档编号：001-94932 版本** 页 15 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 对齐 分辨 率 23 差分模式的结果寄存器位（“0”表示最低有效位，“-”表示空白） 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 8 8 8 8 8 8 8 8 7 6 5 4 3 2 1 0 - - - - - - - 左对齐 8 16位 9 9 9 9 9 9 9 9 9 9 8 7 6 5 4 3 2 1 0 - - - - - - （受OVF保护） 10 10 10 10 10 10 10 10 10 10 9 8 7 6 5 4 3 2 1 0 - - - - - 11 11 11 11 11 11 11 11 11 11 10 9 8 7 6 5 4 3 2 1 0 - - - - 12 12 12 12 12 12 12 12 12 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - 13 13 13 13 13 13 13 13 13 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - 14 14 14 14 14 14 14 14 14 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - 15 15 15 15 15 15 15 15 15 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - - - - - 左对齐 8 8 8 8 8 8 8 8 8 7 6 5 4 3 2 1 0 - - - - - - - - 16位 9 9 9 9 9 9 9 9 9 8 7 6 5 4 3 2 1 0 - - - - - - - （不受OVF 10 10 10 10 10 10 10 10 10 9 8 7 6 5 4 3 2 1 0 – - - - - - 保护） 11 11 11 11 11 11 11 11 11 10 9 8 7 6 5 4 3 2 1 0 - - - - - 12 12 12 12 12 12 12 12 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - - 13 13 13 13 13 13 13 13 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - 14 14 14 14 14 14 14 14 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - 15 15 15 15 15 15 15 15 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - 16 16 16 16 16 16 16 16 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 左对齐 17 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - - - - 位23 18 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - - - （受OVF保护） 19 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - - 20 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 - - - 左对齐 8 24位 （受OVF保护） 页 16/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 通用设置 Number of configurations（配置数量） 使用 Number of configurations 参数，您最多可定义四个不同配置。例如，系统可能需要在适用 于音频的配置（连续采样模式，16 位，48 ksps）、适用于低电平模拟传感器的配置（单样本采样 模式，20 位，60 sps）和适用于 12 位通用多通道数据记录的配置（多样本采样模式）间进行切换。 所有配置必须使用相同的输入模式，即全部单端或全部差分。 默认情况下，ADC 将被设置为第一个配置（Config1），除非 ADC_SelectConfiguration（）函数 将配置设定为不同的值。在选择两个配置或四个配置时，Configure 对话框中将显示其他选项卡。 这些配置使您能够在运行时更改工作模式。每种配置包含在它自己的选项卡中。 使用多种 ADC 配置时，需注意以下事项： 所有配置必须使用相同的输入模式，即全部单端或全部差分。 每种配置都具有单独的 Interrupt Service Routine（中断服务子程序）函数。调用 ADC_SelectConfiguration（）函数时，中断矢量将变为相应的中断矢量子程序。 Vref 参数有一些限制。如果 Config 1 的选项设置了外部基准或旁路模式，则其他配置可以 选择相同的模式或使用内部基准。 Clock source（时钟源） ADC 的时钟源有以下几种：ADC 组件的内部源、位于组件外部但在使用标准时钟组件或 UDB 的 芯片内部的源，或芯片的外部源。通过单选按键选择内部或外部时钟。使能外部时钟时，ADC 原 文档编号：001-94932 版本** 页 17 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 理图符号中将显示时钟输入引脚。外部时钟必须具有 50%的占空比。内部时钟通过设计来确保正 确的占空比。 时钟稳定性对于实现低噪声运行十分重要。抖动的副作用之一是大量的分布信号。以下 FFT 清晰 地展现了这些抖动。使用外部时钟可显著提高 ADC 的信噪比（SNR）。 ADC 性能的一个度量标准就是 INL、DNL 和时序误差所引起的失真。通过用“理想的”正弦波驱 动 ADC，然后使用快速傅里叶变换（FFT）来评估输出，可对该失真进行量度。过量的 INL 可导 致输入正弦波频率倍数处“线路”上的谐波失真。过量的 DNL 可导致本底噪声的整体增大。ADC 时钟的时序误差（频率抖动）可导致来自 FFT 中名义单线指示基频的扩展。PSoC 内部时钟比外 部石英振荡器的频率抖动要高。上图显示内部时钟 FFT 基频的噪声和扩展。下图显示因外部石英 振荡器频率抖动降低而带来的基频扩展的显著缩小。 图 5. 噪声与时钟 内部振荡器的单频 FFT 使用外部石英振荡器的单频 FFT 页 18/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 输入模式 ADC 具有固有差分性，但是，您可以使用该参数简化单端使用。 该参数将 ADC 配置为差分或单端输入。默认选择为 Differential（差分）。在该模式下，负向输 入和正向输入都显示在符号上。选择单端模式时，ADC 的负向输入将连接至 Vssa。 差分 单端 请注意，PSoC 3 和 PSoC 5LP 器件中的 Delta-Sigma ADC 本身就是差分输入。单端模式是通过 内部将负向输入接地来实现。 图 6 显示的是 16 位分辨率差分和单端输入范围上 delta-sigma ADC 的输入输出特性。虽然通过将 Vn 输入连接到 Vssa 使 ADC 相同于单端 ADC，但由于所有输入都是相对于 Vssa 的，因此该 ADC 是差分 ADC。即使在单端模式和某些缓冲器模式中，Vp 输入可达到比 Vssa 电压少 100 mV 的值。这样会使 ADC 返回一个正确的负值。因此，ADC 返回值始终是一个有符号的数字。 ADC 处于差分模式时，整个输入范围将始终是零点对称的分布。ADC 处于单端模式时，输入范围 将为：从低于 Vssa 电压值到全量程值。 文档编号：001-94932 版本** 页 19 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 图 6. Delta-Sigma ADC I/O 特性 Differential Input Single Ended Input 0x7FFF 0xFFFF Vp-Vn Vp-Vn 0x0000 -Vref*N Vref*N 0x0000 Vssa +Vref*N 0x8000 请注意，当您配置 ADC 用于 16 位单端模式时，输出不会在 0x7FFF 停止，而是一直向上走直至 0xFFFF。例如，16 位的单端 ADC 通过考虑 17 位的差分 ADC 并忽略一半范围而实现。 如果您的系统需要单端和差分这两种模式，则必须选择差分模式，然后您可以使用模拟复用器将 Vssa 连接至 ADC 的负向输入以作为单端 ADC 使用。 该参数控制 Input Range 参数中的选项。 硬件 SOC（开始转换） 可通过固件的 ADC_StartConvert（）函数或通过硬件信号触发来启动 ADC。对 Hardware SOC （硬件 SOC）参数进行检查可使外部引脚启动转换。Hardware SOC（硬件 SOC）被使能时，组 件上会显示引脚；否则不会显示引脚。在引脚信号的上升沿上开始转换。转换一直进行，直到调 用 ADC_StopConvert（）为止。默认配置下，不使用 Hardware SOC（硬件 SOC）。如果已正 在进行转换，则将忽视硬件 SOC 触发。 外部电荷泵时钟 始终使能 External Charge Pump Clock（外部电荷泵时钟）选项，以保证电荷泵时钟频率最优。 这样可以尽可能扩大 ADC 性能。电荷泵时钟频率进行自动调整，以达到最优性能和最低功耗。该 时钟调整为 ADC 时钟频率的 2 到 4 倍。该选项用户不可选，是只读的。 页 20/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 使能 Vref/Vssa 该参数使您能够将 ADC 基准 Vssa 的负向输入连接至模拟全局 AGL[6]。对于高精度系统，可将 Vref_Vssa 连接至外部 Vssa，以消除片上 Vssa 和片下 Vssa 之间的任何微小差值。这种微小差值 会导致 ADC 中产生增益误差。 Vref_Vssa 是一种高级功能，当使用 ADC 外部基准时可使用该功能。Vref_Vssa 连接可通过模拟 路由机构进行路由并输出至引脚。这使您能够连接至外部基准，并消除由于 Vssa 引脚和接合线中 I*R 下降而导致的 ADC 基准中的任何偏移。 Vref_Vssa 被直接连接到 Analog Global Left 6 （AGL[6]）。（欲了解更多信息，请参见设备数据 手册中的模拟路径图）。AGL[6]直接连接至 P4[6]、P4[2]、P0[6]和 P0[2]。为获得最佳性能，确 保 Vref_Vssa 连接到这些引脚其中的一个。将 Vref_Vssa 放置在另一个引脚上，将导致其串连的 电路上额外的走线资源消耗和额外的电阻增加。 手动模拟路由系统（MARS）组件使您能够添加一项规则检查，用于确保仅可使用指定的引脚。通 过将模拟资源限制放置在 Vref_Vssa 网路上，可实现仅使用与该网直接相连的资源。如果您将引 脚放置在未与 AGL[6]直接相连的网路上，则在构建过程中，此工具将生成错误。该错误表示您将 资源连接至未与引脚直接连接的网路，所以无法进行路由。下图是一个示例： 使能调制器输入 使能该参数后，符号上的调制器输入终端将被使能。设计师可能路由某个来自DSI的信号，以驱动 调制器输入“mi”信号。这是一个高级的用户选项。 应用编程接口 通过应用编程接口（API），您可以使用软件对组件进行配置。下表列出每个函数的接口，并对其 进行说明。以下各节将详细介绍每个函数。 默认情况下，PSoC Creator 将实例名称“ADC_DelSig_1”分配给指定设计中组件的第一个实例。 您可以将该实例重新命名为符合标识符语法规则的唯一一个任意值。实例名称会成为每个全局函 数名称、变量和常量符号的前缀。为便于阅读，下表中使用了实例名称“ADC”。 函数 说明 ADC_Start() 设置initVar变量，调用ADC_Init() 函数，然后调用ADC_Enable() 函数。 ADC_Stop() 停止ADC转换并断电 文档编号：001-94932 版本** 页 21 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 函数 说明 ADC_SetBufferGain() 选择输入缓冲器增益（1、2、4、8） ADC_StartConvert() 开始转换 ADC_StopConvert() 停止转换 ADC_IRQ_Enable() 转换结束后，使能中断 ADC_IRQ_Disable() 禁用中断 ADC_IsEndConversion() 如果转换完成，将返回非零值 ADC_GetResult8() 返回8位转换结果 ADC_GetResult16() 返回16位转换结果 ADC_GetResult32() 返回32位转换结果 ADC_Read8() 启动ADC转换，等到转换完成，停止ADC转换，然后返回带符号的8位结果。 ADC_Read16() 启动ADC转换，等到转换完成，停止ADC转换，然后返回带符号的16位结果。 ADC_Read32() 启动ADC转换，等到转换完成，停止ADC转换，然后返回带符号的32位结果。 ADC_SetOffset() 设置ADC_CountsTo_mVolts()、ADC_CountsTo_uVolts()、 ADC_CountsTo_Volts()函数所使用的偏移。 ADC_SelectConfiguration() 设置（最多）四项ADC配置中的一项。 ADC_SetGain() 设置ADC_CountsTo_mVolts()、ADC_CountsTo_uVolts()和 ADC_CountsTo_Volts()函数所使用的增益。 ADC_CountsTo_mVolts() 将ADC计数转换为单位为毫伏的电压值 ADC_CountsTo_uVolts() 将ADC计数转换为单位为微伏的电压值 ADC_CountsTo_Volts() 将ADC计数转换为单位为伏的浮点电压值。 ADC_Sleep() 停止ADC操作，并保存用户配置 ADC_Wakeup() 恢复并使能用户配置 ADC_Init() 通过Configure（配置）对话框设置初始化或恢复ADC。 ADC_Enable() 使能ADC ADC_SaveConfig() 保存当前配置 ADC_RestoreConfig() 恢复配置 ADC_SetCoherency() 设置连贯性寄存器 ADC_SetGCOR() 计算一个新的GCOR值，并用该新值设置GCOR寄存器 ADC_ReadGCOR() 返回正常化的GCOR寄存器值 页 22/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 全局变量 变量 ADC_initVar 说明 ADC_initVar变量表示ADC是否已进行了初始化。该变量初始化为0，并在第一次调用 ADC_Start()时设置为1。这样，第一次调用ADC_Start()函数后，组件不用重新初始化即可 重启。 如需重新初始化组件，可在ADC_Start()或ADC_Enable()函数前调用ADC_Init()函数。 ADC_offset ADC_offset变量用于校准偏移。该变量初始设置为零。应用程序可使用ADC_SetOffset()函 数对其进行修改。通过减去给定偏移，可影响ADC_CountsTo_Volts()、 ADC_CountsTo_mVolts()和ADC_CountsTo_uVolts()函数。 ADC_CountsPerVolt ADC_countsPerVolt变量用于校准增益。最初，计算该变量的目的是用于默认ADC配置。计 算值取决于分辨率、输入范围和电压基准。应用程序可使用ADC_SetGain()函数对其进行修 改。通过在ADC计数和应用的输入电压之间进行正确转换，可仅影响 ADC_CountsTo_Volts()、ADC_CountsTo_mVolts()和ADC_CountsTo_uVolts()函数。 ADC_convDone 如果采用了16位以上分辨率的单样本转换模式，则ADC_convDone变量可用作软件标志， 以便对ADC转换进行检查。 void ADC_Start(void) 说明： 设置initVar变量，调用ADC_Init()函数，然后调用ADC_Enable()函数。 该函数可对ADC进行配置，并使其通电，但不启动转换。除非ADC_SelectConfiguration()函数 选择了备用配置，默认情况下，ADC配置为Config1。 参数： 无 返回值： 无 其他影响： 无 void ADC_Stop(void) 说明： 禁用ADC，并使其断电。 参数： 无 返回值： 无 其他影响： 无 文档编号：001-94932 版本** 页 23 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） void ADC_SetBufferGain(uint8 gain) 说明： 设置输入缓冲器增益。 参数： uint8 gain：输入增益设置。下表显示了有效的增益常量。 增益选项 说明 ADC_BUF_GAIN_1X 将输入缓冲器增益设置为1 ADC_BUF_GAIN_2X 将输入缓冲器增益设置为2 ADC_BUF_GAIN_4X 将输入缓冲器增益设置为4 ADC_BUF_GAIN_8X 将输入缓冲器增益设置为8 返回值： 无 其他影响: 增大增益会降低缓冲器的带宽。 void ADC_StartConvert(void) 说明： 强制ADC启动一个转换。 在单样本采样模式中，通过调用该API，可以启动一个单样本转换。当转换完成并使用 ADC_IsEndConversion() API检查或等待该事件时，ADC会中止。如果在转换时调用 ADC_StartConvert()函数，下一转换启动将列入队列，且当前转换完成后，新的转换便会开 始。如果您不想等待当前转换完成，而想立即开始新的转换，请调用ADC_StopConvert()来停 止当前转换。停止转换后，通过调用ADC_StartConvert()来重启转换。 在多样本采样、连续采样或多样本采样（加速）模式中，通过调用该API来启动连续的ADC转 换，直到执行ADC_StopConvert()或ADC_Stop()函数为止。 参数： 无 返回值： 无 其他影响： 无 void ADC_StopConvert(void) 说明： 强制ADC停止所有转换。如果ADC正处于当前转换中，则ADC将重置，并且不提供部分转换 的结果。 参数： 无 返回值： 无 其他影响： 无 页 24/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） void ADC_IRQ_Enable(void) 说明： 转换结束后，使能中断。另外，还必须启动全局中断，以实现ADC中断。要使能全局中断，请 在中断发生前，使用在main.c中使能全局中断宏“CYGlobalIntEnable;”。 参数： 无 返回值： 无 其他影响： 使能中断。读取结果将清除中断。 void ADC_IRQ_Disable(void) 说明： 转换结束后，禁用中断。 参数： 无 返回值： 无 其他影响： 无 uint8 ADC_IsEndConversion(uint8 retMode) 说明： 检查ADC转换结束。该函数为编程者提供了两个选项。在一种模式下，该函数立即返回转换状 态。在另一种模式下，在转换完成前，该函数不会返回转换状态（封锁）。 参数： uint8 retMode：检查转换返回模式。有关各选项，请参见下表。 选项 说明 ADC_RETURN_STATUS 立即返回转换结果状态。 ADC_WAIT_FOR_RESULT 完成ADC转换后，返回转换结果状态。 返回值： uint8：如果返回非零值，则最后一次转换已完成。如果返回值为零，则ADC仍在计算最后的 结果。 其他影响： 当EOC输出用于触发DMA读取ADC结果时，不应该使用ADC_IsEndConversion()函数。这是 因为通过DMA读取输出寄存器将删除ADC的转换完成标志，而且在 ADC_WAIT_FOR_RESULT模式下，API不能返回值。 文档编号：001-94932 版本** 页 25 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 int8 ADC_GetResult8(void) 说明： 返回一个有符号的8位值。带正号的最大8位值为127，但在单端8位模式中，最大正值为255。 因此，在8位单端模式下，则应改用ADC_GetResult16()函数。请注意，如果设置ADC分辨率 高于8位，则返回LSB结果。 参数： 无 返回值： int8：最后一次ADC转换的最低有效位。 其他影响： 无 int16 ADC_GetResult16(void) 说明： 返回分辨率为8至16位的转换的16位结果。如果设置的分辨率大于16位，则其返回该结果的16 个最低有效位。ADC配置为16位单端模式时，则应改用ADC_GetResult32()函数。该函数仅返 回有符号的16位结果，且该结果的最大正值为32767，而非65535。 参数： 无 返回值： int16：最后一次ADC转换的16位结果。 其他影响： 无 int32 ADC_GetResult32(void) 说明： 返回分辨率为8到20位的转换的32位结果。 参数： 无 返回值： int32：最后一次ADC转换的结果。 其他影响： 无 int8 ADC_Read8(void) 说明： 如果只要求进行单个读取操作，该函数可以简化来自ADC的结果获取过程。该函数被调用后， 它将启动ADC转换，等待转换完成，然后停止ADC转换，最后返回结果。由于它是一个阻塞 函数，所以在结果就绪前，它不会返回该结果。 如果ADC配置为8位单端模式，则应改用 ADC_Read16()函数。该函数仅返回带符号的8位 值。带正号的最大8位值为127，但在单端8位模式中，最大正值为255。 参数： 无 返回值： int8：ADC转换的LSB。 其他影响： 无 页 26/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） int16 ADC_Read16(void) 说明： 如果只要求进行单个读取操作，该函数可以简化来自ADC的结果获取过程。该函数被调用后， 它将启动ADC转换，等待转换完成，然后停止ADC转换，最后返回结果。由于它是一个阻塞 函数，所以在结果就绪前，它不会返回该结果。 如果ADC配置为16位单端模式，则应改用ADC_Read32() 函数。该函数仅返回带符号的16位 结果，且该结果的最大正值为32767，而非65535。 参数： 无 返回值： int16：ADC转换的16位结果。 其他影响： 无 int32 ADC_Read32(void) 说明： 如果只要求进行单个读取操作，该函数可以简化来自ADC的结果获取过程。该函数被调用后， 它将启动ADC转换，等待转换完成，然后停止ADC转换，最后返回结果。由于它是一个阻塞 函数，所以在结果就绪前，它不会返回该结果。返回转换的32位结果，以及分辨率为8至20位 的结果。 参数： 无 返回值： int32：ADC转换的结果。 其他影响： 无 void ADC_SetOffset(int32 offset) 说明： 设置函数ADC_CountsTo_uVolts()、ADC_CountsTo_mVolts()和ADC_CountsTo_Volts()所用 的ADC偏移，以便在计算电压转换前，从给定读数中减去该偏移量。 参数： int32 offset：如果该输入短路或连接到相同输入电压，则该值为测量值。 返回值： 无 其他影响： 通过减去给定偏移，可影响ADC_CountsTo_uVolts()、ADC_CountsTo_mVolts()和 ADC_CountsTo_Volts()函数。 文档编号：001-94932 版本** 页 27 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 void ADC_SetGain(int32 adcGain) 说明： 为以下电压转换函数设定每伏电压的ADC增益计数。默认情况下，该值由基准和输入范围设置 设定。该值仅可用于进一步校准具有已知输入的ADC，或仅在使用外部参考的情况下使用。 参数： int32 adcGain：每伏电压的ADC增益计数。 返回值： 无 其他影响： 通过在ADC计数和电压之间进行正确转换，可仅影响ADC_CountsTo_uVolts()、 ADC_CountsTo_mVolts()和ADC_CountsTo_Volts()函数。 void ADC_SelectConfiguration(uint8 config, uint8 restart) 说明： 设置（最多）四项ADC配置中的一项。该API先停止ADC，然后使用默认值向新配置初始化各 个寄存器。由ADC_SetGCOR() API给特殊配置设置的自定义GGOR寄存器值将不被默认值覆 盖。如果第二个参数的重启值为1，ADC将被重启。如果该值为零，则用户必须调用 ADC_Start()和ADC_StartConvert()以重启转换。 参数： uint8 config：1到4之间的配置选项。 uint8 restart：重启选项。“1”表示启动ADC并重启转换。“0”表示不启动ADC和转换。 返回值： 无 其他影响： 将内部中断配置为与配置编号相关并被使能的新矢量。请参阅《中断服务子程序》一节，了解 有关移除内部中断的信息。 int16 ADC_CountsTo_mVolts(int32 adcCounts) 说明： 将ADC输出转换为单位为mV的16位整数电压值。例如，如果测得的ADC输出为0.534 V，则 返回值为534 mV。电压计算取决于电压参考值。当Vref基于Vdda时，用于Vdda的值针对“全 局资源配置”（DWR）的System（系统）选项卡中项目设置。 参数： int32 adcCounts：ADC转换的结果。 返回值： int16：以mV为单位的电压值。 其他影响： 无 页 28/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） int32 ADC_CountsTo_uVolts(int32 adcCounts) 说明： 将ADC输出转换为单位为mV的32位整数电压值。例如，如果测得的ADC为–0.02345 V，则返 回值为–23450 µV。电压计算取决于电压参考值。当Vref基于Vdda时，用于Vdda的值针对 “全局资源配置”（DWR）的System（系统）选项卡中项目设置。 参数： int32 adcCounts：ADC转换的结果。 返回值： int32：以µV为单位的电压值。 其他影响： 无 float32 ADC_CountsTo_Volts(int32 adcCounts) 说明： 将ADC输出转换为单位为V的浮点电压值。例如，如果测得的ADC输出电压为1.2345 V，则返 回值为+1.2345 V。电压计算取决于电压参考值。当Vref基于Vdda时，用于Vdda的值针对“设 计范围资源”（DWR）的System（系统）选项卡中项目设置。 参数： int32 adcCounts：ADC转换的结果。 返回值： Float：返回单位为伏的电压值。 其他影响： 无 void ADC_Sleep(void) 说明： ADC_Sleep()函数用于检查组件是否已使能并保存状态。然后它调用ADC_Stop()函数、调用 ADC_SaveConfig()函数，以保存用户配置。 在调用CyPmSleep()或CyPmHibernate()函数之前调用ADC_Sleep()函数。有关功耗管理函数 的详细信息，请参考PSoC Creator系统参考指南。 参数： 无 返回值： 无 其他影响： 无 void ADC_Wakeup(void) 说明： ADC_Wakeup()函数调用ADC_RestoreConfig()函数以恢复用户配置。如果组件在调用 ADC_Sleep()函数前已使能，则ADC_Wakeup()函数将重新使能组件。 参数： 无 返回值： 无 其他影响： 调用ADC_Wakeup()函数前未调用ADC_Sleep()或ADC_SaveConfig()函数可能会产生意外行 为。 文档编号：001-94932 版本** 页 29 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 void ADC_Init(void) 说明： 根据“Configure”对话框设置，初始化或恢复组件参数。如果已调用ADC_Start()，则无需调 用该函数。 参数： 无 返回值： 无 其他影响： 所有寄存器将复位为初始值。这会重新初始化组件。 void ADC_Enable(void) 说明： 使能ADC的时钟，并使其通电。 参数： 无 返回值： 无 其他影响： 使能内部中断。请参阅《中断服务子程序》一节，了解有关移除内部中断的信息。 void ADC_SaveConfig(void) 说明： 该函数保存组件配置。它将保存非保留寄存器。该函数还将保存当前“Configure”对话框中 定义的或通过相应API修改的组件参数值。该函数由ADC_Sleep()函数调用。 参数： 无 返回值： 无 其他影响： 无 void ADC_RestoreConfig(void) 说明： 此函数恢复组件配置。这将恢复非保留寄存器。该函数还将组件参数值恢复为调用 ADC_Sleep()函数之前的值。 参数： 无 返回值： 无 其他影响： 调用该函数前未调用ADC_Sleep()或ADC_SaveConfig()函数可能会产生意外行为。 页 30/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） void ADC_SetCoherency(uint8 coherency) 说明： 该函数允许您更改ADC三个字结果中的哪一个将会触发连贯性解锁。直到所设置字节得到 ADC或DMA的读取为止，ADC的结果才会得到更新。默认LSB是连贯性字节。如果写DMA 或定制API而LSB不是所读取的最后字节，则它会使用该API来设置所读取ADC结果的最后 一个字节。如果由DMA或ARM处理器执行了多字节读取，则连贯性可以被设置到所读取最 后一个字的任何字节中。 参数： uint8 coherency：连贯性设置。下表给出了有效的连贯性值。 连贯性选项 返回值： 说明 ADC_COHER_LOW LSB应该是所读取的最后一个字节。 ADC_COHER_MID 中间字节应该是所读取的最后一个字节。 ADC_COHER_HIGH MSB应该是所读取的最后一个字节。 无 uint8 ADC_SetGCOR(float gainAdjust) 说明： 该函数计算一个新的GCOR（ADC增益）值，并将其写入GCOR寄存器内。GCOR值是一 个16位的值，代表一个0到2的增益。ADC结果乘以该值后，被放入ADC输出寄存器。 执行函数时，旧GCOR值乘以gainAdjust输入，然后被重新载入GCOR寄存器。GCOR值 根据GVAL寄存器进行规格化。 由该API计算出的值也被存储到RAM内，用于每个活动的配置。SelectConfiguration() API 会使用该值初始化GCOR寄存器。 参数： float gainAdjust：GCOR校正的增益乘法器系数。GCOR的参考值范围应为0.000至 1.9999。 返回值： uint8：如果校正值不在GCOR值的范围0.00到1.9999，则将返回一个非零值。 其他影响： GCOR的实际值取决于GVAL寄存器。GVAL寄存器被设置为一个等于GCOR寄存器中有效 位数减去一的值。如果GVAL是15（0x0F），则GCOR寄存器的全部16位均有效。如果 GVAL是11（0x0B），则仅12位有效。如果GCOR值向右移四位，则最后四位会丢失。 GVAL寄存器由Init()和SelectConfiguration() API自动设置，并不需要用户更新。 文档编号：001-94932 版本** 页 31 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） uint16 ADC_ReadGCOR(void) 说明： 该函数返回GCOR寄存器当前值，该值根据GVAL设置进行了规格化。例如，如果GCOR值是 0x0812而GVAL寄存器被设置为11（0x0B），则返回值向左移动四位。（GCOR实际值 = 0x0812，返回值 = 0x8120） 参数： 无 返回值： uint16：规格化的GCOR值 其他影响： GCOR的值取决于GVAL寄存器。如果GVAL被设置为小于15 (0x0F)，则GCOR值向右移动15 减去GVAL位。 GVAL寄存器由Init()和SelectConfiguration() API自动设置，并不需要用户更 新。 DMA 信息 DMA 组件可用于将转换结果从 ADC_DelSig 寄存器传输至 RAM 或另一组件，例如数字滤波器模 块（DFB）。DMA 数据请求信号（DRQ）应通过 ADC 连接至 EOC 引脚。用户可以使用 DMA 向 导按如下所示配置 DMA 操作： DMA源的名称 长度 方向 DMA请求 DMA请求 信号 类型 说明 ADC_DelSig_DEC_SAMP_P TR 1 源 EOC 上升沿 接收分辨率为8位的输入模拟值的1 字节转换结果。 ADC_DelSig_DEC_SAMP_P TR 2 源 EOC 上升沿 接收分辨率为9到16位的输入模拟 值的2字节转换结果。 请注意，连贯性应设为中（MID） 字节。使用ADC_SetCoherency() API修改连贯性。 ADC_DelSig_DEC_SAMP_P TR 3 源 EOC 上升沿 接收分辨率为17到20位的输入模拟 值的3字节转换结果。 请注意，连贯性应设为MSB （HIGH）字节。 使用ADC_SetCoherency() API修 改连贯性。 MISRA 符合性 本节介绍了 MISRA-C:2004 规范以及本组件的偏差情况。定义了下面两种类型的偏差： 页 32/51 项目偏差 — 适用于所有 PSoC Creator 组件的偏差 特定偏差 — 仅适用于该组件的偏差 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 本节介绍了有关组件特定偏差的信息。《系统参考指南》的“MISRA 符合性”章节中介绍了项目 偏差以及有关 MISRA 符合性验证环境的信息。 ADC_DelSig 组件没有任何特定偏差。 该组件有下面的嵌入式组件：中断、时钟以及 AMux。MISRA 符合性与特定偏差的相关信息，请 参见相应组件数据手册。 中断服务子程序 ADC_DelSig 在 ADC_INT.c 文件中（其中“ADC”为实例名称）包含四个中断服务子程序。各个 服务子程序根据相关的配置编号被分别标记为 ADC_ISR1、 ADC_ISR2、ADC_ISR3 以及 ADC_ ISR4。ADC_SelectConfiguration()函数将中断矢量地址修改为相应的中断子程序。 您可以将自定义代码放入指定的区域，以在转换结束后执行所需的任何功能。将自定义代码置于 “/* `#START MAIN_ADC_ISR1` */”和“/* `#END` */”注释之间。这可确保在重新生 成项目时保留代码。 此外，还能使用高级性能移除内部中断。当外部中断组件被连接至 EOC 输出，并且不要求使用内 部 ISR 时，该性能很有帮助。在 Common 选项卡下的 Expression 视图中，将 rm_int 参数设置为 “true”（右键点击组件定制器的 Common 选项卡菜单），以抑制内部中断。请确保使能了 Creator 菜单中的 Expression 视图：Tools/Option…/Design Entry/Component Catalog/Enable Param Edit Views。 示例固件源代码 PSoC Creator 在“Find Example Project”（查找示例项目）对话框中提供了多种包括原理图和 代码示例的示例工程。要查看特定组件示例，请打开“Component Catalog”中的对话框或原理图 中的组件示例。要查看通用示例，请打开‘Start Page’或 File 菜单中的对话框。根据要求，可 以通过使用对话框中的 Filter Options 选项来限定可选的项目列表。 更多有关信息，请参考《PSoC Creator 帮助》部分中主题为“查找示例项目”的内容。 功能说明 Delta-sigma 通道由以下模块构成： 高输入阻抗的前端缓冲器（含可编程的增益），不需要时，可旁路（并切断电源）。 全差分式可编程三阶开关电容调制器。 文档编号：001-94932 版本** 页 33 /51 Delta Sigma 模数转换器（ADC_DelSig） PSoC®CreatorTM 组建数据手册 下行数字滤波包括：一个四阶级串联积分梳状（CIC）滤波器（也称作抽取滤波器）和后期 处理引擎（cicdec4_pproc），后者在数据离开 CIC 滤波器时可选择性地执行增益、偏置和 简单 FIR 滤波函数。 ANAIF — 模拟接口逻辑块由输入缓冲器的寄存器控制器和调制器构成。 如不存在输入缓冲器，则开关电容输入级在每次循环时会消耗电流，以对电容进行充电。在这种 情况下，等效输入阻抗为 1/（fs × C），即 1/（（3 MHz） × （5 pF）） = 66 kΩ。许多传感器应 用需要采用更高的阻抗，以得出精确的读数。因此，输入缓冲器是 Delta sigma 通道的一部分。 在某些应用中，输入缓冲器还必须处理离地较近的信号，在其他应用中，则必须在靠近供电轨的 地方工作。输入缓冲器包含两个单端缓冲器，它们建立差分通道。用户可以选择任何一个缓冲器。 通道在单端模式下运行时，其中一个输出与地轨连接，并旁路相应的缓冲器。可以单独给每一个 缓冲器断电。缓冲器有两个主要的工作模式： 电平位移模式：输入接近 0 V 共模输入电压范围时，缓冲器输出可通过输入转换为较高电 平。 轨至轨模式：在采用轨至轨输入的情况下，使用此模式。 图 7. ADC 缓冲器结构 图 8 展示了开关电容的实现情况。在 9 级量化下工作时，动态元件匹配（DEM）模块会因调制器 开关电容 DAC 反馈不匹配而产生错误。为某一给定应用正确配置缓冲器和调制器时，调制器的变 量级可编程量化器（2、3 或 9 级）会产生“量化”位流。量化位流宽度为 8 位，采用温度格式。 在 ANAIF 模块中将温度计量化器编码转化为二进制补码格式，用于抽取滤波器（Sinc4 和 Sinc1）。 页 34/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 图 8. 开关电容 Delta Sigma 调制器结构 寄存器 采样寄存器 ADC 结果的范围为 8 至 20 位分辨率。输出分为三个 8 位寄存器。CPU 或 DMA 可访问这些寄存 器，这样能够读取 ADC 结果。 ADC_DEC_SAMP（ADC 输出数据采样低位寄存器） 位 7 值 文档编号：001-94932 版本** 6 5 4 3 2 1 0 Data[7:0] 页 35 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） ADC_DEC_SAMPM（ADC 输出数据采样中位寄存器） 位 7 6 5 4 值 3 2 1 0 3 2 1 0 Data[15:8] ADC_DEC_SAMPH（ADC 输出数据采样高位寄存器） 位 7 6 5 4 值 Data[23:16] 资源 ADC_DelSig 使用抽取滤波器、Delta-Sigma 调制器以及时钟源。如果选择了外部基准或基准旁路， 则 P0[3]或 P3[2]可用于外部基准或旁路电容。 API 存储器占用 根据编译器、器件、所使用的 API 数量以及组件的配置不同，组件对存储资源的占用也不一样。 下表提供了在某种器件配置中所有 API 占用存储器的大小。 数据是在将编译器设置为 Release 模式并将优化等级设置为 Size 的情况下测得的。对于特定的设 计，分析完编译器生成的映射文件后可以确定组件占用存储器的大小。 PSoC 3（Keil_PK51） 配置 PSoC 5LP（GCC） 闪存字节 SRAM字节 闪存字节 SRAM字节 3824 27 2968 23 8-20位 PSoC 3 直流和交流电气特性 除非另有说明，否则这些规范的适用条件是：-40°C ≤ TA ≤ 85 °C，TJ ≤ 100 °C 且电压范围为 1.71 V ~ 5.5 V。 典型值的适用条件为 TA = 25°C。 工作条件： 页 36/51 在连续采样模式下运行 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 分辨率 = 16 至 20 位，则 fclk = 3.072 MHz；分辨率 = 8 至 15 位，则 fclk = 6.144 MHz 参考 = 1.024 V 的内部基准，在 P3[2]或 P0[3]上进行旁通 除非另有指定，否则所有图表中的值均为典型值 PSoC 3 的 Delta-Sigma ADC 直流规范 参数 说明 条件 最小值 典型值 最大值 单位 分辨率 8 – 20 位 通道数量（单端） – – GPIO – 数量 通道数量（差分） 差分对由一对GPIO组成。 – – GPIO – 数量/2 单调性 有 – – – – Ge 增益误差 2 已缓冲，缓冲器增益 = 1， 输入范围 = ±1.024 V， 16位模式 – – ±0.2 % Gd 增益漂移 已缓冲，缓冲器增益 = 1， 输入范围 = ±1.024 V， 16位模式 – – 50 ppm/° C VOS 输入偏移电压 3 已缓冲 – – ±0.1 mV TCVOS ADC TC输入偏移电压 温度系数，输入偏移电压 – – 0.55 µV/°C 输入电压范围（单端） 4 VSSA – VDDA V 输入电压范围，差分，未缓冲 5 VSSA – VDDA V 输入电压范围。差分，已缓冲5 VSSA – VDDA – 1 V PSRRb 电源抑制比，已缓冲5 缓冲器增益 = 1、16位， 范围 = ±1.024 V 90 – – dB CMRRb 共模抑制比，已缓冲5 缓冲器增益 = 1、16位， 范围 = ±1.024 V 85 – – dB 2 总增益误差是 ADC 误差与缓冲器误差之和。 3 总偏移电压误差是缓冲器 VOS 与 ADC VOS 之和。 4 VSSA 至 6 × VBG 范围用于对 VDDA 电源进行直接测量。实际标度受限于 VDDA。 5 基于器件特性表征（未经过生产测试）。 文档编号：001-94932 版本** 页 37 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 参数 说明 条件 最小值 典型值 最大值 单位 INL20 积分非线性 5 范围 = ±1.024 V，未缓冲 – – ±32 LSB DNL20 微分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB INL16 积分非线性 5 范围 = ±1.024 V，未缓冲 – – ±2 LSB DNL16 微分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB INL12 积分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB DNL12 微分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB INL8 积分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB DNL8 微分非线性 5 范围 = ±1.024 V，未缓冲 – – ±1 LSB Rin_Buff ADC输入电阻 使用输入缓冲区 10 – – MΩ Rin_ADC16 ADC输入电阻 旁路输入缓冲器，16位， – 74 6 – kΩ – 148 6 – kΩ 范围 = ±1.024 V Rin_ADC12 旁路输入缓冲器，12位， ADC输入电阻 范围 = ±1.024 V ADC外部基准输入电压 引脚P0[3]、P3[2] 0.9 – 1.3 V IDD_20 电流消耗，20位5 187 sps，未缓冲 – – 1.5 mA IDD_16 电流消耗，16位5 48 ksps，未缓冲 – – 1.5 mA IDD_12 电流消耗，12位5 192 ksps，未缓冲 – – 1.95 mA IBUFF 缓冲器电流消耗 5 – – 2.5 mA VEXTREF 电流消耗 PSoC 3 Delta-Sigma ADC 交流规范 参数 说明 条件 最小 值 典型 值 最大值 单位 启动时间 – – 4 样本 ADC_SelectConfiguration() API执行 CPU时钟 = 24 Mhz 时间 – 90 - µs 6 在 ADC 输入上使用开关电容，可建立有效输入电阻。如果增益和位数保持不变，电阻将与时钟频率成反比。该值是通过计算得 出的，而非测量得出。有关更多信息，请参见《技术参考手册》。 页 38/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 参数 THD Delta Sigma 模数转换器（ADC_DelSig） 说明 总谐波失真 7 条件 缓冲器增益 = 1，16 位，范围 = ±1.024 V 最小 值 典型 值 最大值 单位 – – 0.0032 7.8 – 187 sps – 40 – Hz % 20位分辨率模式 SR20 采样率 7 范围 = ±1.024 V，未缓 冲 BW20 最大采样率的输入带宽 7 范围 缓冲 ，未 16位分辨率模式 SR16 采样率 7 范围 = ±1.024 V，未缓 冲 2 – 48 ksps BW16 最大采样率的输入带宽 7 范围 = ±1.024 V，未缓 冲 – 11 – kHz SINAD16int 信噪比，16位，内部基准7 范围 = ±1.024V，未缓 冲 81 – – dB SINAD16ext 信噪比，16位，外部基准7 范围 = ±1.024 V，未缓 冲 84 – – dB 12位分辨率模式 SR12 采样率，连续采样，高功耗7 范围 = ±1.024 V，未缓 冲 4 – 192 ksps BW12 最大采样率的输入带宽 7 范围 = ±1.024 V，未缓 冲 – 44 – kHz SINAD12int 信噪比，12位，内部基准7 范围 = ±1.024 V，未缓 冲 66 – – dB SR8 采样率，连续，高功耗7 范围 = ±1.024 V，未缓 冲 8 – 384 ksps BW8 最大采样率的输入带宽 7 范围 = ±1.024 V，未缓 冲 – 88 – kHz SINAD8int 信噪比，8位，内部基准7 范围 = ±1.024 V，未缓 冲 43 – – dB 8位分辨率模式 7 基于器件特性表征（未经过生产测试）。 文档编号：001-94932 版本** 页 39 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 图形 Delta-Sigma ADC IDD与sps，未缓冲 Delta-Sigma ADC IDD与sps，已缓冲 2.5 2.5 2 mA 2 mA 1.5 1.5 1 8 10 12 14 16 18 20 0.5 0 0.01 8 10 12 14 16 18 20 0.5 0 0.1 1 ksps 10 100 1000 Delta-Sigma ADC噪声柱状图，1000个样本 ，20位， 187 sps，外部基准，VIN = VREF/2，范围 = ±1.024 V 页 40/51 1 0.01 0.1 1 ksps 10 100 1000 Delta-Sigma ADC噪声柱状图，1000个样本，16位，48 ksps，外部基准，VIN = VREF/2， 范围 = ±1.024 V 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） Delta-Sigma ADC噪声柱状图，1000个样本，16位，48 ksps，内部基准，VIN = VREF/2， 范围 = ±1.024 V Delta-Sigma ADC INL与最大采样速率时的分辨率 Delta-sigma ADC RMS 噪声计数与输入范围和采样速率，20 位，外部基准，单端 输入电压范围 采样率，SPS 0到VREF 0至Vref × 2 VSSA至VDDA 0至Vref × 6 8 1.28 1.24 6.02 0.97 23 1.33 1.28 6.09 0.98 45 1.77 1.26 6.28 0.96 90 1.65 0.91 6.84 0.95 187 1.87 1.06 7.97 1.01 Delta-Sigma ADC RMS 噪声计数与输入范围和采样率，20 位，外部基准，差分 输入电压范围 采样率，SPS ±VREF ±Vref/2 ±Vref/4 ±Vref/8 ±Vref/16 8 0.70 0.84 1.02 1.40 2.65 11.3 0.69 0.86 0.96 1.40 2.69 22.5 0.73 0.82 1.25 1.77 2.67 45 0.76 0.94 1.02 1.76 2.75 61 0.75 1.01 1.13 1.65 2.98 170 0.75 0.98 187 0.73 文档编号：001-94932 版本** 无效操作区 页 41 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） Delta-Sigma ADC INL与输出代码，16位， 48 ksps，25 °C VDDA = 3.3 V Delta-Sigma ADC DNL与输出代码，16位， 48 ksps，25 °C VDDA = 3.3 V 分辨率 8 到 20 上各输入范围所使用的输入电容值（单位为 pF） 输入电容，单位为pF 输入范围 分辨率8到15 分辨率16到20 VSS到VREF（单端） 0.896 3.888 VSS到VREF*2（单端） 0.896 3.888 VSS到VDD （VDD/3单端） 0.592 1.296 VSS到VDD （VDD/4单端） 0.496 0.992 VSS到VREF*6（单端） 0.400 0.688 ± VREF （差分） 0.896 3.888 ± VREF*2 （差分） 0.400 1.888 ± VREF*6 （差分） 0.400 0.688 ± VREF/2 （差分） 1.600 6.000 ± VREF/4 （差分） 2.800 12.000 ± VREF/8 （差分） 3.488 17.588 ± VREF/16 （差分） 5.696 17.200 页 42/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） PSoC 5 LP 直流和交流电气特性 除非另有说明，否则这些规范的适用条件是：-40°C ≤ TA ≤ 85 °C；TJ ≤ 100 °C 且电源范围为 1.71 V ~ 5.5 V。 典型值的适用条件为 TA = 25°C。 工作条件： 在连续采样模式下运行 分辨率 = 16 至 20 位，则 fclk = 3.072 MHz；分辨率 = 8 至 15 位，则 fclk = 6.144 MHz 参考电压 = 1.024 V 的内部基准，在 P3[2]或 P0[3]上进行旁通 除非另有指定，否则所有图表中的值均为典型值 PSoC 5 LPDelta-Sigma ADC 直流规范 参数 说明 条件 最小值 典型值 最大值 单位 位 分辨率 8 – 20 通道数量， 单端 – – GPIO 通道数量，差分 数量 差分对由一对GPIO组成 – – GPIO 数量/2 单调性 有 – – – Ge 增益误差 已缓冲，缓冲器增益 = 1， 范围 = ±1.024 V，16位模 式，25 °C – – ±0.4 % Gd 增益漂移 已缓冲，缓冲器增益 = 1， 范围 = ±1.024 V，16位模式 – – 50 ppm/°C VOS 输入偏移电压 已缓冲，16位模式，全压范 围，25 °C – – ±0.2 mV 已缓冲，16位模式，VDDA = 1.7 V，25 °C – – ±0.1 mV 温度系数，输入偏移电压 缓冲器增益 = 1，16位，范 围 = ±1.024 V – – 0.55 µV/°C 输入电压范围 8 单端，未缓冲 VSSA – VDDA V TCVOS 8 基于器件特性表征（未经过生产测试）。 文档编号：001-94932 版本** 页 43 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 参数 说明 条件 最小值 典型值 最大值 单位 差分、未缓冲 VSSA – VDDA V 差分、已缓冲 VSSA – VDDA – 1 V PSRRb 电源抑制比，已缓冲8 缓冲器增益 = 1，16位，范 围 = ±1.024 V 90 – – dB CMRRb 共模抑制比，已缓冲8 缓冲器增益 = 1，16位，范 围 = ±1.024 V 85 – – dB INL20 20位的积分非线性8 差分范围±1.024 V – – ±32 LSB DNL20 20位DNL8 差分范围±1.024 V – – ±1 LSB INL16 积分非线性，16位8 差分范围±1.024 V – – ±2 LSB DNL16 微分非线性 16-bit 8 差分范围±1.024 V – – ±1 LSB INL12 12位INL 8 差分范围±1.024 V – – ±1 LSB DNL12 12位DNL 8 差分范围±1.024 V – – ±1 LSB INL8 8位INL 8 差分范围±1.024 V – – ±1 LSB DNL8 8位DNL8 差分范围±1.024 V – – ±1 LSB Rin_Buff ADC输入电阻 使用输入缓冲区 10 – – MΩ Rin_ADC_16 ADC输入电阻 旁路输入缓冲器， 16位，范围 = ±1.024 V – 74 9 – kΩ Rin_ADC_12 ADC输入电阻 旁路输入缓冲器， 12位，范围 = ±1.024 V – 148 9 – kΩ VEXTREF ADC外部基准输入电压，另 请参见参考电压规范中的内 部基准 引脚 P0[3]、P3[2] 0.9 – 1.3 V IDD_20 电流消耗， 20位，187 sps 8 未缓冲 – – 1.5 mA IDD_16 电流消耗， 16位，48 ksps 8 未缓冲 – – 1.5 mA IDD_12 电流消耗， 12位，192 ksps 8 未缓冲 – – 1.95 mA 电流消耗 9 在 ADC 输入上使用开关电容，可建立有效输入电阻。如果增益和位数保持不变，电阻将与时钟频率成反比。此值是计算得出的， 而非测量得出。有关更多信息，请参见《技术参考手册》。 页 44/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 参数 Delta Sigma 模数转换器（ADC_DelSig） 说明 IDD_8 电流消耗， 8位，384 ksps 8 IBUFF 缓冲器电流消耗 8 条件 最小值 典型值 未缓冲 最大值 单位 – – 1.95 mA – – 2.5 mA PSoC 5LP Delta-Sigma ADC 交流规范 参数 说明 条件 启动时间 最小值 典型值 最大值 单位 – – 4 样本 ADC_SelectConfiguration() API执 行时间 CPU时钟 = 24 Mhz – 50 – µs 总谐波失真，16位 10 未缓冲，范围 = ±1.024 V – – 0.0032 % SR20 采样率，20位 10 差分范围±1.024 V 7.8 – 187 sps BW20 带宽，20位10 差分范围±1.024 V – 40 – Hz SR16 采样率，16位10 差分范围±1.024 V 2 – 48 ksps BW16 带宽，16位10 差分范围±1.024 V – 11 – kHz SINAD16int 信噪比 + 失真，16位，内部基准10 未缓冲， 81 – – dB THD 20位分辨率模式 16位分辨率模式 范围 = ±1.024 V 信噪比 + 失真，16位，外部基准10 未缓冲，范围 = ±1.024 V 84 – – dB SR12 采样率，12位10 差分范围±1.024 V 4 – 192 ksps BW12 带宽，12位10 差分范围±1.024 V – 44 – kHz SINAD12int 信噪比 + 失真，12位，内部基准10 未缓冲，范围 = ±1.024 V 66 – – dB 采样率，8位 10 差分范围±1.024 V 8 – 384 ksps SINAD_16ext 12位分辨率模式 8位分辨率模式 SR8 10 基于器件特性表征（未经过生产测试）。 文档编号：001-94932 版本** 页 45 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 参数 说明 条件 最小值 典型值 最大值 单位 BW8 带宽，8位10 差分范围±1.024 V – 88 – kHz SINAD8int 信噪比 + 失真，8位，内部基准10 未缓冲，范围 = ±1.024 V 43 – – dB 参考电压规范 另参见 PSoC 5 LPDelta-Sigma ADC 直流规范 VEXTREF 部分的 ADC 外部基准规范。 参数 VREF 说明 最小值 典型值 最大值 1.023 （–0.1%） 1.024 1.025 温度漂移 11 – – 30 ppm/°C 长期漂移 – 100 – ppm/Khr 热循环漂移（稳定性）11 – 100 – ppm 高精度参考电压 条件 初始调整 单位 V （+0.1%） 组件勘误表 无。 组件更改 本节列出了该组件各版本中的主要更改内容。 版本 3.10 更改说明 更改原因/影响 纠正了PSoC Creator 3.0 SP1中组件更改 内容。 更多有关信息，请参见基础知识文章KBA94159（网页地址： www.cypress.com/go/kba94159）。 修正了组件Configure对话框中缓冲区模式 缓冲区模式参数不正确，并且不符合相关的配置选项卡。 参数的设置情况，使其对应于相关的配置 选项卡。 3.0.b 编辑了数据手册，以添加组件勘误章节。 3.0.a 对数据手册进行了少量的编辑。 11 列出已知的组件问题。 基于器件特性表征（未经过生产测试）。 页 46/51 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 版本 Delta Sigma 模数转换器（ADC_DelSig） 更改说明 更改原因/影响 已添加了MISRA符合性章节。 该组件没有任何特定偏差。 在定制器的Configuration选项卡内添加 Alignment选项。 改进组件。 调整了输入电容比率和增益校正寄存器大 小，从而能够准确地测量整个输入范围内 摆动的信号。 该更改内容会影响到ADC测量的结果。这些结果与版本3.0和 先前版本的不相同。 针对在单样本采样模式中超过16位的分辨 率，修复了由ADC_IsEndConversion() API结束的转换状态检测的相关问题。 始终返回非零值。 在外部时钟模式中，禁用采样率字段并根 据外部时钟频率对其进行重新计算。 在没有准确的内部时钟的情况下，不能编译项目 添加了ADC_Read8()、ADC_Read16()、 ADC_Read32() API。 如果只要求进行单个读取操作，该函数可以简化来自ADC的 结果获取过程。 添加了可选的调制器输入（mi）。 该输入用于动态控制调制器中信号的极性。 由ADC_SetGCOR() API计算出并写入的 增益系数被存储到RAM内。下面 SelectConfiguration() API调用将使用该系 数初始化GCOR寄存器。 该更改内容阻止覆盖特殊配置的自定义GCOR值。 添加了高级参数（rm_int），以选择性地 移除内部中断。 当外部中断组件被连接至EOC输出，并且不要求使用内部 ISR时，该性能很有帮助。 修复了ADC_Wakeup() API在退出睡眠模 式后启动转换（即使先前已禁用了转换） 的相关问题。 ADC_Sleep() API保存了转换状态。只有在进入睡眠模式前使 能了转换，ADC_Wakeup() API才会启动该转换。 2.30.a 修复了ADC范围框图。 框图不正确。 2.30 在下面情况下修复了有关ADC时钟分频器 有关多种ADC配置中时钟分频器的设置问题 设置的问题：使用多种配置并且ADC时钟 不是由BUS时钟派生的。 3.0 修复了在使用多种配置时电荷泵时钟分频 有关电荷泵时钟分频器设置的问题（使用多种ADC配置的情 器设置的相关问题 况） 在下面情况下修复了相关的问题：当使用 使能ADC的参考时，器件将复位 大于5.3 V的VDDA值来使能ADC的参考 时，器件将复位 修复了在使用多种配置时参考缓冲器设置 使用多种ADC配置时，参考缓冲器设置是错误的。 的相关问题 文档编号：001-94932 版本** 页 47 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 版本 更改说明 更改原因/影响 向 .cyre 文 件 中 包 括 的 所 有 API 添 加 了 并非所有API都是真正可重入的函数。组件API源文件中的注 CYREENTRANT关键词。 释指出了适用的函数。 需要此更改为采用安全方式使用（通过标志或关键节防止并 发调用）并且不是重新进入的函数消除编译器警告。 添加了PSoC 5LP芯片的支持。 更新了数据手册中的图4. Delta Sigma ADC I/O特性。 修复图4中的问题。 更新了SetBufferGain() API的说明 更新了使用缓冲器增益的其他影响。 在参考参数说明章节中，添加了有关使用 SAR和DelSig ADC都使用内部基准。 ADC内部基准的注释。 更新了ADC_IsEndConversion() API的其 更新了同时使用DMA和ADC_IsEndConversion() API的其他 他影响的内容。 影响。 2.20.a 纠正了数据手册 2.20 实现了API ADC_SetCoherency()、 ADC_SetGCOR()和ADC_ReadGCOR() 等三个新API 用于设置连贯性寄存器的ADC_SetCoherency()。有助于方便 地更改字节连贯性。 用于设置增益校正寄存器的ADC_SetGCOR()。 用于读取规格化GCOR寄存器值的ADC_ReadGCOR()。 添加了四个新的Bypass（旁路）基准选 Vdda/3和Vdda/4基准的Bypass（旁路）基准选项 项。 增加了注释和配置名参数 配置参数可对ADC配置进行唯一性地命名。 注释参数描述配置的使用。 用于PSoC 5的ADC_Stop() API更改 使用PSoC 5时需要此改正，以防止组件停止时影响无关的模 拟信号。 根据ADC时钟频率对ADC功耗设置所作更 用于优化ADC组件使用的功耗。 改 解 决 了 一 个 ADC_SelectConfiguration() 现在可以实现预期的调用ADC_SelectConfiguration() API而 API问题。 不调用ADC_Start()。 向数据手册中添加了PSoC 5特性数据 用实型数据更新了数据手册中的占位符图 外部电荷泵时钟是默认选项，用户不能选 择。 页 48/51 ADC现在可一直使用外部电荷泵时钟，而不用内部时钟。这 是为了保证最佳的电荷泵时钟频率，以最大化ADC的性能。 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 版本 2.10 Delta Sigma 模数转换器（ADC_DelSig） 更改说明 更改原因/影响 更改了以下两个差分输入范围 这些输入范围的名称有错误的。 ±0.128 V（–输入 ± Vref/8） ±0.064 V（–输入 ± Vref/16） 注意： 的名称。 当使用ADC_DelSig 2.10版更新所用版本比2.0更低的现有项 目时，可能会导致参数评估故障的错误信息。 要解决此问题，请打开“Configure”对话框，然后切换输入 模式的选择。单击 OK（确定）关闭对话框，然后编译项目。 添加了两个新的基准选项：内部VDDA/4 和内部VDDA/3。 PSoC 3 ADC的基准输入范围较窄：0.9 V至1.3 V。这样可能 会导致在VDDA小于3.6 V 时，VSS至VDDA比例范围无法正 常运行。这个新的VDDA/3基准纠正了这个问题。 基准值的更改影响输入范围列表。 输入范围列表基于所选参考电压更新。 Vref值参数添加了错误提供商。 目的在于警告用户使用的Vref值是否超出预期范围0.9 V至1.3 V。 ADC时钟频率现在取决于输入范围选择。 ADC时钟频率取决于所选输入范围。ADC最大时钟频率将因 输入范围而异。如果ADC时钟频率超过所选输入范围的最大 时钟频率，则错误符号将出现在时钟频率的文本框中。 通过偏移计算解决了一个问题。 针对分辨率为9、10、11、13、14和15位的0至2*Vref单端模 式现在按预期运行。 通过DMA向导工具生成代码解决了一个问 题。 当分辨率大于8位时，DMA向导工具使用正确的ADC输出寄 存器。 向数据手册中添加了特性数据 对数据手册进行了少量编辑和更新 文档编号：001-94932 版本** 页 49 /51 PSoC®CreatorTM 组建数据手册 Delta Sigma 模数转换器（ADC_DelSig） 版本 2.0 更改说明 更改原因/影响 更改了输入范围参数：添加了4个新的输 入范围： 当更新使用ADC_DelSig 2.0版的现有项目时，可能会导致参 数评估失败的错误信息。 Vssa至6*Vref 要解决此问题，请打开“配置”对话框，然后切换输入模式 的选择。单击OK（确定）关闭对话框，然后构建项目。 ±6.144 V（–输入 ± 6*Vref） ±0.125 V（–输入 ± Vref/8） ±0.0625 V（–输入 ± Vref/16） 注意 此更改可能将破坏现有设计。 进行了更新，以支持PSoC 3 ES2或更高 版本，及PSoC 5或更高版本。 此版本支持PSoC 3 ES2或更高版本，及PSoC 5或更高版 本。与更高版本的芯片一同使用时，更低版本的组件将显示 错误信息。 添加了睡眠/唤醒和初始化/使能API。 为支持低功耗模式并提供常用接口，以单独控制大多数器件 的初始化和使能。 添加了新参数：输入模式和缓冲器模式。 这些新参数在更低版本的ADC_DelSig组件中不存在。当更新 至组件的2.0版本时，新参数为给定的默认值。输入模式参数 的默认值为“差分”。输入模式参数驱动输入范围的选择。 因此，之前配置了“单端”Input Range（输入范围）的已更 新组件将获得“差分”的默认值。 删除了Power（功耗）参数，并添加了新 的转换模式 ，即“单样本采样”模式。 向组件中添加了DMA功能文件。 此文件允许ADC_DelSig在PSoC Creator中受DMA向导工具 的支持。 向API中添加了Keil功能重新进入支持。 添加此功能，以便使客户能够指定哪一生成函数可重新进 入。 编辑了“Configure”对话框。 使得电压基准参数可编辑。 添加了不同的配置，以支持在运行时更改配置。 对话框使您能够在选择了VSSA 至VDDA 输入范围时修改电压 值。 所选输入范围的设置值已纳入ADC实现。 设置值将用于调整抽取滤波器增益，以提高ADC的性能。 向头文件中添加了常数，以便于使用。 ADC组件现在拥有常数，例如，使用的基准、设置的增益、 使用的模式、使用的采样速率等，这样您便可以在应用中使 用这些常数。 向ADC DelSig组件中添加了新的可选连接 这样可以将ADC的基准Vssa连接到模拟全局线（AGL[6]）。 （nVref） 根据时钟频率使能了电荷泵功耗设置。 页 50/51 8位ADC范围存在问题。此问题是由于没有参照DSM_CR16 寄存器中的ADC时钟来设置电荷泵的功耗设置位而造成的。 对ADC代码进行了修改，以根据ADC时钟频率来设置这些 位。 文档编号：001-94932 版本** PSoC®CreatorTM 组建数据手册 版本 更改说明 删除了SetPower API。 Delta Sigma 模数转换器（ADC_DelSig） 更改原因/影响 SetPower API是一个不再有用的API。特意将其删除是因为 其没有提供任何价值。如果您的代码中有该函数，您需要将 其删除。 © 赛普拉斯半导体公司，2014。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路以外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会以明示 或暗示的方式授予任何专利许可或其他权利。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可 能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致 的所有风险，并确保赛普拉斯免于因此而受到任何指控。 PSoC®是赛普拉斯半导体公司的注册商标，PSoC Creator™和 Programmable System-on-Chip™是赛普拉斯半导体公司的商标。该处引用的所有其它商标或注册商标归其各自所有者所有。 所有源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许 可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件， 以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途之外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、 编译或演示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更 改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作 此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用于赛普拉斯软件许可协议的限制。 文档编号：001-94932 版本** 页 51 /51