PSoC 4 PSoC 4100 Family Datasheet (Japanese).pdf

PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ
(PSoC®)
概要
PSoC® 4 は ARM® Cortex™-M0 CPU を内蔵 し たアナロ グ／デジ タ ル混在のプ ロ グ ラ ミ ング可能な組込みシ ス テム コ ン ト ロー ラ ー
フ ァ ミ リ 用の、 拡張可能かつ再設定可能な プ ラ ッ ト フ ォ ーム アーキテ ク チ ャ です。 これは、 プ ログ ラ ム可能且つ再設定可能なアナ
ロ グおよびデジ タ ル ブ ロ ッ ク を柔軟な自動配線で組み 合わせます。 プ ラ ッ ト フ ォ ームに基づいて設計 さ れる こ の PSoC 4100M デ
バイ ス フ ァ ミ リ は、 マ イ ク ロ コ ン ト ロー ラ ー と デジ タ ル プ ログ ラ マ ブル ロ ジ ッ ク、 高性能アナログ - デジ タ ル変換、 コ ンパレー
タ モー ド 付きのオペア ン プ、 標準通信 と タ イ ミ ング ペ リ フ ェ ラルの組み合わせです。 新 し いア プ リ ケーシ ョ ン と 設計ニーズの面
では、 PSoC 4100 製品は PSoC 4 プ ラ ッ ト フ ォ ームの メ ンバー と の完全な上位互換性があ り ます。 プ ログ ラ ム可能なアナログ と デ
ジ タ ル サブ シス テムによ り 、 設計には柔軟性があ り 、 イ ン フ ィ ール ド (in-field) チ ュ ーニ ング も可能にな り ます。
特徴
32 ビ ッ ト MCU サブ シ ス テム
シ リ アル通信
■
24MHz ARM Cortex-M0 CPU、 シ ングルサイ クルの乗算に対
応
■
読み出 し 加速装置を備えた 32kB ま での フ ラ ッ シ ュ
■
最大 4KB の SRAM
プ ロ グ ラ マ ブル アナ ロ グ
■
再設定可能な大電流外部 ド ラ イ ブ と 広帯域内部 ド ラ イ ブ、 コ
ンパレー タ モー ド 、 ADC 入力バ ッ フ ァ リ ング能力に対応 し
た 2 個のオペア ン プ
■
差動 と シ ングルエ ン ド モー ド お よび信号加算平均に対応 し
たチ ャ ネルシーケ ンサを備えた 12 ビ ッ ト の 806Ksps SAR
ADC
■
任意のピ ン での汎用または静電容量セ ン シ ング用途向けの 2
個の電流 DAC (IDAC)
■
デ ィ ープ ス リ ープ で動作する 2 個の低消費電力 コ ンパレー タ
低消費電力 1.71V ～ 5.5V の動作
■
ス ト ッ プ モー ド 時 : 20nA 電流で GPIO ウ ェ イ ク ア ッ プが有効
■
ハイバネー ト と デ ィ ープ ス リ ープ モー ド によ り 、 復帰時間 と
電力 と を ト レー ド オ フ 可能
■
タ イ ミ ン グお よびパルス幅の変調
■
4 個の 16 ビ ッ ト タ イ マー／カ ウン タ ー パルス幅変調器
(TCPWM) ブ ロ ッ ク
■
中央揃え、 エ ッ ジ、 および疑似ラ ン ダムモー ド
■
モー タ ー ド ラ イ ブや他の高信頼性デジ タ ル ロ ジ ッ ク ア プ リ
ケーシ ョ ン用のキル (Kill) 信号のコ ンパレー タ ベースの ト リ
ガー
最大 36 のプ ロ グ ラ ム可能な GPIO
■
全ての GPIO ピ ンが CapSense、LCD、 アナログ、デジ タ ルに
対応
■
駆動モー ド 、 駆動力、 およびスルーレー ト はプ ログ ラ ム可能
5 種類のパ ッ ケージ
■
■
静電容量セ ン シ ン グ
■
サイ プ レ スの静電容量シグマ - デル タ (C"5 つの異な るパ ッ
ケージ SD) が ク ラ ス最高の SNR (>5:1) お よび耐水性を提供
し ます。
■
サイ プ レ スが提供する ソ フ ト ウ ェ ア コ ン ポーネ ン ト が静電
容量セ ン シ ングの設計を簡易化
■
ハー ド ウ ェ ア自動チ ュ ーニ ング (SmartSense™)
48 ピ ン TQFP、44 ピ ン TQFP、40 ピ ン QFN、35 ボールWLCSP、
及び 28 ピ ン SSOP パ ッ ケージ
35 ボール WLCSP パ ッ ケージでは、I2C ブー ト ローダがフ ラ ッ
シ ュ に搭載 さ れる
PSoC Creator の設計環境
■
統合開発環境が回路図デザイ ンのエ ン ト リ と ビル ド を提供
( アナロ グおよびデジ タ ル自動配線も備えてい る )
■
すべての固定機能 と プ ログ ラ マ ブル ペ リ フ ェ ラル向けのア
プ リ ケーシ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース (API) コ
ンポーネ ン ト
業界標準のツール と の互換性
セグ メ ン ト LCD ド ラ イ ブ
■
あ ら ゆる ピ ン での LCD ド ラ イ ブ ( コ モ ン またはセグ メ ン ト )
■
デ ィ ープ ス リ ープ モー ド での動作に対応、 ピ ン ご と に 4 ビ ッ
ト メモリ
Cypress Semiconductor Corporation
文章番号 : 002-00009 Rev. **
2 個の独立 し た、実行時に I2C、SPI、または UART に再設定可
能なシ リ アル通信ブ ロ ッ ク (SCB)
•
■
198 Champion Court
回路図のエ ン ト リ 後、 開発を ARM ベースの業界標準の開発
ツールで行 う こ と が可能
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 10 月 20 日
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
詳細情報
サイ プ レ スは、 www.cypress.com に大量のデー タ を掲載 し てお り 、 ユーザーがデ ザイ ン に適切な PSoC デバイ ス を選択 し 、 デバイ
ス をデザイ ン に迅速で効果的に統合する手助け を し ています。 リ ソ ースの総合一覧については、 KBA86521, How to Design with
PSoC 3, PSoC 4, and PSoC 5LP」 と い う 知識ベース記事を参照 し て く だ さ い。 以下は、 PSoC 4 の要約です。
■
■
■
概要 : PSoC ポー ト フ ォ リ オ、 PSoC ロー ド マ ッ プ
製品セ レ ク タ : PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP
また、 PSoC Creator はデバイ ス選択ツールを含んでいます。
ア プ リ ケーシ ョ ン ノ ー ト : サイ プ レ スは、基本レ ベルか ら 上級
レ ベルま での様々な ト ピ ッ ク に触れる大量の PSoC ア プ リ ケ
ーシ ョ ン ノ ー ト を提供 し ています。 以下は、 PSoC 4 入門用
の推奨ア プ リ ケーシ ョ ン ノ ー ト です。
❐ AN79953: PSoC 4 の入門
❐ AN88619: PSoC 4 ハー ド ウ ェ ア設計上の注意事項
❐ AN86439: PSoC 4 GPIO ピ ンの使用
❐ AN57821: 混合 し た信号回路基板レ イ アウ ト
❐ AN81623: デジ タ ル デザイ ンのベス ト プ ラ ク テ ィ ス
❐ AN73854: ブー ト ローダ入門
❐ AN89610: ARM Cortex コ ー ド 最適化
テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル (TRM) は二つの ド キ ュ
メ ン ト にあ り ます。
❐ アーキテ ク チ ャ TRM: 各 PSoC 4 機能ブ ロ ッ ク を詳細に説明
し ます。
❐ レ ジ ス タ TRM: 各 PSoC 4 レ ジ ス タ を詳細に説明 し ます。
■ 開発キ ッ ト :
❐ CY8CKIT-042 (PSoC 4 Pioneer キ ッ ト )： 格安で使い易いプ
ラ ッ ト フ ォ ームです。 こ のキ ッ ト には、 Arduino™ 準拠シー
ル ド および Digilent® Pmod™ ド ー タ ー カ ー ド 専用 コ ネ ク タ
を搭載 し ます。
❐ CY8CKIT-049: 低 コ ス ト のプ ロ ト タ イ プ プ ラ ッ ト フ ォ ーム
です。こ のキ ッ ト は PSoC 4 デバイ ス をサン プ リ ン グする た
めの低 コ ス ト オプ シ ョ ン です。
❐ CY8CKIT-001: PSoC 1、PSoC 3、PSoC 4、または PSoC 5LP
デバイ ス フ ァ ミ リ の共通開発プ ラ ッ ト フ ォ ームです。
MiniProg3 デバイ スは、フ ラ ッ シ ュのプ ロ グ ラ ミ ン グ と デバ ッ グ
用のイ ン タ ー フ ェ ース を提供 し ます。
■
PSoC Creator
PSoC Creator は無料の Windows ベースの統合設計環境 (IDE) です。 こ のキ ッ ト によ り 、 PSoC 3、 PSoC 4、 および PSoC 5LP ベー
ス の シ ス テ ムのハー ド ウ ェ ア と フ ァ ー ム ウ ェ ア の同時設計が可能 で す。 100 以上の事前検証済み で 量産使用が可能 な PSoC
Component をサポー ト し てい る ク ラ シ ッ ク で使い慣れた回路図キ ャ プ チ ャ を使っ てデザイ ン を作成 し ます。 コ ンポーネ ン ト デー
タ シー ト を参照 し て く だ さ い。 PSoC Creator によ り 、 以下の こ と が可能です。
1. メ イ ン デザイ ン ワー ク スペースで、 コ ンポーネ ン ト ア イ コ
3. コ ン フ ィ ギ ュ レーシ ョ ン ツールを使 っ て、 コ ンポーネ ン ト を
ン を ド ラ ッ グ ア ン ド ド ロ ッ プ し てハー ド ウ ェ ア シ ス テム デ
設定
ザイ ン を ビル ド
4. 100 以上の コ ンポーネ ン ト の ラ イ ブ ラ リ を利用
2. PSoC Creator IDE のC コ ンパイ ラ を使用 し て ア プ リ ケーシ ョ
5. コ ンポーネ ン ト デー タ シー ト を参照
ンのフ ァ ームウ ェ ア と PSoC ハー ド ウ ェ ア を相互 設計
図 1. PSoC Creator の複数セ ンサーのサン プル プ ロ ジ ェ ク ト
1
2
3
4
5
文章番号 : 002-00009 Rev. **
ページ 2/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
目次
機能の説明 .......................................................................... 5
CPU および メ モ リ サブ シ ス テム ................................ 5
シ ス テム リ ソ ース ....................................................... 5
アナログ ブ ロ ッ ク ....................................................... 6
固定機能のデジ タ ル ブ ロ ッ ク ..................................... 7
GPIO ........................................................................... 7
特殊機能ペ リ フ ェ ラル ................................................ 8
WLCSP パ ッ ケージのブー ト ローダ ........................... 8
ピ ン配置 ............................................................................. 9
電源 .................................................................................. 15
非安定化外部電源 ...................................................... 15
安定化外部電源 ......................................................... 16
開発サポー ト .................................................................... 17
ド キ ュ メ ン ト ............................................................. 17
オ ン ラ イ ン ................................................................ 17
ツール ........................................................................ 17
電気的仕様 ........................................................................ 18
絶対最大定格 ............................................................. 18
文章番号 : 002-00009 Rev. **
デバイ ス レ ベルの仕様 ............................................. 18
アナログ ペ リ フ ェ ラル ............................................. 22
デジ タ ル ペ リ フ ェ ラル ............................................. 26
メ モ リ ........................................................................ 29
シ ス テム リ ソ ース ..................................................... 29
注文情報 ........................................................................... 33
型番の命名規則 ......................................................... 34
パ ッ ケージ ........................................................................ 35
略語 .................................................................................. 39
本書の表記法 .................................................................... 42
測定単位 .................................................................... 42
変更履歴 ........................................................................... 43
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 44
ワール ド ワ イ ド 販売 と 設計サポー ト ......................... 44
製品 ........................................................................... 44
PSoC® ソ リ ュ ーシ ョ ン ............................................ 44
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 44
テ ク ニ カル サポー ト ................................................. 44
ページ 3/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 2. ブ ロ ッ ク図
CPU Subsystem
PSoC 4100
SW D
32‐bit
AHB‐Lite Cortex
M0
24 M Hz
FLASH
Up to 32 kB
SRAM
Up to 4 kB
ROM
4 kB
FAST M UL
NVIC, IRQ M X
Read Accelerator
SRAM Controller
ROM Controller
System Resources
System Interconnect (Single Layer AHB)
Peripherals
SM X
CTBm
2x O pAm p
x1
2x LP Comparator
x1
LCD
SAR ADC
(12‐bit)
Capsense
IOSS GPIO (5x ports)
Test
DFT Logic
DFT Analog
Program m able
Analog
2x SCB‐I2C/SPI/UART
Clock
Clock Control
W DT
IM O
ILO
Reset
Reset Control
XRES
Peripheral Interconnect (M M IO)
PCLK
4x TCPWM
Pow er
Sleep Control
W IC
POR
LVD
REF
BOD
PW RSYS
NVLatches
Port Interface & Digital System Interconnect (DSI)
High Speed I/O M atrix
Pow er M odes
Active/Sleep
Deep Sleep
Hibernate
36x GPIOs
IO Subsystem
PSoC 4100 デバイ スは、ハー ド ウ ェ ア と フ ァ ームウ ェ アの両方
のプ ログ ラ ミ ング、 テ ス ト 、 デバ ッ グ 処理、 および配線の幅
広いサポー ト を備えています。
ARM シ リ アル ワ イヤ デバ ッ グ (SWD) イ ン タ ー フ ェ ースは、デ
バイ スのすべてのプ ログ ラ ミ ング と デバ ッ グ機能に対応 し てい
ます。
デバ ッ グ オン チ ッ プ (DoC) 機能によ り 、 標準の装置を利用す
る だけで最終シ ス テムでデバイ スの完全なデバ ッ グ処理を実現
で き ま す。 専用のイ ン タ ー フ ェ ース、 デバ ッ ギング ポ ッ ド 、
シ ミ ュ レー タ 、 エ ミ ュ レー タ は不要です。 デバ ッ グを完全にサ
ポー ト する ために必要な ものは、 通常のプ ログ ラ ミ ングに使 う
接続だけです。
PSoC Creator IDE は、 PSoC 4100 デバイ ス用の完全に統合 さ
れたプ ログ ラ ミ ング と デバ ッ グのサポー ト を提供 し ます。SWD
イ ン タ ー フ ェ ースは、 業界標準のサー ド パーテ ィ 製ツール と 完
全互換です。 PSoC 4100 フ ァ ミ リ は、 デバ ッ グ機能を無効にす
る こ と がで き、 非常に堅牢な フ ラ ッ シ ュ保護に対応 し 、 カ ス タ
マ独自の機能がオ ン チ ッ プ プ ロ グ ラ マ ブル ブ ロ ッ ク に実装で
き る こ と に よ り 、 マルチチ ッ プ ア プ リ ケーシ ョ ン ソ リ ュ ー
文章番号 : 002-00009 Rev. **
シ ョ ンやマ イ ク ロ コ ン ト ロー ラ ーで実現で き ないセキ ュ リ テ ィ
レ ベルを提供 し ます。
デバ ッ グ回路はデ フ ォル ト で有効に さ れてお り 、 フ ァ ームウ ェ
ア でのみ無効にする こ と がで き ます。有効に さ れていない場合、
再度有効にす る 唯一の方法は、 デバ イ ス全体 を 消去 し フ ラ ッ
シ ュ保護を ク リ ア し てデバ ッ グ処理を有効にする新 し い フ ァ ー
ムウ ェ ア でデバイ ス を プ ログ ラ ム し 直す こ と です。
さ ら に、 悪意を持っ てデバイ ス を再プ ログ ラ ムする こ と に起因
す る フ ィ ッ シ ン グ攻撃、 ま たは フ ラ ッ シ ュ プ ロ グ ラ ミ ン グ
シーケ ン ス を開始 し て割 り 込む こ と で セキ ュ リ テ ィ シ ス テム
を打倒 し よ う と い う 意図が懸念 さ れる ア プ リ ケーシ ョ ンに対 し
て、 すべてのデバイ ス イ ン タ ー フ ェ ース を恒久的に無効にす
る こ と が可能です。最大限のデバイ ス セキ ュ リ テ ィ が有効の時
にはすべ て の プ ロ グ ラ ミ ン グ、 デバ ッ グ、 テ ス ト イ ン タ ー
フ ェ ースが無効に さ れる ため、デバイ ス セキ ュ リ テ ィ が有効に
さ れた PSoC 4100 では、 不具合解析の応答はで き ません。 こ
れは PSoC 4100 でユーザーが行え る ト レー ド オ フ です。
ページ 4/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
機能の説明
CPU お よび メ モ リ サブ シ ス テム
CPU
PSoC 4100 の Cortex-M0 CPU は、 広範な ク ロ ッ ク ゲーテ ィ ン
グに対応 し た低消費電力動作用に最適化 さ れた 32 ビ ッ ト MCU
サブ シ ス テムの一部で す。 ほ と んどの場合、 これは 16 ビ ッ ト
命令を使用 し 、Thumb-2 命令セ ッ ト を実行 し ます。こ れによ り 、
Cortex-M3 と M4 な ど よ り 高性能プ ロ セ ッ サへのバイ ナ リ コ ー
ド の完全互換 と 前方移行が可能にな る ため、 前方互換が可能に
な り ます。 サイ プ レ スは本製品に、 1 サイ クル内で 32 ビ ッ ト の
結果を出すハー ド ウ ェ ア乗算器を含め実装 し ま し た。 こ れは、
32 の割 り 込み入力を持つネス ト 型ベ ク タ 割 り 込み コ ン ト ロー
ラ ー (NVIC) ブ ロ ッ ク と ウ ェ イ ク ア ッ プ 割 り 込み コ ン ト ロ ー
ラ ー (WIC) を含んでいます。 WIC はデ ィ ープ ス リ ープ モー ド
か ら プ ロ セ ッ サを復帰 さ せる こ と がで き ます。 こ れに よ り 、
チ ッ プがデ ィ ープ ス リ ープ モー ド にあ る時に メ イ ン プ ロ セ ッ
サへの電源を切る こ と がで き ま す。Cortex-M0 CPU はマス ク
不可能割 り 込み (NMI) 入力 を 提供 し て い ま す。 こ れは、 ユー
ザーが要求 し たシ ス テム機能用に使用 さ れていない時、 ユーザ
ーによ っ て使用で き ます。
また CPU は、 2 線式の JTAG である シ リ アル ワ イヤ デバ ッ グ
(SWD) イ ン タ ー フ ェ ース も 備えています。 PSoC 4100 用のデ
バ ッ グ コ ン フ ィ ギ ュ レーシ ョ ン には、4 個のブ レー ク ポ イ ン ト
( ア ド レ ス ) コ ンパレー タ と 2 個のウ ォ ッ チポ イ ン ト ( デー タ )
コ ンパレー タ があ り ます。
ク ロ ッ ク シ ス テム
PSoC 4100 ク ロ ッ ク シ ス テムは、 ク ロ ッ ク を必要 と するすべ
てのサブ シ ス テムに ク ロ ッ ク を供給 し 、 グ リ ッ チな し に異 な
る ク ロ ッ ク ソ ース間で切 り 替え る こ と を担当 し ます。 また、 ク
ロ ッ ク シ ス テムは メ タ ス テーブル状態が発生 し ない よ う に保
証 し ます。
PSoC 4100 のク ロ ッ ク シ ス テムは、 内蔵主発振器 (IMO)、 低消
費電力内部発振器 (ILO) および外部ク ロ ッ ク 用の予備ピ ンから
構成 さ れます。
図 3. PSoC 4100 MCU のク ロ ッ キング アーキテ ク チ ャ
IMO
HFCLK
EXTCLK
ILO
HFCLK
LFCLK
SYSCLK
Prescaler
フ ラ ッ シュ
PSoC 4100 は、フ ラ ッ シ ュ ブ ロ ッ クか らの平均ア ク セス時間を
改善する ために CPU に緊密に結合 さ れ た、フ ラ ッ シ ュ ア ク セ
ラ レー タ 付きのフ ラ ッ シ ュ モ ジ ュ ールを持 っ ています。 フ ラ ッ
シ ュ ブ ロ ッ ク は、 24MHz では 0 ウ ェ イ ト ス テー ト (WS) ア ク
セス時間に対応 し ています。 必要に応 じ て、 EEPROM 動作を
エ ミ ュ レ ー ト す る ために フ ラ ッ シ ュ モ ジ ュ ールの一部を使用
で き ます。
SRAM
SRAM メ モ リ はハイバネー ト モー ド 中に保持 さ れます。
SROM
ブ ー ト お よ び コ ン フ ィ ギ ュ レ ーシ ョ ン ルーチ ン を含んでい る
監視 ROM が提供 さ れます。
シ ス テム リ ソ ース
Analog
Divider
Peripheral
Dividers
SAR clock
PERXYZ_ CLK
HFCLK 信号はア ナ ロ グ と デ ジ タ ル ペ リ フ ェ ラ ル用に同期 ク
ロ ッ ク を生成する ために分周する こ と がで き ます (PSoC 4100
MCU の ク ロ ッ キ ン グ アーキテ ク チ ャ を参照 し て く だ さ い )。
PSoC 4100 には全部で 12 個のク ロ ッ ク 分周器があ り 、 それぞ
れが 16 ビ ッ ト 分周能力を持ち ます。 アナログ ク ロ ッ ク はデジ
タ ル ク ロ ッ ク に先行 し 、 デジ タ ル ク ロ ッ ク 関連の ノ イ ズが生
成 さ れる前に ア ナ ロ グ イ ベ ン ト が発生す る こ と を可能に し ま
す。 16 ビ ッ ト 分周器は微周波数値を柔軟に生成可能で、 PSoC
Creator によ っ て完全にサポー ト さ れます。
電源シ ス テム
IMO ク ロ ッ ク ソ ース
電源シ ス テムは 15 ページの電源の節で詳 し く 説明 さ れます。電
源シ ス テムは各モー ド に応 じ た電圧レ ベルを保証 し ます。 こ れ
を実現する ために、機能の正常な動 作に必要な電圧レ ベルに達
する ま でモー ド への移行を遅延 さ せる ( 例えば、 パワーオ ン リ
セ ッ ト (POR) の時 )、または リ セ ッ ト ( 電圧低下検出 (BOD)) か
割 り 込み ( 低電圧検出 (LVD)) を生成 し ます。PSoC 4100 は 1.71
～ 5.5V において単一の外部電源で動作 し 、 5 つの異な る電力
モー ド に 対応 し 、 モー ド 間の遷移が電力シ ス テムによ っ て管
理 さ れます。 PSoC 4100 はス リ ープ、 デ ィ ープ ス リ ープ、 ハイ
バネー ト 、 ス ト ッ プの低消費電力モー ド に 対応 し て います。
IMO は PSoC 4100 の内部ク ロ ッ ク 供給の主な ソ ースです。 指
定 さ れた精度を達成する ために試験中に調整 さ れます。 調整値
は不揮発性ラ ッ チ (NVL) に格納 さ れます。 フ ラ ッ シ ュから の追
加調整設定は変化を補正す る ために使用す る こ と があ り ます。
IMO の初期設定の周波数は 24MHz で、 1MHz のス テ ッ プ で
3MHz ～ 24MHz の間で調整で き ます。 サイ プ レ スが提供する
校正設定では、 IMO の許容誤差は ±2% です。
文章番号 : 002-00009 Rev. **
ILO ク ロ ッ ク ソ ース
ILO は非常に低消費電力発振器であ り 、 デ ィ ープ ス リ ープ モー
ド でペ リ フ ェ ラルの動作用に ク ロ ッ ク を生成する ために主に使
用 さ れます。 ILO 制御のカ ウン タ ーは、 精度を改善する ために
IMO に校正する こ と がで き ます。 サイ プ レ スは、 校正を実行す
る ソ フ ト ウ ェ ア コ ンポーネ ン ト を提供 し ています。
ページ 5/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
ウ ォ ッ チ ド ッ グ タ イ マー
ウ ォ ッ チ ド ッ グ タ イ マーは、ILO を ク ロ ッ ク ソ ース と し て動作
する ク ロ ッ ク ブ ロ ッ ク に実装 さ れま す。 こ れによ り 、 ウ ォ ッ チ
ド ッ グがデ ィ ープ ス リ ープ モー ド で も動作で き、タ イ ムアウ ト
が発生する前 にウ ォ ッ チ ド ッ グが処理 さ れなかっ た場 合 に リ
セ ッ ト が生成 さ れます。ウ ォ ッ チ ド ッ グ リ セ ッ ト は リ セ ッ ト 原
因 (Reset Cause) レ ジ ス タ に記録 さ れます。
リセッ ト
PSoC 4100 は、ソ フ ト ウ ェ ア リ セ ッ ト を含む様々な ソ ースから
リ セ ッ ト で き ます。 リ セ ッ ト イ ベ ン ト は非同期であ り 、 デバイ
ス を既知の状態に復帰 さ せる こ と が保証 さ れています。 リ セ ッ
ト の原因は、 リ セ ッ ト 中に も保持 さ れ、 ソ フ ト ウ ェ アが リ セ ッ
ト の原因を判断で き る よ う に レ ジス タ に記録 さ れます。電源投
入または リ コ ン フ ィ ギ ュ レーシ ョ ン中に コ ン フ ィ ギ ュ レーシ ョ
ンおよび複数のピ ン機能に伴 う 複雑 さ を避ける ために、 XRES
ピ ンが外部 リ セ ッ ト 用に確保 さ れています。 XRES ピ ン には、
常に有効にな っ ている内部プルア ッ プ抵抗があ り ます。
電圧 リ フ ァ レ ン ス
PSoC 4100 リ フ ァ レ ン ス シ ス テムは、 すべての必要 と な る リ
フ ァ レ ン ス を生成 し ます。 12 ビ ッ ト ADC は 1% 電圧 リ フ ァ レ
ン ス仕様に対応 し ています。よ り 優れた信号対雑音比 (SNR) と
絶対精度を実現する ために、 GPIO ピ ン を使 っ て内部 リ フ ァ レ
ン ス をバイパスする、 または SAR 用に外部 リ フ ァ レ ン ス を使
用する こ と がで き ます。
アナ ロ グ ブ ロ ッ ク
12 ビ ッ ト SAR ADC
12 ビ ッ ト の 806Ksps SAR ADC は 14.5MHz の最大ク ロ ッ ク
レー ト で動作で き、 12 ビ ッ ト 変換を行 う ためにその周波数 で
少な く と も 18 ク ロ ッ ク を必要 と し ます。
ユーザー向け と し て ブ ロ ッ ク機能を拡張する ため、 リ フ ァ レ ン
ス バ ッ フ ァ の追加 (±1% ま で調整可能 ) さ れ、 VDD、 VDD/2、 お
よび VREF の 3 つの内部電圧 リ フ ァ レ ン ス オプ シ ョ ン (PSoC
4100 の場合 ) ( 定格電圧が 1.024V) および GPIO ピ ン を介 し た
外部 リ フ ァ レ ン ス を選択で き る よ う に し ます。 サン プル ホー
ル ド (S/H) のアパーチ ャがプ ログ ラ ム可能である ため、 SAR 入
力を駆動する ア ン プの制定時間を規定す る利 得帯域幅要件を
必要に応 じ て緩和する こ と がで き ます。 適切な リ フ ァ レ ン ス電
圧が使用 さ れ、 シ ス テム ノ イ ズ レ ベルが許す限 り 、 シ ス テム
性能は真の 12 ビ ッ ト 精度のために 65dB と な り ます。 ノ イ ズ
の多い条件で性能を改善する ために、内部 リ フ ァ レ ン ス ア ン プ
用 と し て外部バイパス ( 固定 し た ピ ン位置 ) を提供で き ます。
SAR は 8 入力シーケ ンサを介 し て固定 し た ピ ン セ ッ ト に接続
さ れます。 シーケ ンサは、 ス イ ッ チ ング オーバヘ ッ ド の必要な
く 選択 さ れたチ ャ ネルを自律的に巡回 し ます ( シーケ ンサ ス
キ ャ ン ) ( つま り 、 合計サン プ リ ング帯域幅は、 単一のチ ャ ネル
か複数のチ ャ ネルであるかにかかわら ず 806Ksps です )。 シー
ケ ンサの切 り 替えは、 ス テー ト マシ ン を介 し て、 またはフ ァ ー
ムウ ェ ア駆動の切 り 替えによ り 行 われます。シーケ ンサの一つ
の機能は、 CPU 割 り 込みサー ビ スの要件を軽減す る ための各
チ ャ ネルのバ ッ フ ァ リ ン グです。信号を様々な ソ ース イ ン ピー
ダ ン ス と 周波数に適合 さ せる ために、 チ ャ ネル毎に異な るサン
プ リ ング時間を プ ログ ラ ムす る こ と がで き ます。 また、 デジ タ
ル化 さ れた値がプ ログ ラ ム さ れた範囲を超えた場合、 レ ン ジ レ
ジ ス タ の一対 ( 低 と 高レ ン ジ値 ) によ る信号範囲の指定は、 対
応する範囲外の割 り 込みで実施 さ れます。 こ れによ り 、 シーケ
ンサスキ ャ ンが完了 し 、 CPU が値を読み出 し て ソ フ ト ウ ェ ア
内で範囲外の値の有無を確認するのを待たず、 範 囲外の値を
早 く 検出する こ と がで き ます。
SAR は、校正およびその他の温度依存機能用に基板搭載の温度
セ ンサーの出力をデジ タ ル化する こ と がで き ます。 SAR は高
速ク ロ ッ ク ( 最大 18MHz) を必要 と する ため、 デ ィ ープ ス リ ー
プ と ハイバネー ト モー ド に対応 し ていません。 SAR の動作範
囲は 1.71V ～ 5.5V です。
図 4. SAR ADC のシ ス テム図
AHB System Bus and Programmable Logic
Interconnect
SAR Sequencer
vminus vplus
Data and
Status Flags
POS
SARADC
NEG
P7
Port 2 (8 inputs)
SARMUX
P0
Sequencing
and Control
External
Reference
and
Bypass
(optional)
Reference
Selection
VDD/2
VDDD
VREF
Inputs from other Ports
2 個のオペア ン プ (CTBm ブ ロ ッ ク )
PSoC 4100 はコ ンパレー タ モー ド のある 2 個のオペア ン プ を持
つ こ と によ り 、 ほ と んどの一般的なアナ ログ機能が外部コ ン
ポーネ ン ト を除き オ ン チ ッ プ で実行で き ます ； PGA、 電圧バ ッ
フ ァ 、 フ ィ ル タ 、 ト ラ ン ス イ ン ピーダ ン スア ン プ、 と その他
の機能は外部受動で実現で き る ため、 電力、 コ ス ト 、 お よび
容量を削減で き ます。 内蔵オペア ン プは、 外部バ ッ フ ァ リ ング
を必要 と せずに ADC の S/H 回路を駆動する よ う に十分な 帯域
幅に対応する よ う に設計 さ れています。
文章番号 : 002-00009 Rev. **
温度セ ンサー
PSoC 4100 は 1 個の温度セ ンサーを内蔵 し ています。 こ れは、
電力を節約する ために無効にで き る電流 ソ ースによ っ てバイ ア
ス さ れたダ イ オー ド から 成 り ます。 温度セ ンサーは、 校正 と 線
形化を含むサイ プ レ スが提供 し た ソ フ ト ウ ェ ア を使用 し て読み
出 し をデジ タ ル化 し 温度値を生成する ADC に接続 さ れます。
ページ 6/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
低消費電力 コ ンパレー タ
PSoC 4100 は、 デ ィ ープ ス リ ープ と ハイバネー ト モー ド で動
作で き る低消費電力 コ ンパレー タ の一対を 内蔵 し ています。こ
れによ り 、 低消費電力モー ド 中に外部電圧レ ベルを監視する能
力を維持 し なが ら アナログ シ ス テム ブ ロ ッ ク を無効にする こ
と がで き ます。 コ ンパレー タ 出力は、 シ ス テム ウ ェ イ ク ア ッ プ
回路が コ ンパレー タ の切 り 替え イ ベン ト によ り ア ク テ ィ ブにな
る非同期電力モー ド ( ハイバネー ト ) で動作する場合を除き、普
通は準安定状態を避ける ために同期化 さ れています。
固定機能のデジ タ ル ブ ロ ッ ク
タ イ マー／カ ウン タ ー／ PWM (TCPWM) ブ ロ ッ ク
TCPWM ブ ロ ッ ク は、 周期長がユーザーによ り プ ログ ラ ムで き
る 4 個の 16 ビ ッ ト カ ウン タ ーか ら な り ます。 キ ャ プ チ ャ レ
ジ ス タ は、 I/O イ ベ ン ト な どのイ ベ ン ト の時に カ ウ ン ト 値を記
録 し ます。 周期レ ジ ス タ は、 カ ウン タ ーのカ ウン ト が周期レ
ジ ス タ のカ ウン ト に等 し く な る時に カ ウン ト を停止、 または自
動的 に リ ロー ド し ます。 比較レ ジ ス タ は、 PWM デ ュ ーテ ィ
サイ クル出力 と し て使用 さ れる比較値信号を生 成 し ます。 ブ
ロ ッ クは真出力 と 相補出力 ( それ ら間のオ フ セ ッ ト がプ ログ ラ
ム可能 ) も提供 し てお り 、 これら を、 プ ログ ラ ム可能なデ ッ ド
バン ド 付き相補 PWM 出力 と し て 使用す る こ と を可能に し ま
す。 また、 出力を事前に決定 さ れた状態に移行 さ せるキル (Kill)
入力も あ り ます。 例えば、 モー タ 駆動シ ス テムでは、 過電流状
態が示 さ れ、 FET を駆動 し てい る PWM を ソ フ ト ウ ェ ア介入な
し に直ちに止める必要がある時、 キル入力が使用 さ れます。
シ リ アル通信ブ ロ ッ ク (SCB)
PSoC 4100 は 2 個の SCB を内蔵 し ています。 それぞれは I2C、
UART、 または SPI イ ン タ ー フ ェ ース を実装で き ます。
I2C モー ド : ハー ド ウ ェ ア I2C ブ ロ ッ クは、 完全なマルチマス
タ ー と ス レーブ イ ン タ ー フ ェ ース ( マルチマス タ のアービ ト
レ ー シ ョ ン がで き る ) を 実装 し ま す。 こ のブ ロ ッ ク は、 最大
1Mbps ( フ ァ ス ト モー ド プ ラ ス ) で動作で き、 CPU の割 り 込
みオーバヘ ッ ド と レ イ テ ン シ を削減する ための柔軟なバ ッ フ ァ
リ ング オプ シ ョ ンが用意 さ れます。 また、 PSoC 4100 の メ モ
リ で メ ールボ ッ ク スア ド レ ス範囲を作っ て、 メ モ リ ア レ イへの
読み出 し と 書き込みのI2C 通信を効果的に削減する EzI2C に も
対応 し ています。 また、 ブ ロ ッ クは送受信用に深 さ 8 の FIFO
に も対応 し ています。 これは、 CPU がデー タ を読み 出す一定
の時間を増加する こ と で、 時間通 り に CPU が読み出すデー タ
がない こ と に起因 し た ク ロ ッ ク ス ト レ ッ チの必要性を大幅に
低減する こ と がで き ます。 FIFO モー ド はすべてのチ ャ ネルに
よ っ て対応 さ れ、 DMA がない場合に非常に有用です。
I2C ペ リ フ ェ ラルは NXP I2C バス仕様 と ユーザーマ ニ ュ アル
(UM10204) で定義 さ れた通 り に I2C 標準モー ド 、 フ ァ ス ト モー
ド および フ ァ ス ト モー ド プ ラ スのデバイ ス と 互換性があ り ま
す。 I2C バス I/O は、 オープ ン ド レ イ ン モー ド にある GPIO を
使っ て実装 さ れます。
PSoC 4100 は、 以下の点では I2C 仕様に完全に準拠 し ません。
2
■ GPIO セルは過電圧耐性がないため、ホ ッ ト スワ ッ プや I C シ
ス テムの残 り の部分から 独立 し て電源を投入する こ と がで き
ません。
■ フ ァ ス ト モー ド プ ラ スは、0.4VのVOL で 20mAのIOL 仕様があ
り ます。 GPIO セルは、 最大 0.6V の VOL で最大 8mA の IOL
を吸い込む こ と がで き ます。
■ フ ァ ス ト モー ド と フ ァ ス ト モー ド プ ラ スは、GPIO セルで満
たせない最小立ち下が り 時間を 指定 し ています。低速ス ト ロ
ングモー ド は、バス負荷によ っ て この仕様を満たす こ と があ
り ます。
文章番号 : 002-00009 Rev. **
SCBがI2Cマス タ ーである時、NACK と 反復STARTの間にア イ
ド ル状態を介入 さ せま す。 I2C 仕様では、 バス フ リ ー状態が
STOP 条件の後に続 く も の と し て定義 さ れる ため、他のア ク
テ ィ ブ マス タ ーは介入 し ません。 し か し 、 ア ク テ ィ ブにな っ
たばか り のマス タ ーはアービ ト レーシ ョ ン サイ クルを開始
する こ と があ り ます。
2
■ SCB が I C ス レーブ モー ド にあ っ て、外部ク ロ ッ ク 上のア ド
レ ス マ ッ チが有効に さ れ (EC_AM = 1)、 内部ク ロ ッ ク 供給
モー ド で動作する (EC_OP = 0) 時、 その I2C ア ド レ スは偶数
でなければな り ません。
UART モー ド : これは最大 1Mbps で動作する フル機能の UART
です。 基本 UART プ ロ ト コ ルから 少 し 発展 し た車載向けシ ング
ル ワ イ ヤ イ ン タ ー フ ェ ース (LIN)、 赤外線 イ ン タ ー フ ェ ース
(IrDA)、SmartCard (ISO7816) プ ロ ト コ ルに対応 し ています。ま
た、 共通の受信 と 送信ラ イ ン を介 し て接続 し たペ リ フ ェ ラルの
ア ド レ ス指定を可能にする 9 ビ ッ ト マルチ プ ロ セ ッ サ モー ド
に対応 し ています。 パ リ テ ィ エ ラ ー、 ブ レー ク 検出、 フ レーム
エ ラ ーな どの一般的な UART 機能がサポー ト さ れています。 深
さ 8 の FIFO は、 非常に大き い CPU サービ ス レ イ テ ン シ を許
容で き る よ う に し ます。
SPI モー ド : SPI モー ド は Motorola SPI、 TI SSP (SPI コ デ ッ ク
の同期化用の開始パルス を本質的に追加 )、 National Microwire
( 半二重の SPI) に完全に対応 し ています。SPI ブ ロ ッ クは FIFO
を使用する こ と がで き ます。
■
GPIO
PSoC 4100 は 36 個の GPIO を備えています。 GPIO ブ ロ ッ ク
は以下のも のを実装 し ます。
■ 8 つの ド ラ イ ブ能力モー ド :
❐ アナログ入力モー ド ( 入力 と 出力バ ッ フ ァ が無効 )
❐ 入力のみ
❐ 弱プルア ッ プ、 強プルダウン
❐ 強プルア ッ プ、 弱プルダウン
❐ オープ ン ド レ イ ン、 強プルダウン
❐ オープ ン ド レ イ ン、 強プルア ッ プ
❐ 強プルア ッ プ、 強プルダウン
❐ 弱プルア ッ プ、 弱プルダウン
■ 入力閾値セ レ ク ト (CMOS あるいは LVTTL)
■ 駆動能力モー ド 以外に、 入力 と 出力バ ッ フ ァ のイ ネーブル／
デ ィ ス エーブルの個別制御
■ 前のス テー ト を ラ ッ チする ためのホール ド モー ド ( デ ィ ープ
ス リ ープ モー ド と ハイバネー ト モー ド で I/O ス テー ト を維持
する ため )
■ EMIを改善する ためのdV/dt関連の ノ イ ズ制御用に選択可能な
スルーレー ト
ピ ンは、 8 ビ ッ ト 幅のポー ト と 呼ばれる論理エ ン テ ィ テ ィ に構
成 さ れています。 電源投入 と リ セ ッ ト の時、 入力への過電圧を
防ぐ ため、および／または電源投入時に過電流を発生 さ せない
ために、 ブ ロ ッ ク は無効状態に移行 さ せら れます。 高速 I/O マ
ト リ ッ ク ス と し て知 ら れてい る多重化ネ ッ ト ワー ク は、 I/O ピ
ンに接続で き る複数の 信号間を多重化するのに使用 さ れます。
固定機能ペ リ フ ェ ラルのピ ン位置は、 内部多重化の複雑 さ を減
少 さ せる ために固定 さ れています。
デー タ 出力 と ピ ン ス テー ト レ ジ ス タ は、 それぞれピ ン上で駆
動 さ れる値 と それら のピ ンのス テー ト を 格納 し ます。各 I/O ピ
ンは有効にな っ た場合に割 り 込みを生成で き、 各 I/O ポー ト は
それに対応する割 り 込み 要求 (IRQ) と 割 り 込みサービ ス ルー
チ ン (ISR) ベ ク タ があ り ます (PSoC 4100 の場合、4.5 ポー ト あ
る ため、 ベ ク タ 数は 5 です )。
ページ 7/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
特殊機能ペ リ フ ェ ラル
LCD セグ メ ン ト ド ラ イ ブ
PSoC 4100 は最大 4 コ モ ン信号 と 最大 32 セグ メ ン ト 信号を駆
動で き る LCD コ ン ト ロー ラ ーを内蔵 し ています。内部 LCD 電
圧を生成する必要のない フル デジ タ ル方式を使用 し て LCD セ
グ メ ン ト を駆動 し ます。 2 つの方法は、 デジ タ ル相関 と PWM
と 呼ばれています。
デジ タ ル相関は、 最高 RMS 電圧を生成 し てセグ メ ン ト を点灯
さ せる、 または RMS 信号を 0 に維持 する ために コ モ ン と セグ
メ ン ト 信号の周波数 と レ ベルを変調する こ と です。 こ の方法は
STN デ ィ ス プ レ イ に適 し ていますが、( よ り 安い ) TN デ ィ ス プ
レ イ に対 し ては コ ン ト ラ ス ト を減 ら す こ と があ り ます。
CapSense ブ ロ ッ クは、 2 個の IDAC を備えています。 こ れら
は、 CapSense を使用 し ない ( 両方の IDAC と も使用可能 ) 場
合、 または CapSense が耐水性を備えずに使用する ( ど ち ら か
一方の IDAC が使用可能 ) 場合、 一般用途に使用する こ と がで
き ます。
WLCSP パ ッ ケージのブー ト ローダ
WLCSP パ ッ ケージは、I2C ブー ト ローダがフ ラ ッ シ ュ に イ ン ス
ト ール さ れ る 形で供給 さ れ て い ま す。 こ の ブ ー ト ロ ーダは
PSoC Creator のブー ト ロー ド 可能な プ ロ ジ ェ ク ト フ ァ イル と
互換性があ り 、 次のデ フ ォル ト 設定があ り ます ：
■
I2C SCL と SDAはそれぞれポー ト ピ ン P4.0 と P4.1 に接続 ( 外
部プルア ッ プ抵抗が必 要 )
■
I2C ス レーブ モー ド 、 ア ド レ ス 8、 デー タ 転送速度 =100kbps
■
シ ングル ア プ リ ケーシ ョ ン
■
ブー ト ロー ド コ マ ン ド のために 2 秒待ち
■
他のブー ト ローダーのオプ シ ョ ンは PSoC Creator のブー ト
ローダ コ ンポーネ ン ト のデ フ ォル ト で設定 さ れています。
CapSense
■
フ ラ ッ シ ュの下位 4.5K を占有 し ます。
CapSense は、 どの GPIO ピ ン も接続で き る ( アナログス イ ッ
チに接続 さ れた ) アナログ マルチ プ レ ク サ バス を介 し て どのピ
ンに も接続で き る CapSense シグマ - デル タ (CSD) ブ ロ ッ ク に
よ り 、 PSoC 4100 のあ ら ゆ る ピ ン でサポー ト さ れて い ま す。
従っ て、 CapSense 機能は ソ フ ト ウ ェ ア で制御 さ れて、 シ ス テ
ム内のいかな る使用可能な ピ ン やピ ン グループに提供する こ
と がで き ま す。 ユーザーの便宜のために、 コ ン ポーネ ン ト が
CapSense ブ ロ ッ ク に用意 さ れています。
こ のブー ト ローダーの詳細については、次のサイ プ レ ス ア プ リ
ケーシ ョ ン ノ ー ト を参照 し て く だ さ い。
PWM は、 所望の LCD 電圧を生成する ために PWM 信号によ り
パネルを駆動 し パネルの静電容量を 効果的に使用 し て変調 さ れ
たパルス幅を提供する こ と です。 この方法は消費電力を増加 し
ますが、 TN デ ィ ス プ レ イ を駆動する際には良い結果を出 し ま
す。 LCD 動作はデ ィ ープ ス リ ープ モー ド 中にデ ィ ス プ レ イ用
の小 さ いバ ッ フ ァ (4 ビ ッ ト ；ポー ト ご と に 1 つの 32 ビ ッ ト レ
ジ ス タ ) を リ フ レ ッ シ ュ する こ と でサポー ト さ れます。
シール ド 電圧は、 耐水機能を実現する ために他のマルチ プ レ ク
サバス上で駆動する こ と がで き ます。 耐水性は、 シール ド 電極
を検知電極 と 同位相で駆動 し て、 シール ド 静電容量が検知 さ れ
た入力を減衰 さ せる こ と を防ぐ こ と で、 実現 さ れています。
文章番号 : 002-00009 Rev. **
AN73854: ブー ト ローダ入門
PSoC Creator のブー ト ロー ド 可能な プ ロ ジ ェ ク ト は、タ ーゲ ッ
ト デバイ ス と し て構成 さ れる ブー ト ローダ プ ロ ジ ェ ク ト の
.hex と .elf フ ァ イル と 関係 し なけれなければな ら ないため、 ご
注意 く だ さ い。 ブー ト ローダの .hex と .elf フ ァ イルについては
http://www.cypress.com/?rID=78805 を ご覧 く だ さ い。工場出荷
時に イ ン ス ト ール さ れたブー ト ローダは JTAG または SWD プ
ログ ラ ミ ングで上 書 き で き ます。
ページ 8/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
ピ ン配置
以下は、 PSoC 4100 (44-TQFP、 40-QFN、 28-SSOP お よび 48-TQFP) のピ ン リ ス ト です。 ポー ト 2 は、 SAR マルチ プ レ ク サ用の高速アナログ入力を含んでいます。 P1.7
は、 オプ シ ョ ンの外部入力お よび SAR リ フ ァ レ ン スのバイパスです。 ポー ト 3 および 4 はデジ タ ル通信チ ャ ネルを含みます。 すべてのピ ンは CSD CapSense と アナロ
グ マルチ プ レ クサ バスの接続に対応 し ています。
44-TQFP
40-QFN
28-SSOP
代替機能
48-TQFP
説明
端子
名称
端子
名称
端子
名称
端子
名称
アナ ロ グ
Alt 1
Alt 2
Alt 3
Alt 4
1
VSS
–
–
–
–
–
–
–
–
–
–
–
グラ ン ド
2
P2.0
1
P2.0
–
–
2
P2.0
sarmux.0
–
–
–
–
ポー ト 2 端子 0: gpio、 lcd、 csd、 sarmux
3
P2.1
2
P2.1
–
–
3
P2.1
sarmux.1
–
–
–
–
ポー ト 2 端子 1: gpio、 lcd、 csd、 sarmux
4
P2.2
3
P2.2
5
P2.2
4
P2.2
sarmux.2
–
–
–
–
ポー ト 2 端子 2: gpio、 lcd、 csd、 sarmux
5
P2.3
4
P2.3
6
P2.3
5
P2.3
sarmux.3
–
–
–
–
ポー ト 2 端子 3: gpio、 lcd、 csd、 sarmux
6
P2.4
5
P2.4
7
P2.4
6
P2.4
sarmux.4
tcpwm0_p[1]
–
–
–
ポー ト 2 端子 4: gpio、 lcd、 csd、 sarmux、
pwm
7
P2.5
6
P2.5
8
P2.5
7
P2.5
sarmux.5
tcpwm0_n[1]
–
–
–
ポー ト 2 端子 5: gpio、 lcd、 csd、 sarmux、
pwm
8
P2.6
7
P2.6
9
P2.6
8
P2.6
sarmux.6
tcpwm1_p[1]
–
–
–
ポー ト 2 端子 6: gpio、 lcd、 csd、 sarmux、
pwm
9
P2.7
8
P2.7
10
P2.7
9
P2.7
sarmux.7
tcpwm1_n[1]
–
–
–
ポー ト 2 端子 7: gpio、 lcd、 csd、 sarmux、
pwm
10
VSS
9
VSS
–
–
–
–
–
–
–
–
–
グラ ン ド
–
–
–
–
–
–
10
NC
–
–
–
–
–
未接続
未接続
–
–
–
–
–
–
11
NC
–
–
–
–
–
11
P3.0
10
P3.0
11
P3.0
12
P3.0
–
tcpwm0_p[0]
scb1_uart_rx[0]
scb1_i2c_scl[0]
scb1_spi_mosi[0]
12
P3.1
11
P3.1
12
P3.1
13
P3.1
–
tcpwm0_n[0]
scb1_uart_tx[0]
scb1_i2c_sda[0]
scb1_spi_miso[0]
ポー ト 3 端子 1: gpio、 lcd、 csd、 pwm、 scb1
13
P3.2
12
P3.2
13
P3.2
14
P3.2
–
tcpwm1_p[0]
–
swd_io[0]
scb1_spi_clk[0]
ポー ト 3 端子 2: gpio、 lcd、 csd、 pwm、 scb1、
swd
–
–
–
–
–
–
15
VSSD
–
–
–
–
14
P3.3
13
P3.3
14
P3.3
16
P3.3
–
tcpwm1_n[0]
–
swd_clk[0]
–
ポー ト 3 端子 0: gpio、 lcd、 csd、 pwm、 scb1
グラ ン ド
scb1_spi_ssel_0[0] ポー ト 3 端子 3: gpio、 lcd、 csd、 pwm、 scb1、
swd
15
P3.4
14
P3.4
–
–
17
P3.4
–
tcpwm2_p[0]
–
–
scb1_spi_ssel_1
ポー ト 3 端子 4: gpio、 lcd、 csd、 pwm、 scb1
16
P3.5
15
P3.5
–
–
18
P3.5
–
tcpwm2_n[0]
–
–
scb1_spi_ssel_2
ポー ト 3 端子 5: gpio、 lcd、 csd、 pwm、 scb1
17
P3.6
16
P3.6
–
–
19
P3.6
–
tcpwm3_p[0]
–
swd_io[1]
scb1_spi_ssel_3
ポー ト 3 端子 6: gpio、 lcd、 csd、 pwm、 scb1、
swd
18
P3.7
17
P3.7
–
–
20
P3.7
–
tcpwm3_n[0]
–
swd_clk[1]
–
ポー ト 3 端子 7: gpio、 lcd、 csd、 pwm、 swd
19
VDDD
–
–
–
–
21
VDDD
–
–
–
–
–
デジ タ ル電源、 1.8 ～ 5.5V
20
P4.0
18
P4.0
15
P4.0
22
P4.0
–
–
scb0_uart_rx
scb0_i2c_scl
scb0_spi_mosi
ポー ト 4 端子 0: gpio、 lcd、 csd、 scb0
21
P4.1
19
P4.1
16
P4.1
23
P4.1
–
–
scb0_uart_tx
scb0_i2c_sda
scb0_spi_miso
ポー ト 4 端子 1: gpio、 lcd、 csd、 scb0
22
P4.2
20
P4.2
17
P4.2
24
P4.2
csd_c_mod
–
–
–
scb0_spi_clk
ポー ト 4 端子 2: gpio、 lcd、 csd、 scb0
文章番号 : 002-00009 Rev. **
ページ 9/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
44-TQFP
40-QFN
28-SSOP
代替機能
48-TQFP
説明
端子
名称
端子
名称
端子
名称
端子
名称
アナ ロ グ
Alt 1
Alt 2
Alt 3
Alt 4
23
P4.3
21
P4.3
18
P4.3
25
P4.3
csd_c_sh_tank
–
–
–
scb0_spi_ssel_0
–
–
–
–
–
–
26
NC
–
–
–
–
–
未接続
未接続
ポー ト 4 端子 3: gpio、 lcd、 csd、 scb0
–
–
–
–
–
–
27
NC
–
–
–
–
–
24
P0.0
22
P0.0
19
P0.0
28
P0.0
comp1_inp
–
–
–
scb0_spi_ssel_1
25
P0.1
23
P0.1
20
P0.1
29
P0.1
comp1_inn
–
–
–
scb0_spi_ssel_2
ポー ト 0 端子 1: gpio、 lcd、 csd、 scb0、 comp
26
P0.2
24
P0.2
21
P0.2
30
P0.2
comp2_inp
–
–
–
scb0_spi_ssel_3
ポー ト 0 端子 2: gpio、 lcd、 csd、 scb0、 comp
ポー ト 0 端子 0: gpio、 lcd、 csd、 scb0、 comp
27
P0.3
25
P0.3
22
P0.3
31
P0.3
comp2_inn
–
–
–
–
ポー ト 0 端子 3: gpio、 lcd、 csd、 comp
28
P0.4
26
P0.4
–
–
32
P0.4
–
–
scb1_uart_rx[1]
scb1_i2c_scl[1]
scb1_spi_mosi[1]
ポー ト 0 端子 4: gpio、 lcd、 csd、 scb1
29
P0.5
27
P0.5
–
–
33
P0.5
–
–
scb1_uart_tx[1]
scb1_i2c_sda[1]
scb1_spi_miso[1]
30
P0.6
28
P0.6
23
P0.6
34
P0.6
–
ext_clk
–
–
scb1_spi_clk[1]
31
P0.7
29
P0.7
24
P0.7
35
P0.7
–
–
–
ウェ イクアップ
ポー ト 0 端子 5: gpio、 lcd、 csd、 scb1
ポー ト 0 端子 6: gpio、 lcd、 csd、 scb1、
ext_clk
scb1_spi_ssel_0[1] ポー ト 0 端子 7: gpio、 lcd、 csd、 scb1、 ウ ェ
イクアップ
32
XRES
30
XRES
25
XRES
36
XRES
–
–
–
–
–
チ ッ プ リ セ ッ ト 、 ア ク テ ィ ブ LOW
33
VCCD
31
VCCD
26
VCCD
37
VCCD
–
–
–
–
–
安定化電源、 1µF コ ンデンサま たは 1.8V の電
源電圧に接続
–
–
–
–
–
–
38
VSSD
–
–
–
–
–
デジ タ ル グ ラ ン ド
34
VDDD
32
VDDD
27
VDD
39
VDDD
–
–
–
–
–
デジ タ ル電源、 1.8V ～ 5.5V
35
VDDA
33
VDDA
27
VDD
40
VDDA
–
–
–
–
–
アナ ロ グ電源、 1.8V ～ 5.5V、 VDDD と 等 し い
36
VSSA
34
VSSA
28
VSS
41
VSSA
–
–
–
–
–
アナ ロ グ グ ラ ウ ン ド
37
P1.0
35
P1.0
1
P1.0
42
P1.0
ctb.oa0.inp
tcpwm2_p[1]
–
–
–
ポー ト 1 端子 0: gpio、 lcd、 csd、 ctb、 pwm
38
P1.1
36
P1.1
2
P1.1
43
P1.1
ctb.oa0.inm
tcpwm2_n[1]
–
–
–
ポー ト 1 端子 1: gpio、 lcd、 csd、 ctb、 pwm
39
P1.2
37
P1.2
3
P1.2
44
P1.2
ctb.oa0.out
tcpwm3_p[1]
–
–
–
ポー ト 1 端子 2: gpio、 lcd、 csd、 ctb、 pwm
40
P1.3
38
P1.3
–
–
45
P1.3
ctb.oa1.out
tcpwm3_n[1]
–
–
–
ポー ト 1 端子 3: gpio、 lcd、 csd、 ctb、 pwm
41
P1.4
39
P1.4
–
–
46
P1.4
ctb.oa1.inm
–
–
–
–
ポー ト 1 端子 4: gpio、 lcd、 csd、 ctb
42
P1.5
–
–
–
–
47
P1.5
ctb.oa1.inp
–
–
–
–
ポー ト 1 端子 5: gpio、 lcd、 csd、 ctb
43
P1.6
–
–
–
–
48
P1.6
ctb.oa0.inp_alt
–
–
–
–
ポー ト 1 端子 6: gpio、 lcd、 csd
44
P1.7/
VREF
40
P1.7/
VREF
4
P1.7/
VREF
1
P1.7/
VREF
ctb.oa1.inp_alt
ext_vref
–
–
–
–
ポー ト 1 端子 7: gpio、 lcd、 csd、 ext_ref
文章番号 : 002-00009 Rev. **
ページ 10/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
以下は PSoC 4100 (35-WLCSP) のピ ン リ ス ト です。
35 ボール CSP
代替機能
Alt 2
端子
D3
名称
P2.2
アナロ グ
sarmux.2
Alt 1
–
E4
P2.3
sarmux.3
–
E5
P2.4
sarmux.4
E6
P2.5
E3
P2.6
E2
P2.7
sarmux.7
tcpwm1_n[1]
E1
P3.0
–
tcpwm0_p[0]
D2
P3.1
–
tcpwm0_n[0]
D1
P3.2
–
tcpwm1_p[0]
B7
VSS
–
–
–
–
C1
P3.3
–
tcpwm1_n[0]
–
swd_clk[0]
C2
P3.4
–
tcpwm2_p[0]
-
–
説明
Alt 3
Alt 4
–
–
–
ポー ト 2 端子 2: gpio、 lcd、 csd、 sarmux
–
–
–
ポー ト 2 端子 3: gpio、 lcd、 csd、 sarmux
tcpwm0_p[1]
–
–
–
ポー ト 2 端子 4: gpio、 lcd、 csd、 sarmux、 pwm
sarmux.5
tcpwm0_n[1]
–
–
–
ポー ト 2 端子 5: gpio、 lcd、 csd、 sarmux、 pwm
sarmux.6
tcpwm1_p[1]
–
–
–
ポー ト 2 端子 6: gpio、 lcd、 csd、 sarmux、 pwm
–
–
–
ポー ト 2 端子 7: gpio、
scb1_spi_mosi[0] ポー ト 3 端子 0: gpio、
scb1_uart_tx[0] scb1_i2c_sda[0] scb1_spi_miso[0] ポー ト 3 端子 1: gpio、
–
swd_io[0]
scb1_spi_clk[0] ポー ト 3 端子 2: gpio、
scb1_uart_rx[0] scb1_i2c_scl[0]
–
lcd、 csd、 sarmux、 pwm
lcd、 csd、 pwm、 scb1
lcd、 csd、 pwm、 scb1
lcd、 csd、 pwm、 scb1、 swd
グラ ン ド
scb1_spi_ssel_0[0] ポー ト 3 端子 3: gpio、 lcd、 csd、 pwm、 scb1、 swd
scb1_spi_ssel_1 ポー ト 3 端子 4: gpio、 lcd、 csd、 pwm、 scb1
scb0_spi_mosi ポー ト 4 端子 0: gpio、 lcd、 csd、 scb0
scb0_spi_miso ポー ト 4 端子 1: gpio、 lcd、 csd、 scb0
B1
P4.0
–
–
scb0_uart_rx
scb0_i2c_scl
B2
P4.1
–
–
scb0_uart_tx
scb0_i2c_sda
A2
P4.2
csd_c_mod
–
–
–
scb0_spi_clk
ポー ト 4 端子 2: gpio、 lcd、 csd、 scb0
A1
P4.3
csd_c_sh_tank
–
–
–
scb0_spi_ssel_0
ポー ト 4 端子 3: gpio、 lcd、 csd、 scb0
C3
P0.0
comp1_inp
–
–
–
scb0_spi_ssel_1
ポー ト 0 端子 0: gpio、 lcd、 csd、 scb0、 comp
A5
P0.1
comp1_inn
–
–
–
scb0_spi_ssel_2
ポー ト 0 端子 1: gpio、 lcd、 csd、 scb0、 comp
A4
P0.2
comp2_inp
–
–
–
scb0_spi_ssel_3
ポー ト 0 端子 2: gpio、 lcd、 csd、 scb0、 comp
A3
P0.3
comp2_inn
–
–
–
–
B3
P0.4
–
–
A6
P0.5
–
–
B4
P0.6
–
ext_clk
B5
P0.7
–
–
ポー ト 0 端子 3: gpio、
scb1_spi_mosi[1] ポー ト 0 端子 4: gpio、
scb1_uart_tx[1] scb1_i2c_sda[1] scb1_spi_miso[1] ポー ト 0 端子 5: gpio、
–
–
scb1_spi_clk[1] ポー ト 0 端子 6: gpio、
scb1_uart_rx[1] scb1_i2c_scl[1]
–
lcd、 csd、 scb1
lcd、 csd、 scb1
lcd、 csd、 scb1、 ext_clk
scb1_spi_ssel_0[1]
ウェ イクアップ
ポー ト 0 端子 7: gpio、 lcd、 csd、 scb1、 ウ ェ イ ク ア ッ プ
–
–
チ ッ プ リ セ ッ ト 、 ア ク テ ィ ブ LOW
–
–
安定化電源、 1µF コ ンデンサまたは 1.8V の電源電圧に接続
B6
XRES
–
–
–
A7
VCCD
–
–
–
C7
VDD
–
–
–
C4
P1.0
ctb.oa0.inp
tcpwm2_p[1]
–
C5
P1.1
ctb.oa0.inm
tcpwm2_n[1]
–
C6
P1.2
ctb.oa0.out
tcpwm3_p[1]
–
–
文章番号 : 002-00009 Rev. **
lcd、 csd、 comp
–
–
電源、 1.8V ～ 5.5V
–
–
ポー ト 1 端子 0: gpio、 lcd、 csd、 ctb、 pwm
–
–
ポー ト 1 端子 1: gpio、 lcd、 csd、 ctb、 pwm
–
ポー ト 1 端子 2: gpio、 lcd、 csd、 ctb、 pwm
ページ 11/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
35 ボール CSP
端子
D7
名称
P1.3
アナロ グ
ctb.oa1.out
tcpwm3_n[1]
D4
P1.4
ctb.oa1.inm
D5
P1.5
ctb.oa1.inp
P1.6
D6
E7
Alt 1
代替機能
Alt 2
説明
Alt 3
Alt 4
–
–
–
ポー ト 1 端子 3: gpio、 lcd、 csd、 ctb、 pwm
–
–
–
–
ポー ト 1 端子 4: gpio、 lcd、 csd、 ctb
–
–
–
–
ポー ト 1 端子 5: gpio、 lcd、 csd、 ctb
ctb.oa0.inp_alt
–
–
–
–
ポー ト 1 端子 6: gpio、 lcd、 csd
P1.7/VR ctb.oa1.inp_alt
EF
ext_vref
–
–
–
–
ポー ト 1 端子 7: gpio、 lcd、 csd、 ext_ref
ピ ン機能の説明は以下の通 り です。
VDDD: アナログ と デジ タ ルセ ク シ ョ ン用の電源。 ( VDDA ピ ンがない と こ ろ )
VDDA: パ ッ ケージ ピ ンが許可する と こ ろのアナログ VDD ピ ン ； そ う でない と VDDD に短絡
VSSA: パ ッ ケージ ピ ンが許可する と こ ろのアナログ グ ラ ン ド ピ ン ； そ う でない と VSS に短絡
VSS: グ ラ ン ド ピ ン
VCCD: 安定化デジ タ ル電源 (1.8V ±5%)
全てのポー ト ピ ンは LCD コ モ ン、 LCD セグ メ ン ト ド ラ イバー、 または CSD 検知ピ ン と し て使用 で き ます。 全てのシール ド ピ ンは AMUXBUS A か B に接続するか、
または全て フ ァ ームウ ェ アや DSI 信号で駆動で き る GPIO ピ ン と し て使用で き ます。
以下のパ ッ ケージがサポー ト さ れます : 48 ピ ン TQFP、 44 ピ ン TQFP、 40 ピ ン QFN、 お よび 28 ピ ン SSOP。
文章番号 : 002-00009 Rev. **
ページ 12/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 5. 48 ピ ン TQFP パ ッ ケージのピ ン配置
36 VSSA
35 VD DA
34 VD DD
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
40
39
38
37
(GPIO)P1[7]
44
文章番号 : 002-00009 Rev. **
1
2
3
4
5
6
33
32
31
30
29
TQFP
(Top View)
28
27
26
25
24
23
VCCD
XRES
(GPIO) P0[7]
(GPIO)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
( GPIO)
( GPIO)
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
P4[3]
( GPIO) P4[0]
( GPIO) P4[1]
( GPIO) P4[2]
16
17
18
19
20
21
22
( GPIO) P3[5]
( GPIO) P3[6]
( GPIO) P3[7]
VDD D
12
13
14
15
(GPIO) P3[1]
7
8
9
10
11
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[4]
VSS
(GPIO) P2[ 0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
VSS
( GPIO) P3[0]
43 (GPIO)P1[6]
42 (GPIO)P1[5]
41 (GPIO)P1[4]
図 6. 44 ピ ン TQFP 製品のピ ン配置
ページ 13/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
(GPIO) P2[0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
1
2
3
4
5
6
(GPIO) P2[6]
(GPIO) P2[7]
Vss
(GPIO) P3[0]
7
8
9
VDDD
VCCD
33
32
31
37
36
35
34
( GPIO)P1[0]
VSSA
VDDA
( GPIO)P1[4]
39
38
( GPIO)P1[3]
( GPIO)P1[2]
( GPIO)P1[1]
(GPIO)P1[7]
40
図 7. 40 ピ ン QFN のピ ン配置
30
29
28
27
QFN
26
25
24
23
22
21
(Top View)
(GPIO)
(GPIO)
(GPIO)
(GPIO)
P0[3]
P0[2]
P0[1]
P0[0]
(GPIO) P4[3]
(GPIO) P4[2]
20
(GPIO) P3[6]
(GPIO) P3[7]
19
16
(GPIO) P3[5]
(GPIO) P4[1]
15
(GPIO) P3[3]
(GPIO) P4[0]
12
13
14
(GPIO) P3[2]
(GPIO) P3[4]
11
(GPIO) P3[1]
17
18
10
XRES
(GPIO) P0[7]
(GPIO) P0[6]
(GPIO) P0[5]
(GPIO) P0[4]
図 8. 35 ボール WLCSP
7
6
5
4
3
2
1
A
VCCD
P0.5
P0.1
P0.2
P0.3
P4.2
P4.3
B
VSS
XRES
P0.7
P0.6
P0.4
P4.1
C
VDD
P1.2
P1.1
P1.0
P0.0
D
P1.3
P1.6
P1.5
P1.4
P2.5
P2.4
P2.3
E P1.7/VREF
1
2
3
4
5
6
7
A
P4.3
P4.2
P0.3
P0.2
P0.1
P0.5
VCCD
P4.0
B
P4.0
P4.1
P0.4
P0.6
P0.7
XRES
VSS
P3.4
P3.3
C
P3.3
P3.4
P0.0
P1.0
P1.1
P1.2
VDD
P2.2
P3.1
P3.2
D
P3.2
P3.1
P2.2
P1.4
P1.5
P1.6
P1.3
P2.6
P2.7
P3.0
E
P3.0
P2.7
P2.6
P2.3
P2.4
P2.5
P1.7/VREF
Balls Up View
Top View
図 9. 28 ピ ン SSOP のピ ン配置
( GPIO) P1[0]
(GPIO) P1[1]
( GPIO) P1[2]
(GPIO) P1[7]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7 ]
(GPIO) P3[0]
(GPIO) P3[1]
(GPIO) P3[2]
(GPIO) P3[3]
文章番号 : 002-00009 Rev. **
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SSOP
(Top View )
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VSS
VDDD
VCCD
XRES
(GPIO) P0[7]
(GPIO) P0[6]
(GPIO) P0[3]
(GPIO) P0[2]
(GPIO) P0[1]
(GPIO) P0[0]
(GPIO) P4[3]
( GPIO) P4[2]
( GPIO) P4[1]
( GPIO) P4[0]
ページ 14/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
電源
図 11. 44-TQFP パケージの例
以下の電源シ ス テム図は PSoC 4100 に実装 さ れる電源ピ ンの
最小セ ッ ト を示 し ます。 シ ス テムは、 ア ク テ ィ ブ モー ド で動作
するデジ タ ル回路用レギ ュ レー タ があ り ます。 アナログ レギ ュ
レー タ はあ り ません。 アナログ回路は VDDA 電源によ り 動作 し
ます。デ ィ ープ ス リ ープ モー ド と ハイバネー ト ( 電源供給を減
ら すが メ モ リ を保持する ) モー ド 用にそれぞれ独立 し た レギ ュ
レー タ があ り ます。 バン ド ギ ャ ッ プ用の低 ノ イ ズの個別レギ ュ
レー タ があ り ます。 電源電圧範囲は、 1.71V ～ 5.5V で、 すべて
の機能や回路がその範囲において動作 し ます。
VSS
VDDA と VDDD は互いに短絡 さ せる必要があ り 、グ ラ ン ド 、VSSA
および VSS は互いに短絡 さ せる必要も あ り ます。 バイパス コ
ンデンサは VDDD と グ ラ ン ド 間を接続する必要があ り ます。 こ
の周波数範囲でのシ ス テムの標準的な実践 と し ては、 互いに平
行に配置 し た 1µF レ ン ジの コ ンデンサ と それよ り 小 さ い コ ンデ
ンサ ( 例えば、 0.1µF) を使用 し ます。 これ ら が単に経験則であ
り 、 重要なア プ リ ケーシ ョ ンに対 し ては、 最適なバイパス を得
る ために設計 の際には PCB レ イ アウ ト 、 リ ー ド イ ン ダ ク タ ン
ス、 寄生バイパス コ ンデンサを シ ミ ュ レーシ ョ ンする 必要が
ある こ と に注意 し て く だ さ い。
図 10. 48-TQFP パケージの例
GROUND
0.1 µF C4
C3 1 µF
41
VCCD
42
VDDA
43
VDDD
44
VSSD
45
(GPIO) P1.0
(GPIO) P1.1
46
VSSA
(GPIO) P1.5
(GPIO) P1.4
47
(GPIO) P1.2
48
(GPIO) P1.3
(GPIO) P1.6
GROUND
40
39
38
37
(GPIO)P1.7/VREF1 ?
(GPIO) P2.0
2
(GPIO) P2.1
3
(GPIO) P2.2
4
(GPIO) P2.3
5
(GPIO) P2.4
6
(GPIO) P2.5
7
(GPIO) P2.6
8
(GPIO) P2.7
1 µF C1
48 TQFP
Top View
(GPIO) P0.7
34
(GPIO) P0.6
33
(GPIO) P0.5
32
(GPIO) P0.4
31
(GPIO) P0.3
30
(GPIO) P0.2
29
(GPIO) P0.1
(GPIO) P0.0
C6 0.1 µF
20
21
22
23
24
(GPIO) P4.2
19
(GPIO) P4.1
18
(GPIO) P4.0
17
(GPIO) P3.7
16
(GPIO) P3.6
VDDD
15
(GPIO) P3.4
25
(GPIO) P3.5
26
12
(GPIO) P3.3
11
VSSD
NC
(GPIO) P3.1
28
27
(GPIO) P3.2
9
14
(GPIO)P1[7]
(GPIO)P1[6]
(GPIO)P1[5]
(GPIO)P1[4]
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
44
43
42
41
40
39
38
37
VSSA 36
VDDA 35
VDDD 34
TQFP
33
32
31
30
29
28
27
26
25
24
23
VCCD
XRES
( GPIO) P0[7]
( GPIO) P0[6]
( GPIO) P0[5]
( GPIO) P0[4]
( GPIO) P0[3]
( GPIO) P0[2]
( GPIO) P0[1]
( GPIO) P0[0]
( GPIO) P4[3]
C5 1 µF
VSS
(GPIO) P4[0]
(GPIO) P4[1]
(GPIO) P4[2]
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[4]
(GPIO) P3[5]
(GPIO) P3[6]
(GPIO) P3[7]
12
13
14
15
16
17
18
19 VDDD
20
21
22
( Top View)
C2 0.1 µF
VSS
C6 0.1µF
VSS
電源
VDDD–VSS
バイパス コ ンデンサ
各 ピ ン に 0.1µF の セ ラ ミ ッ ク コ ン デ ン サ
(C2、 C6) と 1µF ～ 10µF のバルク コ ンデン
サ (C1)
VDDA–VSSA ピ ンに 0.1µF セ ラ ミ ッ ク コ ンデンサ (C4)。追
加の 1µF ～ 10µF バルク コ ンデンサ (C3)
VCCD–VSS VCCD ピ ン上の 1µF セ ラ ミ ッ ク コ ンデンサ
(C5)
VREF–VSSA 内部バン ド ギ ャ ッ プは 1µF ～ 10µF バイパス
( オプ シ ョ ン ) コ ンデンサに接続
注 : 自身のコ ンデンサのために ( 特に動作電圧および DC バイ
ア ス仕様 ) デー タ シー ト を調べるのは良いや り 方です。 い く つ
かのコ ンデンサを使用すれば、 DC バイ アス (VDDA、 VDDD また
は VCCD) が定格動作電圧のかな り の割合にな る時、実際の容量
は大幅に減少 し ます。
C2 0.1 µF
XRES
35
10
13
1 µF C 1
GROUND
36
NC
(GPIO) P3.0
( GPIO) P3[0]
1 VSS
2
3
4
5
6
7
8
9
10 VSS
11
(GPIO) P3[1]
( GPIO)P2[0]
( GPIO)P2[1]
( GPIO) P2[2]
( GPIO) P2[3]
( GPIO) P2[4]
( GPIO) P2[5]
( GPIO) P2[6]
( GPIO) P2[7]
VSS
このモー ド では、PSoC 4100 は 1.8V ～ 5.5V の任意の外部電源
から電源供給 さ れ ま す。 こ の範囲はバ ッ テ リ パワー動作に も
設計 さ れています。例えば、チ ッ プは 3.5V で始ま っ てか ら 1.8V
ま で下がるバ ッ テ リ シス テムか ら電源供給 さ れます。こ のモー
ド では、PSoC 4100 の内部レギ ュ レー タ は内部ロ ジ ッ ク に電源
を供給 し 、 PSoC 4100 の VCCD 出力は外付け コ ンデンサ (1µF
～ 1.6µF ； X5R セ ラ ミ ッ ク または こ れよ り 良質のも の ) を介 し
てグ ラ ン ド にバイパスする必要があ り ます。
C3 1µF
VSS
PSoC 4100 フ ァ ミ リ は、非安定化外部電源 と 安定化外部電源 と
い う 2 種類の電源供給動作モー ド に対応 し ています。
非安定化外部電源
0.1 µF C4
0.1 µF C4
C5 1 µF
GROUND
NC
NC
(GPIO) P4.3
C3 1 µF
GROUND
文章番号 : 002-00009 Rev. **
ページ 15/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 12. 40 ピ ン QFN の例
0.1 µF C4
VSS
(GPIO)P1[4]
(GPIO)P1[3]
(GPIO)P1[2]
(GPIO)P1[1]
(GPIO)P1[0]
(GPIO)P1[7]
39
38
37
36
35
34
33
32
31
VSSA
VDDA
VDDD
VCCD
1
2
3
4
5
6
7
8
9 VSS
10
QFN
19
20
VSS
(GPIO) P4[1]
(GPIO) P4[2]
16
17
18
(GPIO) P4[0]
(GPIO) P3[4]
(GPIO) P3[5]
(GPIO) P3[6]
(GPIO) P3[7]
C5 1 µF
30 XRES
29 (GPIO) P0[7]
28 (GPIO) P0[6]
27 (GPIO) P0[5]
26 (GPIO) P0[4]
25 (GPIO) P0[3]
24 (GPIO) P0[2]
23 (GPIO) P0[1]
22 (GPIO) P0[0]
21 (GPIO) P4[3]
図 13. 28-SSOP の例
安定化外部電源
VSS
こ のモー ド では、 PSoC4100 は、 1.71V ～ 1.89V (1.8 ±5%) の
外部電源から 電源供給 さ れます。 こ の範囲は、 電源 リ ッ プルを
含 む 必 要 が あ る こ と に 注 意 し て く だ さ い。 こ の モ ー ド で、
VCCD、 VDDA お よび VDDD ピ ンは互いに短絡 さ れバイパス さ
れます。内部レギ ュ レー タ はフ ァ ームウ ェ ア で無効に さ れます。
0.1 µF C2
C1 1µF
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
(GPIO) P3[2]
(GPIO) P3[3]
(GPIO) P3[1]
VSS
15
(Top View)
11
12
13
14
(GPIO) P3[0]
40
VSS
(GPIO) P2[0]
(GPIO) P2[1]
(GPIO) P2[2]
(GPIO) P2[3]
(GPIO) P2[4]
(GPIO) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
(GPIO )P1[0]
(GPIO)P1[1]
(GPIO )P1[2]
( GPIO) P1[7]
( GPIO) P2[2]
(GPIO ) P2[3]
(GPIO ) P2[4]
(GPIO ) P2[5]
(GPIO) P2[6]
(GPIO) P2[7]
( GPIO) P3[0]
(GPIO )P3[1]
(GPIO )P3[2]
(GPIO )P3[3]
C2 0.1 µF
1µF C1
C3 1µF
VSS
SSOP
( Top View)
VSS 28
VDDD27
VCCD26
25
24
23
22
21
20
19
18
17
16
15
XRES
( GPIO) P0[7]
( GPIO) P0[6]
( GPIO) P0[3]
( GPIO) P0[2]
( GPIO) P0[1]
( GPIO) P0[0]
( GPIO) P4[3]
( GPIO)P4[2]
( GPIO)P4[1]
( GPIO)P4[0]
文章番号 : 002-00009 Rev. **
C3 1µF
VSS
ページ 16/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
開発サポー ト
PSoC 4100 フ ァ ミ リ には、ユーザーの開発プ ロ セス を支援する
豊富な ド キ ュ メ ン ト 、 開発ツールおよび オン ラ イ ン リ ソ ース
が用意 さ れています。
詳細については、 www.cypress.com/go/psoc4 を ご覧 く だ さ い。
ド キュ メ ン ト
ド キ ュ メ ン ト 一式が PSoC 4100 フ ァ ミ リ をサポー ト し 、 ユー
ザーは、 疑問点に対する答え を素早 く 見つける こ と がで き ま
す。重要な資料の幾つかは、本節に リ ス ト ア ッ プ さ れています。
ソ フ ト ウ ェ ア ユーザー ガ イ ド : PSoC Creator の操作方法の手
引書。 ソ フ ト ウ ェ ア ユーザー ガ イ ド には、 PSoC Creator によ
る ビル ド プ ロ セスの詳細、 PSoC Creator を用いた ソ ース制御
の使い方、 その他が記載 さ れています。
コ ンポーネ ン ト デー タ シー ト : PSoC の柔軟性によ っ て、 デバ
イ スが量産に入 っ てか ら長い期間の後で も 新 し いペ リ フ ェ ラル
( コ ンポーネ ン ト ) を作成する こ と がで き ます。 コ ンポーネ ン
ト デー タ シー ト には、 あ る特定の コ ンポーネ ン ト の選択お よ
び使用に必要な情報が、 機能説明、 API ド キ ュ メ ン ト 、 サン プ
ル コ ー ド 、 AC/DC 仕様を含んで全て記載 さ れています。
テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル : テ ク ニ カル リ フ ァ レ ン
ス マニ ュ アル (TRM) には、 すべての PSoC レ ジ ス タ の詳細な
説明な ど、PSoC デバイ ス を使用する際に必要な技術的 詳細が
すべて記載 さ れています。TRM は、www.cypress.com/psoc4 の
「 ド キ ュ メ ン ト 」 セ ク シ ョ ンにあ り ます。
オン ラ イ ン
印刷 さ れた資料のほかに、 サイ プ レ ス PSoC フ ォ ー ラ ムによ っ
て 24 時間 365 日、 世界中の他のPSoC ユーザーや PSoC の専
門家 と 連絡を と れます。
ツール
業界標準のコ ア、 プ ログ ラ ミ ングおよびデバ ッ ギング イ ン タ ー
フ ェ ース を備えた PSoC 4100 フ ァ ミ リ は、 開発ツール エ コ シ
ス テムの一部です。 革新的で使いやすい PSoC Creator IDE、 サ
ポー ト さ れるサー ド パーテ ィ ーの コ ンパイ ラ、 プ ログ ラ マ、 デ
バ ッ ガおよび開発キ ッ ト の最新情報については、サイ プ レ スの
ウ ェ ブサ イ ト www.cypress.com/go/psoccreator を ご覧 く だ さ
い。
ア プ リ ケーシ ョ ン ノ ー ト : PSoCア プ リ ケーシ ョ ン ノ ー ト には、
PSoC の特定のア プ リ ケーシ ョ ンについて詳細な説明が記載 さ
れています。 例 と し て 、 ブ ラ シ レ ス DC モー タ ーの制御やオン
チ ッ プ フ ィ ル タ リ ン グがあ り ます。 ア プ リ ケーシ ョ ン ノ ー ト
には、 多 く の場合、 ア プ リ ケーシ ョ ン ノ ー ト の ド キ ュ メ ン ト に
加えてサン プル プ ロ ジ ェ ク ト が含まれています。
文章番号 : 002-00009 Rev. **
ページ 17/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
電気的仕様
絶対最大定格
表 1. 絶対最大定格 [1]
仕様 ID#
パラ メ ー タ ー
説明
Min
Typ
Max
単位
備考／条件
SID1
VDDD_ABS
VSSD を基準 と し たデジ タ ル電源電圧
–0.5
–
6
V
絶対最大値
SID2
VCCD_ABS
Vssd を基準 と し た直接デジ タ ル コ ア
電圧入力
–0.5
–
1.95
V
絶対最大値
SID3
VGPIO_ABS
GPIO 電圧
–0.5
–
VDD+
0.5
V
絶対最大値
SID4
IGPIO_ABS
GPIO 毎の最大電流
–25
–
25
mA
絶対最大値
SID5
IGPIO_injection
GPIO 注入電流、MAX は VIH > VDDD の
場合、 MIN は VIL < VSS の場合
–0.5
–
0.5
mA
絶対最大値、1 ピ ン
当た り に注入 さ れ
る電流
BID44
ESD_HBM
静電気放電 ( 人体モデル )
2200
–
–
V
BID45
ESD_CDM
静電気放電 ( デバイ ス帯電モデル )
500
–
–
V
BID46
LU
ラ ッ チア ッ プ時のピ ン電流
–200
–
200
mA
デバイ ス レ ベルの仕様
特記 さ れない限 り 、 すべての仕様は -40°CTA 85°C および TJ 100 ℃の条件で有効です。 仕様は注記 し た場合を除いて、 1.71V
～ 5.5V において有効です。
表 2. DC 仕様
仕様 ID#
パラ メ ー タ ー
説明
単位
備考／条件
SID53
VDDD
電源入力電圧
1.8
–
5.5
V
レギュ レータが
有効
SID255
VDDD
安定化 し ていない電源入力電圧
1.71
1.8
1.89
V
内部的 に 安定化
さ れない電源
SID54
VCCD
出力電圧 ( コ ア ロ ジ ッ ク用 )
–
1.8
–
V
SID55
CEFC
外部レギ ュ レー タ 電圧バイパス
1
1.3
1.6
µF
X5R セ ラ ミ ッ ク
ま たは こ れよ り
良質のもの
SID56
CEXC
電源デ カ ッ プ リ ング コ ンデンサ
–
1
–
µF
X5R セ ラ ミ ッ ク
ま たは こ れよ り
良質のもの
Min
Typ
Max
ア ク テ ィ ブ モー ド 、 VDDD = 1.71V ～ 5.5V。 標準値は VDD =3.3V での測定結果
SID9
IDD5
–
フ ラ ッ シ ュか ら実行 ； CPU 速度が 6MHz
–
2.8
mA
フ ラ ッ シ ュか ら実行 ； CPU 速度が 6MHz
–
2.2
–
mA
IDD8
フ ラ ッ シ ュか ら実行 ； CPU 速度が 12MHz
–
–
4.2
mA
SID13
IDD9
フ ラ ッ シ ュか ら実行 ； CPU 速度が 12MHz
–
3.7
–
mA
T = 25°C
SID16
IDD11
フ ラ ッ シ ュか ら実行 ； CPU 速度が 24MHz
–
6.7
–
mA
T = 25°C
SID17
IDD12
フ ラ ッ シ ュか ら実行 ； CPU 速度が 24MHz
–
–
7.2
mA
–
1.3
1.8
mA
SID10
IDD6
SID12
T = 25°C
ス リ ープ モー ド 、 VDDD = 1.7V ～ 5.5V
SID25
IDD20
I2C ウ ェ イ ク ア ッ プ、 WDT、 および コ ンパ
レー タ が有効。 CPU 速度が 6MHz
注
1. 表 1 に記載 さ れている絶対最大条件を超えて使用する と 、 デバイ スに恒久的なダ メ ージ を与え る可能 性があ り ます。 長時間にわた っ て絶対最大条件下に置 く と 、
デバイ スの信頼性に影響する可能性があ り ます。 最大保管温度は JEDEC 標準 「JESD22-A103、 High Temperature Storage Life」 に準拠 し た 150°C です。 絶対最
大条件以下で使用 し てい る場合で も 、 標準的な動作条件を超え る と 、 デバイ スが仕様に従 っ て 動作 し ない こ と があ り ます。
文章番号 : 002-00009 Rev. **
ページ 18/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 2. DC 仕様 ( 続き )
仕様 ID#
SID25A
パラ メ ー タ ー
IDD20A
説明
Min
Typ
Max
単位
I C ウ ェ イ ク ア ッ プ、 WDT、 および コ ンパ
レー タ が有効。 CPU 速度が 12MHz
–
1.7
2.2
mA
–
1.3
–
µA
T = 25°C、 3.6V
–
–
50
µA
T = 85°C
–
15
–
µA
T = 25°C、 5.5V
–
1.7
–
µA
T = 25°C
–
–
440
µA
T = 85°C
2
備考／条件
デ ィ ープ ス リ ープ モー ド 、 VDDD = 1.8V ～ 3.6V ( レギ ュ レー タ が有効 )
SID31
SID32
IDD26
IDD27
I2C ウ ェ イ ク ア ッ プ と WDT が有効
2
I C ウ ェ イ ク ア ッ プ と WDT が有効
デ ィ ープ ス リ ープ モー ド 、 VDDD = 3.6V ～ 5.5V
SID34
IDD29
I2C ウ ェ イ ク ア ッ プ と WDT が有効
デ ィ ープ ス リ ープ モー ド 、 VDDD = 1.71V ～ 1.89V ( レギ ュ レー タ をバイパス )
SID37
SID38
IDD32
IDD33
I2C ウ ェ イ ク ア ッ プ と WDT が有効
2
I C ウ ェ イ ク ア ッ プ と WDT が有効
ハイバネー ト モー ド 、 VDDD = 1.8V ～ 3.6V ( レギ ュ レー タ が有効 ； 特性評価で保証 )
SID40
IDD35
GPIO と リ セ ッ ト がア ク テ ィ ブ
–
150
–
nA
T = 25°C、 3.6V
SID41
IDD36
GPIO と リ セ ッ ト がア ク テ ィ ブ
–
–
1
µA
T = 85°C
–
150
–
nA
T = 25°C、 5.5V
ハイバネー ト モー ド 、 VDDD = 3.6V ～ 5.5V ( 特性評価で保証 )
SID43
IDD38
GPIO と リ セ ッ ト がア ク テ ィ ブ
ハイバネー ト モー ド 、 VDDD = 1.71V ～ 1.89V ( レギ ュ レー タ をバイパス ； 特性評価で保証 )
SID46
IDD41
GPIO と リ セ ッ ト がア ク テ ィ ブ
–
150
–
nA
T = 25°C
SID47
IDD42
GPIO と リ セ ッ ト がア ク テ ィ ブ
–
–
1
µA
T = 85°C
ス ト ッ プ モー ド ( 特性評価で保証 )
SID304
IDD43A
ス ト ッ プ モー ド 電流 ； VDD = 3.6V
–
20
80
nA
IDD_XR
XRES がアサー ト さ れている時の供給
電流
–
2
5
mA
Min
Typ
Max
DC
–
24
XRES 電流
SID307
表 3. AC 仕様
仕様 ID#
SID48
パラ メ ー タ ー
FCPU
CPU 周波数
SID49
TSLEEP
ス リ ープ モー ド から の復帰時間
–
0
–
µs
特性評価で保証
SID50
TDEEPSLEEP
デ ィ ープ ス リ ープ モー ド から の復帰
時間
–
–
25
µs
24MHz IMO。
特性評価で保証
SID51
THIBERNATE
ハイバネー ト モー ド と ス ト ッ プ モー ド
か らの復帰時間
–
–
2
ms
特性評価で保証
SID52
TRESETWIDTH
外部 リ セ ッ ト パルス幅
1
–
–
µs
特性評価で保証
文章番号 : 002-00009 Rev. **
説明
単位
MHz
備考／条件
1.71V  VDD  5.5V
ページ 19/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
GPIO
表 4. GPIO DC 仕様
仕様 ID#
SID57
パラ メ ー タ ー
VIH[2]
説明
入力電圧の HIGH 閾値
0.7×VDDD
–
SID58
VIL
入力電圧の LOW 閾値
–
–
SID241
VIH[2]
LVTTL 入力、 VDDD < 2.7V
0.7×VDDD
SID242
VIL
LVTTL 入力、 VDDD < 2.7V
–
Min
–
単位
V
CMOS 入力
0.3×VDDD
V
CMOS 入力
–
–
V
–
0.3×VDDD
V
Typ
Max
備考／条件
SID243
VIH[2]
LVTTL 入力、 VDDD  2.7V
2.0
–
–
V
SID244
VIL
LVTTL 入力、 VDDD  2.7V
–
–
0.8
V
SID59
VOH
出力 HIGH 電圧
VDDD–0.6
–
–
V
VDDD=3V の時、
IOH = 4mA
SID60
VOH
出力 HIGH 電圧
VDDD–0.5
–
–
V
VDDD=1.8V の
時、 IOH = 1mA
SID61
VOL
出力 LOW 電圧
–
–
0.6
V
VDDD=1.8V の
時、 IOL = 4mA
SID62
VOL
出力 LOW 電圧
–
–
0.6
V
VDDD = 3V の時、
IOL = 8mA
SID62A
VOL
出力 LOW 電圧
–
–
0.4
V
VDDD= 3V の時、
IOL = 3mA
SID63
RPULLUP
プルア ッ プ抵抗
3.5
5.6
8.5
kΩ
SID64
RPULLDOWN
プルダウン抵抗
3.5
5.6
8.5
kΩ
SID65
IIL
入力 リ ー ク 電流 ( 絶対値 )
–
–
2
nA
25°C、
VDDD = 3.0V
SID65A
IIL_CTBM
CTBM端子用の入力 リ ー ク電流 (絶対値)
–
–
4
nA
SID66
CIN
入力容量
–
–
7
pF
SID67
VHYSTTL
入力 ヒ ス テ リ シ ス LVTTL
25
40
–
mV
VDDD  2.7V。
特性評価で保証
SID68
VHYSCMOS
入力 ヒ ス テ リ シ ス CMOS
0.05
×VDDD
–
–
mV
特性評価で保証
SID69
IDIODE
保護ダ イ オー ド を通っ て VDD/Vss に流
れる電流
–
–
100
µA
特性評価で保証
SID69A
ITOT_GPIO
チ ッ プ の最大合計 ソ ー ス ま たはシ ン ク
電流
–
–
200
mA
特性評価で保証
注:
2. VIH は VDDD+0.2V を超え てはいけません。
文章番号 : 002-00009 Rev. **
ページ 20/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 5. GPIO の AC 仕様 ( 特性評価で保証 )
仕様 ID#
SID70
SID71
SID72
SID73
SID74
SID75
SID76
SID245
SID246
パラ メ ー タ ー
説明
TRISEF
高速ス ト ロ ング (Strong) モー ド での
立ち上が り 時間
TFALLF
高速ス ト ロ ング (Strong) モー ド での
立ち下が り 時間
TRISES
低速ス ト ロ ング (Strong) モー ド での
立ち上が り 時間
TFALLS
低速ス ト ロ ング (Strong) モー ド での
立ち下が り 時間
FGPIOUT1
GPIO Fout ； 3.3V  VDDD  5.5V
高速 Strong ( ス ト ロ ング ) モー ド
FGPIOUT2
GPIO Fout ； 1.7V  VDDD  3.3V
高速 Strong ( ス ト ロ ング ) モー ド
FGPIOUT3
GPIO Fout ； 3.3V  VDDD  5.5V
低速 Strong ( ス ト ロ ング ) モー ド
FGPIOUT4
GPIO Fout ； 1.7V  VDDD  3.3V
低速 Strong ( ス ト ロ ング ) モー ド
FGPIOIN
GPIO の入力動作の周波数 ；
1.71V VDDD  5.5V
Min
Typ
Max
2
–
12
単位
ns
備考／条件
2
–
12
ns
VDDD = 3.3V、
Cload = 25pF
10
–
60
ns
VDDD = 3.3V、
Cload = 25pF
10
–
60
ns
VDDD = 3.3V、
Cload = 25pF
–
–
24
MHz
90/10%、 25pF 負荷、
60/40 デ ュ ーテ ィ サイ ク ル
–
–
16.7
MHz
90/10%、 25pF 負荷、
60/40 デ ュ ーテ ィ サイ ク ル
–
–
7
MHz
90/10%、 25pF 負荷、
60/40 デ ュ ーテ ィ サイ ク ル
–
–
3.5
MHz
–
–
24
MHz
90/10%、 25pF 負荷、
60/40 デ ュ ーテ ィ サイ ク ル
90/10% VIO
VDDD = 3.3V、
Cload = 25pF
XRES
表 6. XRES の DC 仕様
仕様 ID#
SID77
パラ メ ー タ ー
VIH
入力電圧の HIGH 閾値
説明
SID78
VIL
入力電圧の LOW 閾値
SID79
RPULLUP
プルア ッ プ抵抗
単位
V
CMOS 入力
0.3×VDDD
V
CMOS 入力
8.5
k
Min
Typ
Max
0.7×VDDD
–
–
–
–
3.5
5.6
備考／条件
SID80
CIN
入力容量
–
3
–
pF
SID81
VHYSXRES
入力電圧 ヒ ス テ リ シ ス
–
100
–
mV
特性評価で保証
SID82
IDIODE
保護ダ イ オー ド を通 っ て VDDD/VSS に
流れる電流
–
–
100
µA
特性評価で保証
Min
1
Typ
–
Max
–
単位
µs
表 7. XRES AC 仕様
仕様 ID#
SID83
パラ メ ー タ ー
TRESETWIDTH
文章番号 : 002-00009 Rev. **
説明
リ セ ッ ト パルス幅
備考／条件
特性評価で保証
ページ 21/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
アナ ロ グ ペ リ フ ェ ラ ル
オペア ン プ
表 8. オペア ン プ仕様 ( 特性評価で保証 )
仕様 ID#
パラ メ ー タ ー
IDD
SID269
IDD_HI
SID270
SID271
説明
Min
Typ
Max
オペア ン プ ブ ロ ッ ク電流。 負荷な し
–
–
–
単位
–
消費電力 = 大
–
1000
1300
µA
IDD_MED
消費電力 = 中
–
320
500
µA
IDD_LOW
消費電力 = 小
–
250
350
µA
GBW
負荷 = 20pF、 0.1mA。 VDDA = 2.7V
–
–
–
–
SID272
GBW_HI
消費電力 = 大
6
–
–
MHz
SID273
GBW_MED
消費電力 = 中
4
–
–
MHz
SID274
GBW_LO
消費電力 = 小
–
1
–
MHz
IOUT_MAX
VDDA 2.7V、 500mV の電源レール
–
–
–
–
SID275
IOUT_MAX_HI
消費電力 = 大
10
–
–
mA
SID276
IOUT_MAX_MID
消費電力 = 中
10
–
–
mA
SID277
IOUT_MAX_LO
消費電力 = 小
–
5
–
mA
IOUT
VDDA = 1.71 V、 500mV の電源レール
–
–
–
–
SID278
IOUT_MAX_HI
消費電力 = 大
4
–
–
mA
SID279
IOUT_MAX_MID
消費電力 = 中
4
–
–
mA
SID280
IOUT_MAX_LO
消費電力 = 小
SID281
VIN
SID282
VCM
–
2
–
mA
チ ャ ージ ポン プがオ ン、 VDDA  2.7V
–0.05
–
VDDA – 0.2
V
チ ャ ージ ポン プがオ ン、 VDDA  2.7V
VDDA  2.7V
–0.05
–
VDDA – 0.2
V
VOUT
–
–
–
備考／条件
SID283
VOUT_1
消費電力 = 大、 Iload=10mA
0.5
–
VDDA – 0.5
V
SID284
VOUT_2
消費電力 = 大、 Iload=1mA
0.2
–
VDDA – 0.2
V
SID285
VOUT_3
消費電力 = 中、 Iload=1mA
0.2
–
VDDA – 0.2
V
SID286
VOUT_4
消費電力 = 低、 Iload=0.1mA
0.2
–
VDDA – 0.2
V
SID288
VOS_TR
オ フ セ ッ ト 電圧 ( 調整後 )
1
±0.5
1
mV
大消費電力モー ド
SID288A
VOS_TR
オ フ セ ッ ト 電圧 ( 調整後 )
–
±1
–
mV
中消費電力モー ド
SID288B
VOS_TR
オ フ セ ッ ト 電圧 ( 調整後 )
–
±2
–
mV
小消費電力モー ド
SID290
VOS_DR_TR
オ フ セ ッ ト 電圧 ド リ フ ト ( 調整後 )
–10
±3
10
µV/C
大消費電力モー ド
SID290A
VOS_DR_TR
オ フ セ ッ ト 電圧 ド リ フ ト ( 調整後 )
–
±10
–
µV/C
中消費電力モー ド
SID290B
VOS_DR_TR
±10
–
µV/C
SID291
CMRR
オ フ セ ッ ト 電圧 ド リ フ ト ( 調整後 )
DC
–
70
80
–
dB
小消費電力モー ド
VDDD = 3.6V
SID292
PSRR
周波数 = 1kHz、 リ ッ プル = 100mV
70
85
–
dB
VDDD = 3.6V
SID293
ノ イズ
VN1
SID294
VN2
SID295
VN3
SID296
VN4
SID297
Cload
SID298
Slew_rate
文章番号 : 002-00009 Rev. **
–
–
–
–
基準入力、1Hz ～ 1GHz、消費電力 = 大
–
94
–
µVrms
基準入力、 1kHz、 消費電力 = 大
–
72
–
nV/rtHz
基準入力、 10kHz、 消費電力 = 大
–
28
–
nV/rtHz
基準入力、 100kHz、 消費電力 = 大
–
15
–
nV/rtHz
最大負荷ま で安定 50pF で性能仕様を
達成
–
–
125
pF
Cload = 50pF、 消費電力 = 大、
VDDA  2.7V
6
–
–
V/µsec
ページ 22/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 8. オペア ン プ仕様 ( 特性評価で保証 )( 続き )
仕様 ID#
パラ メ ー タ ー
SID299
T_op_wake
説明
Min
Typ
Max
無効から 有効ま で、 外付け RC な し
–
300
–
Comp_mode
コ ンパレー タ モー ド ； 50mV 駆動、
Trise = Tfall ( おおよ そ )
–
–
–
単位
µsec
SID300
TPD1
応答時間 ； 消費電力 = 大
–
150
–
nsec
SID301
TPD2
応答時間 ； 消費電力 = 中
–
400
–
nsec
SID302
TPD3
応答時間 ； 消費電力 = 小
–
2000
–
nsec
SID303
Vhyst_op
ヒ ステ リ シス
–
10
–
mV
備考／条件
コ ンパレー タ
表 9. コ ンパレー タ の DC 仕様
仕様 ID# パラ メ ー タ ー
説明
SID85
VOFFSET2
入力オ フ セ ッ ト 電圧
SID85A
VOFFSET3
入力オ フ セ ッ ト 電圧。 超低電力モー ド
SID86
VHYST
有効時の ヒ ス テ リ シス
Min
Typ
Max
–
–
±4
単位
mV
備考／条件
–
±12
–
mV
–
10
35
mV
–
VDDD – 0.1
V
モー ド 1 と モー ド 2。
特性評価で保証
特性評価で保証
SID87
VICM1
通常モー ド 入力同相電圧
0
SID247
VICM2
低消費電力モー ド 入力同相電圧
0
–
VDDD
V
特性評価で保証
SID247A
VICM2
超低電力モー ド 入力同相電圧
0
–
VDDD –
1.15
V
特性評価で保証
SID88
CMRR
同相信号除去比
50
–
–
dB
VDDD  2.7V。
特性評価で保証
SID88A
CMRR
同相信号除去比
42
–
–
dB
VDDD  2.7V。
特性評価で保証
SID89
ICMP1
ブ ロ ッ ク電流 ( 通常モー ド )
–
–
280
µA
特性評価で保証
SID248
ICMP2
ブ ロ ッ ク電流 ( 低消費電力モー ド )
–
–
50
µA
特性評価で保証
SID259
ICMP3
ブ ロ ッ ク電流 ( 超低電力モー ド )
–
–
6
µA
特性評価で保証
SID90
ZCMP
コ ンパレー タ DC 入力イ ン ピーダ ン ス
35
–
–
MΩ
特性評価で保証
Min
Typ
Max
–
–
38
単位
ns
50mV オーバー ド ラ イ ブ
–
–
70
ns
50mV オーバー ド ラ イ ブ
–
–
2.3
µs
200mV オーバー ド ラ イ ブ
表 10. コ ンパレー タ の AC 仕様 ( 特性評価で保証 )
仕様 ID# パラ メ ー タ ー
説明
SID91
TRESP1
応答時間、 通常モー ド
SID258 TRESP2
応答時間、 低電力モー ド
SID92
TRESP3
応答時間、 超低電力モー ド
文章番号 : 002-00009 Rev. **
備考／条件
ページ 23/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
温度セ ンサー
表 11. 温度セ ンサーの仕様
仕様 ID#
SID93
パラ メ ー タ ー
説明
TSENSACC
温度セ ンサー精度
単位
°C
備考／条件
Min
Typ
Max
–5
±1
+5
Min
Typ
Max
単位
–
–
12
ビッ ト
–
–
8
8 個のフルス ピー ド チ ャ ネル
–
–
4
差動チ ャ ネルの入力は
隣接する I/O を使用
有
特性評価に基づ く 値
–40°C ～ +85°C
SAR ADC
表 12. SAR ADC DC 仕様
仕様 ID# パラ メ ー タ ー
説明
SID94
A_RES
分解能
SID95
A_CHNIS_S
チ ャ ネル数－シ ングル エ ン ド
SID96
A-CHNKS_D チ ャ ネル数－差動
備考／条件
SID97
A-MONO
単調性
–
–
–
SID98
A_GAINERR
ゲ イ ン誤差
–
–
±0.1
%
外部 リ フ ァ レ ン ス有 り 特性評価
で保証
SID99
A_OFFSET
入力オ フ セ ッ ト 電圧
–
–
2
mV
1V の VREF で測定特性評価で保
証
SID100
A_ISAR
消費電流
SID101
A_VINS
SID102
A_VIND
SID103
A_INRES
SID104
–
–
1
mA
入力電圧範囲 – シ ングル エ ン ド
VSS
–
VDDA
V
デバイ スの特性評価に基づ く 値
入力電圧範囲 - 差動
VSS
–
VDDA
V
デバイ スの特性評価に基づ く 値
入力抵抗
–
–
2.2
kΩ
デバイ スの特性評価に基づ く 値
A_INCAP
入力容量
–
–
10
pF
デバイ スの特性評価に基づ く 値
SID106
A_PSRR
電源電圧変動除去比
70
–
–
dB
SID107
A_CMRR
同相信号除去比
66
–
–
dB
SID111
A_INL
積分非直線性
–1.7
–
+2
LSB
VDD = 1.71V ～ 5.5V、 806Ksps、
Vref = 1V ～ 5.5V
SID111A A_INL
積分非直線性
–1.5
–
+1.7
LSB
VDDD = 1.71V ～ 3.6V、806Ksps、
Vref = 1.71V ～ VDDD
SID111B A_INL
積分非直線性
–1.5
–
+1.7
LSB
VDDD = 1.71V ～ 5.5V、500Ksps、
Vref = 1V ～ 5.5V
SID112
A_DNL
微分非直線性
–1
–
+2.2
LSB
VDD = 1.71V ～ 5.5V、 806Ksps、
Vref = 1V ～ 5.5V
SID112A A_DNL
微分非直線性
–1
–
+2
LSB
VDDD = 1.71V ～ 3.6V、806Ksps、
Vref = 1.71V ～ VDDD
SID112B A_DNL
微分非直線性
–1
–
+2.2
LSB
VDDD = 1.71V ～ 5.5V、500Ksps、
Vref = 1V ～ 5.5V
Min
–
Typ
–
Max
806
単位
Ksps
–
–
500
Ksps
1V で測定
表 13. SAR ADC の AC 仕様 ( 特性評価で保証 )
仕様 ID#
SID108
SID108A
パラ メ ー タ ー
説明
A_SAMP_1
外部 リ フ ァ レ ン ス バイパス コ ンデンサ
がある場合のサン プル レー ト
A_SAMP_2
バイパス コ ンデンサがない場合のサン
プル レー ト 。 リ フ ァ レ ン ス電圧 = VDD
文章番号 : 002-00009 Rev. **
備考／条件
ページ 24/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 13. SAR ADC の AC 仕様 ( 特性評価で保証 )( 続き )
仕様 ID#
SID108B
SID109
SID113
パラ メ ー タ ー
説明
A_SAMP_3
バイパス コ ンデンサがない場合のサン
プル レー ト 。 内部 リ フ ァ レ ン ス電圧
A_SNDR
信号対 ノ イ ズおよび歪み比 (SINAD)
A_THD
全高調波歪み
単位
Ksps
Max
100
備考／条件
Min
–
Typ
–
65
–
–
dB
FIN = 10kHz
–
–
–65
dB
FIN = 10kHz
CSD
表 14. CSD ブ ロ ッ ク仕様
仕様 ID#
パラ メ ー タ ー
説明
Min
Typ
Max
単位
SID.CSD#16
IDAC1IDD
IDAC1 (8 ビ ッ ト ) ブ ロ ッ ク電流
–
–
1125
μA
SID.CSD#17
IDAC2IDD
IDAC2 (7 ビ ッ ト ) ブ ロ ッ ク電流
–
–
1125
μA
SID308
VCSD
動作電圧の範囲
1.71
–
5.5
V
V
SID308A
Vcompidac
S0でのIDACの電圧コ ン プ ラ イ ア ン ス範囲
0.8
–
VDD-0
.8
SID309
IDAC1
8 ビ ッ ト 分解能の DNL
–1
–
1
LSB
SID310
IDAC1
8 ビ ッ ト 分解能の INL
–3
–
3
LSB
SID311
IDAC2
7 ビ ッ ト 分解能の DNL
–1
–
1
LSB
SID312
IDAC2
7 ビ ッ ト 分解能の INL
–3
–
3
LSB
SID313
SNR
信号対雑音比、 0.1pF 感度
5
–
–
比率
SID314
IDAC1_CRT1
高域での Idac1 (8 ビ ッ ト ) の出力電流
–
612
–
uA
SID314A
IDAC1_CRT2
低域での Idac1 (8 ビ ッ ト ) の出力電流
–
306
–
uA
–
uA
備考／条件
9pF ～ 35pF の
コ ンデンサ範囲
SID315
IDAC2_CRT1
高域での Idac2 (7 ビ ッ ト ) の出力電流
–
304.
8
SID315A
IDAC2_CRT2
低域での Idac2 (7 ビ ッ ト ) の出力電流
–
152.
4
–
uA
SID320
IDACOFFSET
すべてのゼロ入力
–
–
±1
LSB
SID321
IDACGAIN
フ ル ス ケ ール エ ラ ーか ら オ フ セ ッ ト エ
ラ ーを差 し 引いた後の値
–
–
±10
%
SID322
IDACMISMAT
CH
IDAC 同士間の ミ スマ ッ チ
–
–
7
LSB
SID323
IDACSET8
8 ビ ッ ト IDAC の 0.5 LSB ま での整定時間
–
–
10
μs
フ ル ス ケ ール遷
移。 外部負荷無 し
SID324
IDACSET7
7 ビ ッ ト IDAC の 0.5 LSB ま での整定時間
–
–
10
μs
フ ル ス ケ ール遷
移。 外部負荷無 し
nF
5V 定格、 X7R ま
たは NP0 コ ンデ
ンサ
SID325
CMOD
文章番号 : 002-00009 Rev. **
外部モ ジ ュ レー タ コ ンデンサ
–
2.2
–
ページ 25/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
デジ タ ル ペ リ フ ェ ラ ル
次の仕様は、 タ イ マー モー ド での タ イ マー／カ ウン タ ー／ PWM 周辺機器に適用 さ れます。
タ イ マー
表 15. タ イ マーの DC 仕様 ( 特性評価で保証 )
仕様 ID
SID115
SID116
パラ メ ー タ ー
説明
ITIM1
3MHz でのブ ロ ッ ク消費電流
ITIM2
12MHz でのブ ロ ッ ク消費電流
Min
–
Typ
–
Max
19
単位
µA
備考／条件
16 ビ ッ ト タ イ マー
–
–
66
µA
16 ビ ッ ト タ イ マー
Min
–
Typ
–
Max
24
単位
MHz
42
–
–
ns
42
–
–
ns
表 16. タ イ マーの AC 仕様 ( 特性評価で保証 )
仕様 ID
SID118
SID119
パラ メ ー タ ー
説明
TTIMFREQ
動作周波数
TCAPWINT
キ ャ プ チ ャ パルス幅 ( 内部 )
備考／条件
SID120
TCAPWEXT
キ ャ プ チ ャ パルス幅 ( 外部 )
SID121
TTIMRES
タ イ マー分解能
21
–
–
ns
SID122
TTENWIDINT
イ ネーブル パルス幅 ( 内部 )
42
–
–
ns
SID123
TTENWIDEXT
イ ネーブル パルス幅 ( 外部 )
42
–
–
ns
SID124
TTIMRESWINT
リ セ ッ ト パルス幅 ( 内部 )
42
–
–
ns
SID125
TTIMRESEXT
リ セ ッ ト パルス幅 ( 外部 )
42
–
–
ns
Min
–
Typ
–
Max
19
単位
µA
備考／条件
16 ビ ッ ト のカ ウン タ ー
–
–
66
µA
16 ビ ッ ト のカ ウン タ ー
Min
–
Typ
–
Max
24
単位
MHz
カ ウン タ ー
表 17. カ ウン タ ーの DC 仕様 ( 特性評価で保証 )
仕様 ID
SID126
SID127
パラ メ ー タ ー
説明
ICTR1
3MHz でのブ ロ ッ ク消費電流
ICTR2
12MHz でのブ ロ ッ ク 消費電流
表 18. カ ウン タ ーの AC 仕様 ( 特性評価で保証 )
仕様 ID
SID129
SID130
パラ メ ー タ ー
説明
TCTRFREQ
動作周波数
TCTRPWINT
キ ャ プ チ ャ パルス幅 ( 内部 )
42
–
–
ns
SID131
TCTRPWEXT
キ ャ プ チ ャ パルス幅 ( 外部 )
42
–
–
ns
SID132
TCTRES
カ ウン タ ーの分解能
21
–
–
ns
SID133
TCENWIDINT
イ ネーブル パルス幅 ( 内部 )
42
–
–
ns
SID134
TCENWIDEXT
イ ネーブル パルス幅 ( 外部 )
42
–
–
ns
SID135
TCTRRESWINT リ セ ッ ト パルス幅 ( 内部 )
TCTRRESWEXT リ セ ッ ト パルス幅 ( 外部 )
42
–
–
ns
42
–
–
ns
SID136
文章番号 : 002-00009 Rev. **
備考／条件
ページ 26/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
パルス幅変調 (PWM)
表 19. PWM の DC 仕様 ( 特性評価で保証 )
仕様 ID
SID137
パラ メ ー タ ー
説明
IPWM1
3MHz でのブ ロ ッ ク消費電流
IPWM2
12MHz でのブ ロ ッ ク 消費電流
SID138
19
単位
µA
16 ビ ッ ト PWM
66
µA
16 ビ ッ ト PWM
Min
Typ
Max
–
–
–
–
Min
Typ
Max
–
–
24
単位
MHz
備考／条件
表 20. PWM の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID140
SID141
パラ メ ー タ ー
説明
TPWMFREQ
動作周波数
TPWMPWINT
パルス幅 ( 内部 )
42
–
–
ns
SID142
TPWMEXT
パルス幅 ( 外部 )
42
–
–
ns
SID143
TPWMKILLINT
キル パルス幅 ( 内部 )
42
–
–
ns
SID144
TPWMKILLEXT
キル パルス幅 ( 外部 )
42
–
–
ns
SID145
TPWMEINT
イ ネーブル パルス幅 ( 内部 )
42
–
–
ns
TPWMENEXT
イ ネーブル パルス幅 ( 外部 )
42
–
–
ns
SID147
TPWMRESWINT
リ セ ッ ト パルス幅 ( 内部 )
42
–
–
ns
SID148
TPWMRESWEXT
リ セ ッ ト パルス幅 ( 外部 )
42
–
–
ns
Min
–
Typ
–
Max
10.5
単位
µA
–
–
135
µA
–
–
310
µA
–
–
1.4
µA
Min
Typ
Max
–
–
1
単位
Mbps
Min
–
Typ
5
Max
–
単位
µA
–
500
5000
pF
–
20
–
mV
–
0.6
–
mA
32 × 4 セグ メ ン ト 、
50Hz
–
0.5
–
mA
32 × 4 セグ メ ン ト 、
50Hz
Min
10
Typ
50
Max
150
単位
Hz
SID146
備考／条件
I2C
表 21. 固定 I2C の DC 仕様 ( 特性評価で保証 )
仕様 ID パラ メ ー タ ー
説明
SID149 II2C1
100kHz でのブ ロ ッ ク消費電流
SID150 II2C2
400kHz でのブ ロ ッ ク消費電流
SID151 II2C3
1Mbps でのブ ロ ッ ク 消費電流
SID152
II2C4
I2C
がデ ィ ープ ス リ ープ モー ド で有効の場合
備考／条件
表 22. 固定 I2C の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID153
パラ メ ー タ ー
FI2C1
説明
ビ ッ ト レー ト
備考／条件
LCD ダ イ レ ク ト ド ラ イ ブ
表 23. LCD 直接駆動の DC 仕様 ( 特性評価で保証 )
仕様 ID
SID154
パラ メ ー タ ー
ILCDLOW
説明
低電力モー ド での動作電流
SID155
CLCDCAP
セグ メ ン ト ／ コ モ ン ド ラ イ バー当た り
の LCD 静電容量
長時間セグ メ ン ト オ フ セ ッ ト
SID156
LCDOFFSET
SID157
ILCDOP1
SID158
ILCDOP2
PWM モー ド 電流。 5V バイ ア ス
24MHz IMO。 25°C
PWM モー ド 電流。 3.3V バイ ア ス
24MHz IMO。 25°C
備考／条件
50Hz での 16×4 の小 さ
いセグ メ ン ト デ ィ ス
プレイ
設計上保証
表 24. LCD 直接駆動の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID159
パラ メ ー タ ー
FLCD
文章番号 : 002-00009 Rev. **
説明
LCD フ レーム レー ト
備考／条件
ページ 27/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 25. 固定 UART の DC 仕様 ( 特性評価で保証 )
仕様 ID
SID160
パラ メ ー タ ー
IUART1
SID161
IUART2
説明
Min
Typ
Max
100K ビ ッ ト / 秒時のブ ロ ッ ク消費電流
–
–
9
単位
µA
備考／条件
1000K ビ ッ ト / 秒時のブ ロ ッ ク消費電流
–
–
312
µA
Min
Typ
Max
–
–
1
Min
Typ
Max
表 26. 固定 UART の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID162
パラ メ ー タ ー
FUART
説明
ビ ッ ト レー ト
単位
Mbps
SPI 仕様
表 27. 固定 SPI の DC 仕様 ( 特性評価で保証 )
仕様 ID
SID163
パラ メ ー タ ー
説明
ISPI1
1M ビ ッ ト / 秒時のブ ロ ッ ク 消費電流
–
–
360
単位
µA
SID164
ISPI2
4M ビ ッ ト / 秒時のブ ロ ッ ク 消費電流
–
–
560
µA
SID165
ISPI3
8M ビ ッ ト / 秒時のブ ロ ッ ク 消費電流
–
–
600
µA
説明
Min
Typ
Max
SPI 動作周波数
( マス タ ー ； 6 倍の オーバーサン プ リ ング )
–
–
4
単位
MHz
Min
Typ
Max
–
15
単位
ns
表 28. 固定 SPI の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID166
パラ メ ー タ ー
FSPI
表 29. 固定 SPI のマス タ ー モー ド AC 仕様 ( 特性評価で保証 )
仕様 ID
SID167
TDMO
パラ メ ー タ ー
説明
Sclock 駆動エ ッ ジ後の MOSI 有効期間
–
SID168
TDSI
Sclock キ ャ プ チ ャ エ ッ ジ前の MISO 有効
時間。 フル ク ロ ッ ク で、 MISO の遅いサン
プ リ ングが採用
20
–
–
ns
SID169
THMO
ス レ ー ブ でのエ ッ ジ キ ャ プ チ ャ 時の前の
MOSI デー タ ホール ド 時間
0
–
–
ns
表 30. 固定 SPI ス レーブ モー ド の AC 仕様 ( 特性評価で保証 )
仕様 ID
SID170
説明
Min
Typ
Max
TDMI
パラ メ ー タ ー
Sclock キ ャ プ チ ャ エ ッ ジ前の MOSI 有効
時間
40
–
–
SID171
TDSO
Sclock 駆動エ ッ ジ後の MISO 有効期間
–
–
42 + 3 ×
FCPU
ns
SID171A
TDSO_ext
外部ク ロ ッ ク モー ド での Sclock 駆動エ ッ
ジから の MISO 有効期間。
–
–
48
ns
SID172
THSO
前の MISO デー タ ホール ド 時間
SID172A
TSSELSCK
文章番号 : 002-00009 Rev. **
SSEL 有効から最初の SCK 有効エ ッ ジ ま
での時間
単位
ns
0
–
–
ns
100
–
–
ns
ページ 28/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
メモリ
表 31. フ ラ ッ シ ュの DC 仕様
仕様 ID
SID173
パラ メ ー タ ー
VPE
説明
Min
Typ
Max
–
5.5
単位
V
備考／条件
1.71
Min
Typ
Max
単位
備考／条件
Row ( ブ ロ ッ ク ) 書き込み時間
( 消去＋書き込み )
–
–
20
ミ リ秒
Row 消去時間
–
–
13
ミ リ秒
消去後の Row プ ログ ラ ム時間
–
–
7
ミ リ秒
–
35
ミ リ秒
秒
消去お よびプ ログ ラ ム電圧
表 32. フ ラ ッ シ ュ AC 仕様
仕様 ID
SID174
パラ メ ー タ ー
TROWWRITE[3]
SID175
TROWERASE[3]
[3]
説明
Row ( ブ ロ ッ ク ) =
128 バイ ト
SID176
TROWPROGRAM
SID178
TBULKERASE[3]
バル ク消去時間 (32KB)
–
SID180
TDEVPROG[3]
デバイ ス プ ログ ラ ム合計時間
–
–
7
SID181
FEND
フ ラ ッ シ ュ ア ク セス可能回数
100K
–
–
SID182
FRET
フ ラ ッ シ ュのデー タ 保持期間。
TA  55°C、 プ ログ ラ ム／消去
サイ クル = 10 万回
20
–
–
年
特性評価で保証
フ ラ ッ シ ュのデー タ 保持期間。
TA  85°C、 プ ログ ラ ム／消去
サイ クル = 1 万回
10
–
–
年
特性評価で保証
単位
V
特性評価で保証
SID182A
特性評価で保証
サイ クル 特性評価で保証
シ ス テム リ ソ ース
電圧低下時のパワーオ ン リ セ ッ ト (POR)
表 33. 低精度パワー オン リ セ ッ ト (IPOR)
仕様 ID
SID185
パラ メ ー タ ー
VRISEIPOR
Min
Typ
Max
立ち上が り ト リ ッ プ電圧
説明
0.80
–
1.45
備考／条件
SID186
VFALLIPOR
立ち下が り ト リ ッ プ電圧
0.75
–
1.4
V
特性評価で保証
SID187
VIPORHYST
ヒ ステ リ シス
15
–
200
mV
特性評価で保証
説明
Min
Typ
Max
特性評価で保証
特性評価で保証
表 34. 高精度パワーオ ン リ セ ッ ト (POR)
仕様 ID
SID190
パラ メ ー タ ー
VFALLPPOR
ア ク テ ィ ブ モー ド と ス リ ープ
モー ド での BOD ト リ ッ プ電圧
1.64
–
–
単位
V
SID192
VFALLDPSLP
デ ィ ープ ス リ ープ モー ド での
BOD ト リ ッ プ電圧
1.4
–
–
V
備考／条件
注:
3. フ ラ ッ シ ュ メ モ リ へ書き込むには最大 20 ミ リ 秒がかか り ます。 こ の間、 デバイ ス を リ セ ッ ト し ないで く だ さ い。 デバイ ス を リ セ ッ ト する と 、 フ ラ ッ シ ュ メ モ リ
の動作は中断 さ れ、 正常に完了 し た こ と を保証 さ れません。 リ セ ッ ト ソ ースは XRES ピ ン、 ソ フ ト ウ ェ ア リ セ ッ ト 、 CPU のロ ッ ク ア ッ プ状態 と 特権違反、 不適
切な電源レ ベル、 ウ ォ ッ チ ド ッ グ を含みます。 こ れ ら が誤 っ て活性化 さ れない こ と を確認 し て く だ さ い。
文章番号 : 002-00009 Rev. **
ページ 29/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
電圧モニ タ ー
表 35. 電圧モニ タ ーの DC 仕様
仕様 ID
SID195
パラ メ ー タ ー
VLVI1
説明
LVI_A/D_SEL[3:0] = 0000b
Min
1.71
Typ
1.75
Max
1.79
単位
V
備考／条件
SID196
VLVI2
LVI_A/D_SEL[3:0] = 0001b
1.76
1.80
1.85
V
SID197
VLVI3
LVI_A/D_SEL[3:0] = 0010b
1.85
1.90
1.95
V
SID198
VLVI4
LVI_A/D_SEL[3:0] = 0011b
1.95
2.00
2.05
V
SID199
VLVI5
LVI_A/D_SEL[3:0] = 0100b
2.05
2.10
2.15
V
SID200
VLVI6
LVI_A/D_SEL[3:0] = 0101b
2.15
2.20
2.26
V
SID201
VLVI7
LVI_A/D_SEL[3:0] = 0110b
2.24
2.30
2.36
V
SID202
VLVI8
LVI_A/D_SEL[3:0] = 0111b
2.34
2.40
2.46
V
SID203
VLVI9
LVI_A/D_SEL[3:0] = 1000b
2.44
2.50
2.56
V
SID204
VLVI10
LVI_A/D_SEL[3:0] = 1001b
2.54
2.60
2.67
V
SID205
VLVI11
LVI_A/D_SEL[3:0] = 1010b
2.63
2.70
2.77
V
SID206
VLVI12
LVI_A/D_SEL[3:0] = 1011b
2.73
2.80
2.87
V
SID207
VLVI13
LVI_A/D_SEL[3:0] = 1100b
2.83
2.90
2.97
V
SID208
VLVI14
LVI_A/D_SEL[3:0] = 1101b
2.93
3.00
3.08
V
SID209
VLVI15
LVI_A/D_SEL[3:0] = 1110b
3.12
3.20
3.28
V
SID210
VLVI16
LVI_A/D_SEL[3:0] = 1111b
4.39
4.50
4.61
V
SID211
LVI_IDD
ブ ロ ッ ク 電流
–
–
100
µA
特性評価で保証
Min
Typ
Max
–
–
1
単位
µs
特性評価で保証
表 36. 電圧モニ タ ーの AC 仕様
仕様 ID
SID212
パラ メ ー タ ー
TMONTRIP
説明
電圧モニ タ ー ト リ ッ プ時間
備考／条件
SWD イ ン タ ー フ ェ ース
表 37. SWD イ ン タ ー フ ェ ース仕様
仕様 ID
SID213
パラ メ ー タ ー
F_SWDCLK1
説明
3.3V  VDD  5.5V
Min
Typ
Max
–
–
14
単位
MHz
SID214
F_SWDCLK2
1.71V  VDD  3.3V
–
–
7
MHz
SID215
T_SWDI_SETUP T = 1/f SWDCLK
0.25*T
–
–
ns
特性評価で保証
SID216
T_SWDI_HOLD
0.25*T
–
–
ns
特性評価で保証
SID217
T_SWDO_VALID T = 1/f SWDCLK
–
–
0.5*T
ns
特性評価で保証
SID217A
T_SWDO_HOLD T = 1/f SWDCLK
1
–
–
ns
特性評価で保証
文章番号 : 002-00009 Rev. **
T = 1/f SWDCLK
備考／条件
SWDCLK ≤ 1/3 CPU
ク ロ ッ ク 周波数
SWDCLK ≤ 1/3 CPU
ク ロ ッ ク 周波数
ページ 30/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
内部主発振器
表 38. IMO の DC 仕様 ( 設計上保証 )
仕様 ID
SID218
パラ メ ー タ ー
IIMO1
SID219
IIMO2
SID220
IIMO3
SID221
IIMO4
SID222
IIMO5
説明
Min
Typ
Max
48MHz での IMO 動作電流
–
–
1000
単位
µA
24MHz での IMO 動作電流
–
–
325
µA
12MHz での IMO 動作電流
–
–
225
µA
6MHz での IMO 動作電流
–
–
180
µA
3MHz での IMO 動作電流
–
–
150
µA
備考／条件
表 39. IMO の AC 仕様
仕様 ID
SID223
パラ メ ー タ ー
FIMOTOL1
説明
Min
Typ
Max
3MHzから 48MHz ま での周波数変化
–
–
±2
単位
%
備考／条件
SID226
TSTARTIMO
IMO 起動時間
–
–
12
µs
SID227
TJITRMSIMO1
3MHz での RMS ジ ッ タ
–
156
–
ps
SID228
TJITRMSIMO2
24MHz での RMS ジ ッ タ
–
145
–
ps
SID229
TJITRMSIMO3
48MHz での RMS ジ ッ タ
–
139
–
ps
Min
–
Typ
0.3
Max
1.05
単位
µA
–
2
15
nA
Min
–
Typ
–
Max
2
単位
ms
備考／条件
特性評価で保証
特性評価で保証
API 呼び出 し によ る校
正を使用
内部低速発振器
表 40. ILO の DC 仕様 ( 設計上保証 )
仕様 ID
SID231
パラ メ ー タ ー
IILO1
説明
32kHz での ILO 動作電流
SID233
IILOLEAK
ILO リ ー ク電流
備考／条件
特性評価で保証
設計上保証
表 41. ILO の AC 仕様
仕様 ID
SID234
パラ メ ー タ ー
TSTARTILO1
ILO 起動時間
説明
SID236
TILODUTY
ILO のデ ュ ーテ ィ サイ ク ル
40
50
60
%
SID237
FILOTRIM1
32kHz の調整後周波数
15
32
50
kHz
±60% ( 調整あ り )
Min
0
Typ
–
Max
24
単位
MHz
備考／条件
特性評価で保証
45
–
55
%
特性評価で保証
表 42. 外部 ク ロ ッ ク仕様
仕様 ID
SID305
パラ メ ー タ ー
ExtClkFreq
説明
外部 ク ロ ッ ク入力周波数
SID306
ExtClkDuty
デ ュ ーテ ィ サイ クル ； VDD/2 で測定
文章番号 : 002-00009 Rev. **
ページ 31/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 43. ブ ロ ッ ク仕様
仕様 ID
SID257
パラ メ ー タ ー
TWS24*
説明
24MHz でのウ ェ イ ト ス テー ト の数
Min
0
Typ
–
Max
–
単位
SID260
VREFSAR
–1
–
+1
%
SID262
TCLKSWITCH
SAR 用の調整 さ れた内部 リ フ ァ レ ン
ス電圧
ク ロ ッ ク 1 周期でのク ロ ッ ク 1 から
ク ロ ッ ク 2 への ク ロ ッ ク切 り 替え
3
–
4
周期
備考／条件
フ ラ ッ シ ュから の CPU 実
行特性評価で保証
Vbg (1.024V) の割合特性
評価で保証
設計上保証
* Tws24 は設計で保証 さ れています
文章番号 : 002-00009 Rev. **
ページ 32/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
注文情報
PSoC 4100 の型番 と 特長は下表の通 り です。
4100
CPU の最大速度 (MHz)
フ ラ ッ シ ュ (KB)
SRAM (KB)
UDB
オペア ン プ (CTBm)
CapSense
LCD 直接駆動
12 ビ ッ ト SAR ADC
LP コ ンパレー タ
TCPWM ブ ロ ッ ク
SCB ブ ロ ッ ク
GPIO
28-SSOP
35-WLCSP
40-QFN
44-TQFP
48-LQFP
パ ッ ケージ
CY8C4124PVI-432
24
16
4
–
1
–
–
806Ksps
2
4
2
24
✔
–
–
–
–
CY8C4124PVI-442
24
16
4
–
1
✔
✔
806Ksps
2
4
2
24
✔
–
–
–
–
CY8C4124FNI-443
24
16
4
–
2
✔
✔
806Ksps
2
4
2
31
–
✔
–
–
–
CY8C4124LQI-443
24
16
4
–
2
✔
✔
806Ksps
2
4
2
34
–
–
✔
–
–
CY8C4124AXI-443
24
16
4
–
2
✔
✔
806Ksps
2
4
2
36
–
–
–
✔
–
CY8C4124AZI-443
24
16
4
–
2
✔
✔
806Ksps
2
4
2
36
–
–
–
–
✔
型番
ファ ミ リ
特長
CY8C4125AXI-473
24
32
4
–
2
–
–
806Ksps
2
4
2
36
–
–
–
✔
–
CY8C4125AZI-473
24
32
4
–
2
–
–
806Ksps
2
4
2
36
–
–
–
–
✔
CY8C4125PVI-482
24
32
4
–
1
✔
✔
806Ksps
2
4
2
24
✔
–
–
–
–
CY8C4125FNI-483
24
32
4
–
2
✔
✔
806Ksps
2
4
2
31
–
✔
–
–
–
CY8C4125LQI-483
24
32
4
–
2
✔
✔
806Ksps
2
4
2
34
–
–
✔
–
–
CY8C4125AXI-483
24
32
4
–
2
✔
✔
806Ksps
2
4
2
36
–
–
–
✔
–
CY8C4125AZI-483
24
32
4
–
2
✔
✔
806Ksps
2
4
2
36
–
–
–
–
✔
文章番号 : 002-00009 Rev. **
ページ 33/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
型番の命名規則
PSoC 4 デバイ スは、 下表に示す型番の命名規則に従っ ています。 文字列は、 特に記述がない限 り 、 すべて 1 文字の英数字 (0 ～ 9、
A ～ Z) です。
部品番号は、 CY8C4ABCDEF-XYZ の形式であ り 、 文字列は以下のよ う に定義 さ れていま す。
例
CY8C
4 A B C D E F - X Y Z
サイプレスの接頭辞
アーキテクチャ
4 : PSoC 4
アーキテクチャ内のファミリ
1 : 4100ファミリ
速度グレード
2 : 24MHz
フラッシュ容量
5 : 32KB
パッケージ コード
AX: TQFP
I : 工業機器向け
温度範囲
属性セット
文字列を次の表に示 し ます。
文字列
CY8C
説明
値
意味
サイ プ レ スの接頭辞
4
アーキテ ク チ ャ
4
PSoC 4
A
アーキテ ク チ ャ 内のフ ァ ミ リ
1
4100 フ ァ ミ リ
2
2
4200 フ ァ ミ リ
24MHz
4
48MHz
4
16KB
5
32KB
AX、 AZ
LQ
QFN
B
C
DE
F
XYZ
CPU 速度
フ ラ ッ シ ュ容量
パ ッ ケージ コ ー ド
温度範囲
属性コ ー ド
文章番号 : 002-00009 Rev. **
TQFP
PV
SSOP
FN
WLCSP
I
000-999
工業機器向け
特定フ ァ ミ リ の機能セ ッ ト のコ ー ド
ページ 34/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
パ ッ ケージ
表 44. パ ッ ケージの特性
パラ メ ー タ ー
説明
TA
動作周囲温度
TJ
動作接合部温度
条件
Min
Typ
–40
25.00
85
単位
°C
–40
–
100
°C
Max
TJA
パ ッ ケージ  JA (28 ピ ン SSOP)
–
66.58
–
°C/W
TJA
パ ッ ケージ JA (35 ボール WLCSP)
–
28.00
–
°C/W
TJA
パ ッ ケージ JA (40 ピ ン QFN)
–
15.34
–
°C/W
TJA
パ ッ ケージ JA (44 ピ ン TQFP)
–
57.16
–
°C/W
TJA
パ ッ ケージ JA (48 ピ ン TQFP)
–
67.30
–
°C/W
TJC
パ ッ ケージ JC (28 ピ ン SSOP)
–
26.28
–
°C/W
TJC
パ ッ ケージ JC (35 ボール WLCSP)
–
00.40
–
°C/W
TJC
パ ッ ケージ JC (40 ピ ン QFN)
–
2.50
–
°C/W
TJC
パ ッ ケージ JC (44 ピ ン TQFP)
–
17.47
–
°C/W
TJC
パ ッ ケージ JC (48 ピ ン TQFP)
–
27.60
–
°C/W
表 45. はんだ リ フ ロー ピー ク温度
パ ッ ケージ
ピー ク 温度での最長時間
28 ピ ン SSOP
最高ピー ク 温度
260°C
35 ボール WLCSP
260°C
30 秒
30 秒
40 ピ ン QFN
260°C
30 秒
44 ピ ン TQFP
260°C
30 秒
48 ピ ン TQFP
260°C
30 秒
表 46. パ ッ ケージの湿度感度レ ベル (MSL)、 IPC/JEDEC J-STD-2
パ ッ ケージ
MSL
28 ピ ン SSOP
MSL 3
35 ボール WLCSP
MSL 3
40 ピ ン QFN
MSL 3
44 ピ ン TQFP
MSL 3
48 ピ ン TQFP
MSL 3
文章番号 : 002-00009 Rev. **
ページ 35/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 14. 28 ピ ン (210 ミ ル ) SSOP パ ッ ケージ図
51-85079 *F
図 15. 35 ボール WLCSP パ ッ ケージ図
SIDE VIEW
TOP VIEW
1
2
3
4
5
6
7
A
BOTTOM VIEW
7
6
5
4
3
2
1
A
B
B
C
C
D
D
E
E
NOTES:
1. REFERENCE JEDEC PUBLICATION 95, DESIGN GUIDE 4.18
2. ALL DIMENSIONS ARE IN MILLIMETERS
001-93741 **
文章番号 : 002-00009 Rev. **
ページ 36/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 16. 40 ピ ン QFN パ ッ ケージ図
001-80659 *A
機械的、 熱的、 および電気的に最適な性能を得る ために、 QFN パ ッ ケージ中央のパ ッ ド を必ずグ ラ ン ド (VSS) に接続 し て く だ さ
い。 グ ラ ン ド に接続 し ない と 、 パ ッ ド は電気的に開放 さ れ、 どの信号に も 接続 さ れていない状態にな り ま す。
図 17. 44 ピ ン TQFP パ ッ ケージ図
51-85064 *F
文章番号 : 002-00009 Rev. **
ページ 37/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
図 18. 48 ピ ン TQFP パ ッ ケージ図
51-85135 *C
文章番号 : 002-00009 Rev. **
ページ 38/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
略語
表 47. 本書で使用する略語 ( 続き )
表 47. 本書で使用する略語
略語
説明
abus
analog local bus ( アナログ ロー カル バス )
ADC
analog-to-digital converter
( アナロ グ - デジ タ ル変換器 )
AG
analog global ( アナログ グローバル )
AHB
AMBA ( ア ド バン ス ト マ イ ク ロ コ ン ト ロー ラ ー
バス アーキテ ク チ ャ ) 高性能バス、 ARM デー タ
転送バスの一種
略語
ECC
説明
error correcting code ( エ ラ ー訂正コ ー ド )
ECO
external crystal oscillator ( 外部水晶発振器 )
EEPROM
electrically erasable programmable read-only
memory ( 電気的消去書き込み可能な読み出 し 専
用メ モリ )
EMI
electromagnetic interference ( 電磁干渉 )
EMIF
external memory interface
( 外部 メ モ リ イ ン タ ー フ ェ ース )
EOC
end of conversion ( 変換の終了 )
EOF
end of frame ( フ レームの終了 )
ALU
arithmetic logic unit ( 算術論理装置 )
AMUXBUS
analog multiplexer bus
( アナロ グ マルチ プ レ ク サ バス )
API
application programming interface ( ア プ リ ケー
シ ョ ン プ ログ ラ ミ ング イ ン タ ー フ ェ ース )
EPSR
execution program status register
( 実行プ ログ ラ ム ス テー タ ス レ ジ ス タ )
APSR
application program status register ( ア プ リ ケー
シ ョ ン プ ログ ラ ム ス テー タ ス レ ジ ス タ )
ESD
electrostatic discharge ( 静電気放電 )
ETM
ARM®
advanced RISC machine ( 高度な RISC マ シ ン
)、 CPU アーキテ ク チ ャの一種
embedded trace macrocell
( 埋め込み ト レース マ ク ロ セル )
FIR
ATM
automatic thump mode ( 自動サン プ モー ド )
finite impulse response ( 有限イ ンパルス応答 )。
IIR を参照 し て く だ さ い。
BW
bandwidth ( 帯域幅 )
FPB
CAN
Controller Area Network ( コ ン ト ロー ラ ー エ リ ア
ネ ッ ト ワー ク )、 通信プ ロ ト コ ルの一種
flash patch and breakpoint
( フ ラ ッ シ ュ パ ッ チおよびブ レー ク ポ イ ン ト )
FS
full-speed ( フルス ピー ド )
CMRR
common-mode rejection ratio ( 同相除去比 )
GPIO
general-purpose input/output ( 汎用入出力 )、
PSoC ピ ンに適用
HVI
high-voltage interrupt ( 高電圧割 り 込み )。 LVI、
LVD を参照 し て く だ さ い
IC
integrated circuit ( 集積回路 )
IDAC
current DAC ( 電流 DAC)。 DAC、 VDAC を参照
して く ださい
CPU
central processing unit ( 中央演算処理装置 )
CRC
cyclic redundancy check ( 巡回冗長検査 )、エ ラ ー
チ ェ ッ ク プ ロ ト コルの一種
DAC
digital-to-analog converter ( デジ タ ル - アナロ グ
変換器 )。 IDAC、 VDAC を参照 し て く だ さ い。
DFB
digital filter block
( デジ タ ル フ ィ ル タ ー ブ ロ ッ ク )
IDE
DIO
digital input/output ( デジ タ ル入出力 )、 アナロ グ
な し 、 デジ タ ル機能のみを持つ GPIO。 GPIO を
参照 し て く だ さ い。
integrated development environment
( 統合開発環境 )
I2C ( 別名 :
IIC)
Inter-Integrated Circuit ( イ ン タ ー イ ン テグレー
テ ッ ド サーキ ッ ト )、 通信プ ロ ト コ ルの一種
DMIPS
Dhrystone million instructions per second
( ド ラ イ ス ト ーン 100 万命令毎秒 )
IIR
infinite impulse response ( 無限イ ンパルス応答
)。 FIR を参照 し て く だ さ い。
DMA
direct memory access ( ダ イ レ ク ト メ モ リ ア ク
セス )。 TD を参照 し て く だ さ い。
ILO
internal low-speed oscillator ( 内部低速発振器 )。
IMO を参照 し て く だ さ い。
DNL
differential nonlinearity ( 微分非直線性 )。 INL を
参照 し て く だ さ い。
IMO
internal main oscillator ( 内部主発振器 )。 ILO を
参照 し て く だ さ い。
DNU
do not use ( 未使用 )
INL
DR
port write data registers
( ポー ト 書き込みデー タ レ ジス タ )
integral nonlinearity ( 積分非直線性 )。 DNL を参
照 し て く だ さ い。
I/O
DSI
digital system interconnect
( デジ タ ル シ ス テム イ ン タ ー コ ネ ク ト )
input/output ( 入出力 )。GPIO、DIO、SIO、USBIO
を参照 し て く だ さ い。
IPOR
DWT
data watchpoint and trace
( デー タ ウ ォ ッ チポ イ ン ト と ト レース )
initial power-on reset
( 初期パワーオ ン リ セ ッ ト )
IPSR
interrupt program status register
( 割 り 込みプ ログ ラ ム ス テー タ ス レ ジ ス タ )
文章番号 : 002-00009 Rev. **
ページ 39/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 47. 本書で使用する略語 ( 続き )
略語
表 47. 本書で使用する略語 ( 続き )
説明
略語
説明
IRQ
interrupt request ( 割 り 込み要求 )
PRES
precise power-on reset
( 高精度パワーオン リ セ ッ ト )
ITM
instrumentation trace macrocell
( 計装 ト レース マ ク ロ セル )
PRS
pseudo random sequence ( 疑似乱数列 )
LCD
liquid crystal display ( 液晶デ ィ ス プ レ イ )
PS
LIN
local interconnect network ( ロー カル イ ン タ ー コ
ネ ク ト ネ ッ ト ワー ク )、 通信プ ロ ト コルの一種
port read data register
( ポー ト 読み出 し デー タ レ ジ ス タ )
PSoC®
Programmable System-on-Chip™
( プ ログ ラ マ ブル シ ス テム オン チ ッ プ )
PSRR
power supply rejection ratio
( 電源電圧変動除去比 )
PWM
pulse-width modulator ( パルス幅変調器 )
RAM
random-access memory
( ラ ン ダム ア ク セス メ モ リ )
RISC
reduced-instruction-set computing
( 縮小命令セ ッ ト コ ン ピ ュ ーテ ィ ング )
RMS
root-mean-square ( 二乗平均平方根 )
RTC
real-time clock ( リ アル タ イム ク ロ ッ ク )
LR
link register ( リ ン ク レ ジ ス タ )
LUT
lookup table ( ル ッ ク ア ッ プ テーブル )
LVD
low-voltage detect ( 低電圧検出 )。 LVI を参照 し
て く だ さ い。
LVI
low-voltage interrupt ( 低電圧割 り 込み )。 HVI を
参照 し て く だ さ い。
LVTTL
low-voltage transistor-transistor logic
( 低電圧 ト ラ ン ジ ス タ - ト ラ ン ジ ス タ ロ ジ ッ ク )
MAC
multiply-accumulate ( 積和演算 )
MCU
microcontroller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
RTL
MISO
master-in slave-out
( マス タ ー入力ス レーブ出力 )
register transfer language
( レ ジ ス タ 転送レ ベル言語 )
RTR
NC
no connect ( 未接続 )
remote transmission request
( リ モー ト 送信要求 )
NMI
nonmaskable interrupt ( マス ク不可割 り 込み )
NRZ
non-return-to-zero ( 非ゼロ復帰 )
NVIC
RX
receive ( 受信 )
SAR
nested vectored interrupt controller
( ネス ト 型ベ ク タ 割 り 込みコ ン ト ロー ラ ー )
successive approximation register
( 逐次比較レ ジ ス タ )
SC/CT
NVL
nonvolatile latch ( 不揮発性ラ ッ チ )。 WOL を参
照 し て く だ さ い。
switched capacitor/continuous time
( ス イ ッ チ ト キ ャパシ タ ／連続時間 )
SCL
I2C serial clock (I2C シ リ アル ク ロ ッ ク )
オペア ン プ
operational amplifier ( 演算増幅器 )
SDA
I2C serial data (I2C シ リ アル デー タ )
PAL
programmable array logic ( プ ログ ラ マ ブル ア レ
イ ロ ジ ッ ク )。 PLD を参照 し て く だ さ い。
S/H
sample and hold ( サン プル／ホール ド )
SINAD
signal to noise and distortion ratio
( 信号対 ノ イ ズ比および歪み比 )
SIO
special input/output ( 特殊入出力 )、 高度機能
GPIO。 GPIO を参照 し て く だ さ い
SOC
start of conversion ( 変換の開始 )
SOF
start of frame ( フ レームの開始 )
SPI
serial peripheral interface ( シ リ アル ペ リ フ ェ ラ
ル イ ン タ ー フ ェ ース )、 通信プ ロ ト コルの一種
SR
slew rate ( スルー レー ト )
SRAM
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
SRES
software reset ( ソ フ ト ウ ェ ア リ セ ッ ト )
SWD
serial wire debug ( シ リ アル ワ イ ヤ デバ ッ グ )、
テ ス ト プ ロ ト コ ルの一種
SWV
single-wire viewer
( シ ングル ワ イヤー ビ ュ ーアー )
PC
program counter ( プ ロ グ ラ ム カ ウン タ ー )
PCB
printed circuit board ( プ リ ン ト 回路基板 )
PGA
programmable gain amplifier
( プ ログ ラ マ ブル ゲ イ ン ア ン プ )
PHUB
peripheral hub ( ペ リ フ ェ ラル ハブ )
PHY
physical layer ( 物理層 )
PICU
port interrupt control unit
( ポー ト 割 り 込み制御ユニ ッ ト )
PLA
programmable logic array
( プ ログ ラ マ ブル ロ ジ ッ ク ア レ イ )
PLD
programmable logic device ( プ ロ グ ラ マ ブル ロ
ジ ッ ク デバイ ス )。 PAL を参照 し て く だ さ い。
PLL
phase-locked loop ( 位相同期回路 )
PMDD
package material declaration data sheet
( パ ッ ケージ材質宣言デー タ シー ト )
POR
power-on reset ( パワーオン リ セ ッ ト )
文章番号 : 002-00009 Rev. **
ページ 40/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
表 47. 本書で使用する略語 ( 続き )
略語
TD
説明
transaction descriptor ( ト ラ ンザク シ ョ ン デ ィ ス
ク リ プ タ )。 DMA を参照 し て く だ さ い。
THD
total harmonic distortion ( 全高調波歪み )
TIA
transimpedance amplifier
( ト ラ ン ス イ ン ピーダ ン ス ア ン プ )
TRM
technical reference manual
( 技術 リ フ ァ レ ン ス マニ ュ アル )
TTL
transistor-transistor logic
( ト ラ ンジス タ - ト ラ ンジス タ ロジ ッ ク )
TX
transmit ( 送信 )
UART
universal asynchronous transmitter receiver
( 汎用非同期 ト ラ ン ス ミ ッ タ レ シーバ )、 通信プ
ロ ト コ ルの一種
UDB
universal digital block
( ユニバーサル デジ タ ル ブ ロ ッ ク )
USB
universal serial bus
( ユニバーサル シ リ アル バス )
USBIO
USB input/output (USB 入出力 )、 USB ポー ト へ
の接続に使用 さ れる PSoC ピ ン
VDAC
voltage DAC ( 電圧 DAC)。 DAC、 IDAC を参照
し て く だ さ い。
WDT
watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
WOL
write once latch ( 一度 し か書き込めない ラ ッ チ
)。 NVL を参照 し て く だ さ い。
WRES
watchdog timer reset
( ウ ォ ッ チ ド ッ グ タ イ マー リ セ ッ ト )
XRES
external reset I/O pin ( 外部 リ セ ッ ト I/O ピ ン )
XTAL
crystal ( 水晶 )
文章番号 : 002-00009 Rev. **
ページ 41/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
本書の表記法
測定単位
表 48. 測定単位
記号
測定単位
°C
摂氏温度
dB
デシベル
fF
フ ェムト フ ァ ラ ッ ド
Hz
ヘルツ
KB
1024 バイ ト
kbps
キロ ビ ッ ト 毎秒
Khr
キロ時間
kHz
キロヘルツ
k
キロ オーム
Ksps
キロサン プル毎秒
LSB
最下位ビ ッ ト
Mbps
メ ガ ビ ッ ト 毎秒
MHz
メ ガヘルツ
M
メ ガオーム
Msps
メ ガサン プル毎秒
µA
マ イ ク ロ ア ンペア
µF
マイ クロフ ァ ラ ッ ド
µH
マ イ ク ロヘン リ ー
µs
マ イ ク ロ秒
µV
マ イ ク ロボル ト
µW
マ イ ク ロワ ッ ト
mA
ミ リ ア ンペア
ms
ミ リ秒
mV
ミ リ ボル ト
nA
ナ ノ ア ンペア
ns
ナノ秒
nV
ナ ノ ボル ト

オーム
pF
ピコファラ ッ ド
ppm
100 万分の 1
ps
ピ コ秒
s
秒
sps
サン プル数毎秒
sqrtHz
ヘルツの平方根
V
ボル ト
文章番号 : 002-00009 Rev. **
ページ 42/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
変更履歴
文書名 : PSoC® 4 ： PSoC 4100 フ ァ ミ リ デー タ シー ト プ ログ ラ マ ブル シ ス テムオ ン チ ッ プ (PSoC®)
ド キ ュ メ ン ト 番号 ： 002-00009
ECN
版
変更者
発行日
変更内容
**
4928455
HZEN
10/20/2015 こ れは英語版 001-87220 Rev. *E を翻訳 し た日本語版 002-00009 Rev. ** です。
文章番号 : 002-00009 Rev. **
ページ 43/44
PSoC® 4 ： PSoC 4100 フ ァ ミ リ
デー タ シー ト
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド 販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を持っ ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
psoc.cypress.com/solutions
cypress.com/go/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
cypress.com/go/clocks
cypress.com/go/interface
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
cypress.com/go/powerpsoc
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
cypress.com/go/memory
cypress.com/go/psoc
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2013 - 2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ
イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する
こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す
る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤作動や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維
持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら
ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文章番号 : 002-00009 Rev. **
改訂日 2015 年 10 月 20 日
本書で言及する全ての製品名お よび会社名は、 それぞれの所有者の商標である場合があ り ます。
ページ 44/44