PSoC® 4：PSoC 4000S 系列数据手册 初步 可编程片上系统 （PSoC） 通用说明 PSoC® 4 是一个可扩展和可重配置的平台架构，用于包含 ARM® Cortex™-M0+ CPU 的可编程嵌入式系统控制器系列。它集成了可 编程和可重新配置的模拟和数字模块，并且能够灵活自动地路由资源。 PSoC 4000S 产品系列是 PSoC 4 平台架构的一个成员。该产 品系列是下列四者的组合：拥有标准通信和时序外设的微控制器，具有一流性能的电容式触摸感应 （CapSense）的系统，可编程的 通用、连续和开关电容的模拟模块以及可编程连接。针对新应用和设计的要求， PSoC 4000S 产品与 PSoC 4 平台系列产品向上兼 容。 特性 32 位 MCU 子系统 ■ 48 MHz ARM Cortex-M0+ CPU ■ 包含读取加速器的闪存容量可达 32 KB ■ SRAM 的空间多达 4 KB LCD 驱动能力 ■ GPIO 上的 LCD segment 驱动能力 定时和脉冲宽度调制器 可编程的模拟资源 ■ 由电容式感应模块提供的单斜 10 位 ADC 功能 ■ 可用在任何引脚上的两个电流 DAC （IDAC），用于通用目的 或电容式感应应用场合 ■ 两个低功耗比较器支持深度睡眠低功耗模式 ■ 五个 16 位定时器 / 计数器 / 脉冲宽度调制器 （TCPWM）模块 ■ 支持中心对齐、边缘和伪随机模式 ■ 基于比较器触发的“Kill”信号，适用于马达驱动和其它高可靠 性数字逻辑的应用 多达 36 个可编程的 GPIO 引脚 可编程数字资源 ■ 可编程逻辑模块支持在输入和输出端口上执行 Boolean （布尔） 操作 封装类型：48引脚TQFP、32引脚QFN、24引脚QFN和25球形 焊盘 WLCSP ■ 任何 GPIO 引脚可用作 CapSense、模拟或数字引脚 ■ 可编程驱动模式、强度和转换速率 低功耗操作的电压范围：1.71 V ~ 5.5 V ■ 深度睡眠模式可支持模拟系统正常工作，并为数字系统提供 2.5 A 的电流 PSoC Creator 设计环境 ■ 集成开发环境 （IDE）提供了原理图设计输入和编译 （包括模 拟和数字自动布线） ■ 应用编程接口 （API）可用于所有固定功能和可编程的外设 电容式感应 ■ 赛普拉斯的 CapSense Sigma-Delta （CSD）模块提供了一流 的信噪比 （SNR）（> 5:1）和防水性能 ■ 通过赛普拉斯提供的软件组件可以更容易地实现电容式感应 设计 ■ 自动硬件调节 （SmartSense™） 行业标准工具兼容性 ■ 输入原理图后，可以使用基于 ARM 的行业标准开发工具进行 开发 串行通信 ■ 两个运行时可重新配置的独立串行通信模块 （SCB），可配置 为 I2C、 SPI 或 UART 功能 赛普拉斯半导体公司 文档编号：002-10632 版本 ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订日期 January 18, 2016 初步 PSoC® 4：PSoC 4000S 系列数据手册 目录 功能定义 ............................................................................. 4 CPU 和存储器子系统 ................................................... 4 系统资源 ...................................................................... 4 模拟模块 ...................................................................... 4 可编程数字模块 ........................................................... 5 固定功能数字模块 ........................................................ 5 GPIO ........................................................................... 6 特殊功能外设 ............................................................... 6 引脚布局 ............................................................................. 7 另外的引脚功能 ........................................................... 8 电源 .................................................................................. 10 模式 1：1.8 V 到 5.5 V 外部电源 ............................... 10 模式 2：1.8 V ± 5% 外部电源 .................................... 10 开发支持 ........................................................................... 11 文档 ........................................................................... 11 在线支持 .................................................................... 11 工具 ........................................................................... 11 电气规范 ........................................................................... 12 最大绝对额定值 ........................................................ 12 器件级规范 ................................................................ 12 文档编号：002-10632 版本 ** 模拟外设 .................................................................... 16 数字外设 .................................................................... 19 存储器 ........................................................................ 22 系统资源 .................................................................... 22 订购信息 ........................................................................... 25 包装 .................................................................................. 27 封装图 ........................................................................ 28 缩略语 ............................................................................... 31 文档惯例 ........................................................................... 33 测量单位 .................................................................... 33 修订记录 ........................................................................... 34 销售、解决方案和法律信息 .............................................. 35 全球销售和设计支持 .................................................. 35 产品 ........................................................................... 35 PSoC® 解决方案 ...................................................... 35 赛普拉斯开发者社区 .................................................. 35 技术支持 .................................................................... 35 页 2/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 图 1. 框图 CPU Subsystem PSoC 4000S Architecture SWD/ TC SPCIF Cortex M0+ 32- bit FLASH 32 KB 48 MHz FAST MUL NVIC, IRQMUX AHB- Lite System Resources Lite Read Accelerator SRAM 4 KB ROM 8 KB SRAM Controller ROM Controller System Interconnect ( Single Layer AHB) Power Sleep Control WIC POR REF PWRSYS Peripherals WCO 2x LP Comparator Test TestMode Entry Digital DFT Analog DFT CapSense Reset Reset Control XRES 5x TCPWM IOSS GPIO (5x ports) Clock Clock Control WDT ILO IMO 2x SCB-I2C/SPI/UART Peripheral Interconnect (MMIO) PCLK High Speed I/ O Matrix & 2x Programmable I/O Power Modes Active/ Sleep DeepSleep 36x GPIOs, LCD I/O Subsystem PSoC 4000S 器件能够为硬件和固件的编程、测试、调试和跟踪 提供广泛的支持。 ARM 串行线调试（SWD）接口支持器件的所有编程和调试功能。 借助完善的片上调试 （DoC）功能，可以使用标准的生产用器件 在最终系统中进行全面的器件调试。它不需要特殊的接口、调试 转接板、模拟器或仿真器。只需要标准的编程连接，即可全面支 持调试。 PSoC Creator 集成开发环境 （IDE）软件能够为 PSoC 4000S 器件提供全面集成的编程和调试支持。 SWD 接口与行业标准的 第三方工具全面兼容。PSoC 4000S 系列提供了一个多芯片应用 解决方案或微控制器都不能达到的安全级别。它拥有下面优点： ■ 允许禁用调试功能 ■ 稳定的闪存保护功能 ■ 允许在片上可编程模块上执行客户专用功能 文档编号：002-10632 版本 ** 调试电路默认处于使能状态，并且可以通过固件禁用它。如果未 使能，唯一的使能方法是擦除整个器件，清除闪存保护，然后用 使能调试的新固件对器件进行重新编程。只有在擦除固件后才能 改写调试固件的使能，从而提高安全性。 此外，如 某些应用担心网络钓鱼会通过对器件恶意重新编程来进 行欺诈性攻击或 试图启动和 中断闪存编程序列来击败安全设定 的应用，所有器件接口都可以被永久禁用。当器件的最大安全级 别被使能时，将禁用所有编程、调试和测试接口。因此，已使能 器件安全性的 PSoC 4000S 将不能退回来做故障分析。这是 PSoC 4000S 客户要考虑使不使能器件安全的地方。 页 3/35 初步 功能定义 PSoC® 4：PSoC 4000S 系列数据手册 图 2. PSoC 4000S MCU 时钟架构 CPU 和存储器子系统 IMO CPU ILO HFCLK SRAM 4 KB 的 SRAM 能够在工作频率为 48 MHz 的情况下进行零等待 状态的访问。 SROM LFCLK SYSCLK Prescaler Integer Dividers 闪存 PSoC 4000S 器件包含一个闪存模块，该模块的闪存加速器与 CPU 紧密耦合，以缩短闪存模块的平均访问时间。此低功耗闪存 模块可在工作频率为 48 MHz 的情况下实现两个等待状态（WS） 的访问时间。通过闪存加速器，平均有 85% 时间 SRAM 访问为 单周期。 HFCLK External Clock PSoC 4000S 中的 Cortex-M0+ CPU 是 32 位 MCU 子系统的部 分，通过广泛的时钟门控来优化 成低功耗操作。此外，几乎所有 指令的长度都为 16 位，并且 CPU 执行 Thumb-2 指令子集。它 包括一个带有 8 个中断输入的嵌套向量中断控制器 （NVIC）模 块和一个唤醒中断控制器（WIC）。通过 WIC 可以将处理器从深 度睡眠模式唤醒，这样，当芯片处于深度睡眠模式时，可以关闭 主处理器的电源。 CPU 还包含一个串行线调试 （SWD）接口 — JTAG 的 2 线格 式。PSoC 4000S 的调试配置拥有四个断点（地址）比较器和两 个观察点 （数据）比较器。 Divide By 2,4,8 Fractional Dividers 6X 16-bit 2X 16.5-bit IMO 时钟源 在 PSoC 4000S 中， IMO 是主要内部时钟源。在出厂测试过程 中，该时钟源会被校准以达到指定的精度。IMO 的默认频率为 24 MHz 并且能以步径为 4 MHz 从 24 MHz 递增到 48 MHz。IMO 的 校准容差为 ±2%。 ILO 时钟源 系统资源 ILO 是一个极低功耗的 40 kHz 振荡器，主要用于生成在深度睡眠 模式下看门狗定时器（WDT）和外设的时钟。利用 IMO 校准 ILO 驱动计数器可以提高精度。赛普拉斯提供了一个用于校准目的的 软件组件。 电源系统 时钟晶体振荡器 （WCO） 有关电源系统的详细信息，请参考第 10 页上的电源一节。它能 够维持相应模式或延迟模式进入 （例如，上电复位 （POR））所 需的电压电平，直到器件正常操作为止；或者生成复位事件（例 如，掉电检测）。 PSoC 4000S 可通过一个外部电源供电，其电 压范围为 1.8 V ±5% （外部稳压）或 1.8 V 至 5.5 V （内部稳 压）。它拥有三种不同的功耗模式，这些模式间的转换由电源系 统管理。PSoC 4000S 提供了主动模式以及低功耗的睡眠模式和 深度睡眠模式。 PSoC 4000S 时钟子系统还能够提供一个用于精确时序应用的低 频率振荡器 （32 kHz 时钟晶振）。 此外，还提供了包含引导和配置子程序的特权 ROM。 所有子系统在主动模式下都能运行。 CPU 子系统 （CPU、闪存 和 SRAM）在睡眠模式下被时钟门控关闭，但所有外设和中断在 发生唤醒事件时会立即被激活。在深度睡眠模式下，高速时钟和 相关电路都被关闭，从该模式唤醒会需要 35 µs。运算放大器在 深度睡眠模式下仍可运行。 时钟系统 看门狗定时器 来自 ILO 的时钟模块为看门狗定时器提供时钟；这样允许看门狗 在深度睡眠模式下仍能工作。另外，如果超时还未服务该看门 狗，则将生成看门狗复位。看门狗复位被记录在固件可读的复位 原因寄存器内。 复位 可以通过各种源 （包括软件复位）来复位 PSoC 4000S。复位事 件是异步的，用于确保将器件及时恢复到一个已知的状态。复位 原因被记录在寄存器内，该寄存器的内容在复位过程中保持不 变，允许用户通过软件确定复位原因。XRES引脚用于外部复位， 低电平有效。 XRES 引脚有一个内部上拉电阻 （永远使能）。 PSoC 4000S 时钟系统为需要时钟的所有子系统提供时钟，并且 通过该时钟系统可以在各种时钟源之间进行切换而没有毛刺脉 冲。此外，该时钟系统可确保不会出现亚稳态情况。 参考电压 PSoC 4000S 的时钟系统包括内部主振荡器 （IMO）、内部低频 振荡器 （ILO）、一个 32 kHz 时钟晶体振荡器 （WCO），并能 够接入一个外部时钟。该系统提供了时钟分频器，用于为外设灵 活生成精细的时钟。另外，还提供了分数分频器，从而为 UART 生成更高数据速率的时钟。 模拟模块 通过分频 HFCLK 信号可以生成用于模拟和数字外设的同步时 钟。 PSoC 4000S 具有 8 个时钟分频器；其中两个是分数分频 器。 16 位的分频器能够灵活生成精细的频率值。 PSoC Creator 完全支持该功能。 文档编号：002-10632 版本 ** PSoC 4000S 参考系统生成所需要的所有内部参考电压。 1.2 V 参考电压被提供给比较器。 IDAC 基于 ±5% 参考电压。 低功耗电压比较器 （LPC） PSoC 4000S 有一对能在深度睡眠模式下工作的低功耗比较器。 这样，当模拟系统模块被禁用时，仍可以在低功耗模式下监控外 部电压电平。比较器输出通常需要进行同步化，以避免亚稳态， 除非它在一个异步功耗模式下操作 （在此模式下，比较器电压 页 4/35 初步 变动事件可以激活系统唤醒电路）。可将 LPC 输出路由到各个 引脚上。 电流 DAC PSoC 4000S 拥有两个 IDAC，可以驱动芯片上的任何引脚。这 些 IDAC 具有可编程的电流范围。 模拟复用总线 PSoC 4000S 具有两个围绕芯片周边的同心独立总线。它们 （称为 AMUX 总线）与固件可编程的模拟开关相连，通过这些 开关，芯片的内部资源 （IDAC、比较器）可连接至 I/O 端口上 的任何引脚。 可编程数字模块 可编程 I/O （PRGIO 的注册品牌为 “Smart I/O”，正在申请 中）由各开关和 LUT 构成，该模块允许路由到 GPIO 端口引脚 上的信号实现布尔 （Boolean）功能。 PRGIO 可在连接到芯片 的输入引脚上或输出信号上进行逻辑操作。 固定功能数字模块 定时器 / 计数器 /PWM （TCPWM）模块 TCPWM 模块包含一个用户可编程周期长度的 16 位计数器。另 外，还有一个捕获寄存器，用于记录发生事件（可能是 I/O 事件） 时的计数值；一个周期寄存器，用于停止或自动重新加载计数器 （如果它的计数值等于周期寄存器的值）和多个比较寄存器，用 于生成可作为 PWM 占空比输出的比较值信号。该模块还提供了 正向输出和反向输出间的可编程偏移；这样，这些输出可以作为 可编程死区的互补 PWM 输出使用。它还有一个停止 （Kill）输 入，用于强制输出预定的状态；例如，在用于马达驱动系统中， 当出现过流状态时，需要立即关闭驱动 FET 的 PWM 而不能等待 软件干预。在 PSoC 4000S 中共有五个 TCPWM 模块。 文档编号：002-10632 版本 ** PSoC® 4：PSoC 4000S 系列数据手册 串行通信模块 （SCB） PSoC 4000S 共有两个串行通信模块，可配置为 SPI、 I2C 或 UART 功能。 I2C 模式：硬件 I2C 模块可执行整个多主设备和从设备接口 （具 有多主设备仲裁功能）。该模块的工作速率可达 400 kbps（快速 模块），另外它还提供各种灵活的缓冲选项，能够降低 CPU 的中 断开销和延迟。该模块还具有一个 EZI2C，通过它可以在 PSoC 4000S 存储器中创建邮箱的地址范围，并且对存储器中的阵列进 行读写操作时可以大量减少 I2C 通信。此外，该模块提供一个深 度为 8 字节的 FIFO，用于接收和传送数据；通过延长 CPU 读取 数据的时间，该特性大量减少了时钟延展的发生 （由于 CPU 没 有及时读取数据而导致的现象）。 I2C 外设与 I2C 标准模式和快速模式器件相兼容，在 NXP I2C 总 线规范和用户手册（UM10204）中定义。GPIO 可以在开漏模式 下来实现 I2C 总线 I/O。 在以下几方面， PSoC 4000S 不完全符合 I2C 规范： ■ GPIO 单元没有过压容差功能，因此不能热插拔或独立于其它 I2C 系统来上电。 UART 模式：这是一个运行速度高达 1 Mbps 的全功能 UART。 它 支 持 汽 车 单 线 接 口 （LIN） 、红 外 接 口 （IrDA）和 智 能 卡 （ISO7816）协议，这些全部都是基本 UART 协议的衍生协议。 此外，它还支持 9 位多处理器模式，此模式允许寻址连接到通用 RX 和 TX 线的外设。支持通用 UART 功能，如奇偶校验错误、中 断检测以及帧错误。一个 8 字节深度的 FIFO 容许更长的 CPU 服 务延迟。 SPI 模式：SPI 模式完全支持 Motorola SPI、 TI SSP （添加了一 个用于同步 SPI 编解码的启动脉冲）和 National Microwire （SPI 的半双工形式）。该 SPI 模块可以使用 FIFO。 页 5/35 初步 GPIO PSoC 4000S 最多有 36 个 GPIO。 GPIO 模块实现下列功能： ■ ■ 八种驱动模式： ❐ 模拟输入模式 （输入和输出缓冲区禁用） ❐ 只输入 ❐ 弱上拉和强下拉 ❐ 强上拉和弱下拉 ❐ 开漏和强下拉 ❐ 开漏和强上拉 ❐ 强上拉和强下拉 ❐ 弱上拉和弱下拉 输入阈值选择 （CMOS 或 LVTTL）。 ■ 除了各种驱动强度模式外，可独立控制输入和输出缓冲区的使 能 / 禁用状态 ■ 可选的斜率，用于控制 dV/dt 相关噪声，有助于降低 EMI 各个引脚被分为逻辑实体并称为端口，每个端口的宽度为 8 位 （端口 2 和 3 会少一些）。在上电和复位期间，各模块被强制为 禁用状态，以防止给任何输入供电和 / 或造成引脚启用时的过电 流现象。一个高速 I/O 矩阵的复用网络用于复用连接多个信号至 一个 I/O 引脚。 数据输出寄存器和引脚状态寄存器分别用于存储输出到引脚上的 数据和引脚状态。 当使能中断时，每一个 I/O 均可以生成一个中断，并且每个 I/O 端口都有一个相关的中断请求 （IRQ）和中断服务子程序 （ISR）向量 （对于 PSoC 4000S，该数量为 5）。 PSoC® 4：PSoC 4000S 系列数据手册 或引脚组都可以提供 CapSense 功能。为了便于用户使用 CapSense 模块，还提供了 PSoC Creator 组件。 通过在另一个模拟复用总线上驱动屏蔽电压，可以提供防水功 能。通过同步驱动屏蔽电极和感应电极，避免屏蔽电容衰减感应 输入，从而能够提供防水功能。另外可以实现接近感应。 CapSense 模块有两个 IDAC。可以将它作为通用 IDAC，如果不 用 CapSense （两个 IDAC 都可用）或 CapSense 没有防水功能 （一个 IDAC 可用）。 CapSense 模块还提供 10 位斜率 ADC 功能，该功能可与 CapSense 功能配合使用。 CapSense 模块是一个高级、低噪声的可编程模块，它提供了可 编程的参考电压和电流源范围，有助于提升系统的灵敏和灵活 性。它也可以使用外部参考电压。它支持全波 CSD 模式，交换 检测 VDDA 和接地电压，以消除电源相关的噪声。 LCD Segment 驱动 PSoC 4000S 有一个 LCD 控制器，可驱动多达 4 个 common 和 32 个 segment。该控制器使用全数字方法驱动 LCD segment， 不需要生成内部 LCD 电压。这两种方法被称为数字关联和 PWM。数字关联通过调制 common 和 segment 信号的频率和 驱动电平来生成最高 RMS 电压跨过一个 segment，用于点亮或 保持 RMS 信号为零。这种方法对 STN 显示屏很有用，但可能 会降低 TN （较便宜）显示屏的对比度。 PWM 方法是使用 PWM 信号驱动显示面板，有效地利用面板的电容来提供经过调 制的脉冲宽度，从而生成所需的 LCD 电压。这种方法要求更高 的功耗，但驱动 TN 显示屏时可以带来更好的效果。通过刷新一 个小型的显示缓冲区 （4 位；每端口使用一个 32 位寄存器）， 在深度睡眠模式下仍可支持 LCD 操作。 特殊功能外设 CapSense PSoC 4000S 中的 CapSense Sigma-Delta （CSD）模块为用户 提供 CapSense 功能；通过模拟开关连接一个模拟复用总线，能 连接到任何引脚。因此，由软件控制下，系统中的任何可用引脚 文档编号：002-10632 版本 ** 页 6/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 引脚布局 下表提供了 PSoC 4000S 器件 48-TQFP、 32-QFN、 24-QFN 和 25 球 CSP 封装中的引脚分布。所有端口引脚都支持 GPIO。 48-TQFP 32-QFN 24-QFN 25-CSP 引脚 28 名称 P0.0 引脚 17 名称 P0.0 引脚 13 名称 P0.0 引脚 D1 名称 P0.0 29 P0.1 18 P0.1 14 P0.1 C3 P0.1 30 P0.2 19 P0.2 31 P0.3 20 P0.3 32 P0.4 21 P0.4 15 P0.4 C2 P0.4 33 P0.5 22 P0.5 16 P0.5 C1 P0.5 34 P0.6 23 P0.6 17 P0.6 B1 P0.6 35 P0.7 B2 P0.7 36 XRES 24 XRES 18 XRES B3 XRES 37 VCCD 25 VCCD 19 VCCD A1 VCCD 38 VSSD 26 VSSD 20 VSSD A2 VSS 39 VDDD 27 VDD 21 VDD A3 VDD 40 VDDA 27 VDD 21 VDD 41 VSSA 28 VSSA 22 VSSA 42 P1.0 29 P1.0 43 P1.1 30 P1.1 44 P1.2 31 P1.2 23 P1.2 A4 P1.2 45 P1.3 32 P1.3 24 P1.3 B4 P1.3 46 P1.4 47 P1.5 48 P1.6 1 P1.7 1 P1.7 1 P1.7 A5 P1.7 2 P2.0 2 P2.0 2 P2.0 B5 P2.0 3 P2.1 3 P2.1 3 P2.1 C5 P2.1 4 P2.2 4 P2.2 5 P2.3 5 P2.3 6 P2.4 7 P2.5 6 P2.5 8 P2.6 7 P2.6 4 P2.6 D5 P2.6 8 P2.7 5 P2.7 C4 P2.7 9 P2.7 10 VSSD 12 P3.0 9 P3.0 6 P3.0 E5 P3.0 13 P3.1 10 P3.1 7 P3.1 D4 P3.1 14 P3.2 11 P3.2 8 P3.2 E4 P3.2 16 P3.3 12 P3.3 9 P3.3 D3 P3.3 17 P3.4 18 P3.5 19 P3.6 20 P3.7 21 VDDD 文档编号：002-10632 版本 ** 页 7/35 初步 48-TQFP 32-QFN 引脚 22 名称 P4.0 引脚 13 名称 P4.0 23 P4.1 14 P4.1 24 P4.2 15 25 P4.3 16 PSoC® 4：PSoC 4000S 系列数据手册 24-QFN 引脚 10 名称 P4.0 P4.2 11 P4.2 P4.3 12 P4.3 25-CSP 引脚 E3 名称 P4.0 D2 P4.1 E2 P4.2 E1 P4.3 引脚功能的说明如下： VDDD：数字部分的电源。 VDDA：模拟部分的电源。 VSSD、 VSSA：分别为数字和模拟部分的接地。 VCCD：稳压数字电源 （1.8 V ± 5%）。 另外的引脚功能 每个端口引脚均可用于实现某个功能，例如：作为模拟 I/O、数字外设功能、 LCD 引脚或 CapSense 引脚。引脚分配如下表所示。 PRGIO 的注册品牌为 “Smart I/O” （正在申请中）。 引脚 28 模拟功能 lpcomp.in_p[0] 29 lpcomp.in_n[0] scb[0].spi_select2:0 30 lpcomp.in_p[1] scb[0].spi_select3:0 31 lpcomp.in_n[1] 32 wco_in 33 wco_out PRGIO 34 复用功能 1 srss.ext_clk:0 35 复用功能 2 深度睡眠 1 深度睡眠 2 scb[0].spi_select1:0 scb[1].uart_rx:0 scb[1].i2c_scl:0 scb[1].spi_mosi:1 scb[1].uart_tx:0 scb[1].i2c_sda:0 scb[1].spi_miso:1 scb[1].uart_cts:0 scb[1].spi_clk:1 scb[1].uart_rts:0 scb[1].spi_select0:1 36 37 38 39 40 41 42 tcpwm.line[2]:0 scb[0].uart_rx:1 scb[0].i2c_scl:0 scb[0].spi_mosi:1 43 44 tcpwm.line_compl[2]:0 scb[0].uart_tx:1 scb[0].i2c_sda:0 scb[0].spi_miso:1 tcpwm.line[3]:0 scb[0].uart_cts:1 scb[0].spi_clk:1 45 tcpwm.line_compl[3]:0 scb[0].uart_rts:1 scb[0].spi_select0:1 46 scb[0].spi_select1:1 47 scb[0].spi_select2:1 48 scb[0].spi_select3:1 1 2 prgio[0].io[0] tcpwm.line[4]:0 scb[1].i2c_scl:1 scb[1].spi_mosi:2 3 prgio[0].io[1] tcpwm.line_compl[4]:0 scb[1].i2c_sda:1 scb[1].spi_miso:2 4 prgio[0].io[2] scb[1].spi_clk:2 5 prgio[0].io[3] 6 prgio[0].io[4] tcpwm.line[0]:0 scb[1].spi_select1:1 7 prgio[0].io[5] tcpwm.line_compl[0]:0 scb[1].spi_select2:1 文档编号：002-10632 版本 ** scb[1].spi_select0:2 页 8/35 初步 引脚 8 模拟功能 PSoC® 4：PSoC 4000S 系列数据手册 prgio[0].io[6] 复用功能 1 tcpwm.line[1]:0 prgio[0].io[7] tcpwm.line_compl[1]:0 12 prgio[1].io[0] tcpwm.line[0]:1 13 prgio[1].io[1] tcpwm.line_compl[0]:1 scb[1].uart_tx:1 scb[1].i2c_sda:2 scb[1].spi_miso:0 14 prgio[1].io[2] tcpwm.line[1]:1 scb[1].uart_cts:1 cpuss.swd_data scb[1].spi_clk:0 16 prgio[1].io[3] tcpwm.line_compl[1]:1 scb[1].uart_rts:1 cpuss.swd_clk 17 prgio[1].io[4] tcpwm.line[2]:1 18 prgio[1].io[5] tcpwm.line_compl[2]:1 scb[1].spi_select2:0 19 prgio[1].io[6] tcpwm.line[3]:1 scb[1].spi_select3:0 20 prgio[1].io[7] tcpwm.line_compl[3]:1 9 PRGIO 复用功能 2 深度睡眠 1 深度睡眠 2 scb[1].spi_select3:1 scb[1].uart_rx:1 scb[1].i2c_scl:2 scb[1].spi_mosi:0 10 scb[1].spi_select0:0 scb[1].spi_select1:0 21 22 csd.vrefext scb[0].uart_rx:0 scb[0].i2c_scl:1 scb[0].spi_mosi:0 23 csd.cshieldpads scb[0].uart_tx:0 scb[0].i2c_sda:1 scb[0].spi_miso:0 24 csd.cmodpadd csd.cmodpads scb[0].uart_cts:0 lpcomp.comp[0]:0 scb[0].spi_clk:0 25 csd.csh_tankpadd csd.csh_tankpads scb[0].uart_rts:0 lpcomp.comp[1]:0 scb[0].spi_select0:0 文档编号：002-10632 版本 ** 页 9/35 初步 电源 下面的电源系统框图显示了 PSoC 4000S 中电源引脚的设置情 况。该系统具有一个处于主动模式的稳压器，供给数字电路使 用。系统没有模拟稳压器；模拟电路直接由 VDD 输入供电。 图 3. 电源连接 VDDA VDDD VDDA VSSA VDDD Analog Domain Digital Domain VSSD 1.8 Volt Regulator PSoC® 4：PSoC 4000S 系列数据手册 共有两种操作模式。在模式 1 中，电压范围从 1.8 V 到 5.5 V （未经外部稳压；使用内部稳压器）。在模式 2 中，电压范围为 1.8 V ±5% （使用外部稳压；电压范围为 1.71 到 1.89 V，不使 用内部稳压器）。 模式 1：1.8 V 到 5.5 V 外部电源 在该模式下， PSoC 4000S 由外部电源供电，它的范围为 1.8 到 5.5 V。该范围也适用于电池供电的操作。例如，芯片可由一个开 始为 3.5 V，然后下降到 1.8 V 的电池系统供电。在此模式下， PSoC 4000S 的内部稳压器为内部逻辑供电，并且它的输出与 VCCD 引脚连接。VCCD 引脚需要通过外部电容（0.1 µF ； X5R 陶瓷或性能更好的电容）旁路接地，并且不可连接到其他部分。 模式 2：1.8 V ± 5% 外部电源 在该模式下， PSoC 4000S 由一个电压范围为 1.71 V 到 1.89 V 的外部电源供电；请注意，此范围必须包括了电源纹波。在该模 式下， VDD 和 VCCD 引脚短接相连并被旁路。内部稳压器可通 过固件被禁用。 VCCD VDDD 和地必需有旁路电容。对于在此频率范围内工作的系统， 通常选用一个 1 µF 的电容，与一个较小的电容 （如 0.1 µF）并 行放置。请注意，这只是简单的经验法则。对于重要的应用， PCB 布局、走线间的电感和旁路寄生电容需要通过仿真设计以获 得最佳的旁路。 旁路方案示例如下图所示。 图 4. 外部电源 （电压范围从 1.8 V 到 5.5 V，使能内部稳压器） Power supply bypass connections example 1.8V to 5.5V V DD PSoC 4000S 1.8V to 5.5V VDDA F 0.1F 0.1F V CCD 0.1F V SS 文档编号：002-10632 版本 ** 页 10/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 开发支持 PSoC 4000S 系列具有一系列丰富的文档、开发工具和在线资 源，能够为您在开发过程中提供帮助。更多有关信息，请访问 www.cypress.com/go/psoc4 网站。 文档 支持 PSoC 4000S 系列的一套文档，能够确保您可以快速找到问 题的答案。本节列出了一些关键文档。 软件用户指南：介绍了有关使用 PSoC Creator 的流程。该指南 详细介绍了 PSoC Creator 的构建流程、如何使用 PSoC Creator 的资源控件等信息。 组件数据手册：PSoC 非常灵活，IC 在投入生产很长时间后依然 可以创建新的外设 （组件）。组件数据手册提供了选择和使用特 定组件所需的全部信息，其中包括功能说明、 API 文档、示例代 码以及交流 / 直流规范。 明。技术参考手册 （TRM）在 www.cypress.com/psoc4 网站上 的文档部分提供。 在线支持 除了印刷文档之外，您还可以随时通过赛普拉斯 PSoC 论坛， 与世界各地的 PSoC 用户和专家互相联系。 工具 由于具有行业标准的内核、编程和调试接口，PSoC 4000S 系列 是整个开发工具生态系统的一部分。有关此创新型、易于使用的 PSoC Creator IDE、所支持的第三方编译器、编程器、调试器和 开发套件的最新信息，请访问我们的网站： www.cypress.com/go/psoccreator 。 应用笔记：PSoC 应用笔记深入讨论了 PSoC 的特定应用，例如 直流无刷电机控制和片上滤波。除了应用笔记文档之外，应用笔 记通常还包括示例项目。 技术参考手册：技术参考手册 （TRM）包含使用 PSoC 器件所 需的全部技术细节，其中包括有关所有 PSoC 寄存器的完整说 文档编号：002-10632 版本 ** 页 11/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 电气规范 最大绝对额定值 表 1. 最大绝对额定值 [1] 规范 ID 参数 描述 最小值 典型值 最大值 SID1 VDDD_ABS 相对于 VSS 的数字供电电压 –0.5 – 6 SID2 VCCD_ABS 相对于 VSS 的直流数字内核输入电压 –0.5 – 1.95 SID3 VGPIO_ABS GPIO 电压 –0.5 – VDD+0.5 SID4 IGPIO_ABS 每个 GPIO 上的最大电流 –25 – 25 SID5 IGPIO_injection GPIO 注入电流， VIH > VDDD 时，该值 最大； VIL < VSS 时，该值最小 –0.5 – 0.5 BID44 ESD_HBM 静电放电 — 人体模型 2200 – – BID45 ESD_CDM 静电放电 — 充电器件模型 500 – – BID46 LU 栓锁的引脚电流 –140 – 140 单位 详情 / 条件 V – – – – mA 每个引脚的注入 电流 – V – mA – 器件级规范 除非另有说明，否则规范的适用条件是 –40 °C TA 85 °C 和 TJ 100 °C， 1.71 V 到 5.5 V。 表 2. 直流规范 典型值的测量条件为：VDD = 3.3 V，温度 = 25 °C。 最小值 典型值 最大值 SID53 规范 ID# VDD 参数 电源输入电压 描述 1.8 – 5.5 单位 详情 / 条件 SID255 VDD 电源输入电压 （VCCD = VDD= VDDA） 1.71 – 1.89 SID54 VCCD 输出电压 （供给内核逻辑） – 1.8 – – SID55 CEFC 外部稳压器电压旁路 – 0.1 – 绝缘介质为 X5R 的陶瓷 或性能更好的电容 SID56 CEXC 电源旁路电容 – 1 – 内部稳压电源 V µF 内部未稳压电源 绝缘介质为 X5R 的陶瓷 或性能更好的电容 在主动模式下， VDD = 1.8 V ~ 5.5 V。典型值是在 25 °C 和 VDD = 3.3 V 的条件下测量得到。 SID10 IDD5 从闪存执行， CPU 的运行 速度为 6 MHz – 2 – SID16 IDD8 从闪存执行； CPU 的运行 速度为 24 MHz – 5.6 – SID19 IDD11 从闪存执行； CPU 的运行 速度为 48 MHz – 10.4 – – mA – – 在睡眠模式下， VDDD = 1.8 V ~ 5.5 V （使能稳压器） SID22 IDD17 I2C 唤醒、 WDT 和比较器都被 启用 – 1.1 – SID25 IDD20 I2C 唤醒、 WDT 和比较器都被 启用 – 3.1 – mA 6 MHz 12 MHz 在睡眠模式下， VDDD = 1.71 V ~ 1.89 V （旁路稳压器） 注释： 1. 器件在高于表 1 中所列出的最大绝对值条件下工作可能会造成永久性损害。长期在最大绝对值的条件下使用可能会影响器件的可靠性。最大存放温度是 150°C， 符合 JEDEC JESD22-A103 — 高温度存放使用寿命标准。如果采用的值低于最大绝对值但高于正常值，则器件可能不正常工作。 文档编号：002-10632 版本 ** 页 12/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 2. 直流规范 （续） 典型值的测量条件为：VDD = 3.3 V，温度 = 25 °C。 规范 ID# 参数 描述 最小值 典型值 最大值 单位 详情 / 条件 SID28 IDD23 I2 C 唤醒、 WDT 和比较器都被 启用 – 1.1 – mA 6 MHz SID28A IDD23A I2C 唤醒、 WDT 和比较器都被 启用 – 3.1 – mA 12 MHz – 2.5 – µA – – 2.5 – µA – 在深度睡眠模式下， VDD = 1.8 V ~ 3.6 V （使能稳压器） SID31 IDD26 I2C 唤醒和 WDT 被启用 在深度睡眠模式下， VDD = 3.6 V ~ 5.5 V （使能稳压器） SID34 IDD29 I2C 唤醒和 WDT 被启用 在深度睡眠模式下， VDD = VCCD = 1.71 V ~ 1.89 V （旁路稳压器） SID37 IDD32 I2C 唤醒和 WDT 被启用 – 2.5 – µA – IDD_XR XRES 有效时的供电电流 – 2 5 mA – XRES 电流 SID307 表 3. 交流规范 规范 ID 参数 SID48 FCPU SID49[3] TSLEEP SID50[3] TDEEPSLEEP 描述 最小值 典型值 最大值 单位 MHz DC – 48 从睡眠模式唤醒 – 0 – 从深度睡眠模式唤醒 – 35 – CPU 频率 详情 / 条件 1.71 VDD 5.5 µs 注释： 2. 由表征保证。 文档编号：002-10632 版本 ** 页 13/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 GPIO 表 4. GPIO 直流规范 规范 ID 参数 [3] 描述 最小值 典型值 最大值 单位 详情 / 条件 SID57 VIH 输入高电平阈值 0.7 VDDD – – CMOS 输入 SID58 VIL 输入低电平阈值 – – 0.3 VDDD CMOS 输入 SID241 VIH[3] LVTTL 输入， VDDD < 2.7 V 0.7 VDDD – – – SID242 VIL LVTTL 输入， VDDD < 2.7 V – – 0.3 VDDD – [3] SID243 VIH LVTTL 输入，VDDD 2.7 V 2.0 – – – SID244 VIL LVTTL 输入， VDDD 2.7 V – – 0.8 – SID59 VOH 输出高电平电压 VDDD – 0.6 – – SID60 VOH 输出高电平电压 VDDD – 0.5 – – VDDD = 1.8 V 时， IOH = 1 mA SID61 VOL 输出低电平电压 – – 0.6 VDDD = 1.8 V 时， IOL = 4 mA SID62 VOL 输出低电平电压 – – 0.6 VDDD = 3 V 时， IOL = 10 mA SID62A VOL 输出低电平电压 – – 0.4 VDDD = 3 V 时， IOL = 3 mA SID63 RPULLUP 上拉电阻 3.5 5.6 8.5 SID64 RPULLDOWN 下拉电阻 3.5 5.6 8.5 SID65 IIL 输入漏电流 （绝对值） – – 2 nA SID66 CIN 输入电容 – – 7 pF SID67[4] VHYSTTL 输入迟滞 LVTTL 25 40 – SID68[4] VHYSCMOS 输入迟滞 CMOS 0.05 × VDDD – – 200 – – SID68A [4] VHYSCMOS5V5 输入迟滞 CMOS 电平 V VDDD = 3 V 时， IOH = 4 mA – kΩ – 25 °C， VDDD = 3.0 V – VDDD 2.7 V mV VDD < 4.5 V VDD < 4.5 V SID69[4] IDIODE 通过保护二极管到达 VDD/VSS 的电流 – – 100 µA – SID69A[4] ITOT_GPIO 芯片最大源电流或灌电流总值 – – 200 mA – 最大值 单位 表 5. GPIO 交流规范 （由表征保证） 规范 ID 参数 描述 最小值 典型值 详情 / 条件 VDDD = 3.3 V， Cload = 25 pF SID70 TRISEF 快速强驱动模式下的上升时间 2 – 12 SID71 TFALLF 快速强驱动模式下的下降时间 2 – 12 SID72 TRISES 慢速强驱动模式下的上升时间 10 – 60 – VDDD = 3.3 V， Cload = 25 pF SID73 TFALLS 慢速强驱动模式下的下降时间 10 – 60 – VDDD = 3.3 V， Cload = 25 pF ns VDDD = 3.3 V， Cload = 25 pF 注释： 3. VIH 不能超过 VDDD + 0.2 V。 4. 由表征保证。 文档编号：002-10632 版本 ** 页 14/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 5. GPIO 交流规范 （由表征保证）（续） 规范 ID 参数 描述 最小值 典型值 最大值 单位 详情 / 条件 SID74 FGPIOUT1 GPIO 的输出频率 （FOUT）； 3.3 V VDDD 5.5 V 快速强驱动模式 – – 33 90/10%， Cload = 25 pF， 60/40 占空比 SID75 FGPIOUT2 GPIO FOUT ； 1.71 V VDDD 3.3 V 快速强驱动模式 – – 16.7 90/10%， Cload = 25 pF， 60/40 占空比 SID76 FGPIOUT3 GPIOFOUT ； 3.3 V VDDD 5.5 V 慢速强驱动模式 – – 7 SID245 FGPIOUT4 GPIO FOUT ； 1.71 V VDDD 3.3 V 慢速强驱动模式。 – – 3.5 90/10%， Cload = 25 pF， 60/40 占空比 SID246 FGPIOIN GPIO 输入工作频率； 1.71 V VDDD 5.5 V – – 48 90/10% VIO MHz 90/10%， Cload = 25 pF， 60/40 占空比 XRES 表 6. XRES 直流规范 规范 ID 参数 描述 最小值 典型值 最大值 单位 详情 / 条件 SID77 VIH 输入高电平阈值 0.7 × VDDD – – SID78 VIL 输入低电平阈值 – – 0.3 VDDD SID79 RPULLUP 上拉电阻 3.5 5.6 8.5 kΩ – SID80 CIN 输入电容 – – 7 pF – SID81[5] VHYSXRES 输入电压迟滞 – 100 – mV SID82 IDIODE 通过保护二极管到达 VDD/VSS 的电流 – – 100 µA V CMOS 输入 VDD > 4.5 V 时， 典型迟滞为 200 mV 表 7. XRES 交流规范 规范 ID SID83[5] [5] BID194 参数 TRESETWIDTH TRESETWAKE 描述 最小值 典型值 最大值 单位 详情 / 条件 复位脉冲宽度 1 – – µs – 从复位释放到唤醒的时间 – – 2.2 ms – 注释： 5. 由表征保证。 文档编号：002-10632 版本 ** 页 15/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 模拟外设 表 8. 比较器直流规范 规范 ID 参数 描述 最小值 典型值 最大值 单位 详情 / 条件 SID84 VOFFSET1 输入偏移电压，出厂预校准 – – ±10 SID85 VOFFSET2 输入偏移电压，自定义校准 – – ±4 SID86 VHYST 迟滞 （当使能时） – 10 35 – SID87 VICM1 正常运行模式下的共模输入电压 0 – VDDD –0.1 模式 1 和 2 SID247 VICM2 低功耗模式下的共模输入电压 0 – VDDD SID247A VICM3 超低功耗模式下的共模输入电压 0 – VDDD – 1.15 SID88 CMRR 共模抑制比 50 – – SID88A CMRR 共模抑制比 42 – – SID89 ICMP1 正常运行模式下的模块电流 – – 400 SID248 ICMP2 低功耗模式下的模块电流 – – 100 SID259 ICMP3 超低功耗模式下的模块电流 – 6 28 SID90 ZCMP 比较器的直流输入阻抗 35 – – – mV V dB – – VDDD ≥ 2.2 V （–40 °C 的条件下） VDDD ≥ 2.7 V VDDD ≥ 2.7 V – µA MΩ – VDDD ≥ 2.2 V （–40 °C 的条件下） – 表 9. 比较器交流规范 规范 ID 参数 描述 最小值 典型值 最大值 SID91 TRESP1 响应时间，正常运行模式， 50 mV 超压 – 38 110 SID258 TRESP2 响应时间，低功耗模式， 50 mV 超压 – 70 200 SID92 TRESP3 响应时间，超低功耗模式， 200 mV 超压 – 2.3 15 文档编号：002-10632 版本 ** 单位 ns µs 详情 / 条件 – – VDDD ≥ 2.2 V （–40 °C 的条件下） 页 16/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 CSD 表 10. CSD 和 IDAC 的规范 规范 ID SYS.PER#3 参数 VDD_RIPPLE 描述 最小值 典型值 – – 电源的最大允许纹波，直流至 10 MHz 最大值 ±50 详情 / 条件 VDD > 2 V （包括纹波）， TA= 25 °C ，灵敏度 = 0.1 pF SYS.PER#16 VDD_RIPPLE_1.8 电源的最大允许纹波，直流至 10 MHz – – ±25 VDD > 1.75 V （包括纹 波）， TA = 25 °C，寄生 电容 （CP） < 20 pF， 灵敏度 ≥ 0.4 pF SID.CSD.BLK ICSD 最大模块电流 – – 1700 每个 IDAC 的模块电流 （包括比较器和参考 电源） SID.CSD#15 VREF CSD 和比较器的参考电源 0.6 1.2 SID.CSD#15A VREF_EXT CSD 和比较器的外部参考电源 0.6 SID.CSD#16 IDAC1IDD IDAC1 （7 位）模块电流 – – SID.CSD#17 IDAC2IDD IDAC2 （7 位）模块电流 – – 1500 SID308 VCSD 工作电压范围 1.71 – 5.5 SID308A VCOMPIDAC IDAC 的合规电压范围 0.6 – SID309 IDAC1DNL DNL –1 – SID310 IDAC1INL INL –3 – 3 VDDA - 0.6 VDDA - 0.06 或 4.4 （选择较低的值） VDDA - 0.6 VDDA - 0.06 或 4.4 （选择较低的值） 1500 1.8 V ±5% 或 1.8 V ~ 5.5 V VDDA - 0.6 VDDA - 0.06 或 4.4 （选择较低的值） 1 SID311 IDAC2DNL DNL –1 – 1 SID312 IDAC2INL INL –3 – 3 SID313 SNR 手指信号与噪声的比率。由表征保证 5 – – SID314 IDAC1CRT1 在低范围内的 IDAC1 （7 位）输出 电流 4.2 – 5.2 SID314A IDAC1CRT2 在中等范围内的 IDAC1 （7 位）输出 电流 34 – 41 LSB = 300 nA （典型值） SID314B IDAC1CRT3 在高范围内的 IDAC1 （7 位）输出 电流 275 – 330 LSB = 2.4 µA （典型值） SID314C IDAC1CRT12 在低范围和 2X 模式下的 IDAC1 （7 位）输出电流 8 – 10.5 LSB = 37.5 nA （典型 值）， 2X 输出阶段 SID314D IDAC1CRT22 在中等范围和 2X 模式下的 IDAC1 （7 位）输出电流 69 – 82 LSB = 300 nA （典型 值）， 2X 输出阶段 SID314E IDAC1CRT32 在高范围和 2X 模式下的 IDAC1 （7 位）输出电流 540 – 660 SID315 IDAC2CRT1 在低范围内的 IDAC2 （7 位）输出 电流 4.2 – 5.2 LSB = 2.4 nA （典型 值）， 2X 输出阶段 LSB = 37.5 nA （典型值） SID315A IDAC2CRT2 在中等范围内的 IDAC2 （7 位）输出 电流 34 – 41 LSB = 300 nA （典型值） SID315B IDAC2CRT3 在高范围内的 IDAC2 （7 位）输出 电流 275 – 330 LSB = 2.4 µA （典型值） SID315C IDAC2CRT12 在低范围和 2X 模式下的 IDAC2 （7 位）输出电流 8 – 10.5 LSB = 37.5 nA （典型 值）， 2X 输出阶段 文档编号：002-10632 版本 ** 电容值范围 = 5 pF ~ 200 pF，灵敏度 = 0.1 pF。 所有使用场合。 VDDA > 2 V。 LSB = 37.5 nA （典型值） 页 17/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 10. CSD 和 IDAC 的规范 （续） 规范 ID SID315D 参数 IDAC2CRT22 描述 SID315E IDAC2CRT32 在高范围和 2X 模式下的 IDAC2 （7 位）输出电流 SID315F IDAC3CRT13 SID315G 最小值 典型值 69 – 在高范围和 2X 模式下的 IDAC2 （7 位）输出电流 最大值 82 详情 / 条件 LSB = 300 nA （典型 值）， 2X 输出阶段 540 – 660 在低范围内的 IDAC （8 位）输出电流 8 – 10.5 IDAC3CRT23 在中等范围内的 IDAC （8 位）输出 电流 69 – 82 LSB = 300 nA （典型值） SID315H IDAC3CRT33 在高范围内的 IDAC （8 位）输出电流 540 – 660 LSB = 2.4 µA （典型值） SID320 IDACOFFSET 所有输入为零 – – 1 由源电流或灌电流设置的 极性 SID321 IDACGAIN 满量程错误减去偏移 – – ±10 – – 9.2 LSB = 37.5 nA （典型值） – – 4.6 LSB = 300 nA （典型值） – – 2.3 LSB = 2.4 µA （典型值） – – 10 满量程跃变。 无外部负载。 – – 10 全量程跃变。 无外部负载。 – 2.2 – 5 V 的额定电压， X7R 或 NP0 电容。 SID322 SID322A SID322B SID323 SID324 SID325 IDACMISMATCH1 IDAC1 和 IDAC2 在低功耗模式下的 差异 IDACMISMATCH2 IDAC1 和 IDAC2 在中等功耗模式下的 差异 IDACMISMATCH3 IDAC1 和 IDAC2 在高功耗模式下的 差异 IDACSET8 8 位 IDAC 达到 0.5 LSB 所需的建立 时间 IDACSET7 7 位 IDAC 达到 0.5 LSB 所需的建立 时间 CMOD 外部调制器电容 LSB = 2.4 µA （典型 值）， 2X 输出阶段 LSB = 37.5 nA （典型值） 表 11. 10 位 CapSense ADC 规范 规范 ID 参数 描述 最小值 典型值 最大值 单位 SIDA94 A_RES 分辨率 – – 10 SIDA95 A_CHNLS_S 单端通道数量 – – 16 SIDA97 A-MONO 单调性 – – – SIDA98 A_GAINERR 增益误差 – – TBD 是 % SIDA99 A_OFFSET 输入偏移电压 – – TBD mV SIDA100 A_ISAR 电流消耗 – – TBD mA SIDA101 A_VINS 单端输入电压范围 VSSA – VDDA V SIDA103 A_INRES 输入电阻 – 2.2 – KΩ SIDA104 A_INCAP 输入电容 SIDA106 A_PSRR 电源抑制比 SIDA107 A_TACQ SIDA108 A_CONV8 SIDA108A 位 详情 / 条件 每毫秒需要自动清零 由 AMUX 总线定义。 – 20 – pF TBD – – dB 采集时间 – 1 – µs 转换速率为 Fhclk/(2^(N+2)) 时 8 位分 辨率的转换时间时钟频率为 48 MHz。 – – 21.3 µs 不包括采集时间。等于 44.8 ksps （包括采集 时间）。 A_CONV10 转换速率为 Fhclk/(2^(N+2)) 时 10 位分 辨率的转换时间时钟频率为 48 MHz。 – – 85.3 µs 不包括采集时间。等于 11.6 ksps （包括采集 时间）。 SIDA109 A_SND 信噪和失真比 （SINAD） TBD – – dB SIDA110 A_BW 无混叠输入带宽 – – 22.4 文档编号：002-10632 版本 ** KHz 8 位分辨率 页 18/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 11. 10 位 CapSense ADC 规范 （续） 规范 ID 参数 描述 最小值 典型值 最大值 SIDA111 A_INL 在 1 ksps 时的积分非线性 – – 2 SIDA112 A_DNL 在 1 ksps 时的微分非线性 – – 1 单位 详情 / 条件 LSB VREF = 2.4 V 或更高值 LSB 数字外设 定时器 / 计数器 / 脉宽调制器 （TCPWM） 表 12. TCPWM 规范 规范 ID SID.TCPWM.1 参数 ITCPWM1 描述 频率为 3 MHz 时的模块电流消耗 SID.TCPWM.2 ITCPWM2 频率为 12 MHz 时的模块电流消耗 – – 155 SID.TCPWM.2A ITCPWM3 频率为 48 MHz 时的模块电流消耗 – – 650 – – Fc 最小值 典型值 最大值 – – 45 单位 详情 / 条件 所有模式 （TCPWM） μA 所有模式 （TCPWM） 所有模式 （TCPWM） Fc max = CLK_SYS 最大值 = 48 MHz SID.TCPWM.3 TCPWMFREQ 工作频率 SID.TCPWM.4 TPWMENEXT 输入触发脉冲宽度 2/Fc – – 对于所有触发事件 [6] SID.TCPWM.5 TPWMEXT 输出触发脉冲宽度 2/Fc – – 上溢、下溢和 CC （计数值等于比较值） 输出的最小宽度 计数器的分辨率 1/Fc – – PWM 分辨率 1/Fc – – PWM 输出的最小脉宽 – 正交相位输入间的最小 脉冲宽度 SID.TCPWM.5A TCRES SID.TCPWM.5B PWMRES SID.TCPWM.5C QRES 1/Fc 正交输入分辨率 – MHz ns 连续计数间的最短时间 I2C 表 13. 固定 I2C 直流规范 [7] 规范 ID SID149 参数 描述 II2C1 频率为 100 KHz 时的模块电流消耗 SID150 II2C2 频率为 400 KHz 时的模块电流消耗 SID151 II2C3 SID152 II2C4 最小值 典型值 最大值 – – 50 – – 135 在 1 Mbps 时的模块电流消耗 – – 310 I2C – – 1.4 在深度睡眠模式下使能 单位 详情 / 条件 – µA – – 表 14. 固定的 I2C 交流规范 [7] 规范 ID SID153 参数 FI2C1 描述 比特率 最小值 典型值 最大值 单位 – – 1 Msps 详情 / 条件 – 注释： 6. 根据选择的工作模式，触发事件可以为：Stop、 Start、 Reload、 Count、 Capture 或 Kill。 7. 由表征保证。 文档编号：002-10632 版本 ** 页 19/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 15. SPI 直流规范 [8] 规范 ID 参数 描述 最小值 典型值 最大值 SID163 ISPI1 在 1 Mbps 时的模块电流消耗 – – 360 SID164 ISPI2 在 4 Mbps 时的模块电流消耗 – – 560 SID165 ISPI3 在 8 Mbps 时的模块电流消耗 – – 600 最小值 典型值 最大值 – – 8 单位 详情 / 条件 µA – – – 表 16. SPI 交流规范 [8] 规范 ID SID166 参数 FSPI 描述 SPI 工作频率 （主设备； 6X 过采样） 单位 详情 / 条件 MHz SID166 固定 SPI 主设备模式的交流规范 SID167 TDMO SClock 驱动沿后 MOSI 有效的时间 – – 15 SID168 TDSI SClock 捕获沿前的 MISO 有效时间 20 – – SID169 THMO 先前的 MOSI 数据保持时间 0 – – – ns 全时钟、 MISO 推迟采样 表示从设备捕获边沿 固定 SPI 从设备模式的交流规范 SID170 TDMI SClock 捕获沿前的 MOSI 有效时间 40 – – SID171 TDSO SClock 驱动沿后 MISO 有效的时间 – – 42 + 3*Tcpu – TCPU = 1/FCPU ns SID171A TDSO_EXT 在外部时钟模式下 Sclock 驱动沿到 MISO 有效的时间。 – – 48 – SID172 THSO 先前的 MISO 数据保持时间 0 – – – SID172A TSSELSSCK 从 SSEL 有效到第一个 SCK 有效沿 的时间 – – 100 ns – 描述 表 17. UART 直流规范 [8] 最小值 典型值 最大值 单位 详情 / 条件 SID160 规范 ID IUART1 参数 在 100 Kbits/ 秒时的模块电流消耗 – – 55 µA – SID161 IUART2 在 1000 Kbits/ 秒时的模块电流消耗 – – 312 µA – 最小值 典型值 最大值 单位 详情 / 条件 – – 1 Mbps – 表 18. UART 交流规范 [8] 规范 ID SID162 参数 FUART 描述 比特率 注释： 8. 由出厂校准保证。 文档编号：002-10632 版本 ** 页 20/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 19. LCD 直接驱动直流规范 [9] 规范 ID 参数 描述 最小值 典型值 最大值 单位 5 – µA 500 5000 pF – 20 – mV – 2 – 2 – 最小值 典型值 最大值 单位 详情 / 条件 10 50 150 Hz – SID154 ILCDLOW 低功耗模式下的工作电流 – SID155 CLCDCAP 每个 common/segment 驱动器 上的 LCD 电容 – SID156 LCDOFFSET 长期 segment 偏移 – SID157 ILCDOP1 LCD 系统工作电流 Vbias = 5 V – SID158 ILCDOP2 LCD 系统工作电流 Vbias = 3.3 V – mA 详情 / 条件 尺寸为 16 4 的小型段式 （Segment）显示屏， Hz 频率 32 4 段，频率为 50 Hz， 温度为 25 °C 32 4 段，频率为 50 Hz， 温度为 25 °C 表 20. LCD 直接驱动器交流规范 [9] 规范 ID SID159 参数 FLCD 描述 LCD 帧率 注释： 9. 由表征保证。 文档编号：002-10632 版本 ** 页 21/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 存储器 表 21. 闪存直流规范 规范 ID SID173 参数 VPE 描述 擦除和编程电压 最小值 典型值 最大值 单位 详情 / 条件 1.71 – 5.5 V – 单位 详情 / 条件 表 22. 闪存交流规范 规范 ID 参数 最小值 典型值 最大值 SID174 TROWWRITE[10] 行 （块）编写的时间 （擦除和 编程） 描述 – – 20 SID175 TROWERASE[10] 行擦除时间 – – 13 SID176 擦除后的行编程时间 – – 7 – 批量擦除时间 （32 KB） – – 35 – SID180 TROWPROGRAM[10] TBULKERASE[10] TDEVPROG[10] SID181[11] FEND 闪存擦写次数 SID182[11] FRET SID178 [11] SID182A[11] – SID256 TWS48 SID257 TWS24 行 （块）= 128 个字节 – ms – – 7 秒 – 100 K – – 周期 – 闪存数据保持时间。 TA ≤ 55 °C， 10 万次编程 / 擦除周期 20 – – 闪存数据保持时间。 TA ≤ 85 °C， 一万次编程 / 擦除周期 10 – – 频率为 48 MHz 时的等待状态数 2 – – CPU 从闪存执行 频率为 24 MHz 时的等待状态数 1 – – CPU 从闪存执行 描述 最小值 典型值 最大值 单位 1 – 67 V/ms V 器件总编程时间 – 年 – 系统资源 上电复位 （POR） 表 23. 上电复位 （PRES） 规范 ID 参数 SID.CLK#6 SR_POWER_UP 电源压摆率 详情 / 条件 上电时 SID185[11] VRISEIPOR 上升触发电压 0.80 – 1.5 [11] VFALLIPOR 下降触发电压 0.70 – 1.4 最小值 典型值 最大值 单位 详情 / 条件 V – SID186 – – 表 24. VCCD 的掉电检测 （BOD） 规范 ID 参数 SID190[11] 描述 VFALLPPOR 主动模式和睡眠模式下的 BOD 触发电压 1.48 – 1.62 SID192[11] VFALLDPSLP 深度睡眠模式下的 BOD 触发电压 1.11 – 1.5 – 注释： 10. 可能需要最多 20 毫秒来写入闪存。在这段时间内请勿复位器件，否则会中止闪存操作并且不能保证该操作的完成。复位源包括 XRES 引脚、软件复位、 CPU 锁存 状态和特权冲突、不合适的电源电平以及看门狗。需要确保这些复位源不会无意被触发。 11. 由表征保证。 文档编号：002-10632 版本 ** 页 22/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 SWD 接口 表 25. SWD 接口规范 规范 ID 参数 描述 最小值 典型值 最大值 单位 详情 / 条件 SWDCLK CPU 时 钟频率的 1/3 SID213 F_SWDCLK1 3.3 V VDD 5.5 V – – 14 SID214 F_SWDCLK2 1.71 V VDD 3.3 V – – 7 SWDCLK CPU 时 钟频率的 1/3 SID215[12] T_SWDI_SETUP T = 1/f SWDCLK 0.25*T – – – T_SWDI_HOLD 0.25*T – – T_SWDO_VALID T = 1/f SWDCLK – – 0.5*T T_SWDO_HOLD T = 1/f SWDCLK 1 – – MHz [12] SID216 [12] SID217 SID217A [12] T = 1/f SWDCLK ns – – – 内部主振荡器 表 26. IMO 直流规范 （由设计保证） 规范 ID 参数 SID218 IIMO1 SID219 IIMO2 描述 最小值 典型值 最大值 单位 详情 / 条件 频率为 48 MHz 时的 IMO 工作电流 – – 250 µA – 频率为 24 MHz 时的 IMO 工作电流 – – 180 µA – 描述 最小值 典型值 最大值 单位 详情 / 条件 表 27. IMO 交流规范 规范 ID 参数 SID223 FIMOTOL1 频率为 24、 32 或 48 MHz （经过校准后） – – ±2 % SID226 TSTARTIMO IMO 启动时间 – – 7 µs – SID228 TJITRMSIMO2 在 24 MHz 时的均方根抖动 时间 – 145 – ps – 最小值 典型值 最大值 单位 详情 / 条件 – 0.3 1.05 µA – 最大值 2 单位 ms 详情 / 条件 – 内部低速振荡器 表 28. ILO 直流规范 （由设计保证） 规范 ID SID231[12] 参数 IILO1 描述 ILO 工作电流 表 29. ILO 交流规范 规范 ID 参数 SID234[12] TSTARTILO1 SID236[12] TILODUTY ILO 启动时间 ILO 占空比 40 50 60 % – SID237 ILO 频率范围 20 40 80 kHz – FILOTRIM1 描述 最小值 典型值 – – 注释： 12. 由表征保证。 文档编号：002-10632 版本 ** 页 23/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 表 30. 时钟晶体振荡器 （WCO）规范 规范 ID SID398 参数 FWCO 描述 最小值 典型值 最大值 – 32.768 – 单位 kHz 晶振频率 SID399 FTOL 频率容限 – 50 250 SID400 ESR 等效串联电阻 – 50 – kΩ SID401 PD 驱动电平 – – 1 µW SID402 TSTART 启动时间 – – 500 ms SID403 CL 晶振负载电容 6 – 12.5 pF SID404 C0 晶振并联电容 – 1.35 – pF SID405 IWCO1 工作电流 （高功耗模式下） – – 8 uA SID406 IWCO2 工作电流 （低功耗模式下） – – 1 uA ppm 详情 / 条件 晶振的精度为 20 ppm 表 31. 外部时钟规范 规范 ID 参数 SID305[13] ExtClkFreq 描述 外部时钟输入频率 SID306[13] ExtClkDuty 占空比；在 VDD/2 电压下测量 最小值 典型值 最大值 0 – 48 45 – 55 单位 MHz 详情 / 条件 – % – 表 32. 模块规范 规范 ID 参数 SID262[13] TCLKSWITCH 描述 系统时钟源的切换时间 最小值 典型值 3 – 最大值 4 单位 周期 详情 / 条件 – 表 33. PRGIO 接通时间 （旁路模式下的延迟） 规范 ID SID252 参数 描述 最小值 典型值 最大值 – – 1.6 PRG_BYPASS 旁路模式下由 PRGIO 引起的最长 延迟时间 单位 ns 详情 / 条件 PRGIO 的注册品牌为 “Smart I/O” （正在申请中） 注释： 13. 由表征保证。 文档编号：002-10632 版本 ** 页 24/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 订购信息 下表显示了 PSoC 4000S 器件型号和各种特性。 闪存 （KB） SRAM （KB） 运算放大器 （CTBm） CSD 12 位 SAR ADC 低功耗比较器 TCPWM 模块 SCB 模块 PRGIO 引脚 （Smart I/O） GPIO 25WLCSP （间距为 0.35 mm） 24-QFN 32-QFN 48-TQFP CY8C4024FNI-S402 24 16 2 0 0 0 2 5 2 8 21 ✔ – – – CY8C4024LQI-S401 24 16 2 0 0 0 2 5 2 8 19 – ✔ – – CY8C4024LQI-S402 24 16 2 0 0 0 2 5 2 16 27 – – ✔ – CY8C4024AZI-S403 24 16 2 0 0 0 2 5 2 16 36 – – – ✔ CY8C4024FNI-S412 24 16 2 0 1 0 2 5 2 8 21 ✔ – – – CY8C4024LQI-S411 24 16 2 0 1 0 2 5 2 8 19 – ✔ – – CY8C4024LQI-S412 24 16 2 0 1 0 2 5 2 16 27 – – ✔ – CY8C4024AZI-S413 24 16 2 0 1 0 2 5 2 16 36 – – – ✔ CY8C4025FNI-S402 24 32 4 0 0 0 2 5 2 8 21 ✔ – – – CY8C4025LQI-S401 24 32 4 0 0 0 2 5 2 8 19 – ✔ – – CY8C4025LQI-S402 24 32 4 0 0 0 2 5 2 16 27 – – ✔ – MPN 类别 4024 4025 4045 封装 CPU 的最大速度 （MHz） 特性 CY8C4025AZI-S403 24 32 4 0 0 0 2 5 2 16 36 – – – ✔ CY8C4025FNI-S412 24 32 4 0 1 0 2 5 2 8 21 ✔ – – – CY8C4025LQI-S411 24 32 4 0 1 0 2 5 2 8 19 – ✔ – – CY8C4025LQI-S412 24 32 4 0 1 0 2 5 2 16 27 – – ✔ – CY8C4025AZI-S413 24 32 4 0 1 0 2 5 2 16 36 – – – ✔ CY8C4045FNI-S412 48 32 4 0 1 0 2 5 2 8 21 ✔ – – – CY8C4045LQI-S411 48 32 4 0 1 0 2 5 2 8 19 – ✔ – – CY8C4045LQI-S412 48 32 4 0 1 0 2 5 2 16 27 – – ✔ – CY8C4045AZI-S413 48 32 4 0 1 0 2 5 2 16 36 – – – ✔ 上表中所用的名称是基于以下的器件编号常规： 字段 CY8C 描述 赛普拉斯字首 4 值 含义 架构 4 PSoC 4 A 系列 0 B CPU 速度 2 4000 系列 24 MHz 4 48 MHz 文档编号：002-10632 版本 ** 页 25/35 初步 字段 C DE 描述 闪存容量 封装代码 PSoC® 4：PSoC 4000S 系列数据手册 值 4 含义 16 KB 5 32 KB 6 64 KB 7 128 KB AX TQFP （间距为 0.8 mm） AZ LQ TQFP （间距为 0.5 mm） QFN PV SSOP FN CSP F 温度范围 I 工业级 S 芯片系列 N/A PSoC 4A， PSoC 4A-S2 PSoC 4A-M M XYZ 属性代码 L PSoC 4A-L BL PSoC 4A-BLE 000-999 在个别系列中的功能集代码 下面是一个器件型号示例： Example CY8C 4 A B C DE F – S XYZ Cypress Prefix Architecture 4: PSoC 4 1: 2: 4200 Family 0: 4100 4000 Family Family within Architecture 4: 48 MHz CPU Speed 5: 32 KB Flash Capacity AZ: TQFP AX: TQFP Package Code I: Industrial Temperature Range Silicon Family Attributes Code 文档编号：002-10632 版本 ** 页 26/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 包装 PSoC 4000S 提供了 48-TQFP、 32-QFN、 24-QFN 和 25 球 WLCSP 封装。 封装尺寸和赛普拉斯的型号如下表所示。 表 34. 封装列表 规范 ID# BID20 封装 48-TQFP 7 × 7 × 1.4 mm 高度 （引脚间距为 0.5 mm） 51-85135 BID34A 32-QFN 5 × 5 × 0.6 mm 高度 （引脚间距为 0.45 mm） 001-42168 BID34 24-QFN 4 × 4 × 0.6 mm 高度 （引脚间距为 0.5 mm） TBD TBD BID34F 描述 25 球形焊盘 WLCSP 封装 DWG 编号 001-13937 表 35. 封装的热特性 参数 描述 TA 工作环境温度 TJ 工作结温 TJA 封装 θJA TJC 封装 θJC TJA TJC 封装 最小值 –40 典型值 最大值 25 85 单位 °C –40 – 100 °C 48-TQFP – TBD – °C/Watt 48-TQFP – TBD – °C/Watt 封装 θJA 32-QFN – TBD – °C/Watt 封装 θJC 32-QFN – TBD – °C/Watt TJA 封装 θJA 24-QFN – TBD – °C/Watt TJC 封装 θJC 24-QFN – TBD – °C/Watt TJA 封装 θJA 25 球形焊盘 WLCSP – TBD – °C/Watt TJC 封装 θJC 25 球形焊盘 WLCSP – TBD – °C/Watt 表 36. 回流焊峰值温度 封装 最高峰值温度 260 °C 全部 峰值温度下的最长时间 30 秒 表 37. 封装潮敏等级 （MSL）， IPC/JEDEC J-STD-020 封装 MSL 全部 MSL 3 文档编号：002-10632 版本 ** 页 27/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 封装图 图 5. 48-TQFP 封装外形 51-85135 *C 文档编号：002-10632 版本 ** 页 28/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 图 6. 32-QFN 封装外形 001-42168 *E 图 7. 24-QFN 封装外形 001-13937 *F QFN 封装上的中心焊盘应连接到接地 （VSS），以获得最佳机械、热学和电气性能。如果未接地，则应处于电气悬空状态，而不能 连接到任何其他信号。 文档编号：002-10632 版本 ** 页 29/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 图 8. 25 球 WLCSP TBD 文档编号：002-10632 版本 ** 页 30/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 缩略语 表 38. 本文档中使用的缩略语 （续） 表 38. 本文档中使用的缩略语 缩略语 描述 缩略语 描述 FPB 闪存修补和断点 FS 全速 GPIO 通用输入 / 输出，适用于 PSoC 引脚 HVI 高电压中断，另请参见 LVI、 LVD IC 集成电路 算术逻辑单元 IDAC 电流 DAC，另请参见 DAC、 VDAC 模拟复用器总线 IDE 集成开发环境 API 应用编程接口 I2C APSR 应用编程状态寄存器 IIR 高级 RISC 机器，即为一种 CPU 架构 ILO 内部低速振荡器，另请参见 IMO ATM 自动 Thump 模式 IMO 内部主振荡器，另请参见 ILO BW 带宽 INL 积分非线性，另请参见 DNL CAN 控制器区域网络，它是一种通信协议 I/O CMRR 共模抑制比 输入 / 输出，另请参见 GPIO、 DIO、 SIO、 USBIO CPU 中央处理单元 IPOR 初次上电复位 CRC 循环冗余校验，它是一种错误校验协议 IPSR 中断程序状态寄存器 DAC 数模转换器，另请参见 IDAC、 VDAC IRQ 中断请求 DFB 数字滤波器模块 ITM 仪表跟踪宏单元 DIO 数字输入 / 输出， GPIO 仅具有数字功能， 无模拟功能。请参见 GPIO。 LCD 液晶显示器 LIN 本地互联网络，它是一种通信协议。 Dhrystone 每秒百万条指令 LR 链接寄存器 DMA 直接存储器访问，另请参见 TD LUT 查找表 DNL 微分非线性，另请参见 INL LVD 低压检测，另请参见 LVI DNU 请勿使用 LVI 低压中断，另请参见 HVI 端口写入数据寄存器 LVTTL 低压晶体管 - 晶体管逻辑 DSI 数字系统互连 MAC 乘法累加器 DWT 数据观察点和跟踪 MCU 微控制器单元 ECC 纠错码 MISO 主入从出 外部晶体振荡器 NC 无连接 EEPROM 电可擦除可编程只读存储器 NMI 不可屏蔽中断 EMI 电磁干扰 NRZ 非归零 EMIF 外部存储器接口 NVIC 嵌套向量中断控制器 转换结束 NVL 非易失性锁存器，另请参见 WOL EOF 帧结束 opamp 运算放大器 EPSR 执行程序状态寄存器 PAL 可编程阵列逻辑，另请参见 PLD ESD 静电放电 PC 程序计数器 嵌入式跟踪宏单元 PCB 印刷电路板 有限脉冲响应，另请参见 IIR PGA 可编程增益放大器 PHUB 外设集线器 abus 模拟局部总线 ADC 模数转换器 AG 模拟全局总线 AHB AMBA （先进的微控制器总线结构）高性能总 线，它是一种 ARM 数据传输总线 ALU AMUXBUS ARM® DMIPS DR ECO EOC ETM FIR 文档编号：002-10632 版本 ** 或 IIC 互联集成电路，它是一种通信协议 无限脉冲响应，另请参见 FIR 页 31/35 初步 表 38. 本文档中使用的缩略语 （续） 缩略语 PSoC® 4：PSoC 4000S 系列数据手册 表 38. 本文档中使用的缩略语 （续） 描述 缩略语 描述 物理层 TTL 晶体管 - 晶体管逻辑 端口中断控制单元 TX 发送 PLA 可编程逻辑阵列 UART 通用异步发射器接收器，它是一种通信协议 PLD PHY PICU 可编程逻辑器件，另请参见 PAL UDB 通用数字模块 PLL 锁相环 USB 通用串行总线 PMDD 封装材料声明数据手册 USBIO POR 上电复位 USB 输入 / 输出，用于连接至 USB 端口的 PSoC 引脚 PRES 精密上电复位 PRS 伪随机序列 PS 端口读取数据寄存器 PSoC® 可编程片上系统 PSRR 电源抑制比 PWM 脉冲宽度调制器 RAM 随机存取存储器 RISC 精简指令集计算 RMS 均方根 RTC 实时时钟 RTL 寄存器传输语言 RTR 远程发送请求 RX 接收 SAR 逐次逼近寄存器 SC/CT 开关电容 / 连续时间 SCL I2C 串行时钟 SDA I2C 串行数据 S/H 采样和保持 SINAD 信噪比和失真比 SIO 特殊输入 / 输出，带高级功能的 GPIO。 请参见 GPIO。 SOC 开始转换 SOF 帧的起始 SPI 串行外设接口，它是一种通信协议 SR 斜率 SRAM 静态随机存取存储器 SRES 软件复位 SWD 串行线调试，它是一种测试协议 SWV 单线浏览器 TD 传输描述符，另请参见 DMA THD 总谐波失真 TIA 互阻放大器 TRM 技术参考手册 文档编号：002-10632 版本 ** VDAC 电压数模转换器，另请参见 DAC、 IDAC WDT 看门狗定时器 WOL 一次性写锁存器，另请参见 NVL WRES 看门狗定时器复位 XRES 外部复位 I/O 引脚 XTAL 晶体 页 32/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 文档惯例 测量单位 表 39. 测量单位 符号 测量单位 °C 摄氏度 dB 分贝 fF 飞法 Hz 赫兹 KB 1024 个字节 kbps 千比特每秒 Khr 千小时 kHz 千赫兹 kΩ 千欧姆 ksps 千次采样每秒 LSB 最小显著位 Mbps 兆位数每秒 MHz 兆赫兹 MΩ 兆欧 Msps 兆次采样每秒 µA 微安 µF 微法 µH 微亨 µs 微秒 µV 微伏 µW 微瓦 mA 毫安 ms 毫秒 mV 毫伏 nA 纳安 ns 纳秒 nV 纳伏 Ω 欧姆 pF 皮法 ppm 百万分率 ps 皮秒 s 秒 sps 采样数每秒 sqrtHz 赫兹平方根 V 伏特 文档编号：002-10632 版本 ** 页 33/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 修订记录 文档标题：PSoC® 4：PSoC 4000S 系列数据手册 可编程片上系统 （PSoC®） 文档编号：002-10632 ECN 版本 变更者 提交日期 变更描述 ** 5088622 SCHC 01/18/2016 本文档版本号为 Rev**，译自英文版 002-00123 Rev *B。 文档编号：002-10632 版本 ** 页 34/35 初步 PSoC® 4：PSoC 4000S 系列数据手册 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想找到离您最近的办事处，请访问赛普拉 斯所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive cypress.com/go/clocks 时钟与缓冲器 接口 照明与电源控制 存储器 PSoC cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/memory cypress.com/go/psoc cypress.com/go/touch 触摸感应产品 USB 控制器 无线 / 射频 psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2015-2016。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专 利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可 能发生运转异常和故障并对客户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的 所有风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。 若将赛普拉斯产品使用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用于赛普拉斯软件许可协议的限制。 文档编号：002-10632 版本 ** 本文件中介绍的所有产品和公司名称均为其各自所有者的商标。 修订日期 January 18, 2016 页 35/35