CY8C24123A CY8C24223A CY8C24423A PSoC® 可编程片上系统 PSoC® 可编程片上系统 特性 ■ 性能强大的哈佛 （Harvard）架构处理器 M8C 处理器的速度最高可达 24 MHz ❐ 8 × 8 乘法、 32 位累加运算能力 ❐ 能在高速度条件下实现低功耗操作 ❐ 工作电压范围：2.4 V ~ 5.25 V ❐ 使用片上开关电压泵 （SMP）时，工作电压可低至 1.0 V ❐ 工业温度范围：–40 °C ~ +85 °C ❐ ■ ■ 高级外设 （PSoC® 模块） ❐ 6 个轨至轨模拟 PSoC 模块提供了： • 高达 14 位的模数转换器 （ADC） • 高达 9 位的数模转换器 （DAC） • 可编程增益放大器 （PGA） • 可编程滤波器和比较器 ❐ 4 个 PSoC 数字模块，能够提供： • 8 位到 32 位的定时器和计数器， 8 位和 16 位的脉宽 调制器 （PWM） • 循环冗余校验 （CRC）和伪随机序列 （PRS）模块 • 全双工通用异步收发器 （UART） • 多个串行外设接口 （SPI）主设备或从设备 • 可连接到所有通用 I/O （GPIO）引脚 ❐ 通过多个模块的组合，可构建复杂的外设 ■ 新的 CY8C24x23A PSoC 器件 ❐ 由 CY8C24x23 器件派生 ❐ 低功耗和低电压 （2.4 V） ■ 其它系统资源 2 ❐ I C 从设备、主设备和多主设备的频率可达 400 kHz ❐ 看门狗和睡眠定时器 ❐ 用户可配置的低压检测 （LVD）功能 ❐ 集成监控电路 ❐ 片上高精度参考电压 ■ 完整的开发工具 ❐ 免费的开发软件 （PSoC Designer™） ❐ 功能齐全的在线仿真器 （ICE）和编程器 ❐ 全速仿真 ❐ 复合断点结构 ❐ 128 KB 的跟踪存储器 逻辑框图 Port 2 Port 1 Port 0 PSoC CORE System Bus 高精度、可编程时钟 内部 ±5% 24/48 MHz 主振荡器 ❐ 高精度， 24 MHz，带可选 32 kHz 晶振和锁相环 （PLL） ❐ 可选外部振荡器，最高频率可达 24 MHz ❐ 内部振荡器，能够实现看门狗和睡眠功能 Global Digital Interconnect ❐ ■ SRAM 256 Bytes 灵活的片上存储器 4 KB 闪速程序存储器，能实现 50,000 次的擦 / 写周期 ❐ SRAM 数据存储器的大小为 256 个字节 ❐ 系统内串行编程 （ISSP） ❐ 局部闪存更新 ❐ 灵活的保护模式 ❐ 闪存内仿真电擦除可编程只读存储器 （EEPROM） 可编程的引脚配置 ❐ 所有 GPIO 均支持 25 mA 的灌电流和 10 mA 的拉电流 ❐ 所有 GPIO 均可选择上拉、下拉、高阻 、强驱动或开漏驱动 等模式 ❐ 所有 GPIO 上均有 8 个标准的模拟输入，此外还有 4 个路由受 限制的模拟输入 ❐ 所有 GPIO 上均有两个电流为 30 mA 的模拟输出 ❐ 所有 GPIO 都能生成可配置中断 Global Analog Interconnect SROM Flash 4KB CPU Core (M8C) Interrupt Controller Sleep and Watchdog Multiple Clock Sources (Includes IMO, ILO, PLL, and ECO) ❐ ■ Analog Drivers DIGITAL SYSTEM ANALOG SYSTEM Analog Ref Digital Block Array Digital Clocks Multiply Accum. Decimator Analog Block Array I2C POR and LVD System Resets Analog Input Muxing Internal Voltage Ref. Switch Mode Pump SYSTEM RESOURCES 勘误表：有关芯片勘误表的信息，请查看第 67 页上的勘误表。具体内容包括触发条件、受影响器件以及推荐的解决方案。 赛普拉斯半导体公司 文档编号：001-94553 版本 *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订时间 November 11, 2015 CY8C24123A CY8C24223A CY8C24423A 更多有关的信息 在赛普拉斯的 www.cypress.com 网站上 提供了大量资料，有助于选择符合您设计的 PSoC 器件，并能够快速有效地将该器件集成到 您的设计中。下面是 PSoC 1 的简要列表： ■ ■ ■ ■ ■ 概况：PSoC 产品系列、 PSoC 产品路线图 产品选型器：PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP。 此外，在创建新项目时， PSoC Designer 还提供一个 PSoC 1 包含的器件选择工具。 数据手册：描述并提供了适用于所有 PSoC 1 器件系列的电气 规范。请访问 PSoC 1 数据手册网站，获取一个完整列表。 应用笔记和代码示例： ❐ 要想获取代码示例的完整列表，请访问 PSoC 1 代码示例 ❐ 赛普拉斯提供了大量 PSoC 应用笔记，包括从基本到高级的 广泛主题。下面列出的是 PSoC 1 入门的应用笔记： • AN75320：PSoC® 1 入门 • AN2094：PSoC® 1 — GPIO 入门 • AN2015：PSoC® 1 — 闪存和 E2PROM 入门 • AN2014：PSoC® 1 编程的基础知识 • AN32200：PSoC® 1 — 时钟和全局资源 • AN2010：PSoC® 1 的最佳实践与建议 技术参考手册 （TRM）： ❐ ■ ■ ■ 请访问 PSoC 1 技术手册网站以获取各个技术手册的完整列 表。以下文件将详细介绍 CY8C2XXXX PSoC 1 系列器件的 架构、编程规范与寄存器映射。 • PSoC1 CY8C2XXXX 技术手册 • PSoC1 ISSP 编程规范 开发套件： ❐ CY3210 - CY8C24x23 PSoC(R) 评估转接板 （EvalPod）是 一个 28 引脚 PDIP 适配器，可以将任意 PSoC 器件无缝连 接至任意赛普拉斯 PSoC 开发套件上的 PDIP 连接器。 CY3210-24x23 提供了在任意 PSoC 开发套件上 CY8C24x23A PSoC 器件系列的评估。 PSoC 开发套件是单 独销售的。 ® ❐ 请访问 PSoC 1 套件网站并参考套件选择器指南文件，以查 找适用于所有 PSoC 1 系列的开发套件和调试器。 CY3217-MiniProg1 和 CY8CKIT-002 PSoC® MiniProg3 器件提 供用于闪存编程的接口。 知识库文章 （KBA）：提供了专家对器件 / 套件的设计和应用 技巧。例如，通过固件进行闪存读 / 写访问，将会说明如何在 PSoC 1 器件中对闪存进行读和写操作 PSoC Designer PSoC Designer 是基于 Windows 的免费集成设计环境 （IDE）。通过它可以同时在基于 CapSense 的系统中设计硬件和固件 （请参 见图 1）。通过 PSoC Designer，您可以： 1. 将用户模块图标施放到主要设计工作区中，以进行您的硬件 3. 配置用户模块 系统设计 4. 了解用户模块库 2. 使用 PSoC Designer 集成开发环境 C 编译器对您的应用固件 5. 查看用户模块数据手册 和 PSoC 硬件进行协同设计 图 1. PSoC Designer 的功能 1 2 3 5 文档编号：001-94553 版本 *A 4 页 2/69 CY8C24123A CY8C24223A CY8C24423A 目录 PSoC 功能概述 ................................................................... 4 PSoC 内核 ................................................................... 4 数字系统 ...................................................................... 4 模拟系统 ...................................................................... 5 其它系统资源 ............................................................... 6 PSoC 器件特性 ............................................................ 6 入门 .................................................................................... 7 应用笔记 ...................................................................... 7 开发套件 ...................................................................... 7 培训 ............................................................................. 7 CYPros 顾问 ................................................................ 7 解决方案库 .................................................................. 7 技术支持 ...................................................................... 7 开发工具 ............................................................................. 8 PSoC Designer 软件子系统 ......................................... 8 使用 PSoC Designer 进行设计 .......................................... 9 选择用户模块 ............................................................... 9 配置用户模块 ............................................................... 9 组织和连接 .................................................................. 9 生成、验证和调试 ........................................................ 9 引脚分布 ........................................................................... 10 8 引脚器件的引脚分布 ............................................... 10 20 引脚器件的引脚分布 ............................................ 11 28 引脚器件的引脚分布 ............................................ 12 32 引脚器件的引脚分布 ............................................. 13 56 引脚器件的引脚分布 ............................................. 14 寄存器参考 ........................................................................ 15 寄存器规范 ................................................................ 15 寄存器映射表 ............................................................. 15 电气规范 ........................................................................... 18 最大绝对额定值 ......................................................... 18 工作温度 .................................................................... 19 直流电气特性 ............................................................. 19 文档编号：001-94553 版本 *A 交流电气特性 ............................................................. 37 封装信息 ........................................................................... 51 封装尺寸 .................................................................... 51 热阻 .......................................................................... 57 晶振引脚上的电容 ..................................................... 57 回流焊规范 ................................................................ 57 开发工具选择 .................................................................... 58 软件 ........................................................................... 58 开发套件 .................................................................... 58 评估工具 .................................................................... 58 器件编程器 ................................................................ 59 附件 （仿真和编程） .................................................. 59 订购信息 ........................................................................... 60 订购代码定义 ............................................................. 60 缩略语 ............................................................................... 61 所使用的缩略语 ......................................................... 61 参考文档 ........................................................................... 61 文档规范 ........................................................................... 62 测量单位 .................................................................... 62 数字规范 .................................................................... 62 术语表 ............................................................................... 62 勘误表 ............................................................................... 67 受影响的器件型号 ...................................................... 67 CY8C24123A 合格状态 ............................................. 67 CY8C24123A 勘误表摘要 ......................................... 67 文档修订记录 .................................................................... 68 销售、解决方案和法律信息 .............................................. 69 全球销售和设计支持 .................................................. 69 产品 ........................................................................... 69 PSoC® 解决方案 ....................................................... 69 赛普拉斯开发者社区 .................................................. 69 技术支持 .................................................................... 69 页 3/69 CY8C24123A CY8C24223A CY8C24423A PSoC 功能概述 数字系统 PSoC 系列包含许多带片上控制器器件的可编程片上系统。这些 器件用于使用一个低成本的单芯片可编程组件替代多个基于 MCU 的传统系统组件。PSoC 器件包含多个可配置的模拟和数字 逻辑模块，以及可编程互连。这种架构可帮助您创建符合每个应 用要求的自定义外设配置。此外，在一系列方便易用的引脚布局 和封装中还包含快速 CPU、闪速程序存储器、SRAM 数据存储器 和可配置的 I/O。 数字系统由 4 个数字 PSoC 模块组成。每个模块均是一个 8 位资 源，既可以单独使用，也可以与其他模块一起组成 8、16、24 和 32 位的外设 （称为用户模块参考）。 图 2. 数字系统框图 Port 1 Port 2 PSoC 架构由以下 4 个主要部分组成：PSoC 内核、数字系统、 模拟系统和系统资源，如图 2 所示。利用可配置的全局总线，可 将 所 有 器 件 资 源 整 合 到 一 个 完 全 定 制 的 系 统 中。 PSoC CY8C24x23A 系列有多达 3 个 I/O 端口，用于连接到全局数字和 模拟互连，并能够访问 4 个数字模块和 6 个模拟模块。 Port 0 To System Bus Digital Clocks From Core To Analog System DIGITAL SYSTEM PSoC 内核 Digital PSoC Block Array 8 M8C CPU 内核是一个速度高达 24 Hz 的强大处理器，能够提供 一个 4 MIPS 的 8 位哈佛架构微处理器。 CPU 使用带有 11 个向 量的中断控制器，能够简化实时嵌入式事件的编程。程序执行流 程由附带的睡眠定时器和看门狗定时器 （WDT）提供定时和保 护功能。 存储器包括用于存储程序的 4 KB 闪存，用于存储数据的 256 字 节 SRAM 以及使用闪存仿真的 2 KB EEPROM。程序闪存在 64 字节的模块上采用四个保护级别，能够提供自定义的软件 IP 保护 功能。 PSoC 器件采用多个灵活的内部时钟发生器，其中包括在有效工 作温度和电压下精度高达 ±2.5% 到 ±5% 的 24 MHz 内部主振荡 器（IMO）[1]。24 MHz IMO 的频率还可以倍增至 48 MHz，以便 供数字系统使用。 PSoC 器件为睡眠定时器和 WDT 提供了一个 低功耗的 32 kHz 内部低速振荡器 （ILO）。如果对晶振的精度有 要求，那么可将 ECO （32.768 kHz 外部晶体振荡器）作为实时 时钟 （RTC）使用。通过使用一个 PLL，该时钟可选择性地生成 晶振精度的 24 MHz 系统时钟。时钟以及可编程时钟分频器 （属 于系统资源）具有高度的灵活性，能够使 PSoC 器件满足几乎所 有时序要求。 通过 PSoC GPIO，可以连接到器件的 CPU、数字模块和模拟模 块。可将每个引脚设置为 8 种驱动模式中的任何一种。这样，在 进行外部连接方面具有极大的灵活性。每个引脚还能够在高电 平、低电平以及自上次读取后发生变化时生成系统中断。 Row 0 Row Input Configuration 8 DBB00 DBB01 DCB02 4 DCB03 4 GIE[7:0] GIO[7:0] Global Digital Interconnect Row Output Configuration PSoC 内核是一个支持多种功能的强大引擎。该内核包含了 CPU、存储器、时钟和可配置 GPIO。 8 8 GOE[7:0] GOO[7:0] 数字外设配置包括： ■ PWM （8 位和 16 位） ■ 带死区的 PWM （8 位和 16 位） ■ 计数器 （8 到 32 位） ■ 定时器 （8 到 32 位） ■ 带可选奇偶校验位的 8 位 UART ■ SPI 主 / 从接口 ■ I2C 从 / 多主接口 （其中一个可作为系统资源） ■ CRC 发生器 （8 到 32 位） ■ IrDA ■ PRS 生成器 （8 到 32 位） 通过一系列能够将任意信号路由到任意引脚的全局总线，数字模 块可以连接到任何 GPIO。此外，通过总线还可以实现信号复用 和执行逻辑运算。这种可配置特性使设计不再受固定外设控制器 的限制。 数字模块采用了四个一行的排列方式，具体的模块数量会因 PSoC 器件系列不同而存在差别。这样，您可以根据应用选择系 统资源。关于此产品系列的资源，请参见第 6 页上的表 1。 注释： 1. 勘误表：器件在 0 °C 到 70 °C 温度范围内运行时，频率容差会下降到 ±5%。更多有关信息，请参见第 67 页上的勘误表。 文档编号：001-94553 版本 *A ±2.5%。如果以极限温度 （0 °C 以下或 70°C 以上）运行，频率容差将从 ±2.5% 偏差到 页 4/69 CY8C24123A CY8C24223A CY8C24423A 模拟系统包括六个可配置的模块，每个模块均有一个能够创建复 合模拟信号流的运算放大器电路。模拟外设非常灵活，并能够根 据具体的应用要求进行自定义。一些更加常用的 PSoC 模拟功能 （大多数以用户模块的方式提供）包括： ■ ADC（最多 2个，6到14位分辨率，可选择为增量、Delta Sigma 和 SAR 模式） ■ 滤波器 （2 极和 4 极带通、低通和陷波滤波器） ■ 放大器 （最多 2 个，可选增益达 48x） ■ 仪表放大器 （1 个，可选增益达 93x） ■ 比较器 （最多 2 个，有 16 个可选阈值） ■ DAC （最多 2 个， 6 到 9 位分辨率） ■ 乘法 DAC （最多 2 个， 6 到 9 位分辨率） ■ 大电流输出驱动器 （2 个，驱动电流为 30 mA，并作为 PSoC 内核资源） ■ 1.3 V 参考电压 （作为系统资源） ■ DTMF 拨号器 ■ 调制器 ■ 图 3. 模拟系统框图 P0[7] P0[6] P0[5] P0[4] P0[3] P0[2] P0[1] P0[0] AGNDIn RefIn 模拟系统 P2[3] P2[1] P2[6] P2[4] P2[2] P2[0] Array Input Configuration ACI0[1:0] ACI1[1:0] Block Array 相关器 ACB00 ACB01 ■ 峰值检测器 ASC10 ASD11 ■ 可以使用其他许多拓扑 ASD20 ASC21 模拟模块都采用三个一列的排列方式，其中包括一个连续时间 （CT）和两个开关电容 （SC）模块，如图 3 所示。 Analog Reference Interface to Digital System RefHi RefLo AGND Reference Generators AGNDIn RefIn Bandgap M8C Interface (Address Bus, Data Bus, Etc.) 文档编号：001-94553 版本 *A 页 5/69 CY8C24123A CY8C24223A CY8C24423A 其它系统资源 系统资源能够提供对整个系统非常有用的附加功能。某些系统资 源已在前面章节中列出。除此之外，还包括乘法器、抽取滤波器、 开关电压泵、低压检测和上电复位 （POR）。下面内容介绍了每 种系统资源的优势： ■ ■ 数字时钟分频器能够提供三个可自定义的时钟频率，以便在应 用中使用。这些时钟既可被路由到数字系统，又可被路由到模 拟系统。通过将数字 PSoC 模块作为时钟分频器使用，可以生 成更多时钟。 乘累加（MAC）资源能够提供具有 32 位累加运算能力的 8 位快 速乘法器，以便协助通用计算和数字滤波器。 ■ ■ 抽取滤波器能够针对数字信号处理应用（包括创建Delta Sigma ADC）提供自定义的硬件滤波器。 I2C 模块通过两条线路提供了 100 kHz 和 400 kHz 的通信。支持 从 / 主和多主接口。 ■ 低压检测 （LVD）中断可以在电压下降时向应用发出信号，而 高级 POR 电路则能够消除系统监控方面的需要。 ■ 1.3 V 的内部参考电压为 ADC、DAC 等模拟系统提供了一个绝 对的参考电压。 ■ 集成开关电压泵通过单个1.2 V的电池可生成正常的工作电压， 从而提供一个低成本的升压转换器。 PSoC 器件特性 根据 PSoC 器件的特性，数字和模拟系统可具有 16、 8 或 4 个数字模块，以及 12、 6 或 4 个模拟模块。第 6 页上的表 1 列出了特定 PSoC 器件系列所提供的资源。本数据手册中介绍的 PSoC 器件是该表中突出显示的器件。 表 1. PSoC 器件特性 数字 I/O PSoC 器件型号 CY8C29x66 多达 64 个 CY8C28xxx 多达 44 个 CY8C27x43 多达 44 个 CY8C24x94 多达 56 个 数字 行 4 数字 模块 16 模拟 输入 多达 12 个 模拟 输出 4 多达 3 个 多达 12 个 多达 44 个 多达 4 个 2 8 4 多达 12 个 1 4 2 多达 48 个 模拟 列 4 模拟 模块 12 多达 6 个 多达 12 + 4[2] 4 12 2 6 SRAM 大小 2K 闪存 大小 32K 1K 16 K 256 16K 1K 16K CY8C24x23A 多达 24 个 1 4 多达 12 个 2 2 6 256 4K CY8C23x33 多达 26 个 1 4 多达 12 个 2 2 4 256 8K CY8C22x45 多达 38 个 2 8 多达 38 个 0 4 6[2] 1K 16K [2] 512 8K CY8C21x45 多达 24 个 1 4 多达 24 个 0 4 6 CY8C21x34 多达 28 个 1 4 多达 28 个 0 2 4[2] 512 8K CY8C21x23 多达 16 个 1 4 多达 8 个 0 2 4[2] 256 4K CY8C20x34 多达 28 个 0 0 多达 28 个 0 0 3[2、 3] 512 8K CY8C20xx6 多达 36 个 0 0 多达 36 个 0 0 3[2、 3] 多达 2 K 多达 32 K 注释： 2. 有限的模拟功能。 3. 两个模拟模块和一个 CapSense®。 文档编号：001-94553 版本 *A 页 6/69 CY8C24123A CY8C24223A CY8C24423A 入门 CYPros 顾问 有关详细信息及详细的编程信息，请参见 PSoC® 技术参考手册。 从技术协助到完整的 PSoC 设计，经过得到认证的 PSoC 顾问 能够提供一切支持。要联系或成为 PSoC 顾问，请访问 CYPros 顾问网站。 如需最新的订购、封装和电气规范信息，请参见网站上最新的 PSoC 器件数据手册。 应用笔记 解决方案库 赛普拉斯应用笔记是对各种各样的 PSoC 设计方案提供的完美介 绍。 请访问我们的 以解决方案为中心且内容持续更新的设计库。您 可以从中找到各种应用设计，包括有助于快速完成设计的固件和 硬件设计文件。 开发套件 技术支持 PSoC 开发套件可在线获得，也可以从不断增加的地区和全球分 销商（包括 Arrow、Avnet、Digi-Key、Farnell、Future Electronics 和 Newark）那里获得。 也可以在线获得技术支持 （包括可搜索的知识库文章和技术论 坛）。如果找不到问题的答案，请致电 1-800-541-4736 联系技 术支持。 培训 网址 www.cypress.com 下所在的在线免费 PSoC 技术培训 （按 需提供的培训、在线研讨会和专题讨论会）包含了有助于您进行 设计的大量主题和技能。 文档编号：001-94553 版本 *A 页 7/69 CY8C24123A CY8C24223A CY8C24423A 开发工具 PSoC Designer™ 是革新的集成开发环境 （IDE），您可以用来 自定义 PSoC 以满足特定的应用需求。PSoC Designer 软件可加 快系统的设计和上市进程。在拖放式设计环境中使用预先设定的 模拟和数字外设库 （也称为用户模块）来开发您的应用程序。然 后，利用动态生成的应用编程接口 （API）代码库来自定义您的 设计。最后，使用集成调试环境 （包括在线仿真和标准的软件调 试功能）来调试并测试您的设计。 PSoC Designer 包括： 代码生成工具 这些代码生成工具能够在 PSoC Designer 界面内无缝工作，并已 采用一整套调试工具进行测试 . 您可以使用 C 语言、汇编语言或 两者进行开发设计。 汇编器。汇编器可使汇编代码与 C 语言代码无缝合并。链接库会 自动使用绝对寻址，或在相对模式下进行编译，然后与其他软件 模块连接，以实现绝对寻址。 ■ 应用编辑器图形用户界面 （GUI），用于配置和动态重新配置 器件和用户模块 ■ 内容丰富的用户模块目录 C 语言编译器。C 语言编译器支持 PSoC 系列器件。这些产品可 让您为 PSoC 系列器件创建完整的 C 语言程序。优化的 C 语言 编译器能够对 PSoC 架构提供 C 语言的所有功能。此外，还提供 了各个嵌入式库。这些库能够提供端口和总线操作、标准键盘和 显示器支持，以及扩展的数学功能。 ■ 集成的源码编辑器 （C 语言和汇编语言） 调试器 ■ 免费的 C 语言编译器 （无大小限制或时间限制） ■ 内置调试器 ■ 在线仿真 PSoC Designer 提供的调试环境具有硬件在线仿真功能，不仅可 以提供 PSoC 器件的内部视图，而且可让您在物理系统中测试程 序。借助调试器命令，可对数据存储器进行读 / 编程及读 / 写操 作，对 I/O 寄存器进行读 / 写操作。可对 CPU 寄存器进行读写操 作、设置和清除断点，以及提供程序运行、暂停和步进控制。调 试器还可让您创建相关寄存器和存储器位置的跟踪缓冲器。 通信接口内置支持： 2 ❐ 硬件和软件 I C 从设备和主设备 ❐ 全速 USB 2.0 ❐ 最多四个全双工通用异步收发器（UART）、SPI 主设备和从 设备及无线 PSoC Designer 支持 PSoC 1 器件的整个库，并可在 Windows XP、 Windows Vista 和 Windows 7 操作系统上运行。 ■ 在线帮助系统 在线帮助系统可提供上下文关联的在线帮助。每个功能子系统都 有上下文关联的帮助，以便提供程式化的快速参考。此外，为了 协助设计人员，该系统还提供了相关的教程和常见问题解答链 接，以及在线支持论坛链接。 PSoC Designer 软件子系统 在线仿真器 设计入口 功能强大的低成本在线仿真器 （ICE）可支持开发工作。该工具 可以编程单个器件。 在芯片级视图中，选择需要使用的基本器件。然后选择不同的板 上模拟和数字组件 （又称用户模块）。这些组件采用了 PSoC 模 块。例 如，用 户 模 块 有 模 数 转 换 器 （ADC） 、数 模 转 换 器 （DAC） 、放大器和滤波器。为所选应用配置用户模块，且将它 们互连并连接至适当的引脚。然后生成项目。这样会在项目中加 入 API 和库，您可以使用它们来对应用进行编程。 仿真器包含一个通过 USB 端口连接到 PC 的基本装置。这个基本 装置是通用的，它能够与所有的 PSoC 器件一起使用。每个器件 系列的仿真转接板 （Emulation Pod）都可单独购买。仿真转接 板取代了目标电路板中的 PSoC 器件并可执行全速 （24 MHz） 操作。 通过此工具，用户还可以轻松开发多个配置和动态重新配置。利 用动态重新配置，可在运行时更改配置。本质上，这样让您能够 使用超过 100% 的 PSoC 特定应用资源。 文档编号：001-94553 版本 *A 页 8/69 CY8C24123A CY8C24223A CY8C24423A 使用 PSoC Designer 进行设计 PSoC 器件的开发过程不同于传统固定功能微处理器的。可配置 的模拟和数字硬件模块赋予 PSoC 架构独特的灵活性，有助于在 开发期间管理规范变更，并降低库存成本。这些可配置的资源 （称为 PSoC 模块）能够实现许多用户可选的功能。 PSoC 开发 过程如下： 6. 选择用户模块。 7. 配置用户模块。 8. 组织和连接。 9. 生成、验证和调试。 选择用户模块 PSoC Designer 提供了一个预建且预测试的硬件外设组件库，被 称为 “ 用户模块 ”。使用用户模块可使选择和实现外设器件（包 括模拟和数字器件）变得非常简单。 配置用户模块 所选择的每个用户模块都能够建立基本寄存器设置用于实现所选 功能。此外，它们还提供参数和属性，以便您针对特定应用来自 定义精确配置。例如， PWM 用户模块能够配置一个或多个数字 PSoC 模块 （每 8 位分辨率使用一个模块）。借助这些参数，您 可以确定脉宽和占空比。根据所选应用配置相应的参数和属性。 您可以直接输入某个值或从下拉菜单中选择。数据手册中已经记 录好了所有用户模块，并且您可以在 PSoC Designer 软件中或赛 普拉斯网站上直接查询。这些用户模块数据手册介绍了用户模块 的内部操作并提供了性能规范。每个数据手册均描述了各个用户 模块参数的用途，以及成功实现设计所需要的其他信息。 文档编号：001-94553 版本 *A 组织和连接 通过将用户模块互连，并与 I/O 引脚连接，您可以在芯片级构建 信号链。通过选择、配置和布线等操作，您可以全面控制所有的 片上资源。 生成、验证和调试 当测试硬件配置准备就绪或接下来要开发项目代码时，请执行 “ 生成配置文件 ” 这一步骤。这样会使 PSoC Designer 生成源 代码，该源代码会自动按照您的规范配置器件，并为系统提供软 件。生成的代码提供了带有高级函数的 API，用于在运行时控制 并响应硬件事件。同时，还提供了可根据需要调整的中断服务子 程序。 完善的代码开发环境可让您使用 C 语言和 / 或汇编语言来开发和 自定义应用。 开发过程的最后一步是在 PSoC Designer 的调 试器 （单击 Connect 图标进行访问）中完成的。 PSoC Designer 会将 HEX 文件下载到全速运行的在线仿真器 （ICE）中。 PSoC Designer 的调试功能不差于具有类似功能但成本高出数倍的系统。除了传 统的单步执行、运行到断点以及监视变量等功能外，调试接口还 提供了大型跟踪缓冲器。这样，您可以定义复杂的断点事件，如 监控地址和数据总线值、存储器位置以及外部信号。 页 9/69 CY8C24123A CY8C24223A CY8C24423A 引脚分布 本节说明、列出并阐释了 CY8C24x23A PSoC 器件的引脚和引脚分布配置。（带 “P” 标签的）任何端口引脚均能用作为数字 I/O （VSS、 VDD、 SMP 和 XRES 引脚除外）。 8 引脚器件的引脚分布 表 2. 8 引脚 PDIP 和 SOIC 引脚 编号 类型 1 2 3 数字 I/O I/O I/O 4 5 I/O 6 7 8 模拟 I/O I/O I I 电源 P0[5] P0[3] P1[1] VSS P1[0] 电源 I/O I/O 引脚 名称 P0[2] P0[4] VDD 说明 模拟列复用器输入和列输出 模拟列复用器输入和列输出 晶振输入 （XTALin）、 I2C 串行时钟 （SCL）、 ISSP-SCLK[4] 接地 晶振输出 （XTALout）、 I2C 串行数据 （SDA）、 ISSP-SDATA[4] 模拟列复用器输入 模拟列复用器输入 供电电压 图 4. CY8C24123A 8 引脚 PSoC 器件 A, IO, P0[5] A, IO, P0[3] I2C SCL, XTALin, P1[1] VSS 8 2 PDIP 7 3 SOIC 6 1 4 5 VDD P0[4], A, I P0[2], A, I P1[0], XTALout, I2C SDA 注意：A = 模拟， I = 输入、 O = 输出。 注释： 4. 这些都是 ISSP 引脚，它们在上电复位时并非处于高阻态模式。有关详细信息，请参见 《PSoC 技术参考手册》。 文档编号：001-94553 版本 *A 页 10/69 CY8C24123A CY8C24223A CY8C24423A 20 引脚器件的引脚分布 表 3. 20-PDIP、 SSOP 和 SOIC 引脚 编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 类型 数字 I/O I/O I/O I/O 模拟 I I/O I/O I 电源 I/O I/O I/O I/O 电源 I/O I/O I/O I/O 输入 引脚 名称 P0[7] P0[5] P0[3] P0[1] SMP P1[7] P1[5] P1[3] P1[1] VSS P1[0] P1[2] P1[4] P1[6] XRES 说明 模拟列复用器输入 模拟列复用器输入和列输出 模拟列复用器输入和列输出 模拟列复用器输入 SMP 连接至所需的外部组件 I2C SCL I2C SDA 1 20 VDD 2 19 P0[6], A, I A, IO, P0[3] 3 18 A, I, P0[1] 4 PDIP 17 P0[4], A, I P0[2], A, I SSOP 16 P0[0], A, I 15 XRES 14 P1[6] SMP 5 I2C SCL, P1[7] 6 I2C SDA, P1[5] 7 P1[3] 8 13 P1[4], EXTCLK I2C SCL, XTALin, P1[1] 9 12 VSS 10 11 P1[2] P1[0], XTALout, I2C SDA SOIC 可选外部时钟输入 （EXTCLK） 采用内部下拉电阻的高电平有效外部复位 I/O I P0[0] 模拟列复用器输入 17 I/O I P0[2] 模拟列复用器输入 18 I/O I P0[4] 模拟列复用器输入 19 I/O I P0[6] 模拟列复用器输入 VDD 供电电压 电源 A, I, P0[7] A, IO, P0[5] XTALin、 I2C SCL、 ISSP-SCLK[5] 接地。 XTALout、 I2C SDA、 ISSP-SDATA[5] 16 20 图 5. CY8C24223A 20 引脚 PSoC 器件 注意： A = 模拟、 I = 输入和 O = 输出。 注释： 5. 这些是 ISSP 引脚，它们在上电复位时不处于高阻态模式。有关详细信息，请参见 《PSoC 技术参考手册》。 文档编号：001-94553 版本 *A 页 11/69 CY8C24123A CY8C24223A CY8C24423A 28 引脚器件的引脚分布 表 4. 28 引脚 PDIP、 SSOP 和 SOIC 引脚 编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 类型 数字 I/O I/O I/O I/O I/O I/O I/O I/O 模拟 I I/O I/O I I I 电源 I/O I/O I/O I/O 电源 I/O I/O I/O I/O 输入 I/O I/O I/O I/O I/O I/O I/O I/O I I I I I I 电源 引脚名 称 P0[7] P0[5] P0[3] P0[1] P2[7] P2[5] P2[3] P2[1] SMP P1[7] P1[5] P1[3] P1[1] VSS P1[0] P1[2] P1[4] P1[6] XRES P2[0] P2[2] P2[4] P2[6] P0[0] P0[2] P0[4] P0[6] VDD 说明 模拟列复用器输入 模拟列复用器输入和列输出 模拟列复用器输入和列输出 模拟列复用器输入 直接开关电容模块输入 直接开关电容模块输入 SMP 连接至所需的外部组件 I2C SCL I2C SDA 图 6. CY8C24423A 28 引脚 PSoC 器件 A, I, P0[7] 1 28 VDD A, IO, P0[5] 2 27 P0[6], A, I A, IO, P0[3] 3 26 P0[4], A, I A, I, P0[1] 4 25 P0[2], A, I P2[7] 5 24 P0[0], A, I P2[5] 6 PDIP 23 P2[6], External VRef A, I, P2[3] 7 22 P2[4], External AGND A, I, P2[1] 8 SSOP 21 P2[2], A, I SMP 9 20 P2[0], A, I I2CSCL, P1[7] 10 19 XRES I2C SDA, P1[5] 11 18 P1[6] P1[3] 12 17 P1[4], EXTCLK I2C SCL, XTALin, P1[1] 13 16 P1[2] VSS 14 15 P1[0], XTALout, I2C SDA SOIC XTALin、 I2C SCL、 ISSP-SCLK[6] 接地。 XTALout、 I2C SDA、 ISSP-SDATA[6] 可选的 EXTCLK 采用内部下拉电阻的高电平有效外部复位 直接开关电容模块输入 直接开关电容模块输入 外部模拟接地 （AGND） 外部电压参考 （VREF） 模拟列复用器输入 模拟列复用器输入 模拟列复用器输入 模拟列复用器输入 供电电压 不能用于生产 注意：A = 模拟， I = 输入和 O = 输出。 注释： 6. 这些是 ISSP 引脚，它们在上电复位时并非处于 High Z 模式。有关详细信息，请参见 《PSoC 技术参考手册》。 文档编号：001-94553 版本 *A 页 12/69 CY8C24123A CY8C24223A CY8C24423A 32 引脚器件的引脚分布 表 5. 32 引脚 QFN[7] 输入 I/O I/O I/O I/O I/O I/O I I I/O I/O I I I I 电源 I I/O I/O I P0[3], A, IO P0[5], A, IO P0[7], A, I VDD P0[6], A, I P0[4], A, I NC 31 30 29 28 26 25 27 P0[1], A, I 32 23 P0[0], A, I A, I, P2[3] 3 22 P2[6], External VRef 21 P2[4], External AGND 20 P2[2], A, I 24 P0[2], A, I A, I, P2[1] 4 VSS 5 SMP 6 19 P2[0], A, I I2C SCL, P1[7] 7 18 XRES I2C SDA, P1[5] 8 17 P1[6] QFN 13 14 15 16 P1[2] EXTCLK, P1[4] NC (Top View) I2C SDA, XTALout, P1[0] 可选的 EXTCLK 无连接。引脚必须处于悬空状态 2 12 I/O XTALin、 I2C SCL、 ISSP-SCLK[8] 接地 XTALout、 I2C SDA、 ISSP-SDATA[8] 1 P2[5] 11 电源 I/O I/O I/O 无连接。引脚必须处于悬空状态 P2[7] I2C SCL, XTALin, P1[1] VSS I/O I/O 直接开关电容模块输入 直接开关电容模块输入 接地 SMP 连接至所需的外部组件 I2C SCL I2C SDA 图 7. CY8C24423A 32 引脚 PSoC 器件 9 I/O I/O P2[7] P2[5] P2[3] P2[1] VSS SMP P1[7] P1[5] NC P1[3] P1[1] VSS P1[0] P1[2] P1[4] NC P1[6] XRES P2[0] P2[2] P2[4] P2[6] P0[0] P0[2] NC P0[4] P0[6] VDD P0[7] P0[5] P0[3] P0[1] 说明 10 I I 电源 电源 I/O I/O I/O I/O 引脚 名称 模拟 NC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 类型 数字 I/O I/O I/O I/O P1[3] 引脚 编号 采用内部下拉电阻的高电平有效外部复位 直接开关电容模块输入 直接开关电容模块输入 外部 AGND 外部 VREF 模拟列复用器输入 模拟列复用器输入 无连接。引脚必须处于悬空状态 模拟列复用器输入 模拟列复用器输入 供电电压 模拟列复用器输入 模拟列复用器输入和列输出 模拟列复用器输入和列输出 模拟列复用器输入 注意：A = 模拟， I = 输入、 O = 输出。 注释： 7. QFN 封装上的中心焊盘必须接地 （VSS），以获得最佳的机械、热学和电气性能。如果中心焊盘未接地，则必须使其处于电气悬空状态，不能连接到其他任何 信号。 8. 这些是 ISSP 引脚，它们在上电复位时不处于高阻态模式。有关详细信息，请参见 《PSoC 技术参考手册》。 文档编号：001-94553 版本 *A 页 13/69 CY8C24123A CY8C24223A CY8C24423A 56 引脚器件的引脚分布 56 引脚 SSOP 器件用于 CY8C24000A 片上调试 （OCD） PSoC 器件。 注意：此器件仅用于在线调试。不能用于生产。 表 6. 56 引脚 SSOP OCD 引脚 编号 类型 数字 模拟 引脚名 称 说明 1 NC 无连接。引脚必须处于悬空状态 2 I/O I P0[7] 模拟列复用器输入 3 I/O I P0[5] 模拟列复用器输入和列输出 4 I/O I P0[3] 模拟列复用器输入和列输出 5 I/O I P0[1] 模拟列复用器输入 6 I/O P2[7] 7 I/O P2[5] 8 I/O I P2[3] 直接开关电容模块输入 9 I/O I P2[1] 直接开关电容模块输入 10 NC 无连接。引脚必须处于悬空状态 11 NC 无连接。引脚必须处于悬空状态 12 NC 无连接。引脚必须处于悬空状态 13 NC 无连接。引脚必须处于悬空状态 14 OCD OCDE OCD 偶数据 I/O 15 OCD OCDO OCD 奇数据输出 16 SMP 电源 SMP 连接至所需的外部组件 17 NC 无连接。引脚必须处于悬空状态 18 NC 无连接。引脚必须处于悬空状态 19 NC 无连接。引脚必须处于悬空状态 20 NC 无连接。引脚必须处于悬空状态 21 NC 无连接。引脚必须处于悬空状态 22 NC 无连接。引脚必须处于悬空状态 23 I/O P1[7] I2C SCL 24 I/O P1[5] I2C SDA 25 NC 无连接。引脚必须处于悬空状态 26 I/O P1[3] 27 I/O P1[1] XTALin、 I2C SCL、 ISSP-SCLK[9] 28 VDD 电源 供电电压 29 NC 无连接。引脚必须处于悬空状态 30 NC 无连接。引脚必须处于悬空状态 31 I/O P1[0] XTALout、 I2C SDA、 ISSP-SDATA[9] 32 I/O P1[2] 33 I/O P1[4] 可选的 EXTCLK 34 I/O P1[6] 35 NC 无连接。引脚必须处于悬空状态 36 NC 无连接。引脚必须处于悬空状态 37 NC 无连接。引脚必须处于悬空状态 38 NC 无连接。引脚必须处于悬空状态 39 NC 无连接。引脚必须处于悬空状态 40 NC 无连接。引脚必须处于悬空状态 41 XRES 输入 采用内部下拉电阻的高电平有效外部复位。 42 OCD HCLK OCD 高速时钟输出。 43 OCD CCLK OCD CPU 时钟输出。 44 NC 无连接。引脚必须处于悬空状态 45 NC 无连接。引脚必须处于悬空状态 46 NC 无连接。引脚必须处于悬空状态 47 NC 无连接。引脚必须处于悬空状态 48 I/O I P2[0] 直接开关电容模块输入。 49 I/O I P2[2] 直接开关电容模块输入。 50 I/O P2[4] 外部 AGND。 51 I/O P2[6] 外部 VREF。 52 I/O I P0[0] 模拟列复用器输入。 53 I/O I P0[2] 模拟列复用器输入和列输出。 54 I/O I P0[4] 模拟列复用器输入和列输出。 55 I/O I P0[6] 模拟列复用器输入。 VDD 56 电源 供电电压。 注意： A = 模拟、 I = 输入、 O = 输出和 OCD = 片上调试。 图 8. CY8C24000A 56 引脚 PSoC 器件 NC AI, P0[7] AIO, P0[5] AIO, P0[3] AI, P0[1] P2[7] P2[5] AI, P2[3] AI, P2[1] NC NC NC NC 56 55 54 53 1 2 3 4 5 6 7 8 9 10 11 12 13 OCDE OCDO SMP NC NC NC NC NC NC I2C SCL, P1[7] 14 15 16 17 I2C SDA, P1[5] NC P1[3] SCLK, I2C SCL, XTALIn, P1[1] VSS 24 25 26 27 28 18 19 20 21 22 23 SSOP 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 VDD P0[6], AI P0[4], AIO P0[2], AIO P0[0], AI P2[6], External VRef P2[4], External AGND P2[2], AI P2[0], AI NC NC NC NC CCLK HCLK XRES NC NC NC NC NC NC P1[6] P1[4], EXTCLK P1[2] P1[0], XTALOut, I2C SDA, SDATA NC NC 注释： 9. 这些是 ISSP 引脚，它们在上电复位时并非处于 High Z 模式。有关详细信息，请参见 《PSoC 技术参考手册》。 文档编号：001-94553 版本 *A 页 14/69 CY8C24123A CY8C24223A CY8C24423A 寄存器参考 本节列出了 CY8C24x23A PSoC 器件中的各个寄存器。更多有关寄存器的信息，请查看 PSoC 可编程片上系统参考手册。 寄存器规范 寄存器映射表 所使用的缩略语 PSoC 器件共有 512 个字节的寄存器地址空间。该寄存器空间 （也称 I/O 空间）被分为两个组，分别为组 0 和组 1。标记寄存 器 （CPU_F）中的 XOI 位用于确定用户当前位于哪个组。 XOI 位被设置时，用户位于组 1 中。 下表列出了本节中特定的寄存器规范。 表 7. 缩略词 规范 说明 R 读取寄存器或位 W 写入寄存器或位 L 逻辑寄存器或位 C 可清除的寄存器或位 # 由位决定的访问 文档编号：001-94553 版本 *A 注意：在以下寄存器映射表中，空白字段为保留字段，请勿访问 这些字段。 页 15/69 CY8C24123A CY8C24223A CY8C24423A 表 8. 寄存器映射组 0 表格：用户空间 名称 PRT0DR 地址 （0，十六进制） 00 访问 RW PRT0IE 01 PRT0GS 02 PRT0DM2 名称 地址 （0，十六进制） 访问 40 名称 ASC10CR0 地址 （0，十六进制） 访问 80 RW RW 41 ASC10CR1 81 RW C1 RW 42 ASC10CR2 82 RW C2 03 RW 43 ASC10CR3 83 RW C3 PRT1DR 04 RW 44 ASD11CR0 84 RW C4 PRT1IE 05 RW 45 ASD11CR1 85 RW C5 PRT1GS 06 RW 46 ASD11CR2 86 RW C6 PRT1DM2 07 RW 47 ASD11CR3 87 RW C7 PRT2DR 08 RW 48 88 C8 PRT2IE 09 RW 49 89 C9 PRT2GS 0A RW 4A 8A CA PRT2DM2 0B RW 4B 8B CB 0C 4C 8C CC 0D 4D 8D CD 0E 4E 8E CE 0F 4F 8F 10 50 ASD20CR0 90 RW D0 11 51 ASD20CR1 91 RW D1 12 52 ASD20CR2 92 RW D2 13 53 ASD20CR3 93 RW D3 14 54 ASC21CR0 94 RW D4 15 55 ASC21CR1 95 RW 16 56 ASC21CR2 96 RW I2C_CFG D6 RW 17 57 ASC21CR3 97 RW I2C_SCR D7 # 18 58 98 I2C_DR D8 RW 19 59 99 I2C_MSCR D9 # 1A 5A 9A INT_CLR0 DA RW 1B 5B 9B INT_CLR1 DB RW 1C 5C 9C 1D 5D 9D INT_CLR3 DD RW 1E 5E 9E INT_MSK3 DE RW 1F 5F 9F AMX_IN 60 RW 名称 地址 （0，十六进制） 访问 C0 CF D5 DC DF DBB00DR0 20 # A0 INT_MSK0 E0 RW DBB00DR1 21 W 61 A1 INT_MSK1 E1 RW DBB00DR2 22 RW 62 A2 INT_VC E2 RC DBB00CR0 23 # ARF_CR 63 RW A3 RES_WDT E3 W DBB01DR0 24 # CMP_CR0 64 # A4 DEC_DH E4 RC DBB01DR1 25 W ASY_CR 65 # A5 DEC_DL E5 RC DBB01DR2 26 RW CMP_CR1 66 RW A6 DEC_CR0 E6 RW DBB01CR0 27 # 67 A7 DEC_CR1 E7 RW DCB02DR0 28 # 68 A8 MUL_X E8 W DCB02DR1 29 W 69 A9 MUL_Y E9 W DCB02DR2 2A RW 6A AA MUL_DH EA R DCB02CR0 2B # 6B AB MUL_DL EB R DCB03DR0 2C # 6C AC ACC_DR1 EC RW DCB03DR1 2D W 6D AD ACC_DR0 ED RW DCB03DR2 2E RW 6E AE ACC_DR3 EE RW DCB03CR0 2F # 6F AF ACC_DR2 EF RW 30 ACB00CR3 70 RW RDI0RI B0 RW F0 31 ACB00CR0 71 RW RDI0SYN B1 RW F1 32 ACB00CR1 72 RW RDI0IS B2 RW F2 33 ACB00CR2 73 RW RDI0LT0 B3 RW F3 34 ACB01CR3 74 RW RDI0LT1 B4 RW F4 35 ACB01CR0 75 RW RDI0RO0 B5 RW F5 36 ACB01CR1 76 RW RDI0RO1 B6 RW 37 ACB01CR2 77 RW B7 F6 CPU_F F7 RL 38 78 B8 F8 39 79 B9 F9 3A 7A BA FA 3B 7B BB FB 3C 7C BC FC 3D 7D BD 3E 7E BE CPU_SCR1 FE # 3F 7F BF CPU_SCR0 FF # 空白字段均被保留，不能访问这些字段。 文档编号：001-94553 版本 *A FD # 表示由位决定的访问。 页 16/69 CY8C24123A CY8C24223A CY8C24423A 表 0-1. 寄存器映射组 1 表：配置空间 名称 PRT0DM0 地址 （1，十六进制） 访问 00 RW PRT0DM1 01 RW PRT0IC0 02 RW PRT0IC1 03 PRT1DM0 名称 地址 （1，十六进制） 40 访问 名称 ASC10CR0 地址 （1，十六进制） 80 访问 RW 名称 地址 （1，十六进制） C0 访问 41 ASC10CR1 81 RW C1 42 ASC10CR2 82 RW C2 RW 43 ASC10CR3 83 RW C3 04 RW 44 ASD11CR0 84 RW C4 PRT1DM1 05 RW 45 ASD11CR1 85 RW C5 PRT1IC0 06 RW 46 ASD11CR2 86 RW C6 PRT1IC1 07 RW 47 ASD11CR3 87 RW C7 PRT2DM0 08 RW 48 88 C8 PRT2DM1 09 RW 49 89 C9 PRT2IC0 0A RW 4A 8A CA PRT2IC1 0B RW 4B 8B CB 0C 4C 8C CC 0D 4D 8D CD 0E 4E 8E CE 0F 4F 8F 10 50 ASD20CR0 90 RW GDI_O_IN D0 RW 11 51 ASD20CR1 91 RW GDI_E_IN D1 RW 12 52 ASD20CR2 92 RW GDI_O_OU D2 RW 13 53 ASD20CR3 93 RW GDI_E_OU D3 RW 14 54 ASC21CR0 94 RW D4 15 55 ASC21CR1 95 RW D5 16 56 ASC21CR2 96 RW D6 17 57 ASC21CR3 97 RW D7 18 58 98 D8 19 59 99 D9 1A 5A 9A DA 1B 5B 9B DB 1C 5C 9C 1D 5D 9D OSC_GO_EN DD RW 1E 5E 9E OSC_CR4 DE RW 1F 5F 9F OSC_CR3 DF RW CF DC DBB00FN 20 RW CLK_CR0 60 RW A0 OSC_CR0 E0 RW DBB00IN 21 RW CLK_CR1 61 RW A1 OSC_CR1 E1 RW DBB00OU 22 RW ABF_CR0 62 RW A2 OSC_CR2 E2 RW AMD_CR0 63 RW A3 VLT_CR E3 RW VLT_CMP E4 R 23 DBB01FN 24 RW 64 A4 DBB01IN 25 RW 65 A5 E5 DBB01OU 26 RW E6 27 AMD_CR1 66 RW A6 ALT_CR0 67 RW A7 E7 DCB02FN 28 RW 68 A8 IMO_TR E8 W DCB02IN 29 RW 69 A9 ILO_TR E9 W DCB02OU 2A RW 6A AA BDG_TR EA RW 6B AB ECO_TR EB W 2B DCB03FN 2C RW 6C AC EC DCB03IN 2D RW 6D AD ED DCB03OU 2E RW 6E AE EE 6F AF 2F EF 30 ACB00CR3 70 RW RDI0RI B0 RW F0 31 ACB00CR0 71 RW RDI0SYN B1 RW F1 32 ACB00CR1 72 RW RDI0IS B2 RW F2 33 ACB00CR2 73 RW RDI0LT0 B3 RW F3 34 ACB01CR3 74 RW RDI0LT1 B4 RW F4 35 ACB01CR0 75 RW RDI0RO0 B5 RW F5 36 ACB01CR1 76 RW RDI0RO1 B6 RW 37 ACB01CR2 77 RW B7 F6 CPU_F F7 RL 38 78 B8 F8 39 79 B9 F9 3A 7A BA FA 3B 7B BB FB 3C 7C BC FC 3D 7D BD 3E 7E BE CPU_SCR1 FE # 3F 7F BF CPU_SCR0 FF # 空白字段均被保留，不能访问这些字段。 文档编号：001-94553 版本 *A FD # 表示由位决定的访问。 页 17/69 CY8C24123A CY8C24223A CY8C24423A 电气规范 本节提供了 CY8C24x23A PSoC 器件的直流和交流电气规范。有关最新的电气规范，请通过访问网站 http://www.cypress.com，检 查您是否有最新的数据手册。 除非另有说明，规范的适用温度为 –40 °C TA 85 °C 和 TJ 100 °C。 有关 SLIMO 模式下 IMO 电气规范的信息，请参见第 37 页上的表 29。 图 9. 电压与 CPU 频率 图 10. IMO 频率调整选项 5.25 SLIMO Mode = 0 5.25 SLIMO Mode=1 4.75 Vdd Voltage Vdd Voltage l id g Va ratin n pe io O Reg 4.75 3.60 3.00 3.00 2.40 2.40 93 kHz 12 MHz 3 MHz 24 MHz SLIMO Mode=0 SLIMO SLIMO Mode=1 Mode=0 SLIMO SLIMO Mode=1 Mode=1 93 kHz 6 MHz 12 MHz 24 MHz IM OFrequency CPUFreque ncy 最大绝对额定值 超过最大额定值可能会缩短器件的使用寿命。用户指引未经过测试。 表 9. 绝对最大额定值 符号 TSTG 说明 存放温度 最小值 –55 典型值 25 最大值 +100 单位 °C TBAKETEMP 烘烤温度 – 125 °C tBAKETIME 烘烤时间 – 小时 TA VDD VIO VIOZ IMIO ESD LU 加电时的环境温度 相对于 VSS 的 VDD 供电电压 直流输入电压 应用于三态的直流电压 任意端口引脚上的最大输入电流 静电放电电压 栓锁电流 请参见 封装标签 –40 –0.5 VSS – 0.5 VSS – 0.5 –25 2000 – 请参见 封装标签 72 – – – – – – – +85 +6.0 VDD + 0.5 VDD + 0.5 +50 – 200 °C V V V mA V mA 文档编号：001-94553 版本 *A 注释 存放温度越高，数据保留时间就 越短。推荐的存放温度为 +25 °C ± 25 °C。存放温度长期保持在 65 °C 以上会降低可靠性。 人体模型 ESD 页 18/69 CY8C24123A CY8C24223A CY8C24423A 工作温度 表 10. 工作温度 符号 TA TJ 说明 环境温度 结温 最小值 –40 –40 典型值 – – 最大值 +85 +100 单位 °C °C 注释 从环境温度到结温的温度升高情况因 封装不同而有所变化。请参见第 57 页上的表 48。您必须限制功耗以满足 此要求。 直流电气特性 直流芯片级规范 表 11 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V，–40 °C TA 85 °C，3.0 V ~ 3.6 V，且 –40 °C TA 85 °C 或 2.4 V ~ 3.0 V，且 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、 3.3 V 或 2.7 V，这些参数仅供设计 指导使用。 表 11. 直流芯片级规范 符号 VDD 供电电压 最小值 2.4 典型值 – 最大值 5.25 单位 V IDD 供电电流 – 5 8 mA IDD3 供电电流 – 3.3 6.0 mA IDD27 供电电流 – 2 4 mA ISB 使用 POR、 LVD、睡眠定时器以及 WDT 的睡眠 （模式）电流。 [10] – 3 6.5 µA ISBH 在高温条件下使用 POR、 LVD、睡眠定时器和 WDT 时的睡眠 （模式）电流。[10] 使用 POR、 LVD、睡眠定时器、 WDT 和外部晶 振时的睡眠 （模式）电流。 [10] – 4 25 µA – 4 7.5 µA – 5 26 µA ISBXTL 说明 ISBXTLH 在高温条件下使用 POR、 LVD、睡眠定时器、 WDT 和外部晶振时的睡眠 （模式）电流。 [10] VREF 参考电压 （带隙） 1.28 1.30 1.32 V VREF27 参考电压 （带隙） 1.16 1.30 1.32 V 注释 请参见直流 POR 和 LVD 规范，第 35 页 上的表 26。 条件为 VDD = 5.0 V、TA = 25 °C、CPU = 3 MHz、 SYSCLK 倍频器被禁用、 VC1 = 1.5 MHz、 VC2 = 93.75 kHz、 VC3 = 93.75 kHz、模拟电源 = 关闭 SLIMO 模式 = 0。 IMO = 24 MHz 条件为 VDD = 3.3 V、 TA= 25 °C、 CPU = 3 MHz、 SYSCLK 倍频器被禁 用，VC1 = 1.5 MHz、VC2 = 93.75 kHz、 VC3 = 93.75 kHz、模拟电源 = 关闭。 SLIMO 模式 = 0。 IMO = 24 MHz 条件为 VDD = 2.7 V、TA = 25 °C、CPU = 0.75 MHz、 SYSCLK 倍频器被禁用、 VC1 = 0.375 MHz、 VC2 = 23.44 kHz、 VC3 = 0.09 kHz、模拟电源 = 关闭。 SLIMO 模式 = 1。 IMO = 6 MHz 条件为带有内部低速振荡器、 VDD = 3.3 V、 –40 °C TA 55 °C、 模拟电源 = 关闭 条件为内部低速振荡器， VDD = 3.3 V、 55 °C < TA 85 °C、模拟电源 = 关闭 条件为使用适当负载且最大功耗为 1 µW 的 32.768 kHz 晶振。 VDD = 3.3 V、 –40 °C TA 55 °C、 模拟电源 = 关闭 条件为使用适当负载且最大功耗为 1 µW 的 32.768 kHz 晶振。 VDD = 3.3 V、55 °C < TA 85 °C，模拟 电源 = 关闭 已针对相应的 VDD 进行调整。 VDD > 3.0 V 已针对相应的 VDD 进行调整。 VDD = 2.4 V ~ 3.0 V 注释： 10. 待机电流包含了系统稳定运行时所需要的所有功能 （POR、 LVD、 WDT、睡眠定时器）的电流。必须将它同类似功能处于启用状态的器件进行比较。 文档编号：001-94553 版本 *A 页 19/69 CY8C24123A CY8C24223A CY8C24423A GPIO 直流规范 下表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 12. 5 V 和 3.3 V 直流 GPIO 规范 符号 RPU RPD VOH 上拉电阻 下拉电阻 输出高电平 说明 最小值 典型值 4 5.6 4 5.6 VDD – 1.0 – 最大值 8 8 – 单位 kΩ kΩ V VOL 输出低电压 – – 0.75 V IOH 高电平拉电流 10 – – mA IOL 低电平灌电流 25 – – mA VIL VIH VH IIL CIN 输入低电平 输入高电平 输入迟滞 输入漏电流 （绝对值） 输入引脚上的电容负载 – 2.1 – – – – – 60 1 3.5 0.8 – – 10 V V mV nA pF COUT 输出引脚上的电容负载 – 3.5 10 pF 最大值 8 8 – 单位 kΩ kΩ V 注释 IOH = 10 mA， VDD = 4.75 ~ 5.25 V （偶数端口引脚上 （如：P0[2]、 P1[4]）的最大电流为 40 mA，奇数 端口引脚上 （如：P0[3]、 P1[5]）的 最大电流为 40 mA）。 IOH 预算的最 大总电流为 80 mA。 IOL = 25 mA， VDD = 4.75 ~ 5.25 V （偶数端口引脚 （如 P0[2]、 P1[4]） 上的最大电流为 100 mA，奇数端口 引脚上 （如 P0[3]、 P1[5]）的最大电 流为 100 mA）。预算 IOH 的最大总 电流为 150 mA。 VOH = VDD – 1.0 V，请参见 VOH 注解 中介绍的总电流限制 VOL = 0.75 V，请参见 VOL 注释中的 总电流限制 VDD = 3.0 ~ 5.25 V VDD = 3.0 ~ 5.25 V 粗略测试结果为 1 µA 取决于封装和引脚。 温度 = 25 °C 取决于封装和引脚。 温度 = 25 °C 表 13. 2.7 V GPIO 直流电气规范 符号 RPU RPD VOH 上拉电阻 下拉电阻 输出高电平 说明 VOL 输出低电平 – – 0.75 V IOH 高电平拉电流 2 – – mA VIL VIH VH IOL 输入低电平 输入高电平 输入迟滞 低电平灌电流 – 2.0 – 11.25 – – 90 – 0.75 – – – V V mV mA IIL CIN 输入漏电流 （绝对值） 输入引脚上的电容负载 – – 1 3.5 – 10 nA pF COUT 输出引脚上的电容负载 – 3.5 10 pF 文档编号：001-94553 版本 *A 最小值 典型值 4 5.6 4 5.6 VDD – 0.4 – 注释 IOH = 2 mA （典型值为 6.25 mA）， VDD = 2.4 ~ 3.0 V （最大电流为 16 mA，预算 IOH 的典型总电流为 50 mA）。 IOL = 11.25 mA、 VDD = 2.4 ~ 3.0 V （预算 IOL 的最大总电流为 90 mA）。 VOH = VDD – 0.4，请参见 VOH 注释 中总电流的限制。 VDD = 2.4 ~ 3.0 VDD = 2.4 ~ 3.0 VOL = 0.75 V，请参见 VOL 注释中总 电流的限制。 粗略测试结果为 1 µA 取决于封装和引脚。 温度 = 25 °C 取决于封装和引脚。 温度 = 25 °C 页 20/69 CY8C24123A CY8C24223A CY8C24423A 直流运算放大器规范 下表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 运算放大器既是模拟连续时间 PSoC 模块的组件，又是模拟开关电容 PSoC 模块的组件。许可的规范是在模拟连续时间 PSoC 模块 中测得的。典型参数的测量条件为：温度为 25 °C，且电压为 5 V，这些参数仅供设计指导使用。 表 14. 5 V 直流运算放大器规范 符号 VOSOA 说明 输入偏移电压 （绝对值） 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 TCVOSOA IEBOA CINOA 平均输入偏移电压漂移 输入漏电流 （端口 0 模拟引脚） 输入电容 （端口 0 模拟引脚） VCMOA 共模电压范围 共模电压范围 （高功率或高运算放大器偏压 ） GOLOA 开环增益 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 输出高电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 输出低电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 供电电流 （含相关的 AGND 缓冲器） 功耗 = 低，运算放大器偏压 = 低 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 高 供电电压抑制比 VOHIGHOA VOLOWOA ISOA PSRROA 文档编号：001-94553 版本 *A 最小值 典型值 最大值 单位 – – – – – – 1.6 1.3 1.2 10 8 7.5 mV mV mV 7.0 20 4.5 35.0 – 9.5 0.0 0.5 – – 60 60 80 – – – VDD – 0.2 VDD – 0.2 VDD – 0.5 – – – – – – V V V – – – – – – 0.2 0.2 0.5 V V V – – – – – – 64 150 300 600 1200 2400 4600 80 200 400 800 1600 3200 6400 – µA µA µA µA µA µA dB 注释 µV/°C pA 粗略测试结果为 1 µA pF 取决于封装和引脚。 温度 = 25 °C V VDD 共模输入电压范围是通过模拟输出 VDD – 0.5 缓冲器测得的。该规范包含了模拟 输出缓冲器特性所造成的限制。 规范适用于高运算放大器偏压。对 – dB 于运算放大器低偏压模式，最小值 – dB 为 60 dB。 – dB VSS VIN （VDD – 2.25）或 （VDD – 1.25 V） VIN VDD 页 21/69 CY8C24123A CY8C24223A CY8C24423A 表 15. 3.3 V 直流运算放大器规范 符号 VOSOA 说明 最小值 典型值 最大值 单位 输入偏移电压 （绝对值） 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 – – – 1.65 1.32 – 10 8 – mV mV mV 注释 功耗 = 高和运算放大器偏压 = 高的 设置不适用于 3.3 V VDD 操作。 平均输入偏移电压漂移 – 7.0 35.0 µV/°C IEBOA 输入漏电流 （端口 0 模拟引脚） – 20 – pA 粗略测试结果为 1 A CINOA 输入电容 （端口 0 模拟引脚） – 4.5 9.5 pF 取决于封装和引脚。 温度 = 25 °C VCMOA 共模电压范围 0.2 – VDD – 0.2 V 共模输入电压范围是通过模拟输出 缓冲器测得的。该规范包含了模拟 输出缓冲器特性所造成的限制。 GOLOA 开环增益 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 60 60 80 – – – – – – dB dB dB VOHIGHOA 输出高电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 VDD – 0.2 VDD – 0.2 VDD – 0.2 – – – – – – V V V VOLOWOA 输出低电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 – – – – – – 0.2 0.2 0.2 V V V ISOA 供电电流 （含相关的 AGND 缓冲器） 功耗 = 低，运算放大器偏压 = 低 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 高 TCVOSOA PSRROA 供电电压抑制比 文档编号：001-94553 版本 *A – – – – – – 150 300 600 1200 2400 – 200 400 800 1600 3200 – A A A A A A 64 80 – dB 该规范适用于运算放大器低偏压。 对于高运算放大器偏压模式 （高功 耗、高运算放大器偏压除外）， 最小值为 60 dB。 功耗 = 高和运算放大器偏压 = 高的 设置不适用于 3.3 V VDD 操作。 功耗 = 高和运算放大器偏压 = 高的 设置不适用于 3.3 V VDD 操作。 功耗 = 高和运算放大器偏压 = 高的 设置不适用于 3.3 V VDD 操作。 VSS VIN （VDD – 2.25）或 （VDD – 1.25 V） VIN VDD 页 22/69 CY8C24123A CY8C24223A CY8C24423A 表 16. 2.7 V 直流运算放大器规范 符号 VOSOA 说明 最小值 典型值 最大值 单位 输入偏移电压 （绝对值） 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 – – – 1.65 1.32 – 10 8 – mV mV mV 注意 功耗 = 高，运算放大器偏压 = 高的设 置不适用于 2.7 V VDD 操作。 平均输入偏移电压漂移 – 7.0 35.0 V/°C IEBOA 输入漏电流 （端口 0 模拟引脚） – 20 – pA 总测试到 1 A CINOA 输入电容 （端口 0 模拟引脚） – 4.5 9.5 pF 取决于封装和引脚。 温度 = 25 °C VCMOA 共模电压范围 0.2 – VDD – 0.2 V 共模输入电压范围是通过模拟输出缓 冲器测得的。该规范包含了模拟输出 缓冲器特性所造成的限制。 GOLOA 开环增益 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 60 60 80 – – – – – – dB dB dB VOHIGHOA 输出高电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 VDD – 0.2 VDD – 0.2 VDD – 0.2 – – – – – – V V V VOLOWOA 输出低电平电压摆幅 （内部信号） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 低 – – – – – – 0.2 0.2 0.2 V V V ISOA 供电电流 （含相关的 AGND 缓冲器） 功耗 = 低，运算放大器偏压 = 低 功耗 = 低，运算放大器偏压 = 高 功耗 = 中，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 低 功耗 = 高，运算放大器偏压 = 高 TCVOSOA PSRROA 供电电压抑制比 – – – – – – 150 300 600 1200 2400 – 200 400 800 1600 3200 – A A A A A A 64 80 – dB 该规范适用于低运算放大器偏压。对 于高运算放大器偏压模式 （高功耗、 高运算放大器偏压除外），最小值为 60 dB。 功耗 = 高，运算放大器偏压 = 高的设 置不适用于 2.7 VVDD 操作。 功耗 = 高，运算放大器偏压 = 高的设 置不适用于 2.7 VVDD 操作。 功耗 = 高，运算放大器偏压 = 高的设 置不适用于 2.7 VVDD 操作。 VSS VIN （VDD – 2.25）或 （VDD – 1.25 V） VIN VDD 低功耗比较器的直流规范 表 17 分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V-3.0 V 和 –40 °C TA 85 °C。典型参数的测量条件为：温度为 25 °C，且电压为 5 V，这些参数仅供 设计指导使用。 表 17. 直流低功耗电压比较器规范 符号 VREFLPC ISLPC VOSLPC 说明 低功耗电压比较器 （LPC）的参考电压范围 LPC 供电电流 LPC 电压偏移 文档编号：001-94553 版本 *A 最小值 0.2 – – 典型值 – 10 2.5 最大值 VDD – 1 40 30 单位 V µA mV 注释 页 23/69 CY8C24123A CY8C24223A CY8C24423A 直流模拟输出缓冲区规格 下表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、 3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 18. 5 V 直流模拟输出缓冲器规范 符号 CL 说明 负载电容 最小值 – VOSOB TCVOSOB VCMOB ROUTOB – 输入偏移电压 （绝对值） – 平均输入偏移电压漂移 0.5 共模输入电压范围 输出电阻 – 功耗 = 低 – 功耗 = 高 VOHIGHOB 输出为高电平的电压摆幅 （32 Ω 的负载连接到 VDD/2） 0.5 × VDD + 1.1 功耗 = 低 0.5 × VDD + 1.1 功耗 = 高 VOLOWOB 输出为低电平的电压摆幅 （32 Ω 的负载连接到 VDD/2） – 功耗 = 低 – 功耗 = 高 ISOB 供电电流 （包含运算放大器偏压单元 （无负载）） – 功耗 = 低 – 功耗 = 高 PSRROB 52 供电电压抑制比 典型值 – 最大值 200 单位 pF 3 +6 – 12 – VDD – 1.0 mV V/°C V 1 1 – – Ω Ω – – – – V V – – .5 × VDD – 1.3 0.5 × VDD – 1.3 V V 1.1 2.6 64 5.1 8.8 – mA mA dB 典型值 – 最大值 200 单位 pF 3 +6 – 12 – VDD – 1.0 mV V/°C V 1 1 – – Ω Ω – – – – V V – – 0.5 × VDD – 1.0 0.5 × VDD – 1.0 V V 0.8 2.0 2.0 4.3 mA mA 64 – dB 注释 本规范适用于由模拟输出缓冲器 驱动的外部电路。 VOUT > (VDD – 1.25) 表 19. 3.3 V 直流模拟输出缓冲器规范 符号 CL 说明 负载电容 VOSOB TCVOSOB VCMOB ROUTOB 最小值 – – 输入偏移电压 （绝对值） – 平均输入偏移电压漂移 0.5 共模输入电压范围 输出电阻 – 功耗 = 低 – 功耗 = 高 VOHIGHOB 输出高电平电压摆幅 （负载 = 1 KΩ ~ VDD/2） 0.5 × VDD + 1.0 功耗 = 低 0.5 × VDD + 1.0 功耗 = 高 VOLOWOB 输出低电平电压摆幅 （负载 = 1 KΩ ~ VDD/2） – 功耗 = 低 – 功耗 = 高 ISOB 供电电流 （包含运算放大器偏压单元 （无负载）） – 功耗 = 低 – 功耗 = 高 PSRROB 52 供电电压抑制比 文档编号：001-94553 版本 *A 注释 本规范适用于由模拟输出缓冲器 驱动的外部电路。 VOUT > (VDD – 1.25) 页 24/69 CY8C24123A CY8C24223A CY8C24423A 表 20. 2.7 V 直流模拟输出缓冲器规范 最小值 典型值 最大值 单位 注释 CL 符号 负载电容 – – 200 pF 本规范适用于由模拟输出缓冲器驱动 的外部电路。 VOSOB 输入偏移电压 （绝对值） – 3 12 mV TCVOSOB 平均输入偏移电压漂移 VCMOB 共模输入电压范围 ROUTOB 输出电阻 功耗 = 低 功耗 = 高 VOHIGHOB VOLOWOB ISOB PSRROB 说明 – +6 – V/°C 0.5 – VDD – 1.0 V – – 1 1 – – 输出高电平电压摆幅 （负载 = 1 KΩ ~ VDD/2） 功耗 = 低 功耗 = 高 0.5 × VDD + 0.2 0.5 × VDD + 0.2 – – – – V V 输出低电平电压摆幅 （负载 = 1 KΩ ~ VDD/2） 功耗 = 低 功耗 = 高 – – – – 0.5 × VDD – 0.7 0.5 × VDD – 0.7 V V 供电电流 （包含运算放大器偏压单 元 （无负载）） 功耗 = 低 功耗 = 高 – 0.8 2.0 2.0 4.3 mA mA 供电电压抑制比 52 64 – dB 文档编号：001-94553 版本 *A VOUT > (VDD – 1.25)。 页 25/69 CY8C24123A CY8C24223A CY8C24423A 直流开关电压泵规范 表 21 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V-3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为：温度为 25 °C，电压为 5 V、 3.3 V 或 2.7 V， 这些参数仅供设计指导使用。 表 21. 直流开关电压泵 （SMP）规范 符号 VPUMP 5 V 说明 最小值 4.75 典型值 5.0 最大值 5.25 单位 V 泵输出电压为 5 V VPUMP 3 V 泵输出电压为 3.3 V 3.00 3.25 3.60 V 脚注中的配置。 [11] 平均值，忽略纹波。 SMP 激发电压设 置为 3.25 V。 VPUMP 2 V 泵输出电压为 2.6 V 2.45 2.55 2.80 V 脚注中的配置。 [11] 平均值，忽略纹波。 SMP 激发电压被 设置为 2.55 V。 IPUMP 可用输出电流 VBAT = 1.8 V、 VPUMP = 5.0 V VBAT = 1.5 V、VPUMP = 3.25 V VBAT = 1.3 V、VPUMP = 2.55 V 5 8 8 – – – – – – mA mA mA VBAT5 V 来自电池的输入电压范围 1.8 – 5.0 V 脚注中列出的配置。 [11] SMP 激发电压被设置为 5.0 V。 VBAT3 V 来自电池的输入电压范围 1.0 – 3.3 V 脚注中列出的配置。 [11] SMP 激发电压被设置为 3.25 V。 VBAT2 V 来自电池的输入电压范围 1.0 – 3.0 V 脚注中列出的配置。 [11] SMP 激发电压被设置为 2.55 V。 VBATSTART 电池的最低输入电压，用于 启动泵 1.2 – – V 脚注中列出的配置。 [11] 0 °C TA 100。在 TA = –40 °C 时， 电压为 1.25 V VPUMP_Line 线路调节 （在 VBAT 范围内） – 5 – %VO 脚注中的配置。 [11] VO 是指通过直流 POR 和 LVD 规范中 VM[2:0] 设置指 定的 “PUMP 激发的 VDD 值 ”, 第 35 页上的表 26。 VPUMP_Load 负载调节 – 5 – %VO 脚注中的配置。 [11] VO 是指通过直流 POR 和 LVD 规范中 VM[2:0] 设置指 定的 “PUMP 激发的 VDD 值 ”, 第 35 页上的表 26。 mVpp 脚注中的配置。 [11] 负载电流为 5 mA。 % 脚注中的配置。 [11] 负载电流为 5 mA。 SMP 激发电压被 设置为 3.25 V。 VPUMP_Ripple 输出电压纹波 （取决于电容 / 负载） E3 效率 – 100 – 35 50 – E2 效率 – – – FPUMP 开关频率 – 1.3 – MHz 开关占空比 – 50 – % DCPUMP 注释 [11] 脚注中的配置。 平均值，忽略纹波。 SMP 激发电压被 设置为 5.0 V。 脚注中的配置。 [11] SMP 激发电压被设置为 5.0 V。 SMP 激发电压被设置为 3.25 V。 SMP 激发电压被设置为 2.55 V。 注释： 11. L1 = 2 mH 电感， C1 = 10 mF 电容， D1 = Schottky （肖特基）二极管。请参考图 11。 文档编号：001-94553 版本 *A 页 26/69 CY8C24123A CY8C24223A CY8C24423A 图 11. 基本开关电压泵电路 D1 Vdd V PUMP L1 V BAT + SMP Battery PSoC C1 Vss 文档编号：001-94553 版本 *A 页 27/69 CY8C24123A CY8C24223A CY8C24423A 直流模拟参考规范 下表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 RefHI 和 RefLO 许可的规范是通过模拟连续时间 PSoC 模块测得的。 RefHi 和 RefLo 的功耗级别是指模拟参考控制寄存器的功耗。 在 AGND 旁路模式下，在 P2[4] 端测量 AGND。每个模拟连接时间 PSoC 模块将最大值为 10 mV 的额外偏移误差添加到本地 AGND 缓冲器所许可的 AGND 规范。除非另行规定，否则参考控制功耗可以设置为中或高。 注意：当使用由模拟参考决定的模拟源时，应避免将 P2[4] 作为数字信号。 AGND 上可能出现数字信号的某些耦合。 表 22. 5 V 直流模拟参考规范 参考电压 ARF_CR [5:3] 0b000 参考电压功耗 设置 参考功耗 = 高 运算放大器偏压 = 高 参考功耗 = 高 运算放大器偏压 = 低 参考功耗 = 中 运算放大器偏压 = 高 参考功耗 = 中 运算放大器偏压 = 低 符号 参考功耗 = 高 运算放大器偏压 = 高 单位 参考电压为低 VDD/2 – 带隙 VDD/2 + 1.202 VDD/2 + 1.290 VDD/2 + 1.358 VDD/2 – 0.055 VDD/2 + 0.001 VDD/2 + 0.055 V VAGND 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VREFLO 参考电压为低 VDD/2 – 带隙 VDD/2 – 1.369 VDD/2 – 1.295 VDD/2 – 1.218 V VREFHI VDD/2 + 1.211 VDD/2 + 1.292 VDD/2 + 1.357 VDD/2 – 0.055 VDD/2 VDD/2 + 0.052 V VAGND 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VREFLO 参考电压为低 VDD/2 – 带隙 VDD/2 – 1.368 VDD/2 – 1.298 VDD/2 – 1.224 V VREFHI 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VDD/2 + 1.215 VDD/2 + 1.292 VDD/2 + 1.353 VDD/2 – 0.040 VDD/2 – 0.001 VDD/2 + 0.033 V VDD/2 – 1.368 VDD/2 – 1.299 VDD/2 – 1.225 参考电压为低 VDD/2 – 带隙 P2[4]+P2[6] (P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + 参考电压为高 – 0.076 0.021 0.041 VDD/2、 P2[6] = 1.3 V) AGND P2[4] P2[4] P2[4] P2[4] V VREFLO VREFHI VAGND VREFHI VREFHI VREFLO VREFHI VAGND VREFLO VREFHI VAGND VREFLO 文档编号：001-94553 版本 *A 最大值 V VAGND 参考功耗 = 中 运算放大器偏压 = 低 典型值 V 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VREFLO 参考功耗 = 中 运算放大器偏压 = 高 最小值 VDD/2 – 0.138 VDD/2 + 0.003 VDD/2 + 0.132 VDD/2 – 1.417 VDD/2 – 1.289 VDD/2 – 1.154 VAGND VAGND 参考功耗 = 高 运算放大器偏压 = 低 说明 VDD/2 + 1.136 VDD/2 + 1.288 VDD/2 + 1.409 VREFHI VREFLO 0b001 参考电压 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.025 0.011 0.085 VDD/2、P2[6] = 1.3 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.069 0.014 0.043 VDD/2、P2[6] = 1.3 V） AGND P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] V V V V – V V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.029 0.005 0.052 VDD/2、P2[6] = 1.3 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.072 0.011 0.048 VDD/2、P2[6] = 1.3 V） AGND V P2[4] V V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.031 0.002 0.057 VDD/2、P2[6] = 1.3 V） P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + 参考电压为高 P2[4]+P2[6] (P2[4] = – 0.070 0.009 0.047 VDD/2、 P2[6] = 1.3 V) AGND P2[4] P2[4] P2[4] P2[4] 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.033 0.001 0.039 VDD/2、P2[6] = 1.3 V） V V – V 页 28/69 CY8C24123A CY8C24223A CY8C24423A 表 22. 5 V 直流模拟参考规范 参考电压 ARF_CR [5:3] 0b010 （续） 参考电压功耗 设置 参考功耗 = 高 运算放大器偏压 = 高 符号 VREFHI VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 0b011 参考功耗 = 高 运算放大器偏压 = 高 参考功耗 = 高 运算放大器偏压 = 低 参考功耗 = 中 运算放大器偏压 = 高 参考功耗 = 中 运算放大器偏压 = 低 0b100 参考功耗 = 高 运算放大器偏压 = 高 VREFHI VAGND AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 最大值 单位 VDD – 0.121 VDD – 0.003 VDD V VDD/2 – 0.040 VDD/2 VDD/2 + 0.034 V VSS VSS + 0.006 VSS + 0.019 V VDD – 0.083 VDD – 0.002 VDD V VDD/2 – 0.040 VDD/2 – 0.001 VDD/2 + 0.033 V VSS VSS + 0.004 VSS + 0.016 V VDD – 0.075 VDD – 0.002 VDD V VDD/2 – 0.040 VDD/2 – 0.001 VDD/2 + 0.032 V VSS VSS + 0.003 VSS + 0.015 V VDD – 0.074 VDD – 0.002 VDD V VDD/2 – 0.040 VDD/2 – 0.001 VDD/2 + 0.032 V 参考电压为高 3 × 带隙 AGND 2 × 带隙 3.753 3.874 3.979 V VAGND 2.511 2.590 2.657 V VREFLO 参考电压为低 带隙 1.243 1.297 1.333 V VREFHI 参考电压为高 3 × 带隙 AGND 2 × 带隙 3.767 3.881 3.974 V VAGND 2.518 2.592 2.652 V VREFLO 参考电压为低 带隙 1.241 1.295 1.330 V VREFHI 2.771 3.885 3.979 V VAGND 参考电压为高 3 × 带隙 AGND 2 × 带隙 2.521 2.593 2.649 V VREFLO 参考电压为低 带隙 1.240 1.295 1.331 V VREFHI 3.771 3.887 3.977 V VAGND 参考电压为高 3 × 带隙 AGND 2 × 带隙 2.522 2.594 2.648 V VREFLO 参考电压为低 带隙 1.239 1.295 1.332 V VREFHI 参考电压为高 2 × 带隙 + P2[6] （P2[6] = 1.3 V） AGND 2 × 带隙 2.481 + P2[6] 2.569 + P2[6] 2.639 + P2[6] V 2.511 2.590 2.658 V VREFLO 参考电压为低 2 × 带隙 – P2[6] （P2[6] = 1.3 V） 2.515 – P2[6] 2.602 – P2[6] 2.654 – P2[6] V VREFHI 参考电压为高 2 × 带隙 + P2[6] （P2[6] = 1.3 V） AGND 2 × 带隙 2.498 + P2[6] 2.579 + P2[6] 2.642 + P2[6] V 2.518 2.592 2.652 V VREFLO 参考电压为低 2 × 带隙 – P2[6] （P2[6] = 1.3 V） 2.513 – P2[6] 2.598 – P2[6] 2.650 – P2[6] V VREFHI 参考电压为高 2 × 带隙 + P2[6] （P2[6] = 1.3 V） AGND 2 × 带隙 2.504 + P2[6] 2.583 + P2[6] 2.646 + P2[6] V 2.521 2.592 2.650 V VREFLO 参考电压为低 2 × 带隙 – P2[6] （P2[6] = 1.3 V） 2.513 – P2[6] 2.596 – P2[6] 2.649 – P2[6] V VREFHI 参考电压为高 2 × 带隙 + P2[6] （P2[6] = 1.3 V） AGND 2 × 带隙 2.505 + P2[6] 2.586 + P2[6] 2.648 + P2[6] V 2.521 2.594 2.648 V 参考电压为低 2 × 带隙 – P2[6] （P2[6] = 1.3 V） 2.513 – P2[6] 2.595 – P2[6] 2.648 – P2[6] V VAGND VREFLO 文档编号：001-94553 版本 *A 参考电压为低 VSS 参考电压为高 VDD 典型值 VREFHI VAGND 参考功耗 = 中 运算放大器偏压 = 低 参考电压为高 VDD AGND VDD/2 最小值 参考电压为低 VSS VAGND 参考功耗 = 中 运算放大器偏压 = 高 说明 VREFLO VAGND 参考功耗 = 高 运算放大器偏压 = 低 参考电压 VSS VSS + 0.002 VSS + 0.014 V 页 29/69 CY8C24123A CY8C24223A CY8C24423A 表 22. 5 V 直流模拟参考规范 参考电压 ARF_CR [5:3] 0b101 （续） 参考电压功耗 设置 参考功耗 = 高 运算放大器偏压 = 高 符号 最小值 典型值 最大值 单位 参考电压为高 P2[4] + 带隙（P2[4] = VDD/2） AGND P2[4] P2[4] + 1.228 P2[4] + 1.284 P2[4] + 1.332 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙（P2[4] = VDD/2） P2[4] – 1.358 P2[4] – 1.293 P2[4] – 1.226 V VREFHI 参考电压为高 P2[4] + 带隙（P2[4] = VDD/2） AGND P2[4] P2[4] + 1.236 P2[4] + 1.289 P2[4] + 1.332 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙（P2[4] = VDD/2） P2[4] – 1.357 P2[4] – 1.297 P2[4] – 1.229 V VREFHI 参考电压为高 P2[4] + 带隙（P2[4] = VDD/2） AGND P2[4] P2[4] + 1.237 P2[4] + 1.291 P2[4] + 1.337 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙（P2[4] = VDD/2） P2[4] – 1.356 P2[4] – 1.299 P2[4] – 1.232 V VREFHI 参考电压为高 P2[4] + 带隙（P2[4] = VDD/2） AGND P2[4] P2[4] + 1.237 P2[4] + 1.292 P2[4] + 1.337 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙（P2[4] = VDD/2） P2[4] – 1.357 P2[4] – 1.300 P2[4] – 1.233 V VREFHI 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 2.512 2.594 2.654 V 1.250 1.303 1.346 V VSS VSS + 0.011 VSS + 0.027 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 2.515 2.592 2.654 V 1.253 1.301 1.340 V VREFHI VAGND 参考功耗 = 高 运算放大器偏压 = 低 VAGND 参考功耗 = 中 运算放大器偏压 = 高 VAGND 参考功耗 = 中 运算放大器偏压 = 低 VAGND 0b110 参考功耗 = 高 运算放大器偏压 = 高 VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b111 参考功耗 = 高 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 文档编号：001-94553 版本 *A 参考电压 说明 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 参考电压为高 3.2 × 带隙 AGND 1.6 × 带隙 参考电压为低 VSS 参考电压为高 3.2 × 带隙 AGND 1.6 × 带隙 参考电压为低 VSS 参考电压为高 3.2 × 带隙 AGND 1.6 × 带隙 参考电压为低 VSS 参考电压为高 3.2 × 带隙 AGND 1.6 × 带隙 参考电压为低 VSS VSS VSS + 0.006 VSS + 0.02 V 2.518 2.593 2.651 V 1.254 1.301 1.338 V VSS VSS + 0.004 VSS + 0.017 V 2.517 2.594 2.650 V 1.255 1.300 1.337 V VSS VSS + 0.003 VSS + 0.015 V 4.011 4.143 4.203 V V 2.020 2.075 2.118 VSS VSS + 0.011 VSS + 0.026 V 4.022 4.138 4.203 V V 2.023 2.075 2.114 VSS VSS + 0.006 VSS + 0.017 V 4.026 4.141 4.207 V V 2.024 2.075 2.114 VSS VSS + 0.004 VSS + 0.015 V 4.030 4.143 4.206 V 2.024 2.076 2.112 V VSS VSS + 0.003 VSS + 0.013 V 页 30/69 CY8C24123A CY8C24223A CY8C24423A 表 23. 3.3 V 直流模拟参考规范 参考电压 ARF_CR [5:3] 0b000 参考电压 功耗设置 参考功耗 = 高 运算放大器偏压 = 高 符号 VREFHI VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 参考功耗 = 中 运算放大器偏压 = 高 参考功耗 = 中 运算放大器偏压 = 低 VREFHI 参考功耗 = 高 运算放大器偏压 = 高 VREFLO 参考电压为低 VDD/2 – 带隙 VREFHI VAGND 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VREFLO VREFHI VAGND VREFHI VAGND VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b010 参考功耗 = 高 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b011 所有电源设置 不适用于 3.3 V 操作 文档编号：001-94553 版本 *A 参考电压为高 VDD/2 + 带隙 AGND VDD/2 参考电压为低 VDD/2 – 带隙 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VREFLO 参考功耗 = 高 运算放大器偏压 = 低 说明 VAGND VREFLO 0b001 参考电压 – 最小值 典型值 最大值 单位 VDD/2 + 1.170 VDD/2 + 1.288 VDD/2 + 1.376 V VDD/2 – 0.098 VDD/2 + 0.003 VDD/2 + 0.097 VDD/2 – 1.386 VDD/2 – 1.287 VDD/2 – 1.169 VDD/2 + 1.210 VDD/2 + 1.290 VDD/2 + 1.355 V V V VDD/2 – 0.055 VDD/2 + 0.001 VDD/2 + 0.054 VDD/2 – 1.359 VDD/2 – 1.292 VDD/2 – 1.214 VDD/2 + 1.198 VDD/2 + 1.292 VDD/2 + 1.368 V VDD/2 – 0.041 VDD/2 + 0.04 V 参考电压为低 VDD/2 – 带隙 VDD/2 – 1.362 VDD/2 – 1.295 VDD/2 – 1.220 V 参考电压为高 VDD/2 + 带隙 AGND VDD/2 VDD/2 + 1.202 VDD/2 + 1.292 VDD/2 + 1.364 V VDD/2 – 0.033 VDD/2 + 0.030 V VDD/2 – 1.364 VDD/2 – 1.297 VDD/2 – 1.222 参考电压为低 VDD/2 – 带隙 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.072 0.017 0.041 VDD/2，P2[6] = 0.5 V） AGND P2[4] P2[4] P2[4] P2[4] V 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.029 0.010 0.048 VDD/2，P2[6] = 0.5 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.066 0.010 0.043 VDD/2，P2[6] = 0.5 V） V AGND P2[4] P2[4] VDD/2 VDD/2 P2[4] P2[4] P2[4] P2[4] P2[4] V V – V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.024 0.004 0.034 VDD/2，P2[6] = 0.5 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.073 0.007 0.053 VDD/2，P2[6] = 0.5 V） AGND V P2[4] V V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.028 0.002 0.033 VDD/2，P2[6] = 0.5 V） P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + 参考电压为高 P2[4]+P2[6] （P2[4] = – 0.073 0.006 0.056 VDD/2，P2[6] = 0.5 V） AGND P2[4] P2[4] P2[4] P2[4] V 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] – 0.030 VDD/2，P2[6] = 0.5 V） VDD – 0.102 参考电压为高 VDD V AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS – – P2[4] – P2[6] P2[4] – P2[6] + 0.032 VDD – 0.003 VDD V – V VDD/2 – 0.040 VDD/2 + 0.001 VDD/2 + 0.039 VSS VSS + 0.005 VSS + 0.020 VDD – 0.082 VDD – 0.002 VDD V VDD/2 – 0.031 V V V VDD/2 VDD/2 + 0.028 VSS VSS + 0.003 VSS + 0.015 V VDD – 0.083 VDD – 0.002 VDD V VDD/2 – 0.032 VDD/2 – 0.001 VDD/2 + 0.029 VSS VSS + 0.002 VSS + 0.014 VDD – 0.081 VDD – 0.002 VDD V VDD/2 – 0.033 VDD/2 – 0.001 VDD/2 + 0.029 VSS VSS + 0.002 VSS + 0.013 – – – V V V V – 页 31/69 CY8C24123A CY8C24223A CY8C24423A 表 23. 3.3 V 直流模拟参考规范 （续） 参考电压 ARF_CR [5:3] 参考电压 功耗设置 符号 参考电压 最小值 典型值 最大值 单位 – – – – – – 参考电压为高 P2[4] + 带隙 （P2[4] = VDD/2） AGND P2[4] P2[4] + 1.211 P2[4] + 1.285 P2[4] + 1.348 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙 （P2[4] = VDD/2） P2[4] – 1.354 P2[4] – 1.290 P2[4] – 1.197 V VREFHI 参考电压为高 P2[4] + 带隙 （P2[4] = VDD/2） AGND P2[4] P2[4] + 1.209 P2[4] + 1.289 P2[4] + 1.353 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙 （P2[4] = VDD/2） P2[4] – 1.352 P2[4] – 1.294 P2[4] – 1.222 V VREFHI 参考电压为高 P2[4] + 带隙 （P2[4] = VDD/2） AGND P2[4] P2[4] + 1.218 P2[4] + 1.291 P2[4] + 1.351 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙 （P2[4] = VDD/2） P2[4] – 1.351 P2[4] – 1.296 P2[4] – 1.224 V VREFHI 参考电压为高 P2[4] + 带隙 （P2[4] = VDD/2） AGND P2[4] P2[4] + 1.215 P2[4] + 1.292 P2[4] + 1.354 V P2[4] P2[4] P2[4] – VREFLO 参考电压为低 P2[4] – 带隙 （P2[4] = VDD/2） P2[4] – 1.352 P2[4] – 1.297 P2[4] – 1.227 V VREFHI 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 2.460 2.594 2.695 V 1.257 1.302 1.335 V VSS VSS + 0.01 VSS + 0.029 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 2.462 2.592 2.692 V V 0b100 所有电源设置 不适用于 3.3 V 操作 – 0b101 参考功耗 = 高 运算放大器偏压 = 高 VREFHI VAGND 参考功耗 = 高 运算放大器偏压 = 低 VAGND 参考功耗 = 中 运算放大器偏压 = 高 VAGND 参考功耗 = 中 运算放大器偏压 = 低 VAGND 0b110 参考功耗 = 高 运算放大器偏压 = 高 VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b111 所有电源设置 不适用于 3.3 V 操作 文档编号：001-94553 版本 *A – 说明 1.256 1.301 1.332 VSS VSS + 0.005 VSS + 0.017 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 2.473 2.593 2.682 V V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS – – 1.257 1.301 1.330 VSS VSS + 0.003 VSS + 0.014 V 2.470 2.594 2.685 V 1.256 1.300 1.332 V VSS VSS + 0.002 VSS + 0.012 V – – – – 页 32/69 CY8C24123A CY8C24223A CY8C24423A 表 24. 2.7 V 直流模拟参考规范 参考 ARF_CR [5:3] 参考电压 功耗设置 符号 参考电压 – 0b000 所有电源设置 不适用于 2.7 V 操作 – 0b001 参考电压 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b010 参考功耗 = 高 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 低 VREFHI VAGND VREFLO 文档编号：001-94553 版本 *A 说明 – 最小值 典型值 最大值 单位 – – – – 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.739 0.016 0.759 VDD/2，P2[6] = 0.5 V） AGND P2[4] P2[4] P2[4] P2[4] V 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 1.675 0.013 1.825 VDD/2，P2[6] = 0.5 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.098 0.011 0.067 VDD/2，P2[6] = 0.5 V） V AGND P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] P2[4] 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] – 0.345 VDD/2，P2[6] = 0.5 V） VDD – 0.100 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS 参考电压为高 VDD AGND VDD/2 参考电压为低 VSS VDD/2 – 0.038 V V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] P2[4] – P2[6] + – 0.030 0.030 VDD/2，P2[6] = 0.5 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.367 0.005 0.308 VDD/2，P2[6] = 0.5 V） AGND V – 参考电压为低 P2[4]–P2[6] （P2[4] = P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] + – 0.308 0.004 0.362 VDD/2，P2[6] = 0.5 V） 参考电压为高 P2[4]+P2[6] （P2[4] = P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] + – 0.042 0.005 0.035 VDD/2，P2[6] = 0.5 V） AGND – V V P2[4] P2[4] – P2[4] – P2[6] P2[4] – P2[6] + 0.301 V VDD – 0.003 VDD V VDD/2 VDD/2 + 0.036 V VSS VSS + 0.005 VSS + 0.016 V VDD – 0.065 VDD – 0.002 VDD V VDD/2 – 0.025 VDD/2 VDD/2 + 0.023 V VSS VSS + 0.003 VSS + 0.012 V VDD – 0.054 VDD – 0.002 VDD V VDD/2 – 0.024 VDD/2 – 0.001 VDD/2 + 0.020 V VSS VSS + 0.002 VSS + 0.012 V VDD – 0.042 VDD – 0.002 VDD V VDD/2 – 0.027 VDD/2 – 0.001 VDD/2 + 0.022 V VSS VSS + 0.001 VSS + 0.010 V VDD – 0.042 VDD – 0.002 VDD V VDD/2 – 0.028 VDD/2 – 0.001 VDD/2 + 0.023 V VSS VSS + 0.001 VSS + 0.010 V VDD – 0.036 VDD – 0.002 VDD V VDD/2 – 0.184 VDD/2 – 0.001 VDD/2 + 0.159 VSS VSS + 0.001 VSS + 0.009 V V 页 33/69 CY8C24123A CY8C24223A CY8C24423A 表 24. 2.7 V 直流模拟参考规范 （续） （续） 参考 ARF_CR [5:3] 参考电压 功耗设置 符号 参考电压 说明 最小值 典型值 最大值 单位 0b011 所有电源设置 不适用于 2.7 V 操作 – – – – – – – 0b100 所有电源设置 不适用于 2.7 V 操作 – – – – – – – 0b101 所有电源设置 不适用于 2.7 V 操作 – – – – – – – 0b110 参考功耗 = 高 运算放大器偏压 = 高 VREFHI 参考电压为高 2 × 带隙 AGND 带隙 V 参考电压为低 SS 禁止 1.160 禁止 1.302 禁止 1.340 V VSS VSS + 0.007 VSS + 0.025 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 禁止 1.160 禁止 1.301 禁止 1.338 V VSS VSS + 0.004 VSS + 0.017 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 禁止 1.160 禁止 1.301 禁止 1.338 V VSS VSS + 0.003 VSS + 0.013 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 禁止 1.160 禁止 1.300 禁止 1.337 V VSS VSS + 0.002 VSS + 0.011 V 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS 禁止 1.252 禁止 1.300 禁止 1.339 V VSS VSS + 0.002 VSS + 0.011 V V VAGND VREFLO 参考功耗 = 高 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考功耗 = 中 运算放大器偏压 = 低 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 高 VREFHI VAGND VREFLO 参考电压 = 低 运算放大器偏压 = 低 VREFHI VAGND VREFLO 0b111 所有电源设置 不适用于 2.7 V 操作 – 参考电压为高 2 × 带隙 AGND 带隙 参考电压为低 VSS – – V V V V V 禁止 1.252 禁止 1.300 禁止 1.339 V VSS VSS + 0.001 VSS + 0.01 V – – – – PSoC 模拟模块直流规范 表 25 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V， –40 °C TA 85 °C， 3.0 V ~ 3.6 V，且 –40 °C TA 85 °C 或 2.4 V ~ 3.0 V，且 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、 3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 25. 直流模拟 PSoC 模块规范 符号 RCT CSC 说明 电阻值 （连续时间） 电容值 （开关电容） 文档编号：001-94553 版本 *A 最小值 – – 典型值 12.2 80 最大值 – – 单位 kΩ fF 注释 页 34/69 CY8C24123A CY8C24223A CY8C24423A 直流 POR、 SMP 和 LVD 规范 表 26 分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V，–40 °C TA 85 °C，3.0 V ~ 3.6 V，且 –40 °C TA 85 °C 或 2.4 V ~ 3.0 V，且 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导 使用。 注意：下表中的 PORLEV 和 VM 位数是指 VLT_CR 寄存器中的位数。更多有关 VLT_CR 寄存器的信息，请参阅 PSoC 可片成片上 系统技术参考手册。 表 26. 直流 POR 和 LVD 规范 符号 说明 VPPOR0 VPPOR1 VPPOR2 PPOR 激发的 VDD 值 PORLEV[1:0] = 00b PORLEV[1:0] = 01b PORLEV[1:0] = 10b VLVD0 VLVD1 VLVD2 VLVD3 VLVD4 VLVD5 VLVD6 VLVD7 VPUMP0 VPUMP1 VPUMP2 VPUMP3 VPUMP4 VPUMP5 VPUMP6 VPUMP7 最小值 典型值 最大值 单位 注释 在启动期间，或者从 XRES 引脚或看门狗复位期间， VDD 的电压必须大于或等于 2.5 V。 – 2.36 2.82 4.55 2.40 2.95 4.70 V V V 激发 LVD 的 VDD 值 VM[2:0] = 000b VM[2:0] = 001b VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b 2.40 2.85 2.95 3.06 4.37 4.50 4.62 4.71 2.450 2.920 3.02 3.13 4.48 4.64 4.73 4.81 2.51[12] 2.99[13] 3.09 3.20 4.55 4.75 4.83 4.95 V0 V0 V0 V0 V0 V V V 激发 SMP 的 VDD 值 VM[2:0] = 000b VM[2:0] = 001b VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b 2.500 2.96 3.03 3.18 4.54 4.62 4.71 4.89 2.550 3.02 3.10 3.250 4.64 4.73 4.82 5.00 2.62[14] 3.09 3.16 3.32[15] 4.74 4.83 4.92 5.12 V V0 V0 V0 V0 V V V 注释： 12. 对于下降供电，始终比 VPPOR （PORLEV = 00）高 50 mV。 13. 对于下降供电，始终比 VPPOR （PORLEV = 01）高 50 mV。 14. 始终比 VLVD0 高 50 mV。 15. 始终比 VLVD3 高 50 mV。 文档编号：001-94553 版本 *A 页 35/69 CY8C24123A CY8C24223A CY8C24423A 直流编程规范 表 27 分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V-3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为：温度为 25 °C，电压为 5 V、 3.3 V 或 2.7 V，这些参数 仅供设计指导使用。 表 27. 直流编程规范 符号 VDDP 说明 进行编程和清除时使用的 VDD 最小值 4.5 典型值 5 最大值 5.5 单位 V VDDLV 进行验证时使用的低电平 VDD 2.4 2.5 2.6 V VDDHV 进行验证时使用的高电压 VDD 5.1 5.2 5.3 V VDDIWRITE 用于进行闪存写入操作时的供电电压 2.7 5.25 V IDDP VILP VIHP IILP 编程或验证期间的供电电流 编程或验证期间的输入低电平电压 编程或验证期间的输入高电平电压 编程或验证期间为 P1[0] 或 P1[1] 采取 VILP 电压时的 输入电流 IIHP 编程或验证期间为 P1[0] 或 P1[1] 采取 VIHP 电压时的 输入电流 VOLV 编程或验证期间输出低电平电压 VOHV 编程或验证期间输出高电平电压 FlashENPB （每个模块的）闪存擦写次数 FlashENT 闪存擦写次数 （总计） [17] FlashDR 闪存数据保留时间 注释 该规范适用于外部编程工 具的功能要求 该规范适用于外部编程工 具的功能要求 该规范适用于外部编程工 具的功能要求 该规范适用于器件的内部 闪存写入操作 – – 2.1 – 5 – – – 25 0.8 – 0.2 mA V V mA 驱动内部下拉电阻 – – 1.5 mA 驱动内部下拉电阻 – VDD – 1.0 50,000[16] 1,800,000 10 – – – – – VSS + 0.75 VDD – – – V V – – 每个模块的擦 / 写周期数 擦 / 写周期数 年 I2C 直流规范 表 28 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V-3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为：温度为 25 °C，电压为 5 V、 3.3 V 或 2.7 V， 这些参数仅供设计指导使用。 表 28. 直流 I2C 规范 [18] 符号 VILI2C 输入低电平 说明 VIHI2C 输入高电平 最小值 – – 0.7 × VDD 典型值 最大值 – 0.3 × VDD – 0.25 × VDD – – 单位 V V V 注释 2.4 V VDD 3.6 V 4.75 V VDD 5.25 V 2.4 V VDD 5.25 V 注释： 16. 只有闪存工作在一个电压范围内时，才能确保闪存中的每个模块拥有 50,000 次的擦 / 写周期。电压范围为：2.4 V ~ 3.0 V、 3.0 V ~ 3.6 V 和 4.75 V ~ 5.25 V。 17. 每个模块的最多擦 / 写周期数为 36 x 50,000 次。可以选用下面其中一种模块组织方式：36 x 1 模块，每个模块最多有 50,000 次的擦 / 写周期； 36 x 2 模块，每个模 块最多有 25,000 次的擦 / 写周期； 36 x 4 模块，每个模块最多有 12,500 次的擦 / 写周期。这样，可将总擦 / 写周期数限制为 36 x 50,000 次，并且单个模块的擦 / 写周期数量将不会超过 50,000 次。 对于整个工业级范围，用户必须采用温度传感器用户模块 （FlashTemp），并在写入闪存前将结果添加到温度参数内。相关信息，请参考闪存 API 应用笔记设计辅 助 — 读取和写入 PSoC ® 闪存 — AN2015 。 18. 所有 GPIO 都符合直流 GPIO 规范部分中的直流 GPIO VIL 和 VIH 规范。 I2C GPIO 引脚也符合上述规范。 文档编号：001-94553 版本 *A 页 36/69 CY8C24123A CY8C24223A CY8C24423A 交流电气特性 交流芯片级规范 这些表分别列出了以下电压和温度范围内的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C、 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C、或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、 3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 29. 5 V 和 3.3 V 交流芯片级规范 符号 FIMO24[19] 说明 24 MHz 的内部主振荡器 （IMO）频率 FIMO6 IMO 频率为 6 MHz FCPU1 FCPU2 F48M F24M F32K1 F32K2 CPU 频率 （5 V 额定值） CPU 频率 （3.3 V 额定值） PSoC 数字模块频率 PSoC 数字模块频率 ILO 频率 外部晶体振荡器 F32K_U ILO 的未调整频率 FPLL TPLLSLEW TPLLSLEWSLOW TOS TOSACC tXRST 最小值 22.8 典型值 24 最大值 25.2[20、 21] 单位 注释： MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。 请参见第 18 页上的图 10。 SLIMO 模式 = 0。 MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。 请参见第 18 页上的图 10。 SLIMO 模式 = 1。 MHz SLIMO 模式 = 0。 MHz SLIMO 模式 = 0。 MHz 请参见交流数字模块规范。 MHz kHz kHz 精度取决于电容和晶振。 50% 占空比。 kHz 在复位后并在 M8C 开始运行前， 未对 ILO 进行调整。请参见 《PSoC 技术参考手册》的 “ 系统 复位 ” 一节，了解有关该调整时序 的详细信息。 MHz 是晶振频率的倍数 （x732）。 ms ms ms 5.5 6 6.5[20、 21] 0.937 0.937 0 0 15 – 24 12 48 24 32 32.768 24.6[20] 12.3[21] 49.2[20、 22] 24.6[22] 64 – 5 – 100 PLL 频率 PLL 锁定时间 低增益设置的 PLL 锁定时间 外部晶振从启动到频率达到最终频率的 1% 所用的时间 外部晶振从启动到频率达到最终频率的 100 ppm 所用的时间 – 0.5 0.5 – 23.986 – – 1700 – 10 50 2620 – 2800 3800 ms 外部复位脉冲宽度 10 – – ms 在 Tosacc 时间段结束后，晶振最终 频率的误差不超过 100 ppm。实现 纠正操作的条件是使用具有适当负 载且最大功耗为 1 µW 的 32.768 kHz 晶振。 3.0 V VDD 5.5 V， –40 °C TA 85 °C。 注释： 19. 勘误表：器件在 0 °C 到 70 °C 温度范围内运行时，频率容差会下降到 ±2.5%。如果运行于极限温度范围 （低于 0 °C 或高于 70°C），则频率容差将从 到 ±5%。更多有关信息，请参见 第 67 页上的勘误表。 20. 4.75 V < VDD < 5.25 V。 21. 3.0 V < VDD < 3.6 V。有关在工作电压为 3.3 V 时进行调整的信息，请参考应用笔记工作电压为 2.7 V 和 3.3 V 时调整 PSoC® — AN2012。 22. 有关用户模块的最大频率的信息，请参见相应的用户模块数据手册。 23. 更多有关信息，请参考赛普拉斯抖动规范 应用笔记， 了解赛普拉斯时序产品数据手册的抖动规范 — AN5054。 文档编号：001-94553 版本 *A ±2.5% 偏差 页 37/69 CY8C24123A CY8C24223A CY8C24423A 表 29. 5 V 和 3.3 V 交流芯片级规范 （续） 符号 DC24M DCILO Step24M Fout48M FMAX SRPOWER_UP tPOWERUP 说明 24 MHz 占空比 ILO 占空比 24 MHz 晶振的设置步长大小 48 MHz 输出频率 行输入或行输出上信号的最大频率 电源转换速率 从 POR 结束到 CPU 执行代码的时间 tjit_IMO [26] 24 MHz IMO 周期间的抖动值 （RMS） 24 MHz IMO 长期 N 周期间抖动值 （RMS） 24 MHz IMO 期间抖动值 （RMS） 24 MHz IMO 周期间抖动值 （RMS） 24 MHz IMO 长期 N 周期间抖动值 （RMS） 24 MHz IMO 期间抖动值 （RMS） tjit_PLL [26] 最小值 40 20 – 46.8 – – – 典型值 50 50 50 48.0 – – 16 最大值 60 80 – 49.2[24、 25] 12.3 250 100 – – 200 300 700 900 – – – 100 200 300 400 800 1200 – 100 700 单位 注释： % % kHz MHz 已经过调整。使用出厂预设值。 MHz V/ms 上电期间 VDD 的转换速率。 ms 从 0 V 开始加电。请参见 PSoC 技 术参考手册的 “ 系统复位 ” 一 节。 ps N = 32 ps ps ps N = 32 注释： 24. 4.75 V < VDD < 5.25 V。 25. 3.0 V < VDD < 3.6 V。有关在工作电压为 3.3 V 时进行调整的信息，请参考应用笔记工作电压为 2.7 V 和 3.3 V 时调整 PSoC® — AN2012。 26. 有关更多信息，请参考赛普拉斯抖动规范 应用笔记， 了解赛普拉斯时序产品数据手册的抖动规范 — AN5054。 文档编号：001-94553 版本 *A 页 38/69 CY8C24123A CY8C24223A CY8C24423A 表 30. 2.7 V 交流芯片级规范 符号 FIMO12 说明 IMO 频率为 12 MHz FIMO6 IMO 频率为 6 MHz FCPU1 FBLK27 F32K1 F32K_U CPU 频率 （额定电压为 2.7 V） 0 数字 PSoC 模块频率 （额定电压为 2.7 V） ILO 频率 ILO 的未调整频率 tXRST DC12M DCILO FMAX SRPOWER_UP tPOWERUP tjit_IMO[29] tjit_PLL[29] 最小值 11.5 典型值 12 最大值 12.7[27、 28] 单位 注释 MHz 已使用出厂预设值针对 2.7 V 工作 电压进行了调整。 请参见第 18 页上的图 10。 SLIMO 模式 = 1。 MHz 已使用出厂预设值针对 2.7 V 工作 电压进行了调整。 请参见第 18 页上的图 10。 SLIMO 模式 = 1。 MHz0 SLIMO 模式 = 0。 MHz0 请参见交流数字模块规范。 5.5 6 6.5[27、 28] 0.9370 0 30 12 3.15[27] 12.7[27、 28] 8 5 32 – 96 100 kHz kHz 外部复位脉冲宽度 12 MHz 占空比 ILO 占空比 行输入或行输出上信号的最大频率。 电源转换速率 从 POR 结束到 CPU 执行代码的时间 10 40 20 – – – – 50 50 – – 16 – 60 80 12.7 250 100 12 MHz IMO 周期间抖动 （RMS） 12 MHz IMO 长期 N 周期间抖动 （RMS） 12 MHz IMO 期间抖动 （RMS） 12 MHz IMO 周期间抖动 （RMS） 12 MHz IMO 长期 N 周期间抖动 （RMS） 12 MHz IMO 期间抖动 （RMS） – – – – – – 400 600 100 400 700 300 1000 1300 500 1000 1300 500 µs % % MHz V/ms 上电期间 VDD 的转换速率。 ms 从 0 V 开始加电。请参见 《PSoC 技术参考手册》的 “ 系统复位 ” 一节。 ps N = 32 ps ps ps N = 32 在复位后并在 M8C 开始运行前， 未对 ILO 进行调整。请参见 PSoC 技术参考手册的 “ 系统复位 ” 一 节，了解有关该调整时序的详细 信息。 注释： 27. 2.4 V < VDD < 3.0 V。 28. 有关在工作电压为 3.3 V 时进行调整的信息，请参考应用笔记在 3.3 V 和 2.7 V 下运行时调整 PSoC®— AN2012。 29. 更多有关信息，请参考赛普拉斯抖动规范 应用笔记，了解赛普拉斯时序产品数据手册的抖动规范 — AN5054。 文档编号：001-94553 版本 *A 页 39/69 CY8C24123A CY8C24223A CY8C24423A 图 12. PLL 锁定时序图 PLL Enable TPLLSLEW 24 MHz FPLL PLL Gain 0 图 13. 低增益设置的 PLL 锁定时序图 PLL Enable TPLLSLEWLOW 24 MHz FPLL PLL Gain 1 图 14. 外部晶振启动时序图 32K Select 32 kHz TOS F32K2 文档编号：001-94553 版本 *A 页 40/69 CY8C24123A CY8C24223A CY8C24423A GPIO 交流规范 这些表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 31. 5 V 和 3.3 V 交流 GPIO 规范 符号 FGPIO tRiseF tFallF tRiseS tFallS 说明 GPIO 的工作频率 上升时间，正常强启动模式， Cload = 50 pF 下降时间，正常强驱动模式， Cload = 50 pF 上升时间，慢速强驱动模式， Cload = 50 pF 下降时间，慢速强驱动模式， Cload = 50 pF 最小值 0 3 2 10 10 典型值 – – – 27 22 最大值 12 18 18 – – 单位 MHz ns ns ns ns 注释 正常强驱动模式 VDD = 4.5 V ~ 5.25 V， 10% ~ 90% VDD = 4.5 V ~ 5.25 V， 10% ~ 90% VDD = 3 V ~ 5.25 V， 10% ~ 90% VDD = 3 ~ 5.25 V， 10% ~ 90% 最小值 0 6 6 18 18 典型值 – – – 40 40 最大值 3 50 50 120 120 单位 MHz ns ns ns ns 注释 正常强驱动模式 VDD = 2.4 ~ 3.0 V， 10% ~ 90% VDD = 2.4 ~ 3.0 V， 10% ~ 90% VDD = 2.4 ~ 3.0 V， 10% ~ 90% VDD = 2.4 ~ 3.0 V， 10% ~ 90% 表 32. 2.7 V 交流 GPIO 规范 符号 FGPIO tRiseF tFallF tRiseS tFallS 说明 GPIO 的工作频率 上升时间，正常强驱动模式， Cload = 50 pF 下降时间，正常强驱动模式， Cload = 50 pF 上升时间，慢速强驱动模式， Cload = 50 pF 下降时间，慢速强驱动模式， Cload = 50 pF 图 15. 通用 I/O 时序图 90% GPIO Pin Output Voltage 10% TRiseF TRiseS 文档编号：001-94553 版本 *A TFallF TFallS 页 41/69 CY8C24123A CY8C24223A CY8C24423A 运算放大器交流规范 以下各表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导 使用。 建立时间、转换速率和增益带宽依赖于模拟连续时间 PSoC 模块。 工作电压为 3.3 V 和 2.7 V 时不支持下面的设置：电源 = 高，运算放大器偏压 = 高。 表 33. 5 V 交流运算放大器规范 符号 tROA tSOA SRROA SRFOA BWOA ENOA 说明 从 V 的 80% 到 V 的 0.1% 的上升建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 从 V 的 20% 到 V 的 0.1% 的下降建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 上升斜率 （20% - 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 下降斜率 （20% ~ 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 增益带宽积 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 功耗 = 高，运算放大器偏压 = 高 在频率为 1 kHz 时的噪声（功耗 = 中，运算放大器偏压 = 高） 最小值 典型值 最大值 单位 – – – – – – 3.9 0.72 0.62 µs µs µs – – – – – – 5.9 0.92 0.72 µs µs µs 0.15 1.7 6.5 – – – – – – V/µs V/µs V/µs 0.01 0.5 4.0 – – – – – – V/µs V/µs V/µs 0.75 3.1 5.4 – – – – 100 – – – – MHz MHz MHz nV/rt-Hz 最小值 典型值 最大值 单位 – – – – 3.92 0.72 µs µs – – – – 5.41 0.72 µs µs 0.31 2.7 – – – – V/µs V/µs 0.24 1.8 – – – – V/µs V/µs 0.67 2.8 – – – 100 – – – MHz MHz nV/rt-Hz 表 34. 3.3 V 交流运算放大器规范 符号 tROA tSOA SRROA SRFOA BWOA ENOA 说明 从 V 的 80% 到 V 的 0.1% 的上升建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 从 V 的 20% 到 V 的 0.1% 的下降建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 上升斜率 （20% ~ 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 下降斜率 （20% ~ 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 增益带宽积 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 在频率为 1 kHz 时的噪声 （功耗 = 中，运算放大器偏压 = 高） 文档编号：001-94553 版本 *A 页 42/69 CY8C24123A CY8C24223A CY8C24423A 表 35. 2.7 V 交流运算放大器规范 符号 tROA tSOA 最小值 典型值 最大值 单位 从 V 的 80% 到 V 的 0.1% 的上升建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 说明 – – – – 3.92 0.72 µs µs 从 V 的 20% 到 V 的 0.1% 的下降建立时间 （10 pF 负载，单位增益） 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 – – – – 5.41 0.72 µs µs SRROA 上升斜率 （20% ~ 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 0.31 2.7 – – – – V/µs V/µs SRFOA 下降斜率 （20% ~ 80%）（10 pF 负载，单位增益） 电压 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 0.24 1.8 – – – – V/µs V/µs BWOA 增益带宽积 功耗 = 低，运算放大器偏压 = 低 功耗 = 中，运算放大器偏压 = 高 0.67 2.8 – – – – MHz MHz ENOA 在频率为 1 kHz 时的噪声 （功耗 = 中，运算放大器偏压 = 高） – 100 – nV/rt-Hz P2[4] 上的电容被旁路时，分布到每个模块的模拟接地信号的噪声最多可降至原来的 1/5 （14 dB）。这种情况所采用的频率高于通过 片上 8.1 K 电阻和外部电容定义的转折频率。 图 16. 采用 P2[4] 旁路时的典型 AGND 噪声 nV/rtHz 10000 0 0.01 0.1 1.0 10 1000 100 0.001 0.01 0.1 Freq (kHz) 1 10 100 在较低频率下，运算放大器的噪声与 1/f 成正比，与功率无关，并且取决于器件的形状。频率较高时，提高功率可降低噪声谱级。 文档编号：001-94553 版本 *A 页 43/69 CY8C24123A CY8C24223A CY8C24423A 图 17. 典型的运算放大器噪声 nV/rtHz 10000 PH_BH PH_BL PM_BL PL_BL 1000 100 10 0.001 0.01 0.1 Freq (kHz) 1 10 100 低功耗比较器交流规范 表 36 分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V， –40 °C TA 85 °C， 3.0 V ~ 3.6 V，且 –40 °C TA 85 °C 或 2.4 V ~ 3.0 V，且 –40 °C TA 85 °C。典型参数的测量条件为：温度为 25 °C，且电压为 5 V，这些参数仅 供设计指导使用。 表 36. 交流低功耗比较器规范 符号 tRLPC 说明 LPC 响应时间 文档编号：001-94553 版本 *A 最小值 – 典型值 – 最大值 50 单位 µs 注释 已被设置的过压比较器参考电压 50 mV，并且该电压值处于 VREFLPC 的电压范围内。 页 44/69 CY8C24123A CY8C24223A CY8C24423A 数字模块交流规范 以下各表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅供设计指导 使用。 表 37. 5 V 和 3.3 V 交流数字模块规范 功能 所有功能 定时器 计数器 死区 说明 模块输入时钟频率 VDD 4.75 V VDD < 4.75 V 输入时钟频率 无捕获功能， VDD 4.75 V 无捕获功能， VDD < 4.75 V 具有捕获功能 捕获脉冲宽度 输入时钟频率 无使能输入， VDD 4.75 V 无使能输入， VDD < 4.75 V 有使能输入 使能输入脉冲宽度 停止脉冲宽度 异步重启模式 同步重启模式 禁用模式 输入时钟频率 VDD 4.75 V VDD < 4.75 V 最小值 典型值 最大值 单位 – – – – 50.4 25.2 MHz MHz – – – 50[30] – – – – 50.4 25.2 25.2 – MHz MHz MHz ns – – – 50[30] – – – – 50.4 25.2 25.2 – MHz MHz MHz ns 20 50[30] 50[30] – – – – – – ns ns ns – – – – 50.4 25.2 MHz MHz – – – 50.4 25.2 25.2 MHz MHz MHz CRCPRS （PRS 模式） 输入时钟频率 VDD 4.75 V VDD < 4.75 V CRCPRS （CRC 模式） SPIM 输入时钟频率 – – – 输入时钟频率 – – 8.2 MHz SPIS 输入时钟 （SCLK）频率 相邻传输之间的 SS_ Negated 宽度 输入时钟频率 VDD 4.75 V，两个停止位 VDD 4.75 V，一个停止位 VDD < 4.75 V – 50[30] – – 4.1 – MHz ns – – – – – – 50.4 25.2 25.2 MHz MHz MHz – – – – – – 50.4 25.2 25.2 MHz MHz MHz 发送器 接收器 输入时钟频率 VDD 4.75 V，两个停止位 VDD 4.75 V，一个停止位 VDD < 4.75 V 注释 SPI 串行时钟 （SCLK）频率等于输入时钟 被二分频后得到的频率。 输入时钟在 SPIS 模式下为 SPI SCLK。 波特率等于输入时钟 8 分频时的频率。 波特率等于输入时钟 8 分频时的频率。 注释： 30. 50 ns 的最小输入脉冲宽度是根据输入同步器运行频率为 24 MHz （标称周期为 42 ns）时得到的。 文档编号：001-94553 版本 *A 页 45/69 CY8C24123A CY8C24223A CY8C24423A 表 38. 2.7 V 交流数字模块规范 功能 模块输入时钟频率 说明 最小值 – 典型值 – 最大值 12.7 单位 MHz 捕获脉宽 100[31] – – ns 所有功能 定时器 – – 12.7 MHz 100[31] – – ns 输入时钟频率，无使能输入 – – 12.7 MHz 输入时钟频率，使能输入 – – 12.7 MHz 异步重启模式 20 – – ns 同步重启模式 100[31] – – ns 禁用模式 0 100[31] – – ns – – 12.7 MHz – – 12.7 MHz – – 12.7 MHz – – 6.35 MHz MHz 输入时钟频率，存在或不存在捕捉 计数器 死区 使能输入脉宽 Kill （停止）脉宽宽度： 输入时钟频率 CRCPRS 输入时钟频率 （PRS 模式） CRCPRS 输入时钟频率 （CRC 模式） SPIM 输入时钟频率 SPIS 注释 2.4 V < VDD < 3.0 V 输入时钟频率 相邻发送之间的 SS_ Negated 宽度 SPI 串行时钟 （SCLK）频率等于输 入时钟被二分频后得到的频率。 – – 4.23 100[31] – – ns – 12.7 MHz 波特率等于输入时钟被 8 分频后的 频率。 – 12.7 MHz 波特率等于输入时钟频率的 8 分频。 发送器 输入时钟频率 – 接收器 输入时钟频率 – 注释： 31. 50 ns 的最小输入脉宽是基于频率为 12 MHz 的条件下运行的输入同步器 （标称周期为 84 ns）。 文档编号：001-94553 版本 *A 页 46/69 CY8C24123A CY8C24223A CY8C24423A 交流模拟输出缓冲区规格 以下各表分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 39. 5 V 交流模拟输出缓冲器规范 符号 tROB 说明 最小值 典型值 最大值 单位 达到不超过最终值的 0.1% 所需的的上升建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 – – – – 2.5 2.5 µs µs tSOB 达到不超过最终值的 0.1% 所需的下降建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 – – – – 2.2 2.2 µs µs SRROB 上升转换速率 （20% ~ 80%）， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 0.65 0.65 – – – – V/µs V/µs SRFOB 下降转换速率 （80% ~ 20%）， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 0.65 0.65 – – – – V/µs V/µs BWOB 小信号带宽， 20 mVpp， 3 dB BW， 100 pF 负载 电压 = 低 功耗 = 高 0.8 0.8 – – – – MHz MHz BWOB 大信号带宽， 1 Vpp， 3 dB BW， 100 pF 负载 电压 = 低 功耗 = 高 300 300 – – – – kHz kHz 最小值 典型值 最大值 单位 表 40. 3.3 V 交流模拟输出缓冲器规范 符号 说明 tROB 达到不超过最终值的 0.1% 所需的的上升建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 – – – – 3.8 3.8 µs µs tSOB 达到不超过最终值的 0.1% 所需的下降建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 – – – – 2.6 2.6 µs µs SRROB 上升转换速率 （20% ~ 80%）， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 0.5 0.5 – – – – V/µs V/µs SRFOB 下降转换速率 （80% ~ 20%）， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 0.5 0.5 – – – – V/µs V/µs BWOB 小信号带宽， 20 mVpp， 3 dB BW， 100 pF 负载 电压 = 低 功耗 = 高 0.7 0.7 – – – – MHz MHz BWOB 大信号带宽， 1 Vpp， 3 dB BW， 100 pF 负载 电压 = 低 功耗 = 高 200 200 – – – – kHz kHz 文档编号：001-94553 版本 *A 页 47/69 CY8C24123A CY8C24223A CY8C24423A 表 41. 2.7 V 交流模拟输出缓冲器规范 符号 tROB 最小值 典型值 最大值 单位 达到不超过最终值的 0.1% 所需的的上升建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 说明 – – – – 4 4 µs µs tSOB 达到不超过最终值的 0.1% 所需的下降建立时间， 1 V 步长， 100 pF 负载 功耗 = 低 功耗 = 高 – – – – 3 3 µs µs SRROB 上升转换速率 （20% ~ 80%）， 1 V 步长， 100 pF 负载 功耗 = 低 电压 = 高 0.4 0.4 – – – – V/µs V/µs SRFOB 下降转换速率 （80% ~ 20%）， 1 V 步长， 100 pF 负载 功耗 = 低 电压 = 高 0.4 0.4 – – – – V/µs V/µs BWOB 小信号带宽， 20 mVpp， 3 dB BW， 100 pF 负载 功耗 = 低 电压 = 高 0.6 0.6 – – – – MHz MHz BWOB 大信号带宽， 1 Vpp， 3dB BW， 100 pF 负载 功耗 = 低 电压 = 高 180 180 – – – – kHz kHz 外部时钟的交流规范 以下各表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 42. 5 V 外部时钟的交流规范 符号 说明 FOSCEXT 频率 – 最小值 0.093 典型值 – 最大值 24.6 单位 MHz 高电平周期 20.6 – 5300 ns – 低电平周期 20.6 – – ns – 从给 IMO 上电到切换的时间 150 – – ms 表 43. 3.3 V 交流外部时钟规范 符号 FOSCEXT CPU 时钟进行一分频时的频率 [32] 说明 最小值 0.093 典型值 – 最大值 12.3 单位 MHz FOSCEXT CPU 时钟进行二分频或更高分频时的频率 [33] 0.186 – 24.6 MHz – CPU 时钟进行一分频时的高电平周期 41.7 – 5300 ns – CPU 时钟进行一分频时的低周期 41.7 – – ns – 从给 IMO 上电到切换的时间 150 – – ms 注释： 32. 工作电压为 3.3 V 时， CPU 的最大频率为 12 MHz。当 CPU 时钟分频器被设为 1 时，外部时钟必须符合最大频率和占空比的要求。 33. 如果外部时钟的频率大于 12 MHz，必须将 CPU 时钟分频器设为 2 或更大值。在这种情况下， CPU 时钟分频器可确保满足占空比为 50% 的要求。 文档编号：001-94553 版本 *A 页 48/69 CY8C24123A CY8C24223A CY8C24423A 表 44. 2.7 V 交流外部时钟规范 符号 FOSCEXT CPU 时钟进行一分频时的频率 [34] 说明 最小值 0.093 典型值 – 最大值 12.3 单位 MHz FOSCEXT CPU 时钟进行二分频或更高分频时的频率 [35] 0.186 – 12.3 MHz ns – CPU 时钟进行一分频时的高电平周期 41.7 – 5300 – CPU 时钟进行一分频时的低周期 41.7 – – ns 从给 IMO 上电到切换的时间 150 – – µs – 注释 交流编程规范 表 45 分别列出了以下电压和温度范围内允许的最大和最小规范 ：4.75 V ~ 5.25 V， –40 °C TA 85 °C， 3.0 V ~ 3.6 V，且 –40 °C TA 85 °C 或 2.4 V ~ 3.0 V，且 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 45. 交流编程规范 符号 说明 最小值 典型值 最大值 单位 1 – 20 ns SCLK 的下降时间 1 – 20 ns 从数据建立时间到 SCLK 下降沿的时间 40 – – ns tHSCLK 从 SCLK 下降沿后的数据保持时间 40 – – ns FSCLK SCLK 的频率 0 – 8 MHz tERASEB 闪存擦除时间 （模块） – 20 – ms tWRITE 闪存模块写入时间 – 80 – ms tDSCLK 从 SCLK 下降沿开始后的数据输出延迟时间 – – 45 ns VDD 3.6 tDSCLK3 从 SCLK 下降沿开始后的数据输出延迟时间 – – 50 ns 3.0 VDD 3.6 tDSCLK2 从 SCLK 下降沿开始后的数据输出延迟时间 – – 70 ns 2.4 VDD 3.0 tERASEALL 闪存擦除时间 （批量） – 20 – ms 一次性擦除所有模块和 保护字段的时间 tPROGRAM_HOT 闪存块擦除 + 闪存块写入的时间 – – 200[36] ms 0 °C Tj 100 °C 闪存块擦除 + 闪存块写入的时间 – – 400[36] ms –40 °C Tj 0 °C tRSCLK SCLK 的上升时间 tFSCLK tSSCLK tPROGRAM_COLD 注释 注释： 34. 工作电压为 3.3 V 时， CPU 的最大频率为 12 MHz。当 CPU 时钟分频器被设为 1 时，外部时钟必须符合最大频率和占空比的要求。 35. 如果外部时钟的频率大于 12 MHz，必须将 CPU 时钟分频器设为 2 或更大值。在这种情况下， CPU 时钟分频器可确保满足百分之五十占空比的要求。 36. 对于整个工业级范围，您必须利用温度传感器用户模块 （FlashTemp），并在写入之前将结果提供给温度参数。更多信息，请参考闪存 API 应用笔记设计辅助 |— 读取和写入 PSoC ® 闪存 — AN2015 。 文档编号：001-94553 版本 *A 页 49/69 CY8C24123A CY8C24223A CY8C24423A I2C 交流规范 以下各表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C， 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C，或 2.4 V ~ 3.0 V 和 –40 °C TA 85 °C。典型参数的测定条件为 25 °C 下的 5 V、3.3 V 或 2.7 V，这些参数仅 供设计指导使用。 表 46. VDD > 3.0 V 时 I2C SDA 和 SCL 引脚的交流特性 符号 说明 FSCLI2C tHDSTAI2C tLOWI2C tHIGHI2C tSUSTAI2C tHDDATI2C tSUDATI2C tSUSTOI2C tBUFI2C tSPI2C SCL 时钟频率 （重复）启动条件的保持时间。经过该时间段后，会生成第一个时 钟脉冲 SCL 时钟的低电平周期 SCL 时钟的高电平周期 重复启动条件的建立时间 数据保持时间 数据建立时间 停止条件的建立时间 停止和启动条件之间的总线空闲时间 输入滤波器抑制的尖峰脉宽 标准模式 最小值 最大值 0 100 – 4.0 4.7 4.0 4.7 0 250 4.0 4.7 – – – – – – – – – 快速模式 最小值 最大值 0 400 0.6 – 1.3 0.6 0.6 0 100[37] 0.6 1.3 0 – – – – – – – 50 单位 kHz µs µs µs µs µs ns µs µs ns 表 47. VDD < 3.0 V 时 I2C SDA 和 SCL 引脚的交流特性 （不支持快速模式） 符号 标准模式 说明 快速模式 最小值 0 最大值 100 最小值 – 最大值 – 单位 kHz FSCLI2C SCL 时钟频率 tHDSTAI2C （重复）启动条件的保持时间。经过该时间段后，会生成第一个时 钟脉冲 4.0 – – – µs tLOWI2C SCL 时钟的低电平周期 4.7 – – – µs tHIGHI2C SCL 时钟的高电平周期 4.0 – – – µs tSUSTAI2C 重复启动条件的建立时间 4.7 – – – µs tHDDATI2C 数据保持时间 0 – – – µs tSUDATI2C 数据建立时间 250 – – – ns tSUSTOI2C 停止条件的建立时间 4.0 – – – µs tBUFI2C 停止和启动条件之间的总线空闲时间 4.7 – – – µs tSPI2C 输入滤波器抑制的尖峰脉宽 – – – – ns 图 18. I2C 总线上快速 / 标准模式的时序定义 I2C_SDA TSUDATI2C THDSTAI2C TSPI2C THDDATI2CTSUSTAI2C TBUFI2C I2C_SCL THIGHI2C TLOWI2C S START Condition TSUSTOI2C Sr Repeated START Condition P S STOP Condition 注释： 37. 可将一个快速模式 I2C 总线器件用于标准模式 I2C 总线系统，但必须满足 tSUDAT 250 ns 的要求。如果器件没有延长 SCL 信号的低电平周期，会自动发生这种情 况。如果此类器件延长了 SCL 信号的低电平周期，则必须在 SDA 线路被释放前将下一个数据位输出到 SDA 线路 trmax + tSUDAT = 1000 + 250 = 1250 ns （根据标准 模式 I2C 总线规范）。 文档编号：001-94553 版本 *A 页 50/69 CY8C24123A CY8C24223A CY8C24423A 封装信息 本节介绍 CY8C24x23A PSoC 器件的封装规范、每种封装的热阻以及晶振引脚上的典型封装电容。 重点注意：仿真工具在目标 PCB 上可能需要比芯片空间更大的面积。有关仿真工具尺寸的详细信息，请通过访问在 http://www.cypress.com/design/MR10161 网站查看仿真转接板尺寸图。 封装尺寸 图 19. 8 引脚 （300 Mil） PDIP 51-85075 *D 文档编号：001-94553 版本 *A 页 51/69 CY8C24123A CY8C24223A CY8C24423A 图 20. 8 引脚 （150 Mil） SOIC 8 Lead (150 Mil) SOIC - S08 4 1 1. DIMENSIONS IN INCHES[MM] MIN. MAX. 2. PIN 1 ID IS OPTIONAL, ROUND ON SINGLE LEADFRAME RECTANGULAR ON MATRIX LEADFRAME 3. REFERENCE JEDEC MS-012 4. PACKAGE WEIGHT 0.07gms PIN 1 ID PART # S08.15 0.150[3.810] 0.157[3.987] STANDARD PKG SZ08.15 LEAD FREE PKG SW8.15 LEAD FREE PKG 0.230[5.842] 0.244[6.197] 5 8 0.189[4.800] 0.196[4.978] 0.010[0.254] 0.016[0.406] SEATING PLANE X 45° 0.061[1.549] 0.068[1.727] 0.004[0.102] 0.050[1.270] BSC 0.004[0.102] 0.0098[0.249] 0°~8° 0.0075[0.190] 0.0098[0.249] 0.016[0.406] 0.035[0.889] 0.0138[0.350] 0.0192[0.487] CYPRESS Company Confidential TITLE PACKAGE OUTLINE, 8LD SOIC 150 MILS S0815/SZ815/SW815 51-85066 *H 图 21. 20 引脚 （300 Mil）模压 DIP 51-85011 *D 文档编号：001-94553 版本 *A 页 52/69 CY8C24123A CY8C24223A CY8C24423A 图 22. 20 引脚 （210 Mil） SSOP 51-85077 *F 图 23. 20 引脚 （300 Mil）模压 SOIC 51-85024 *F 文档编号：001-94553 版本 *A 页 53/69 CY8C24123A CY8C24223A CY8C24423A 图 24. 28 引脚 （300 Mil）模压 DIP 51-85014 *G 图 25. 28 引脚 （210 Mil） SSOP 51-85079 *F 文档编号：001-94553 版本 *A 页 54/69 CY8C24123A CY8C24223A CY8C24423A 图 26. 28 引脚 （300 Mil）模压 SOIC 51-85026 *H 文档编号：001-94553 版本 *A 页 55/69 CY8C24123A CY8C24223A CY8C24423A 图 27. 32 引脚 Sawn QFN 封装 001-30999 *D 重点说明：有关安装 QFN 封装的首选尺寸信息，请参见 http://www.amkor.com 网站上的 Amkor MicroLeadFrame （MLF）封装的表 面贴装应用笔记。 图 28. 56 引脚 （300 Mil） SSOP 51-85062 *F 文档编号：001-94553 版本 *A 页 56/69 CY8C24123A CY8C24223A CY8C24423A 热阻 晶振引脚上的电容 表 48. 每种封装的热阻 表 49. 晶振引脚上的典型封装电容 典型 封装 JA[38] 8 引脚 PDIP 123 °C/W 8 引脚 PDIP 封装电容 2.8 pF 8 引脚 SOIC 185 °C/W 8 引脚 SOIC 2.0 pF 20 引脚 PDIP 109 °C/W 20 引脚 PDIP 3.0 pF 20 引脚 SSOP 117 °C/W 20 引脚 SSOP 2.6 pF 20 引脚 SOIC 81 °C/W 20 引脚 SOIC 2.5 pF 28 引脚 PDIP 69 °C/W 28 引脚 PDIP 3.5 pF 28 引脚 SSOP 101°C/W 28 引脚 SSOP 2.8 pF 28 引脚 SOIC 74 °C/W 28 引脚 SOIC 2.7 pF 22 °C/W 32 引脚 QFN 2.0 pF 32 引脚 QFN [39] 封装 回流焊规范 表 50 显示不可超过的回流焊温度限制。 表 50. 回流焊规范 封装 最大峰值温度 （TC） 最长时间高于 TC – 5 °C 8 引脚 PDIP 260 °C 30 秒 8 引脚 SOIC 260 °C 30 秒 20 引脚 PDIP 260 °C 30 秒 20 引脚 SSOP 260 °C 30 秒 20 引脚 SOIC 260 °C 30 秒 28 引脚 PDIP 260 °C 30 秒 28-SSOP 260 °C 30 秒 28 引脚 SOIC 260 °C 30 秒 32 引脚 QFN 260 °C 30 秒 注释： 38. TJ = TA + 功耗 × JA。 39. 要想了解有关特定 QFN 封装的热阻的信息，请在 www.amkor.com 网站上查看 Amkor MicroLeadFrame (MLF) 封装的表面焊接组装应用笔记。 文档编号：001-94553 版本 *A 页 57/69 CY8C24123A CY8C24223A CY8C24423A 开发工具选择 CY3210-MiniProg1 本节介绍了可用于当前所有 PSoC 器件系列（包括 CY8C24x23A 系列在内）的开发工具。 使用 CY3210-MiniProg1 工具包时，您可以通过 MiniProg1 编程 单元对 PSoC 器件进行编程。MiniProg 是一种紧凑的小型原型设 计编程器，通过附带的 USB 2.0 线缆连接到 PC。该套件包括： 软件 ■ MiniProg 编程单元 PSoC Designer ■ MiniEval Socket 编程和评估板 PSoC Designer 是 PSoC 开发软件套装的核心，用于生成 PSoC 固件应用程序。 http://www.cypress.com 网站免费提供 PSoC Designer，并附带免费的 C 语言编译器。 ■ 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品 ■ 28 引脚 CY8C27443-24PXI PDIP PSoC 器件样品 ■ PSoC Designer 软件 CD ■ 入门指南 ■ USB 2.0 线缆 PSoC 编程器 PSoC 编程器非常灵活，它不仅可用于开发，而且适用于工厂编 程，因此可作为独立的编程应用程序，也可从 PSoC Designer 中 直接调用。PSoC Programmer 软件均同 PSoC ICE-Cube 在线仿 真器和 PSoC MiniProg 相兼容。http://www.cypress.com 网站上 免费提供了 PSoC 编程器。 开发套件 所有开发工具包都可从赛普拉斯在线商店购买。 CY3215-DK 基本开发套件 CY3215-DK 用于通过 PSoC Designer 进行原型设计和开发。此 套件支持在线仿真功能，其软件界面可以让用户运行、暂停和单 步执行处理器，并查看特定存储器位置的内容。 PSoC Designer 也支持高级仿真功能。该套件包括： ■ PSoC Designer 软件 CD ■ ICE-Cube 在线仿真器 ■ ICE Flex-Pod 用于 CY8C29x66 系列 ■ Cat-5 适配器 ■ Mini-Eval 编程板 ■ 110 ~ 240 V 电源， Euro-Plug 适配器 ■ iMAGEcraft C 编译器 （需要注册） ■ ISSP 线缆 ■ USB 2.0 线缆和蓝色 Cat-5 线缆 ■ 两个 CY8C29466-24PXI 28-PDIP 芯片样品 评估工具 CY3210-PSoCEval1 CY3210-PSoCEval1 套件包含一个评估板和一个 MiniProg1 编程 单元。评估板包括 LCD 模块、电位器、LED 和大量实验板空间， 可满足您所有的评估需要。该套件包括： ■ 带 LCD 模块的评估板 ■ MiniProg 编程单元 ■ 28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品 （2） ■ PSoC Designer 软件 CD ■ 入门指南 ■ USB 2.0 线缆 CY3214-PSoCEvalUSB CY3214-PSoCEvalUSB 评估套件主要用作 CY8C24794-24LFXI PSoC 器件的开发电路板。电路板的特殊功能包括 USB 和电容式 感应开发和调试支持。该评估板还包括LCD模块、电位器、LED、 报警器和大量实验板空间，可满足您的所有评估需要。该套件包 括： ■ PSoCEvalUSB 电路板 ■ LCD 模块 ■ MiniProg 编程单元 ■ Mini USB 缆线 ■ PSoC Designer 和示例工程 CD ■ 入门指南 ■ 线缆 所有评估工具都可从赛普拉斯在线商店购买。 文档编号：001-94553 版本 *A 页 58/69 CY8C24123A CY8C24223A CY8C24423A 器件编程器 CY3207ISSP 系统内串行编程器 （ISSP） 所有器件编程器都可从赛普拉斯在线商店购买。 CY3207ISSP 是一个生产用的编程器。它包括保护电路和一个工 业级外壳，该工业外壳在生产编程环境中比 MiniProg 更强大。 CY3216 模块化编程器 CY3216 模 块 编 程 器 （MP）套 件 主 要 用 作 模 块 编程器和 MiniProg1 编程单元。模块化编程器包括三个编程模块卡，并支 持多个赛普拉斯产品。该套件包括： ■ 模块编程器基础 ■ 3 个编程模块卡 ■ MiniProg 编程单元 ■ PSoC Designer 软件 CD ■ 入门指南 ■ USB 2.0 线缆 注意：CY3207ISSP 需要特殊软件，它与 PSoC 编程器不兼容。 该套件包括： ■ CY3207 编程器单元 ■ PSoC ISSP 软件 CD ■ 110 ~ 240 V 电源， Euro-Plug 适配器 ■ USB 2.0 线缆 附件 （仿真和编程） 表 51. 仿真和编程配件 芯片型号 所有的非 QFN 引脚封装 所有的非 QFN Flex-Pod 套件 [40] CY3250-24X23A 支脚套件 [41] CY3250-8DIP-FK、 CY3250-8SOIC-FK、 CY3250-20DIP-FK、 CY3250-20SOIC-FK、 CY3250-20SSOP-FK、 CY3250-28DIP-FK、 CY3250-28SOIC-FK、 CY3250-28SSOP-FK 适配器 [42] 可以在 http://www.emulation.com 上 查找所需的适配器。 注释： 40. Flex-Pod 套件包含一个实践 Flex-pod 和一个实践 PCB，另外还有两个 Flex-pod。 41. 支脚套件包括可焊接到目标 PCB 上的表面安装支脚。 42. 通过编程适配器，可以将非 DIP 封装改成 DIP 封装。有关每种适配器的详情和订购信息，请访问 http://www.emulation.com。 文档编号：001-94553 版本 *A 页 59/69 CY8C24123A CY8C24223A CY8C24423A 订购信息 CY8C24423A-24PVXIT CY8C24423A-24SXI CY8C24423A-24SXIT CY8C24423A-24LTXI CY8C24423A-24LTXIT CY8C24000A-24PVXI[43] 4K 4K 4K 256 256 256 无 无 无 –40 °C ~ +85 °C –40 °C ~ +85 °C –40 °C ~ +85 °C 4 4 4 6 6 6 6 6 6 4 4 4 2 2 2 无 无 无 4K 4K 4K 256 256 256 有 有 有 –40 °C ~ +85 °C –40 °C ~ +85 °C –40 °C ~ +85 °C 4 4 4 6 6 6 16 16 16 8 8 8 2 2 2 有 有 有 4K 4K 256 256 有 有 –40 °C ~ +85 °C –40 °C ~ +85 °C 4 4 6 6 16 16 8 8 2 2 有 有 4K 4K 4K 256 256 256 有 有 有 –40 °C ~ +85 °C –40 °C ~ +85 °C –40 °C ~ +85 °C 4 4 4 6 6 6 24 24 24 10 10 10 2 2 2 有 有 有 4K 4K 256 256 有 有 –40 °C ~ +85 °C –40 °C ~ +85 °C 4 4 6 6 24 24 10 10 2 2 有 有 4K 256 有 –40 °C ~ +85 °C 4 6 24 10 2 有 4K 256 有 –40 °C ~ +85 °C 4 6 24 10 2 有 4K 256 有 –40 °C ~ +85 °C 4 6 24 10 2 有 开关电压泵 XRES 引脚 CY8C24423A-24PXI CY8C24423A-24PVXI 模拟输出 CY8C24223A-24SXIT 模拟输入 CY8C24223A-24SXI 数字 I/O 引脚 CY8C24223A-24PVXIT 模拟模块 CY8C24223A-24PXI CY8C24223A-24PVXI 数字模块 CY8C24123A-24SXIT 温度 范围 CY8C24123A-24PXI CY8C24123A-24SXI SRAM （字节） 8 引脚 （300 mil） DIP 8 引脚 （150 mil） SOIC 8 引脚 （150 mil） SOIC （盘带封装） 20 引脚 （300 mil） DIP 20 引脚 （210 mil） SSOP 20 引脚 （210 mil） SSOP （盘带封装） 20 引脚 （300 mil） SOIC 20 引脚 （300 mil） SOIC （盘带封装） 28 引脚 （300 mil） DIP 28 引脚 （210 mil） SSOP 28 引脚 （210 mil） SSOP （盘带封装） 28 引脚 （300 mil） SOIC 28 引脚 （300 mil） SOIC （盘带封装） 32 引脚 （5 × 5 mm，最大厚度 为 1.00） Sawn QFN 32 引脚 （5 × 5 mm，最大厚度 为 1.00） Sawn QFN （盘带封装） 56 引脚 OCD SSOP 闪存 （字节） 封装 订购代码 下表列出了 CY8C24x23A PSoC 器件的关键封装性能和订购代码。 表 52. CY8C24x23A PSoC 器件的主要功能和订购信息 注意：有关 Die 的销售信息，请与当地的赛普拉斯销售办事处或现场应用工程师 （FAE）联系。 订购代码定义 CY 8 C 24 xxx-SPxx 封装类型： PX = PDIP，无铅 SX = SOIC，无铅 PVX = SSOP，无铅 LFX/LKX = QFN，无铅 AX = TQFP，无铅 热额定值： C = 商业 I = 工业级 E = 扩展 速度：24 MHz 器件型号 系列代码 技术代码：C = CMOS 销售代码：8 = 赛普拉斯 PSoC 公司 ID：CY = 赛普拉斯 注释： 43. 可使用该器件进行在线调试。不能用于生产。 文档编号：001-94553 版本 *A 页 60/69 CY8C24123A CY8C24223A CY8C24423A 缩略语 所使用的缩略语 表 53 列出了本文档中使用的缩略语。 表 53. 本数据手册中使用的缩略语 缩略语 AC 说明 交流 缩略语 MIPS 说明 每秒百万条指令 ADC 模数转换器 OCD 片上调试 API 应用编程接口 PCB 印刷电路板 互补金属氧化物半导体 PDIP 塑料双列直插式封装 CPU 中央处理器 PGA 可编程增益放大器 CRC 循环冗余校验 PLL 锁相环 连续时间 POR 上电复位 CMOS CT DAC DC DTMF ECO EEPROM GPIO 数模转换器 直流 PPOR PRS 上电复位精度 伪随机序列 PSoC® 可编程片上系统 外部晶体振荡器 PWM 脉冲宽度调制器 电可擦除可编程只读存储器 QFN 四方扁平无引脚器件 实时时钟 双音多频 通用输入 / 输出 RTC ICE 在线仿真器 SAR 逐次逼近 IDE 集成开发环境 SC 开关电容 ILO 内部低速振荡器 SLIMO 慢速 IMO IMO 内部主振荡器 SMP 小外形集成电路 I/O 开关电压泵 输入 / 输出 SOIC IrDA 红外数据协会 SPITM 串行外设接口 ISSP 静态随机访问存储器 系统内串行编程 SRAM LCD 液晶显示器 SROM 监控只读存储器 LED 发光二极管 SSOP 紧缩小外形封装 LPC 低功耗比较器 UART 通用异步接收器 / 发送器 LVD 低压检测 USB 通用串行总线 MAC 乘累加 WDT 看门狗定时器 微控制器单元 XRES 外部复位 MCU 参考文档 CY8CPLC20、 CY8CLED16P01、 CY8C29x66、 CY8C27x43、 CY8C24x94、 CY8C24x23、 CY8C24x23A、 CY8C22x13、 CY8C21x34、 CY8C21x23、 CY7C64215、 CY7C603xx、 CY8CNP1xx 和 CYWUSB6953 PSoC® 可编程片上系统 《技术参考手 册》（TRM）（001-14463） 设计辅助 — 读取和写入 PSoC® 闪存 — AN2015 （001-40459） Amkor MicroLeadFrame （MLF）封装的表面贴装汇编应用笔记 — 可通过 http://www.amkor.com 网站获取。 文档编号：001-94553 版本 *A 页 61/69 CY8C24123A CY8C24223A CY8C24423A 文档规范 测量单位 表 54 列出了测量单位。 表 54. 测量单位 符号 kB 测量单位 1024 个字节 符号 µs 测量单位 微秒 dB 分贝 ms 毫秒 °C 摄氏度 ns 纳秒 fF 飞法 ps 皮秒 pF 皮法 µV 微伏 kHz 千赫兹 mV 毫伏 MHz 兆赫兹 mVpp rt-Hz 毫伏峰峰值 根赫兹 nV 纳伏 kΩ 千欧 V 伏特 W 欧姆 µW 微瓦 µA 微安 W 瓦特 mA 毫安 mm 毫米 nA 纳安 ppm 百万分率 pA 皮安 % mH 毫亨 百分比 数字规范 十六进制数字中的所有字母均为大写，结尾带小写的 ‘h’ （例如，‘14h’ 或 ‘3Ah’）。十六进制数字还可以通过前缀 ‘0x’ 来表示 （C 编码常规）。二进制数字结尾为小写的 ‘b’ （例如，‘01010100b’ 或 ‘01000011b’）。不带 ‘h’ 或 ‘b’ 的数 字都是十进制数字。 术语表 高电平有效 1. 一种逻辑信号，它的激活状态为逻辑 1 状态。 2. 一种逻辑信号，它的逻辑 1 状态作为两个状态中较高电压的状态。 模拟模块 基本的可编程运算放大器电路。它们是 SC （开关电容）和 CT （连续时间）模块。这些模块内部互联时能够提 供 ADC、 DAC、多极滤波器、增益级等功能。 模数转换器 （ADC） 是将模拟信号转换为相应量级的数字信号的器件。通常， ADC 可以将电压转换为数字量。数模转换器 （DAC） 可用于执行逆向操作。 API （应用编程接 一系列软件程序，包括计算机应用与低层服务和函数 （例如，用户模块和库）之间的接口。应用编程接口 口） （API）用作编程员在创建软件应用时使用的基本模块。 异步 该信号的数据被立即确认或作出响应，与任何时钟信号无关。 带隙参考 将 VT 的温度正系数与 VBE 的温度负系数相互匹配的稳定电压参考设计，用于生成零温度系数 （理想的） 参考。 带宽 1. 消息或信息处理系统的频率范围 （单位为 Hz）。 2. 放大器 （或吸收器）在其频谱区会有大量增益 （或损益）；有时，它表示更为具体，例如，半峰全宽。 文档编号：001-94553 版本 *A 页 62/69 CY8C24123A CY8C24223A CY8C24423A 术语表 （续） 偏置 1. 数值与参考值之间的系统偏差。 2. 一组值的平均值偏离参考值的幅度。 3. 针对器件建立运行该器件所需的参考电平所适用的电力、机械力、磁场或其他力 （场）。 模块 1. 用于执行单项功能的功能单元，例如振荡器。 2. 用于执行某个功能而配置的功能单位，例如，数字 PSoC 模块或模拟 PSoC 模块。 缓冲器 1. 数据存储区，当将数据从一个器件传输至另一个器件时，用于补偿速度之差。通常是指针对 IO 操作保留的区 域，可以对该区进行读写操作。 2. 一部分专门用于存储数据的储存器空间，通常在数据发送到外部器件之前或从外部器件接受到数据时使用。 3. 用于降低系统输出阻抗的放大器。 总线 1. 网络的命名连接。将网络捆绑到总线中，便于使用类似的布线模式来布线网络。 2. 用于执行常用功能和携带类似数据的一组信号。通常使用向量符号来表示；例如，地址 [7:0]。 3. 作为一组相关器件的通用连接的一个或多个导体。 时钟 生成具有固定频率和占空比的周期性信号的器件。有时，时钟可以用来同步化各个不同的逻辑模块。 比较器 两个输入电平同时满足预定幅度要求时，产生输出电压或电流的电气电路。 编译器 一种将高级语言 （例如 C 语言）转换成机器语言的程序。 配置空间 在 PSoC 器件中，当 CPU_F 寄存器中的 XIO 位被设置为 ‘1’ 时，可以访问寄存器空间。 晶振振荡器 由压电晶振控制频率的振荡器。通常情况下，压电晶振对环境温度的敏感度低于其他电路组件。 循环冗余校验 （CRC） 检测数据通迅中的错误时使用的计算方法，通常采用线性反馈移位寄存器来执行。相似计算法可用于其他多种用 途，例如，数据压缩。 数据总线 计算机使用以将信息从存储器位置传输到中央处理单元 （CPU）或反向传输信息的双向信号组。更为普遍的 是，用来传送数字功能之间数据的信息组。 调试器 允许用户用来分析正在开发系统操作的软件和硬件系统。调试器通常允许开发人员逐步执行固件操作，设置断点 及分析存储器。 死区 两个或多个信号都不处于有效状态或切换状态时的一段时间。 数字模块 可用作计数器、计时器、串行接收器、串行发送器、 CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。 数模转换器 （DAC） 可将数字信号转换为对应量级的模拟信号的器件。模数转换器 （ADC）可以用来执行逆向操作。 占空比 时钟周期的高电平时间与其低电平时间的关系，表示为一个百分比值。 仿真器 将某个系统的功能复制 （仿真）到另一个系统，从而使第二个系统的操作类似于第一个系统的操作。 外部复位 （XRES） 传入 PSoC 器件的高电平有效信号。这会停止 CPU 的所有操作和模块，并返回到预定义的状态。 闪存 可电编程和电擦除、非易失性得技术，可为用户提供可编程功能和数据存储以及系统内可擦除功能的 EPROM。 非易失性意味着断电时，数据仍被保留。 文档编号：001-94553 版本 *A 页 63/69 CY8C24123A CY8C24223A CY8C24423A 术语表 （续） 闪存模块 可一次性程序化的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块的大小为 64 个字节。 频率 是指周期功能中每个时间单位内的周期数或事件数。 增益 输出电流、电压或功率与相应的输入电流、电压或功率之间的比率。增益的单位通常使用分贝 （dB）。 I2C 由飞利浦半导体 （现更名为 NXP 半导体）生产的两线串行计算机总线。 I2C 是内部集成的电路。它用于连接嵌 入式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期，当时只作为电池控制接口，但后来被用作构建 控制电子器件时使用的简单的内部总线系统。 I2C 仅使用两个双向引脚，即时钟和数据，两者均使用 +5 V 的电 压运行，并采用电阻上拉。在标准模式下，总线的运行速度为 100 Kb/s，而在快速模式下，其速度为 400 Kb/s。 ICE 在线仿真系统允许您使用硬件测试项目，且使用软件 （PSoC Designer）查看调试器件活动。 输入 / 输出 （I/O） 将数据引入系统或从系统中提取数据的器件。 中断 流程暂停 （例如，执行计算机程序），由流程外事件导致的，且在暂停后可以恢复该流程。 中断服务子程序 （ISR） M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模块。各个 ISR 代码模块均以 RETI 指令结束，并将器件返回到退出常规程序执行的程序点。 抖动 1. 从其理想位置转换的时序错位。在串行数据流中出现的典型损坏。 2. 一个或多个信号特性的突发和无必要变化，例如连续脉冲之间的间隔、连续周期的振幅或连续周期的频率或 相位。 低压检测 （LVD） 是指在 VDD 降低到选定阈值以下时，可检测 VDD 并实现系统中断的电路。 M8C 8 位哈佛 （Harvard）架构微处理器。通过连接到闪存、 SRAM 和寄存器空间，该微处理器协调 PSoC 内部的所 有活动。 主设备 用于控制两个器件间数据交换时序的器件。或者，以脉冲宽度级联器件时，主设备是用来控制级联器件与外部接 口之间数据交换时序的器件。受控制的器件被称为从设备。 微控制器 主要用于控制系统和产品的集成电路芯片。除 CPU 外，微控制器通常还包含存储器、定时电路和 I/O 电路。这 样做的原因是允许实现包含最小芯片数量的控制器，从而达到最大程度的微型化。相反，这又降低了控制器的体 积和成本。微控制器通常不能用作微处理器执行通用计算功能。 混合信号 是指包含模拟和数字技术及组件的电路参考。 调制器 指的是在载波上附加信号的器件。 噪声 1. 会影响信号，且可使信号携带的信息失真的干扰。 2. 电压、电流或数据等任何实体的其中一种或多种特性的随机变化。 振荡器 可受晶控，并用于生成时钟频率的电路。 奇偶校验 用于测试传输数据的技术。通常，将一个二进制数字添加到数据中，以便求所有二进制数据奇数之和 （奇校验） 或偶数之和 （偶校验）。 锁相环 （PLL） 用来控制振荡器以便维持参考信息相关的常相角的电气电路。 引脚分布 引脚号分配：印刷电路板 （PCB）封装中 PSoC 器件及其物理对立方的逻辑输入与输出之间的关系。引脚分布 涉及引脚号 （如原理图与 PCB 设计 （两者均为计算机生成的文件）之间的链接），也涉及引脚名称。 文档编号：001-94553 版本 *A 页 64/69 CY8C24123A CY8C24223A CY8C24423A 术语表 （续） 端口 一组引脚，通常有八个。 上电复位 （POR） 当电压低于预设电平时，用于强制 PSoC 器件复位的电路。这是一种硬件复位的类型。 PSoC® PSoC® 是赛普拉斯半导体公司的注册商标，可编程片上系统 （Programmable System-on-Chip™）是赛普拉斯 公司的商标。 PSoC Designer™ 赛普拉斯的可编程片上系统技术的软件。 脉冲宽度调制器 （PWM） 以占空比形式表示的输出，随着应用测量对象的不同而变化 RAM 随机存取存储器的缩略语。数据存储的器件，可以对该器件进行读写操作。 寄存器 具有特定容量 （例如一位或字节）的存储器件。 复位 使系统返回已知状态的方法。请参见硬件复位和软件复位部分的内容。 ROM 只读存储器的缩略语。数据存储器件，可以读取该器件，但无法对它进行写操作。 串行 1. 表示所有事件在其中相继发生的流程。 2. 表示在单个器件或通道中两个或多个相关活动的连续发生。 建立时间 输入从一个值改为另一个值后，输出信号或值进入稳定状态需要的时长。 移位寄存器 按顺序向左或向右转移一个文字，以便输出串行数据流的存储器件。 从设备 是一个器件，允许另一个器件控制两个器件之间数据交换的时序。或者，以脉冲宽度级联器件时，从设备是一个 器件，它允许另一个器件控制级联器件与外部接口之间数据交换的时序。控制器件被称为主设备。 SRAM 静态随机存取存储器的缩略语。允许用户能高速存储和检索数据的存储器件。之所以使用术语 “ 静态 ”，是因 为在将某一值加载到 SRAM 单元内时，该值会保持不变，直至它被明确更改，或直至器件断电为止。 SROM 监控只读存储器的缩略语。 SROM 保留用以引导器件、校准电路和执行闪存操作的代码。可以使用从闪存中运 行的用户普通代码来访问 SROM 功能。 停止位 是字符或模块带有的信号，用于准备接收器来接收下一个字符或模块。 同步 1. 是指一个信号，其数据未被确认或做出响应，直到时钟信号的下一个边沿有效为止。 2. 使用时钟信号进行同步的系统。 三态 其输出可采用 0、 1 和 Z （高阻抗）等三种状态的功能 。该功能不在 Z 状态下驱动任何值，在许多方面，它可以 被视为从其余电路断开，允许另一次输出以驱动相同网络。 UART UART （即通用异步接收器 - 发送器）在数据并行位和串行位之间转换。 用户模块 负责全面管理和配置 PSoC 的低级模拟和数字模块的预构建、预测试硬件 / 固件外围功能。此外，用户模块还针 对外设功能提供高级 API （应用编程接口）。 用户空间 寄存器映射的组 0 空间。在执行常规程序和初始化期间，很可能会对该组中的寄存器进行了修改。在程序初始 化阶段，很可能会对组 1 中的寄存器进行修改。 文档编号：001-94553 版本 *A 页 65/69 CY8C24123A CY8C24223A CY8C24423A 术语表 （续） VDD 电力网名称，意为 “ 电压漏极 ”。最正极的电源信号。电压通常为 5 V 或 3.3 V。 VSS 电力网名称，意为 “ 电压源 ”。最负极的电源信号。 看门狗定时器 它是一个必须定期处理的定时器。如果未定期处理，则 CPU 会在指定时间期间后复位。 文档编号：001-94553 版本 *A 页 66/69 CY8C24123A CY8C24223A CY8C24423A 勘误表 本节介绍了 CY8C24xxxA 器件系列的勘误表。勘误表中包括勘误触发条件、影响范围、可用解决方案和芯片修订适用性。若有任何问 题，请联系本地赛普拉斯销售代表。 受影响的器件型号 器件型号 CY8C24123A 订购信息 CY8C24123A-24PXI CY8C24123A-24SXI CY8C24123A-24SXIT CY8C24223A-24PXI CY8C24223A-24PVXI CY8C24223A-24PVXIT CY8C24223A-24SXI CY8C24223A-24SXIT CY8C24423A-24PXI CY8C24423A-24PVXI CY8C24423A-24PVXIT CY8C24423A-24SXI CY8C24423A-24SXIT CY8C24423A-24LFXI CY8C24423A-24LTXI CY8C24423A-24LTXIT CY8C24000A-24PVXI CY8C24123A 合格状态 产品状态：量产 CY8C24123A 勘误表摘要 该表定义了可用 CY8C24123A 器件系列的勘误表适用性。 项目 [1.] 在温度为极限条件下的内部主振荡器 （IMO）容许偏差 器件型号 芯片版本 修复状态 CY8C24123A *A 无芯片修复计划。需要 临时的解决方案。 1. 在温度为极限条件下的内部主振荡器 （IMO）容许偏差 ■ 问题定义 在 0 °C 到 70 °C 的温度范围外，无法实现异步数字通信连接。在 0 到 70°C 范围内，这个问题不会影响最终产品。 ■ 受影响的参数 IMO 频率容差。在 0°C 以下或 +70°C 以上运行，或在数据手册的温度上限和下线范围内运行时，最坏情况偏差是 ±5%。 ■ 触发条件 （S） 在 0 到 +70°C 温度范围外运行时，异步 Rx/Tx 时钟源的 IMO 频率容差会偏离超过数据手册限制的 ±2.5%。 ■ 影响范围 该问题可以对 UART、 IrDA 和 FSK 的实现产生影响。 ■ 解决方案 在异步数字通信接口的至少一端上实现石英晶体的稳定时钟源。 ■ 修复状态 未计划纠正芯片应当使用上面所述的临时解决方案。 文档编号：001-94553 版本 *A 页 67/69 CY8C24123A CY8C24223A CY8C24423A 文档修订记录 文档标题：CY8C24123A/CY8C24223A/CY8C24423A， PSoC® 可编程片上系统 文档编号：001-94553 ECN 版本 变更者 提交日期 变更说明 ** 4521478 NBWB 10/08/2014 本文档版本号为 Rev**，译自英文版 38-12028 Rev*T。 *A 5001990 SNYQ 11/11/2015 本文档版本号为 Rev*A，译自英文版 38-12028 Rev*V。 文档编号：001-94553 版本 *A 页 68/69 CY8C24123A CY8C24223A CY8C24423A 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司具有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想找到离您最近的办事处，请访问赛普拉 斯所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive cypress.com/go/clocks 时钟与缓冲器 接口 照明与电源控制 存储器 PSoC cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/memory cypress.com/go/psoc cypress.com/go/touch 触摸感应产品 USB 控制器 无线 / 射频 psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2004-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利 或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救 生、关键控制或安全应用领域。此外，对于可能 发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有 风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的 适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的 权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作 此类系统的关键组 件。若将赛普拉斯产品使用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保 赛普 拉斯免于因此而受到任何指控。 产品使用可能受适用于赛普拉斯软件许可协议的限制。 文档编号：001-94553 版本 *A 修订日期 November 11, 2015 第 69/69 页 PSoC Designer™ 是赛普拉斯半导体公司的商标， PSoC® 是赛普拉斯半导体公司的注册商标。此处引用的所有其他商标或注册商标均归其各自所有者所有。 从赛普拉斯或某个获得赛普拉斯授权的联营公司处购买的 I2C 组件，即可根据飞利浦 I2C 专利权获得一份许可，以便在 I2C 系统中使用这些组件，但要保证该系统符合飞利浦定义的 I2C 标准规范。自 2006 年 10 月 1 日起，飞利浦半导体就采用一个新的商标名称 — NXP 半导体。